JP3970642B2 - パルス幅変調装置およびｄａコンバータ - Google Patents
パルス幅変調装置およびｄａコンバータ Download PDFInfo
- Publication number
- JP3970642B2 JP3970642B2 JP2002061473A JP2002061473A JP3970642B2 JP 3970642 B2 JP3970642 B2 JP 3970642B2 JP 2002061473 A JP2002061473 A JP 2002061473A JP 2002061473 A JP2002061473 A JP 2002061473A JP 3970642 B2 JP3970642 B2 JP 3970642B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- pulse width
- width modulation
- correction
- pwm
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Description
【０００１】
【発明の属する技術分野】
本発明はパルス幅変調装置およびこれを備えたＤＡコンバータに関し、特に複数ビットで瞬時の振幅レベルを表すデジタル信号をパルス幅変調して１ビットのデジタル信号に変換するパルス幅変調装置およびこれを備えたＤＡコンバータに関する。
【０００２】
【従来の技術】
現在、１ビットＤＡコンバータでは、パルス幅変調（以下、ＰＷＭ（Pulse Width Modulation））装置により、複数ビットで瞬時の振幅レベルを表すデジタル信号を構成するデータ、例えば、図７に示すようにノイズシェーパ７１の出力するデータをＰＷＭ装置７２によって標本化周期毎の中心に関して対象な波形を持つ１ビットのＰＷＭパルスに変調し、これをローパスフィルタ７３やＤ級増幅器に与えてアナログ信号に変換するものがある。ＰＷＭ装置では、ＰＷＭパルスの波形を時間軸方向において標本化周期の中心位置に関して対象な波形となるように構成することによって、２次高調波等の歪みの発生を比較的小さくすることが可能である。
【０００３】
【発明が解決しようとする課題】
しかしながら、ＰＷＭ装置にあってもパルス幅が変化することが原因となって２次高調波等の歪みは生じている。このため、要求されるスペックが厳しくなると、この歪みを無視できなくなる。
【０００４】
この歪みは、隣接するＰＷＭパルス間でパルス幅の変化が大きくなるほど大きなものとなる。従ってこの歪みを小さくするためには、信号周波数に対する標本化周波数を十分高くすることが必要である。しかしながら、このように標本化周波数を高くすると、クロックジッタやパルスエッジの歪みに伴う雑音や歪みが増大してしまうこととなり、また、不要輻射や消費電力の増大という悪影響も生ずることから、この標本化周波数を高くすることには限界があり、好ましい解決策とは言えない。
【０００５】
本発明では、標本化周波数を抑えながら２次高調波等の雑音の発生を抑えた高品位のＰＷＭ装置およびこれを備えたＤＡコンバータを提供することを目的とする。
【０００６】
【課題を解決するための手段】
本発明のパルス幅変調装置は、第１のデジタル信号を構成する第１のデータを特定の標本化周波数に従って順次取り込むとともに、所定の補正式に基づく演算を行って上記第１のデータをその前後の上記第１のデータに応じて補正して第２のデータを生成する補正回路と、上記標本化周波数に従って上記第２のデータをパルス幅変調してなる第２のデジタル信号を出力するパルス幅変調回路とを備え、上記補正式は上記パルス幅変調に起因する再生信号の歪みを抑えるためのものであることを特徴とする。
【０００７】
上記補正式は、各第１のデータでの上記第１のデジタル信号の第１の傾き及び曲率、各第１のデータをそのまま上記パルス幅変調した際の標本化周期に対するパルス幅の比率に応じて定まるものであることが好ましい。
【０００８】
ｉ番目（ｉは２以上の整数）の上記第１のデータをＸiとし、ｉ番目の上記第１のデータに対する上記第２のデータをＨiとし、上記パルス幅変調の変調率をｋ（ｋは、０＜ｋ＜１）とし、ｉ番目の上記第１のデータでの上記第１のデジタル信号の傾きをＳi＝（Ｘi+1−Ｘi-1）／２とし、ｉ番目の上記第１のデータでの上記第１のデジタル信号の曲率をＣi＝Ｘi+1−２×Ｘi＋Ｘi-1とし、ｉ番目の上記第１のデータをそのまま上記パルス幅変調した際の上記標本化周期に対するパルス幅の比率をＢi＝（ｋ×Ｘi＋１）／２とし、上記第２のデータをＨiとし、当該Ｈiを求める上記補正式を、Ｈi＝Ｘi−Ｂi×（Ｂi×Ｃi＋Ｓi×Ｓi）／（８×ｋ）とし、上記補正回路は順次第１、第２のレジスタを備え、上記標本化周波数に従って上記第１のデータを順次上記第１、第２のレジスタに取り込むとともに、最新の第１のデータであるＸi+1と上記第１のレジスタから読み出した１つ前の第１のデータであるＸiと上記第２のレジスタから読み出した２つ前の第１のデータであるＸi-1とを用いて上記補正式を実行することも好ましい。
【０００９】
上記補正回路と上記パルス幅変調回路との間にノイズシェーパを設けることも好ましい。
【００１０】
また、本発明のＤＡコンバータは上記パルス幅変調装置を備えることが好ましい。
【００１１】
【発明の実施の形態】
以下、添付図面を参照して本発明の実施の形態を実施例に基づき詳細に説明する。
本発明の第１の実施例のパルス幅変調装置およびこれを備えたＤＡコンバータについて図１を参照しながら説明する。本例のパルス幅変調（以下、ＰＷＭ（Pulse Width Modulation））装置は、複数ビットで瞬時の振幅レベルを表すデジタル信号をパルス幅変調するものであり、例えば、１ビットＤＡコンバータのノイズシェーパからのデジタル信号を構成するデータを入力データとして受けるものとする。補正回路１は、１つの入力データに対してそのデータとその前後のデータとを用いた所定の補正式による補正演算を施して補正出力データを生成するものである。補正回路１はそのためにレジスタ２、３及び演算部４を備える。これらは所定の標本化周波数のサンプルクロックＣｋｓに従って動作する。
【００１２】
ＰＷＭ回路５は、補正回路１からの補正出力データをパルス幅変調してＰＷＭパルスとし、１ビットのデジタル信号に変換するものであり、サンプルクロックＣｋｓと、パルス幅を定める所定の動作周波数のＰＷＭクロックＣｋｐとに従って動作する。
【００１３】
ローパスフィルタ（以下、ＬＰＦ（Low Pass Filter））６はＰＷＭ回路５からのＰＷＭパルスをアナログ信号に変換する。本例のＤＡコンバータは、補正回路１、ＰＷＭ回路５およびＬＰＦ６とから構成される。
【００１４】
次に本例の動作について説明する。補正回路１は標本化周波数に従って入力データを取り込み、順次レジスタ２、３に格納する。演算部４は、最新の入力データＸi+1と、レジスタ２に格納されたその１つ前の入力データＸiと、レジスタ３に格納されたその２つ前の入力データＸi-1とを用いて入力データＸiを補正して補正出力データＨiを出力する。便宜上Ｘiはｉ番目（ｉは２以上の整数）の入力データとする。補正出力データＨiは、ＰＷＭ回路５によってＰＷＭパルスに変調され、さらにローパスフィルタ６によってアナログ信号に変換される。ＰＷＭ回路５においてはパルス幅変調によって高調波歪みが発生することとなるが、本例では、補正回路１において予め高調波歪みを予測し、これを打ち消すように補正した補正出力データをパルス幅変調するので、パルス幅変調に伴なう高調波歪みはこの補正によって相殺され、低いレベルに抑えられる。
【００１５】
次に演算部４にて実行される補正式の一例を示す。前提としてＰＷＭ回路５におけるｉ番目の入力データＸiにそのままパルス幅変調を施せば、ＰＷＭパルスのパルス幅Ｔｐｗｍiは次の式で与えられる。Ｔｓは標本化周期であり、ｋは０＜ｋ＜１であり、パルス幅変調の変調率である。
Ｔｐｗｍi＝Ｔｓ×（ｋ×Ｘi＋１）／２
【００１６】
演算部４は次の補正式に基づいて補正出力データＨiを生成する。
Ｈi＝Ｘi−Ｂi×（Ｂi×Ｃi＋Ｓi×Ｓi）／（８×ｋ）
【００１７】
ここで、Ｂiは、ｉ番目の入力データＸiをそのままＰＷＭ回路５でパルス幅変調した際の標本化周期に対するパルス幅の比率であり、次の式で与えられる。
Ｂi＝（ｋ×Ｘi＋１）／２
【００１８】
ここで、Ｃiは入力データＸiにおける入力されるデジタル信号の曲率を近似したものであり、次の式で与えられる。
Ｃi＝Ｘi+1−２×Ｘi＋Ｘi-1
【００１９】
ここで、Ｓiはｉ番目の入力データＸiにおける入力されるデジタル信号の傾きを近似したものであり、次の式で与えられる。
Ｓi＝（Ｘi+1−Ｘi-1）／２
【００２０】
以上の補正式に基づいた補正を行った際の効果をシミュレーションによって示すと次のようになる。標本化周波数を３２×４４．１ｋＨｚとし、図２に示すように、扱うデジタル信号の振幅レベルが−５／６〜＋５／６の１１レベルであり、ＰＷＭ回路５は各レベルに応じたＰＷＭパルスを、図２及び図３に示すように標本化周期毎のパルス中心Ｓｃに対称なパルスとして出力するものとし、入力するデジタル信号を周波数５ｋＨｚ、振幅レベル０．５の正弦波として再生スペクトルのシミュレーションを行えば、以上の補正式に表される補正を行った場合と行わなかった場合の出力スペクトルは図４に示すようなものとなる。図４のａに示すスペクトルは補正を行った場合のものであり、同図のｂに示すスペクトルは補正を行わなかった場合のものである。同図に示されるように補正を行わなかった場合−９５ｄＢの２次高調波、−１１０ｄＢの３次高調波がみられるが、補正を行った場合、２次、３次高調波はそれぞれ−１７０ｄＢ、−１９０ｄＢに減少しており、高調波を抑えるうえで大きな効果がある。
【００２１】
また、入力するデジタル信号を周波数２ｋＨｚ、振幅レベル０．２の正弦波と、周波数５ｋＨｚ、振幅レベル０．１の正弦波とからなる２スペクトルの信号とし、それ以外の条件を図４に示したものと同じものとして再生スペクトルのシミュレーションを行えば、図５に示すようになる。図５のａ’に示すスペクトルは補正を行った場合のものであり、同図のｂ’に示すスペクトルは補正を行わなかった場合のものである。パルス幅変調による非線形性のため、混変調が発生し、２ｋＨｚと５ｋＨｚ以外にも雑音スペクトルが生じている。この場合でも補正によって著しく雑音スペクトルのレベルが小さくなっている。
【００２２】
以上のように本例のＰＷＭ装置およびこれを備えたＤＡコンバータでは、補正回路１によってパルス幅変調によって発生する高調波歪みを予め予測し、これを相殺するような補正を行うため、低い標本化周波数でパルス幅変調を行っても十分な再生品位を得ることができ、不要輻射の低減、消費電力の低減に効果がある。
【００２３】
次に本発明の第２の実施例のＰＷＭ装置およびこれを備えたＤＡコンバータについて図６を参照しながら説明する。上記第１の実施例ではＰＷＭ回路５の直前に補正回路１を設けたが、本発明はこれに限るものではない。本例のＰＷＭ装置およびこれを備えたＤＡコンバータは、補正回路とＰＷＭ回路との間にオーバーサンプリング回路とノイズシェーパとを設けたものである。図６において図１と同じ符号で示した構成は図１のものと同様の構成である。本例の補正回路１は所定の標本化周波数のサンプルクロックＣｋｓ’に従い、入力データを取り込むものである。オーバーサンプリング回路７は、サンプルクロックＣｋｓ’の数倍から数十倍、例えば、標本化周波数の３２倍の周波数のノイズシェーパクロックＣｋｎｓに従って補正回路１からの補正出力データをオーバーサンプリングするものである。ノイズシェーパ８はノイズシェーパクロックＣｋｎｓに従ってオーバーサンプリングされた補正出力データをノイズシェーピングするものである。ＰＷＭ回路５はパルス幅を定める所定の周波数のＰＷＭクロックＣｋｐ’とノイズシェーパクロックＣｋｎｓとに従って動作し、ノイズシェーパ８の出力データをＰＷＭする。
【００２４】
本例においても、補正回路１は上記第１の実施例と同様に予め高調波歪みを予測し、これを打ち消すように補正動作するので、パルス幅変調に伴なう高調波歪みは補正によって相殺され、低いレベルに抑えられる。
【００２５】
また、本例では、補正回路１とＰＷＭ回路５との間にオーバーサンプリング回路７とノイズシェーパ８とを設けて補正出力データにノイズシェーピングを施して補正回路１の補正出力データのレベル数を少なくしてある。ＰＷＭパルスを得るためには被変調データのレベル数に応じてパルス幅を細かく制御するための高い周波数のＰＷＭクロックを必要とする。このＰＷＭクロックの周波数は、概ね（ＰＷＭパルスの繰り返し周波数）×（被変調データのレベル数＋α）となるので、被変調データのレベル数が多くなるほど高い周波数となる。しかしながら、ＰＷＭクロックの周波数を高くすることは不要輻射の増大や、消費電力の増加を招くこととなり、実用上むやみに周波数を高くすることはできない。そのため本例では、一旦ノイズシェーパを使用して補正出力データのレベル数を少なくし、これをパルス幅変調することにより、ＰＷＭクロックの周波数を抑え、不要輻射の増大や、消費電力の増加を抑えている。
【００２６】
【発明の効果】
本発明のパルス幅変調装置およびこれを備えたＤＡコンバータは、補正回路によってパルス幅変調に伴う高調波歪みを予め予測し、これを相殺するような補正を第１のデータに施して第２のデータとしたうえでこれをパルス幅変調するため、低い標本化周波数でパルス幅変調を行っても十分な再生品位を得ることができ、不要輻射の低減、消費電力の低減に効果がある。
【００２７】
また、一旦ノイズシェーパを使用して補正回路からの第２のデータのレベル数を少なくし、これをパルス幅変調することによっては、パルス幅変調回路の動作周波数を抑え、より効果的に不要輻射の増大や、消費電力の増加を抑えることが可能となる。
【図面の簡単な説明】
【図１】本発明の第1の実施例のパルス幅変調装置およびＤＡコンバータの構成を示すブロック図。
【図２】図１のＰＷＭ回路のＰＷＭパルスを説明する波形図。
【図３】図１のＰＷＭ回路のＰＷＭパルスを説明する波形図。
【図４】図１のパルス幅変調装置に１つの正弦波を入力した場合の再生スペクトルを示す説明図。
【図５】図１のパルス幅変調装置に２つの正弦波を入力した場合の再生スペクトルを示す説明図。
【図６】本発明の第２の実施例のパルス幅変調装置およびＤＡコンバータの構成を示すブロック図。
【図７】従来のパルス幅変調装置およびＤＡコンバータを説明するためのブロック図。
【符号の説明】
１ 補正回路
２ 第１のレジスタ（レジスタ）
３ 第２のレジスタ（レジスタ）
５ パルス幅変調回路
８ ノイズシェーパ
【発明の属する技術分野】
本発明はパルス幅変調装置およびこれを備えたＤＡコンバータに関し、特に複数ビットで瞬時の振幅レベルを表すデジタル信号をパルス幅変調して１ビットのデジタル信号に変換するパルス幅変調装置およびこれを備えたＤＡコンバータに関する。
【０００２】
【従来の技術】
現在、１ビットＤＡコンバータでは、パルス幅変調（以下、ＰＷＭ（Pulse Width Modulation））装置により、複数ビットで瞬時の振幅レベルを表すデジタル信号を構成するデータ、例えば、図７に示すようにノイズシェーパ７１の出力するデータをＰＷＭ装置７２によって標本化周期毎の中心に関して対象な波形を持つ１ビットのＰＷＭパルスに変調し、これをローパスフィルタ７３やＤ級増幅器に与えてアナログ信号に変換するものがある。ＰＷＭ装置では、ＰＷＭパルスの波形を時間軸方向において標本化周期の中心位置に関して対象な波形となるように構成することによって、２次高調波等の歪みの発生を比較的小さくすることが可能である。
【０００３】
【発明が解決しようとする課題】
しかしながら、ＰＷＭ装置にあってもパルス幅が変化することが原因となって２次高調波等の歪みは生じている。このため、要求されるスペックが厳しくなると、この歪みを無視できなくなる。
【０００４】
この歪みは、隣接するＰＷＭパルス間でパルス幅の変化が大きくなるほど大きなものとなる。従ってこの歪みを小さくするためには、信号周波数に対する標本化周波数を十分高くすることが必要である。しかしながら、このように標本化周波数を高くすると、クロックジッタやパルスエッジの歪みに伴う雑音や歪みが増大してしまうこととなり、また、不要輻射や消費電力の増大という悪影響も生ずることから、この標本化周波数を高くすることには限界があり、好ましい解決策とは言えない。
【０００５】
本発明では、標本化周波数を抑えながら２次高調波等の雑音の発生を抑えた高品位のＰＷＭ装置およびこれを備えたＤＡコンバータを提供することを目的とする。
【０００６】
【課題を解決するための手段】
本発明のパルス幅変調装置は、第１のデジタル信号を構成する第１のデータを特定の標本化周波数に従って順次取り込むとともに、所定の補正式に基づく演算を行って上記第１のデータをその前後の上記第１のデータに応じて補正して第２のデータを生成する補正回路と、上記標本化周波数に従って上記第２のデータをパルス幅変調してなる第２のデジタル信号を出力するパルス幅変調回路とを備え、上記補正式は上記パルス幅変調に起因する再生信号の歪みを抑えるためのものであることを特徴とする。
【０００７】
上記補正式は、各第１のデータでの上記第１のデジタル信号の第１の傾き及び曲率、各第１のデータをそのまま上記パルス幅変調した際の標本化周期に対するパルス幅の比率に応じて定まるものであることが好ましい。
【０００８】
ｉ番目（ｉは２以上の整数）の上記第１のデータをＸiとし、ｉ番目の上記第１のデータに対する上記第２のデータをＨiとし、上記パルス幅変調の変調率をｋ（ｋは、０＜ｋ＜１）とし、ｉ番目の上記第１のデータでの上記第１のデジタル信号の傾きをＳi＝（Ｘi+1−Ｘi-1）／２とし、ｉ番目の上記第１のデータでの上記第１のデジタル信号の曲率をＣi＝Ｘi+1−２×Ｘi＋Ｘi-1とし、ｉ番目の上記第１のデータをそのまま上記パルス幅変調した際の上記標本化周期に対するパルス幅の比率をＢi＝（ｋ×Ｘi＋１）／２とし、上記第２のデータをＨiとし、当該Ｈiを求める上記補正式を、Ｈi＝Ｘi−Ｂi×（Ｂi×Ｃi＋Ｓi×Ｓi）／（８×ｋ）とし、上記補正回路は順次第１、第２のレジスタを備え、上記標本化周波数に従って上記第１のデータを順次上記第１、第２のレジスタに取り込むとともに、最新の第１のデータであるＸi+1と上記第１のレジスタから読み出した１つ前の第１のデータであるＸiと上記第２のレジスタから読み出した２つ前の第１のデータであるＸi-1とを用いて上記補正式を実行することも好ましい。
【０００９】
上記補正回路と上記パルス幅変調回路との間にノイズシェーパを設けることも好ましい。
【００１０】
また、本発明のＤＡコンバータは上記パルス幅変調装置を備えることが好ましい。
【００１１】
【発明の実施の形態】
以下、添付図面を参照して本発明の実施の形態を実施例に基づき詳細に説明する。
本発明の第１の実施例のパルス幅変調装置およびこれを備えたＤＡコンバータについて図１を参照しながら説明する。本例のパルス幅変調（以下、ＰＷＭ（Pulse Width Modulation））装置は、複数ビットで瞬時の振幅レベルを表すデジタル信号をパルス幅変調するものであり、例えば、１ビットＤＡコンバータのノイズシェーパからのデジタル信号を構成するデータを入力データとして受けるものとする。補正回路１は、１つの入力データに対してそのデータとその前後のデータとを用いた所定の補正式による補正演算を施して補正出力データを生成するものである。補正回路１はそのためにレジスタ２、３及び演算部４を備える。これらは所定の標本化周波数のサンプルクロックＣｋｓに従って動作する。
【００１２】
ＰＷＭ回路５は、補正回路１からの補正出力データをパルス幅変調してＰＷＭパルスとし、１ビットのデジタル信号に変換するものであり、サンプルクロックＣｋｓと、パルス幅を定める所定の動作周波数のＰＷＭクロックＣｋｐとに従って動作する。
【００１３】
ローパスフィルタ（以下、ＬＰＦ（Low Pass Filter））６はＰＷＭ回路５からのＰＷＭパルスをアナログ信号に変換する。本例のＤＡコンバータは、補正回路１、ＰＷＭ回路５およびＬＰＦ６とから構成される。
【００１４】
次に本例の動作について説明する。補正回路１は標本化周波数に従って入力データを取り込み、順次レジスタ２、３に格納する。演算部４は、最新の入力データＸi+1と、レジスタ２に格納されたその１つ前の入力データＸiと、レジスタ３に格納されたその２つ前の入力データＸi-1とを用いて入力データＸiを補正して補正出力データＨiを出力する。便宜上Ｘiはｉ番目（ｉは２以上の整数）の入力データとする。補正出力データＨiは、ＰＷＭ回路５によってＰＷＭパルスに変調され、さらにローパスフィルタ６によってアナログ信号に変換される。ＰＷＭ回路５においてはパルス幅変調によって高調波歪みが発生することとなるが、本例では、補正回路１において予め高調波歪みを予測し、これを打ち消すように補正した補正出力データをパルス幅変調するので、パルス幅変調に伴なう高調波歪みはこの補正によって相殺され、低いレベルに抑えられる。
【００１５】
次に演算部４にて実行される補正式の一例を示す。前提としてＰＷＭ回路５におけるｉ番目の入力データＸiにそのままパルス幅変調を施せば、ＰＷＭパルスのパルス幅Ｔｐｗｍiは次の式で与えられる。Ｔｓは標本化周期であり、ｋは０＜ｋ＜１であり、パルス幅変調の変調率である。
Ｔｐｗｍi＝Ｔｓ×（ｋ×Ｘi＋１）／２
【００１６】
演算部４は次の補正式に基づいて補正出力データＨiを生成する。
Ｈi＝Ｘi−Ｂi×（Ｂi×Ｃi＋Ｓi×Ｓi）／（８×ｋ）
【００１７】
ここで、Ｂiは、ｉ番目の入力データＸiをそのままＰＷＭ回路５でパルス幅変調した際の標本化周期に対するパルス幅の比率であり、次の式で与えられる。
Ｂi＝（ｋ×Ｘi＋１）／２
【００１８】
ここで、Ｃiは入力データＸiにおける入力されるデジタル信号の曲率を近似したものであり、次の式で与えられる。
Ｃi＝Ｘi+1−２×Ｘi＋Ｘi-1
【００１９】
ここで、Ｓiはｉ番目の入力データＸiにおける入力されるデジタル信号の傾きを近似したものであり、次の式で与えられる。
Ｓi＝（Ｘi+1−Ｘi-1）／２
【００２０】
以上の補正式に基づいた補正を行った際の効果をシミュレーションによって示すと次のようになる。標本化周波数を３２×４４．１ｋＨｚとし、図２に示すように、扱うデジタル信号の振幅レベルが−５／６〜＋５／６の１１レベルであり、ＰＷＭ回路５は各レベルに応じたＰＷＭパルスを、図２及び図３に示すように標本化周期毎のパルス中心Ｓｃに対称なパルスとして出力するものとし、入力するデジタル信号を周波数５ｋＨｚ、振幅レベル０．５の正弦波として再生スペクトルのシミュレーションを行えば、以上の補正式に表される補正を行った場合と行わなかった場合の出力スペクトルは図４に示すようなものとなる。図４のａに示すスペクトルは補正を行った場合のものであり、同図のｂに示すスペクトルは補正を行わなかった場合のものである。同図に示されるように補正を行わなかった場合−９５ｄＢの２次高調波、−１１０ｄＢの３次高調波がみられるが、補正を行った場合、２次、３次高調波はそれぞれ−１７０ｄＢ、−１９０ｄＢに減少しており、高調波を抑えるうえで大きな効果がある。
【００２１】
また、入力するデジタル信号を周波数２ｋＨｚ、振幅レベル０．２の正弦波と、周波数５ｋＨｚ、振幅レベル０．１の正弦波とからなる２スペクトルの信号とし、それ以外の条件を図４に示したものと同じものとして再生スペクトルのシミュレーションを行えば、図５に示すようになる。図５のａ’に示すスペクトルは補正を行った場合のものであり、同図のｂ’に示すスペクトルは補正を行わなかった場合のものである。パルス幅変調による非線形性のため、混変調が発生し、２ｋＨｚと５ｋＨｚ以外にも雑音スペクトルが生じている。この場合でも補正によって著しく雑音スペクトルのレベルが小さくなっている。
【００２２】
以上のように本例のＰＷＭ装置およびこれを備えたＤＡコンバータでは、補正回路１によってパルス幅変調によって発生する高調波歪みを予め予測し、これを相殺するような補正を行うため、低い標本化周波数でパルス幅変調を行っても十分な再生品位を得ることができ、不要輻射の低減、消費電力の低減に効果がある。
【００２３】
次に本発明の第２の実施例のＰＷＭ装置およびこれを備えたＤＡコンバータについて図６を参照しながら説明する。上記第１の実施例ではＰＷＭ回路５の直前に補正回路１を設けたが、本発明はこれに限るものではない。本例のＰＷＭ装置およびこれを備えたＤＡコンバータは、補正回路とＰＷＭ回路との間にオーバーサンプリング回路とノイズシェーパとを設けたものである。図６において図１と同じ符号で示した構成は図１のものと同様の構成である。本例の補正回路１は所定の標本化周波数のサンプルクロックＣｋｓ’に従い、入力データを取り込むものである。オーバーサンプリング回路７は、サンプルクロックＣｋｓ’の数倍から数十倍、例えば、標本化周波数の３２倍の周波数のノイズシェーパクロックＣｋｎｓに従って補正回路１からの補正出力データをオーバーサンプリングするものである。ノイズシェーパ８はノイズシェーパクロックＣｋｎｓに従ってオーバーサンプリングされた補正出力データをノイズシェーピングするものである。ＰＷＭ回路５はパルス幅を定める所定の周波数のＰＷＭクロックＣｋｐ’とノイズシェーパクロックＣｋｎｓとに従って動作し、ノイズシェーパ８の出力データをＰＷＭする。
【００２４】
本例においても、補正回路１は上記第１の実施例と同様に予め高調波歪みを予測し、これを打ち消すように補正動作するので、パルス幅変調に伴なう高調波歪みは補正によって相殺され、低いレベルに抑えられる。
【００２５】
また、本例では、補正回路１とＰＷＭ回路５との間にオーバーサンプリング回路７とノイズシェーパ８とを設けて補正出力データにノイズシェーピングを施して補正回路１の補正出力データのレベル数を少なくしてある。ＰＷＭパルスを得るためには被変調データのレベル数に応じてパルス幅を細かく制御するための高い周波数のＰＷＭクロックを必要とする。このＰＷＭクロックの周波数は、概ね（ＰＷＭパルスの繰り返し周波数）×（被変調データのレベル数＋α）となるので、被変調データのレベル数が多くなるほど高い周波数となる。しかしながら、ＰＷＭクロックの周波数を高くすることは不要輻射の増大や、消費電力の増加を招くこととなり、実用上むやみに周波数を高くすることはできない。そのため本例では、一旦ノイズシェーパを使用して補正出力データのレベル数を少なくし、これをパルス幅変調することにより、ＰＷＭクロックの周波数を抑え、不要輻射の増大や、消費電力の増加を抑えている。
【００２６】
【発明の効果】
本発明のパルス幅変調装置およびこれを備えたＤＡコンバータは、補正回路によってパルス幅変調に伴う高調波歪みを予め予測し、これを相殺するような補正を第１のデータに施して第２のデータとしたうえでこれをパルス幅変調するため、低い標本化周波数でパルス幅変調を行っても十分な再生品位を得ることができ、不要輻射の低減、消費電力の低減に効果がある。
【００２７】
また、一旦ノイズシェーパを使用して補正回路からの第２のデータのレベル数を少なくし、これをパルス幅変調することによっては、パルス幅変調回路の動作周波数を抑え、より効果的に不要輻射の増大や、消費電力の増加を抑えることが可能となる。
【図面の簡単な説明】
【図１】本発明の第1の実施例のパルス幅変調装置およびＤＡコンバータの構成を示すブロック図。
【図２】図１のＰＷＭ回路のＰＷＭパルスを説明する波形図。
【図３】図１のＰＷＭ回路のＰＷＭパルスを説明する波形図。
【図４】図１のパルス幅変調装置に１つの正弦波を入力した場合の再生スペクトルを示す説明図。
【図５】図１のパルス幅変調装置に２つの正弦波を入力した場合の再生スペクトルを示す説明図。
【図６】本発明の第２の実施例のパルス幅変調装置およびＤＡコンバータの構成を示すブロック図。
【図７】従来のパルス幅変調装置およびＤＡコンバータを説明するためのブロック図。
【符号の説明】
１ 補正回路
２ 第１のレジスタ（レジスタ）
３ 第２のレジスタ（レジスタ）
５ パルス幅変調回路
８ ノイズシェーパ
Claims (4)
- 第１のデジタル信号を構成する第１のデータを特定の標本化周波数に従って順次取り込むとともに、所定の補正式に基づく演算を行って上記第１のデータをその前後の上記第１のデータに応じて補正して第２のデータを生成する補正回路と、
上記標本化周波数に従って上記第２のデータをパルス幅変調してなる第２のデジタル信号を出力するパルス幅変調回路とを備え、
上記補正式は上記パルス幅変調に起因する再生信号の歪みを抑えるためのものであり、各第１のデータでの上記第１のデジタル信号の傾き及び曲率、各第１のデータをそのまま上記パルス幅変調した際の標本化周期に対するパルス幅の比率に応じて定まることを特徴とするパルス幅変調装置。 - ｉ番目（ｉは２以上の整数）の上記第１のデータをＸiとし、ｉ番目の上記第１のデータに対する上記第２のデータをＨiとし、上記パルス幅変調の変調率をｋ（ｋは、０＜ｋ＜１）とし、ｉ番目の上記第１のデータでの上記第１のデジタル信号の傾きをＳi＝（Ｘi+1−Ｘi-1）／２とし、ｉ番目の上記第１のデータでの上記第１のデジタル信号の曲率をＣi＝Ｘi+1−２×Ｘi＋Ｘi-1とし、ｉ番目の上記第１のデータをそのまま上記パルス幅変調した際の上記標本化周期に対するパルス幅の比率をＢi＝（ｋ×Ｘi＋１）／２とし、上記第２のデータをＨiとし、当該Ｈiを求める上記補正式を、Ｈi＝Ｘi−Ｂi×（Ｂi×Ｃi＋Ｓi×Ｓi）／（８×ｋ）とし、上記補正回路は順次第１、第２のレジスタを備え、上記標本化周波数に従って上記第１のデータを順次上記第１、第２のレジスタに取り込むとともに、最新の第１のデータであるＸi+1と上記第１のレジスタから読み出した１つ前の第１のデータであるＸiと上記第２のレジスタから読み出した２つ前の第１のデータであるＸi-1とを用いて上記補正式を実行することを特徴とする請求項１に記載のパルス幅変調装置。
- 上記補正回路と上記パルス幅変調回路との間にノイズシェーパを設けたことを特徴とする請求項１に記載のパルス幅変調装置。
- 上記請求項１乃至３の何れかに記載のパルス幅変調装置を備えたことを特徴とするＤＡコンバータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002061473A JP3970642B2 (ja) | 2002-03-07 | 2002-03-07 | パルス幅変調装置およびｄａコンバータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002061473A JP3970642B2 (ja) | 2002-03-07 | 2002-03-07 | パルス幅変調装置およびｄａコンバータ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003264465A JP2003264465A (ja) | 2003-09-19 |
| JP3970642B2 true JP3970642B2 (ja) | 2007-09-05 |
Family
ID=29195758
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002061473A Expired - Lifetime JP3970642B2 (ja) | 2002-03-07 | 2002-03-07 | パルス幅変調装置およびｄａコンバータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3970642B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20070065375A (ko) * | 2004-09-14 | 2007-06-22 | 코닌클리즈케 필립스 일렉트로닉스 엔.브이. | 펄스폭 변조 장치 |
| JP5019408B2 (ja) * | 2004-10-12 | 2012-09-05 | 昭彦 米谷 | パルス幅変調信号発生装置 |
| CN101142740B (zh) * | 2005-01-28 | 2010-05-26 | Nxp股份有限公司 | 用于对pwm输入信号进行放大的设备 |
| US8116368B2 (en) | 2006-07-27 | 2012-02-14 | National University Corporation Nagoya Institute Of Technology | PWM signal generator, PWM signal generating device, and digital amplifier |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56122233A (en) * | 1980-02-28 | 1981-09-25 | Sharp Corp | Pcm-pwm system amplifier |
| JPS60217733A (ja) * | 1984-04-13 | 1985-10-31 | Matsushita Electric Ind Co Ltd | Ｄ／ａコンバ−タ装置 |
| JPH0378321A (ja) * | 1989-08-22 | 1991-04-03 | Nippon Precision Circuits Kk | Ｄ／ａ変換回路 |
| JPH0421215A (ja) * | 1990-05-16 | 1992-01-24 | Sony Corp | デジタル・アナログ変換器 |
| JP2659608B2 (ja) * | 1990-06-29 | 1997-09-30 | アルパイン株式会社 | Ｄａコンバータ |
| JP2001102925A (ja) * | 1999-09-30 | 2001-04-13 | Seiko Epson Corp | デジタルアナログ変換装置 |
| JP3772970B2 (ja) * | 2001-10-29 | 2006-05-10 | ソニー株式会社 | Ｄ／ａ変換器および出力増幅回路 |
-
2002
- 2002-03-07 JP JP2002061473A patent/JP3970642B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003264465A (ja) | 2003-09-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7286009B2 (en) | Digital PWM amplifier with simulation-based feedback | |
| US5548286A (en) | Analogue and digital convertors using pulse edge modulators with non-linearity error correction | |
| JP4212647B2 (ja) | 三状態パワースイッチへの小さい入力信号の線形化のためのデジタル信号処理 | |
| US20160043709A1 (en) | Signal conversion system and method | |
| US9337821B2 (en) | System and method for generating a pulse-width modulated signal | |
| JP2008544726A (ja) | 増幅器の実装および／または使用、ならびに種々の増幅関連操作の実施のための方法および装置 | |
| JP2002252527A (ja) | パルス幅変調信号を補償するための方法及び信号経路構成 | |
| TW200529564A (en) | Circuit and method for pulse width modulation | |
| JP2005515655A (ja) | デジタル訂正を行うスイッチング増幅器およびデジタル訂正の方法 | |
| US8116368B2 (en) | PWM signal generator, PWM signal generating device, and digital amplifier | |
| JP3970642B2 (ja) | パルス幅変調装置およびｄａコンバータ | |
| JP2006129366A (ja) | Ｐｗｍドライバおよびこれを用いたｄ級増幅器 | |
| US8483856B2 (en) | System and method for correcting phase noise in digital-to-analog converter or analog-to-digital converter | |
| JP2006191250A (ja) | 増幅器およびボリューム機能付き増幅器 | |
| US7317758B2 (en) | PCM-to-PWM converter | |
| JP4446344B2 (ja) | 低歪パルス幅変調信号発生器 | |
| JP2009005073A (ja) | デジタルアナログ変換器と歪補正回路 | |
| Macgrath et al. | Digital power amplification using sigma-delta modulation and bit flipping | |
| JP2006054815A (ja) | デジタルパルス幅変調信号発生器 | |
| US8044743B2 (en) | Method and apparatus for pulse position modulation | |
| JP5019408B2 (ja) | パルス幅変調信号発生装置 | |
| Morales et al. | An RF Modulation Based on $ k $-th Order PWM Harmonic | |
| JP2006313958A (ja) | Ｐｗｍ信号生成器およびｐｗｍ信号発生装置およびデジタルアンプ | |
| JP6249204B2 (ja) | パルス幅変調信号生成器およびフルデジタルアンプおよびデジタル−アナログ変換器 | |
| JP2003046342A (ja) | 増幅器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050223 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070226 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070323 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070509 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070529 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070606 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3970642 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110615 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120615 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130615 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130615 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |