JP5139321B2 - シミュレーションベースのフィードバックを有するディジタルpwmアンプ - Google Patents
シミュレーションベースのフィードバックを有するディジタルpwmアンプ Download PDFInfo
- Publication number
- JP5139321B2 JP5139321B2 JP2008548859A JP2008548859A JP5139321B2 JP 5139321 B2 JP5139321 B2 JP 5139321B2 JP 2008548859 A JP2008548859 A JP 2008548859A JP 2008548859 A JP2008548859 A JP 2008548859A JP 5139321 B2 JP5139321 B2 JP 5139321B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- input
- filter
- adc
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
- H03F3/217—Class D power amplifiers; Switching amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/331—Sigma delta modulation being used in an amplifying circuit
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Amplifiers (AREA)
Description
本発明の例示的な実施例は、図3を引用してここに述べる。図3の破線の左側の信号がディジタルであり、左側がアナログである。PWM変調器及びADCは2つの領域間のインタフェースである。図3におけるノイズシェーパ、パルス幅変調器、パワースイッチ及びLCフィルタは、図1の対応する品目と同一の機能を行う。
パワースイッチからの出力は、PWM波形のため鋭いエッジを有し、高レベルのスイッチング周波数とその高調波を含んでいる。
LPF−1=4.36757−4.55540.z−1+1.18783.z−2
を与えられた場合、後に述べるように5.6764μsの遅延が回復され、通信遅延が2.3236μs又は0.89サンプルまで減ずる。
商業上の高オーバサンプリングADCにおいては、「櫛型」フィルタのカスケードを用いて第1段階のデシメーションを行うことはほぼ一般的な方法であり、フィルタの各々が周波数応答:
を有している。ここで、fは周波数、fs=fsPWMは出力サンプリング周波数、そして、Nはデシメーション比fsADC/fsPWMである。櫛型フィルタは特定で単一のインプリメンテーションを有している([7]のsection 1.3.3を参照)。
であると導き出している。ここでG(f)はフィルタの振幅ゲインである。我々はこの式を「Bodeの公式」と呼んでいる。
のため、低周波数での減衰が、高周波での減衰よりも重要である。従って、デシメーションフィルタは、任意の周波数で必要とされるよりも多くの減衰を有するべきではない。
上ですでに説明したように、電源変動とPWM非線形性が有意な安定性の問題を、従来技術の方法を用いて設計されたフィードバックループに引き起こしている。図3に示すように、現在のアンプはパルス幅変調器とパワースイッチの応答の既知の態様をモデル化したシミュレータSを提供している。次いで、誤差信号eはLPF−1補正フィルタの出力から、又は、LPF−1補正ユニットがない場合、代替的にADC出力からシミュレータ出力を減算することによって導かれる。
図13のシミュレータはいずれかの特定のタイプのADCの使用を前提とする点で一般的である。オーバサンプリングADCと共に使用するためのモデリング手順を述べ、これによって、得られたシミュレータはPWM変調器だけではなく、計測経路の残りの成分も正確にモデル化される。
−ローパスフィルタを用いた畳み込み
−3つのパルス列を用いた畳み込み
−デシメーションフィルタを用いた畳み込み
−fsPWMでのサンプリング
となる。
−ローパスフィルタを用いた畳み込み
−fsPWMでのサンプリング
−デシメーションフィルタを用いたサンプリングした畳み込み
−fsADCからfsPWMまでのデシメーション
−3つのパルス列を用いたサンプリングした畳み込み
と同等であって、デシメーションフィルタと3つのパルス列は従来のFIRディジタルフィルタであると分かるであろう。図12におけるLPF−1が、3つのパルス列の畳み込みを行うFIRフィルタ:
LPF−1=4.36757−4.55540.z−1+1.18783.z−2
である場合、この処理列は図12に示された処理で同定することができる。
d(x,16)=0.0819616x+0.0408626x3+0.0011542x5
d(x,32)=0.8066498x−0.0849205x3+0.0056800x5
d(x,48)=0.0438820x+0.0533158x3+0.0114638x5
d(x,64)=0.0784520x−0.0229539x3−0.0122444x5
d(x,80)=−0.1146495x+0.0269429x3+0.0073815x5
d(x,96)=0.0921093x−0.0188471x3−0.0024272x5
d(x,112)=0.0115946x+0.0056019x3+0.0003500x5
で、評価を行う。ここで、近似誤差は一般的には10−5未満である。この近似を用いると、図17のモデルは図18に示されるようなより実践的なアーキテクチャ上に実装させることができる。
z=exp(−s,τ)=exp(−0.25×1MHz/384kHz)=exp(−.65104)=0.5214
と算出される。
従って:
LPF−1=(z−0.5215)2/z2/(1−0.5215)2=4.36757−4.55540.z−1+1.18783.z−2
図17の概念上のシミュレータを、d(x,・)のための上の多項式近似と比較すると、非線形項を無視し:
0.0819616.Z−1+0.8066498.z−2+0.0438820.z−3+0.0784520.z−4−0.1146495.z−5+0.0921093.z−6+0.0115946.z−7
のような(Vccでの乗算を無視した)シミュレータの微小信号応答を導くことができる。
0.0819616z−2−2+0.8066498.z−3+0.0438820.z−4+0.0784520.z−5−0.1146495.z−6+0.0921093.z−7+0.0115946.z−8
となる。
計測経路をモデル化するのに使用できる数多くのアーキテクチャが存在している。よって、オーバサンプリングADCでの使用を意図し、シミュレーションが高いクロック周波数fsADCで実行される別のシミュレータを以下に述べる。
−1,−1,−1,−1,+1,+1,+1,+1,+1,+1,+1,−1,−1,−1,−1
を送るであろう。長さがそのように量子化されていないパルスを表現する簡単な方法は、一時補間を用いることである。例えば、t=3.8での上昇エッジとt=12.2での下降エッジを有する長さ8.4ユニットのパルスは、配列:
−1,−1,−1,−0.6,+1,+1,+1,+1,+1,+1,+1,−0.6,−1,−1,−1
で表現することができる。
図3に関し、ここまでに述べた特徴は、計測経路(図12)を介して信号遅延を最小化することに、及び図3のシミュレータが正確にモデル化され、uからeまでの伝達関数が、全ナイキスト範囲0乃至fsPWMにわたり零近傍にすることができることを保証することにも向けられている。
を、パワースイッチの外乱の効果に乗算する。ここで、Hはフィードバックフィルタの微小信号伝達関数であり、Pは、LDC、ノイズシェーパ、パルス幅変調器、パワースイッチ、アナログローパスフィルタ、ADC及びLPF−1の組合せ微小信号伝達関数である。従ってH.Pは、シミュレータ以外の図3のフィードバックループを形成する全ての成分の組合せ微小信号伝達関数である。
と分解する。ここで、Mは最小位相、Aは全経路である。
5kHzで12.8dBだけ減ずる。
を設定すると、動作周波数範囲にわたり、Hが式(5)を用いて選択された場合の結果よりも小さなNTFの可能性を与える式が:
NTF=1−A.H’
であることが分かる。
|(P−S)/P|<1/(H.P)
と再編成すると、1/(H.P)は、安定性が保証されなくなる前に許容されうるSからのPの比例微分の推定値であるということになる。図23においては、|H.P|は約+20dBでピークであり、従ってPとSは、上の安定性条件と合うように約10%以内で合致させる必要がある。
フィルタHによって、微小信号ループ伝達関数を、例えば0乃至20kHzの動作周波数範囲にわたり全体の安定性とフィードバックの効果間の所望のコンプロマイズを果たすように調節することができる。しかし、パルス幅変調器の伝達関数は、図2に示したように大きな信号に応じて変化する。所望のフィードバック量に依存して、この変化は高い信号偏差でのフィードバックを減少する際に有意となり、この効果に対し部分的な補正を提供するのが、選択的な補正ユニットLDCの関数である。ダブルエッジパルス幅変調に適用されるLDCの設計は、図25に示される。
P(y)=y3/12
が、非線形性を十分にモデル化したことを示すことができ、恐らくは:
P(y)=0.08251487120y3−0.01495088616y5
の方が少しばかり良い。
従来の技術において、フィードバックは通常は、アンプのようなデバイスの線形性を改善しようとする。しかし、本発明によるフィードバックは線形動作を直接押し付けようとせずに、むしろ、シミュレータの動作からの偏差を現象させようとする。より正確には、図3に関しては、フィードバックは動作周波数範囲にわたり:
を達成しようとする。ここで、mは計測経路の出力であり、sはシミュレータの出力である。以下の考察では、式7は正確に保たれると仮定する。
Q(x)=P(x+Q(x))
を満足させる場合、クリップ点までの正確な逆関数である。
P(y)=y3/12
を取ると、これは:
Q(x)=(x+Q(x))3/12
に減ずる。
時には、PWMアンプは不安定電源から離れて動作することが要求されるが、この場合、供給電圧は10%又はそれ以上公称値から離れている。全てに共通して用いられる出力スイッチ構成があれば、電源変化がフォワードゲインの変化を生ずる。いくつかの構成では、変化するDCオフセットも生ずるが、ここではゲイン変化のみを考察したい。
ここまでに述べた本発明は、フィードバックをADCを介したアンプに使用される。ADCはアンプの出力の全ダイナミックレンジを処理しなければならない。従って、アンプのノイズ及び歪みの動作が、ADCのそれよりも良くなることは好ましくない。
当該技術分野の当業者は、ここで提供した図の様々な配置転換が本質的な動作に影響を与えることなくすることができることはわかるであろう。例えば、線形フィルタリング動作は伝達関数に影響を与えることなく、順序正しく内部変調することができる、つまり、適切な補償調整が、その他の経路になされる場合、動かされた過去の加算又は減算ノードとすることができる。2つの概念的に別個のフィルタは1つに結合することができ、いくつかの場合において、結合した伝達関数が1と評価された場合、フィルタはなくすことができる。符号が別の場所で調整される場合、加算及び減算は本質的に等価である。
Claims (58)
- ディジタルパルス幅変調(PWM)アンプに実装され、パルス幅変調器及び1又はそれ以上のパワースイッチを具える信号処理プラントであって、ディジタル入力音声信号を受信し当該ディジタル入力音声信号からアナログ出力音声信号を生成するように構成され、前記ディジタル入力音声信号が補正信号に応じて生成されるプラントと;
前記プラントの前記パルス幅変調器及び前記1又はそれ以上のパワースイッチの動作をモデル化するために構成され、前記ディジタル入力音声信号を受信し当該ディジタル入力音声信号からシミュレータ出力信号を生成するように構成されるシミュレータと;
前記アナログ出力音声信号のディジタル表現を生成するよう使用されるアナログ−ディジタルコンバータ(ADC)と;
前記アナログ出力音声信号のディジタル表現と前記シミュレータ出力信号を受信して、前記補正信号を生成するように構成される減算器と、
を具え、
前記減算器によって生成される補正信号が、前記アナログ出力音声信号の前記ディジタル表現と前記シミュレータ出力信号との差に比例し、
前記パワースイッチが前記パルス幅変調器の変調出力を受信し、前記アナログ出力音声信号を生成するように構成されることを特徴とするシステム。 - 請求項1に記載のシステムにおいて、前記1又はそれ以上のパワースイッチから受信する前記アナログ出力音声信号をフィルタし、フィルタされた型のアナログ出力音声信号を前記ADCへ提供するように構成されるローパスフィルタを更に具えることを特徴とするシステム。
- 請求項1に記載のシステムにおいて、前記ADCがオーバサンプリングADCを具え、前記システムが前記ADCから受信されるディジタル化された出力音声信号をデシメートし、このデシメートされたディジタル化出力音声信号を前記減算器に提供するように構成されるデシメータを更に具えており、
前記デシメートされたディジタル化出力音声信号が、アナログ出力音声信号のディジタル表現を具えることを特徴とするシステム。 - 請求項1に記載のシステムにおいて、さらに、前記プラントが、受信ディジタル音声信号を量子化し、ノイズシェープするよう構成されたノイズシェーパを具えており、
前記ノイズシェーパの出力が、ディジタル入力音声信号として前記プラントに提供されることを特徴とするシステム。 - 請求項1に記載のシステムにおいて、前記シミュレータが、前記プラントの線形特性をモデル化するように構成されることを特徴とするシステム。
- 請求項1に記載のシステムにおいて、前記シミュレータが、前記プラントの非線形特性をモデル化するように構成されることを特徴とするシステム。
- 請求項1に記載のシステムにおいて、前記シミュレータが、前記プラントの入力から前記減算器の入力までの計測経路の成分によって、前記出力音声信号に導入される遅延をモデル化するように構成されることを特徴とするシステム。
- 請求項1に記載のシステムにおいて、
受信ディジタル音声信号を受信し、この受信ディジタル音声信号を変調して、前記プラントの前記パルス幅変調器の非線形効果を実質的に補正するよう構成された予歪ユニットと;
前記予歪ユニットの下流側の低遅延補正ユニットであって、動作周波数範囲にわたり前記パルス幅変調器の非線形効果の一部を実質的に補正するよう構成された低遅延補正ユニットと;
前記予歪ユニットと前記低遅延補正ユニットとの間の第2の減算器と;
前記減算器と前記第2の減算器との間のシェーピングフィルタと;
を更に具え、
前記第2の減算器が、前記予歪ユニットの出力から前記シェーピングフィルタの出力を減算することで、前記低遅延補正ユニットへの入力を生成することを特徴とするシステム。 - 請求項8に記載のシステムにおいて、前記予歪ユニットが、前記低遅延補正ユニットによって補償されない前記パルス幅変調器の非線形効果を実質的に補正するよう構成されることを特徴とするシステム。
- 請求項9に記載のシステムにおいて、前記予歪ユニットが、前記シェーピングフィルタからの前記補正信号の低周波成分を受信し、前記補正信号の前記低周波成分に基づいて前記受信ディジタル音声信号を変調するように構成されることを特徴とするシステム。
- 請求項1に記載のシステムにおいて、前記ADCが、前記パワースイッチのスイッチレートについてローパスフィルタリングした型の前記アナログ音声出力信号をオーバサンプリングするように構成され、前記システムが、得られたオーパサンプリング信号をデシメートするように構成されたデシメータを具えることを特徴とするシステム。
- 請求項11に記載のシステムにおいて、前記デシメータが、最小位相伝達関数を有するデシメーションフィルタを具えることを特徴とするシステム。
- 請求項1に記載のシステムにおいて、前記シミュレータが前記ADCのサンプリングレートと等しいレートで動作するように構成され、減算器が前記ADCの前記オーバサンプリング信号から前記シミュレータの出力を減算するように構成され、前記システムが、前記減算器の出力をデシメートするように構成されるデシメータを有することを特徴とするシステム。
- 請求項1に記載のシステムにおいて、スタートアップ時に、前記パワースイッチ出力から前記ADCの入力までの信号経路に特性を与え、当該特性に依存して:(i)前記シミュレータ;(ii)前記ADCから前記減算器までの前記信号経路;のうちの少なくとも1つを構成する較正ユニットを更に具えることを特徴とするシステム。
- 請求項1に記載のシステムにおいて、前記パワースイッチ出力から前記ADCの入力までの信号経路に連続的な特性を与え、当該特性に応じて:(i)前記シミュレータ;(ii)前記ADCから前記減算器までの前記信号経路;のうちの少なくとも1つの動作を決定するパラメータを適用する較正ユニットを更に具えることを特徴とするシステム。
- 請求項1に記載のシステムにおいて、電源電圧推定値(PSe)を生成するように構成される電源電圧推定ユニットを更に具え、前記シミュレータ出力信号が、前記減算器に前記シミュレータ出力信号を提供する前に、PSeで乗算されることを特徴とするシステム。
- 前記補正信号が、前記ディジタル入力音声信号が前記補正信号に応じて生成される前に、1/PSeによって評価されることを特徴とする請求項16に記載のシステム。
- 請求項1に記載のシステムにおいて、当該システムが電源推定値(PSe)を生成するように構成された電源電圧推定ユニットを更に具え、前記プラントの出力から前記減算器の入力までの経路が、1/PSeで評価されることを特徴とするシステム。
- 請求項1に記載のシステムにおいて、パルス幅変調参照信号を受信し、前記アナログ出力音声信号を複製するアナログ参照出力信号を生成するように構成される1又はそれ以上の低い電力レベル参照スイッチと;
前記アナログ出力音声信号と前記アナログ参照出力信号との間の差を示す信号を生成するよう構成されたローパスフィルタと;
を更に具え、
前記ADCに対する入力が、前記アナログ出力音声信号と前記アナログ参照出力信号との間の差を示す信号であることを特徴とするシステム。 - 請求項19に記載のシステムにおいて、前記パルス幅変調器が第1のパルス幅変調器を具えるとともに、更に、参照入力信号を受信し、前記パルス幅変調参照出力信号を生成するように構成される第2の、参照パルス幅変調器を更に具えることを特徴とするシステム。
- 請求項20に記載のシステムにおいて、前記参照入力信号と実質的に同一の信号を受信するように構成される第2の、参照シミュレータを具えることを特徴とするシステム。
- 請求項20に記載のシステムにおいて、前記ディジタル入力音声信号と前記参照入力信号をモニタし、第1の調整信号と参照調整信号を生成するように構成されるクリッププロセッサを更に具え、前記第1の調整信号が前記第1の入力音声信号に加算され、前記参照調整信号が前記参照入力音声信号に加算されることを特徴とするシステム。
- 請求項1に記載のシステムにおいて、受信ディジタル音声信号を量子化し、ノイズシェープするよう構成されたノイズシェーパを更に具え、当該ノイズシェーパの出力が前記プラントに対する前記ディジタル入力音声信号として提供されることを特徴とするシステム。
- 請求項1に記載のシステムにおいて、前記シミュレータが前記1又はそれ以上のパワースイッチの不完全性をモデル化するように設計されることを特徴とするシステム。
- 請求項1に記載のシステムにおいて、前記シミュレータが、非線形関数生成器に接続され、前記非線形関数生成器からの入力信号の演算上の電力を受信するように構成される入力を有するFIR(有限インパルス応答)フィルタを具えることを特徴とするシステム。
- 請求項25に記載のシステムにおいて、前記非線形関数生成器が入力信号の演算上の電力を生成することを特徴とするシステム。
- 請求項1に記載のシステムにおいて、
受信ディジタル音声信号を受信し、この受信ディジタル音声信号を変調して、前記プラントのパルス幅変調器の非線形効果を実質的に補正するよう構成された予歪ユニットと;
前記予歪ユニットの下流側の低遅延補正ユニットであって、動作周波数範囲にわたり前記パルス幅変調器の非線形効果の一部を実質的に補正するよう構成された低遅延補正ユニットと;
前記予歪ユニットと前記低遅延補正ユニットとの間の第2の減算器と;
前記減算器と前記第2の減算器との間のフィルタと;
を更に具え、
当該フィルタが最小位相であり、動作周波数範囲より上の周波数で振幅応答を生ずることを特徴とするシステム。 - 請求項27に記載のシステムにおいて、前記フィルタの微小信号伝達関数が最小位相であることを特徴とするシステム。
- 請求項1に記載のシステムにおいて、前記ADCから受信されるアナログ出力音声信号のディジタル表現をフィルタし、フィルタした型の前記アナログ出力音声信号のディジタル表現を前記減算器に提供するように構成されるフィルタを更に具えることを特徴とするシステム。
- 請求項29に記載のシステムにおいて、前記フィルタが、前記1又はそれ以上のパワースイッチから前記ADCまでの信号経路の伝達関数内に、極を実質的に打ち消す伝達関数の零点を有することを特徴とするシステム。
- 請求項29に記載のシステムにおいて、前記フィルタがFIR(有限インパルス応答)フィルタを含むことを特徴とするシステム。
- ディジタルパルス幅変調(PWM)アンプのプラントにより生成されるアナログ出力音声信号を補正する方法であって、当該方法が:
受信ディジタル音声信号を受信するステップと;
前記受信ディジタル音声信号及び補正信号からディジタル入力音声信号を導くステップと;
前記ディジタル入力音声信号を前記プラントの入力へ適用することで、前記ディジタル入力音声信号からアナログ音声出力信号を生成するステップであって、前記プラントが、パルス幅変調器及び1又はそれ以上のパワースイッチを具えるステップと;
前記アナログ出力音声信号からプラントフィードバック信号を導くステップと;
アナログ−ディジタル変換を実行して、前記アナログ出力音声信号のディジタル表現を生成するステップと;
前記ディジタル入力音声信号に依存して前記プラントの前記パルス幅変調器及び1又はそれ以上のパワースイッチの動作をシミュレーションすることにより、シミュレーション出力信号を生成するステップと;
前記アナログ出力音声信号のディジタル表現から前記シミュレーション出力信号を減算することによって前記補正信号を生成するステップと;
を具えており、
前記補正信号が、前記アナログ出力音声信号のディジタル表現と前記シミュレーション出力信号との差に比例することを特徴とする方法。 - 請求項32に記載の方法において、前記アナログ出力音声信号を前記ディジタル出力音声信号に変換するステップの前に、前記1又はそれ以上のパワースイッチにより生成される前記アナログ出力音声信号をローパスフィルタするステップを更に具えることを特徴とする方法。
- 請求項32に記載の方法において、前記アナログ出力音声信号を前記ディジタル出力音声信号に変換するステップの後に、前記ディジタル出力音声信号のフィルタリングを実行するステップを更に具えることを特徴とする方法。
- 請求項34に記載の方法において、前記アナログ出力音声信号を前記ディジタル出力音声信号に変換するステップの後に、前記ディジタル化された出力音声信号の有限インパルス応答(FIR)フィルタリングを実行するステップを更に具えることを特徴とする方法。
- 請求項32に記載の方法において、前記アナログ出力音声信号を前記ディジタル出力音声信号に変換するステップが、前記アナログ出力音声信号をオーバサンプリングするステップを具え、前記方法が前記ディジタル化された出力音声信号をデシメートするステップを更に具えることを特徴とする方法。
- 請求項32に記載の方法において、前記プラントがノイズシェーパを具え、前記受信ディジタル音声信号を量子化し、ノイズシェープして、ディジタル入力音声信号を導くように構成されることを特徴とする方法。
- 請求項32に記載の方法において、シミュレーション挙動が、前記プラントの線形特性のシミュレーションを含むことを特徴とする方法。
- 請求項32に記載の方法において、シミュレーション挙動が、前記プラントの非線形挙動のシミュレーションを含むことを特徴とする方法。
- 請求項32に記載の方法において、シミュレーション挙動が、前記プラントの入力から減算が生じる場所までの計測経路における成分によって引き起こされる遅延に応じた遅延を導入することを特徴とする方法。
- 請求項1に記載のシステムで使用され、最大動作周波数までノイズと歪みを低減させたを含む出力を提供するアンプであって、当該アンプが、前記ADCの出力に依存して供給される低遅延フィルタを具え、
前記パルス幅変調器が、第1のサンプリング周波数での出力を生成し、
前記1又はそれ以上のパワースイッチが出力を生成し、
前記ADCが、前記1又はそれ以上のパワースイッチの出力に依存する入力を受信し、
前記低遅延フィルタの出力によって前記パルス幅変調器への入力が導かれ、
前記低遅延フィルタは前記第1のサンプリング周波数より高い第2の周波数で動作し、
前記低遅延フィルタのインパルス応答は非対称であり、
前記低遅延フィルタは、臨界周波数範囲の減衰を与え、各々の臨界周波数範囲が前記第1のサンプリング周波数の高調波上に集中し、最大動作周波数の2倍に等しい幅になることを特徴とするアンプ。 - 請求項41に記載のアンプにおいて、前記低遅延フィルタの応答が、実質的に最小位相であることを特徴とするアンプ。
- 請求項41に記載のアンプにおいて、各々の臨界周波数範囲の減衰が、前記低遅延フィルタの出力が前記第1のサンプリング周波数で再サンプリングされる場合に受けるエイリアスプロダクトが前記アンプの出力に有意なノイズと歪みを与えないことを保証するのに十分であることを特徴とするアンプ。
- 請求項41に記載のアンプにおいて、前記低遅延フィルタの応答が、前記低遅延フィルタの出力が前記第1のサンプリング周波数で再サンプリングされる場合、前記最大動作周波数範囲上のエイリアスプロダクトが前記アンプの性能を減ずるのに十分なエネルギを含まないという制約を受ける臨界周波数範囲外に生ずることを特徴とするアンプ。
- 請求項43又は44に記載のアンプにおいて、各々の臨界周波数範囲の前記減衰が、少なくとも約100dBであることを特徴とするアンプ。
- 請求項41に記載のアンプにおいて、前記低遅延フィルタが複素z平面に伝達関数の零点を有し、群を形成し、各群が前記第1のサンプリング周波数又はその高調波の1つに対応する位置の近くに密集する別個の零点を含むことを特徴とするアンプ。
- 請求項41に記載のアンプにおいて、前記低遅延フィルタの出力に依存して与えられるデシメータを更に具え、前記パルス幅変調器の入力が前記デシメータの出力に依存して変調されることを特徴とするアンプ。
- 請求項1に記載のシステムで使用されるアンプであって、前記アンプが、低遅延フィルタ(LDC)を具えており、
前記パルス幅変調器が非線形効果を生成し、
前記1又はそれ以上のパワースイッチが出力を生成し、
前記ADCが前記1又はそれ以上のパワースイッチの出力に依存する入力を受け、
前記パルス幅変調器への入力は前記LDCの出力によって導かれ、
前記LDCへの入力が前記ADCの出力並びにディジタル入力音声信号に依存して導かれ、
前記LDCは、低遅延の要求を条件として、動作周波数範囲にわたり、前記パルス幅変調器の非線形効果の一部を実質的に補正するように構成されることを特徴とするアンプ。 - 前記LDCの微小信号伝達関数が、最小位相であることを特徴とする請求項48に記載のアンプ。
- 動作周波数範囲にわたり、前記LDCにより補償されない前記パルス幅変調器の前記非線形効果を実質的に補正するために、前記ディジタル音声入力信号を変調するように構成される予歪ユニットを更に具えることを特徴とする請求項48に記載のアンプ。
- 請求項1に記載のシステムで使用する、入力と出力を有する低遅延補正器(LDC)ユニットであって:
入力信号yを受信し、出力を生成するフィルタ多項式関数生成器Pと;
Pの出力に依存して与えられるフィルタFとを具え、
前記信号yは前記LDCへの入力とFの出力とによって導かれ、前記LDCの出力が前記信号yと前記Pの出力とによって導かれることを特徴とする低遅延補正器(LDC)ユニット。 - 前記フィルタFがFIRフィルタであることを特徴とする、請求項51に記載の低遅延補正器(LDC)ユニット。
- 前記フィルタFが、z変換応答が(5.z −1 −4.z −2 +z −3 )/2であることを特徴とする請求項51に記載の低遅延補正器(LDC)ユニット。
- Pが立方多項式を満たすことを特徴とする、請求項51に記載の低遅延補正器(LDC)ユニット。
- 前記LDCの出力がyとPとの間の差として導かれることを特徴とする、請求項51に記載の低遅延補正器(LDC)ユニット。
- 請求項1に記載のシステムで使用するスイッチングアンプであって、
前記パルス幅変調器が低レベルPWM波形を提供し、
前記1又はそれ以上のパワースイッチが、入力を有し、パワースイッチ出力を生成し、
前記ADCは、デシメータへと続く、オーバサンプリングADCであり、
前記ADCは、前記低レベルPWM波形から導かれる信号とパワースイッチ出力から導かれる信号との間の差に応答し、前記1又はそれ以上のパワースイッチの入力が前記デシメータの出力に応答することを特徴とするスイッチングアンプ。 - 請求項1に記載のシステムで使用するスイッチングアンプであって、
入力が前記ADCの出力に(間接的に)接続され、応答が動作周波数範囲上に生じるシェーピングフィルタ[H]を具えており、
前記パルス幅変調器が低レベルPWM波形を提供し、
前記1又はそれ以上のパワースイッチがパワースイッチ出力を生成し、
前記ADCは、前記低レベルPWM波形から導かれる信号とパワースイッチ出力から導かれる信号との間の差に応答し、
前記1又はそれ以上のパワースイッチの入力は前記シェーピングフィルタの出力に応答することを特徴とするスイッチングアンプ。 - 請求項1に記載のシステムで使用するスイッチングアンプであって、
入力が前記ADCの出力に応答し、動作周波数範囲にわたりパルス幅変調器の非線形動作に対して近似的な又は実質的な補正を提供する低遅延補正器とを具えており、
前記パルス幅変調器が低レベルPWM波形を提供し、
前記1又はそれ以上のパワースイッチがパワースイッチ出力を生成し、
前記ADCは、前記低レベルPWM波形から導かれる信号とパワースイッチ出力から導かれる信号との間の差に応答し、
前記1又はそれ以上のパワースイッチの入力は、前記低遅延補正器の出力に応答することを特徴とするスイッチングアンプ。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/324,132 US7286009B2 (en) | 2005-12-30 | 2005-12-30 | Digital PWM amplifier with simulation-based feedback |
US11/324,132 | 2005-12-30 | ||
PCT/US2006/062687 WO2007079396A2 (en) | 2005-12-30 | 2006-12-28 | Digital pwm amplifier with simulation-based feedback |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2009522881A JP2009522881A (ja) | 2009-06-11 |
JP2009522881A5 JP2009522881A5 (ja) | 2009-09-24 |
JP5139321B2 true JP5139321B2 (ja) | 2013-02-06 |
Family
ID=37401002
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008548859A Expired - Fee Related JP5139321B2 (ja) | 2005-12-30 | 2006-12-28 | シミュレーションベースのフィードバックを有するディジタルpwmアンプ |
Country Status (6)
Country | Link |
---|---|
US (1) | US7286009B2 (ja) |
EP (1) | EP1972055B1 (ja) |
JP (1) | JP5139321B2 (ja) |
CN (1) | CN101390287B (ja) |
AT (1) | ATE548796T1 (ja) |
WO (1) | WO2007079396A2 (ja) |
Families Citing this family (73)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CA2483378A1 (en) * | 2004-10-01 | 2006-04-01 | Aleksandar Prodic | A digital controller for dc-dc switching converters that allows operation at ultra-high constant switching frequencies |
US7576606B2 (en) * | 2007-07-25 | 2009-08-18 | D2Audio Corporation | Digital PWM amplifier having a low delay corrector |
US7362254B2 (en) * | 2006-01-31 | 2008-04-22 | D2Audio Corporation | Systems and methods for minimizing delay in a control path |
CN101379703B (zh) * | 2006-01-31 | 2012-11-21 | D2音频有限公司 | 用于脉宽调制非对称信号级的系统和方法 |
US8654868B2 (en) | 2006-04-18 | 2014-02-18 | Qualcomm Incorporated | Offloaded processing for wireless applications |
US7576605B2 (en) * | 2006-04-20 | 2009-08-18 | Qualcomm Incorporated | Low power output stage |
TWI405444B (zh) | 2006-04-26 | 2013-08-11 | Qualcomm Inc | 用於無線通訊之方法、電子裝置、電腦程式產品、耳機、手錶、醫療裝置及感測器 |
US8406794B2 (en) | 2006-04-26 | 2013-03-26 | Qualcomm Incorporated | Methods and apparatuses of initiating communication in wireless networks |
US8289159B2 (en) | 2006-04-26 | 2012-10-16 | Qualcomm Incorporated | Wireless localization apparatus and method |
US7822800B2 (en) * | 2006-05-19 | 2010-10-26 | Camco Produktions-Und Vertriebs Gmbh Fur Beschallungs-Und Beleuchtungsanlagen | Apparatus and method for performing a calculation operation |
KR100728041B1 (ko) * | 2006-06-23 | 2007-06-14 | 삼성전자주식회사 | 디지털 pwm 신호를 저장 재생하는 오디오 시스템 및 그방법 |
US7388430B2 (en) * | 2006-06-27 | 2008-06-17 | Lucent Technologies Inc. | Enhanced digital predistortion |
US7576604B2 (en) * | 2006-12-15 | 2009-08-18 | Bin Xu | All-digital class-D audio amplifier |
US7391346B1 (en) * | 2007-02-05 | 2008-06-24 | Sigmatel, Inc. | Switching amplifier system and method |
US7728658B2 (en) * | 2007-07-25 | 2010-06-01 | D2Audio Corporation | Low-noise, low-distortion digital PWM amplifier |
US8275314B1 (en) | 2007-08-13 | 2012-09-25 | Marvell International Ltd. | Bluetooth scan modes |
US8577305B1 (en) | 2007-09-21 | 2013-11-05 | Marvell International Ltd. | Circuits and methods for generating oscillating signals |
US8279796B1 (en) * | 2007-11-16 | 2012-10-02 | Bnsf Railway Company | Multiple-channel software defined radios and systems using the same |
US8457243B2 (en) * | 2007-12-07 | 2013-06-04 | Nxp B.V. | Transmitter comprising a pulse width pulse position modulator and method thereof |
US8588705B1 (en) | 2007-12-11 | 2013-11-19 | Marvell International Ltd. | System and method of determining Power over Ethernet impairment |
CN102037642A (zh) * | 2008-05-21 | 2011-04-27 | 硅实验室公司 | Pwm开关放大器的预测性反馈补偿 |
EP2635077B1 (en) | 2008-06-16 | 2016-11-23 | Marvell World Trade Ltd. | Short-range wireless communication |
US8600324B1 (en) * | 2008-06-27 | 2013-12-03 | Marvell International Ltd | Circuit and method for adjusting a digitally controlled oscillator |
US8472968B1 (en) | 2008-08-11 | 2013-06-25 | Marvell International Ltd. | Location-based detection of interference in cellular communications systems |
US20100063786A1 (en) * | 2008-09-11 | 2010-03-11 | Harke Michael C | Co-Simulation Process |
US8374233B2 (en) | 2008-09-25 | 2013-02-12 | Intel Mobile Communications GmbH | IQ-modulation system and method for switched amplifiers |
US9288764B1 (en) | 2008-12-31 | 2016-03-15 | Marvell International Ltd. | Discovery-phase power conservation |
US8392495B2 (en) * | 2009-02-09 | 2013-03-05 | Associated Universities, Inc. | Reflectionless filters |
US8472427B1 (en) | 2009-04-06 | 2013-06-25 | Marvell International Ltd. | Packet exchange arbitration for coexisting radios |
JP5423266B2 (ja) * | 2009-09-14 | 2014-02-19 | 富士電機株式会社 | デジタル制御スイッチング電源装置 |
US9066369B1 (en) | 2009-09-16 | 2015-06-23 | Marvell International Ltd. | Coexisting radio communication |
CN102044966B (zh) * | 2009-10-26 | 2013-01-09 | 立锜科技股份有限公司 | 具有自适应电压位置控制的电源转换器控制电路及其控制方法 |
US8767771B1 (en) | 2010-05-11 | 2014-07-01 | Marvell International Ltd. | Wakeup beacons for mesh networks |
RU2571393C2 (ru) | 2010-08-13 | 2015-12-20 | Конинклейке Филипс Электроникс Н.В. | Устройство и способ подачи мощности в переключаемом режиме |
JP5861076B2 (ja) * | 2010-08-30 | 2016-02-16 | パナソニックIpマネジメント株式会社 | 増幅装置 |
KR101616491B1 (ko) | 2010-10-20 | 2016-04-28 | 마벨 월드 트레이드 리미티드 | 프리-어소시에이션 디스커버리 |
KR101815076B1 (ko) | 2010-10-27 | 2018-01-30 | 메루스 오디오 에이피에스 | 멀티레벨 펄스폭 변조를 사용하는 오디오 증폭기 |
US8750278B1 (en) | 2011-05-26 | 2014-06-10 | Marvell International Ltd. | Method and apparatus for off-channel device invitation |
US8983557B1 (en) | 2011-06-30 | 2015-03-17 | Marvell International Ltd. | Reducing power consumption of a multi-antenna transceiver |
US9125216B1 (en) | 2011-09-28 | 2015-09-01 | Marvell International Ltd. | Method and apparatus for avoiding interference among multiple radios |
US9215708B2 (en) | 2012-02-07 | 2015-12-15 | Marvell World Trade Ltd. | Method and apparatus for multi-network communication |
DE102012104488A1 (de) * | 2012-05-24 | 2013-11-28 | Hochschule für angewandte Wissenschaften München | Geschalteter Verstärker für variable Versorgungsspannung |
US8766713B2 (en) * | 2012-05-31 | 2014-07-01 | Qualcomm Incorporated | Switching amplifier with embedded harmonic rejection filter |
US8964427B2 (en) * | 2012-06-29 | 2015-02-24 | Rockwell Automation Technologies, Inc. | Adaptive online filter for DC offset elimination |
US9450649B2 (en) | 2012-07-02 | 2016-09-20 | Marvell World Trade Ltd. | Shaping near-field transmission signals |
CN102832887B (zh) * | 2012-09-11 | 2015-07-29 | 电子科技大学 | 高保真d类音频放大器 |
CN103151997A (zh) * | 2013-03-18 | 2013-06-12 | 成都龙腾中远信息技术有限公司 | 高保真功率放大器 |
JP6221518B2 (ja) | 2013-05-24 | 2017-11-01 | 富士通株式会社 | 電力増幅装置、送信機および電力増幅装置制御方法 |
TWI488020B (zh) * | 2013-06-25 | 2015-06-11 | Univ Shu Te | Power system modeling method |
WO2015199895A1 (en) | 2014-06-25 | 2015-12-30 | Associated Universities, Inc. | Sub-network enhanced reflectionless filter topology |
US9407238B2 (en) * | 2014-08-28 | 2016-08-02 | Qualcomm Technologies International, Ltd. | Devices and methods for pulse-width modulation |
GB2529691B (en) * | 2014-08-29 | 2018-03-21 | Cirrus Logic Int Semiconductor Ltd | Class D amplifier circuit |
US9431973B2 (en) * | 2014-09-08 | 2016-08-30 | Qualcomm Technologies International, Ltd. | Pulse-width modulation generator |
WO2016073293A2 (en) | 2014-11-05 | 2016-05-12 | Associated Universities, Inc. | Transmission line reflectionless filters |
AU2015357082B2 (en) * | 2014-12-03 | 2021-05-27 | Mqa Limited | Non linear filter with group delay at pre-response frequency for high res audio |
CN104702290A (zh) * | 2014-12-30 | 2015-06-10 | 上海贝岭股份有限公司 | 低噪声过采样模数转换器 |
US10324169B2 (en) * | 2015-04-06 | 2019-06-18 | The United States Of America As Represented By The Secretary Of The Navy. | Digital compensation for amplifier-induced instability |
WO2017074777A1 (en) | 2015-10-30 | 2017-05-04 | Associated Universities, Inc. | Optimal response reflectionless filters |
US10530321B2 (en) | 2015-10-30 | 2020-01-07 | Associated Universities, Inc. | Deep rejection reflectionless filters |
US10374577B2 (en) | 2015-10-30 | 2019-08-06 | Associated Universities, Inc. | Optimal response reflectionless filters |
US10069662B2 (en) * | 2015-11-10 | 2018-09-04 | Infineon Technologies Ag | Mixed analog-digital pulse-width modulator |
US10367430B2 (en) | 2016-01-11 | 2019-07-30 | Infineon Technologies Ag | System and method for a variable flow transducer |
NL2016605B1 (en) * | 2016-04-14 | 2017-11-02 | Axign B V | Digital audio converter and amplifier controller. |
WO2018176190A1 (zh) * | 2017-03-27 | 2018-10-04 | 华为技术有限公司 | 数字功率放大器 |
CN107911779B (zh) * | 2017-11-10 | 2020-10-23 | 佛山市柯博明珠数码电子有限公司 | 一种数字信号驱动的扬声器系统 |
US10555269B2 (en) | 2017-11-24 | 2020-02-04 | Mediatek Inc. | Amplifier circuit having controllable output stage |
US10587232B2 (en) * | 2018-05-17 | 2020-03-10 | Cirrus Logic, Inc. | Class D amplifiers |
US10608630B1 (en) * | 2018-06-26 | 2020-03-31 | Xilinx, Inc. | Method of increased supply rejection on single-ended complementary metal-oxide-semiconductor (CMOS) switches |
CN109217827B (zh) * | 2018-08-31 | 2022-07-01 | 南京矽力微电子技术有限公司 | D类功率放大器及其补偿方法和数字信号处理装置 |
US10985951B2 (en) | 2019-03-15 | 2021-04-20 | The Research Foundation for the State University | Integrating Volterra series model and deep neural networks to equalize nonlinear power amplifiers |
US11275057B2 (en) | 2019-04-03 | 2022-03-15 | Infineon Technologies Ag | Photoacoustic sensor valve |
US11424724B2 (en) | 2019-12-31 | 2022-08-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | Ampilfier with VCO-based ADC |
CN113390404B (zh) * | 2021-08-18 | 2021-11-23 | 浙江航天润博测控技术有限公司 | 一种光纤陀螺用闭环控制方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6191653B1 (en) * | 1998-11-18 | 2001-02-20 | Ericsson Inc. | Circuit and method for linearizing amplitude modulation in a power amplifier |
US6373334B1 (en) * | 2000-06-12 | 2002-04-16 | Cirrus Logic, Inc. | Real time correction of a digital PWM amplifier |
US6593806B1 (en) * | 2001-08-10 | 2003-07-15 | Cirrus Logic, Inc. | Circuits and methods for compensating switched mode amplifiers |
DK1406381T3 (da) * | 2002-10-02 | 2009-02-09 | Dialog Semiconductor Gmbh | Klasse-D forstærker med digital feedback |
JP4148077B2 (ja) * | 2003-09-10 | 2008-09-10 | 沖電気工業株式会社 | D級信号増幅回路 |
JP2006093766A (ja) * | 2004-09-21 | 2006-04-06 | Matsushita Electric Ind Co Ltd | ディジタル音声再生装置 |
-
2005
- 2005-12-30 US US11/324,132 patent/US7286009B2/en not_active Expired - Fee Related
-
2006
- 2006-12-28 CN CN2006800534892A patent/CN101390287B/zh not_active Expired - Fee Related
- 2006-12-28 WO PCT/US2006/062687 patent/WO2007079396A2/en active Application Filing
- 2006-12-28 EP EP06846841A patent/EP1972055B1/en not_active Not-in-force
- 2006-12-28 AT AT06846841T patent/ATE548796T1/de active
- 2006-12-28 JP JP2008548859A patent/JP5139321B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2009522881A (ja) | 2009-06-11 |
CN101390287A (zh) | 2009-03-18 |
EP1972055A4 (en) | 2009-11-11 |
EP1972055B1 (en) | 2012-03-07 |
EP1972055A2 (en) | 2008-09-24 |
US7286009B2 (en) | 2007-10-23 |
WO2007079396A2 (en) | 2007-07-12 |
WO2007079396A3 (en) | 2008-10-16 |
US20070152750A1 (en) | 2007-07-05 |
CN101390287B (zh) | 2012-08-15 |
ATE548796T1 (de) | 2012-03-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5139321B2 (ja) | シミュレーションベースのフィードバックを有するディジタルpwmアンプ | |
US7576606B2 (en) | Digital PWM amplifier having a low delay corrector | |
US7728658B2 (en) | Low-noise, low-distortion digital PWM amplifier | |
US6657566B1 (en) | Conversion of a PCM signal into a UPWM signal | |
JP3226099B2 (ja) | アナログ及びディジタル変換器 | |
US7756592B2 (en) | Enhanced feedback for plant control | |
US6414613B1 (en) | Apparatus for noise shaping a pulse width modulation (PWM) signal and method therefor | |
JP2005515655A (ja) | デジタル訂正を行うスイッチング増幅器およびデジタル訂正の方法 | |
US20080278230A1 (en) | Systems and Methods for Correcting Errors Resulting from Component Mismatch in a Feedback Path | |
US6430220B1 (en) | Distortion reduction method and apparatus for linearization of digital pulse width modulation by efficient calculation | |
CN100514858C (zh) | 字长减少电路 | |
JP4660778B2 (ja) | Pwm信号生成器、pwm信号生成装置およびデジタルアンプ | |
US8773297B2 (en) | System and method for pulse width modulation digital-to-analog converter | |
US8698662B2 (en) | System and method for a high resolution digital input class D amplifier with feedback | |
US7317758B2 (en) | PCM-to-PWM converter | |
US8766840B2 (en) | System and method for a high resolution digital input class D amplifier with feedback | |
JP4446344B2 (ja) | 低歪パルス幅変調信号発生器 | |
KR100518124B1 (ko) | 디지털 펄스폭 변조의 비선형 왜곡보상장치 및 그 방법 | |
US8698661B2 (en) | System and method for pulse width modulation digital-to-analog converter | |
KR100540152B1 (ko) | Pcm입력신호를upwm출력신호로변환하는신호변환기및pcm입력신호를upwm출력신호로변환하는신호변환방법 | |
Vermulst | Baseband distortion compensation for high-precision power electronics using regularly sampled pulse-width modulators with sawtooth carrier | |
JP2014225851A (ja) | パルス幅変調信号生成器およびフルデジタルアンプおよびデジタル−アナログ変換器 | |
JP2005236928A (ja) | パルス幅変調信号発生器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090806 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090806 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20100219 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120605 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20120904 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20120911 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120928 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121106 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121115 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151122 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |