KR20040049824A - 디지털 아날로그 변환기 및 출력증폭회로 - Google Patents

디지털 아날로그 변환기 및 출력증폭회로 Download PDF

Info

Publication number
KR20040049824A
KR20040049824A KR10-2003-7007822A KR20037007822A KR20040049824A KR 20040049824 A KR20040049824 A KR 20040049824A KR 20037007822 A KR20037007822 A KR 20037007822A KR 20040049824 A KR20040049824 A KR 20040049824A
Authority
KR
South Korea
Prior art keywords
circuit
pulse width
distortion
digital signal
correction component
Prior art date
Application number
KR10-2003-7007822A
Other languages
English (en)
Inventor
오쿠리카즈노부
마스다토시히코
Original Assignee
소니 가부시끼 가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 가부시끼 가이샤 filed Critical 소니 가부시끼 가이샤
Publication of KR20040049824A publication Critical patent/KR20040049824A/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/02—Delta modulation, i.e. one-bit differential modulation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/217—Class D power amplifiers; Switching amplifiers
    • H03F3/2175—Class D power amplifiers; Switching amplifiers using analogue-digital or digital-analogue conversion
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/322—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M3/368—Continuously compensating for, or preventing, undesired influence of physical parameters of noise other than the quantisation noise already being shaped inherently by delta-sigma modulators
    • H03M3/37—Compensation or reduction of delay or phase error
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/331—Sigma delta modulation being used in an amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/50—Digital/analogue converters using delta-sigma modulation as an intermediate step
    • H03M3/502—Details of the final digital/analogue conversion following the digital delta-sigma modulation
    • H03M3/506—Details of the final digital/analogue conversion following the digital delta-sigma modulation the final digital/analogue converter being constituted by a pulse width modulator

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)
  • Analogue/Digital Conversion (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

신호주파수에 대해 샘플링 주파수가 낮은 경우에도, PWM에 의한 왜곡을 양호하게 제거하는 D/A 변환기를 제공한다. 입력되는 디지털신호의 디지털값에 따른 펄스폭의 펄스폭 변조신호를 출력하는 펄스폭 변조신호 출력회로를 구비한 D/A 변환기이다. 입력 디지털신호로부터, 적어도 펄스폭 변조신호 출력회로에서 발생하는 왜곡성분에 대응하는 보정성분을 생성하는 왜곡 보정성분 생성회로(3)와, 펄스폭 변조신호 출력회로의 전단측에 설치되어, 왜곡 보정성분 생성회로에서 생성된 보정성분을, 입력 디지털신호로부터 감산하는 감산회로(2)와, 입력 디지털신호의 위상특성을, 펄스폭 변조신호 출력회로에서 왜곡성분과 보정성분의 위상차가 역상이 되도록 보정하는 위상보정회로(10)를 구비한다.

Description

디지털 아날로그 변환기 및 출력증폭회로{D/A CONVERTER AND OUTPUT AMPLIFYING CIRCUIT}
종래부터, D/A 변환기로서, 디지털신호의 디지털값에 따른 펄스폭의 펄스폭 변조(PWM(Pulse Width Modulation))신호를 출력하는 펄스폭 변조신호 출력회로를 사용하는 것이 알려져 있다. 그리고, 이러한 종류의 D/A 변환기에서는, PWM에 의해, 재생신호(재생신호란 D/A 변환에 의해 얻어질 아날로그신호를 의미하는 것으로 한다. 이하 동일하다)성분의 고조파 왜곡이 발생하는 것이 알려져 있다(참고문헌 1; Karsten Nielsen: "A Review and Comparison of Pulse Width Modulation(PWM) Method For Analog and Digital Input Switching Power Amplifiers", 102ndAES convention 1997 March 22-25 Preprint).
상기한 고조파 왜곡을 제거하는 방법의 일례로서는, 참고문헌 2(일본국 특개평 2-200012호 공보(일본 특허공고평 8-28667호 공보)에 기재되어 있는 D/A 변환기가 알려져 있다.
이 참고문헌 2에 기재된 D/A 변환기는, 도 10에 나타내는 것과 같은 구성을 구비한다. 즉, 입력단(1)을 통해 입력된, 예를 들면 24비트의 입력 디지털 오디오신호 Di는, 그대로 감산회로(2)에 공급되는 동시에, 왜곡 보정성분 생성회로(3)에 공급된다.
왜곡 보정성분 생성회로(3)는, 후술하는 PWM 회로(5)에서 발생하는 재생신호성분의 고조파 왜곡에 대응하는 왜곡 보정성분 Dn을 생성하고, 생성한 왜곡 보정성분 Dn을 감산회로(2)에 공급하여, 입력 디지털신호 Di에서 감산한다. 감산회로(2) 대신에 가산회로를 설치하고, 왜곡 보정성분 생성회로(3)로부터의 왜곡 보정성분 Dn을 반전시켜 상기 가산회로에 공급하는 구성으로 하여도 된다.
감산회로(2)로부터의 디지털 오디오신호(24비트)는, ΔΣ 변조회로(4)에 공급되어, 비트수를 떨어뜨리면서, 양자화 노이즈를 고역측(10)으로 쫓아보내는 처리가 행해진다. 예를 들면, ΔΣ 변조회로(4)에서는, 감산회로(2)로부터의 24비트의 디지털 오디오신호에 대해 3차의 노이즈 쉐이핑을 행하여, 3∼8비트의 디지털신호를 출력한다.
이 ΔΣ 변조회로(4)의 출력 디지털신호는, D/A 변환부를 구성하는 PWM 회로(5)에 공급된다. PWM 회로(5)에서는, 받아들인 3∼8비트의 디지털신호의 디지털값에 따른 펄스폭의 PWM 신호를 출력한다.
PWM 회로(5)는, 이것에 입력되는 디지털신호의 비트수에 따른 수의 펄스폭의 PWM 신호를 출력한다. 예를 들면, 받아들인 디지털신호가 3비트이면, PWM 회로(5)는, 그것의 디지털값에 따른 7종류의 펄스폭의 PWM 신호를 출력한다. 양측변조 PWM 신호의 경우의 예를 도 3에 나타낸다. 전술한 것과도 같이, PWM 회로(5)에서는, 재생신호성분의 고조파 왜곡이 발생하고, 특히, 2차 고조파 왜곡이 가장 커진다고 하는 특성을 갖고 있다.
왜곡 보정성분 생성회로(3)에서는, PWM 회로(5)에서 발생하는 상기 고조파 왜곡에 대응하는 보정성분 Dn을 생성하고, 그 보정성분 Dn을, 미리, 입력 디지털신호 Di에서 감산해 둔다. 그렇게 하면, PWM 회로(5)에서 발생하는 상기 고조파 왜곡은, 미리, 감산되어 있는 보정성분 Dn과 상쇄되어, PWM 회로(5)에서는, 고조파 왜곡이 제거된 PWM 신호가 얻어진다.
이 PWM 회로(5)로부터의 PWM 신호는, 예를 들면, D급 앰프로 이루어진 파워앰프(출력증폭회로)를 통해 스피커로 공급되어, 음향재생된다. D급 앰프는, 스위칭소자로 이루어진 앰프로서, 스위칭소자는, PWM 신호에 의해 스위칭 구동된다.
전술한 참고문헌 1에 기재되어 있는 식에 따르면, 양측변조 PWM 신호출력에 있어서, 상기 재생신호 성분의 고조파 왜곡의 위상특성은 입력신호 주파수에 의존하지 않는다고 기술되어 있다.
그렇지만, 후술하는 것과 같이, 본 발명자등은, 상기 고조파 왜곡성분의 위상특성이, 규격화 주파수=재생신호 주파수/샘플링 주파수로 정의되는 규격화 주파수에 의존하고 있어, 도 10의 종래의 D/A 변환기의 구성에 있어서는, 규격화 주파수가 낮으면, 어느 정도의 보정효과가 얻어지지만, 규격화 주파수가 높아졌을 때에는, 반대로 왜곡성분을 강화하여 버릴 우려가 있다는 것을 확인하였다.
특히, 디지털 오디오신호를 전술한 것과 같이 D/A 변환한 결과의 PWM 신호를, D급 앰프를 통해 스피커에 공급하여, 음향재생하는 경우에 있어서는, D급 앰프에서는, 일반적으로 스위칭 디바이스를 고전압으로 동작시켜, 큰 전류출력이 요구되기 때문에, 스위칭 주파수(샘플링 주파수)를 높게 잡는 것이 어렵다.
이 때문에, PWM 신호에 의해 D급 앰프를 구동하는 것과 같은 경우에는, 샘플링 주파수는 낮게 할 필요가 있기 때문에, 가청대역신호(재생신호)의 규격화 주파수는 높아져, 도 10에 나타낸 종래의 회로에 의한 보정방법에서는, 고조파 왜곡에 관해서의 왜곡보정을 효과적으로 행할 수 없다.
본 발명은, 이상의 점을 감안하여, 규격화 주파수가 높은 경우에도, 왜곡을 양호하게 제거할 수 있도록 한 D/A 변환기 및 디지털 신호처리장치를 제공하는 것을 목적으로 한다.
(발명의 개시)
상기 과제를 해결하기 위해, 본 발명에 따른 D/A 변환기는,
입력되는 디지털신호의 디지털값에 따른 펄스폭의 펄스폭 변조신호를 출력하는 펄스폭 변조신호 출력회로와,
입력 디지털신호로부터, 적어도 상기 펄스폭 변조신호 출력회로에서 발생하는 왜곡성분에 대응하는 보정성분을 생성하는 보정성분 생성회로와,
상기 펄스폭 변조신호 출력회로의 전단측에 설치되어, 상기 보정성분 생성회로에서 생성된 상기 보정성분을, 상기 입력 디지털신호로부터 감산하는 감산회로와,
상기 입력 디지털신호의 진폭위상 특성을, 상기 펄스폭 변조신호 출력회로에서 상기 왜곡성분과 상기 보정성분의 위상차가 역상이 되도록 보정하는 위상보정회로를 구비한 것을 특징으로 한다.
전술한 구성의 본 발명에 따르면, 입력 디지털신호의 진폭위상 특성이 보정되어, 규격화 주파수에 관계없이, 펄스폭 변조신호 출력회로에서 발생하는 왜곡성분과, 보정성분 생성회로에서 생성된 보정성분의 위상차가 역상이 되도록 되기 때문에, 규격화 주파수가 높은 경우에도, 왜곡분은 양호하게 제거된다.
본 발명은, 예를 들면 디지털 오디오 신호용으로서 적합한 D/A 변환기 및 디지털 신호처리장치, 디지털 신호처리방법에 관한 것이다.
도 1은, 본 발명에 따른 D/A 변환기의 실시예의 구성예를 나타낸 도면이다.
도 2는, 도 1의 일부 회로의 구체예를 나타낸 도면이다.
도 3은, D/A 변환부를 구성하는 PWM 회로의 출력신호를 설명하기 위한 도면이다.
도 4는, 본 발명에 따른 D/A 변환기의 출력을, 종래 예와 비교하기 위한 스펙트럼도이다.
도 5는, 입력신호 주파수(재생신호 주파수)에 대한 2차 고조파 왜곡강도의 특성을 나타낸 도면이다.
도 6은, 본 발명을 설명하기 위해 사용되는 계산기 시뮬레이션을 위한 구성을 나타낸 도면이다.
도 7은, 도 6의 시뮬레이션 결과로서의 위상특성을 나타낸 도면이다.
도 8은, 본 발명의 다른 실시예의 구성예를 나타낸 도면이다.
도 9는, 본 발명의 또 다른 실시예의 구성예를 나타낸 도면이다.
도 10은, 종래의 D/A 변환기의 일례를 나타낸 도면이다.
이하, 본 발명에 따른 디지털 신호처리장치 및 D/A 변환기의 실시예를 도면을 참조하면서 설명한다.
도 1은, 본 발명에 따른 실시예의 D/A 변환기의 블록도이다. 본 실시예는, 전술한 도 10의 예에 본 발명을 적용한 경우로서, 도 10의 예와 동일부분에는 동일부호를 붙이고 있다.
이 도 1의 예에 있어서는, 입력단(1)을 통해 입력된, 예를 들면 24비트의 입력 디지털 오디오신호 Di는, 위상보정회로(10)에 공급되는 동시에, 왜곡 보정성분 생성회로(3)에 공급된다.
위상보정회로(10)는, 입력 디지털 오디오신호 Di의 진폭위상 특성을, PWM 회로(5)에서 발생하는 입력 디지털 오디오신호 Di의 재생신호의 고조파 왜곡성분과, 왜곡 보정성분 생성회로(3)에서 생성된 보정성분이, 규격화 주파수에 관계없이 거의 일치하도록 보정한다. 즉, 위상보정회로(10)의 전달함수 Ha를, 그와 같은 관계를 만족하도록 하는 것으로 한다. 그리고, 위상보정회로(10)는, 진폭위상 특성을 보정한 디지털 오디오신호 Dc를, 감산회로(2)에 공급한다.
왜곡 보정성분 생성회로(3)는, 전술한 것과 같이, PWM 회로(5)에서 발생하는 재생신호성분의 고조파 왜곡에 대응하는 왜곡 보정성분 Dn을 생성하고, 생성한 왜곡 보정성분 Dn을 감산회로(2)에 공급한다.
감산회로(2)에서는, 위상보정회로(10)로부터의 디지털신호 Dc로부터, 왜곡 보정성분 생성회로(3)로부터의 왜곡 보정성분 Dn을 감산한다. 감산회로(2) 대신에 가산회로를 설치하고, 왜곡 보정성분 생성회로(3)로부터의 왜곡 보정성분 Dn을 반전시켜 상기 가산회로에 공급하는 구성으로 하여도 등가이다.
감산회로(2)로부터의 디지털 오디오신호(24비트)는, 도 10의 예와 같이, ΔΣ 변조회로(4)를 통해 PWM 회로(5)에 공급된다. 즉, 도 1의 구성은, 도 10의 예의 구성과는, 위상보정회로(10)가 입력단(1)과 감산회로(2) 사이에 설치되는 점이 다를 뿐으로, 그 이외는 도 10의 예의 구성과 동일하다.
도 2는, PWM 회로(5)에서 발생하는 재생신호의 2차 고조파 왜곡을 제거하는 경우의 위상보정회로(10) 및 왜곡 보정성분 생성회로(3)의 구체적 구성예를 나타낸 것이다.
즉, 이 예에 있어서는, 위상보정회로(10)는, 입력 디지털 오디오신호 Di의 1샘플분의 지연회로(11)로 이루어진다.
따라서, 이 예의 경우의 위상보정회로(10)의 전달함수 Ha는,
Ha = Z-1
이다. 이때, Z-1은 1샘플지연을 Z 함수로 나타낸 것이다.
왜곡 보정성분 생성회로(3)는, 승산기(31)와, 앰프(32), 1샘플 지연회로 33 및 35와, 감산회로 34 및 36으로 이루어진다. 승산기(31)에서는, 입력 디지털 오디오신호 Di를 2승하고, 그 결과를, 앰프(32)를 통해 1샘플 지연회로 33 및 감산회로 34에 공급한다.
감산회로 34에서는 승산기(31)의 출력으로부터, 1샘플 지연회로 33의 출력을 감산하고, 그 감산결과를 1샘플 지연회로 35 및 감산회로 36에 공급한다. 감산회로 36에서는, 감산회로 34의 출력으로부터, 1샘플 지연회로 35의 출력을 감산하고, 그 감산결과로서 왜곡 보정성분 Dn을 얻는다. 그리고, 이 왜곡 보정성분 Dn을 감산회로(2)에 공급한다.
이 왜곡 보정성분 생성회로(3)의 전달함수 He는,
He = α·x2·(1-Z-1)2
이 된다. α는 상수, x는 입력 디지털신호의 값, Z-1은 1샘플 지연을 Z 함수로 나타낸 것이다.
PWM 회로(5)는, 전술한 것과 같이, 이것에 입력되는 디지털신호의 디지털값에 따른 펄스폭의 PWM 신호를 출력한다. 이 PWM 회로(5)로부터 출력되는 PWM 신호로서, 3비트 7값의 양측변조 PWM 신호의 예를 도 3에 나타낸다. PWM 회로(5)에서는, 재생신호성분의 고조파 왜곡이 발생하고, 특히 2차 고조파 왜곡이 가장 커진다고 하는 특성을 가진다.
이상에서 설명한 것과 같은 도 1, 도 2의 구성에 따르면, PWM 회로(5)에서발생하는 재생신호성분의 2차 고조파 왜곡을, 규격화 주파수가 높을 때에도, 충분히 억압할 수 있다. 도 4에, 신호주파수 10.5 kHz의 오디오신호를 샘플링 주파수 768 kHz에서 디지털신호로 한 것을, D/A 변환한 경우의 스펙트럼을 나타낸다. 이 도 4는 계산기 시뮬레이션에 의해 구한 것이다. 이때, ΔΣ 변조회로(4)에서는, 입력 데이터는 24비트, 출력 데이터는 6비트이고, 3차의 노이즈 쉐이핑을 행한 것을 사용하였다.
이 도 4에 있어서, 실선으로 나타낸 것은 보정없음의 경우의 D/A 변환출력의 스펙트럼이다. 또한, 점선으로 나타내는 것은 도 10에 나타낸 종래예의 경우의 D/A 변환출력의 스펙트럼이다. 더구나, 일점쇄선으로 나타낸 것은, 본 발명에 의한 도 1, 도 2의 예의 경우의 D/A 변환출력의 스펙트럼이다.
이 도 4에 나타낸 것과 같이, 이 시뮬레이션의 경우와 가튼 규격화 주파수가 높은 상태에서는, 도 10에 나타낸 종래예의 경우에는, 2차 왜곡의 저감량은 작고, 크게 잔류하여 버리는 것을 알 수 있다. 그리고, 본 발명에 따른 도 1, 도 2의 예의 경우에는, 2차왜곡은 저감되어, 거의 제거되고 있는 것을 알 수 있다.
다음에, 도 5에, 상기한 것과 동일한 조건에서 계산기 시뮬레이션에 의해 구한, 입력신호 주파수(재생신호 주파수)에 대한 2차 고조파 왜곡강도의 특성의 그래프를 나타낸다. 단, 도 5에 있어서, 횡축은 규격화 주파수, 종축은 재생신호 주파수 성분에 대한 그것의 2차 고조파의 스펙트럼 강도비를 나타낸다.
이 도 5의 그래프에 따르면, 도 10에 나타낸 종래예의 경우에도 2차 왜곡 저감의 효과는 있지만, 본 발명에 따른 도 1, 도 2의 예의 경우의 효과가 매우 큰 것을 알 수 있다. 또한, 규격화 주파수가 높아지면, 도 10에 나타낸 종래예의 경우에는, 2차 고조파 성분을 강하게 하여 버리고 있지만, 본 발명에 따른 도 1, 도 2의 예의 경우에는, 규격화 주파수가 높아지더라도 2차 왜곡이 저감되고 있다.
또한, 도 5의 그래프 중에는, ΔΣ 변조회로(4)의 출력의 특성도 나타내었지만, 본 발명에 따른 도 1, 도 2의 예의 경우의 PWM 회로(5)의 출력은, 이 ΔΣ 변조회로(4)의 출력에 가까운 것으로 되고 있어, PWM 회로(5)에서 발생하는 2차 고조파 왜곡이 거의 완전히 제거되어 있는 것을 알 수 있다.
다음에, 본 발명에 따른 방식과, 도 10에 나타낸 종래예의 방식이, 효과의 점에서 전술한 것과 같이 차이를 생기게 하는 이유에 관해 고찰한다.
본 발명자는, 입력 디지털신호에 관해 PWM 회로(5)에 있어서의 PWM에 의해 생기는 2차 왜곡과, 도 1의 예의 위상보정회로(10)를 통과한 경로의 디지털신호에 관해 PWM 회로(5)에서의 PWM에 의해 생기는 2차 왜곡과, 왜곡 보정성분 생성회로(3)에 의해 생성된 왜곡 보정성분이, PWM 회로(5)에서 PWM된 신호성분에 대해, 위상특성을 계산기 시뮬레이션에 의해 구하였다.
도 6은, 그 계산기 시뮬레이션을 위한 구성을 나타낸 도면이다. 즉, 도 6에 있어서는, 도 1의 구성에 덧붙여, 입력단(1)으로부터의 입력 디지털신호 Di와, 위상보정회로(10)로부터의 디지털신호 Dc를 전환하여, 감산회로(2)에 공급하도록 하는 전환스위치(21)를 설치하는 동시에, 왜곡 보정성분 생성회로(3)와 감산회로(2) 사이에 개폐 스위치(22)를 설치한다.
그리고, 이 도 6에 있어서, 전술한 3개의 경로에 대해서의 2차 왜곡의 위상특성을 연산하였다. 즉, 스위치 21을 입력단(1)으로부터의 입력 디지털신호 Di를 선택하는 접점 a에 접속하는 동시에, 스위치 22를 오프로 하여, 입력 디지털신호 Di에 관해 PWM 회로(5)에 있어서의 PWM에 의해 생기는 2차 왜곡의 위상특성을 연산한다(도 6의 경로 ①).
또한, 스위치 21을, 위상보정회로(10)로부터의 위상보정된 디지털신호 Dc를 선택하는 접점 b에 접속하는 동시에, 스위치 22를 오프로 하여, 위상보정된 디지털신호 Dc에 관해 PWM 회로(5)에 있어서의 PWM에 의해 생기는 2차 왜곡의 위상특성을 연산한다 (도 6의 경로 ②).
또한, 스위치 21을, 자유단 c에 접속하는 동시에, 스위치 22를 온으로 하여, 왜곡 보정성분 생성회로(3)로부터의 왜곡 보정성분 Dn에 관해 PWM 회로(5)에 있어서의 PWM에 의한 신호의 위상특성을 연산한다(도 6의 경로 ③).
이상의 3경로에 의한 해석결과를 도 7에 나타낸다. 도 7에 있어서, ①은, 경로 ①에 있어서의 입력 디지털신호 Di에 관해, 시뮬레이션에 의해 구한 PWM에 의한 2차왜곡 성분의 위상특성, ②는, 경로 ②에 있어서의 위상보정회로(10)로부터의 디지털신호 Dc에 관해, 시뮬레이션에 의해 구한 PWM에 의한 2차왜곡 성분의 위상특성, ③은, 경로 ③에 있어서의 왜곡 보정성분 생성회로(3)로부터의 왜곡 보정성분 Dn이 PWM된 신호에 관해, 시뮬레이션에 의해 구한 위상특성을 각각 나타낸다.
시뮬레이션은, 샘플링 주파수를 1로 한 규격화 주파수를 사용하고 있다. 그리고, 입력 디지털신호 Di로서는 샘플수 8192개의 정현파 데이터를 사용하고, ΔΣ 변조회로(4)는, 6비트 63값 출력의 3차 쉐이핑의 ΔΣ 변조기를 사용하며, PWM 회로(5)는, 양측변조 PWM을 사용하여 행하였다.
도 7에 있어서는, 재생신호의 규격화 주파수 f에 대한 2차 고조파(2f)의 위상특성을 나타내고 있기 때문에, 재생신호의 축(규격화 주파수 f)과 2차 고조파 성분의 축(2f)을 나타내고 있다.
이 도 7로부터, 입력 디지털신호 Di에 대해 PWM에 의해 부가되는 2차 고조파는, 입력되는 규격화 주파수 f(=재생신호 주파수/샘플링 주파수)에 대해,
P1 = π/2-2πf…(1)
의 위상특성을 갖고 있는 것을 알 수 있다(도 7의 ①).
이것에 대해, 왜곡 보정성분 생성회로(3)에서 생성된 2차 왜곡 보정성분이 양측변조 PWM되었을 때의 위상특성은,
P3 = -π/2-6πf…(2)
가 된다(도 7의 ②).
도 10에 나타낸 종래방식에서는, 상기 P1의 위상특성을 갖는 2차 왜곡을, 상기 P3의 위상특성을 갖는 보정성분으로 보정하고자 하는 것이지만, 규격화 주파수 f가 f≒0이면, P1-P3≒π가 되어, PWM 회로(5)에서는, 역상의 성분이 서로 더해져, 왜곡이 캔슬된다.
그러나, 규격화 주파수 f가 커지면, 도 7에도 도시된 것과 같이, 상기 P1의 위상특성을 갖는 2차 왜곡과, 상기 P3의 위상특성을 갖는 보정성분의 위상차가, π로부터 어긋나기 시작하여, 왜곡은 캔슬되지 않고, 반대로 강해져 버린다. 이것은, 전술한 도 5에 있어서도, 종래예의 경우에는, f≒0.125 이상에서는, 보정없음의 경우보다도 2차왜곡 성분이 커지고 있는 것에 의해 표시되고 있다.
한편, 도 1, 도 2의 실시예에 따른 방식에서는, 입력 디지털신호 Di를 위상보정회로(10)에서 1샘플 지연시키고 나서, 감산회로(2)에 공급하도록 하여, 위상보정회로(10)로부터의 보정된 디지털 신호성분 Dc가 PWM되어 부가되는 2차 고조파의 위상특성은,
P2 = π/2-6πf…(3)
로 되고 있다.
따라서, 상기 (2)식 및 상기 (3)식으로부터, P2의 위상특성을 갖는 2차 왜곡 성분과, P3의 위상특성을 갖는 보정성분의 위상차는, 규격화 주파수 f에 상관없이, P2-P3=π가 된다. 이 때문에, 전술한 도 1, 도 2의 실시예에 의한 방식에 따르면, PWM 회로(5)에 있어서, 2차 왜곡은 완전히 캔슬된다.
서두에서 서술한 참고문헌 [1]의 식에 따르면, 양측변조 PWM에 있어서, 고조파 왜곡성분의 위상특성은 입력신호 주파수에 상관없다고 기술되어 있지만, 본 발명자는, 전술한 것과 같이 계산기 시뮬레이션에 의해, 규격화 주파수 f가 높을 때를 고려하면, 고조파 왜곡성분의 위상특성은, 도 7의 ③에 나타낸 것과 같은 위상특성을 갖는다는 것을 발견하였다.
본 발명은, 이상의 점에 근거하여, 종래방식에서 고려되어 있지 않았던, 왜곡성분의 위상특성에 맞도록 입력 디지털신호의 위상특성을 콘트롤하도록 한 것이다.
그리고, 이와 같이 하는 것에 의해, 도 4, 도 5에 도시된 것과 같이, 규격화주파수가 높아지더라도, PWM에 의해 생기는 고조파 왜곡을, 양호하게 캔슬할 수 있다.
[다른 실시예]
도 1에 나타낸 실시예에 있어서는, PWM 회로(5)에 공급하는 디지털신호의 비트수를 줄이기 위해, ΔΣ 변조회로(4)를 설치하도록 하였지만, 이 ΔΣ 변조회로(4)는 설치하지 않아도 된다.
또한, ΔΣ 변조회로를 설치하는 경우에 있어서, ΔΣ 변조회로를, 위상보정회로(10) 및 왜곡 보정성분 생성회로(3)의 전단에 설치하도록 하여도 된다. 또한, 위상보정회로(10) 및 왜곡 보정성분 생성회로(3)가, ΔΣ 변조회로 내에서 구성되는 방식이어도 된다.
또한, 도 2의 예는, PWM 회로(5)에서 발생하는 왜곡 중의 2차 고조파 왜곡을 제거하는 경우이지만, 2차 이외의 특성의 차수의 고조파 왜곡을 제거하는 경우에도, 본 발명을 적용할 수 있는 것은 물론이다. 그 경우에, 왜곡 보정성분 생성회로(3)의 전달함수 He 및 위상보정회로(10)의 전달함수 Ha를, 제거하고자 하는 차수의 고조파 왜곡에 대응하는 것에 선정하는 것은 말할 필요도 없다.
더구나, 복수개의 고조파 왜곡을 제거하는 경우에도, 본 발명을 적용할 수 있다. 도 8은, 그 경우의 D/A 변환기의 구성예를 나타낸 것이다.
즉, 이 도 8의 예에 있어서는, 왜곡 보정성분 생성회로(3)는, 2차 왜곡, 3차 왜곡, …과 같이 m(m은 2 이상의 정수)개의 n차 고조파 왜곡의 각각 대응하는 왜곡보정성분을 생성하는 왜곡 보정성분 생성부(301, 302, … 30m)로 이루어진다. 왜곡 보정성분 생성부(301, 302, … 30m)의 각각은, 입력단(1)으로부터의 디지털신호 Di로부터, PWM 회로(5)에서 발생하는 m개의 차수의 고조파 왜곡 중의, 대응하는 차수의 고조파 왜곡을 제거하기 위한 왜곡 보정성분 Dn1, Dn2, … Dnm을, 각각 생성하기 위한 전달함수 He1, He2, … Hem을 구비하도록 설정된다.
왜곡 보정성분 생성부(301, 302, … 30m)의 각각으로부터의 왜곡 보정성분 Dn1, Dn2, … Dnm은, 가산회로(310)에 공급된다. 가산회로(310)는, 그들 m개의 왜곡 보정성분 Dn1, Dn2, … Dnm의 가산출력으로서 왜곡 보정성분 Dn을 생성하고, 그 왜곡 보정성분 Dn을 감산회로(2)에 공급하여, 위상보정회로(10)에서의 디지털신호로부터 감산한다.
한편, 위상보정회로(10)는, 도 8의 예에서는, m개의 왜곡 보정성분 생성부(301, 302, … 30m)에서의 위상특성에 맞도록, 입력 디지털신호 Di의 위상특성을 보정하기 위한 위상보정부(101, 102, … 10m)를 구비한다. 이들 위상보정부(101, 102, … 10m)는, 입력 디지털신호 Di에 관해 PWM 회로(5)에서 발생하는 m개의 n차 고조파 왜곡의 각각이, PWM 회로(5)에 있어서, 감산회로(2)를 통해 온 왜곡 보정성분 Dn1, Dn2, … Dnm에 대해, 규격화 주파수에 관계없고, 역상이 되도록, 입력 디지털신호 Di를 위상보정하기 위한 전달함수 Ha1, Ha2, … Ham을 구비하도록 설정된다.
위상보정부(101, 102, … 10m)로부터의 위상보정된 디지털신호 Dc1, Dc2, … Dcm은, 가산회로(110)에 공급된다. 가산회로(110)는, 그들 m개의 디지털신호 Dc1,Dc2, … Dcm의 가산출력으로서 진폭 및 위상보정된 디지털신호 Dc를 생성하고, 그것을 감산회로(2)에 공급한다.
이 도 8의 예에 따르면, 복수개의 n차 고조파 왜곡도 제거할 수 있다. 이때, 도 8의 예에 있어서는, 복수개의 n차 고조파 왜곡을 제거하기 위해 왜곡 보정성분 생성부(301, 302, … 30m)와, 위상보정부(101, 102 … 10m)를 m개의 n차 고조파에 맞추어, m개씩 설치하도록 하였지만, 왜곡 보정성분 생성부와, 위상보정부는, 필요한 진폭위상 특성이 얻어지면, m개씩 설치할 필요는 없고, 또한 동수로 할 필요도 없다.
또한, 이상의 실시예는, 전부 PWM 회로에서 발생하는 고조파 왜곡을 제거하는 경우에 관한 것이지만, 본 발명은, PWM에 의해 발생하는 왜곡에 한정되는 것이 아니고, PWM 회로에서의 PWM 신호를 아날로그 필터회로나, D급 앰프에 공급하는 경우에 있어서, 아날로그 필터회로에서 발생하는 왜곡성분이나, D급 앰프의 스위칭소자의 스위치에서 발생하는 왜곡성분을 제거하는 경우에도 적용할 수 있다. 또한, PWM에 의해 발생하는 왜곡성분에 덧붙여, 스위칭 등에서 발생하는 왜곡성분을 제거하는 경우에도 적용할 수 있다. 그 경우에는, 왜곡 보정성분 생성회로(3)의 전달함수 He 및 위상보정회로(10)의 전달함수 Ha를, 그들 왜곡성분을 제거하는데 적절한 것으로 선정한다.
도 9는, PWM 신호를 D급 앰프에 공급하는 동시에, D급 앰프의 스위칭소자의 스위칭에서 발생하는 왜곡성분을 제거하도록 한 경우의 구성예를 나타낸 것이다.
즉, 도 9의 예에 있어서는, PWM 회로(5)로부터의 PWM 신호를, D급 앰프로 이루어진 출력증폭회로(60)를 통해 스피커(70)로 공급하는 것에 의해, 스피커(70)를 구동하여, 입력 디지털 오디오신호의 D/A 변환출력인 재생신호를 음향재생한다.
D급 앰프로 이루어진 출력증폭회로(60)는, 4개의 FET(61, 62, 63, 64)가, 소위 BTL 접속된 구성으로 되어 있다. 그리고, 이들 4개의 FET(61∼64)가, PWM 회로(5)로부터의 PWM 신호에 의해, 스위칭제어된다.
도 9의 예에 있어서는, PWM 회로(5)로부터의 PWM 신호에 의해, FET 61이 온으로 될 때에는, FET 64가 온, FET 62 및 63은 오프가 되고, 또한, FET 62이 온으로 될 때에는, FET 63이 온, FET 61 및 64는 오프가 되도록 스위칭 제어된다. PWM 회로(5)로부터는, 예를 들면 도 3에 나타낸 것과 같은, PWM 신호의 양의 상의 신호와, 역상의 신호가 출력된다.
이때, 코일 65, 콘덴서 67 및 코일 66, 콘덴서 68은, 각각 평활회로를 구성하는 것으로, 상기 FET(61∼64)의 스위칭에 따라서, 이들 평활회로를 통해 스피커(70)의 코일에 구동전류가 흐르는 것에 의해, 음향재생된다.
이 PWM 신호에 의한 FET(61∼64)의 스위칭에 의해, 스위칭 왜곡이 발생한다. 위상보정회로(10) 및 왜곡 보정성분 생성회로(3)에서는, 이 스위칭 왜곡을 제거하도록 하는 전달특성 Ha 및 He로 선정된다.
이 도 9의 예에 따르면, PWM 신호를 D급 앰프로 이루어진 출력증폭회로를 통해 스피커에 공급하는 경우와 같이, 규격화 주파수를 높게 하지 않을 수 없는 경우에 있어서도, PWM 신호에 의한 스위칭소자의 스위칭시의 왜곡을 양호하게 캔슬할 수 있다.
이때, 이상의 실시예의 설명은, 입력 디지털신호가 오디오신호의 디지털인 경우를 예로 설명하였지만, 본 발명은, 디지털 오디오신호의 경우에 한정되는 것이 아니라는 것은 말할 필요도 없다.
이상 설명한 것과 같이, 본 발명에 따르면, 종래방식에서 고려되고 있지 않았던, 왜곡성분의 위상특성에 맞도록 입력 디지털신호의 위상특성을 콘트롤하는 것에 의해, 규격화 주파수에 관계없이, PWM 등에 의해 생기는 왜곡을 양호하게 캔슬할 수 있다.

Claims (7)

  1. 입력되는 디지털신호의 디지털값에 따른 펄스폭의 펄스폭 변조신호를 출력하는 펄스폭 변조신호 출력회로와,
    입력 디지털신호로부터, 적어도 상기 펄스폭 변조신호 출력회로에서 발생하는 왜곡성분에 대응하는 보정성분을 생성하는 보정성분 생성회로와,
    상기 펄스폭 변조신호 출력회로의 전단측에 설치되어, 상기 보정성분 생성회로에서 생성된 상기 보정성분을, 상기 입력 디지털신호로부터 감산하는 감산회로와,
    상기 입력 디지털신호의 위상 특성을, 상기 펄스폭 변조신호 출력회로에서 상기 왜곡성분과 상기 보정성분의 위상차가 역상이 되도록 보정하는 위상보정회로를 구비한 것을 특징으로 하는 D/A 변환기.
  2. 제 1항에 있어서,
    상기 펄스폭 변조신호 출력회로의 전단측에 설치되어, 상기 입력 디지털신호의 비트수보다도 적은 비트수의 디지털신호를 출력하는 회로를 구비한 것을 특징으로 하는 D/A 변환기.
  3. 제 1항에 있어서,
    상기 보정성분 생성회로는, 상기 펄스폭 변조신호 출력회로에서 발생하며, D/A 변환되어 얻어질 재생신호의 2차 고조파 왜곡을 제거하기 위한 것이고,
    기 위상보정회로는, 상기 입력 디지털신호를 1샘플분 지연시키는 지연회로로 이루어진 것을 특징으로 하는 D/A 변환기.
  4. 제 1항에 있어서,
    상기 보정성분 생성회로는, 상기 펄스폭 변조신호 출력회로에서 발생하는 복수의 차수의 고조파 왜곡성분에 대응하는 보정성분을 생성하는 복수의 고조파 보정성분 생성회로를 구비하고,
    상기 위상보정회로는, 상기 펄스폭 변조신호 출력회로에서 발생하는 상기 고조파 왜곡성분과 상기 고조파 보정성분 생성회로의 출력의 위상차가 각각 역상이 되도록 보정하는 복수의 고조파 위상 보정회로를 구비한 것을 특징으로 하는 D/A 변환기.
  5. 입력되는 디지털신호의 디지털값에 따른 펄스폭의 펄스폭 변조신호를 출력하는 펄스폭 변조신호 출력회로와,
    상기 펄스폭 변조신호 출력회로의 출력측에 설치되고, 복수개의 스위칭소자를 구비하여 구성되는 증폭회로와,
    입력 디지털신호로부터, 적어도, 상기 증폭회로에 있어서, 상기 펄스폭 변조신호에 의한 상기 복수개의 스위칭소자의 스위칭에서 발생하는 왜곡성분에 대응하는 보정성분을 생성하는 보정성분 생성회로와,
    상기 펄스폭 변조신호 출력회로의 전단측에 설치되어, 상기 보정성분 생성회로에서 생성된 상기 보정성분을, 상기 입력 디지털신호로부터 감산하는 감산회로와,
    상기 입력 디지털신호의 위상특성을, 상기 펄스폭 변조신호 출력회로에 있어서 상기 왜곡성분과 상기 보정성분의 위상차가 역상이 되도록 보정하는 위상보정회로를 구비한 것을 특징으로 하는 디지털 신호처리장치.
  6. 입력되는 디지털신호의 디지털값에 따른 펄스폭의 펄스폭 변조신호를 출력하는 펄스폭 변조신호 출력회로에서 발생하는 왜곡성분에 대응하는 보정성분을 생성하고, 해당 보정성분을 상기 펄스폭 변조신호 출력회로의 전단에서, 입력 디지털신호로부터 감산해 두는 동시에,
    상기 입력 디지털신호의 위상특성을, 상기 펄스폭 변조신호 출력회로에서 상기 왜곡성분과 상기 보정성분의 위상차가 역상이 되도록 보정해 두는 것을 특징으로 하는 디지털 신호처리방법.
  7. 입력되는 디지털신호의 디지털값에 따른 펄스폭의 펄스폭 변조신호에 의해, 출력증폭회로를 구성하는 복수개의 스위칭소자를 구동하는 디지털 신호처리방법에 있어서,
    입력 디지털신호로부터, 적어도, 상기 증폭회로에 있어서, 상기 펄스폭 변조신호에 의한 상기 복수개의 스위칭소자의 스위칭에서 발생하는 왜곡성분에 대응하는 보정성분을 생성하고, 해당 보정성분을 상기 신호처리회로의 전단에서, 입력 디지털신호로부터 감산해 두는 동시에,
    상기 입력 디지털신호의 위상특성을, 상기 펄스폭 변조신호 출력회로에서 상기 왜곡성분과 상기 보정성분의 위상차가 역상이 되도록 보정해 두는 것을 특징으로 하는 디지털 신호처리방법.
KR10-2003-7007822A 2001-10-29 2002-10-23 디지털 아날로그 변환기 및 출력증폭회로 KR20040049824A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2001-00330557 2001-10-29
JP2001330557A JP3772970B2 (ja) 2001-10-29 2001-10-29 Ｄ／ａ変換器および出力増幅回路
PCT/JP2002/011014 WO2003039007A1 (fr) 2001-10-29 2002-10-23 Convertisseur n/a et circuit d'amplification de sortie

Publications (1)

Publication Number Publication Date
KR20040049824A true KR20040049824A (ko) 2004-06-12

Family

ID=19146269

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-7007822A KR20040049824A (ko) 2001-10-29 2002-10-23 디지털 아날로그 변환기 및 출력증폭회로

Country Status (6)

Country Link
US (1) US7221297B2 (ko)
EP (1) EP1441447B1 (ko)
JP (1) JP3772970B2 (ko)
KR (1) KR20040049824A (ko)
DE (1) DE60234625D1 (ko)
WO (1) WO2003039007A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102535144B1 (ko) * 2022-11-29 2023-05-26 비에스원 주식회사 음량 및 출력의 모니터링이 가능한 앰프

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3970642B2 (ja) * 2002-03-07 2007-09-05 セイコーＮｐｃ株式会社 パルス幅変調装置およびｄａコンバータ
JP4154601B2 (ja) * 2003-10-23 2008-09-24 ソニー株式会社 信号変換装置、出力アンプ装置、オーディオ装置および送受信システム
US6911925B1 (en) * 2004-04-02 2005-06-28 Tektronix, Inc. Linearity compensation by harmonic cancellation
JP5019408B2 (ja) * 2004-10-12 2012-09-05 昭彦 米谷 パルス幅変調信号発生装置
WO2007063772A1 (ja) * 2005-12-01 2007-06-07 Pioneer Corporation 信号伝送装置、その方法、および、音響装置
EP1988635A1 (en) * 2006-02-14 2008-11-05 Matsushita Electric Industrial Co., Ltd. D/a converter
CN101611543B (zh) 2006-12-27 2012-10-10 夏普株式会社 △∑调制型数模转换器、数字信号处理方法以及av装置
CN101647199B (zh) * 2007-02-01 2013-03-20 Jm电子技术有限公司 用于增大开关放大器的采样频率的方法和系统
JP2009005073A (ja) 2007-06-21 2009-01-08 Nec Electronics Corp デジタルアナログ変換器と歪補正回路
EP2128990B1 (en) * 2008-05-28 2013-03-06 Siemens Aktiengesellschaft A method and circuit for converting an N-bit digital value into an analog value
US8306106B2 (en) 2010-04-27 2012-11-06 Equiphon, Inc. Multi-edge pulse width modulator with non-stationary residue assignment
US8674763B2 (en) * 2011-05-26 2014-03-18 Ansaldo Sts Usa, Inc. Multi-autonomous electronic amplifier
US8890608B2 (en) * 2012-02-29 2014-11-18 Texas Instruments Incorporated Digital input class-D audio amplifier
US20130241663A1 (en) * 2012-03-15 2013-09-19 Texas Instruments Incorporated Pulse width modulation scheme with reduced harmonics and signal images
JP6361030B2 (ja) * 2014-02-18 2018-07-25 パナソニックＩｐマネジメント株式会社 オーディオ信号増幅装置
JP6381960B2 (ja) * 2014-05-07 2018-08-29 ローム株式会社 オーディオアンプ、オーディオ出力回路、オーディオ用集積回路、電子機器、オーディオ信号の増幅方法
JP6932439B2 (ja) * 2017-07-11 2021-09-08 日本無線株式会社 デジタル信号処理装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0828667B2 (ja) * 1989-01-30 1996-03-21 日本電信電話株式会社 Ｄ／ａ変換器
JPH0360222A (ja) * 1989-07-28 1991-03-15 Sansui Electric Co Ltd オーディオ増幅器
GB9103777D0 (en) * 1991-02-22 1991-04-10 B & W Loudspeakers Analogue and digital convertors
JPH0722861A (ja) * 1993-06-30 1995-01-24 Foster Electric Co Ltd パルス幅変調器
US6147634A (en) * 1998-12-15 2000-11-14 Sigmatel, Inc. Method and apparatus for digital to analog conversion with reduced noise
US6198416B1 (en) * 1999-04-16 2001-03-06 Scott R. Velazquez Linearity error compensator
US6292122B1 (en) * 2000-03-04 2001-09-18 Qualcomm, Incorporated Digital-to-analog interface circuit having adjustable time response
US6373334B1 (en) * 2000-06-12 2002-04-16 Cirrus Logic, Inc. Real time correction of a digital PWM amplifier
US6765436B1 (en) * 2002-09-04 2004-07-20 Cirrus Logic, Inc. Power supply based audio compression for digital audio amplifier

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102535144B1 (ko) * 2022-11-29 2023-05-26 비에스원 주식회사 음량 및 출력의 모니터링이 가능한 앰프

Also Published As

Publication number Publication date
DE60234625D1 (ko) 2010-01-14
EP1441447A1 (en) 2004-07-28
JP2003133959A (ja) 2003-05-09
EP1441447A4 (en) 2005-04-13
JP3772970B2 (ja) 2006-05-10
WO2003039007A1 (fr) 2003-05-08
EP1441447B1 (en) 2009-12-02
US7221297B2 (en) 2007-05-22
US20040051654A1 (en) 2004-03-18

Similar Documents

Publication Publication Date Title
KR20040049824A (ko) 디지털 아날로그 변환기 및 출력증폭회로
US7262658B2 (en) Class-D amplifier system
EP1435695B1 (en) Delta-sigma modulation apparatus and signal amplification apparatus
KR100451806B1 (ko) 과표본잡음성형용혼합신호처리방법및장치
US10367460B2 (en) Amplifier circuit
US7656946B2 (en) Pulse width modulation amplifier
US7474237B2 (en) Circuits and methods for using error correction in power amplification and signal conversion
US20030112064A1 (en) Power amplifier
Midya Linear switcher combination with novel feedback
US7692567B2 (en) Digital-to-analog converter and distortion correction circuit
JP4444037B2 (ja) デジタルパルス幅変調信号発生器
JP2007036736A (ja) デジタルスイッチングアンプ
JP2004088431A (ja) Ｄ級増幅器
JP2004088430A (ja) Ｄ級増幅器
JP2006054800A (ja) 低歪パルス幅変調信号発生器
JP2005109590A (ja) スイッチング増幅回路及びオーディオ機器用ｄ級増幅装置
US6933872B2 (en) Digital/analog converter circuit with a device for compensating nonlinear distortions
JP2008154117A (ja) Ｄ級アンプ
JP5019408B2 (ja) パルス幅変調信号発生装置
JP4736630B2 (ja) Ｄクラスアンプ
JP2005218070A (ja) パルス幅変調信号発生装置
JP2006522528A (ja) デジタル増幅器
JP6249204B2 (ja) パルス幅変調信号生成器およびフルデジタルアンプおよびデジタル−アナログ変換器
US11088662B2 (en) Digital amplifier and output device
JP3741962B2 (ja) スイッチングアンプ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application