JPWO2003030373A1 - デルタシグマ変調装置及び信号増幅装置 - Google Patents
デルタシグマ変調装置及び信号増幅装置 Download PDFInfo
- Publication number
- JPWO2003030373A1 JPWO2003030373A1 JP2003533448A JP2003533448A JPWO2003030373A1 JP WO2003030373 A1 JPWO2003030373 A1 JP WO2003030373A1 JP 2003533448 A JP2003533448 A JP 2003533448A JP 2003533448 A JP2003533448 A JP 2003533448A JP WO2003030373 A1 JPWO2003030373 A1 JP WO2003030373A1
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- delta
- correction
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
- H03F3/217—Class D power amplifiers; Switching amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/38—Calibration
- H03M3/386—Calibration over the full range of the converter, e.g. for correcting differential non-linearity
- H03M3/388—Calibration over the full range of the converter, e.g. for correcting differential non-linearity by storing corrected or correction values in one or more digital look-up tables
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/331—Sigma delta modulation being used in an amplifying circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/50—Digital/analogue converters using delta-sigma modulation as an intermediate step
- H03M3/502—Details of the final digital/analogue conversion following the digital delta-sigma modulation
- H03M3/506—Details of the final digital/analogue conversion following the digital delta-sigma modulation the final digital/analogue converter being constituted by a pulse width modulator
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
- H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
- H03M7/3002—Conversion to or from differential modulation
- H03M7/3004—Digital delta-sigma modulation
- H03M7/3015—Structural details of digital delta-sigma modulators
- H03M7/302—Structural details of digital delta-sigma modulators characterised by the number of quantisers and their type and resolution
- H03M7/3024—Structural details of digital delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only
- H03M7/3026—Structural details of digital delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only the quantiser being a multiple bit one
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
- H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
- H03M7/3002—Conversion to or from differential modulation
- H03M7/3004—Digital delta-sigma modulation
- H03M7/3015—Structural details of digital delta-sigma modulators
- H03M7/3031—Structural details of digital delta-sigma modulators characterised by the order of the loop filter, e.g. having a first order loop filter in the feedforward path
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Theoretical Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
本発明は、入力信号をデルタシグマ変調し、その信号S1をパルス幅変調してPWM信号S2を得、このPWM信号S2を増幅器により所定の大きさの信号S3に増幅する信号増幅装置であり、デルタシグマ変調装置(10)に備わる量子化器(103)の出力を補正する補正回路(104)を備え、補正回路(104)を量子化器(103)から入力側への帰還経路あるいはパルス変調器(11)の直前に設置することにより増幅器で発生する歪みを補正する。また、本発明に係る信号増幅装置は、増幅器の入出力におけるPWM信号を比較し、それぞれの立上がり時間差と立下り時間差に応じて、増幅器で発生する歪み量を打ち消すように、デルタシグマ変調装置(10)に備わる量子化器(103)の出力を補正することにより増幅器で発生する歪みを補正する。
Description
技術分野
本発明は、オーバサンプリングされたオーディオ信号をデルタシグマ変調する装置に関し、詳しくは、デルタシグマ変調された信号を増幅器により増幅した際に発生する信号歪みを補正するデルタシグマ変調装置に関し、さらに、このデルタシグマ変調器を備える信号増幅装置に関する。
背景技術
従来より、オーディオ信号の可聴帯域におけるS/N比を向上する方法として、デルタシグマ変調方式が知られている。このデルタシグマ変調方式は、ノイズシェーピング技術により、例えば16ビット以上のPCMデジタル信号を1ビットから数ビットという低ビット数の量子化信号に変換し、数ビットのローカルD/A変換器でアナログ信号に再生することができる。
ここで、デルタシグマ変調方式を利用したオーディオ信号の再生について説明する。オーディオ信号を再生する再生装置9は、図1に示すように、デルタシグマ変調器90と、PWM(Pulse Width Modulation)変調器91と、スイッチングモジュール92と、LPF(Low Pass Filter)93と、スピーカ94とを備えている。
デルタシグマ変調器90は、図2に示すように、オーディオ信号が入力される入力端子190と、オーディオ信号と遅延信号とを減算する減算器191と、減算器191の出力を積分する積分器192と、積分器192の出力を低ビット数のデジタル信号に量子化する量子化器193と、量子化器193の出力S1を1クロック(量子化器の動作クロック)分だけ遅延して上記減算器191に遅延信号として入力する遅延回路194とを備える。デルタシグマ変調器90では、入力オーディオ信号のサンプリング周波数の半分の周波数までの帯域であるナイキスト帯域に量子化雑音を少なく、ナイキスト帯域以上の周波数帯に量子化雑音を多く分布したオーディオ信号を生成する。例えば、入力オーディオ信号は、24ビット、サンプリング周波数768kHz(=48kHz×16)のデジタル・オーディオデータ、出力オーディオ信号は、6ビット、サンプリング周波数768kHzのデジタル信号である。上記出力オーディオ信号S1をPWM変調器91に入力する。PWM変調器91では、入力されたオーディオ信号にPWM変調を行う。
PWM変調されたオーディオ信号S2は、スイッチングモジュール92により所定の大きさのパルス信号に増幅され、LPF93を介して可聴帯域のオーディオ信号がスピーカ94から出力される。
スイッチングモジュール92は、通常、入力信号よりも高い電源電圧、例えば20V〜50Vで動作するため、出力信号に歪みを発生する。また、上記出力信号は、LPF93やスピーカ94のコイルにより発生した逆起電力の影響も受け、理想的な波形とはなり難い。
例えば、図3に示すように、上述した再生装置9では、PWM変調器91によりPWM変調された信号S2に対して、スイッチングモジュール92で増幅された信号S3が、立上がりでTrise分、立下がりでTfall分だけ信号の遅れが生じ、結果的に信号S2と信号S3とでパルス幅が異なる問題が生じる。信号S3では、立上がり及び立下がりでリンギングが発生し、信号S2のような波形が得られない問題がある。
さらに、スイッチングモジュール92で増幅された信号S3によりスピーカ94を駆動するD級増幅器においては、信号S3の歪みがそのままオーディオ信号の歪みとなってスピーカ94から出力されるために、歪み率やS/N比等のオーディオ特性が劣化する問題がある。
この歪みを解消するために、例えば、特開平9−214259号公報に記載されるようなD級電力増幅器が提案されている。このD級電力増幅器は、パワースイッチで発生する電源リップルによる波形歪みやスイッチ部動作に伴うオーバシュートやリンギング等による波形歪みを抑える。
このD級電力増幅器は、上述したようなデルタシグマ変調部と、デルタシグマ変調部の出力信号を電力増幅するパワースイッチと、パワースイッチの出力を平滑する第1のLPFと、デルタシグマ変調部の出力信号を遅延するディレイと、パワースイッチの出力信号の振幅を減衰する減衰器と、ディレイの出力信号減衰器の出力信号との差を算出する加算器と、加算器の出力信号を平滑する第2のLPFと、第2のLPFの出力信号に基づき量子化器の基準レベルを選択する選択回路とを備えている。入力信号は、デルタシグマ変調部で2値信号に変換される。この2値信号は、パワースイッチで電力増幅され、第1のLPFで平滑されて負荷に供給される。一方、ディレイは、デルタシグマ変調部の出力を遅延する。減衰器は、パワースイッチの出力信号の振幅をディレイの出力信号の振幅と同等に減衰する。そして、加算器は、ディレイの出力信号と減衰器の出力信号との差を算出し、第2のLPFでこれを平滑することでパワースイッチで発生した波形歪みを検出する。選択回路は、この波形歪み量に応じて1ビット量子化器の基準レベルを選択する。その結果、デルタシグマ変調部は、波形歪みをキャンセルするよう入力信号を2値信号に変換する。このようにして、波形歪みをキャンセルしている。
上記公報に記載されたD級電力増幅器は、量子化器の基準レベルを変動させるため、量子化器にレベルの高い信号が入力された場合、信号がクリップしてしまう問題がある。また、上記D級電力増幅器は、このクリップをさせないように量子化器に入力する信号のレベルを低く抑えた場合、S/N比が劣ってしまう問題がある。
また、スイッチングモジュールで増幅された信号によりスピーカを駆動するD級増幅器においては、信号の歪みがそのままオーディオ信号の歪みとなってスピーカから出力されるために、歪み率やS/N比等のオーディオ特性が劣化する問題がある。
発明の開示
本発明の目的は、上述したような従来の装置が有している問題点を解消し得る新規なデルタシグマ変調装置及び信号増幅装置を提供することにある。
本発明の他の目的は、スイッチングモジュールで生じる歪みを予め補正するデルタシグマ変調装置及びそのデルタシグマ変調装置を用いた信号増幅装置を提供することにある。
本発明のさらに他の目的は、スイッチングモジュールで発生する歪みを帰還回路により予め補正する信号増幅装置を提供することにある。
上記したような目的を達成するために提案される本発明に係るデルタシグマ変調装置は、量子化器を有し、この量子化器の出力あるいは量子化誤差を帰還信号として入力側に帰還するデルタシグマ変調装置であって、量子化器の出力信号あるいは量子化誤差を補正して帰還信号とする補正回路を備え、このデルタシグマ変調装置の後段に接続される回路によって生じる歪みを、補正回路によって補正する。
本発明に係るデルタシグマ変調装置は、このデルタシグマ変調装置より後段に接続されている回路が発生する歪みを補正する補正回路を量子化器の出力あるいは量子化誤差から入力側への帰還経路中に設置し、このデルタシグマ変調装置より後段に接続されている回路が発生する歪みを予め補正する。
本発明に係る他のデルタシグマ変調装置は、量子化器を有し、この量子化器の出力あるいは量子化誤差を帰還信号として入力側に帰還するデルタシグマ変調装置であって、量子化器の出力信号を補正して、このデルタシグマ変調装置の後段に接続される回路に供給する補正回路を備え、後段の回路よって生じる歪みを補正回路によって補正する。
このデルタシグマ変調装置は、このデルタシグマ変調装置より後段に接続されている回路が発生する歪みを補正する補正回路を量子化器と後段に接続される回路との間に設置し、このデルタシグマ変調装置より後段に接続されている回路が発生する歪みを予め補正する。
上述した目的を達成するために提案される本発明に係る信号増幅装置は、量子化器を有し、この量子化器の出力あるいは量子化誤差を帰還信号として入力側に帰還するデルタシグマ変調器と、デルタシグマ変調器から出力された信号をパルス幅変調するパルス幅変調器と、パルス幅変調器から出力されたPWM信号を増幅して出力信号を得る増幅器と、PWM信号と出力信号とから増幅器における歪み量を検出する検出手段と、検出手段で検出した歪み量に応じて、デルタシグマ変調器の量子化器の出力を補正して帰還信号とする補正回路とを備える。
この信号増幅装置は、検出手段で増幅手段に入出力する信号を比較し、それらの信号の立上がり時間差と立下がり時間差とを検出し、検出した立上がり時間差と立下がり時間差とから増幅器以降に接続されている回路の特性により増幅器出力に生じる歪み量を算出し、この算出した歪み量をデルタシグマ変調器に帰還する。
本発明に係る他の信号増幅装置は、デルタシグマ変調器と、デルタシグマ変調器から出力される信号を、補正信号に基づいて補正する補正回路と、補正回路から出力される信号をパルス幅変調するパルス幅変調器と、パルス幅変調器から出力されたPWM信号を増幅して出力信号を得る増幅器と、PWM信号と出力信号とから上記増幅器における歪み量を検出し、検出した歪み量に応じた上記補正信号を提供する検出手段とを備える。
この信号増幅装置は、検出手段で増幅手段に入出力する信号を比較し、それらの信号の立上がり時間差と立下がり時間差とを検出し、検出した立上がり時間差と立下がり時間差とから増幅器以降に接続されている回路の特性により増幅器出力に生じる歪み量を算出し、この算出した歪み量に応じた補正信号を補正回路に帰還する。
本発明のさらに他の目的、本発明によって得られる具体的な利点は、以下において図面を参照して説明される実施の形態の説明から一層明らかにされるであろう。
発明を実施するための最良の形態
以下、本発明に係るデルタシグマ変調装置及び信号増幅装置の実施の形態を図面を参照して説明する。
まず、本発明をD級電力増幅装置に適用した例を挙げて説明する。
本発明が適用されたD級電力増幅装置1は、図4に示すように、オーディオ信号をデルタシグマ変調するデルタシグマ変調器10と、デルタシグマ変調した信号をPWM(Pulse Width Modulation)変調するPWM変調器11と、PWM変調された信号S2を所定の大きさの信号に増幅するスイッチングモジュール12と、所定の大きさに増幅された信号S3にフィルタ処理を行い高域の周波数成分を除去するLPF(Low Pass Filter)13とを備える。LPF13で高域の周波数成分を除去された信号は、スピーカ14に供給され、可聴帯域のオーディオ信号が再生される。
ここで、デルタシグマ変調方法について説明する。信号を標本化する場合、アナログ信号の最高周波数f0の2倍がナイキスト周波数2f0であるが、このナイキスト周波数2f0より小さい標本化周波数f3で標本化すると、f3/2より高い周波数成分のスペクトルがf3/2に関して低周波数側に折り返されて出力されてくる。これを折り返し歪み又は折り返し雑音という。入力された信号を積分器に入力し、その出力を量子化器で低ビット数のビット・ストリーム信号に変換し、その信号を入力に一種の負帰還をかけると、積分器の入力は入力信号とデジタル変換された信号の誤差であり、これが0になるようにデジタル出力が出るようになる。このような変調方法をデルタシグマ変調方法という。ループ内の積分器は、量子化ノイズを高域に追いやるノイズシェーピングの作用をもち、その作用は積分器の次数が高まるほど大きくなる。変換精度は、量子化器のサンプリング周波数が高いほどよくなる。そのため、オーバサンプリング技術を併用することが多い。
デルタシグマ変調方法では、この折り返し歪みを防ぐ前処理(アンチエリアシング)を簡素化して行うことができる。入力信号の最高周波数f0と標本化周波数f3とが接近している場合、前処理回路(アンチエリアシング・フィルタ)は、急峻な特性が要求される。このようなアナログフィルタは実現が難しいため、少なからず信号にも悪影響を与える。そこで、本来の標本化周波数f3より高い周波数で量子化を行うと、ナイキスト周波数2f0も高い周波数帯域に移動するので、ゆるやかな特性のアナログフィルタで済み、信号への影響も少なくなる。その後、本来のナイキスト周波数2f0以上の信号成分を除去し、データを所定の間隔で間引く。したがって、デルタシグマ変調方法では、信号に悪影響を与えることなく高い周波数成分の信号を除去することができる。
デルタシグマ変調方法は、高い周波数成分の信号を除去することにより、入力データより量子化ビット数の少ないデータに変換することができる。さらにノイズシェーピングという作用を持ち合わせているので、量子化ビット数を減らすこともできる。
なお、デルタシグマ変調方法は、D/A変換を行う場合やA/D変換を行う場合にも応用できる。D/A変換を行う場合、デルタシグマ変調器10は全てデジタル回路で組むことになり、減算器や積分器等もデジタル回路となる。
デルタシグマ変調方式によるデータ変換では、全高調波歪率(全高調波成分と信号の比)やS/N比などのオーディオ特性を比較的容易に高性能に実現可能であり、ノイズシェーピング技術により、例えば、16ビット以上のPCMデジタル信号を1ビットから数ビットの低ビット数の量子化信号に変換し、数ビットのローカル変換器で所望の出力信号に再生することが可能である。
上述したデルタシグマ変調方法により信号にデルタシグマ変調を行うデルタシグマ変調器10は、図5に示すように、オーディオ信号が入力される入力端子100と、オーディオ信号と遅延信号とを減算する減算器101と、減算器101の出力を積分する積分器102と、積分器102の出力を量子化して出力する量子化器103と、後述する補正テーブル106を内蔵している補正回路104と、補正回路104の出力信号S4を1クロック(量子化器103の動作クロック)分だけ遅延して上記減算器101に遅延信号として入力する遅延回路107とを備える。例えば、入力オーディオ信号は、24ビット、サンプリング周波数768kHz(=48kHz×16)のデジタル・オーディオデータ、出力オーディオ信号は、6ビット、サンプリング周波数768kHzのデジタル信号である。
スイッチングモジュール12は、スイッチング動作により信号を増幅する増幅器である。スイッチングモジュール12は、電源をON及びOFFするためのスイッチ回路であり、ONにすると最大の電力が供給され、OFFにすると電力の供給が行われなくなる。このON及びOFFを、同じインターバルで繰り返すと、半分の平均出力が得られ、ONの時間が長ければ大きな出力となり、短ければ小さな出力となる。スイッチングモジュール12は、このON及びOFFの比率によって、得られる平均出力の変化を利用した増幅器である。なお、スイッチングモジュール12は、PWM変調器11から入力される信号のパルス幅の大小に応じて、スイッチのON及びOFFの比率を制御する。
また、スイッチングモジュール12は、通常、入力信号に比べて高い電源電圧で動作するため出力信号に歪みが生じる。また、LPF13によっても歪みが生じる。本発明では、歪みを発生するスイッチングモジュール12及びLPF13の特性を考慮した補正テーブル106を有する補正回路104をデルタシグマ変調器10に設置することで、デルタシグマ変調器10より後段で発生する歪みを、予め補正するようにデルタシグマ変調出力を補正して、PWM変調器11及びスイッチングモジュール12で増幅する際にその歪みを打ち消すよう動作する。以下に補正回路104が有する補正テーブル106について説明する。
補正回路104は、図5に示すように、変換回路105と補正テーブル106で構成される。補正テーブル106は、量子化器103で量子化された信号S1をPWM変調器11でパルス信号S2に変調し、パルス信号S2をスイッチングモジュール12で所定の大きさの信号S3に増幅した際に、前述した図3に示すように、スイッチングモジュール12やLPF13で発生する歪みによりパルス信号S2のパルス幅T0と信号S3のパルス幅T1とが異なった場合、信号S3のパルス幅T1がパルス幅T0となるように、信号S1をスイッチングモジュール12やLPF13で発生する歪みを考慮した信号S4に変換するテーブルである。
量子化器103の出力信号S1は、補正回路104の補正テーブル106に応じて信号S4に補正され、入力側に戻される。例えば、図6に示すように、量子化器103の出力信号S1が、PWM変調器11の出力信号S2のパルス幅t0に相当する値y0であった場合、補正回路104の出力信号S4は、スイッチングモジュール12で所定の大きさに増幅された信号S3のパルス幅t1に相当する値y1として入力側に戻される。つまり、デルタシグマ変調器10では、パルス幅t0相当の値を出力しつつ、次の量子化ノイズの演算では、パルス幅t1相当の値が出力されたものとして演算を行う。
なお、補正回路104は、ある入力信号に対して、所定の出力信号を決定する働きをし、組み合わせ論理回路やメモリにより実現する。信号S1が6ビットの場合、補正テーブルは、64ワードのメモリで実現でき、信号S1の値をこのメモリの参照アドレスに変換する機能を変換回路105が備えていてもよい。入力信号がアナログ信号である場合、この変換回路105はD/A変換で構成されていてもよい。
歪みは、スピーカ14や周囲温度等の要因によっても発生する。スイッチングモジュール12から出力された信号はこの歪みの影響も受けるので、補正回路104は、スピーカ14や周囲温度等の条件も考慮した補正テーブルを複数備え、使用される環境に応じて上記補正テーブルを切り換えてもよい。図5は、図示しない制御部から制御信号SSが供給され、その制御信号SSにより補正テーブルが選択される構成を示している。
他の例として、補正回路204は、図7に示すように、量子化器103とPWM変調器11との間に設置してもよい。この場合、デルタシグマ変調器210のうち、減算器101、積分器102、量子化器103及び遅延回路107で構成される部分は通常のデルタシグマ変調回路である。補正回路204に備わる補正テーブル206は、前述の補正テーブル106と構成は同じであるが、出力信号S1に対応する出力信号S4の値が異なる。例えば量子化器103の出力信号S1が、PWM変調器11の出力信号S2のパルス幅t0に相当する値y0であった場合、補正回路204の出力信号S4は、スイッチングモジュール12で所定の大きさに増幅された信号S3のパルス幅t1がt0に等しくなるような値y2として出力される。つまり、デルタシグマ変調器210では、内部の量子化器103がパルス幅t0相当の値を出力しつつ、続くPWM変調器11を介してスイッチングモジュール12の出力信号S3のパルス幅がt0になるように、補正回路204により出力値を補正する。変換回路205は、前述の変換回路105と同様に機能する。同様に、図示しない制御部から制御信号SSが供給され、その制御信号SSにより複数の補正テーブルのうち1つが選択される構成としてもよい。
上述のように構成されたD級電力増幅装置1は、デルタシグマ変調器10の量子化器103と遅延回路107の間又はデルタシグマ変調器210とPWM変調器11との間にスイッチングモジュール12やLPF13で発生する歪みを考慮した補正回路104又は204を設置して、デルタシグマ変調器10又は210から出力された信号をPWM変調器11でPWM変調し、PWM変調された信号をスイッチングモジュール12で所定の大きさの信号に増幅する際に、補正回路104又は204で考慮したスイッチングモジュール12やLPF13で発生する歪みを打ち消すことにより、オーディオ特性の劣化を防ぐことができる。
D級電力増幅装置1は、スイッチングモジュール12、LPF13及びスピーカ14で発生する歪みの影響を予測制御するため、スイッチングモジュール12、LPF13及びスピーカ14の間にノイズ混入の原因となる検出回路等を挿入する必要がないため、簡単にシステムを構成することができる。D級電力増幅装置1は、デジタル信号処理による予測制御によりスイッチングモジュール12の歪みを補償するため、電源リップル等のノイズによる影響がなく、さらに、補正テーブルによる予測制御のため、大電力出力時の補正でも、デルタシグマ変調器10又は210が発振しない値を予め選んでおくことができる。
上述した第1の実施の形態では、1次のデルタシグマ変調器を用いた例を述べたが、高次のデルタシグマ変調器を用いてもよい。後述される例のように、量子化器の入出力信号の差分、つまり量子化誤差を入力側に帰還する構成のデルタシグマ変調器にも適用でき、量子化器の出力信号あるいは量子化誤差に対して同様に補正すればよい。
次に、本発明の第2の実施の形態について図面を参照しながら詳細に説明する。
この例は、本発明を図8に示すようなBTL(Bridge Tied Load)接続によるD級電力増幅装置2に適用したものである。
ここで、電力増幅器の接続形態について説明する。電力増幅器には、2つのチャンネルをステレオで使用するノーマル接続と、2つのチャンネルをモノラルで使用するBTL接続とがある。BTL接続では、位相が反転した信号を2つの増幅器に入力し、スピーカで合成する。また、BTL接続では、スピーカ端子はそれぞれチャンネルの+側のみを使用する。BTL接続することにより、出力信号が大幅に増加し音質が向上する。
上述のような特徴を有するBTL接続によるD級電力増幅装置2は、オーディオ信号をデルタシグマ変調するデルタシグマ変調器20と、デルタシグマ変調した信号をPWM変調するPWM変調器21と、PWM変調した信号を所定の大きさの信号に増幅する第1のスイッチングモジュール22と、第1のスイッチングモジュール22により所定の大きさに増幅した信号にフィルタ処理を行い高域の周波数成分を除去する第1のLPF23と、PWM変調した信号を所定の大きさの信号に増幅する第2のスイッチングモジュール24と、第2のスイッチングモジュール24により所定の大きさに増幅した信号にフィルタ処理を行い高域の周波数成分を除去する第2のLPF25とを備える。第1のLPF23及び第2のLPF25で高域の周波数成分を除去された信号は、スピーカ26に供給されて合成される。
デルタシグマ変調方法は、前述した第1の実施の形態で説明したとおりであるので、更なる詳細な説明は省略する。
デルタシグマ変調器20は、図9に示すように、オーディオ信号が入力される入力端子110と、オーディオ信号と遅延信号とを減算する減算器111と、減算器111の出力を積分する積分器112と、積分器112の出力を量子化して出力する量子化器113と、後述する補正テーブル116を内蔵している補正回路114と、補正回路114の出力信号を1クロック(量子化器113の動作クロック)分だけ遅延して上記減算器111に遅延信号として入力する遅延回路117とを備える。
第1のスイッチングモジュール22及び第2のスイッチングモジュール24の動作については、前述した第1の実施の形態で説明したスイッチングモジュール12と同様であるので、更なる詳細な説明は省略する。
D級電力増幅装置2が備える第1のスイッチングモジュール22及び第2のスイッチングモジュール24は、通常は、入力信号に比べて高い電源電圧で動作するため出力信号に歪みを発生する。第1のLPF23及び第2のLPF25によってもコイルにより発生した逆起電力の影響から出力信号に歪みを発生する。本発明では、歪みを発生する第1のスイッチングモジュール22及び第2のスイッチングモジュール24と第1のLPF23及び第2のLPF25との特性を考慮した補正テーブル116を有する補正回路114をデルタシグマ変調器20に設置することで、第1のスイッチングモジュール22及び第2のスイッチングモジュール24と第1のLPF23及び第2のLPF25との歪みを予め打ち消す補正を行う。以下に補正回路114が有する補正テーブルについて説明する。
量子化器113で量子化した信号S5をPWM変調器21でパルス信号S6とパルス信号S7とに変調し、パルス信号S6を第1のスイッチングモジュール22で所定の大きさの信号S8に増幅し、パルス信号S7を第2のスイッチングモジュール24で所定の大きさの信号S9に増幅した際に、例えば、図10に示すように、信号S9にリンギングが発生した場合、このリンギングにより第1のスイッチングモジュール22の動作が影響を受け、結果として図10に示すように、立下がりのタイミングが変化し、パルス幅が変わってしまう。パルス幅が所望の値と異なってしまう原因として他には、図3を参照して前述した各スイッチングモジュールにおける立上がり時間Trise、立下がり時間Tfallがそれぞれ異なることも、もちろんある。BTL接続による構成では、両方のスイッチングモジュールの出力信号S8及びS9による差動出力によりスピーカ26が駆動される。それぞれのスイッチングモジュール22、24の出力において歪みが発生するとしても、結果的にそれらの差動出力における歪みを補正できればよい。そこで、補正回路114では、信号S5をこれらのスイッチングモジュール22、24の出力信号S8及びS9の差動出力で歪みを発生させないように考慮した信号S10に変換する補正テーブル116を有している。補正回路114は、ある入力信号に対して、所定の出力信号を決定する働きをし、組み合わせ回路やメモリにより実現する。例えば、出力信号が6ビットの場合、補正テーブルは、64ワードのメモリで実現でき、信号S5の値をこのメモリの参照アドレスに変換する機能を変換回路115が備えていてもよい。入力信号がアナログ信号である場合、この変換回路115はD/A変換で構成されていてもよい。
歪みは、スピーカ26や周囲温度等の要因によっても発生する。第1のスイッチングモジュール22及び第2のスイッチングモジュール24から出力された信号はこの歪みの影響も受けるので、補正回路114は、スピーカ26や周囲温度等の条件も考慮した補正テーブルを複数備え、使用される環境に応じて上記補正テーブルを切り換えてもよい。図9は、図示しない制御部から制御信号SSが供給され、その制御信号SSにより補正テーブルが選択される構成を示している。
さらに他の例として、補正回路214は、図11に示すように、量子化器113とPWM変調器21との間に設置してもよい。この場合、デルタシグマ変調器220のうち、減算器111、積分器112、量子化器113及び遅延回路117で構成される部分は通常のデルタシグマ変調回路である。補正回路214に備わる補正テーブル216は、前述の補正テーブル116と構成は同じであるが、出力信号S5に対応する出力信号S10の値が異なる。例えば量子化器113の出力信号S5が、PWM変調器21の出力信号S6及びS7の差動出力パルス幅t0に相当する値y0であった場合、補正回路214の出力信号S10は、スイッチングモジュール22、24で所定の大きさに増幅された信号S8、S9の差動出力パルス幅t1がt0に等しくなるような値y2として出力される。つまり、デルタシグマ変調器220では、内部の量子化器113がパルス幅t0相当の値を出力しつつ、続くPWM変調器21を介してスイッチングモジュール22、24の出力信号S8、S9の差動出力パルス幅がt0になるように、補正回路214により出力値を補正する。変換回路215は前述の変換回路115と同様に機能する。また、同様に、図示しない制御部から制御信号SSが供給され、その制御信号SSにより複数の補正テーブルのうち1つが選択される構成としてもよい。
上記のように構成されたD級電力増幅装置2は、デルタシグマ変調器20の量子化器113と遅延回路117の間又はデルタシグマ変調器220とPWM変調器21との間に、第1のスイッチングモジュール22及び第2のスイッチングモジュール24や第1のLPF23及び第2のLPF25で発生する歪みを考慮した補正回路114又は214を設置して、デルタシグマ変調器20又は220から出力された信号をPWM変調器21でPWM変調し、PWM変調された信号をそれぞれ第1のスイッチングモジュール22及び第2のスイッチングモジュール24で所定の大きさの信号に増幅する際に、補正回路114又は214で考慮した第1のスイッチングモジュール22及び第2のスイッチングモジュール24や第1のLPF23及び第2のLPF25で発生する歪みを打ち消すことにより、オーディオ特性の劣化を防ぐことができる。
本例のD級電力増幅装置2は、第1のスイッチングモジュール22及び第2のスイッチングモジュール24、第1のLPF23及び第2のLPF25、スピーカ26で発生する歪みの影響を予測制御するため、第1のスイッチングモジュール22及び第2のスイッチングモジュール24、第1のLPF23及び第2のLPF25、スピーカ26の間にノイズ混入の原因となる検出回路等を挿入する必要がないため、簡単にシステムを構成することができる。D級電力増幅装置2は、デジタル信号処理による予測制御により第1のスイッチングモジュール22及び第2のスイッチングモジュール24の歪みを補償するため、電源リップル等のノイズによる影響がなく、さらに、補正テーブルによる予測制御のため、大電力出力時の補正でも、デルタシグマ変調器20又は220が発振しない値を予め選んでおくことができる。
上述した本発明の第2の実施の形態では、1次のデルタシグマ変調器を用いた例を述べたが、高次のデルタシグマ変調器を用いてもよい。後述される例のように、量子化器の入出力信号の差分、つまり量子化誤差を入力側に帰還する構成のデルタシグマ変調器にも適用できる。
次に、本発明の第3の実施の形態について図面を参照しながら詳細に説明する。なお、前述の実施の形態で説明した機能ブロックと同様の機能を有するものには同じ符号を付して詳細な説明は省略する。
本発明は、例えば図12に示すようなD級電力増幅装置3に適用される。
D級電力増幅装置3は、オーディオ信号をデルタシグマ変調するデルタシグマ変調器30と、デルタシグマ変調した信号をPWM変調するPWM変調器31と、PWM変調した信号S2を所定の大きさの信号S3に増幅するスイッチングモジュール32と、PWM変調した信号S2を所定の大きさの電圧に変換する第1のレベル変換器33と、スイッチングモジュール32で所定の大きさに増幅した信号S3を所定の大きさの電圧に変換する第2のレベル変換器34と、第1のレベル変換器33の出力信号S21及び第2のレベル変換器34の出力信号S31から立上がり部分の時間差を検出する立上がり検出器35と、第1のレベル変換器33の出力信号S21及び第2のレベル変換器34の出力信号S31から立下がり部分の時間差を検出する立下がり検出器36と、立上がり検出器35の出力信号S41及び立下がり検出器36の出力信号S51から歪み量を算出する算出部37と、スイッチングモジュール32で所定の大きさに増幅した信号S3にフィルタ処理を行い高域の周波数成分を除去するLPF38とを備える。LPF38で高域の周波数成分が除去された信号は、スピーカ39に供給され、可聴帯域のオーディオ信号が再生される。
デルタシグマ変調方法により信号にデルタシグマ変調を行うデルタシグマ変調器30は、図13に示すように、オーディオ信号が入力される入力端子100と、オーディオ信号と遅延信号とを減算する減算器101と、減算器101の出力を積分する積分器102と、積分器102の出力を量子化して出力する量子化器103と、量子化器103の出力信号S1と算出部37の出力信号SCとを加算する加算器108と、加算器108の出力信号を1クロック(量子化器103の動作クロック)分だけ遅延して減算器101に遅延信号として入力する遅延回路107とを備える。なお、算出部37の出力信号SCを量子化器103の出力信号に対して適正な値に変換する必要がある場合、算出部37の出力信号SCを量子化器103の出力信号に対して適正な値に補正する補正回路を算出部37と加算器108との間に設置することとする。
他の例として、デルタシグマ変調器230は、図14に示すように、オーディオ信号が入力される入力端子110と、オーディオ信号と遅延信号とを減算する減算器111と、減算器111の出力を量子化する量子化器113と、減算器111の出力信号、量子化器113の出力信号及び算出部37の出力信号を加算及び/又は減算する加算器118と、加算器118の出力信号を1クロック(量子化器113の動作クロック)分だけ遅延して減算器111に遅延信号として入力する遅延回路117とを備える構成でもよい。この加算器118においては、量子化器113の入力信号と出力信号との差分、つまり量子化誤差に対して、算出部37の出力信号SCにより補正して遅延回路117に出力する動作をする。なお、算出部37の出力信号SCを量子化器113の出力信号に対して適正な値に変換する必要がある場合、算出部37の出力信号SCを量子化器113の出力信号に対して適正な値に補正する補正回路を算出部37と加算器118との間に設置する。
スイッチングモジュール32は、前述した図4に示すスイッチングモジュール12と同様、スイッチング動作により信号を増幅する増幅器である。スイッチングモジュール32は、通常、入力信号に比べて高い電源電圧で動作するため出力信号に歪みが発生する。さらに、図3を参照して説明したように、スイッチングモジュールにおける立上がり時間Trise、立下がり時間Tfallが異なることも、パルス幅が所望の値と異なってしまう原因として考えられる。LPF38、スピーカ39及び周囲温度等の要因によっても歪みが発生する。D級電力増幅器3では、PWM変調器31の出力信号S2のパルス幅と、上述の要因により歪んだスイッチングモジュール32の出力信号S3のパルス幅とからパルス幅の違いを検出し、スイッチングモジュール32、LPF38、スピーカ39及び周囲温度等の特性により発生した上述のパルス幅の違いを考慮した補正信号SCをデルタシグマ変調器30にフィードバックし、スイッチングモジュール32で増幅する際に打ち消す補正を行う。
以下、図15を参照して、フィードバックの動作について説明する。
第1のレベル変換器33は、PWM変調器31の出力信号S2を立上がり検出器35及び立下がり検出器36に適合した信号S21に変換する。第2のレベル変換器34は、スイッチングモジュール32の出力信号S3を立上がり検出器35及び立下がり検出器36に適合した信号S31に変換する。立上がり検出器35は、信号S21の立上がり時点と信号S31の立上がり時点とを比較してその差分(時間差)を検出する。立上がり検出器35は、図15に示すように、検出した差分から信号S41を生成し、算出部37に供給する。また、立下がり検出器36は、信号S21の立下がり時点と信号S31の立下がり時点とを比較してその差分(時間差)を検出する。立下がり検出器36は、検出した差分から信号S51を生成し、算出部37に供給する。算出部37は、立上がり検出器35から供給された信号S41及び立下がり検出器36から供給された信号S51から所定のクロック信号に基づきカウンタ信号SCを生成する。カウンタ信号SCは、スイッチングモジュール32及びLPF38等の特性により発生した歪み量に対応する値を表わしている。算出部37は、カウンタ信号SCをデルタシグマ変調器30の加算器108又は加算器118に補正信号として供給する。なお、算出部37は、図15に示すクリア信号を検出した場合、カウンタ信号SCをゼロに戻す作業を行う。クリア信号を出力するタイミングは、デルタシグマ変調器30の動作周期と同一とする。
このように構成されたD級電力増幅装置3は、スイッチングモジュール32、LPF38及びスピーカ39等の特性により発生する歪み量を第1のレベル変換器33、第2のレベル変換器34、立上がり検出器35、立下がり検出器36及び算出部37を介してデルタシグマ変調器30の加算器108又は加算器118にフィードバックし、デルタシグマ変調器30から出力された信号をPWM変調器31でPWM変調し、PWM変調された信号をスイッチングモジュール32で所定の大きさの信号に増幅する際に、フィードバックにより入力したスイッチングモジュール32、LPF38及びスピーカ39等の特性により発生する歪み量を打ち消すことにより、デルタシグマ変調処理のS/N比を悪化させることなく、オーディオ特性の劣化を防ぐことができる。
なお、立上がり検出器35及び立下がり検出器36が直接、PWM変調器31の出力信号S2及びスイッチングモジュール32の出力信号S3を処理できる場合、第1のレベル変換器33及び第2のレベル変換器34は不要となり、さらに、第1のレベル変換器33及び第2のレベル変換器34の位置に、遅延回路を設置して、信号S2と信号S3のタイミングを図ってもよい。
上述した第3の実施の形態では、1次のデルタシグマ変調器を用いた例を述べたが、高次のデルタシグマ変調器を用いてもよい。
次に、本発明の第4の実施の形態について図面を参照しながら詳細に説明する。
この例は、本発明を図16に示すようなD級電力増幅装置4に適用したものである。
D級電力増幅装置4は、オーディオ信号をデルタシグマ変調するデルタシグマ変調器40と、デルタシグマ変調した信号と算出部48の出力信号SCとを減算する減算器41と、減算器41の出力信号をPWM変調するPWM変調器42と、PWM変調した信号S2を所定の大きさの信号S3に増幅するスイッチングモジュール43と、PWM変調した信号S2を所定の大きさの電圧に変換する第1のレベル変換器44と、スイッチングモジュール43で所定の大きさに増幅した信号S3を所定の大きさの電圧に変換する第2のレベル変換器45と、第1のレベル変換器44の出力信号S21及び第2のレベル変換器45の出力信号S31からそれぞれの立ち上がり時点の差分(時間差)を検出する立上がり検出器46と、第1のレベル変換器44の出力信号S21及び第2のレベル変換器45の出力信号S31からそれぞれの立下がり時点の差分(時間差)を検出する立下がり検出器47と、立上がり検出器46の出力信号S41及び立下がり検出器47の出力信号S51から歪み量に対応する値を算出する算出部48と、スイッチングモジュール43で所定の大きさに増幅した信号S3にフィルタ処理を行い高域の周波数成分を除去するLPF49とを備える。また、LPF49で高域の周波数成分が除去された信号は、スピーカ50に供給され、可聴帯域のオーディオ信号が再生される。
デルタシグマ変調方法については、前述した第1の実施の形態で説明したとおりであるので、詳細な説明は省略する。
デルタシグマ変調器40は、図17に示すように、オーディオ信号が入力される入力端子120と、オーディオ信号と遅延信号とを減算する減算器121と、減算器121の出力を積分する積分器122と、積分器122の出力を量子化して出力する量子化器123と、量子化器123の出力信号S1を1クロック(量子化器123の動作クロック)分だけ遅延して減算器121に遅延信号として入力する遅延回路124とを備える。量子化器123の出力信号S1は、減算器41に供給される。
なお、算出部48の出力信号SCを量子化器123の出力信号に対して適正な値に変換する必要がある場合、算出部48の出力信号SCを量子化器123の出力信号に対して適正な値に補正する補正回路を算出部48と減算器41との間に設置する。
他の例として、デルタシグマ変調器240は、図18に示すように、オーディオ信号が入力される入力端子130と、オーディオ信号と遅延信号とを減算する減算器131と、減算器131の出力を量子化する量子化器132と、減算器131の出力信号と量子化器132の出力信号との間で減算する減算器133と、減算器133の出力信号を1クロック(量子化器132の動作クロック)分だけ遅延して減算器131に遅延信号として入力する遅延回路134とを備える構成でもよい。
この例においても、算出部48の出力信号SCを量子化器132の出力信号に対して適正な値に変換する必要がある場合、算出部48の出力信号SCを量子化器132の出力信号に対して適正な値に補正する補正回路を算出部48と減算器21との間に設置する。
スイッチングモジュール43の動作については、前述した第1の実施の形態で説明したスイッチングモジュール12の動作と同様であるので、詳細な説明は省略する。
D級電力増幅装置4が備えるスイッチングモジュール43は、通常、入力信号に比べて高い電源電圧で動作するため出力信号に歪みが発生する。さらに、図3を参照して説明したように、スイッチングモジュールにおける立上がり時間Tr ise、立下がり時間Tfallが異なることも、パルス幅が所望の値と異なってしまう原因として考えられる。歪みは、LPF49、スピーカ50及び周囲温度等の要因によっても発生する。D級電力増幅器4では、PWM変調器42の出力信号S2のパルス幅と、上述の要因により歪んだスイッチングモジュール43の出力信号S3のパルス幅とからそれらのパルス幅の違い(時間差)を検出し、スイッチングモジュール43及びLPF49等の特性により発生した上述のパルス幅の違いを考慮した補正信号SCをデルタシグマ変調器40にフィードバックし、スイッチングモジュール43で増幅する際に打ち消す補正を行う。以下にフィードバックの動作について説明する。
第1のレベル変換器44は、PWM変調器42の出力信号S2を立上がり検出器46及び立下がり検出器47に適合した信号S21に変換する。第2のレベル変換器45は、スイッチングモジュール43の出力信号S3を立上がり検出器46及び立下がり検出器47に適合した信号S31に変換する。立上がり検出器46は、信号S21の立上がり時点と信号S31の立上がり時点とを比較してその差分(時間差)を検出する。立上がり検出器46は、検出した差分から信号S41を生成し、算出部48に供給する。また、立下がり検出器47は、信号S21の立下がり時点と信号S31の立下がり時点とを比較してその差分(時間差)を検出する。立下がり検出器47は、検出した差分から信号S51を生成し、算出部48に供給する。算出部48は、供給された信号S41及び信号S51から所定のクロック信号に基づきカウンタ信号SCを生成する。カウンタ信号SCは、スイッチングモジュール43及びLPF49等の特性により発生した歪み量に対応する値を表わしている。算出部48は、カウンタ信号SCを減算器41に補正信号として供給する。なお、算出部48は、クリア信号を検出した場合、カウンタ信号SCをゼロに戻す作業を行う。クリア信号を出力するタイミングは、デルタシグマ変調器40の動作周期と同一とする。
このように構成されたD級電力増幅装置4は、スイッチングモジュール43及びLPF49等により発生する歪み量を第1のレベル変換器44、第2のレベル変換器45、立上がり検出器46、立下がり検出器47及び算出部48を介して減算器41にフィードバックし、減算器41から出力された信号をPWM変調器42でPWM変調し、PWM変調された信号をスイッチングモジュール43で所定の大きさの信号に増幅する際に、フィードバックにより入力したスイッチングモジュール43やLPF49等で発生する歪み量を打ち消すことにより、デルタシグマ変調処理のS/N比を悪化させることなく、オーディオ特性の劣化を防ぐことができる。
立上がり検出器46及び立下がり検出器47が直接PWM変調器42の出力信号S2及びスイッチングモジュール43の出力信号を処理できる場合、第1のレベル変換器44及び第2のレベル変換器45は不要となり、さらに、第1のレベル変換器44及び第2のレベル変換器45の位置に、遅延回路を設置して、信号S2と信号S3のタイミングを図ってもよい。
上述した第4の実施の形態では、1次のデルタシグマ変調器を用いた例を述べたが、高次のデルタシグマ変調器を用いてもよい。
産業上の利用可能性
以上詳細に説明したように、本発明に係るデルタシグマ変調装置では、増幅器及び/又はフィルタの特性を考慮した補正テーブルを有する補正回路をデルタシグマ変調器の量子化器と遅延回路との間又はデルタシグマ変調器とパルス幅変調器との間に設けることで、デルタシグマ変調器及びパルス幅変調器で変調した信号を増幅器で所定の大きさの信号に増幅する際に、補正回路で考慮した増幅器及び/又はフィルタで発生する歪みを打ち消し、オーディオ特性の劣化を防ぐことができる。
本発明に係る信号増幅装置では、パルス幅変調器より後段に接続されている回路の特性により発生する歪みを増幅器の入力信号及び出力信号の差分から検出し、検出した歪み量をデルタシグマ変調器あるいは減算器にフィードバックし、デルタシグマ変調器及びパルス幅変調器で変調した信号を増幅器で所定の大きさの信号に増幅する際に、フィードバックした歪み量を打ち消すので、デルタシグマ変調処理のS/N比を悪化させることなく、オーディオ特性の劣化を防ぐことができる。
【図面の簡単な説明】
図1は、オーディオ信号を再生する再生装置のブロック図である。
図2は、デルタシグマ変調器のブロック図である。
図3は、PWM変調された信号の波形とスイッチングモジュール12で増幅された信号の波形とを示す図である。
図4は、本発明を適用したオーディオ信号を増幅するD級電力増幅装置のブロック図である。
図5は、本発明を適用したD級電力増幅装置が備える第1のデルタシグマ変調器のブロック図である。
図6は、本発明を適用したD級電力増幅装置が備える補正回路の補正テーブルを示す図である。
図7は、本発明を適用したD級電力増幅装置が備える第2のデルタシグマ変調器のブロック図である。
図8は、本発明を適用したオーディオ信号を増幅するBTL接続によるD級電力増幅装置のブロック図である。
図9は、本発明を適用したBTL接続によるD級増幅装置が備える第1のデルタシグマ変調器のブロック図である。
図10は、第2のスイッチングモジュールのリンギングにより第1のスイッチングモジュールが影響を受けたときの波形を示す図である。
図11は、本発明を適用したBTL接続によるD級増幅装置が備える第2のデルタシグマ変調器のブロック図である。
図12は、本発明を適用したオーディオ信号を増幅するD級電力増幅装置のブロック図である。
図13は、本発明を適用したD級電力増幅装置が備える第3のデルタシグマ変調器のブロック図である。
図14は、本発明を適用したD級電力増幅装置が備える第4のデルタシグマ変調器のブロック図である。
図15は、PWM変調された信号の波形と、スイッチングモジュールで増幅された信号の波形と、立上がり成分の差分により生成した波形と、立下がり成分の差分により生成した波形と、カウンタ出力波形と、クリア信号の波形とを示す図である。
図16は、本発明を適用したオーディオ信号を増幅するD級電力増幅装置のブロック図である。
図17は、本発明を適用したD級電力増幅装置が備える第5のデルタシグマ変調器のブロック図である。
図18は、本発明を適用したD級電力増幅装置が備える第6のデルタシグマ変調器のブロック図である。
本発明は、オーバサンプリングされたオーディオ信号をデルタシグマ変調する装置に関し、詳しくは、デルタシグマ変調された信号を増幅器により増幅した際に発生する信号歪みを補正するデルタシグマ変調装置に関し、さらに、このデルタシグマ変調器を備える信号増幅装置に関する。
背景技術
従来より、オーディオ信号の可聴帯域におけるS/N比を向上する方法として、デルタシグマ変調方式が知られている。このデルタシグマ変調方式は、ノイズシェーピング技術により、例えば16ビット以上のPCMデジタル信号を1ビットから数ビットという低ビット数の量子化信号に変換し、数ビットのローカルD/A変換器でアナログ信号に再生することができる。
ここで、デルタシグマ変調方式を利用したオーディオ信号の再生について説明する。オーディオ信号を再生する再生装置9は、図1に示すように、デルタシグマ変調器90と、PWM(Pulse Width Modulation)変調器91と、スイッチングモジュール92と、LPF(Low Pass Filter)93と、スピーカ94とを備えている。
デルタシグマ変調器90は、図2に示すように、オーディオ信号が入力される入力端子190と、オーディオ信号と遅延信号とを減算する減算器191と、減算器191の出力を積分する積分器192と、積分器192の出力を低ビット数のデジタル信号に量子化する量子化器193と、量子化器193の出力S1を1クロック(量子化器の動作クロック)分だけ遅延して上記減算器191に遅延信号として入力する遅延回路194とを備える。デルタシグマ変調器90では、入力オーディオ信号のサンプリング周波数の半分の周波数までの帯域であるナイキスト帯域に量子化雑音を少なく、ナイキスト帯域以上の周波数帯に量子化雑音を多く分布したオーディオ信号を生成する。例えば、入力オーディオ信号は、24ビット、サンプリング周波数768kHz(=48kHz×16)のデジタル・オーディオデータ、出力オーディオ信号は、6ビット、サンプリング周波数768kHzのデジタル信号である。上記出力オーディオ信号S1をPWM変調器91に入力する。PWM変調器91では、入力されたオーディオ信号にPWM変調を行う。
PWM変調されたオーディオ信号S2は、スイッチングモジュール92により所定の大きさのパルス信号に増幅され、LPF93を介して可聴帯域のオーディオ信号がスピーカ94から出力される。
スイッチングモジュール92は、通常、入力信号よりも高い電源電圧、例えば20V〜50Vで動作するため、出力信号に歪みを発生する。また、上記出力信号は、LPF93やスピーカ94のコイルにより発生した逆起電力の影響も受け、理想的な波形とはなり難い。
例えば、図3に示すように、上述した再生装置9では、PWM変調器91によりPWM変調された信号S2に対して、スイッチングモジュール92で増幅された信号S3が、立上がりでTrise分、立下がりでTfall分だけ信号の遅れが生じ、結果的に信号S2と信号S3とでパルス幅が異なる問題が生じる。信号S3では、立上がり及び立下がりでリンギングが発生し、信号S2のような波形が得られない問題がある。
さらに、スイッチングモジュール92で増幅された信号S3によりスピーカ94を駆動するD級増幅器においては、信号S3の歪みがそのままオーディオ信号の歪みとなってスピーカ94から出力されるために、歪み率やS/N比等のオーディオ特性が劣化する問題がある。
この歪みを解消するために、例えば、特開平9−214259号公報に記載されるようなD級電力増幅器が提案されている。このD級電力増幅器は、パワースイッチで発生する電源リップルによる波形歪みやスイッチ部動作に伴うオーバシュートやリンギング等による波形歪みを抑える。
このD級電力増幅器は、上述したようなデルタシグマ変調部と、デルタシグマ変調部の出力信号を電力増幅するパワースイッチと、パワースイッチの出力を平滑する第1のLPFと、デルタシグマ変調部の出力信号を遅延するディレイと、パワースイッチの出力信号の振幅を減衰する減衰器と、ディレイの出力信号減衰器の出力信号との差を算出する加算器と、加算器の出力信号を平滑する第2のLPFと、第2のLPFの出力信号に基づき量子化器の基準レベルを選択する選択回路とを備えている。入力信号は、デルタシグマ変調部で2値信号に変換される。この2値信号は、パワースイッチで電力増幅され、第1のLPFで平滑されて負荷に供給される。一方、ディレイは、デルタシグマ変調部の出力を遅延する。減衰器は、パワースイッチの出力信号の振幅をディレイの出力信号の振幅と同等に減衰する。そして、加算器は、ディレイの出力信号と減衰器の出力信号との差を算出し、第2のLPFでこれを平滑することでパワースイッチで発生した波形歪みを検出する。選択回路は、この波形歪み量に応じて1ビット量子化器の基準レベルを選択する。その結果、デルタシグマ変調部は、波形歪みをキャンセルするよう入力信号を2値信号に変換する。このようにして、波形歪みをキャンセルしている。
上記公報に記載されたD級電力増幅器は、量子化器の基準レベルを変動させるため、量子化器にレベルの高い信号が入力された場合、信号がクリップしてしまう問題がある。また、上記D級電力増幅器は、このクリップをさせないように量子化器に入力する信号のレベルを低く抑えた場合、S/N比が劣ってしまう問題がある。
また、スイッチングモジュールで増幅された信号によりスピーカを駆動するD級増幅器においては、信号の歪みがそのままオーディオ信号の歪みとなってスピーカから出力されるために、歪み率やS/N比等のオーディオ特性が劣化する問題がある。
発明の開示
本発明の目的は、上述したような従来の装置が有している問題点を解消し得る新規なデルタシグマ変調装置及び信号増幅装置を提供することにある。
本発明の他の目的は、スイッチングモジュールで生じる歪みを予め補正するデルタシグマ変調装置及びそのデルタシグマ変調装置を用いた信号増幅装置を提供することにある。
本発明のさらに他の目的は、スイッチングモジュールで発生する歪みを帰還回路により予め補正する信号増幅装置を提供することにある。
上記したような目的を達成するために提案される本発明に係るデルタシグマ変調装置は、量子化器を有し、この量子化器の出力あるいは量子化誤差を帰還信号として入力側に帰還するデルタシグマ変調装置であって、量子化器の出力信号あるいは量子化誤差を補正して帰還信号とする補正回路を備え、このデルタシグマ変調装置の後段に接続される回路によって生じる歪みを、補正回路によって補正する。
本発明に係るデルタシグマ変調装置は、このデルタシグマ変調装置より後段に接続されている回路が発生する歪みを補正する補正回路を量子化器の出力あるいは量子化誤差から入力側への帰還経路中に設置し、このデルタシグマ変調装置より後段に接続されている回路が発生する歪みを予め補正する。
本発明に係る他のデルタシグマ変調装置は、量子化器を有し、この量子化器の出力あるいは量子化誤差を帰還信号として入力側に帰還するデルタシグマ変調装置であって、量子化器の出力信号を補正して、このデルタシグマ変調装置の後段に接続される回路に供給する補正回路を備え、後段の回路よって生じる歪みを補正回路によって補正する。
このデルタシグマ変調装置は、このデルタシグマ変調装置より後段に接続されている回路が発生する歪みを補正する補正回路を量子化器と後段に接続される回路との間に設置し、このデルタシグマ変調装置より後段に接続されている回路が発生する歪みを予め補正する。
上述した目的を達成するために提案される本発明に係る信号増幅装置は、量子化器を有し、この量子化器の出力あるいは量子化誤差を帰還信号として入力側に帰還するデルタシグマ変調器と、デルタシグマ変調器から出力された信号をパルス幅変調するパルス幅変調器と、パルス幅変調器から出力されたPWM信号を増幅して出力信号を得る増幅器と、PWM信号と出力信号とから増幅器における歪み量を検出する検出手段と、検出手段で検出した歪み量に応じて、デルタシグマ変調器の量子化器の出力を補正して帰還信号とする補正回路とを備える。
この信号増幅装置は、検出手段で増幅手段に入出力する信号を比較し、それらの信号の立上がり時間差と立下がり時間差とを検出し、検出した立上がり時間差と立下がり時間差とから増幅器以降に接続されている回路の特性により増幅器出力に生じる歪み量を算出し、この算出した歪み量をデルタシグマ変調器に帰還する。
本発明に係る他の信号増幅装置は、デルタシグマ変調器と、デルタシグマ変調器から出力される信号を、補正信号に基づいて補正する補正回路と、補正回路から出力される信号をパルス幅変調するパルス幅変調器と、パルス幅変調器から出力されたPWM信号を増幅して出力信号を得る増幅器と、PWM信号と出力信号とから上記増幅器における歪み量を検出し、検出した歪み量に応じた上記補正信号を提供する検出手段とを備える。
この信号増幅装置は、検出手段で増幅手段に入出力する信号を比較し、それらの信号の立上がり時間差と立下がり時間差とを検出し、検出した立上がり時間差と立下がり時間差とから増幅器以降に接続されている回路の特性により増幅器出力に生じる歪み量を算出し、この算出した歪み量に応じた補正信号を補正回路に帰還する。
本発明のさらに他の目的、本発明によって得られる具体的な利点は、以下において図面を参照して説明される実施の形態の説明から一層明らかにされるであろう。
発明を実施するための最良の形態
以下、本発明に係るデルタシグマ変調装置及び信号増幅装置の実施の形態を図面を参照して説明する。
まず、本発明をD級電力増幅装置に適用した例を挙げて説明する。
本発明が適用されたD級電力増幅装置1は、図4に示すように、オーディオ信号をデルタシグマ変調するデルタシグマ変調器10と、デルタシグマ変調した信号をPWM(Pulse Width Modulation)変調するPWM変調器11と、PWM変調された信号S2を所定の大きさの信号に増幅するスイッチングモジュール12と、所定の大きさに増幅された信号S3にフィルタ処理を行い高域の周波数成分を除去するLPF(Low Pass Filter)13とを備える。LPF13で高域の周波数成分を除去された信号は、スピーカ14に供給され、可聴帯域のオーディオ信号が再生される。
ここで、デルタシグマ変調方法について説明する。信号を標本化する場合、アナログ信号の最高周波数f0の2倍がナイキスト周波数2f0であるが、このナイキスト周波数2f0より小さい標本化周波数f3で標本化すると、f3/2より高い周波数成分のスペクトルがf3/2に関して低周波数側に折り返されて出力されてくる。これを折り返し歪み又は折り返し雑音という。入力された信号を積分器に入力し、その出力を量子化器で低ビット数のビット・ストリーム信号に変換し、その信号を入力に一種の負帰還をかけると、積分器の入力は入力信号とデジタル変換された信号の誤差であり、これが0になるようにデジタル出力が出るようになる。このような変調方法をデルタシグマ変調方法という。ループ内の積分器は、量子化ノイズを高域に追いやるノイズシェーピングの作用をもち、その作用は積分器の次数が高まるほど大きくなる。変換精度は、量子化器のサンプリング周波数が高いほどよくなる。そのため、オーバサンプリング技術を併用することが多い。
デルタシグマ変調方法では、この折り返し歪みを防ぐ前処理(アンチエリアシング)を簡素化して行うことができる。入力信号の最高周波数f0と標本化周波数f3とが接近している場合、前処理回路(アンチエリアシング・フィルタ)は、急峻な特性が要求される。このようなアナログフィルタは実現が難しいため、少なからず信号にも悪影響を与える。そこで、本来の標本化周波数f3より高い周波数で量子化を行うと、ナイキスト周波数2f0も高い周波数帯域に移動するので、ゆるやかな特性のアナログフィルタで済み、信号への影響も少なくなる。その後、本来のナイキスト周波数2f0以上の信号成分を除去し、データを所定の間隔で間引く。したがって、デルタシグマ変調方法では、信号に悪影響を与えることなく高い周波数成分の信号を除去することができる。
デルタシグマ変調方法は、高い周波数成分の信号を除去することにより、入力データより量子化ビット数の少ないデータに変換することができる。さらにノイズシェーピングという作用を持ち合わせているので、量子化ビット数を減らすこともできる。
なお、デルタシグマ変調方法は、D/A変換を行う場合やA/D変換を行う場合にも応用できる。D/A変換を行う場合、デルタシグマ変調器10は全てデジタル回路で組むことになり、減算器や積分器等もデジタル回路となる。
デルタシグマ変調方式によるデータ変換では、全高調波歪率(全高調波成分と信号の比)やS/N比などのオーディオ特性を比較的容易に高性能に実現可能であり、ノイズシェーピング技術により、例えば、16ビット以上のPCMデジタル信号を1ビットから数ビットの低ビット数の量子化信号に変換し、数ビットのローカル変換器で所望の出力信号に再生することが可能である。
上述したデルタシグマ変調方法により信号にデルタシグマ変調を行うデルタシグマ変調器10は、図5に示すように、オーディオ信号が入力される入力端子100と、オーディオ信号と遅延信号とを減算する減算器101と、減算器101の出力を積分する積分器102と、積分器102の出力を量子化して出力する量子化器103と、後述する補正テーブル106を内蔵している補正回路104と、補正回路104の出力信号S4を1クロック(量子化器103の動作クロック)分だけ遅延して上記減算器101に遅延信号として入力する遅延回路107とを備える。例えば、入力オーディオ信号は、24ビット、サンプリング周波数768kHz(=48kHz×16)のデジタル・オーディオデータ、出力オーディオ信号は、6ビット、サンプリング周波数768kHzのデジタル信号である。
スイッチングモジュール12は、スイッチング動作により信号を増幅する増幅器である。スイッチングモジュール12は、電源をON及びOFFするためのスイッチ回路であり、ONにすると最大の電力が供給され、OFFにすると電力の供給が行われなくなる。このON及びOFFを、同じインターバルで繰り返すと、半分の平均出力が得られ、ONの時間が長ければ大きな出力となり、短ければ小さな出力となる。スイッチングモジュール12は、このON及びOFFの比率によって、得られる平均出力の変化を利用した増幅器である。なお、スイッチングモジュール12は、PWM変調器11から入力される信号のパルス幅の大小に応じて、スイッチのON及びOFFの比率を制御する。
また、スイッチングモジュール12は、通常、入力信号に比べて高い電源電圧で動作するため出力信号に歪みが生じる。また、LPF13によっても歪みが生じる。本発明では、歪みを発生するスイッチングモジュール12及びLPF13の特性を考慮した補正テーブル106を有する補正回路104をデルタシグマ変調器10に設置することで、デルタシグマ変調器10より後段で発生する歪みを、予め補正するようにデルタシグマ変調出力を補正して、PWM変調器11及びスイッチングモジュール12で増幅する際にその歪みを打ち消すよう動作する。以下に補正回路104が有する補正テーブル106について説明する。
補正回路104は、図5に示すように、変換回路105と補正テーブル106で構成される。補正テーブル106は、量子化器103で量子化された信号S1をPWM変調器11でパルス信号S2に変調し、パルス信号S2をスイッチングモジュール12で所定の大きさの信号S3に増幅した際に、前述した図3に示すように、スイッチングモジュール12やLPF13で発生する歪みによりパルス信号S2のパルス幅T0と信号S3のパルス幅T1とが異なった場合、信号S3のパルス幅T1がパルス幅T0となるように、信号S1をスイッチングモジュール12やLPF13で発生する歪みを考慮した信号S4に変換するテーブルである。
量子化器103の出力信号S1は、補正回路104の補正テーブル106に応じて信号S4に補正され、入力側に戻される。例えば、図6に示すように、量子化器103の出力信号S1が、PWM変調器11の出力信号S2のパルス幅t0に相当する値y0であった場合、補正回路104の出力信号S4は、スイッチングモジュール12で所定の大きさに増幅された信号S3のパルス幅t1に相当する値y1として入力側に戻される。つまり、デルタシグマ変調器10では、パルス幅t0相当の値を出力しつつ、次の量子化ノイズの演算では、パルス幅t1相当の値が出力されたものとして演算を行う。
なお、補正回路104は、ある入力信号に対して、所定の出力信号を決定する働きをし、組み合わせ論理回路やメモリにより実現する。信号S1が6ビットの場合、補正テーブルは、64ワードのメモリで実現でき、信号S1の値をこのメモリの参照アドレスに変換する機能を変換回路105が備えていてもよい。入力信号がアナログ信号である場合、この変換回路105はD/A変換で構成されていてもよい。
歪みは、スピーカ14や周囲温度等の要因によっても発生する。スイッチングモジュール12から出力された信号はこの歪みの影響も受けるので、補正回路104は、スピーカ14や周囲温度等の条件も考慮した補正テーブルを複数備え、使用される環境に応じて上記補正テーブルを切り換えてもよい。図5は、図示しない制御部から制御信号SSが供給され、その制御信号SSにより補正テーブルが選択される構成を示している。
他の例として、補正回路204は、図7に示すように、量子化器103とPWM変調器11との間に設置してもよい。この場合、デルタシグマ変調器210のうち、減算器101、積分器102、量子化器103及び遅延回路107で構成される部分は通常のデルタシグマ変調回路である。補正回路204に備わる補正テーブル206は、前述の補正テーブル106と構成は同じであるが、出力信号S1に対応する出力信号S4の値が異なる。例えば量子化器103の出力信号S1が、PWM変調器11の出力信号S2のパルス幅t0に相当する値y0であった場合、補正回路204の出力信号S4は、スイッチングモジュール12で所定の大きさに増幅された信号S3のパルス幅t1がt0に等しくなるような値y2として出力される。つまり、デルタシグマ変調器210では、内部の量子化器103がパルス幅t0相当の値を出力しつつ、続くPWM変調器11を介してスイッチングモジュール12の出力信号S3のパルス幅がt0になるように、補正回路204により出力値を補正する。変換回路205は、前述の変換回路105と同様に機能する。同様に、図示しない制御部から制御信号SSが供給され、その制御信号SSにより複数の補正テーブルのうち1つが選択される構成としてもよい。
上述のように構成されたD級電力増幅装置1は、デルタシグマ変調器10の量子化器103と遅延回路107の間又はデルタシグマ変調器210とPWM変調器11との間にスイッチングモジュール12やLPF13で発生する歪みを考慮した補正回路104又は204を設置して、デルタシグマ変調器10又は210から出力された信号をPWM変調器11でPWM変調し、PWM変調された信号をスイッチングモジュール12で所定の大きさの信号に増幅する際に、補正回路104又は204で考慮したスイッチングモジュール12やLPF13で発生する歪みを打ち消すことにより、オーディオ特性の劣化を防ぐことができる。
D級電力増幅装置1は、スイッチングモジュール12、LPF13及びスピーカ14で発生する歪みの影響を予測制御するため、スイッチングモジュール12、LPF13及びスピーカ14の間にノイズ混入の原因となる検出回路等を挿入する必要がないため、簡単にシステムを構成することができる。D級電力増幅装置1は、デジタル信号処理による予測制御によりスイッチングモジュール12の歪みを補償するため、電源リップル等のノイズによる影響がなく、さらに、補正テーブルによる予測制御のため、大電力出力時の補正でも、デルタシグマ変調器10又は210が発振しない値を予め選んでおくことができる。
上述した第1の実施の形態では、1次のデルタシグマ変調器を用いた例を述べたが、高次のデルタシグマ変調器を用いてもよい。後述される例のように、量子化器の入出力信号の差分、つまり量子化誤差を入力側に帰還する構成のデルタシグマ変調器にも適用でき、量子化器の出力信号あるいは量子化誤差に対して同様に補正すればよい。
次に、本発明の第2の実施の形態について図面を参照しながら詳細に説明する。
この例は、本発明を図8に示すようなBTL(Bridge Tied Load)接続によるD級電力増幅装置2に適用したものである。
ここで、電力増幅器の接続形態について説明する。電力増幅器には、2つのチャンネルをステレオで使用するノーマル接続と、2つのチャンネルをモノラルで使用するBTL接続とがある。BTL接続では、位相が反転した信号を2つの増幅器に入力し、スピーカで合成する。また、BTL接続では、スピーカ端子はそれぞれチャンネルの+側のみを使用する。BTL接続することにより、出力信号が大幅に増加し音質が向上する。
上述のような特徴を有するBTL接続によるD級電力増幅装置2は、オーディオ信号をデルタシグマ変調するデルタシグマ変調器20と、デルタシグマ変調した信号をPWM変調するPWM変調器21と、PWM変調した信号を所定の大きさの信号に増幅する第1のスイッチングモジュール22と、第1のスイッチングモジュール22により所定の大きさに増幅した信号にフィルタ処理を行い高域の周波数成分を除去する第1のLPF23と、PWM変調した信号を所定の大きさの信号に増幅する第2のスイッチングモジュール24と、第2のスイッチングモジュール24により所定の大きさに増幅した信号にフィルタ処理を行い高域の周波数成分を除去する第2のLPF25とを備える。第1のLPF23及び第2のLPF25で高域の周波数成分を除去された信号は、スピーカ26に供給されて合成される。
デルタシグマ変調方法は、前述した第1の実施の形態で説明したとおりであるので、更なる詳細な説明は省略する。
デルタシグマ変調器20は、図9に示すように、オーディオ信号が入力される入力端子110と、オーディオ信号と遅延信号とを減算する減算器111と、減算器111の出力を積分する積分器112と、積分器112の出力を量子化して出力する量子化器113と、後述する補正テーブル116を内蔵している補正回路114と、補正回路114の出力信号を1クロック(量子化器113の動作クロック)分だけ遅延して上記減算器111に遅延信号として入力する遅延回路117とを備える。
第1のスイッチングモジュール22及び第2のスイッチングモジュール24の動作については、前述した第1の実施の形態で説明したスイッチングモジュール12と同様であるので、更なる詳細な説明は省略する。
D級電力増幅装置2が備える第1のスイッチングモジュール22及び第2のスイッチングモジュール24は、通常は、入力信号に比べて高い電源電圧で動作するため出力信号に歪みを発生する。第1のLPF23及び第2のLPF25によってもコイルにより発生した逆起電力の影響から出力信号に歪みを発生する。本発明では、歪みを発生する第1のスイッチングモジュール22及び第2のスイッチングモジュール24と第1のLPF23及び第2のLPF25との特性を考慮した補正テーブル116を有する補正回路114をデルタシグマ変調器20に設置することで、第1のスイッチングモジュール22及び第2のスイッチングモジュール24と第1のLPF23及び第2のLPF25との歪みを予め打ち消す補正を行う。以下に補正回路114が有する補正テーブルについて説明する。
量子化器113で量子化した信号S5をPWM変調器21でパルス信号S6とパルス信号S7とに変調し、パルス信号S6を第1のスイッチングモジュール22で所定の大きさの信号S8に増幅し、パルス信号S7を第2のスイッチングモジュール24で所定の大きさの信号S9に増幅した際に、例えば、図10に示すように、信号S9にリンギングが発生した場合、このリンギングにより第1のスイッチングモジュール22の動作が影響を受け、結果として図10に示すように、立下がりのタイミングが変化し、パルス幅が変わってしまう。パルス幅が所望の値と異なってしまう原因として他には、図3を参照して前述した各スイッチングモジュールにおける立上がり時間Trise、立下がり時間Tfallがそれぞれ異なることも、もちろんある。BTL接続による構成では、両方のスイッチングモジュールの出力信号S8及びS9による差動出力によりスピーカ26が駆動される。それぞれのスイッチングモジュール22、24の出力において歪みが発生するとしても、結果的にそれらの差動出力における歪みを補正できればよい。そこで、補正回路114では、信号S5をこれらのスイッチングモジュール22、24の出力信号S8及びS9の差動出力で歪みを発生させないように考慮した信号S10に変換する補正テーブル116を有している。補正回路114は、ある入力信号に対して、所定の出力信号を決定する働きをし、組み合わせ回路やメモリにより実現する。例えば、出力信号が6ビットの場合、補正テーブルは、64ワードのメモリで実現でき、信号S5の値をこのメモリの参照アドレスに変換する機能を変換回路115が備えていてもよい。入力信号がアナログ信号である場合、この変換回路115はD/A変換で構成されていてもよい。
歪みは、スピーカ26や周囲温度等の要因によっても発生する。第1のスイッチングモジュール22及び第2のスイッチングモジュール24から出力された信号はこの歪みの影響も受けるので、補正回路114は、スピーカ26や周囲温度等の条件も考慮した補正テーブルを複数備え、使用される環境に応じて上記補正テーブルを切り換えてもよい。図9は、図示しない制御部から制御信号SSが供給され、その制御信号SSにより補正テーブルが選択される構成を示している。
さらに他の例として、補正回路214は、図11に示すように、量子化器113とPWM変調器21との間に設置してもよい。この場合、デルタシグマ変調器220のうち、減算器111、積分器112、量子化器113及び遅延回路117で構成される部分は通常のデルタシグマ変調回路である。補正回路214に備わる補正テーブル216は、前述の補正テーブル116と構成は同じであるが、出力信号S5に対応する出力信号S10の値が異なる。例えば量子化器113の出力信号S5が、PWM変調器21の出力信号S6及びS7の差動出力パルス幅t0に相当する値y0であった場合、補正回路214の出力信号S10は、スイッチングモジュール22、24で所定の大きさに増幅された信号S8、S9の差動出力パルス幅t1がt0に等しくなるような値y2として出力される。つまり、デルタシグマ変調器220では、内部の量子化器113がパルス幅t0相当の値を出力しつつ、続くPWM変調器21を介してスイッチングモジュール22、24の出力信号S8、S9の差動出力パルス幅がt0になるように、補正回路214により出力値を補正する。変換回路215は前述の変換回路115と同様に機能する。また、同様に、図示しない制御部から制御信号SSが供給され、その制御信号SSにより複数の補正テーブルのうち1つが選択される構成としてもよい。
上記のように構成されたD級電力増幅装置2は、デルタシグマ変調器20の量子化器113と遅延回路117の間又はデルタシグマ変調器220とPWM変調器21との間に、第1のスイッチングモジュール22及び第2のスイッチングモジュール24や第1のLPF23及び第2のLPF25で発生する歪みを考慮した補正回路114又は214を設置して、デルタシグマ変調器20又は220から出力された信号をPWM変調器21でPWM変調し、PWM変調された信号をそれぞれ第1のスイッチングモジュール22及び第2のスイッチングモジュール24で所定の大きさの信号に増幅する際に、補正回路114又は214で考慮した第1のスイッチングモジュール22及び第2のスイッチングモジュール24や第1のLPF23及び第2のLPF25で発生する歪みを打ち消すことにより、オーディオ特性の劣化を防ぐことができる。
本例のD級電力増幅装置2は、第1のスイッチングモジュール22及び第2のスイッチングモジュール24、第1のLPF23及び第2のLPF25、スピーカ26で発生する歪みの影響を予測制御するため、第1のスイッチングモジュール22及び第2のスイッチングモジュール24、第1のLPF23及び第2のLPF25、スピーカ26の間にノイズ混入の原因となる検出回路等を挿入する必要がないため、簡単にシステムを構成することができる。D級電力増幅装置2は、デジタル信号処理による予測制御により第1のスイッチングモジュール22及び第2のスイッチングモジュール24の歪みを補償するため、電源リップル等のノイズによる影響がなく、さらに、補正テーブルによる予測制御のため、大電力出力時の補正でも、デルタシグマ変調器20又は220が発振しない値を予め選んでおくことができる。
上述した本発明の第2の実施の形態では、1次のデルタシグマ変調器を用いた例を述べたが、高次のデルタシグマ変調器を用いてもよい。後述される例のように、量子化器の入出力信号の差分、つまり量子化誤差を入力側に帰還する構成のデルタシグマ変調器にも適用できる。
次に、本発明の第3の実施の形態について図面を参照しながら詳細に説明する。なお、前述の実施の形態で説明した機能ブロックと同様の機能を有するものには同じ符号を付して詳細な説明は省略する。
本発明は、例えば図12に示すようなD級電力増幅装置3に適用される。
D級電力増幅装置3は、オーディオ信号をデルタシグマ変調するデルタシグマ変調器30と、デルタシグマ変調した信号をPWM変調するPWM変調器31と、PWM変調した信号S2を所定の大きさの信号S3に増幅するスイッチングモジュール32と、PWM変調した信号S2を所定の大きさの電圧に変換する第1のレベル変換器33と、スイッチングモジュール32で所定の大きさに増幅した信号S3を所定の大きさの電圧に変換する第2のレベル変換器34と、第1のレベル変換器33の出力信号S21及び第2のレベル変換器34の出力信号S31から立上がり部分の時間差を検出する立上がり検出器35と、第1のレベル変換器33の出力信号S21及び第2のレベル変換器34の出力信号S31から立下がり部分の時間差を検出する立下がり検出器36と、立上がり検出器35の出力信号S41及び立下がり検出器36の出力信号S51から歪み量を算出する算出部37と、スイッチングモジュール32で所定の大きさに増幅した信号S3にフィルタ処理を行い高域の周波数成分を除去するLPF38とを備える。LPF38で高域の周波数成分が除去された信号は、スピーカ39に供給され、可聴帯域のオーディオ信号が再生される。
デルタシグマ変調方法により信号にデルタシグマ変調を行うデルタシグマ変調器30は、図13に示すように、オーディオ信号が入力される入力端子100と、オーディオ信号と遅延信号とを減算する減算器101と、減算器101の出力を積分する積分器102と、積分器102の出力を量子化して出力する量子化器103と、量子化器103の出力信号S1と算出部37の出力信号SCとを加算する加算器108と、加算器108の出力信号を1クロック(量子化器103の動作クロック)分だけ遅延して減算器101に遅延信号として入力する遅延回路107とを備える。なお、算出部37の出力信号SCを量子化器103の出力信号に対して適正な値に変換する必要がある場合、算出部37の出力信号SCを量子化器103の出力信号に対して適正な値に補正する補正回路を算出部37と加算器108との間に設置することとする。
他の例として、デルタシグマ変調器230は、図14に示すように、オーディオ信号が入力される入力端子110と、オーディオ信号と遅延信号とを減算する減算器111と、減算器111の出力を量子化する量子化器113と、減算器111の出力信号、量子化器113の出力信号及び算出部37の出力信号を加算及び/又は減算する加算器118と、加算器118の出力信号を1クロック(量子化器113の動作クロック)分だけ遅延して減算器111に遅延信号として入力する遅延回路117とを備える構成でもよい。この加算器118においては、量子化器113の入力信号と出力信号との差分、つまり量子化誤差に対して、算出部37の出力信号SCにより補正して遅延回路117に出力する動作をする。なお、算出部37の出力信号SCを量子化器113の出力信号に対して適正な値に変換する必要がある場合、算出部37の出力信号SCを量子化器113の出力信号に対して適正な値に補正する補正回路を算出部37と加算器118との間に設置する。
スイッチングモジュール32は、前述した図4に示すスイッチングモジュール12と同様、スイッチング動作により信号を増幅する増幅器である。スイッチングモジュール32は、通常、入力信号に比べて高い電源電圧で動作するため出力信号に歪みが発生する。さらに、図3を参照して説明したように、スイッチングモジュールにおける立上がり時間Trise、立下がり時間Tfallが異なることも、パルス幅が所望の値と異なってしまう原因として考えられる。LPF38、スピーカ39及び周囲温度等の要因によっても歪みが発生する。D級電力増幅器3では、PWM変調器31の出力信号S2のパルス幅と、上述の要因により歪んだスイッチングモジュール32の出力信号S3のパルス幅とからパルス幅の違いを検出し、スイッチングモジュール32、LPF38、スピーカ39及び周囲温度等の特性により発生した上述のパルス幅の違いを考慮した補正信号SCをデルタシグマ変調器30にフィードバックし、スイッチングモジュール32で増幅する際に打ち消す補正を行う。
以下、図15を参照して、フィードバックの動作について説明する。
第1のレベル変換器33は、PWM変調器31の出力信号S2を立上がり検出器35及び立下がり検出器36に適合した信号S21に変換する。第2のレベル変換器34は、スイッチングモジュール32の出力信号S3を立上がり検出器35及び立下がり検出器36に適合した信号S31に変換する。立上がり検出器35は、信号S21の立上がり時点と信号S31の立上がり時点とを比較してその差分(時間差)を検出する。立上がり検出器35は、図15に示すように、検出した差分から信号S41を生成し、算出部37に供給する。また、立下がり検出器36は、信号S21の立下がり時点と信号S31の立下がり時点とを比較してその差分(時間差)を検出する。立下がり検出器36は、検出した差分から信号S51を生成し、算出部37に供給する。算出部37は、立上がり検出器35から供給された信号S41及び立下がり検出器36から供給された信号S51から所定のクロック信号に基づきカウンタ信号SCを生成する。カウンタ信号SCは、スイッチングモジュール32及びLPF38等の特性により発生した歪み量に対応する値を表わしている。算出部37は、カウンタ信号SCをデルタシグマ変調器30の加算器108又は加算器118に補正信号として供給する。なお、算出部37は、図15に示すクリア信号を検出した場合、カウンタ信号SCをゼロに戻す作業を行う。クリア信号を出力するタイミングは、デルタシグマ変調器30の動作周期と同一とする。
このように構成されたD級電力増幅装置3は、スイッチングモジュール32、LPF38及びスピーカ39等の特性により発生する歪み量を第1のレベル変換器33、第2のレベル変換器34、立上がり検出器35、立下がり検出器36及び算出部37を介してデルタシグマ変調器30の加算器108又は加算器118にフィードバックし、デルタシグマ変調器30から出力された信号をPWM変調器31でPWM変調し、PWM変調された信号をスイッチングモジュール32で所定の大きさの信号に増幅する際に、フィードバックにより入力したスイッチングモジュール32、LPF38及びスピーカ39等の特性により発生する歪み量を打ち消すことにより、デルタシグマ変調処理のS/N比を悪化させることなく、オーディオ特性の劣化を防ぐことができる。
なお、立上がり検出器35及び立下がり検出器36が直接、PWM変調器31の出力信号S2及びスイッチングモジュール32の出力信号S3を処理できる場合、第1のレベル変換器33及び第2のレベル変換器34は不要となり、さらに、第1のレベル変換器33及び第2のレベル変換器34の位置に、遅延回路を設置して、信号S2と信号S3のタイミングを図ってもよい。
上述した第3の実施の形態では、1次のデルタシグマ変調器を用いた例を述べたが、高次のデルタシグマ変調器を用いてもよい。
次に、本発明の第4の実施の形態について図面を参照しながら詳細に説明する。
この例は、本発明を図16に示すようなD級電力増幅装置4に適用したものである。
D級電力増幅装置4は、オーディオ信号をデルタシグマ変調するデルタシグマ変調器40と、デルタシグマ変調した信号と算出部48の出力信号SCとを減算する減算器41と、減算器41の出力信号をPWM変調するPWM変調器42と、PWM変調した信号S2を所定の大きさの信号S3に増幅するスイッチングモジュール43と、PWM変調した信号S2を所定の大きさの電圧に変換する第1のレベル変換器44と、スイッチングモジュール43で所定の大きさに増幅した信号S3を所定の大きさの電圧に変換する第2のレベル変換器45と、第1のレベル変換器44の出力信号S21及び第2のレベル変換器45の出力信号S31からそれぞれの立ち上がり時点の差分(時間差)を検出する立上がり検出器46と、第1のレベル変換器44の出力信号S21及び第2のレベル変換器45の出力信号S31からそれぞれの立下がり時点の差分(時間差)を検出する立下がり検出器47と、立上がり検出器46の出力信号S41及び立下がり検出器47の出力信号S51から歪み量に対応する値を算出する算出部48と、スイッチングモジュール43で所定の大きさに増幅した信号S3にフィルタ処理を行い高域の周波数成分を除去するLPF49とを備える。また、LPF49で高域の周波数成分が除去された信号は、スピーカ50に供給され、可聴帯域のオーディオ信号が再生される。
デルタシグマ変調方法については、前述した第1の実施の形態で説明したとおりであるので、詳細な説明は省略する。
デルタシグマ変調器40は、図17に示すように、オーディオ信号が入力される入力端子120と、オーディオ信号と遅延信号とを減算する減算器121と、減算器121の出力を積分する積分器122と、積分器122の出力を量子化して出力する量子化器123と、量子化器123の出力信号S1を1クロック(量子化器123の動作クロック)分だけ遅延して減算器121に遅延信号として入力する遅延回路124とを備える。量子化器123の出力信号S1は、減算器41に供給される。
なお、算出部48の出力信号SCを量子化器123の出力信号に対して適正な値に変換する必要がある場合、算出部48の出力信号SCを量子化器123の出力信号に対して適正な値に補正する補正回路を算出部48と減算器41との間に設置する。
他の例として、デルタシグマ変調器240は、図18に示すように、オーディオ信号が入力される入力端子130と、オーディオ信号と遅延信号とを減算する減算器131と、減算器131の出力を量子化する量子化器132と、減算器131の出力信号と量子化器132の出力信号との間で減算する減算器133と、減算器133の出力信号を1クロック(量子化器132の動作クロック)分だけ遅延して減算器131に遅延信号として入力する遅延回路134とを備える構成でもよい。
この例においても、算出部48の出力信号SCを量子化器132の出力信号に対して適正な値に変換する必要がある場合、算出部48の出力信号SCを量子化器132の出力信号に対して適正な値に補正する補正回路を算出部48と減算器21との間に設置する。
スイッチングモジュール43の動作については、前述した第1の実施の形態で説明したスイッチングモジュール12の動作と同様であるので、詳細な説明は省略する。
D級電力増幅装置4が備えるスイッチングモジュール43は、通常、入力信号に比べて高い電源電圧で動作するため出力信号に歪みが発生する。さらに、図3を参照して説明したように、スイッチングモジュールにおける立上がり時間Tr ise、立下がり時間Tfallが異なることも、パルス幅が所望の値と異なってしまう原因として考えられる。歪みは、LPF49、スピーカ50及び周囲温度等の要因によっても発生する。D級電力増幅器4では、PWM変調器42の出力信号S2のパルス幅と、上述の要因により歪んだスイッチングモジュール43の出力信号S3のパルス幅とからそれらのパルス幅の違い(時間差)を検出し、スイッチングモジュール43及びLPF49等の特性により発生した上述のパルス幅の違いを考慮した補正信号SCをデルタシグマ変調器40にフィードバックし、スイッチングモジュール43で増幅する際に打ち消す補正を行う。以下にフィードバックの動作について説明する。
第1のレベル変換器44は、PWM変調器42の出力信号S2を立上がり検出器46及び立下がり検出器47に適合した信号S21に変換する。第2のレベル変換器45は、スイッチングモジュール43の出力信号S3を立上がり検出器46及び立下がり検出器47に適合した信号S31に変換する。立上がり検出器46は、信号S21の立上がり時点と信号S31の立上がり時点とを比較してその差分(時間差)を検出する。立上がり検出器46は、検出した差分から信号S41を生成し、算出部48に供給する。また、立下がり検出器47は、信号S21の立下がり時点と信号S31の立下がり時点とを比較してその差分(時間差)を検出する。立下がり検出器47は、検出した差分から信号S51を生成し、算出部48に供給する。算出部48は、供給された信号S41及び信号S51から所定のクロック信号に基づきカウンタ信号SCを生成する。カウンタ信号SCは、スイッチングモジュール43及びLPF49等の特性により発生した歪み量に対応する値を表わしている。算出部48は、カウンタ信号SCを減算器41に補正信号として供給する。なお、算出部48は、クリア信号を検出した場合、カウンタ信号SCをゼロに戻す作業を行う。クリア信号を出力するタイミングは、デルタシグマ変調器40の動作周期と同一とする。
このように構成されたD級電力増幅装置4は、スイッチングモジュール43及びLPF49等により発生する歪み量を第1のレベル変換器44、第2のレベル変換器45、立上がり検出器46、立下がり検出器47及び算出部48を介して減算器41にフィードバックし、減算器41から出力された信号をPWM変調器42でPWM変調し、PWM変調された信号をスイッチングモジュール43で所定の大きさの信号に増幅する際に、フィードバックにより入力したスイッチングモジュール43やLPF49等で発生する歪み量を打ち消すことにより、デルタシグマ変調処理のS/N比を悪化させることなく、オーディオ特性の劣化を防ぐことができる。
立上がり検出器46及び立下がり検出器47が直接PWM変調器42の出力信号S2及びスイッチングモジュール43の出力信号を処理できる場合、第1のレベル変換器44及び第2のレベル変換器45は不要となり、さらに、第1のレベル変換器44及び第2のレベル変換器45の位置に、遅延回路を設置して、信号S2と信号S3のタイミングを図ってもよい。
上述した第4の実施の形態では、1次のデルタシグマ変調器を用いた例を述べたが、高次のデルタシグマ変調器を用いてもよい。
産業上の利用可能性
以上詳細に説明したように、本発明に係るデルタシグマ変調装置では、増幅器及び/又はフィルタの特性を考慮した補正テーブルを有する補正回路をデルタシグマ変調器の量子化器と遅延回路との間又はデルタシグマ変調器とパルス幅変調器との間に設けることで、デルタシグマ変調器及びパルス幅変調器で変調した信号を増幅器で所定の大きさの信号に増幅する際に、補正回路で考慮した増幅器及び/又はフィルタで発生する歪みを打ち消し、オーディオ特性の劣化を防ぐことができる。
本発明に係る信号増幅装置では、パルス幅変調器より後段に接続されている回路の特性により発生する歪みを増幅器の入力信号及び出力信号の差分から検出し、検出した歪み量をデルタシグマ変調器あるいは減算器にフィードバックし、デルタシグマ変調器及びパルス幅変調器で変調した信号を増幅器で所定の大きさの信号に増幅する際に、フィードバックした歪み量を打ち消すので、デルタシグマ変調処理のS/N比を悪化させることなく、オーディオ特性の劣化を防ぐことができる。
【図面の簡単な説明】
図1は、オーディオ信号を再生する再生装置のブロック図である。
図2は、デルタシグマ変調器のブロック図である。
図3は、PWM変調された信号の波形とスイッチングモジュール12で増幅された信号の波形とを示す図である。
図4は、本発明を適用したオーディオ信号を増幅するD級電力増幅装置のブロック図である。
図5は、本発明を適用したD級電力増幅装置が備える第1のデルタシグマ変調器のブロック図である。
図6は、本発明を適用したD級電力増幅装置が備える補正回路の補正テーブルを示す図である。
図7は、本発明を適用したD級電力増幅装置が備える第2のデルタシグマ変調器のブロック図である。
図8は、本発明を適用したオーディオ信号を増幅するBTL接続によるD級電力増幅装置のブロック図である。
図9は、本発明を適用したBTL接続によるD級増幅装置が備える第1のデルタシグマ変調器のブロック図である。
図10は、第2のスイッチングモジュールのリンギングにより第1のスイッチングモジュールが影響を受けたときの波形を示す図である。
図11は、本発明を適用したBTL接続によるD級増幅装置が備える第2のデルタシグマ変調器のブロック図である。
図12は、本発明を適用したオーディオ信号を増幅するD級電力増幅装置のブロック図である。
図13は、本発明を適用したD級電力増幅装置が備える第3のデルタシグマ変調器のブロック図である。
図14は、本発明を適用したD級電力増幅装置が備える第4のデルタシグマ変調器のブロック図である。
図15は、PWM変調された信号の波形と、スイッチングモジュールで増幅された信号の波形と、立上がり成分の差分により生成した波形と、立下がり成分の差分により生成した波形と、カウンタ出力波形と、クリア信号の波形とを示す図である。
図16は、本発明を適用したオーディオ信号を増幅するD級電力増幅装置のブロック図である。
図17は、本発明を適用したD級電力増幅装置が備える第5のデルタシグマ変調器のブロック図である。
図18は、本発明を適用したD級電力増幅装置が備える第6のデルタシグマ変調器のブロック図である。
Claims (24)
- 量子化器を有し、この量子化器の出力あるいは量子化誤差を帰還信号として入力側に帰還するデルタシグマ変調装置において、
上記量子化器の出力あるいは量子化誤差を補正して上記帰還信号とする補正回路を備え、
このデルタシグマ変調装置の後段に接続される回路によって生じる歪みを、上記補正回路によって補正することを特徴とするデルタシグマ変調装置。 - 請求の範囲第1項記載のデルタシグマ変調装置において、
上記補正回路は、上記後段の回路によって生じる歪みを予め考慮して、上記量子化器の出力あるいは量子化誤差に対して補正を施すことを特徴とするデルタシグマ変調装置。 - 請求の範囲第2項記載のデルタシグマ変調装置において、
上記補正回路は、上記量子化器の出力あるいは量子化誤差と補正出力とを対応付けて記憶した補正テーブルを備え、供給される上記量子化器の出力あるいは量子化誤差に対応する上記補正出力を上記帰還信号として出力することを特徴とするデルタシグマ変調装置。 - 請求の範囲第3項記載のデルタシグマ変調装置において、
上記補正回路は、上記補正テーブルを複数備え、選択制御信号を供給されて上記複数の補正テーブルのうち1つを選択し、この選択された補正テーブルに基づいて上記補正出力を出力することを特徴とするデルタシグマ変調装置。 - 請求の範囲第1項記載のデルタシグマ変調装置において、
上記後段の回路は、上記量子化器の出力をパルス幅変調してパルス信号に変換するパルス幅変調回路と該パルス幅変調回路で変換されたパルス信号を増幅する増幅回路を含み、
上記補正回路が補正する歪みは、上記パルス幅変調回路で出力されたパルス信号のパルス幅と、上記増幅回路で出力されたパルス信号のパルス幅との差分に相当することを特徴とするデルタシグマ変調装置。 - 量子化器を有し、この量子化器の出力あるいは量子化誤差を帰還信号として入力側に帰還するデルタシグマ変調装置において、
上記量子化器の出力信号を補正して、このデルタシグマ変調装置の後段に接続される回路に供給する補正回路を備え、
上記後段の回路によって生じる歪みを、上記補正回路によって補正することを特徴とするデルタシグマ変調装置。 - 請求の範囲第6項記載のデルタシグマ変調装置において、
上記補正回路は、上記後段の回路によって生じる歪みを予め考慮して、上記量子化器の出力に対して補正を施すことを特徴とするデルタシグマ変調装置。 - 請求の範囲第7項記載のデルタシグマ変調装置において、
上記補正回路は、上記量子化器の出力と補正出力とを対応付けて記憶した補正テーブルを備え、供給される上記量子化器の出力に対応する上記補正出力を上記後段の回路に出力することを特徴とするデルタシグマ変調装置。 - 請求の範囲第8項記載のデルタシグマ変調装置において、
上記補正回路は、上記補正テーブルを複数備え、選択制御信号を供給されて上記複数の補正テーブルのうち1つを選択し、この選択された補正テーブルに基づいて上記補正出力を出力することを特徴とするデルタシグマ変調装置。 - 請求の範囲第6項記載のデルタシグマ変調装置において、
上記後段の回路は、上記量子化器の出力をパルス幅変調してパルス信号に変換するパルス幅変調回路と該パルス幅変調回路で変換されたパルス信号を増幅する増幅回路を含み、
上記補正回路が補正する歪みは、上記パルス幅変調回路で出力されたパルス信号のパルス幅と、上記増幅回路で出力されたパルス信号のパルス幅との差分に相当することを特徴とするデルタシグマ変調装置。 - 量子化器と補正回路を有し、この量子化器の出力あるいは量子化誤差を、上記補正回路により補正し帰還信号として入力側に帰還するデルタシグマ変調器と、
上記デルタシグマ変調器から出力された信号をパルス幅変調するパルス幅変調器と、
上記パルス幅変調器から出力されたPWM信号を増幅して出力信号を得る増幅器とを備え、
上記デルタシグマ変調器の後段に接続される回路によって生じる歪みを、上記補正回路によって補正することを特徴とする信号増幅装置。 - 請求の範囲第11項記載の信号増幅装置において、
上記補正回路は、上記量子化器の出力あるいは量子化誤差と補正出力とを対応付けて記憶した補正テーブルを備え、供給される上記量子化器の出力あるいは量子化誤差に対応する上記補正出力を上記帰還信号として出力することを特徴とする信号増幅装置。 - 請求の範囲第11項記載の信号増幅装置において、
上記PWM信号と上記出力信号とから、上記増幅器における歪み量を検出する検出手段を備え、上記検出手段で検出した歪み量に応じて、上記デルタシグマ変調器の量子化器の出力あるいは量子化誤差を、上記補正回路によって補正するを備えることを特徴とする信号増幅装置。 - 請求の範囲第13項記載の信号増幅装置において、
上記検出手段は、
上記PWM信号の立上がり時点と上記出力信号の立上がり時点との時間差を検出する立上がり検出手段と、
上記PWM信号の立下がり時点と上記出力信号との立下がりと時点の時間差を検出する立下がり検出手段と、
上記立上がり検出手段で検出した立上がり時間差と、上記立下がり検出手段で検出した立下がり時間差とから上記増幅器における歪み量を算出する算出手段とを備えることを特徴とする信号増幅装置。 - 請求の範囲第13項記載の信号増幅装置において、
上記検出手段は、上記算出手段で算出された歪み量を所定の補正値に変換する変換手段を備え、
上記補正回路は、上記量子化器の出力あるいは量子化誤差に対して上記変換手段で得られる補正値を加算あるいは減算することを特徴とする信号増幅装置。 - 請求の範囲第13項記載の信号増幅装置において、
上記検出手段は、
上記PWM信号を上記立上がり検出手段に適合するレベルの信号に変換して上記立上がり検出手段に供給する第1のレベル変換器と、
上記出力信号を上記立下がり検出手段に適合するレベルの信号に変換して上記立下がり検出手段に供給する第2のレベル変換器と
を備えることを特徴とする信号増幅装置。 - 請求の範囲第13項記載の信号増幅装置において、
上記検出手段は、
上記立上がり検出手段及び/又は上記立下がり検出手段の入力部に設け、上記PWM信号と上記出力信号のタイミングを合わせるための遅延回路を備えることを特徴とする信号増幅装置。 - デルタシグマ変調器と、
上記デルタシグマ変調器から出力される信号を、補正信号に基づいて補正する補正回路と、
上記補正回路から出力される信号をパルス幅変調するパルス幅変調器と、
上記パルス幅変調器から出力されたPWM信号を増幅して出力信号を得る増幅器とを備え、
上記デルタシグマ変調器の後段に接続される回路によって生じる歪みを、上記補正回路によって補正することを特徴とする信号増幅装置。 - 請求の範囲第18項記載の信号増幅装置において、
上記補正回路は、上記デルタシグマ変調器の出力と補正出力とを対応付けて記憶した補正テーブルを備え、供給される上記デルタシグマ変調器の出力に対応する上記補正出力を上記パルス幅変調器に出力することを特徴とする信号増幅装置。 - 請求の範囲第18項記載の信号増幅装置において、
上記PWM信号と上記出力信号とから、上記増幅器における歪み量を検出し、検出した歪み量に応じた上記補正信号を提供する検出手段とを備えることを特徴とする信号増幅装置。 - 請求の範囲第20項記載の信号増幅装置において、
上記検出手段は、
上記PWM信号の立上がり時点と上記出力信号の立上がり時点との時間差を検出する立上がり検出手段と、
上記PWM信号の立下がり時点と上記出力信号の立下がり時点との時間差を検出する立下がり検出手段と、
上記立上がり検出手段で検出した立上がり時間差と、上記立下がり検出手段で検出した立下がり時間差とから上記増幅器における歪み量を算出する算出手段とを備えることを特徴とする信号増幅装置。 - 請求の範囲第20項記載の信号増幅装置において、
上記検出手段は、上記算出手段で算出された歪み量を所定の補正値に変換する変換手段を備え、
上記補正回路は、上記量子化器の出力に対して上記変換手段で得られる補正信号を加算あるいは減算することを特徴とする信号増幅装置。 - 請求の範囲第20項記載の信号増幅装置において、
上記検出手段は、
上記PWM信号を上記立上がり検出手段に適合するレベルの信号に変換して上記立上がり検出手段に供給する第1のレベル変換器と、
上記出力信号を上記立下がり検出手段に適合するレベルの信号に変換して上記立下がり検出手段に供給する第2のレベル変換器と
を備えることを特徴とする信号増幅装置。 - 請求の範囲第20項記載の信号増幅装置において、
上記検出手段は、上記立上がり検出手段及び/又は上記立下がり検出手段の入力部に設け、上記PWM信号と上記出力信号のタイミングを合わせるための遅延回路を備えることを特徴とする信号増幅装置。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001303543 | 2001-09-28 | ||
JP2001303543 | 2001-09-28 | ||
PCT/JP2002/009507 WO2003030373A1 (fr) | 2001-09-28 | 2002-09-17 | Appareil de modulation delta-sigma et appareil d'amplification de signaux |
Publications (1)
Publication Number | Publication Date |
---|---|
JPWO2003030373A1 true JPWO2003030373A1 (ja) | 2005-01-20 |
Family
ID=19123612
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003533448A Pending JPWO2003030373A1 (ja) | 2001-09-28 | 2002-09-17 | デルタシグマ変調装置及び信号増幅装置 |
Country Status (5)
Country | Link |
---|---|
US (1) | US6795004B2 (ja) |
EP (1) | EP1435695B1 (ja) |
JP (1) | JPWO2003030373A1 (ja) |
CN (1) | CN100586026C (ja) |
WO (1) | WO2003030373A1 (ja) |
Families Citing this family (53)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7259704B2 (en) | 2003-03-28 | 2007-08-21 | Ess Technology, Inc. | System and method for compensating for error in a sigma delta circuit |
CN100344166C (zh) * | 2003-04-16 | 2007-10-17 | 华为技术有限公司 | 一种调制解调方法及装置 |
CN1333604C (zh) * | 2003-04-17 | 2007-08-22 | 华为技术有限公司 | 一种脉冲宽度调制方法及装置 |
JP2004328428A (ja) * | 2003-04-25 | 2004-11-18 | Pioneer Electronic Corp | Pwm信号発生器及びpwm信号発生方法並びにディジタル・アナログ変換器及びディジタルアンプ |
DE10320674B4 (de) * | 2003-05-08 | 2009-01-15 | Litef Gmbh | Pulsmodulator und Verfahren zur Pulsmodulation |
TW595120B (en) * | 2003-05-21 | 2004-06-21 | Sunplus Technology Co Ltd | Delta-Sigma modulator |
DE60308844T2 (de) * | 2003-06-17 | 2007-03-01 | Agilent Technologies, Inc., Palo Alto | Sigma-Delta-Modulator mit Pulsbreitenmodulations-Ausgang |
US7058464B2 (en) * | 2003-07-17 | 2006-06-06 | Ess Technology, Inc. | Device and method for signal processing |
JP2005295534A (ja) * | 2004-03-11 | 2005-10-20 | Matsushita Electric Ind Co Ltd | 送信変調装置 |
KR20060129544A (ko) * | 2004-04-09 | 2006-12-15 | 아우디오아시스 에이/에스 | 시그마 델타 변조기 |
US7146283B2 (en) * | 2004-08-16 | 2006-12-05 | National Instruments Corporation | Calibrating analog-to-digital systems using a precision reference and a pulse-width modulation circuit to reduce local and large signal nonlinearities |
GB0420508D0 (en) * | 2004-09-15 | 2004-10-20 | Koninkl Philips Electronics Nv | Pulse width modulated noise shaper and related method |
TWI253055B (en) * | 2004-10-11 | 2006-04-11 | Sunplus Technology Co Ltd | Sound playing device using sigma-delta pulse width modulation |
GB2419757B (en) * | 2004-11-01 | 2008-11-26 | Zetex Plc | A digital amplifier |
CN1797959B (zh) * | 2004-12-23 | 2012-06-27 | 凌阳科技股份有限公司 | 可消除失真的△-∑脉冲宽度调变的播音装置 |
KR100617960B1 (ko) * | 2005-02-24 | 2006-08-30 | 삼성전자주식회사 | 자가 발진형 펄스 폭 변조회로 및 펄스 폭 변조 방법 |
JP4791740B2 (ja) * | 2005-03-14 | 2011-10-12 | 旭化成エレクトロニクス株式会社 | デジタルスイッチングアンプ |
US7289050B1 (en) | 2005-06-27 | 2007-10-30 | Qualcomm Incorporated | Amplification method and apparatus |
KR101001115B1 (ko) * | 2005-06-27 | 2010-12-14 | 퀄컴 인코포레이티드 | 각종 증폭 관련 동작을 수행하기 위해 증폭기를 구현 및이용하는 방법 및 장치 |
US7570693B2 (en) * | 2005-09-26 | 2009-08-04 | Ess Technology, Inc. | Low noise digital to pulse width modulated converter with audio applications |
US7138935B1 (en) | 2005-09-26 | 2006-11-21 | Ess Technology, Inc. | Low noise digital to signal interval converter with audio applications |
US7116257B1 (en) | 2005-09-26 | 2006-10-03 | Ess Technology, Inc. | Low noise digital to analog converter with audio applications |
US7307565B1 (en) * | 2005-12-22 | 2007-12-11 | Cirrus Logic, Inc. | Signal processing system with delta-sigma modulation and FIR filter post processing to reduce near out of band noise |
US7466254B2 (en) * | 2006-02-03 | 2008-12-16 | L&L Engineering Llc | Systems and methods for digital control utilizing oversampling |
US7817074B2 (en) | 2006-02-14 | 2010-10-19 | Panasonic Corporation | D/A converter |
US7598714B2 (en) * | 2006-07-12 | 2009-10-06 | Harman International Industries, Incorporated | Amplifier employing interleaved signals for PWM ripple suppression |
JP4704328B2 (ja) * | 2006-12-27 | 2011-06-15 | シャープ株式会社 | Δς変調器、および、δς変調型デジタルアナログ変換器 |
US7889109B2 (en) * | 2006-12-27 | 2011-02-15 | Sharp Kabushiki Kaisha | ΔΣ modulation digital-analog converter, digital signal processing method, and AV device |
JP2009005073A (ja) * | 2007-06-21 | 2009-01-08 | Nec Electronics Corp | デジタルアナログ変換器と歪補正回路 |
JP5230139B2 (ja) * | 2007-08-07 | 2013-07-10 | セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー | 音声信号処理装置 |
ITVA20070076A1 (it) * | 2007-10-10 | 2009-04-11 | St Microelectronics Srl | "modulatore sigma_delta per applicazioni pwm con controllo di minima dinamica e dithering" |
NL1035333C2 (nl) * | 2008-04-23 | 2009-10-26 | Hypex Electronics B V | Werkwijze en stuurschakeling voor het sturen van pulsbreedtemodulatie. |
TWI403187B (zh) * | 2008-07-04 | 2013-07-21 | Acer Inc | 擴音系統、裝置以及方法 |
US8487546B2 (en) * | 2008-08-29 | 2013-07-16 | Cirrus Logic, Inc. | LED lighting system with accurate current control |
EP2202886B1 (en) * | 2008-12-24 | 2011-11-02 | STMicroelectronics Srl | Control apparatus for a load supply device |
JP5423266B2 (ja) * | 2009-09-14 | 2014-02-19 | 富士電機株式会社 | デジタル制御スイッチング電源装置 |
EP2544374B1 (en) * | 2011-07-08 | 2014-03-05 | Alcatel Lucent | Sigma delta digital to analog converter |
WO2013051641A1 (ja) | 2011-10-04 | 2013-04-11 | 住友電気工業株式会社 | バンドパス型δς変調器の設計方法、バンドパス型δς変調器、δς変調器を有する装置、及びδς変調を用いた方法 |
TWI479799B (zh) * | 2012-08-13 | 2015-04-01 | Richtek Technology Corp | 可降低零交叉失真的音訊信號處理電路及方法 |
JP5920109B2 (ja) * | 2012-08-23 | 2016-05-18 | 住友電気工業株式会社 | 歪補償装置、歪補償方法、歪補償プログラム、送信機、及び1bitオーディオ装置 |
FR2998407B1 (fr) * | 2012-11-21 | 2015-11-27 | Airbus Operations Sas | Systemes d affichages pour poste de pilotage d aeronef |
JP5958884B2 (ja) * | 2014-03-20 | 2016-08-02 | カシオ計算機株式会社 | D/a変換装置、d/a変換方法及び電子楽器 |
JP6271764B2 (ja) * | 2014-05-05 | 2018-01-31 | アルカテル−ルーセント | 無線周波数通信のための信号変調 |
JP6458354B2 (ja) * | 2014-05-13 | 2019-01-30 | 住友電気工業株式会社 | 歪補償装置の製造方法 |
WO2016103981A1 (ja) * | 2014-12-22 | 2016-06-30 | 住友電気工業株式会社 | Δς変調器及び送信機 |
JP6447386B2 (ja) | 2014-12-22 | 2019-01-09 | 住友電気工業株式会社 | Δς変調器及び送信機 |
JP2016134713A (ja) * | 2015-01-19 | 2016-07-25 | オンキヨー株式会社 | 信号変調回路 |
US9748940B2 (en) * | 2015-02-09 | 2017-08-29 | Marvell World Trade Ltd. | Pulse width modulation |
WO2017154126A1 (ja) * | 2016-03-09 | 2017-09-14 | 三菱電機株式会社 | パルスシフト回路及び周波数シンセサイザー |
US9800260B1 (en) * | 2016-11-04 | 2017-10-24 | Analog Devices Global | Method and apparatus to increase dynamic range in delta-sigma ADC using internal feedback across all integrators in loop-filter |
US10075180B2 (en) * | 2017-01-20 | 2018-09-11 | Mediatek Inc. | Circuits and methods for inter-symbol interference compensation |
US10211848B1 (en) * | 2018-03-27 | 2019-02-19 | Synaptics Incorporated | Delta sigma modulator systems and methods |
WO2020040068A1 (ja) * | 2018-08-24 | 2020-02-27 | ソニー株式会社 | 音声処理装置、音声処理方法及び音声処理プログラム |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0360222A (ja) * | 1989-07-28 | 1991-03-15 | Sansui Electric Co Ltd | オーディオ増幅器 |
JP3011424B2 (ja) * | 1990-01-24 | 2000-02-21 | 株式会社東芝 | A/d変換器 |
GB9103777D0 (en) * | 1991-02-22 | 1991-04-10 | B & W Loudspeakers | Analogue and digital convertors |
JP3289590B2 (ja) * | 1996-02-06 | 2002-06-10 | 松下電器産業株式会社 | D級電力増幅器 |
US6414614B1 (en) * | 1999-02-23 | 2002-07-02 | Cirrus Logic, Inc. | Power output stage compensation for digital output amplifiers |
DE60007087T2 (de) * | 1999-02-23 | 2005-07-07 | Audiologic, Inc., Boulder | Verfahren und gerät zur korrektur von delta-sigma-wandlern hoher ordnung |
US6373417B1 (en) * | 1999-02-23 | 2002-04-16 | Cirrus Logic, Inc. | Digital to analog converter using level and timing control signals to cancel noise |
US6359575B1 (en) * | 1999-12-09 | 2002-03-19 | National Instruments Corporation | Analog to digital converter having a digital to analog converter mode |
GB2357915B (en) * | 1999-12-30 | 2001-12-05 | John Francis Hope | A scheme for correcting distortion in an all-digital power amplifier |
US6414613B1 (en) * | 2000-01-05 | 2002-07-02 | Motorola, Inc. | Apparatus for noise shaping a pulse width modulation (PWM) signal and method therefor |
KR100365136B1 (ko) * | 2000-06-23 | 2003-01-24 | 네오피델리티 주식회사 | 실계수 디지털 잡음성형필터 및 그 제조방법 |
DK1326487T3 (da) * | 2002-01-03 | 2008-11-10 | Dialog Semiconductor Gmbh | Digital regulering af fluorescerende lamper |
-
2002
- 2002-09-17 US US10/416,443 patent/US6795004B2/en not_active Expired - Fee Related
- 2002-09-17 EP EP02800232A patent/EP1435695B1/en not_active Expired - Fee Related
- 2002-09-17 CN CN02803052A patent/CN100586026C/zh not_active Expired - Fee Related
- 2002-09-17 JP JP2003533448A patent/JPWO2003030373A1/ja active Pending
- 2002-09-17 WO PCT/JP2002/009507 patent/WO2003030373A1/ja active Application Filing
Also Published As
Publication number | Publication date |
---|---|
EP1435695A8 (en) | 2004-10-06 |
EP1435695B1 (en) | 2012-12-05 |
US6795004B2 (en) | 2004-09-21 |
EP1435695A4 (en) | 2005-04-06 |
CN100586026C (zh) | 2010-01-27 |
US20040046680A1 (en) | 2004-03-11 |
WO2003030373A1 (fr) | 2003-04-10 |
EP1435695A1 (en) | 2004-07-07 |
CN1476672A (zh) | 2004-02-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPWO2003030373A1 (ja) | デルタシグマ変調装置及び信号増幅装置 | |
US7276963B2 (en) | Switching power amplifier and method for amplifying a digital input signal | |
EP1227579B1 (en) | Method and apparatus for providing digital error correction for a class D power stage | |
US7586370B2 (en) | Class D amplifier | |
US7058464B2 (en) | Device and method for signal processing | |
EP3229371B1 (en) | Audio amplifier system | |
US6373417B1 (en) | Digital to analog converter using level and timing control signals to cancel noise | |
US10110182B2 (en) | Estimating voltage on speaker terminals driven by a class-D amplifier | |
US20060092063A1 (en) | PWM driver and class D amplifier using same | |
US7221297B2 (en) | D/A converter and output amplifying circuit | |
US7200187B2 (en) | Modulator for digital amplifier | |
JP2003110376A (ja) | 信号増幅装置 | |
JP3348019B2 (ja) | パルス波増幅装置 | |
JPWO2003005570A1 (ja) | 音声再生装置および方法、オーディオアンプ、オーディオアンプ用集積回路 | |
KR100497702B1 (ko) | 디지털데이터변환장치 | |
US7170360B2 (en) | Device and method for digital pulse width modulation | |
US7692567B2 (en) | Digital-to-analog converter and distortion correction circuit | |
JP3289590B2 (ja) | D級電力増幅器 | |
US6933872B2 (en) | Digital/analog converter circuit with a device for compensating nonlinear distortions | |
US10972123B1 (en) | Signal processing structure | |
JP6509726B2 (ja) | 可変の供給電圧のためのスイッチング増幅器 | |
JP2000307428A (ja) | 1ビット信号再生装置 | |
JP6670380B2 (ja) | デジタルアンプおよび出力装置 | |
JP3741962B2 (ja) | スイッチングアンプ | |
GB2357915A (en) | Correcting distortion in an all-digital power amplifier using transfer function data in a look-up table |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050728 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050728 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080325 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080722 |