JP2004328428A - Ｐｗｍ信号発生器及びｐｗｍ信号発生方法並びにディジタル・アナログ変換器及びディジタルアンプ - Google Patents
Ｐｗｍ信号発生器及びｐｗｍ信号発生方法並びにディジタル・アナログ変換器及びディジタルアンプ Download PDFInfo
- Publication number
- JP2004328428A JP2004328428A JP2003121163A JP2003121163A JP2004328428A JP 2004328428 A JP2004328428 A JP 2004328428A JP 2003121163 A JP2003121163 A JP 2003121163A JP 2003121163 A JP2003121163 A JP 2003121163A JP 2004328428 A JP2004328428 A JP 2004328428A
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- pulse width
- signal
- pwm
- digital signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
- 238000000034 method Methods 0.000 title claims abstract description 24
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 title claims description 11
- 238000013139 quantization Methods 0.000 claims description 11
- 238000001514 detection method Methods 0.000 claims 2
- 238000006243 chemical reaction Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 17
- 238000001228 spectrum Methods 0.000 description 14
- 230000007423 decrease Effects 0.000 description 3
- 230000000295 complement effect Effects 0.000 description 2
- 238000005070 sampling Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
- H03F3/217—Class D power amplifiers; Switching amplifiers
- H03F3/2173—Class D power amplifiers; Switching amplifiers of the bridge type
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
- H02M1/088—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters for the simultaneous control of series or parallel connected semiconductor devices
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
- H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
- H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
- H02M7/5387—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K7/00—Modulating pulses with a continuously-variable modulating signal
- H03K7/08—Duration or width modulation ; Duty cycle modulation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/82—Digital/analogue converters with intermediate conversion to time interval
- H03M1/822—Digital/analogue converters with intermediate conversion to time interval using pulse width modulation
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/0003—Details of control, feedback or regulation circuits
- H02M1/0012—Control circuits using digital or numerical techniques
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/82—Digital/analogue converters with intermediate conversion to time interval
Abstract
【課題】クロック周波数を２倍にすることなく高調波歪み及びノイズフロアの双方を低減させることができるＰＷＭ信号発生器及び発生方法並びにディジタル・アナログ変換器及びディジタルアンプを提供する。
【解決手段】パルス符号変調のディジタル信号が示す値に対応したパルス幅又は合計パルス幅を有し所定長の半分の位置を中心にして対称な位置関係の１つ又は２つのパルスをパルス幅変調信号として発生するＰＷＭ信号発生器及び発生方法であり、ディジタル信号が示す値に応じて第１パルスと第２パルスとを発生し、第１パルスと第２パルスとのパルス幅の差分を第１パルス幅変調信号として出力し、ディジタル信号が示す値が０であるとき第１パルスと第２パルスのパルス幅は等しく、ディジタル信号が示す値が１だけ変化すると第１及び第２パルスの一方のパルスのパルス幅は変化せず、第１及び第２パルスの他方のパルスのパルス幅が２スロットだけ変化する。
【選択図】 図１４
【解決手段】パルス符号変調のディジタル信号が示す値に対応したパルス幅又は合計パルス幅を有し所定長の半分の位置を中心にして対称な位置関係の１つ又は２つのパルスをパルス幅変調信号として発生するＰＷＭ信号発生器及び発生方法であり、ディジタル信号が示す値に応じて第１パルスと第２パルスとを発生し、第１パルスと第２パルスとのパルス幅の差分を第１パルス幅変調信号として出力し、ディジタル信号が示す値が０であるとき第１パルスと第２パルスのパルス幅は等しく、ディジタル信号が示す値が１だけ変化すると第１及び第２パルスの一方のパルスのパルス幅は変化せず、第１及び第２パルスの他方のパルスのパルス幅が２スロットだけ変化する。
【選択図】 図１４
Description
【０００１】
【発明が属する技術分野】
本発明は、パルス符号変調（ＰＣＭ）のディジタル信号に応じてパルス幅変調（ＰＷＭ）信号を発生するＰＷＭ信号発生器及びＰＷＭ信号発生方法並びにディジタル・アナログ変換器及びディジタルアンプに関する。
【０００２】
【従来の技術】
図１は従来のＰＷＭ信号発生器を用いたディジタル・アナログ変換器の構成を示している。ディジタル・アナログ変換器は、ディジタルインターフェース１、オーパサンプリング回路２、デルタシグマ変調器３、ＰＣＭ−ＰＷＭ変換器４、差動増幅器５及び低域フィルタ６を備えている。
【０００３】
図２は従来のＰＷＭ信号発生器を用いたディジタルアンプの構成を示している。このディジタルアンプは、ディジタルインターフェース１１、オーパサンプリング回路１２、ディジタルボリューム１３、デルタシグマ変調器１４、ＰＣＭ−ＰＷＭ変換器１５、パワースイッチング回路１６及び低域フィルタ１７を備えている。
【０００４】
図２のディジタルアンプでは、ディジタルボリューム１３が設けられ、図１に示したディジタル・アナログ変換器の差動増幅器５がパワースイッチング回路１６に置き換えられている点だけが異なり、その他は同一であるので、図２のディジタルアンプについて次に説明する。
ＣＤやＤＶＤ等のディスクから読み出されたディジタル信号はディジタルインターフェース１１を介してディジタルアンプ内に取り込まれ、そのディジタル信号のサンプリング周波数はオーパサンプリング回路１２によって引き上げられる。その後、ディジタル信号の利得はディジタルボリューム１３によって調整される。
【０００５】
デルタシグマ変調器１４は例えば、図３に示すように、減算器２１，２３、量子化器２２及びフィルタ２４からなるノイズシェーバによって構成され、利得調整されたディジタル信号の量子化ビット数を削減する。デルタシグマ変調器１４では、減算器２３から出力される量子化ノイズＮｑ（ｚ）がフィルタ２４（伝達関数Ｈ（ｚ））を介して入力側の減算器２１にフィードバックされる。この結果、量子化ノイズのスペクトラムはＮ’ｑ（ｚ）＝［１−Ｈ（ｚ）］Ｎｑ（ｚ）と変換される。フィルタ２４の伝達関数Ｈ（ｚ）を調整することにより図４（ａ）に示すように量子化ノイズを高周波数帯域にシフトしてオーディオ帯域のＳ／Ｎ比を確保することができる。なお、図４（ｂ）は図４（ａ）の周波数スペクトルの拡大図である。
【０００６】
デルタシグマ変調器１４の出力ディジタル信号はＰＣＭ−ＰＭＷ変換器１５によって２種類のＰＷＭ信号に変換される。ＰＷＭ信号はＰＷＭ＿ＡとＰＷＭ＿Ｂとからなり、パワースイッチング回路１６に供給される。パワースイッチング回路１６はＰＷＭ＿Ａ及びＰＷＭ＿ＢのＰＷＭ信号をＰＷＭ＿Ａ−ＰＷＭ＿Ｂの差成分からなるＰＷＭ変調信号に変換する。パワースイッチング回路１６は例えば、図５に示すような４つのスイッチ素子ＳＷ１〜ＳＷ４を有するＨブリッジスイッチング回路からなる。ＰＷＭ＿Ａ−ＰＷＭ＿Ｂの差信号は低域フィルタ１７を介してスピーカ１８に供給される。低域フィルタ７はＰＷＭ＿Ａ−ＰＷＭ＿Ｂの差信号中の低域成分であるオーディオ帯域信号をスピーカ１８に供給する。
【０００７】
しかしながら、ディジタルのＰＷＭは本質的に非線形処理であるため、信号成分に対して高周波歪みと混変調歪みとを、量子化ノイズ成分に対しては混変調歪みを発生させる。ノイズシェービングにより高域にシフトした量子化ノイズの混変調歪成分がオーディオ帯域に落ちてきてオーディオ帯域のノイズフロアを上昇させる。このため、デルタシグマ変調器の出力に比べてＰＷＭ出力は高周波歪み特性とＳ／Ｎ比とが悪化する。
【０００８】
図６はシングルサイデェッド（Ｓｉｎｇｌｅ Ｓｉｄｅｄ）２値ＰＷＭ信号の生成方法を示している。ＰＣＭ信号に応じたパルス幅を有するＰＷＭ信号ＰＷＭ＿Ａとそのノット信号であるＰＷＭ＿Ｂとが発生される。ＰＷＭ信号ＰＷＭ＿ＡとＰＷＭ＿Ｂとの差分ＰＷＭ＿Ａ−ＰＷＭ＿ＢがＰＷＭ変調信号である。そのＰＷＭ変調信号の周波数スペクトルは図７に示すようになり、図４に示したデルタシグマ変調器の出力に比べて高調波歪みが発生し、ノイズフロアが上昇している。
【０００９】
高調波歪みを低減させノイズフロアを下げるための従来技術としては、シングルサイデェッド３値ＰＷＭ、或いはダブルサイデェッド（Ｄｏｕｂｌｅ ｓｉｄｅｄ）３値ＰＷＭが知られている。シングルサイデェッド３値ＰＷＭ信号の生成方法は図８に示すように行われる。ＰＣＭ信号に応じたパルス幅を有するＰＷＭ信号ＰＷＭ＿Ａとその２の補数信号であるＰＷＭ＿Ｂとが発生される。ＰＷＭ信号ＰＷＭ＿ＡとＰＷＭ＿Ｂとの差分ＰＷＭ＿Ａ−ＰＷＭ＿ＢがＰＷＭ変調信号である。そのＰＷＭ変調信号の周波数スペクトルは図９に示すようになり、偶数次の高調波歪みがなくなり、ノイズフロアが減少している。
【００１０】
ダブルサイデェッド３値ＰＷＭ信号の生成方法は図１０に示すように行われる。ＰＣＭ信号に応じたパルス幅を有するＰＷＭ信号ＰＷＭ＿Ａとその２の補数信号であるＰＷＭ＿Ｂとが中心（この場合４）に対して対称となるように発生される。ＰＷＭ信号ＰＷＭ＿ＡとＰＷＭ＿Ｂとの差分ＰＷＭ＿Ａ−ＰＷＭ＿Ｂが最終的なＰＷＭ出力信号である。そのＰＷＭ出力信号の周波数スペクトルは図１１に示すようになり、奇数次の高調波歪みがなくなり、シングルサイデェッド３値ＰＷＭに比べてノイズフロアが更に減少している。
【００１１】
【発明が解決しようとする課題】
上記したように、高調波歪みを減らし、ノイズフロアを下げるたるにシングルサイデェッド３値ＰＷＭを用いた場合には、偶数次高調波歪みは原理的に除去することができる。しかしながら、奇数次高調波歪みは依然大きいという問題点があった。一方、ダブルサイデェッド３値ＰＷＭの場合には、偶数次高調波歪みが除去され、奇数次高調波歪みも小さくなり、ノイズフロアも低いという理想的な変調が行われる。しかしながら、奇数のＰＣＭ信号に対してもＰＷＭ＿ＡとＰＷＭ＿Ｂとを中心に対して対称になるように生成しなければならないので、シングルサイデェッドＰＷＭに比べてクロック周波数を２倍にする必要があり、構成が複雑になるという問題点があった。
【００１２】
そこで、本発明が解決しようとする課題には、上記の問題点が一例として挙げられ、クロック周波数を２倍にすることなく高調波歪み及びノイズフロアの双方を低減させることができるＰＷＭ信号発生器及び発生方法並びにディジタル・アナログ変換器及びディジタルアンプを提供することが本発明の目的である。
【００１３】
【課題を解決するための手段】
本発明のＰＷＭ信号発生器は、パルス符号変調のディジタル信号が示す値に対応したパルス幅又は合計パルス幅を有し所定長の半分の位置を中心にして対称な位置関係の１つ又は２つのパルスを第１パルス幅変調信号として発生する信号発生手段を備えたＰＷＭ信号発生器であって、前記信号発生手段は、前記ディジタル信号が示す値に応じて第１パルスと第２パルスとを発生するＰＣＭ−ＰＷＭ変換器と、前記第１パルスと前記第２パルスとのパルス幅の差分を前記第１パルス幅変調信号として出力する差分検出器とからなり、前記ディジタル信号が示す値が０であるとき前記第１パルスと前記第２パルスのパルス幅は等しく、前記ディジタル信号が示す値が１だけ変化すると前記第１及び第２パルスの一方のパルスのパルス幅は変化せず、前記第１及び第２パルスの他方のパルスのパルス幅が２スロットだけ変化することを特徴としている。
【００１４】
本発明のＰＷＭ信号発生方法は、パルス符号変調のディジタル信号が示す値に対応したパルス幅又は合計パルス幅を有し所定長の半分の位置を中心にして対称な位置関係の１つ又は２つのパルスを第１パルス幅変調信号として発生するＰＷＭ信号発生方法あって、前記ディジタル信号が示す値に応じて第１パルスと第２パルスとを発生し、前記第１パルスと前記第２パルスとのパルス幅の差分を前記第１パルス幅変調信号として出力し、前記ディジタル信号が示す値が０であるとき前記第１パルスと前記第２パルスのパルス幅は等しく、前記ディジタル信号が示す値が１だけ変化すると前記第１及び第２パルスの一方のパルスのパルス幅は変化せず、前記第１及び第２パルスの他方のパルスのパルス幅が２スロットだけ変化することを特徴としている。
【００１５】
本発明のＰＷＭ信号発生方法は、パルス符号変調のディジタル信号が示す値に対応したパルス幅又は合計パルス幅を有し所定長の半分の位置を中心にして対称な位置関係の１つ又は２つのパルスを第１パルス幅変調信号として発生するＰＷＭ信号発生方法あって、前記ディジタル信号が示す値が０であるとき前記第１パルスと前記第２パルスのパルス幅は等しく、前記ディジタル信号が示す値が１だけ変化すると前記第１及び第２パルスの一方のパルスのパルス幅は変化せず、前記第１及び第２パルスの他方のパルスのパルス幅が２スロットだけ変化し、前記ディジタル信号が示す値が奇数であることを検出し、前記ディジタル信号が示す値が奇数のときには前記第１パルス幅変調信号と、その奇数値に対応した合計パルス幅を有し前記所定長の１／４及び３／４の位置を中心にして前記第１パルス幅変調信号の１つのパルス又は２つのパルスと対称な位置関係の２つのパルスを示す第２パルス幅変調信号とを交互に発生することを特徴としている。
【００１６】
本発明のディジタル・アナログ変換器は、パルス符号変調の入力ディジタル信号に対してオーパサンプリングを施すオーパサンプリング回路と、前記オーパサンプリング回路の出力ディジタル信号の量子化ビット数を削減するデルタシグマ変調器と、前記デルタシグマ変調器の出力ディジタル信号が示す値に対応したパルス幅又は合計パルス幅を有し所定長の半分の位置を中心にして対称な位置関係の１つ又は２つのパルスを第１パルス幅変調信号として発生するＰＷＭ信号発生器と、前記第１パルス幅変調信号の低域成分を出力する低域フィルタと、からなるディジタル・アナログ変換器であって、前記ＰＷＭ信号発生器は、前記デルタシグマ変調器の出力ディジタル信号が示す値に応じて第１パルスと第２パルスとを発生するＰＣＭ−ＰＷＭ変換器と、前記第１パルスと前記第２パルスとのパルス幅の差分を前記第１パルス幅変調信号として出力する差分検出器とからなり、前記デルタシグマ変調器の出力ディジタル信号が示す値が０であるとき前記第１パルスと前記第２パルスのパルス幅は等しく、前記デルタシグマ変調器の出力ディジタル信号が示す値が１だけ変化すると前記第１及び第２パルスの一方のパルスのパルス幅は変化せず、前記第１及び第２パルスの他方のパルスのパルス幅が２スロットだけ変化することを特徴としている。
【００１７】
本発明のディジタルアンプは、パルス符号変調の入力ディジタル信号に対してオーパサンプリングを施すオーパサンプリング回路と、前記オーパサンプリング回路の出力ディジタル信号が示す利得を変化させるディジタルボリュームと、前記ディジタルボリュームの出力ディジタル信号の量子化ビット数を削減するデルタシグマ変調器と、前記デルタシグマ変調器の出力ディジタル信号が示す値に対応したパルス幅又は合計パルス幅を有し所定長の半分の位置を中心にして対称な位置関係の１つ又は２つのパルスを第１パルス幅変調信号として発生するＰＷＭ信号発生器と、前記第１パルス幅変調信号の低域成分を出力する低域フィルタと、からなるディジタルアンプであって、前記ＰＷＭ信号発生器は、前記デルタシグマ変調器の出力ディジタル信号が示す値に応じて第１パルスと第２パルスとを発生するＰＣＭ−ＰＷＭ変換器と、前記第１パルスと前記第２パルスとのパルス幅の差分を前記第１パルス幅変調信号として出力する差分検出器とからなり、前記デルタシグマ変調器の出力ディジタル信号が示す値が０であるとき前記第１パルスと前記第２パルスのパルス幅は等しく、前記デルタシグマ変調器の出力ディジタル信号が示す値が１だけ変化すると前記第１及び第２パルスの一方のパルスのパルス幅は変化せず、前記第１及び第２パルスの他方のパルスのパルス幅が２スロットだけ変化することを特徴としている。
【００１８】
【発明の実施の形態】
以下、本発明の実施例を図面を参照しつつ詳細に説明する。
図１２は本発明のＰＷＭ信号発生器の概略的構成を示している。ＰＷＭ信号発生器はオフセット回路３０、ＰＣＭ−ＰＷＭ変換器３１，３２、切替スイッチ３３、差分検出器３４及びコントローラ３５を備えている。
【００１９】
オフセット回路３０はＰＣＭの入力ディジタル信号に対してオフセット分を加える。入力ディジタル信号の量子化ビット数がＢビットであるとすると、スロット数ｓｌｏｔは２Ｂであり、ディジタル信号ｐｃｍは−２Ｂ−１＋１〜２Ｂ−１−１の範囲の値である。オフセット回路３０によるオフセット分はｓｌｏｔ／２であり、オフセット回路３０から出力されるディジタル信号ｐｃｍｏｆｓｔはｐｃｍ＋ｓｌｏｔ／２と表すことができる。
【００２０】
ＰＣＭ−ＰＷＭ変換器３１，３２はＰＣＭのディジタル信号ｐｃｍｏｆｓｔに対してＰＷＭ信号ＰＷＭ＿Ａ（第１パルス）とＰＷＭ信号ＰＷＭ＿Ｂ（第２パルス）とを発生する。ＰＣＭ−ＰＷＭ変換器３１によって発生されるＰＷＭ信号ＰＷＭ＿Ａ及びＰＷＭ＿ＢをＸ系列とし、ＰＣＭ−ＰＷＭ変換器３２によって発生されるＰＷＭ信号ＰＷＭ＿Ａ及びＰＷＭ＿ＢをＹ系列とする。
【００２１】
ここで、図１３に示すようにＰＷＭ信号ＰＷＭ＿Ａ及びＰＷＭ＿Ｂ各々のパルスの前端位置のスロット値をＬＥとし、後端位置のスロット値をＴＥとする。
Ｘ系列のＰＣＭ−ＰＷＭ変換器３１においてＰＷＭ信号ＰＷＭ＿ＡのＬＥ及びＴＥは、
ＬＥ＝ｓｌｏｔ／２−（ｉｎｔ）（ｐｃｍｏｆｓｔ／２）
ＴＥ＝ｓｌｏｔ／２＋（ｉｎｔ）（ｐｃｍｏｆｓｔ／２）
となり、ＰＷＭ信号ＰＷＭ＿ＢのＬＥ及びＴＥは、
ＬＥ＝（ｉｎｔ）（（ｐｃｍｏｆｓｔ＋１）／２）
ＴＥ＝ｓｌｏｔ−（ｉｎｔ）（（ｐｃｍｏｆｓｔ＋１）／２）
となる。
【００２２】
一方、Ｙ系列のＰＣＭ−ＰＷＭ変換器３２においてＰＷＭ信号ＰＷＭ＿ＡのＬＥ及びＴＥは、
ＬＥ＝ｓｌｏｔ／２−（ｉｎｔ）（（ｐｃｍｏｆｓｔ＋１）／２）
ＴＥ＝ｓｌｏｔ／２＋（ｉｎｔ）（（ｐｃｍｏｆｓｔ＋１）／２）
となり、ＰＷＭ信号ＰＷＭ＿ＢのＬＥ及びＴＥは、
ＬＥ＝（ｉｎｔ）（（ｐｃｍｏｆｓｔ−１）／２）
ＴＥ＝ｓｌｏｔ−（ｉｎｔ）（（ｐｃｍｏｆｓｔ−１）／２）
となる。
【００２３】
切替スイッチ３３は、ＰＣＭ−ＰＷＭ変換器３１，３２のいずれか一方からのＰＷＭ信号ＰＷＭ＿Ａ及びＰＷＭ＿Ｂを差分検出器３４に供給する。切替スイッチ３３はコントローラ３５によって制御される。
差分検出器３４は供給されたＰＷＭ信号ＰＷＭ＿Ａ及びＰＷＭ＿Ｂの差分ＰＷＭ＿Ａ−ＰＷＭ＿Ｂを最終的なＰＷＭ信号として出力する。
【００２４】
コントローラ３５は奇数検出手段として動作し、ディジタル信号ｐｃｍｏｆｓｔが奇数及び偶数のいずれであるかを判別する。また、その判別結果に応じて切替スイッチ３３の選択位置を制御する。具体的には、ディジタル信号ｐｃｍｏｆｓｔのの最下位ビット（ＬＳＢ）が０のときにはディジタル信号ｐｃｍｏｆｓｔは偶数と判別し、最下位ビットが１のときにはディジタル信号ｐｃｍｏｆｓｔは奇数と判別する。ディジタル信号ｐｃｍｏｆｓｔを偶数と判別したときには、Ｘ系列のＰＣＭ−ＰＷＭ変換器３１の出力側の選択を切替スイッチ３３に指令し、ディジタル信号ｐｃｍｏｆｓｔを奇数と判別したときには、Ｙ系列のＰＣＭ−ＰＷＭ変換器３２の出力側の選択を切替スイッチ３３に指令する。
【００２５】
かかる構成のＰＷＭ信号変換器の動作を図１４のフローチャートに従って説明する。先ず、スロット数ｓｌｏｔが２Ｂと設定され、更にフラグｆｌａｇが０と設定される（ステップＳ１）。サンプリングタイミングに同期してＰＣＭの入力ディジタル信号が読み取られ（ステップＳ２）、オフセット回路３０にてディジタル信号ｐｃｍｏｆｓｔはｐｃｍ＋ｓｌｏｔ／２と設定される（ステップＳ３）。コントローラ３５はディジタル信号ｐｃｍｏｆｓｔの最下位ビット（ＬＳＢ）が１であるか否かを判別する（ステップＳ４）。最下位ビットが０であるならば、すなわちディジタル信号ｐｃｍｏｆｓｔが偶数であるならば、Ｘ系列の選択指令がコントローラ３５から切替スイッチ３３に対して発生される（ステップＳ５）。これにより、Ｘ系列のＰＣＭ−ＰＷＭ変換器３１の出力信号ＰＷＭ＿Ａ及びＰＷＭ＿Ｂが切替スイッチ３３を介して差分検出器３４に供給され、Ｘ系列のＰＣＭ−ＰＷＭ変換器３１の出力信号ＰＷＭ＿Ａ及びＰＷＭ＿Ｂに応じた最終的なＰＷＭ信号ＰＷＭ＿Ａ−ＰＷＭ＿Ｂ（第１パルス幅変調信号）が差分検出器３４から出力される。
【００２６】
コントローラ３５はステップＳ４において最下位ビットが１であると判別したならば、フラグｆｌａｇは０であるか否かを判別する（ステップＳ６）。ｆｌａｇ＝０ならば、ステップＳ５と同様にＸ系列の選択指令が発生される（ステップＳ７）。そして、フラグｆｌａｇが１と設定される（ステップＳ８）。一方、ステップＳ６においてｆｌａｇ＝１ならば、Ｙ系列の選択指令がコントローラ３５から発生される（ステップＳ９）。そして、フラグｆｌａｇが０と設定される（ステップＳ１０）。これにより、Ｙ系列のＰＣＭ−ＰＷＭ変換器３２の出力信号ＰＷＭ＿Ａ及びＰＷＭ＿Ｂが切替スイッチ３３を介して差分検出器３４に供給され、Ｙ系列のＰＣＭ−ＰＷＭ変換器３２の出力信号ＰＷＭ＿Ａ及びＰＷＭ＿Ｂに応じた最終的なＰＷＭ信号ＰＷＭ＿Ａ−ＰＷＭ＿Ｂ（第２パルス幅変調信号）が差分検出器３４から出力される。
【００２７】
ステップＳ５、Ｓ８又はＳ１０の実行後はステップＳ２に戻って上記の動作が繰り返される。
よって、ディジタル信号ｐｃｍｏｆｓｔが奇数の場合には、フラグｆｌａｇは０と１とを交互に繰り返すので、Ｘ系列によるＰＷＭ信号ＰＷＭ＿Ａ−ＰＷＭ＿Ｂ（第１パルス幅変調信号）とＹ系列によるＰＷＭ信号ＰＷＭ＿Ａ−ＰＷＭ＿Ｂ（第２パルス幅変調信号）とが交互に出力される。
【００２８】
図１５及び図１６は３ビットディジタル信号値（４〜−４）に対するＸ系列によるＰＷＭ信号ＰＷＭ＿Ａ，ＰＷＭ＿Ｂ及びＰＷＭ＿Ａ−ＰＷＭ＿Ｂと、Ｙ系列によるＰＷＭ信号ＰＷＭ＿Ａ，ＰＷＭ＿及びＰＷＭ＿Ａ−ＰＷＭ＿Ｂとの信号波形を示している。ディジタル信号値の取り得る範囲は３〜−３であるが、説明を分かりやすくするために４及び−４についても示す。Ｙ系列によるＰＷＭ信号ＰＷＭ＿Ａ，ＰＷＭ＿及びＰＷＭ＿Ａ−ＰＷＭ＿Ｂは奇数（１，３，−３，−１）のみが示されている。
【００２９】
図１５及び図１６においては、Ｘ系列では、ＰＣＭのディジタル信号が最大値が４であるときＰＷＭ信号ＰＷＭ＿Ａは最大幅の８スロットとなり、ＰＷＭ信号ＰＷＭ＿Ｂは最小幅の０スロットとなる。この状態からＰＣＭのディジタル信号値が１だけ減って３になると、（Ｘ１）ＰＷＭ信号ＰＷＭ＿Ａは４を中心にして対称となるように２スロットだけ減少して６スロット幅となる。すなわち、両端において１スロットが各々減らされる。一方、ＰＷＭ信号ＰＷＭ＿Ｂはそのままの値０を維持する。ＰＣＭのディジタル信号値が更に１減って２になると、（Ｘ２）ＰＷＭ信号ＰＷＭ＿Ａはそのままの値を維持する。一方、ＰＷＭ信号ＰＷＭ＿Ｂは４を中心にして対称となるように２スロットだけ増加し、２スロット幅となる。以降、ＰＣＭのディジタル信号値が１だけ減る毎にこの動作（Ｘ１）と（Ｘ２）とが交互に行われる。
【００３０】
Ｘ系列のＰＷＭ＿Ａ−ＰＷＭ＿Ｂの信号波形は偶数のＰＣＭ信号値に対しては最大スロット数の１／４の位置及び３／４の位置に関して対称となるが、奇数のＰＣＭ信号値に対しては対称とならない。そこで、奇数のＰＣＭ信号値に対しては最大スロット数の１／４の位置及び３／４の位置に関してＸ系列のＰＷＭ＿Ａ−ＰＷＭ＿Ｂの信号波形を反転したＹ系列を発生する。
【００３１】
Ｙ系列では、ＰＣＭのディジタル信号が４の状態から１だけ減って３となると、（Ｙ１）ＰＷＭ信号ＰＷＭ＿Ａはそのままの値を維持する。一方、ＰＷＭ信号ＰＷＭ＿Ｂは４を中心にして対称となるように２スロットだけ増加する。ＰＣＭのディジタル信号が３の状態から１だけ減って２となると、図示していないが、（Ｙ２）ＰＷＭ信号ＰＷＭ＿Ａは４を中心にして対称となるように２スロットだけ減少して６スロット幅となる。一方、ＰＷＭ信号ＰＷＭ＿Ｂはそのままの値２を維持する。以降、ＰＣＭのディジタル信号値が１だけ減る毎にこの動作（Ｙ１）と（Ｙ２）とが交互に行われる。
【００３２】
Ｘ系列によるＰＷＭ信号ＰＷＭ＿Ａ−ＰＷＭ＿Ｂだけの周波数スペクトルは、例えば、図１７に示すようになる。この図１７のスペクトルからは、高調波歪みについてはダブルサイデェッド３値ＰＷＭの場合と同等であるが、ノイズフロアについてはシングルサイデェッド３値ＰＷＭの場合より高いことが分かる。
Ｘ系列によるＰＷＭ信号ＰＷＭ＿Ａ−ＰＷＭ＿ＢとＹ系列によるＰＷＭ信号ＰＷＭ＿Ａ−ＰＷＭ＿Ｂとが交互に差分検出器３４から出力されるＰＷＭ出力信号の周波数スペクトルは、例えば、図１８に示すようになり、高調波歪みについてはダブルサイデェッド３値ＰＷＭの場合と同等であり、ノイズフロアについてはシングルサイデェッド３値ＰＷＭの場合と同等である。
【００３３】
上記した本発明によるＰＷＭ信号発生器においては、ＰＷＭ信号ＰＷＭ＿Ａ及びＰＷＭ＿Ｂが２スロット単位で増減するので、クロック周波数を２倍することなく、最大値のスロット幅の中心に対して対称なＰＷＭ信号を発生することができる。これにより、高調波歪みをダブルサイデェッド３値ＰＷＭと同等のレベルまで低減させることができる。
【００３４】
また、奇数のディジタル信号に対してはＸ系列によるＰＷＭ信号ＰＷＭ＿Ａ−ＰＷＭ＿ＢとＹ系列によるＰＷＭ信号ＰＷＭ＿Ａ−ＰＷＭ＿Ｂとが交互に出力される。Ｘ系列とＹ系列とを交互に出力することにより、疑似的に最大スロット数の１／４の位置及び３／４の位置に関して対称なＰＷＭ＿Ａ−ＰＷＭ＿Ｂを出力したこととなり、ノイズフロアについては、シングルサイデェッド３値ＰＷＭの場合と同等のレベルまで低減させることができる。
【００３５】
なお、上記したＸ系列とＹ系列との波形発生動作が逆に行われるようにしても良いことは勿論である。
また、上記した実施例においては、オフセット回路３０、ＰＣＭ−ＰＷＭ変換器３１，３２、切替スイッチ３３、差分検出器３４及びコントローラ３５が備えられているが、これに限定されない。Ｘ系列のＰＣＭ−ＰＷＭ変換器３１とＹ系列のＰＣＭ−ＰＷＭ変換器３２とを独立して備えるのではなく、単一のＰＣＭ−ＰＷＭ変換器とコントローラとで図１４のフローチャートに示したようにＸ系列及びＹ系列のＰＷＭ信号を生成することによって切替スイッチを省略しても良い。
【００３６】
更に、図１に示したディジタル・アナログ変換器や図２に示したディジタルアンプに本発明によるＰＷＭ信号発生器を適用することができる。
以上のように、本発明のパルス幅変調信号の発生によれば、前記ディジタル信号が示す値が偶数であるパルス符号変調のディジタル信号が示す値に対応したパルス幅又は合計パルス幅を有し所定長の半分の位置を中心にして対称な位置関係の１つ又は２つのパルスを第１パルス幅変調信号として発生し、ディジタル信号が示す値が奇数であるときには第１パルス幅変調信号と、その奇数値に対応した合計パルス幅を有し所定長の１／４及び３／４の位置を中心にして前記第２パルス幅変調信号の１つのパルス又は２つのパルスと対称な位置関係の２つのパルスを示す第２パルス幅変調信号とを交互に発生するので、クロック周波数を変更することなく高調波歪み及びノイズフロアの双方を低減させることができる。
【図面の簡単な説明】
【図１】ディジタル・アナログ変換器の構成を示すブロック図である。
【図２】ディジタルアンプの構成を示すブロック図である。
【図３】図２のアンプ内のデルタシグマ変調器の構成を示す図である。
【図４】デルタシグマ変調器による周波数スペクトルを示す図である。
【図５】図２のアンプ内のパワースイッチング回路の構成を示す図である。
【図６】シングルサイデェッド２値のＰＷＭ信号の生成方法を示す図である。
【図７】シングルサイデェッド２値のＰＷＭ信号の周波数スペクトルを示す図である。
【図８】シングルサイデェッド３値のＰＷＭ信号の生成方法を示す図である。
【図９】シングルサイデェッド３値のＰＷＭ信号の周波数スペクトルを示す図である。
【図１０】ダブルサイデェッド３値のＰＷＭ信号の生成方法を示す図である。
【図１１】ダブルサイデェッド３値のＰＷＭ信号の周波数スペクトルを示す図である。
【図１２】本発明の実施例を示すブロック図である。
【図１３】ＰＷＭ信号の前端位置と後端位置を示す図である。
【図１４】図１２のＰＷＭ信号発生器の動作を示すフローチャートである。
【図１５】図１２のＰＷＭ信号発生器のＰＷＭ信号の生成方法を示す図である。
【図１６】図１２のＰＷＭ信号発生器のＰＷＭ信号の生成方法を示す図である。
【図１７】Ｘ系列だけのＰＷＭ信号の周波数スペクトルを示す図である。
【図１８】Ｘ系列及びＹ系列によるＰＷＭ信号の周波数スペクトルを示す図である。
【符号の説明】
４，１５，３１，３２ ＰＣＭ−ＰＷＭ変換器
５，３４ 差分検出器
３０ オフセット回路
３３ 切替スイッチ
３５ コントローラ
【発明が属する技術分野】
本発明は、パルス符号変調（ＰＣＭ）のディジタル信号に応じてパルス幅変調（ＰＷＭ）信号を発生するＰＷＭ信号発生器及びＰＷＭ信号発生方法並びにディジタル・アナログ変換器及びディジタルアンプに関する。
【０００２】
【従来の技術】
図１は従来のＰＷＭ信号発生器を用いたディジタル・アナログ変換器の構成を示している。ディジタル・アナログ変換器は、ディジタルインターフェース１、オーパサンプリング回路２、デルタシグマ変調器３、ＰＣＭ−ＰＷＭ変換器４、差動増幅器５及び低域フィルタ６を備えている。
【０００３】
図２は従来のＰＷＭ信号発生器を用いたディジタルアンプの構成を示している。このディジタルアンプは、ディジタルインターフェース１１、オーパサンプリング回路１２、ディジタルボリューム１３、デルタシグマ変調器１４、ＰＣＭ−ＰＷＭ変換器１５、パワースイッチング回路１６及び低域フィルタ１７を備えている。
【０００４】
図２のディジタルアンプでは、ディジタルボリューム１３が設けられ、図１に示したディジタル・アナログ変換器の差動増幅器５がパワースイッチング回路１６に置き換えられている点だけが異なり、その他は同一であるので、図２のディジタルアンプについて次に説明する。
ＣＤやＤＶＤ等のディスクから読み出されたディジタル信号はディジタルインターフェース１１を介してディジタルアンプ内に取り込まれ、そのディジタル信号のサンプリング周波数はオーパサンプリング回路１２によって引き上げられる。その後、ディジタル信号の利得はディジタルボリューム１３によって調整される。
【０００５】
デルタシグマ変調器１４は例えば、図３に示すように、減算器２１，２３、量子化器２２及びフィルタ２４からなるノイズシェーバによって構成され、利得調整されたディジタル信号の量子化ビット数を削減する。デルタシグマ変調器１４では、減算器２３から出力される量子化ノイズＮｑ（ｚ）がフィルタ２４（伝達関数Ｈ（ｚ））を介して入力側の減算器２１にフィードバックされる。この結果、量子化ノイズのスペクトラムはＮ’ｑ（ｚ）＝［１−Ｈ（ｚ）］Ｎｑ（ｚ）と変換される。フィルタ２４の伝達関数Ｈ（ｚ）を調整することにより図４（ａ）に示すように量子化ノイズを高周波数帯域にシフトしてオーディオ帯域のＳ／Ｎ比を確保することができる。なお、図４（ｂ）は図４（ａ）の周波数スペクトルの拡大図である。
【０００６】
デルタシグマ変調器１４の出力ディジタル信号はＰＣＭ−ＰＭＷ変換器１５によって２種類のＰＷＭ信号に変換される。ＰＷＭ信号はＰＷＭ＿ＡとＰＷＭ＿Ｂとからなり、パワースイッチング回路１６に供給される。パワースイッチング回路１６はＰＷＭ＿Ａ及びＰＷＭ＿ＢのＰＷＭ信号をＰＷＭ＿Ａ−ＰＷＭ＿Ｂの差成分からなるＰＷＭ変調信号に変換する。パワースイッチング回路１６は例えば、図５に示すような４つのスイッチ素子ＳＷ１〜ＳＷ４を有するＨブリッジスイッチング回路からなる。ＰＷＭ＿Ａ−ＰＷＭ＿Ｂの差信号は低域フィルタ１７を介してスピーカ１８に供給される。低域フィルタ７はＰＷＭ＿Ａ−ＰＷＭ＿Ｂの差信号中の低域成分であるオーディオ帯域信号をスピーカ１８に供給する。
【０００７】
しかしながら、ディジタルのＰＷＭは本質的に非線形処理であるため、信号成分に対して高周波歪みと混変調歪みとを、量子化ノイズ成分に対しては混変調歪みを発生させる。ノイズシェービングにより高域にシフトした量子化ノイズの混変調歪成分がオーディオ帯域に落ちてきてオーディオ帯域のノイズフロアを上昇させる。このため、デルタシグマ変調器の出力に比べてＰＷＭ出力は高周波歪み特性とＳ／Ｎ比とが悪化する。
【０００８】
図６はシングルサイデェッド（Ｓｉｎｇｌｅ Ｓｉｄｅｄ）２値ＰＷＭ信号の生成方法を示している。ＰＣＭ信号に応じたパルス幅を有するＰＷＭ信号ＰＷＭ＿Ａとそのノット信号であるＰＷＭ＿Ｂとが発生される。ＰＷＭ信号ＰＷＭ＿ＡとＰＷＭ＿Ｂとの差分ＰＷＭ＿Ａ−ＰＷＭ＿ＢがＰＷＭ変調信号である。そのＰＷＭ変調信号の周波数スペクトルは図７に示すようになり、図４に示したデルタシグマ変調器の出力に比べて高調波歪みが発生し、ノイズフロアが上昇している。
【０００９】
高調波歪みを低減させノイズフロアを下げるための従来技術としては、シングルサイデェッド３値ＰＷＭ、或いはダブルサイデェッド（Ｄｏｕｂｌｅ ｓｉｄｅｄ）３値ＰＷＭが知られている。シングルサイデェッド３値ＰＷＭ信号の生成方法は図８に示すように行われる。ＰＣＭ信号に応じたパルス幅を有するＰＷＭ信号ＰＷＭ＿Ａとその２の補数信号であるＰＷＭ＿Ｂとが発生される。ＰＷＭ信号ＰＷＭ＿ＡとＰＷＭ＿Ｂとの差分ＰＷＭ＿Ａ−ＰＷＭ＿ＢがＰＷＭ変調信号である。そのＰＷＭ変調信号の周波数スペクトルは図９に示すようになり、偶数次の高調波歪みがなくなり、ノイズフロアが減少している。
【００１０】
ダブルサイデェッド３値ＰＷＭ信号の生成方法は図１０に示すように行われる。ＰＣＭ信号に応じたパルス幅を有するＰＷＭ信号ＰＷＭ＿Ａとその２の補数信号であるＰＷＭ＿Ｂとが中心（この場合４）に対して対称となるように発生される。ＰＷＭ信号ＰＷＭ＿ＡとＰＷＭ＿Ｂとの差分ＰＷＭ＿Ａ−ＰＷＭ＿Ｂが最終的なＰＷＭ出力信号である。そのＰＷＭ出力信号の周波数スペクトルは図１１に示すようになり、奇数次の高調波歪みがなくなり、シングルサイデェッド３値ＰＷＭに比べてノイズフロアが更に減少している。
【００１１】
【発明が解決しようとする課題】
上記したように、高調波歪みを減らし、ノイズフロアを下げるたるにシングルサイデェッド３値ＰＷＭを用いた場合には、偶数次高調波歪みは原理的に除去することができる。しかしながら、奇数次高調波歪みは依然大きいという問題点があった。一方、ダブルサイデェッド３値ＰＷＭの場合には、偶数次高調波歪みが除去され、奇数次高調波歪みも小さくなり、ノイズフロアも低いという理想的な変調が行われる。しかしながら、奇数のＰＣＭ信号に対してもＰＷＭ＿ＡとＰＷＭ＿Ｂとを中心に対して対称になるように生成しなければならないので、シングルサイデェッドＰＷＭに比べてクロック周波数を２倍にする必要があり、構成が複雑になるという問題点があった。
【００１２】
そこで、本発明が解決しようとする課題には、上記の問題点が一例として挙げられ、クロック周波数を２倍にすることなく高調波歪み及びノイズフロアの双方を低減させることができるＰＷＭ信号発生器及び発生方法並びにディジタル・アナログ変換器及びディジタルアンプを提供することが本発明の目的である。
【００１３】
【課題を解決するための手段】
本発明のＰＷＭ信号発生器は、パルス符号変調のディジタル信号が示す値に対応したパルス幅又は合計パルス幅を有し所定長の半分の位置を中心にして対称な位置関係の１つ又は２つのパルスを第１パルス幅変調信号として発生する信号発生手段を備えたＰＷＭ信号発生器であって、前記信号発生手段は、前記ディジタル信号が示す値に応じて第１パルスと第２パルスとを発生するＰＣＭ−ＰＷＭ変換器と、前記第１パルスと前記第２パルスとのパルス幅の差分を前記第１パルス幅変調信号として出力する差分検出器とからなり、前記ディジタル信号が示す値が０であるとき前記第１パルスと前記第２パルスのパルス幅は等しく、前記ディジタル信号が示す値が１だけ変化すると前記第１及び第２パルスの一方のパルスのパルス幅は変化せず、前記第１及び第２パルスの他方のパルスのパルス幅が２スロットだけ変化することを特徴としている。
【００１４】
本発明のＰＷＭ信号発生方法は、パルス符号変調のディジタル信号が示す値に対応したパルス幅又は合計パルス幅を有し所定長の半分の位置を中心にして対称な位置関係の１つ又は２つのパルスを第１パルス幅変調信号として発生するＰＷＭ信号発生方法あって、前記ディジタル信号が示す値に応じて第１パルスと第２パルスとを発生し、前記第１パルスと前記第２パルスとのパルス幅の差分を前記第１パルス幅変調信号として出力し、前記ディジタル信号が示す値が０であるとき前記第１パルスと前記第２パルスのパルス幅は等しく、前記ディジタル信号が示す値が１だけ変化すると前記第１及び第２パルスの一方のパルスのパルス幅は変化せず、前記第１及び第２パルスの他方のパルスのパルス幅が２スロットだけ変化することを特徴としている。
【００１５】
本発明のＰＷＭ信号発生方法は、パルス符号変調のディジタル信号が示す値に対応したパルス幅又は合計パルス幅を有し所定長の半分の位置を中心にして対称な位置関係の１つ又は２つのパルスを第１パルス幅変調信号として発生するＰＷＭ信号発生方法あって、前記ディジタル信号が示す値が０であるとき前記第１パルスと前記第２パルスのパルス幅は等しく、前記ディジタル信号が示す値が１だけ変化すると前記第１及び第２パルスの一方のパルスのパルス幅は変化せず、前記第１及び第２パルスの他方のパルスのパルス幅が２スロットだけ変化し、前記ディジタル信号が示す値が奇数であることを検出し、前記ディジタル信号が示す値が奇数のときには前記第１パルス幅変調信号と、その奇数値に対応した合計パルス幅を有し前記所定長の１／４及び３／４の位置を中心にして前記第１パルス幅変調信号の１つのパルス又は２つのパルスと対称な位置関係の２つのパルスを示す第２パルス幅変調信号とを交互に発生することを特徴としている。
【００１６】
本発明のディジタル・アナログ変換器は、パルス符号変調の入力ディジタル信号に対してオーパサンプリングを施すオーパサンプリング回路と、前記オーパサンプリング回路の出力ディジタル信号の量子化ビット数を削減するデルタシグマ変調器と、前記デルタシグマ変調器の出力ディジタル信号が示す値に対応したパルス幅又は合計パルス幅を有し所定長の半分の位置を中心にして対称な位置関係の１つ又は２つのパルスを第１パルス幅変調信号として発生するＰＷＭ信号発生器と、前記第１パルス幅変調信号の低域成分を出力する低域フィルタと、からなるディジタル・アナログ変換器であって、前記ＰＷＭ信号発生器は、前記デルタシグマ変調器の出力ディジタル信号が示す値に応じて第１パルスと第２パルスとを発生するＰＣＭ−ＰＷＭ変換器と、前記第１パルスと前記第２パルスとのパルス幅の差分を前記第１パルス幅変調信号として出力する差分検出器とからなり、前記デルタシグマ変調器の出力ディジタル信号が示す値が０であるとき前記第１パルスと前記第２パルスのパルス幅は等しく、前記デルタシグマ変調器の出力ディジタル信号が示す値が１だけ変化すると前記第１及び第２パルスの一方のパルスのパルス幅は変化せず、前記第１及び第２パルスの他方のパルスのパルス幅が２スロットだけ変化することを特徴としている。
【００１７】
本発明のディジタルアンプは、パルス符号変調の入力ディジタル信号に対してオーパサンプリングを施すオーパサンプリング回路と、前記オーパサンプリング回路の出力ディジタル信号が示す利得を変化させるディジタルボリュームと、前記ディジタルボリュームの出力ディジタル信号の量子化ビット数を削減するデルタシグマ変調器と、前記デルタシグマ変調器の出力ディジタル信号が示す値に対応したパルス幅又は合計パルス幅を有し所定長の半分の位置を中心にして対称な位置関係の１つ又は２つのパルスを第１パルス幅変調信号として発生するＰＷＭ信号発生器と、前記第１パルス幅変調信号の低域成分を出力する低域フィルタと、からなるディジタルアンプであって、前記ＰＷＭ信号発生器は、前記デルタシグマ変調器の出力ディジタル信号が示す値に応じて第１パルスと第２パルスとを発生するＰＣＭ−ＰＷＭ変換器と、前記第１パルスと前記第２パルスとのパルス幅の差分を前記第１パルス幅変調信号として出力する差分検出器とからなり、前記デルタシグマ変調器の出力ディジタル信号が示す値が０であるとき前記第１パルスと前記第２パルスのパルス幅は等しく、前記デルタシグマ変調器の出力ディジタル信号が示す値が１だけ変化すると前記第１及び第２パルスの一方のパルスのパルス幅は変化せず、前記第１及び第２パルスの他方のパルスのパルス幅が２スロットだけ変化することを特徴としている。
【００１８】
【発明の実施の形態】
以下、本発明の実施例を図面を参照しつつ詳細に説明する。
図１２は本発明のＰＷＭ信号発生器の概略的構成を示している。ＰＷＭ信号発生器はオフセット回路３０、ＰＣＭ−ＰＷＭ変換器３１，３２、切替スイッチ３３、差分検出器３４及びコントローラ３５を備えている。
【００１９】
オフセット回路３０はＰＣＭの入力ディジタル信号に対してオフセット分を加える。入力ディジタル信号の量子化ビット数がＢビットであるとすると、スロット数ｓｌｏｔは２Ｂであり、ディジタル信号ｐｃｍは−２Ｂ−１＋１〜２Ｂ−１−１の範囲の値である。オフセット回路３０によるオフセット分はｓｌｏｔ／２であり、オフセット回路３０から出力されるディジタル信号ｐｃｍｏｆｓｔはｐｃｍ＋ｓｌｏｔ／２と表すことができる。
【００２０】
ＰＣＭ−ＰＷＭ変換器３１，３２はＰＣＭのディジタル信号ｐｃｍｏｆｓｔに対してＰＷＭ信号ＰＷＭ＿Ａ（第１パルス）とＰＷＭ信号ＰＷＭ＿Ｂ（第２パルス）とを発生する。ＰＣＭ−ＰＷＭ変換器３１によって発生されるＰＷＭ信号ＰＷＭ＿Ａ及びＰＷＭ＿ＢをＸ系列とし、ＰＣＭ−ＰＷＭ変換器３２によって発生されるＰＷＭ信号ＰＷＭ＿Ａ及びＰＷＭ＿ＢをＹ系列とする。
【００２１】
ここで、図１３に示すようにＰＷＭ信号ＰＷＭ＿Ａ及びＰＷＭ＿Ｂ各々のパルスの前端位置のスロット値をＬＥとし、後端位置のスロット値をＴＥとする。
Ｘ系列のＰＣＭ−ＰＷＭ変換器３１においてＰＷＭ信号ＰＷＭ＿ＡのＬＥ及びＴＥは、
ＬＥ＝ｓｌｏｔ／２−（ｉｎｔ）（ｐｃｍｏｆｓｔ／２）
ＴＥ＝ｓｌｏｔ／２＋（ｉｎｔ）（ｐｃｍｏｆｓｔ／２）
となり、ＰＷＭ信号ＰＷＭ＿ＢのＬＥ及びＴＥは、
ＬＥ＝（ｉｎｔ）（（ｐｃｍｏｆｓｔ＋１）／２）
ＴＥ＝ｓｌｏｔ−（ｉｎｔ）（（ｐｃｍｏｆｓｔ＋１）／２）
となる。
【００２２】
一方、Ｙ系列のＰＣＭ−ＰＷＭ変換器３２においてＰＷＭ信号ＰＷＭ＿ＡのＬＥ及びＴＥは、
ＬＥ＝ｓｌｏｔ／２−（ｉｎｔ）（（ｐｃｍｏｆｓｔ＋１）／２）
ＴＥ＝ｓｌｏｔ／２＋（ｉｎｔ）（（ｐｃｍｏｆｓｔ＋１）／２）
となり、ＰＷＭ信号ＰＷＭ＿ＢのＬＥ及びＴＥは、
ＬＥ＝（ｉｎｔ）（（ｐｃｍｏｆｓｔ−１）／２）
ＴＥ＝ｓｌｏｔ−（ｉｎｔ）（（ｐｃｍｏｆｓｔ−１）／２）
となる。
【００２３】
切替スイッチ３３は、ＰＣＭ−ＰＷＭ変換器３１，３２のいずれか一方からのＰＷＭ信号ＰＷＭ＿Ａ及びＰＷＭ＿Ｂを差分検出器３４に供給する。切替スイッチ３３はコントローラ３５によって制御される。
差分検出器３４は供給されたＰＷＭ信号ＰＷＭ＿Ａ及びＰＷＭ＿Ｂの差分ＰＷＭ＿Ａ−ＰＷＭ＿Ｂを最終的なＰＷＭ信号として出力する。
【００２４】
コントローラ３５は奇数検出手段として動作し、ディジタル信号ｐｃｍｏｆｓｔが奇数及び偶数のいずれであるかを判別する。また、その判別結果に応じて切替スイッチ３３の選択位置を制御する。具体的には、ディジタル信号ｐｃｍｏｆｓｔのの最下位ビット（ＬＳＢ）が０のときにはディジタル信号ｐｃｍｏｆｓｔは偶数と判別し、最下位ビットが１のときにはディジタル信号ｐｃｍｏｆｓｔは奇数と判別する。ディジタル信号ｐｃｍｏｆｓｔを偶数と判別したときには、Ｘ系列のＰＣＭ−ＰＷＭ変換器３１の出力側の選択を切替スイッチ３３に指令し、ディジタル信号ｐｃｍｏｆｓｔを奇数と判別したときには、Ｙ系列のＰＣＭ−ＰＷＭ変換器３２の出力側の選択を切替スイッチ３３に指令する。
【００２５】
かかる構成のＰＷＭ信号変換器の動作を図１４のフローチャートに従って説明する。先ず、スロット数ｓｌｏｔが２Ｂと設定され、更にフラグｆｌａｇが０と設定される（ステップＳ１）。サンプリングタイミングに同期してＰＣＭの入力ディジタル信号が読み取られ（ステップＳ２）、オフセット回路３０にてディジタル信号ｐｃｍｏｆｓｔはｐｃｍ＋ｓｌｏｔ／２と設定される（ステップＳ３）。コントローラ３５はディジタル信号ｐｃｍｏｆｓｔの最下位ビット（ＬＳＢ）が１であるか否かを判別する（ステップＳ４）。最下位ビットが０であるならば、すなわちディジタル信号ｐｃｍｏｆｓｔが偶数であるならば、Ｘ系列の選択指令がコントローラ３５から切替スイッチ３３に対して発生される（ステップＳ５）。これにより、Ｘ系列のＰＣＭ−ＰＷＭ変換器３１の出力信号ＰＷＭ＿Ａ及びＰＷＭ＿Ｂが切替スイッチ３３を介して差分検出器３４に供給され、Ｘ系列のＰＣＭ−ＰＷＭ変換器３１の出力信号ＰＷＭ＿Ａ及びＰＷＭ＿Ｂに応じた最終的なＰＷＭ信号ＰＷＭ＿Ａ−ＰＷＭ＿Ｂ（第１パルス幅変調信号）が差分検出器３４から出力される。
【００２６】
コントローラ３５はステップＳ４において最下位ビットが１であると判別したならば、フラグｆｌａｇは０であるか否かを判別する（ステップＳ６）。ｆｌａｇ＝０ならば、ステップＳ５と同様にＸ系列の選択指令が発生される（ステップＳ７）。そして、フラグｆｌａｇが１と設定される（ステップＳ８）。一方、ステップＳ６においてｆｌａｇ＝１ならば、Ｙ系列の選択指令がコントローラ３５から発生される（ステップＳ９）。そして、フラグｆｌａｇが０と設定される（ステップＳ１０）。これにより、Ｙ系列のＰＣＭ−ＰＷＭ変換器３２の出力信号ＰＷＭ＿Ａ及びＰＷＭ＿Ｂが切替スイッチ３３を介して差分検出器３４に供給され、Ｙ系列のＰＣＭ−ＰＷＭ変換器３２の出力信号ＰＷＭ＿Ａ及びＰＷＭ＿Ｂに応じた最終的なＰＷＭ信号ＰＷＭ＿Ａ−ＰＷＭ＿Ｂ（第２パルス幅変調信号）が差分検出器３４から出力される。
【００２７】
ステップＳ５、Ｓ８又はＳ１０の実行後はステップＳ２に戻って上記の動作が繰り返される。
よって、ディジタル信号ｐｃｍｏｆｓｔが奇数の場合には、フラグｆｌａｇは０と１とを交互に繰り返すので、Ｘ系列によるＰＷＭ信号ＰＷＭ＿Ａ−ＰＷＭ＿Ｂ（第１パルス幅変調信号）とＹ系列によるＰＷＭ信号ＰＷＭ＿Ａ−ＰＷＭ＿Ｂ（第２パルス幅変調信号）とが交互に出力される。
【００２８】
図１５及び図１６は３ビットディジタル信号値（４〜−４）に対するＸ系列によるＰＷＭ信号ＰＷＭ＿Ａ，ＰＷＭ＿Ｂ及びＰＷＭ＿Ａ−ＰＷＭ＿Ｂと、Ｙ系列によるＰＷＭ信号ＰＷＭ＿Ａ，ＰＷＭ＿及びＰＷＭ＿Ａ−ＰＷＭ＿Ｂとの信号波形を示している。ディジタル信号値の取り得る範囲は３〜−３であるが、説明を分かりやすくするために４及び−４についても示す。Ｙ系列によるＰＷＭ信号ＰＷＭ＿Ａ，ＰＷＭ＿及びＰＷＭ＿Ａ−ＰＷＭ＿Ｂは奇数（１，３，−３，−１）のみが示されている。
【００２９】
図１５及び図１６においては、Ｘ系列では、ＰＣＭのディジタル信号が最大値が４であるときＰＷＭ信号ＰＷＭ＿Ａは最大幅の８スロットとなり、ＰＷＭ信号ＰＷＭ＿Ｂは最小幅の０スロットとなる。この状態からＰＣＭのディジタル信号値が１だけ減って３になると、（Ｘ１）ＰＷＭ信号ＰＷＭ＿Ａは４を中心にして対称となるように２スロットだけ減少して６スロット幅となる。すなわち、両端において１スロットが各々減らされる。一方、ＰＷＭ信号ＰＷＭ＿Ｂはそのままの値０を維持する。ＰＣＭのディジタル信号値が更に１減って２になると、（Ｘ２）ＰＷＭ信号ＰＷＭ＿Ａはそのままの値を維持する。一方、ＰＷＭ信号ＰＷＭ＿Ｂは４を中心にして対称となるように２スロットだけ増加し、２スロット幅となる。以降、ＰＣＭのディジタル信号値が１だけ減る毎にこの動作（Ｘ１）と（Ｘ２）とが交互に行われる。
【００３０】
Ｘ系列のＰＷＭ＿Ａ−ＰＷＭ＿Ｂの信号波形は偶数のＰＣＭ信号値に対しては最大スロット数の１／４の位置及び３／４の位置に関して対称となるが、奇数のＰＣＭ信号値に対しては対称とならない。そこで、奇数のＰＣＭ信号値に対しては最大スロット数の１／４の位置及び３／４の位置に関してＸ系列のＰＷＭ＿Ａ−ＰＷＭ＿Ｂの信号波形を反転したＹ系列を発生する。
【００３１】
Ｙ系列では、ＰＣＭのディジタル信号が４の状態から１だけ減って３となると、（Ｙ１）ＰＷＭ信号ＰＷＭ＿Ａはそのままの値を維持する。一方、ＰＷＭ信号ＰＷＭ＿Ｂは４を中心にして対称となるように２スロットだけ増加する。ＰＣＭのディジタル信号が３の状態から１だけ減って２となると、図示していないが、（Ｙ２）ＰＷＭ信号ＰＷＭ＿Ａは４を中心にして対称となるように２スロットだけ減少して６スロット幅となる。一方、ＰＷＭ信号ＰＷＭ＿Ｂはそのままの値２を維持する。以降、ＰＣＭのディジタル信号値が１だけ減る毎にこの動作（Ｙ１）と（Ｙ２）とが交互に行われる。
【００３２】
Ｘ系列によるＰＷＭ信号ＰＷＭ＿Ａ−ＰＷＭ＿Ｂだけの周波数スペクトルは、例えば、図１７に示すようになる。この図１７のスペクトルからは、高調波歪みについてはダブルサイデェッド３値ＰＷＭの場合と同等であるが、ノイズフロアについてはシングルサイデェッド３値ＰＷＭの場合より高いことが分かる。
Ｘ系列によるＰＷＭ信号ＰＷＭ＿Ａ−ＰＷＭ＿ＢとＹ系列によるＰＷＭ信号ＰＷＭ＿Ａ−ＰＷＭ＿Ｂとが交互に差分検出器３４から出力されるＰＷＭ出力信号の周波数スペクトルは、例えば、図１８に示すようになり、高調波歪みについてはダブルサイデェッド３値ＰＷＭの場合と同等であり、ノイズフロアについてはシングルサイデェッド３値ＰＷＭの場合と同等である。
【００３３】
上記した本発明によるＰＷＭ信号発生器においては、ＰＷＭ信号ＰＷＭ＿Ａ及びＰＷＭ＿Ｂが２スロット単位で増減するので、クロック周波数を２倍することなく、最大値のスロット幅の中心に対して対称なＰＷＭ信号を発生することができる。これにより、高調波歪みをダブルサイデェッド３値ＰＷＭと同等のレベルまで低減させることができる。
【００３４】
また、奇数のディジタル信号に対してはＸ系列によるＰＷＭ信号ＰＷＭ＿Ａ−ＰＷＭ＿ＢとＹ系列によるＰＷＭ信号ＰＷＭ＿Ａ−ＰＷＭ＿Ｂとが交互に出力される。Ｘ系列とＹ系列とを交互に出力することにより、疑似的に最大スロット数の１／４の位置及び３／４の位置に関して対称なＰＷＭ＿Ａ−ＰＷＭ＿Ｂを出力したこととなり、ノイズフロアについては、シングルサイデェッド３値ＰＷＭの場合と同等のレベルまで低減させることができる。
【００３５】
なお、上記したＸ系列とＹ系列との波形発生動作が逆に行われるようにしても良いことは勿論である。
また、上記した実施例においては、オフセット回路３０、ＰＣＭ−ＰＷＭ変換器３１，３２、切替スイッチ３３、差分検出器３４及びコントローラ３５が備えられているが、これに限定されない。Ｘ系列のＰＣＭ−ＰＷＭ変換器３１とＹ系列のＰＣＭ−ＰＷＭ変換器３２とを独立して備えるのではなく、単一のＰＣＭ−ＰＷＭ変換器とコントローラとで図１４のフローチャートに示したようにＸ系列及びＹ系列のＰＷＭ信号を生成することによって切替スイッチを省略しても良い。
【００３６】
更に、図１に示したディジタル・アナログ変換器や図２に示したディジタルアンプに本発明によるＰＷＭ信号発生器を適用することができる。
以上のように、本発明のパルス幅変調信号の発生によれば、前記ディジタル信号が示す値が偶数であるパルス符号変調のディジタル信号が示す値に対応したパルス幅又は合計パルス幅を有し所定長の半分の位置を中心にして対称な位置関係の１つ又は２つのパルスを第１パルス幅変調信号として発生し、ディジタル信号が示す値が奇数であるときには第１パルス幅変調信号と、その奇数値に対応した合計パルス幅を有し所定長の１／４及び３／４の位置を中心にして前記第２パルス幅変調信号の１つのパルス又は２つのパルスと対称な位置関係の２つのパルスを示す第２パルス幅変調信号とを交互に発生するので、クロック周波数を変更することなく高調波歪み及びノイズフロアの双方を低減させることができる。
【図面の簡単な説明】
【図１】ディジタル・アナログ変換器の構成を示すブロック図である。
【図２】ディジタルアンプの構成を示すブロック図である。
【図３】図２のアンプ内のデルタシグマ変調器の構成を示す図である。
【図４】デルタシグマ変調器による周波数スペクトルを示す図である。
【図５】図２のアンプ内のパワースイッチング回路の構成を示す図である。
【図６】シングルサイデェッド２値のＰＷＭ信号の生成方法を示す図である。
【図７】シングルサイデェッド２値のＰＷＭ信号の周波数スペクトルを示す図である。
【図８】シングルサイデェッド３値のＰＷＭ信号の生成方法を示す図である。
【図９】シングルサイデェッド３値のＰＷＭ信号の周波数スペクトルを示す図である。
【図１０】ダブルサイデェッド３値のＰＷＭ信号の生成方法を示す図である。
【図１１】ダブルサイデェッド３値のＰＷＭ信号の周波数スペクトルを示す図である。
【図１２】本発明の実施例を示すブロック図である。
【図１３】ＰＷＭ信号の前端位置と後端位置を示す図である。
【図１４】図１２のＰＷＭ信号発生器の動作を示すフローチャートである。
【図１５】図１２のＰＷＭ信号発生器のＰＷＭ信号の生成方法を示す図である。
【図１６】図１２のＰＷＭ信号発生器のＰＷＭ信号の生成方法を示す図である。
【図１７】Ｘ系列だけのＰＷＭ信号の周波数スペクトルを示す図である。
【図１８】Ｘ系列及びＹ系列によるＰＷＭ信号の周波数スペクトルを示す図である。
【符号の説明】
４，１５，３１，３２ ＰＣＭ−ＰＷＭ変換器
５，３４ 差分検出器
３０ オフセット回路
３３ 切替スイッチ
３５ コントローラ
Claims (9)
- パルス符号変調のディジタル信号が示す値に対応したパルス幅又は合計パルス幅を有し所定長の半分の位置を中心にして対称な位置関係の１つ又は２つのパルスを第１パルス幅変調信号として発生する信号発生手段を備えたＰＷＭ信号発生器であって、
前記信号発生手段は、前記ディジタル信号が示す値に応じて第１パルスと第２パルスとを発生するＰＣＭ−ＰＷＭ変換器と、前記第１パルスと前記第２パルスとのパルス幅の差分を前記第１パルス幅変調信号として出力する差分検出器と、からなり、
前記ディジタル信号が示す値が０であるとき前記第１パルスと前記第２パルスのパルス幅は等しく、前記ディジタル信号が示す値が１だけ変化すると前記第１及び第２パルスの一方のパルスのパルス幅は変化せず、前記第１及び第２パルスの他方のパルスのパルス幅が２スロットだけ変化することを特徴とするＰＷＭ信号発生器。 - 前記ディジタル信号が示す値が奇数であることを検出する奇数検出手段を更に備え、
前記信号発生手段は、前記ディジタル信号が示す値が奇数のときには前記第１パルス幅変調信号と、その奇数値に対応した合計パルス幅を有し前記所定長の１／４及び３／４の位置を中心にして前記第１パルス幅変調信号の１つのパルス又は２つのパルスと対称な位置関係の２つのパルスを示す第２パルス幅変調信号とを交互に発生することを特徴とする請求項１に記載のＰＷＭ信号発生器。 - 前記第１及び第２パルスのスロット数をｓｌｏｔ、前記ディジタル信号をオフセットした値をｐｃｍｏｆｓｔ、整数化演算をｉｎｔ、前記第１及び第２パルスの前端位置のスロット値をＬＥ、後端位置のスロット値をＴＥとすると、
前記第１パルス幅変調信号発生時の前記第１パルスの前端位置のスロット値ＬＥ及び後端位置のスロット値ＴＥは
ＬＥ＝ｓｌｏｔ／２−（ｉｎｔ）（ｐｃｍｏｆｓｔ／２）
ＴＥ＝ｓｌｏｔ／２＋（ｉｎｔ）（ｐｃｍｏｆｓｔ／２）
となり、前記第１パルス幅変調信号発生時の前記第２パルスの前端位置のスロット値ＬＥ及び後端位置のスロット値ＴＥは
ＬＥ＝（ｉｎｔ）（（ｐｃｍｏｆｓｔ＋１）／２）
ＴＥ＝ｓｌｏｔ−（ｉｎｔ）（（ｐｃｍｏｆｓｔ＋１）／２）
となり、
前記第２パルス幅変調信号発生時の前記第１パルスの前端位置のスロット値ＬＥ及び後端位置のスロット値ＴＥは
ＬＥ＝ｓｌｏｔ／２−（ｉｎｔ）（（ｐｃｍｏｆｓｔ＋１）／２）
ＴＥ＝ｓｌｏｔ／２＋（ｉｎｔ）（（ｐｃｍｏｆｓｔ＋１）／２）
となり、前記第２パルス幅変調信号発生時の前記第２パルスの前端位置のスロット値ＬＥ及び後端位置のスロット値ＴＥは
ＬＥ＝（ｉｎｔ）（（ｐｃｍｏｆｓｔ−１）／２）
ＴＥ＝ｓｌｏｔ−（ｉｎｔ）（（ｐｃｍｏｆｓｔ−１）／２）
となることを特徴とする請求項１又は２に記載のＰＷＭ信号発生器。 - 前記奇数検出手段は、前記ディジタル信号の最下位ピットの数値に応じて奇数又は偶数の判別を行うことを特徴とする請求項２に記載のＰＷＭ信号発生器。
- 前記信号発生手段は、前記第１パルス幅変調信号を発生する第１信号発生手段と、前記第２パルス幅変調信号を発生する第２信号発生手段と、前記ディジタル信号が示す値が偶数のときには前記第１パルス幅変調信号を出力し、前記ディジタル信号が示す値が奇数のときには前記第１パルス幅変調信号と前記第２パルス幅変調信号とを交互に出力する選択手段と、からなることを特徴とする請求項２に記載のＰＷＭ信号発生器。
- パルス符号変調のディジタル信号が示す値に対応したパルス幅又は合計パルス幅を有し所定長の半分の位置を中心にして対称な位置関係の１つ又は２つのパルスを第１パルス幅変調信号として発生するＰＷＭ信号発生方法あって、
前記ディジタル信号が示す値に応じて第１パルスと第２パルスとを発生し、
前記第１パルスと前記第２パルスとのパルス幅の差分を前記第１パルス幅変調信号として出力し、
前記ディジタル信号が示す値が０であるとき前記第１パルスと前記第２パルスのパルス幅は等しく、前記ディジタル信号が示す値が１だけ変化すると前記第１及び第２パルスの一方のパルスのパルス幅は変化せず、前記第１及び第２パルスの他方のパルスのパルス幅が２スロットだけ変化することを特徴とするＰＷＭ信号発生方法。 - パルス符号変調のディジタル信号が示す値に対応したパルス幅又は合計パルス幅を有し所定長の半分の位置を中心にして対称な位置関係の１つ又は２つのパルスを第１パルス幅変調信号として発生するＰＷＭ信号発生方法あって、
前記ディジタル信号が示す値が０であるとき前記第１パルスと前記第２パルスのパルス幅は等しく、前記ディジタル信号が示す値が１だけ変化すると前記第１及び第２パルスの一方のパルスのパルス幅は変化せず、前記第１及び第２パルスの他方のパルスのパルス幅が２スロットだけ変化し、
前記ディジタル信号が示す値が奇数であることを検出し、
前記ディジタル信号が示す値が奇数のときには前記第１パルス幅変調信号と、その奇数値に対応した合計パルス幅を有し前記所定長の１／４及び３／４の位置を中心にして前記第１パルス幅変調信号の１つのパルス又は２つのパルスと対称な位置関係の２つのパルスを示す第２パルス幅変調信号とを交互に発生することを特徴とするＰＷＭ信号発生方法。 - パルス符号変調の入力ディジタル信号に対してオーパサンプリングを施すオーパサンプリング回路と、
前記オーパサンプリング回路の出力ディジタル信号の量子化ビット数を削減するデルタシグマ変調器と、
前記デルタシグマ変調器の出力ディジタル信号が示す値に対応したパルス幅又は合計パルス幅を有し所定長の半分の位置を中心にして対称な位置関係の１つ又は２つのパルスを第１パルス幅変調信号として発生するＰＷＭ信号発生器と、
前記第１パルス幅変調信号の低域成分を出力する低域フィルタと、からなるディジタル・アナログ変換器であって、
前記ＰＷＭ信号発生器は、前記デルタシグマ変調器の出力ディジタル信号が示す値に応じて第１パルスと第２パルスとを発生するＰＣＭ−ＰＷＭ変換器と、前記第１パルスと前記第２パルスとのパルス幅の差分を前記第１パルス幅変調信号として出力する差分検出器とからなり、
前記デルタシグマ変調器の出力ディジタル信号が示す値が０であるとき前記第１パルスと前記第２パルスのパルス幅は等しく、前記デルタシグマ変調器の出力ディジタル信号が示す値が１だけ変化すると前記第１及び第２パルスの一方のパルスのパルス幅は変化せず、前記第１及び第２パルスの他方のパルスのパルス幅が２スロットだけ変化することを特徴とするディジタル・アナログ変換器。 - パルス符号変調の入力ディジタル信号に対してオーパサンプリングを施すオーパサンプリング回路と、
前記オーパサンプリング回路の出力ディジタル信号が示す利得を変化させるディジタルボリュームと、
前記ディジタルボリュームの出力ディジタル信号の量子化ビット数を削減するデルタシグマ変調器と、
前記デルタシグマ変調器の出力ディジタル信号が示す値に対応したパルス幅又は合計パルス幅を有し所定長の半分の位置を中心にして対称な位置関係の１つ又は２つのパルスを第１パルス幅変調信号として発生するＰＷＭ信号発生器と、
前記第１パルス幅変調信号の低域成分を出力する低域フィルタと、からなるディジタルアンプであって、
前記ＰＷＭ信号発生器は、前記デルタシグマ変調器の出力ディジタル信号が示す値に応じて第１パルスと第２パルスとを発生するＰＣＭ−ＰＷＭ変換器と、前記第１パルスと前記第２パルスとのパルス幅の差分を前記第１パルス幅変調信号として出力する差分検出器とからなり、
前記デルタシグマ変調器の出力ディジタル信号が示す値が０であるとき前記第１パルスと前記第２パルスのパルス幅は等しく、前記デルタシグマ変調器の出力ディジタル信号が示す値が１だけ変化すると前記第１及び第２パルスの一方のパルスのパルス幅は変化せず、前記第１及び第２パルスの他方のパルスのパルス幅が２スロットだけ変化することを特徴とするディジタルアンプ。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003121163A JP2004328428A (ja) | 2003-04-25 | 2003-04-25 | Ｐｗｍ信号発生器及びｐｗｍ信号発生方法並びにディジタル・アナログ変換器及びディジタルアンプ |
| EP04009358A EP1471640A3 (en) | 2003-04-25 | 2004-04-20 | PWM signal generator and PWM signal generating method |
| US10/829,182 US6992610B2 (en) | 2003-04-25 | 2004-04-22 | PWM signal generator and PWM signal generating method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003121163A JP2004328428A (ja) | 2003-04-25 | 2003-04-25 | Ｐｗｍ信号発生器及びｐｗｍ信号発生方法並びにディジタル・アナログ変換器及びディジタルアンプ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004328428A true JP2004328428A (ja) | 2004-11-18 |
Family
ID=32959684
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003121163A Abandoned JP2004328428A (ja) | 2003-04-25 | 2003-04-25 | Ｐｗｍ信号発生器及びｐｗｍ信号発生方法並びにディジタル・アナログ変換器及びディジタルアンプ |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6992610B2 (ja) |
| EP (1) | EP1471640A3 (ja) |
| JP (1) | JP2004328428A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009525642A (ja) * | 2006-01-31 | 2009-07-09 | ディー２オーディオ コーポレイション | パルス幅変調の非対称的な信号レベルに係るシステム及び方法 |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060067448A1 (en) * | 2004-09-29 | 2006-03-30 | Thirunagari Krishna B | Apparatus and method for performing adaptive equalization in a receiver |
| GB2425668B (en) | 2005-01-17 | 2009-02-25 | Wolfson Microelectronics Plc | Pulse width modulator quantisation circuit |
| US20070115157A1 (en) * | 2005-11-21 | 2007-05-24 | Zhuan Ye | Method and system for generation of double-sided pulse wave modulation signal |
| KR100728041B1 (ko) * | 2006-06-23 | 2007-06-14 | 삼성전자주식회사 | 디지털 ｐｗｍ 신호를 저장 재생하는 오디오 시스템 및 그방법 |
| WO2008012904A1 (fr) * | 2006-07-27 | 2008-01-31 | National University Corporation Nagoya Institute Of Technology | Générateurs de signaux mid, dispositif générateur de signaux mid et amplificateur numérique |
| KR100861920B1 (ko) * | 2007-05-10 | 2008-10-09 | 삼성전자주식회사 | 비대칭형 펄스폭 변조 신호 발생기 및 그 방법 |
| US7733171B2 (en) * | 2007-12-31 | 2010-06-08 | Synopsys, Inc. | Class D amplifier having PWM circuit with look-up table |
| US8115663B2 (en) * | 2010-04-14 | 2012-02-14 | Silicon Laboratories Inc. | Mismatch-immune digital-to-analog converter |
| US8306106B2 (en) | 2010-04-27 | 2012-11-06 | Equiphon, Inc. | Multi-edge pulse width modulator with non-stationary residue assignment |
| JP5958884B2 (ja) * | 2014-03-20 | 2016-08-02 | カシオ計算機株式会社 | Ｄ／ａ変換装置、ｄ／ａ変換方法及び電子楽器 |
| US11354066B2 (en) * | 2020-06-29 | 2022-06-07 | Micron Technology, Inc. | Command filter filtering command having predetermined pulse width |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0787375B2 (ja) * | 1988-09-29 | 1995-09-20 | 日本ビクター株式会社 | Ｐｗｍ型ｄ／ａ変換器 |
| JPH02214224A (ja) * | 1989-02-14 | 1990-08-27 | Sony Corp | ディジタル・アナログ変換器 |
| JPH0421215A (ja) * | 1990-05-16 | 1992-01-24 | Sony Corp | デジタル・アナログ変換器 |
| EP1435695B1 (en) * | 2001-09-28 | 2012-12-05 | Sony Corporation | Delta-sigma modulation apparatus and signal amplification apparatus |
-
2003
- 2003-04-25 JP JP2003121163A patent/JP2004328428A/ja not_active Abandoned
-
2004
- 2004-04-20 EP EP04009358A patent/EP1471640A3/en not_active Withdrawn
- 2004-04-22 US US10/829,182 patent/US6992610B2/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009525642A (ja) * | 2006-01-31 | 2009-07-09 | ディー２オーディオ コーポレイション | パルス幅変調の非対称的な信号レベルに係るシステム及び方法 |
| JP4878376B2 (ja) * | 2006-01-31 | 2012-02-15 | ディー２オーディオ コーポレイション | パルス幅変調の非対称的な信号レベルに係るシステム及び方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP1471640A3 (en) | 2005-01-26 |
| US20040212524A1 (en) | 2004-10-28 |
| US6992610B2 (en) | 2006-01-31 |
| EP1471640A2 (en) | 2004-10-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4882353B2 (ja) | パルス幅変調増幅器 | |
| US7453387B2 (en) | Pulse width modulation in digital power amplifier | |
| EP0457496A2 (en) | Digital-to-analogue converter | |
| US5021788A (en) | Digital analog converter | |
| JP2006512004A (ja) | デジタル信号変調器を用いたデジタル入力信号の変調および信号の分割 | |
| JP2000244257A (ja) | デジタル入力を有するｐｗｍパワーアンプ | |
| JP2004328428A (ja) | Ｐｗｍ信号発生器及びｐｗｍ信号発生方法並びにディジタル・アナログ変換器及びディジタルアンプ | |
| US20060072657A1 (en) | Pulse width-modulated noise shaper | |
| EP1168631A2 (en) | Method and apparatus for improving S/N ratio in digital-to-analog conversion of pulse density modulated (PDM) signal | |
| GB2609564A (en) | Pulse-width modulation | |
| JP2004357281A (ja) | ２つの物理的レイヤによるマルチレベルｄ級増幅器 | |
| US6873275B2 (en) | Digital signal conversion apparatus, digital signal conversion method, and computer-readable recording medium in which digital signal conversion program is recorded | |
| KR100565103B1 (ko) | 스위칭 증폭기에서의 출력 펄스 폭 변조 방법 및 그 장치 | |
| KR20040041065A (ko) | 3개의 물리적 레벨들에 의한 다중-레벨 ｄ급 증폭기 | |
| JP2006129366A (ja) | Ｐｗｍドライバおよびこれを用いたｄ級増幅器 | |
| KR20050112649A (ko) | 디급 증폭기 및 펄스폭 변조 방법 | |
| US7308027B1 (en) | Circuits and methods for reducing distortion and noise in pulse width modulation systems utilizing full-bridge drivers | |
| JP2004032095A (ja) | パルス幅変調器 | |
| JP2006054815A (ja) | デジタルパルス幅変調信号発生器 | |
| JP2005109590A (ja) | スイッチング増幅回路及びオーディオ機器用ｄ級増幅装置 | |
| US10965307B2 (en) | Signal processing apparatus, signal processing method, and program | |
| JP3388173B2 (ja) | フィードバック回路 | |
| US20060001561A1 (en) | Data converter | |
| JP3863115B2 (ja) | デルタシグマ型マルチビットａ／ｄコンバータおよびダウンサンプリング方法 | |
| Pascual et al. | High-fidelity PWM inverter for audio amplification based on real-time DSP |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060331 |
|
| A762 | Written abandonment of application |
Free format text: JAPANESE INTERMEDIATE CODE: A762 Effective date: 20070803 |