JP2000244257A - デジタル入力を有するｐｗｍパワーアンプ - Google Patents
デジタル入力を有するｐｗｍパワーアンプInfo
- Publication number
- JP2000244257A JP2000244257A JP2000034045A JP2000034045A JP2000244257A JP 2000244257 A JP2000244257 A JP 2000244257A JP 2000034045 A JP2000034045 A JP 2000034045A JP 2000034045 A JP2000034045 A JP 2000034045A JP 2000244257 A JP2000244257 A JP 2000244257A
- Authority
- JP
- Japan
- Prior art keywords
- pwm
- signal
- pcm
- converter
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/68—Digital/analogue converters with conversions of different sensitivity, i.e. one conversion relating to the more significant digital bits and another conversion to the less significant bits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
- H03F3/217—Class D power amplifiers; Switching amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/331—Sigma delta modulation being used in an amplifying circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/82—Digital/analogue converters with intermediate conversion to time interval
- H03M1/822—Digital/analogue converters with intermediate conversion to time interval using pulse width modulation
- H03M1/825—Digital/analogue converters with intermediate conversion to time interval using pulse width modulation by comparing the input signal with a digital ramp signal
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】
【課題】 効率が高く比較的低いスイッチング周波数で
動作するデジタル入力ＰＷＭパワーアンプを提供する。 【解決手段】 本発明のデジタル入力ＰＷＭパワーアン
プは、オーバーサンプリング・ノイズ整形回路と、第一
数（Ｄ）の最大桁ビット（ＭＳＢ）を伝送する第一バス
及び第二数（Ｓ）の最小桁ビット（ＬＳＢ）を伝送する
第二バスと、該第一及び第二数のビットが夫々供給され
ＰＷＭ信号（ＭＳＢｄｉｇ，ＬＳＢｄｉｇ）を出力する
第一及び第二ＰＣＭ／ＰＷＭ変換器とを有しており、該
第一変換器によって出力されるＰＷＭ信号（ＭＳＢｄｉ
ｇ）が該第二変換器によって出力されるＰＷＭ信号（Ｌ
ＳＢｄｉｇ）へ出力パワー段の反転入力ノード（−）上
で加算される。
動作するデジタル入力ＰＷＭパワーアンプを提供する。 【解決手段】 本発明のデジタル入力ＰＷＭパワーアン
プは、オーバーサンプリング・ノイズ整形回路と、第一
数（Ｄ）の最大桁ビット（ＭＳＢ）を伝送する第一バス
及び第二数（Ｓ）の最小桁ビット（ＬＳＢ）を伝送する
第二バスと、該第一及び第二数のビットが夫々供給され
ＰＷＭ信号（ＭＳＢｄｉｇ，ＬＳＢｄｉｇ）を出力する
第一及び第二ＰＣＭ／ＰＷＭ変換器とを有しており、該
第一変換器によって出力されるＰＷＭ信号（ＭＳＢｄｉ
ｇ）が該第二変換器によって出力されるＰＷＭ信号（Ｌ
ＳＢｄｉｇ）へ出力パワー段の反転入力ノード（−）上
で加算される。
Description
【０００１】
【発明の属する技術分野】本発明は一般的にＤ級増幅器
と呼ばれる高効率低周波数増幅器に関するものであっ
て、更に詳細には、これらに制限されるものではない
が、Ｄ級オーディオ増幅器に関するものである。
と呼ばれる高効率低周波数増幅器に関するものであっ
て、更に詳細には、これらに制限されるものではない
が、Ｄ級オーディオ増幅器に関するものである。
【０００２】
【従来の技術】例えば自動車のエンターテイメント分野
における消費者製品の製造業者のエネルギ消費、ヒート
シンクの重量及び寸法を減少させる努力は、従来のＡＢ
級増幅器よりも高い効率のパワーアンプ即ち電力増幅器
に対する要求を発生させている。
における消費者製品の製造業者のエネルギ消費、ヒート
シンクの重量及び寸法を減少させる努力は、従来のＡＢ
級増幅器よりも高い効率のパワーアンプ即ち電力増幅器
に対する要求を発生させている。
【０００３】いわゆるＤ級増幅器はこれらの要求にこた
えるために提案されたものである。実質的には、これら
の増幅器はＤＣ−ＡＣ変換器回路（ＤＡＣ）を包含して
おり、それはＰＷＭ出力信号を発生する。このＰＷＭ出
力信号は出力パワー装置を駆動し、該装置は、増幅した
アナログ（オーディオ）信号を再生するための受動的ロ
ーパスフィルタを介して、該ローパスフィルタの一部で
ある場合がある負荷（例えば、スピーカ）を駆動する。
えるために提案されたものである。実質的には、これら
の増幅器はＤＣ−ＡＣ変換器回路（ＤＡＣ）を包含して
おり、それはＰＷＭ出力信号を発生する。このＰＷＭ出
力信号は出力パワー装置を駆動し、該装置は、増幅した
アナログ（オーディオ）信号を再生するための受動的ロ
ーパスフィルタを介して、該ローパスフィルタの一部で
ある場合がある負荷（例えば、スピーカ）を駆動する。
【０００４】アナログ入力とＰＷＭ出力（Ｄ級増幅器）
を有するシングルエンド型増幅器の動作解析はＦ.
Ａ． Ｈｉｍｍｅｌｓｔｏｓｓ ｅｔ ａｌ．「高品質
Ｄ級増幅器の解析（Ａｎａｌｙｓｉｓ ｏｆ ａ ｑｕ
ａｌｉｔｙ ｃｌａｓｓ−Ｄａｍｐｌｉｆｉｅｒ）」、
ＩＥＥＥ・トランズアクションズ・オン・コンシューマ
・エレクトロニクス、Ｖｏｌ．４２、Ｎｏ．３、１９９
６年８月の文献に記載されている。
を有するシングルエンド型増幅器の動作解析はＦ.
Ａ． Ｈｉｍｍｅｌｓｔｏｓｓ ｅｔ ａｌ．「高品質
Ｄ級増幅器の解析（Ａｎａｌｙｓｉｓ ｏｆ ａ ｑｕ
ａｌｉｔｙ ｃｌａｓｓ−Ｄａｍｐｌｉｆｉｅｒ）」、
ＩＥＥＥ・トランズアクションズ・オン・コンシューマ
・エレクトロニクス、Ｖｏｌ．４２、Ｎｏ．３、１９９
６年８月の文献に記載されている。
【０００５】一方、デジタルオーディオ信号処理におけ
る益々増加する関心が多くの場合においてアナログ増幅
器よりもデジタル増幅器を使用することを一層便利なも
のとしている。現在のところ、設計アプローチの可能性
を記述した２，３の文献を除けば、デジタル入力増幅器
の公知の商用適用例は存在しない。
る益々増加する関心が多くの場合においてアナログ増幅
器よりもデジタル増幅器を使用することを一層便利なも
のとしている。現在のところ、設計アプローチの可能性
を記述した２，３の文献を除けば、デジタル入力増幅器
の公知の商用適用例は存在しない。
【０００６】※「全デジタルオーディオパワーアンプ用
ノイズ整形及びパルス幅変調（Ｎｏｉｓｅ ｓｈａｐｉ
ｎｇ ａｎｄ Ｐｕｌｓｅ−Ｗｉｄｔｈ Ｍｏｄｕｌａ
ｔｉｏｎ ｆｏｒ Ａｌｌ−Ｄｉｇｉｔａｌ Ａｕｄｉ
ｏ Ｐｏｗｅｒ Ａｍｐｌｉｆｉｅｒｓ）」、Ｊ．
Ｍ．Ｇｏｌｄｂｅｒｇ及びＭ．Ｂ．Ｓａｎｄｌｅｒ著、
ジャーナル・オーディオ・エンジニアリング・ドキュメ
ント、Ｖｏｌ．３９、Ｎｏ．６，１９９１年６月。ここ
に記載されているシステムは最終段上で何等フィードバ
ック回路を使用するものではなく、そのことは、ある程
度歪み及びノイズ拒否の点で性能を犠牲にしている。そ
の性能はパワー段（図８）のコンポーネントの特性に厳
格に依存するものと思われる。
ノイズ整形及びパルス幅変調（Ｎｏｉｓｅ ｓｈａｐｉ
ｎｇ ａｎｄ Ｐｕｌｓｅ−Ｗｉｄｔｈ Ｍｏｄｕｌａ
ｔｉｏｎ ｆｏｒ Ａｌｌ−Ｄｉｇｉｔａｌ Ａｕｄｉ
ｏ Ｐｏｗｅｒ Ａｍｐｌｉｆｉｅｒｓ）」、Ｊ．
Ｍ．Ｇｏｌｄｂｅｒｇ及びＭ．Ｂ．Ｓａｎｄｌｅｒ著、
ジャーナル・オーディオ・エンジニアリング・ドキュメ
ント、Ｖｏｌ．３９、Ｎｏ．６，１９９１年６月。ここ
に記載されているシステムは最終段上で何等フィードバ
ック回路を使用するものではなく、そのことは、ある程
度歪み及びノイズ拒否の点で性能を犠牲にしている。そ
の性能はパワー段（図８）のコンポーネントの特性に厳
格に依存するものと思われる。
【０００７】※「パルス幅変調に基づいた全デジタルパ
ワーアンプ（Ａｌｌ ｄｉｇｉｔａｌ Ｐｏｗｅｒ Ａ
ｍｐｌｉｆｉｅｒ Ｂａｓｅｄ ｏｎ Ｐｕｌｓｅ Ｗ
ｉｄｔｈ Ｍｏｄｕｌａｔｉｏｎ）、Ｍ． Ｓ． Ｐｅ
ｄｅｒｓｅｎ及びＭ． Ｓｈａｊａａｎ著、第９６回Ａ
ＥＳコンベンション（オーディオ技術学会）において発
表、１９９４年２月２６日、３月１日、アムステルダ
ム。この設計アプローチによれば、フィードバック回路
は存在していない。このシステムは線形化したＰＷＭと
することにより負担がかけられているものと思われる。
ワーアンプ（Ａｌｌ ｄｉｇｉｔａｌ Ｐｏｗｅｒ Ａ
ｍｐｌｉｆｉｅｒ Ｂａｓｅｄ ｏｎ Ｐｕｌｓｅ Ｗ
ｉｄｔｈ Ｍｏｄｕｌａｔｉｏｎ）、Ｍ． Ｓ． Ｐｅ
ｄｅｒｓｅｎ及びＭ． Ｓｈａｊａａｎ著、第９６回Ａ
ＥＳコンベンション（オーディオ技術学会）において発
表、１９９４年２月２６日、３月１日、アムステルダ
ム。この設計アプローチによれば、フィードバック回路
は存在していない。このシステムは線形化したＰＷＭと
することにより負担がかけられているものと思われる。
【０００８】※「デジタル入力信号用シグマデルタパワ
ーアンプ（Ａ Ｓｉｇｍａ−Ｄｅｌｔａ Ｐｏｗｅｒ
Ａｍｐｌｉｆｉｅｒ ｆｏｒ Ｄｉｇｉｔａｌ Ｉｎｐ
ｕｔＳｉｇｎａｌｓ）」、Ｋｌｕｇｂａｕｅｒ−Ｈｅｉ
ｌｍｅｉｅｒ著、第１０２回ＡＥＳ（オーディオ技術学
会）コンベンションにおいて発表、１９９７年３月２２
日から２５日、ミュンヘン。この文献はフィードバック
経路内においてアンチエーリアシングフィルタの他に高
スイッチング周波数を必要とするパルス密度変調（ＰＤ
Ｍ）増幅器を記載している。
ーアンプ（Ａ Ｓｉｇｍａ−Ｄｅｌｔａ Ｐｏｗｅｒ
Ａｍｐｌｉｆｉｅｒ ｆｏｒ Ｄｉｇｉｔａｌ Ｉｎｐ
ｕｔＳｉｇｎａｌｓ）」、Ｋｌｕｇｂａｕｅｒ−Ｈｅｉ
ｌｍｅｉｅｒ著、第１０２回ＡＥＳ（オーディオ技術学
会）コンベンションにおいて発表、１９９７年３月２２
日から２５日、ミュンヘン。この文献はフィードバック
経路内においてアンチエーリアシングフィルタの他に高
スイッチング周波数を必要とするパルス密度変調（ＰＤ
Ｍ）増幅器を記載している。
【０００９】
【発明が解決しようとする課題】本発明は、以上の点に
鑑みなされたものであって、上述した如き従来技術の欠
点を解消し、高い効率を達成するために比較的低いスイ
ッチング周波数で機能するデジタル入力ＰＷＭパワーア
ンプを提供することを目的とする。本発明の別の目的と
するところは、回路のコンポーネントのパラメータの実
際の値のバラツキによって影響されることがなく製造す
ることが容易なパワーアンプを提供することである。本
発明の更に別の目的とするところは、集積化したローパ
スフィルタを必要とすることなしにＰＣＭ／ＰＷＭ変換
器の可及的に最も低い駆動周波数で機能することが可能
なパワーアンプを提供することである。本発明の更に別
の目的とするところは、システムの唯一のフィルタが、
スイッチング出力段においてはいずれの場合においても
常に存在する増幅器出力端とカスケード接続したローパ
スフィルタであるパワーアンプを提供することである。
鑑みなされたものであって、上述した如き従来技術の欠
点を解消し、高い効率を達成するために比較的低いスイ
ッチング周波数で機能するデジタル入力ＰＷＭパワーア
ンプを提供することを目的とする。本発明の別の目的と
するところは、回路のコンポーネントのパラメータの実
際の値のバラツキによって影響されることがなく製造す
ることが容易なパワーアンプを提供することである。本
発明の更に別の目的とするところは、集積化したローパ
スフィルタを必要とすることなしにＰＣＭ／ＰＷＭ変換
器の可及的に最も低い駆動周波数で機能することが可能
なパワーアンプを提供することである。本発明の更に別
の目的とするところは、システムの唯一のフィルタが、
スイッチング出力段においてはいずれの場合においても
常に存在する増幅器出力端とカスケード接続したローパ
スフィルタであるパワーアンプを提供することである。
【００１０】
【課題を解決するための手段】本発明のＰＷＭパワーア
ンプ（電力増幅器）は、オーバーサンプリング・ノイズ
整形ブロックを有しており、該ブロックは、ある数
（Ｍ）のビットから構成されるワードの形態で構成され
ているＰＣＭ（パルス符号変調）入力デジタルデータを
受取り、且つ該入力データのビットレート（Ｆｉｎ）の
倍数ビットレート（Ｆｉｎ＊ｋ）において入力データの
ビット数よりも低い（Ｍ＜Ｎ）の数（Ｎ）から構成され
るワードへ変換されたＰＣＭデジタルデータを出力す
る。
ンプ（電力増幅器）は、オーバーサンプリング・ノイズ
整形ブロックを有しており、該ブロックは、ある数
（Ｍ）のビットから構成されるワードの形態で構成され
ているＰＣＭ（パルス符号変調）入力デジタルデータを
受取り、且つ該入力データのビットレート（Ｆｉｎ）の
倍数ビットレート（Ｆｉｎ＊ｋ）において入力データの
ビット数よりも低い（Ｍ＜Ｎ）の数（Ｎ）から構成され
るワードへ変換されたＰＣＭデジタルデータを出力す
る。
【００１１】第一バスが第一ブロックから出力されるワ
ードの最大桁ビット（ＭＳＢ）のうちで第一割合部分
（Ｐ）を伝送し且つ第二バスが前記第一ブロックから出
力されたワードの残りの（Ｓ）の最小桁ビット（ＬＳ
Ｂ）を伝送する。
ードの最大桁ビット（ＭＳＢ）のうちで第一割合部分
（Ｐ）を伝送し且つ第二バスが前記第一ブロックから出
力されたワードの残りの（Ｓ）の最小桁ビット（ＬＳ
Ｂ）を伝送する。
【００１２】第一及び第二バス上で夫々伝送されるデー
タが供給される第一及び第二ＰＣＭ／ＰＷＭ変換器の各
々は、夫々の変換器へ供給されるデータのデジタル値の
遷移によってリセットされるカウントから構成されてい
る。該変換器はアップダウンモードで機能し且つ伝送さ
れたワードのビット（Ｐ又はＳ）の相対的な数の平方に
よって乗算された該変換器の夫々のバス上を伝送された
データの乗算されたビットレート（Ｆｉｎ＊ｋ）と等し
い周波数のクロック信号（Ｆｃｌｏｃｋ）が少なくとも
供給され、且つそのレートが該変換器へ供給されるデー
タのビットレートと等しいデジタル値の単一又は複数勾
配の上昇及び下降するランプを画定するインクリメント
及びデクリメントするデジタル値を表す夫々の数のビッ
ト（Ｐ又はＳ）によって構成される基準デジタルワード
を発生する。デジタル比較器は、第一入力端を介して、
アップダウンカウンタによって発生された基準デジタル
ワードを受取り、且つ、第二入力端を介して、入力デー
タを受取り、且つ入力デジタルデータストリームのビッ
トレートに等しいスイッチング周波数でＰＷＭデジタル
信号（ＭＳＢｄｉｇ，ＬＳＢｄｉｇ）を出力する。
タが供給される第一及び第二ＰＣＭ／ＰＷＭ変換器の各
々は、夫々の変換器へ供給されるデータのデジタル値の
遷移によってリセットされるカウントから構成されてい
る。該変換器はアップダウンモードで機能し且つ伝送さ
れたワードのビット（Ｐ又はＳ）の相対的な数の平方に
よって乗算された該変換器の夫々のバス上を伝送された
データの乗算されたビットレート（Ｆｉｎ＊ｋ）と等し
い周波数のクロック信号（Ｆｃｌｏｃｋ）が少なくとも
供給され、且つそのレートが該変換器へ供給されるデー
タのビットレートと等しいデジタル値の単一又は複数勾
配の上昇及び下降するランプを画定するインクリメント
及びデクリメントするデジタル値を表す夫々の数のビッ
ト（Ｐ又はＳ）によって構成される基準デジタルワード
を発生する。デジタル比較器は、第一入力端を介して、
アップダウンカウンタによって発生された基準デジタル
ワードを受取り、且つ、第二入力端を介して、入力デー
タを受取り、且つ入力デジタルデータストリームのビッ
トレートに等しいスイッチング周波数でＰＷＭデジタル
信号（ＭＳＢｄｉｇ，ＬＳＢｄｉｇ）を出力する。
【００１３】最大桁ビットの割合部分（Ｐ）を受取る第
一変換器のＰＷＭ出力信号（ＭＳＢｄｉｇ）は、増幅器
の最終パワー増幅段の反転入力ノード（−）上で、第二
変換器の入力端へ第二バスを介して伝送されたビットの
数（Ｓ）の平方と等価な比によって予防的に減衰された
第二変換器（ＬＳＢｄｉｇ）のＰＷＭ出力信号（ＬＳＢ
ｄｉｇ）へ加算される。
一変換器のＰＷＭ出力信号（ＭＳＢｄｉｇ）は、増幅器
の最終パワー増幅段の反転入力ノード（−）上で、第二
変換器の入力端へ第二バスを介して伝送されたビットの
数（Ｓ）の平方と等価な比によって予防的に減衰された
第二変換器（ＬＳＢｄｉｇ）のＰＷＭ出力信号（ＬＳＢ
ｄｉｇ）へ加算される。
【００１４】該一対のＰＣＭ／ＰＷＭ変換器は、単一又
は複数個のランプ型のものとすることが可能である。ダ
ブルランプ変換器、即ち相次ぐ上昇及び下降ランプ（そ
れは、実質的に三角波形の基準信号である）を有する変
換器を使用することは、単一ランプ変換器（即ち、鋸歯
状基準信号を使用する場合）と比較して、歪み及び信号
対雑音比の点で増幅器の性能を向上させる。
は複数個のランプ型のものとすることが可能である。ダ
ブルランプ変換器、即ち相次ぐ上昇及び下降ランプ（そ
れは、実質的に三角波形の基準信号である）を有する変
換器を使用することは、単一ランプ変換器（即ち、鋸歯
状基準信号を使用する場合）と比較して、歪み及び信号
対雑音比の点で増幅器の性能を向上させる。
【００１５】シングルエンド型増幅器の場合における単
一の最終のパワー段又はブリッジ形態の場合における２
つの最終のパワー段、即ちローパスアナログ信号再生フ
ィルタの上流側のものによって発生される出力信号はＰ
ＷＭ信号であり、その周波数は第一変換器によって発生
される出力信号（ＭＳＢｄｉｇ）と等しいが、以下のパ
ラメータの関数として異なるデューティサイクルを有し
ている。
一の最終のパワー段又はブリッジ形態の場合における２
つの最終のパワー段、即ちローパスアナログ信号再生フ
ィルタの上流側のものによって発生される出力信号はＰ
ＷＭ信号であり、その周波数は第一変換器によって発生
される出力信号（ＭＳＢｄｉｇ）と等しいが、以下のパ
ラメータの関数として異なるデューティサイクルを有し
ている。
【００１６】ａ）最終パワー段の供給電圧、 ｂ）最終パワー段の非線形性及び損失、 ｃ）第二変換器によって出力される信号（ＬＳＭｄｉ
ｇ）に対して行われる補正。
ｇ）に対して行われる補正。
【００１７】
【発明の実施の態様】図1の基本的な構成を参照する
と、（Ｆｉｎ）ビットレートを有するデジタル入力デー
タストリームの各デジタルＭビットワードが、オーバー
サンプリング・ノイズ整形技術によって、入力ワードよ
りも小さいビット数（Ｍ＞Ｎ）であり倍数ビットレート
Ｆｉｎ＊ｋを有するＮビットワードへ変換される。この
オーバーサンプリング・ノイズ整形ブロックの出力ワー
ドを構成するＮ個のビットは２つの別々のバスへ分割さ
れる。第一バスは最大桁ビット（ＭＳＢ）からなる第一
割合部分の数Ｐを伝送し、一方第二バスは最小桁ビット
（ＬＳＢ）からなる残りの割合部分の数Ｓを伝送する。
最大桁ビット（ＭＳＢ）は第一ＰＣＭ／ＰＷＭ変換器へ
送られ、一方Ｓ個の最小桁ビット（ＬＳＢ）は第二ＰＣ
Ｍ／ＰＷＭ変換器へ送られる。
と、（Ｆｉｎ）ビットレートを有するデジタル入力デー
タストリームの各デジタルＭビットワードが、オーバー
サンプリング・ノイズ整形技術によって、入力ワードよ
りも小さいビット数（Ｍ＞Ｎ）であり倍数ビットレート
Ｆｉｎ＊ｋを有するＮビットワードへ変換される。この
オーバーサンプリング・ノイズ整形ブロックの出力ワー
ドを構成するＮ個のビットは２つの別々のバスへ分割さ
れる。第一バスは最大桁ビット（ＭＳＢ）からなる第一
割合部分の数Ｐを伝送し、一方第二バスは最小桁ビット
（ＬＳＢ）からなる残りの割合部分の数Ｓを伝送する。
最大桁ビット（ＭＳＢ）は第一ＰＣＭ／ＰＷＭ変換器へ
送られ、一方Ｓ個の最小桁ビット（ＬＳＢ）は第二ＰＣ
Ｍ／ＰＷＭ変換器へ送られる。
【００１８】ＭビットのＰＣＭ入力デジタルデータから
分割されたＮ個のビットは、ＰＣＭデータをＰＷＭ信号
へ変換する場合に異常に高いものではないクロック周波
数を使用することを可能とする。信号対雑音比の検知可
能な劣化なしで４４．１ｋＨｚにおける１６ビットＰＣ
Ｍ信号のＰＷＭ信号への変換を行う場合に、４４１００
×２16＝２．８ＧＨｚのサンプリングクロックを使用す
ることが必要であり、そのことは現在の集積回路におい
て実現する可能性を著しく超えるものである。
分割されたＮ個のビットは、ＰＣＭデータをＰＷＭ信号
へ変換する場合に異常に高いものではないクロック周波
数を使用することを可能とする。信号対雑音比の検知可
能な劣化なしで４４．１ｋＨｚにおける１６ビットＰＣ
Ｍ信号のＰＷＭ信号への変換を行う場合に、４４１００
×２16＝２．８ＧＨｚのサンプリングクロックを使用す
ることが必要であり、そのことは現在の集積回路におい
て実現する可能性を著しく超えるものである。
【００１９】このような分割によって解消される別の問
題は、現在考慮中の例の場合には４４．１ｋＨｚである
出力ＰＷＭ信号のスイッチング周波数はいずれの場合に
おいても再生されるべき最大周波数（通常、オーディオ
システムにおいては約２０ｋＨｚ）に非常に近いもので
あり、高調波歪み、直線性、及び再生用ローパスフィル
タの下流側のＰＷＭスイッチング周波数での信号残留の
問題を発生する。
題は、現在考慮中の例の場合には４４．１ｋＨｚである
出力ＰＷＭ信号のスイッチング周波数はいずれの場合に
おいても再生されるべき最大周波数（通常、オーディオ
システムにおいては約２０ｋＨｚ）に非常に近いもので
あり、高調波歪み、直線性、及び再生用ローパスフィル
タの下流側のＰＷＭスイッチング周波数での信号残留の
問題を発生する。
【００２０】ＰＷＭ増幅器のスイッチング周波数は、通
常、１００Ｈｚと５００ＫＨｚとの間のものから構成さ
れるものであることを考慮し、且つＭＳＢの数Ｐが６に
等しく且つＬＳＢの数Ｓが６に等しく、例えば約４４１
００×８＝３５２．８ｋＨｚのオーディオバンドから充
分に離れたＰＷＭ信号のスイッチング周波数を仮定した
場合に、ＰＣＭ／ＰＷＭ変換器によって必要とされるク
ロック周波数は３５２８００×２6＝２２．５７ＭＨｚ
であり、それは現在の集積回路の製造技術でもって容易
に取扱うことが可能である。
常、１００Ｈｚと５００ＫＨｚとの間のものから構成さ
れるものであることを考慮し、且つＭＳＢの数Ｐが６に
等しく且つＬＳＢの数Ｓが６に等しく、例えば約４４１
００×８＝３５２．８ｋＨｚのオーディオバンドから充
分に離れたＰＷＭ信号のスイッチング周波数を仮定した
場合に、ＰＣＭ／ＰＷＭ変換器によって必要とされるク
ロック周波数は３５２８００×２6＝２２．５７ＭＨｚ
であり、それは現在の集積回路の製造技術でもって容易
に取扱うことが可能である。
【００２１】図２は最終的なパワーアンプ用ブロックを
実現するために使用することの可能な内部構造を示して
いる。このＤ級パワーアンプ用モジュールは、本願出願
人と同一出願人による１９９８年１１月１３日付で出願
した欧州特許出願第９８８３０６８５．８号において記
載されている。該回路は、基準三角波形を発生すること
又は何等の自励発振構成を必要とするものではなく、ア
ナログ入力に対しても使用することを可能としている。
専用の入力形態ネットワーク（不図示）によって異なる
入力を選択することが可能である。
実現するために使用することの可能な内部構造を示して
いる。このＤ級パワーアンプ用モジュールは、本願出願
人と同一出願人による１９９８年１１月１３日付で出願
した欧州特許出願第９８８３０６８５．８号において記
載されている。該回路は、基準三角波形を発生すること
又は何等の自励発振構成を必要とするものではなく、ア
ナログ入力に対しても使用することを可能としている。
専用の入力形態ネットワーク（不図示）によって異なる
入力を選択することが可能である。
【００２２】図３及び４は図１の増幅器構成において使
用されている各ＰＣＭ／ＰＷＭ変換器の機能的ブロック
図及び動作波形図を示しており、信号表示はＰビット
（ＭＳＢ）バスを介して供給される２つの変換器のうち
の最初のものである。
用されている各ＰＣＭ／ＰＷＭ変換器の機能的ブロック
図及び動作波形図を示しており、信号表示はＰビット
（ＭＳＢ）バスを介して供給される２つの変換器のうち
の最初のものである。
【００２３】この実施例によれば、両方の変換器は単一
ランプ型のものである。そのランプは、循環型且つリセ
ット可能なアップカウンタによって発生され、それは夫
々のバス上を伝送されるデータのビットレートと供給さ
れたデータが構成されるビットの数の平方との積に等し
い周波数のクロック信号Ｆｃｌｏｃｋが供給される。
ランプ型のものである。そのランプは、循環型且つリセ
ット可能なアップカウンタによって発生され、それは夫
々のバス上を伝送されるデータのビットレートと供給さ
れたデータが構成されるビットの数の平方との積に等し
い周波数のクロック信号Ｆｃｌｏｃｋが供給される。
【００２４】２つのＰＣＭ／ＰＷＭ変換器の各々から出
力される信号はＰＷＭ信号であり、そのデューティサイ
クルはＭＳＢ又はＬＳＢ入力データに依存する。
力される信号はＰＷＭ信号であり、そのデューティサイ
クルはＭＳＢ又はＬＳＢ入力データに依存する。
【００２５】図１を再度参照すると、夫々ＭＳＢｄｉｇ
及びＬＳＢｄｉｇである２つの部分のビットの別々の変
換から得られた一対のＰＷＭ信号は、究極的に、ＬＳＢ
ｄｉｇ ＰＷＭ信号が減衰された後に、最終的なパワー
アンプ用モジュールの反転入力ノード（−）上におい
て、第二バスを介して第二変換器へ入力されるビットの
数Ｓの平方と等価な比に等価な係数だけ加算される。
及びＬＳＢｄｉｇである２つの部分のビットの別々の変
換から得られた一対のＰＷＭ信号は、究極的に、ＬＳＢ
ｄｉｇ ＰＷＭ信号が減衰された後に、最終的なパワー
アンプ用モジュールの反転入力ノード（−）上におい
て、第二バスを介して第二変換器へ入力されるビットの
数Ｓの平方と等価な比に等価な係数だけ加算される。
【００２６】このように、第一ＰＣＭ／ＰＷＭ変換器に
よって発生される主要なＰＷＭ信号ＭＳＢｄｉｇはＦｉ
ｎ＊Ｋに等しいスイッチング周波数を決定する出力段に
よって駆動される。一方、第二変換器ＰＣＭ／ＰＷＭに
よって発生された減衰されたＰＷＭ信号ＬＳＢｄｉｇは
１／２Sだけ減少された重みで出力段を駆動し、それに
より、それは出力パワーステージのスイッチング周波数
に影響を与えることはないが、出力ＰＷＭ信号を変調
し、非線形性を補償し且つ主要なＰＷＭ信号ＭＳＢｄｉ
ｇの減少させた数Ｐのビットの量子化によって導入され
るノイズを減衰させる。
よって発生される主要なＰＷＭ信号ＭＳＢｄｉｇはＦｉ
ｎ＊Ｋに等しいスイッチング周波数を決定する出力段に
よって駆動される。一方、第二変換器ＰＣＭ／ＰＷＭに
よって発生された減衰されたＰＷＭ信号ＬＳＢｄｉｇは
１／２Sだけ減少された重みで出力段を駆動し、それに
より、それは出力パワーステージのスイッチング周波数
に影響を与えることはないが、出力ＰＷＭ信号を変調
し、非線形性を補償し且つ主要なＰＷＭ信号ＭＳＢｄｉ
ｇの減少させた数Ｐのビットの量子化によって導入され
るノイズを減衰させる。
【００２７】本発明増幅器の別の実施例を図５に示して
ある。この実施例によれば、ダブルランプＰＣＭ／ＰＷ
Ｍ変換器を使用することは、入力ＰＣＭデータのビット
レートに関して半分にされたそれらの夫々のＰＷＭ出力
信号の周波数を決定する。
ある。この実施例によれば、ダブルランプＰＣＭ／ＰＷ
Ｍ変換器を使用することは、入力ＰＣＭデータのビット
レートに関して半分にされたそれらの夫々のＰＷＭ出力
信号の周波数を決定する。
【００２８】図６及び７は、夫々、２つのＰＣＭ／ＰＷ
Ｍダブルランプ変換器の機能的ブロック図及び相対的動
作波形を示している。これらの表示は、Ｐビットバス
（ＭＳＢ）を介して供給される２つの変換器のうちの第
一のものに関するものである。
Ｍダブルランプ変換器の機能的ブロック図及び相対的動
作波形を示している。これらの表示は、Ｐビットバス
（ＭＳＢ）を介して供給される２つの変換器のうちの第
一のものに関するものである。
【００２９】図６はランプ反転を同期させる変換器への
データ入力の同一の乗算された周波数Ｆｉｎ＊Ｋを有す
る第二クロック信号Ｆｕｐ／ｄｏｗｎを供給する状態を
示している。
データ入力の同一の乗算された周波数Ｆｉｎ＊Ｋを有す
る第二クロック信号Ｆｕｐ／ｄｏｗｎを供給する状態を
示している。
【００３０】勿論、本発明増幅器は、シングルエンド形
態ではなく位相対立状態で駆動される２つの最終的なパ
ワーアンプ用段を使用することによってブリッジ増幅器
の形態で実現することも可能である。
態ではなく位相対立状態で駆動される２つの最終的なパ
ワーアンプ用段を使用することによってブリッジ増幅器
の形態で実現することも可能である。
【００３１】１例として、図８はブリッジ形態の増幅器
の概略図を示しており、必要とされる反転は、パワーア
ンプの第二最終段へのデータ入力を反転させることによ
って実現される。
の概略図を示しており、必要とされる反転は、パワーア
ンプの第二最終段へのデータ入力を反転させることによ
って実現される。
【００３２】図９は位相偏移ブリッジ出力アーキテクチ
ャを具備する本発明のブリッジ増幅器の別の実施例を示
しており、それは図８のものよりも比較的一層複雑であ
るが、前述した欧州特許出願第９８８３０６８５．８号
に記載されているように、性能を向上させることが可能
である。
ャを具備する本発明のブリッジ増幅器の別の実施例を示
しており、それは図８のものよりも比較的一層複雑であ
るが、前述した欧州特許出願第９８８３０６８５．８号
に記載されているように、性能を向上させることが可能
である。
【００３３】図１０は本発明のブリッジ増幅器の更なる
実施例を示しており、この場合には、位相対立で機能す
る一対の最終的なパワー段のうちの１つの入力端へ供給
されるデータを反転させる代わりに、その反転は、互い
に位相対立状態で三角形状の基準信号を発生するよう
に、第二対のＰＣＭ／ＰＷＭ変換器の夫々のカウンタの
アップダウンコマンド（命令）を反転させることによっ
て実現される。
実施例を示しており、この場合には、位相対立で機能す
る一対の最終的なパワー段のうちの１つの入力端へ供給
されるデータを反転させる代わりに、その反転は、互い
に位相対立状態で三角形状の基準信号を発生するよう
に、第二対のＰＣＭ／ＰＷＭ変換器の夫々のカウンタの
アップダウンコマンド（命令）を反転させることによっ
て実現される。
【００３４】本発明のブリッジ増幅器の４番目の実施例
を図１１に示してある。この実施例によれば、最小桁ビ
ットの変換に対して主要なＰＷＭ信号の周波数と比較し
て２倍の周波数のＰＷＭ信号が、該２つの最終的なパワ
ー段の夫々の反転用入力ノード上の最大桁ビットが供給
される夫々のＰＣＭ／ＰＷＭ変換器によって発生される
夫々の主要なＰＷＭ信号へ加算される。
を図１１に示してある。この実施例によれば、最小桁ビ
ットの変換に対して主要なＰＷＭ信号の周波数と比較し
て２倍の周波数のＰＷＭ信号が、該２つの最終的なパワ
ー段の夫々の反転用入力ノード上の最大桁ビットが供給
される夫々のＰＣＭ／ＰＷＭ変換器によって発生される
夫々の主要なＰＷＭ信号へ加算される。
【００３５】最小桁ビットの別々の変換によって処理さ
れる補正の別の特徴は、自由度がより大きいということ
である。何故ならば、補正電流は、最大桁ビットの変換
に対して、加算するか、減算するか、又は主要な駆動電
流信号に影響を与えないものとすることが可能である。
れる補正の別の特徴は、自由度がより大きいということ
である。何故ならば、補正電流は、最大桁ビットの変換
に対して、加算するか、減算するか、又は主要な駆動電
流信号に影響を与えないものとすることが可能である。
【００３６】本発明増幅器のブリッジ実施形態における
利点は、補正信号がＰＷＭスイッチング周波数において
も又そのスイッチング周波数近くの周波数においても高
調波を有するものではないということである。注意すべ
きことであるが、スイッチング周波数を中心とする±２
０ｋＨｚ帯域内の高調波はベースバンドへ戻され、歪み
及び／又はノイズを増加させる。
利点は、補正信号がＰＷＭスイッチング周波数において
も又そのスイッチング周波数近くの周波数においても高
調波を有するものではないということである。注意すべ
きことであるが、スイッチング周波数を中心とする±２
０ｋＨｚ帯域内の高調波はベースバンドへ戻され、歪み
及び／又はノイズを増加させる。
【００３７】図示例の全てにおいて、ＰＷＭ信号を最終
的なパワー段又は複数個のパワー段（ＲＭＳＢ，ＲＬＳ
Ｂ，．．．）の反転入力端へＰＷＭ信号を結合させるた
めに簡単な抵抗を使用することが示されている。然しな
がら、当業者に明らかなように、これらの結合用抵抗は
夫々のＰＣＭ／ＰＷＭ変換器によって出力される論理信
号によって駆動される電流発生器と置換させることが可
能である。
的なパワー段又は複数個のパワー段（ＲＭＳＢ，ＲＬＳ
Ｂ，．．．）の反転入力端へＰＷＭ信号を結合させるた
めに簡単な抵抗を使用することが示されている。然しな
がら、当業者に明らかなように、これらの結合用抵抗は
夫々のＰＣＭ／ＰＷＭ変換器によって出力される論理信
号によって駆動される電流発生器と置換させることが可
能である。
【００３８】以上、本発明の具体的実施の態様について
詳細に説明したが、本発明は、これら具体例にのみ制限
されるべきものではなく、本発明の技術的範囲を逸脱す
ることなしに種々の変形が可能であることは勿論であ
る。
詳細に説明したが、本発明は、これら具体例にのみ制限
されるべきものではなく、本発明の技術的範囲を逸脱す
ることなしに種々の変形が可能であることは勿論であ
る。
【図１】 本発明の第一実施例に基づくＰＷＭパワーア
ンプの基本的な構造を示した概略ブロック図。
ンプの基本的な構造を示した概略ブロック図。
【図２】 最終的なパワー段の内部構造を示した概略
図。
図。
【図３】 単一ランプ実施例に基づく２つのＰＣＭ／Ｐ
ＷＭ変換器の各々の内部構造を示した概略図。
ＷＭ変換器の各々の内部構造を示した概略図。
【図４】 ＰＣＭ／ＰＷＭ単一ランプ変換器の動作波形
を示した概略図。
を示した概略図。
【図５】 二重ランプＰＣＭ／ＰＷＭ変換器の使用に対
し別の実施例に基づく本発明の増幅器の基本的な構造を
示した概略ブロック図。
し別の実施例に基づく本発明の増幅器の基本的な構造を
示した概略ブロック図。
【図６】 ＰＣＭ／ＰＷＭ二重ランプ変換器の内部構造
を示した概略図。
を示した概略図。
【図７】 二重ランプＰＣＭ／ＰＷＭ変換器の動作波形
を示した概略図。
を示した概略図。
【図８】 本発明に基づくブリッジ増幅器の１つの実施
例を示した概略図。
例を示した概略図。
【図９】 本発明に基づくブリッジ増幅器の１つの実施
例を示した概略図。
例を示した概略図。
【図１０】 本発明に基づくブリッジ増幅器の１つの実
施例を示した概略図。
施例を示した概略図。
【図１１】 本発明に基づくブリッジ増幅器の１つの実
施例を示した概略図。
施例を示した概略図。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 アントニオ グロッソ イタリア国， 20139 ミラノ， ビア タグリアメント 11
Claims (8)
- 【請求項１】 デジタル入力ＰＷＭパワーアンプにおい
て、 あるビットレート（Ｆｉｎ）においての第一ビット数Ｎ
のワードで構成されたパルス符号変調（ＰＣＭ）デジタ
ル入力データを受取り且つ倍数のビットレート（Ｆｉｎ
＊Ｋ）においてより小さなビット数Ｎのワードで構成さ
れたパルス符号変調デジタルデータを出力するオーバー
サンプリング・ノイズ成形回路が設けられており、第一
バスが前記第一回路から出力された前記Ｎビットワード
の第一数（Ｐ）の最大桁ビット（ＭＳＢ）を伝送し且つ
第二バスが前記第一回路から出力された前記Ｎビットワ
ードのうちの第二数（Ｓ）の最小桁ビットを伝送し、 第一及び第二ＰＣＭ／ＰＷＭ変換器は、夫々、前記第一
及び第二バスを介して伝送される第一及び第二数のビッ
トが夫々供給され、各変換器は、夫々のバス上を伝送さ
れるＭＳＢ及びＬＳＢビットのビットレート（Ｆｉｎ＊
Ｋ）と夫々のビット数（Ｐ，Ｓ）の平方との積に等しい
周波数のクロック信号（Ｆｃｌｏｃｋ）によって駆動さ
れ、夫々のビット数（Ｐ，Ｓ）から構成される基準デジ
タルワードを発生し、前記倍数ビットレート（Ｆｉｎ＊
Ｋ）と同一の周波数でデジタル値からなるランプを画定
するカウンタと、第一入力端を介して前記基準デジタル
ワードを受取り且つ第二入力端を介して夫々の第一及び
第二ビット数（ＭＳＢ，ＬＳＢ）を受取り且つ夫々のＰ
ＷＭ信号（ＭＳＢｄｉｇ，ＬＳＢｄｉｇ）を出力するデ
ジタル比較器とを有しており、 前記第一変換器によって出力されるＰＷＭ信号（ＭＳＢ
ｄｉｇ）が前記出力パワー段の反転入力ノード（−）上
で前記第二変換器によってそのように減衰されたＰＷＭ
信号（ＬＳＢｄｉｇ）出力へ加算される、ことを特徴と
するＰＷＭパワーアンプ。 - 【請求項２】 請求項１において、前記第一及び第二Ｐ
ＣＭ／ＰＷＭ変換器は単一ランプ型のものであることを
特徴とするＰＷＭパワーアンプ。 - 【請求項３】 請求項１において、前記第一及び第二Ｐ
ＣＭ／ＰＷＭ変換器は二重ランプ型のものであって、前
記カウンタはアップダウン型のものであり且つ前記倍数
ビットレート（Ｆｉｎ＊ｋ）と比較して半分の周波数か
らなる一連の上昇及び下降ランプの形態で前記第二数
（Ｓ）の最小桁ビットから構成されている基準デジタル
ワードを発生することを特徴とするＰＷＭパワーアン
プ。 - 【請求項４】 請求項１乃至３のうちのいずれか１項に
おいて、シングルエンド型であり且つ単一出力パワー段
を使用することを特徴とするＰＷＭパワーアンプ。 - 【請求項５】 請求項１乃至３のうちのいずれか１項に
基づくＰＷＭブリッジ増幅器において、位相対立で機能
する一対の同一の出力パワー段を具備しており、前記２
つのパワー段のうちの１つの反転入力端への駆動信号の
反転は、前記一対のＰＣＭ／ＰＷＭ変換器によって出力
されるＰＷＭ信号を反転させることによって実現される
ことを特徴とするＰＷＭブリッジ増幅器。 - 【請求項６】 請求項１乃至３のうちのいずれか１項に
基づくＰＷＭブリッジ増幅器において、位相対立で機能
する一対の同一の出力パワー段を使用し、前記２つのパ
ワー段のうちの１つの駆動信号の反転は前記第一及び第
二バスの各々を反転させ且つ前記一対のＰＣＭ／ＰＷＭ
変換器を複製することによって実現されることを特徴と
ＰＷＭブリッジ増幅器。 - 【請求項７】 請求項１乃至３のうちのいずれか１項に
基づくＰＷＭブリッジ増幅器において、位相対立で機能
する一対の同一の出力パワー段を使用し、前記２つのパ
ワー段のうちの１つの反転入力端へ供給される駆動信号
の反転は前記一対のＰＣＭ／ＰＷＭ変換器を複製し、前
記複製した第二対のＰＣＭ／ＰＷＭ変換器を形成する２
つの変換器の入力端をそれらを予防的に反転させること
なくその代わりに前記複製した対の２つのＰＣＭ／ＰＷ
Ｍ変換器のランプ反転命令（Ｆｕｐ−ｄｏｗｎ）を反転
させて前記第一及び第二バスへ結合させることによって
実現することを特徴とするＰＷＭブリッジ増幅器。 - 【請求項８】 請求項７において、更に、前記最小桁ビ
ット（ＬＳＭｄｉｇ）が供給される前記２対の変換器の
ＰＣＭ／ＰＷＭ変換器によって出力されるＰＷＭ信号を
反転させる手段と、前記反転した信号の第二減衰手段
（ＲＬＳＢ２＋ＲＬＳＢ１−）と、前記反転入力ノード
上の前記反転し且つ減衰させた信号を前記夫々の対の変
換器の他方のＰＣＭ／ＰＷＭ変換器によって発生される
信号へ夫々加算させる手段とを有していることを特徴と
するＰＷＭブリッジ増幅器。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP99830073A EP1028524B1 (en) | 1999-02-11 | 1999-02-11 | PWM power amplifier with digital input |
| EP99830073.5 | 1999-02-11 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000244257A true JP2000244257A (ja) | 2000-09-08 |
Family
ID=8243274
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000034045A Pending JP2000244257A (ja) | 1999-02-11 | 2000-02-10 | デジタル入力を有するｐｗｍパワーアンプ |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6594309B1 (ja) |
| EP (1) | EP1028524B1 (ja) |
| JP (1) | JP2000244257A (ja) |
| DE (1) | DE69919500T2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100554066B1 (ko) * | 2001-08-17 | 2006-02-22 | (주)펄서스 테크놀러지 | 가변 평균 스위칭 주파수를 갖는 펄스폭 변조 방식 오디오증폭기 |
| US7515072B2 (en) | 2003-09-25 | 2009-04-07 | International Rectifier Corporation | Method and apparatus for converting PCM to PWM |
| WO2012132377A1 (ja) * | 2011-03-28 | 2012-10-04 | パナソニック株式会社 | 増幅器および増幅器を備えた音響装置 |
| JP2013172293A (ja) * | 2012-02-21 | 2013-09-02 | Cri Middleware Co Ltd | アナログ信号生成方法、アナログ信号生成装置、およびプログラム |
Families Citing this family (35)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7061979B1 (en) * | 2000-05-26 | 2006-06-13 | Ciena Corporation | System and method for determining the data rate of a digital data stream |
| SE0104403D0 (sv) * | 2001-12-21 | 2001-12-21 | Bang & Olufsen Powerhouse As | Attenuation control for digital power converters |
| KR100435182B1 (ko) * | 2002-02-05 | 2004-06-09 | 주식회사 디지털앤아날로그 | Ｐｗｍ 부궤환에 의한 디지털 ｐｗｍ 입력 ｄ급 음향 증폭기 |
| KR100906427B1 (ko) * | 2002-08-08 | 2009-07-09 | 엘지전자 주식회사 | 멀티 채널 펄스 폭 변조기에서의 채널별 온/오프제어장치 |
| KR100538361B1 (ko) * | 2002-08-10 | 2005-12-21 | 엘지전자 주식회사 | 멀티 채널 펄스 폭 변조기에서의 노이즈 제거장치 |
| KR100932501B1 (ko) * | 2002-08-06 | 2009-12-17 | 엘지전자 주식회사 | 멀티 채널 펄스 폭 변조기에서의 채널별 게인 조절장치 |
| US7580532B2 (en) * | 2002-08-06 | 2009-08-25 | Lg Electronics Inc. | Multi-channel pulse width modulation apparatus |
| US7142597B2 (en) * | 2002-09-26 | 2006-11-28 | Freescale Semiconductor, Inc. | Full bridge integral noise shaping for quantization of pulse width modulation signals |
| EP1418667A1 (en) | 2002-11-07 | 2004-05-12 | Dialog Semiconductor GmbH | Multi-level class-D amplifier by means of 3 physical levels |
| US20040189502A1 (en) * | 2003-03-04 | 2004-09-30 | Lee Ying Lau | Multi-level pulse width modulation in digital system |
| US20040223545A1 (en) * | 2003-03-04 | 2004-11-11 | Lee Ying Lau | Multi-level pulse width modulation in digital system |
| US7259704B2 (en) | 2003-03-28 | 2007-08-21 | Ess Technology, Inc. | System and method for compensating for error in a sigma delta circuit |
| US7058464B2 (en) * | 2003-07-17 | 2006-06-06 | Ess Technology, Inc. | Device and method for signal processing |
| WO2005018089A1 (en) * | 2003-08-18 | 2005-02-24 | Koninklijke Philips Electronics N. V. | Audio power amplifier |
| US7190224B2 (en) * | 2003-11-06 | 2007-03-13 | Marvell World Trade Ltd. | Class D amplifier |
| CN1310427C (zh) * | 2004-02-25 | 2007-04-11 | 凌阳科技股份有限公司 | 脉波宽度调变电路与方法 |
| US7130346B2 (en) * | 2004-05-14 | 2006-10-31 | Freescale Semiconductor, Inc. | Method and apparatus having a digital PWM signal generator with integral noise shaping |
| KR100810322B1 (ko) * | 2004-10-29 | 2008-03-07 | 삼성전자주식회사 | 이동 통신용 고효율 전력 증폭 장치 및 방법 |
| US7570693B2 (en) * | 2005-09-26 | 2009-08-04 | Ess Technology, Inc. | Low noise digital to pulse width modulated converter with audio applications |
| US7116257B1 (en) | 2005-09-26 | 2006-10-03 | Ess Technology, Inc. | Low noise digital to analog converter with audio applications |
| US7138935B1 (en) | 2005-09-26 | 2006-11-21 | Ess Technology, Inc. | Low noise digital to signal interval converter with audio applications |
| US7492219B1 (en) | 2006-08-10 | 2009-02-17 | Marvell International Ltd. | Power efficient amplifier |
| US7724161B1 (en) | 2006-12-12 | 2010-05-25 | Marvell International Ltd. | Truncation for three-level digital amplifier |
| JP4793294B2 (ja) * | 2007-03-16 | 2011-10-12 | ヤマハ株式会社 | デジタル入力型ｄ級増幅器 |
| US20090088091A1 (en) * | 2007-09-27 | 2009-04-02 | Nanoamp Solutions Inc. (Cayman) | Transmitter for Multiple Standards |
| US7701307B2 (en) * | 2008-04-01 | 2010-04-20 | Silicon Laboratories, Inc. | System and method of changing a PWM power spectrum |
| US7791521B2 (en) * | 2008-04-01 | 2010-09-07 | Silicon Laboratories, Inc. | System and method of changing a PWM power spectrum |
| US7598895B1 (en) * | 2008-04-01 | 2009-10-06 | Silicon Laboratories, Inc. | System and method of altering a PWM carrier power spectrum |
| EP2128990B1 (en) * | 2008-05-28 | 2013-03-06 | Siemens Aktiengesellschaft | A method and circuit for converting an N-bit digital value into an analog value |
| US8130128B2 (en) | 2010-03-30 | 2012-03-06 | Silicon Laboratores Inc. | System and method for generating shaped noise |
| US8217820B2 (en) | 2010-11-04 | 2012-07-10 | Maxim Integrated Products, Inc. | Using multi-level pulse width modulated signal for real time noise cancellation |
| US8570202B2 (en) * | 2012-02-03 | 2013-10-29 | Sigear Europe Sarl | Digital-to-analog converter implementing hybrid conversion architecture |
| US9705485B1 (en) * | 2015-07-13 | 2017-07-11 | Marvell Israel (M.I.S.L) Ltd | High-resolution current and method for generating a current |
| EP3211800B1 (en) | 2016-02-25 | 2019-10-16 | Huawei Technologies Co., Ltd. | Signal processing arrangement for a transmitter |
| US10848176B1 (en) * | 2019-10-01 | 2020-11-24 | Raytheon Company | Digital delta-sigma modulator with non-recursive computation of residues |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA1289666C (en) * | 1983-10-25 | 1991-09-24 | Masashi Takeda | Digital-to-analog converting system |
| EP0212990B1 (en) * | 1985-08-29 | 1992-10-28 | Canon Kabushiki Kaisha | Image processing apparatus |
| US4673887A (en) * | 1986-01-03 | 1987-06-16 | Honeywell Inc. | Digital driver for fixed power amplifier |
| US4683439A (en) * | 1986-01-09 | 1987-07-28 | Honeywell Inc. | Digitally driven switching power amplifier system |
| JPH02214224A (ja) * | 1989-02-14 | 1990-08-27 | Sony Corp | ディジタル・アナログ変換器 |
| JPH0421215A (ja) * | 1990-05-16 | 1992-01-24 | Sony Corp | デジタル・アナログ変換器 |
| JPH06245290A (ja) * | 1992-11-12 | 1994-09-02 | At & T Global Inf Solutions Internatl Inc | パーソナルコンピューターにおける音声発生の方法および装置 |
| US5406284A (en) * | 1992-12-31 | 1995-04-11 | Monolith Technologies Corporation | Methods and apparatus for the quantization and analog conversion of digital signals |
| US5959501A (en) * | 1998-01-14 | 1999-09-28 | Harris Corporation | Class D amplifier with scaled clock and related methods |
| US6014055A (en) * | 1998-02-06 | 2000-01-11 | Intersil Corporation | Class D amplifier with reduced clock requirement and related methods |
-
1999
- 1999-02-11 DE DE69919500T patent/DE69919500T2/de not_active Expired - Fee Related
- 1999-02-11 EP EP99830073A patent/EP1028524B1/en not_active Expired - Lifetime
-
2000
- 2000-02-03 US US09/497,843 patent/US6594309B1/en not_active Expired - Fee Related
- 2000-02-10 JP JP2000034045A patent/JP2000244257A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100554066B1 (ko) * | 2001-08-17 | 2006-02-22 | (주)펄서스 테크놀러지 | 가변 평균 스위칭 주파수를 갖는 펄스폭 변조 방식 오디오증폭기 |
| US7515072B2 (en) | 2003-09-25 | 2009-04-07 | International Rectifier Corporation | Method and apparatus for converting PCM to PWM |
| WO2012132377A1 (ja) * | 2011-03-28 | 2012-10-04 | パナソニック株式会社 | 増幅器および増幅器を備えた音響装置 |
| US9203359B2 (en) | 2011-03-28 | 2015-12-01 | Panasonic Intellectual Property Management Co., Ltd. | Amplifier and audio device provided with amplifier |
| JP5927545B2 (ja) * | 2011-03-28 | 2016-06-01 | パナソニックＩｐマネジメント株式会社 | 増幅器および増幅器を備えた音響装置 |
| JP2013172293A (ja) * | 2012-02-21 | 2013-09-02 | Cri Middleware Co Ltd | アナログ信号生成方法、アナログ信号生成装置、およびプログラム |
Also Published As
| Publication number | Publication date |
|---|---|
| DE69919500T2 (de) | 2005-09-08 |
| DE69919500D1 (de) | 2004-09-23 |
| EP1028524A1 (en) | 2000-08-16 |
| US6594309B1 (en) | 2003-07-15 |
| EP1028524B1 (en) | 2004-08-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2000244257A (ja) | デジタル入力を有するｐｗｍパワーアンプ | |
| US7557744B2 (en) | PWM driver and class D amplifier using same | |
| JP4890503B2 (ja) | デルタシグマ変調器 | |
| US20060072657A1 (en) | Pulse width-modulated noise shaper | |
| JP4014598B2 (ja) | 過負荷補償のフィードバックステアリングを用いたノイズシェーピング回路および方法ならびにそれを使用するシステム | |
| US6933778B2 (en) | Method and apparatus for efficient mixed signal processing in a digital amplifier | |
| US20120242521A1 (en) | Method and circuit for continuous-time delta-sigma dac with reduced noise | |
| US20060282185A1 (en) | Device and method for signal processing | |
| JP3112605B2 (ja) | Ｄ／ａ変換回路 | |
| JP2002252527A (ja) | パルス幅変調信号を補償するための方法及び信号経路構成 | |
| US20050200405A1 (en) | Audio signal amplification method and apparatus | |
| EP1178388B1 (en) | PCM/PWM converter with PWM power amplifier | |
| JP3371681B2 (ja) | 信号処理装置 | |
| US7200187B2 (en) | Modulator for digital amplifier | |
| TW557625B (en) | Class D amplifier | |
| US20040036636A1 (en) | Tone-free dithering methods for sigma-delta DAC | |
| JP2004328428A (ja) | Ｐｗｍ信号発生器及びｐｗｍ信号発生方法並びにディジタル・アナログ変換器及びディジタルアンプ | |
| KR20050112649A (ko) | 디급 증폭기 및 펄스폭 변조 방법 | |
| US7308027B1 (en) | Circuits and methods for reducing distortion and noise in pulse width modulation systems utilizing full-bridge drivers | |
| Grosso et al. | A 250 W audio amplifier with straightforward digital input-PWM output conversion | |
| WO2000070752A1 (en) | Digital amplifier | |
| US7706438B1 (en) | Circuits and methods for reducing noise and distortion in pulse width modulation systems | |
| US20070052572A1 (en) | Analog and digital signal mixer | |
| JPH11266157A (ja) | フィードバック回路 | |
| JP3036045B2 (ja) | Ｄ／ａ変換装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070207 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090714 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20091013 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20091016 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20091112 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20091117 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091214 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100302 |