KR20050112649A - 디급 증폭기 및 펄스폭 변조 방법 - Google Patents
디급 증폭기 및 펄스폭 변조 방법 Download PDFInfo
- Publication number
- KR20050112649A KR20050112649A KR1020040037778A KR20040037778A KR20050112649A KR 20050112649 A KR20050112649 A KR 20050112649A KR 1020040037778 A KR1020040037778 A KR 1020040037778A KR 20040037778 A KR20040037778 A KR 20040037778A KR 20050112649 A KR20050112649 A KR 20050112649A
- Authority
- KR
- South Korea
- Prior art keywords
- pulse
- duty ratio
- data
- pulse width
- pulse code
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
- H03F3/217—Class D power amplifiers; Switching amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/331—Sigma delta modulation being used in an amplifying circuit
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
- Pulse Circuits (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
Description
Claims (24)
- M비트 입력신호를 N비트(M>N)의 펄스 코드 변조 데이터로 변환하기 위한 시그마 델타 변조기;시스템 클럭을 카운팅하고, 시그마 델타 변조에 필요한 내부클럭과 펄스폭 변조를 위한 N비트의 기준 신호를 발생하기 위한 기준 펄스폭 변조 데이터 발생기;상기 펄스 코드 변조 데이터의 1주기 동안, 상기 기준신호의 단위 시간 간격이 반영된 2개의 스위칭 주기를 가지는 펄스폭 변조 신호를 발생하기 위한 펄스폭 변조기; 및상기 펄스폭 변조 신호를 증폭하기 위한 펄스폭 변조 신호 증폭기를 포함하는 D급 증폭기.
- 제1항에 있어서, 상기 펄스폭 변조 신호는 상기 펄스 코드 변조 데이터에 따라 듀티비가 증감되는 것을 특징으로 하는 D급 증폭기.
- 제2항에 있어서, 상기 2개의 스위칭 주기를 가지는 펄스폭 변조 신호는 제1 펄스 및 제2 펄스를 가지되,상기 펄스 코드 변조 데이터의 4의 배수가 1인 경우, 상기 4의 배수에 상응하도록 상기 제1 펄스 및 상기 제2 펄스의 듀티비를 증가시키며,상기 펄스 코드 변조 데이터의 2의 자리값이 1인 경우, 상기 2의 자리값에 상응하도록 상기 제1 펄스 및 상기 제2 펄스의 듀티비를 증가시키며,상기 펄스 코드 변조 데이터의 1의 자리값이 1인 경우, 상기 1의 자리값에 상응하도록 상기 제1 펄스 또는 상기 제2 펄스의 듀티비를 증가시키는 것을 특징으로 하는 D급 증폭기.
- 제3항에 있어서,상기 펄스 코드 변조 데이터의 4의 음의 배수가 1인 경우, 상기 4의 음의 배수에 상응하도록 상기 제1 펄스 및 상기 제2 펄스의 듀티비를 감소시키며,상기 펄스 코드 변조 데이터의 2의 음의 자리값이 1인 경우, 상기 2의 음의 자리값에 상응하도록 상기 제1 펄스 및 상기 제2 펄스의 듀티비를 감소시키며,상기 펄스 코드 변조 데이터의 1의 음의 자리값이 1인 경우, 상기 1의 음의 자리값에 상응하도록 상기 제1 펄스 또는 상기 제2 펄스의 듀티비를 감소시키는 것을 특징으로 하는 D급 증폭기.
- 제4항에 있어서, 상기 펄스 코드 변조 데이터의 4의 배수가 1인 경우의 듀티비의 증가는 상기 제1 펄스의 양단으로 듀티비를 증가시키며, 상기 제2 펄스의 양단으로 듀티비를 증가시키는 것을 특징으로 하는 D급 증폭기.
- 제5항에 있어서, 상기 펄스 코드 변조 데이터의 4의 음의 배수가 1인 경우의 듀티비의 감소는 상기 제1 펄스의 양단으로 듀티비를 감소시키며, 상기 제2 펄스의 양단으로 듀티비를 감소시키는 것을 특징으로 하는 D급 증폭기.
- 제6항에 있어서, 상기 펄스 코드 변조 데이터의 2의 자리수가 1인 경우의 듀티비의 증가는 상기 제1 펄스의 제1 방향으로 듀티비를 증가시키며, 상기 제2 펄스의 상기 제1 방향과 대향인 제2 방향으로 듀티비를 증가시키는 것을 특징으로 하는 D급 증폭기.
- 제7항에 있어서, 상기 펄스 코드 변조 데이터의 2의 음의 자리수가 1인 경우의 듀티비의 감소는 상기 제1 펄스의 상기 제1 방향으로 듀티비를 감소시키며, 상기 제2 펄스의 상기 제2 방향으로 듀티비를 감소시키는 것을 특징으로 하는 D급 증폭기.
- 제8항에 있어서, 상기 펄스 코드 변조 데이터의 1의 자리수가 1인 경우, 상기 제1 펄스 또는 제2 펄스중 선택된 펄스의 제1 또는 제2 방향중 선택된 방향으로 듀티비를 증가시키는 것을 특징으로 하는 D급 증폭기.
- 제9항에 있어서, 상기 펄스 코드 변조 데이터의 1의 음의 자리수가 1인 경우, 상기 제1 펄스 또는 제2 펄스중 선택된 펄스의 제1 또는 제2 방향으로 듀티비를 감소시키는 것을 특징으로 하는 D급 증폭기.
- 제10항에 있어서, 상기 펄스 코드 변조 데이터로부터 근접한 새로운 펄스 코드 변조 데이터의 1의 자리수가 1인 경우, 상기 선택된 펄스외의 펄스를 선택하고 상기 선택된 방향과 대향으로 듀티비를 증가시키는 것을 특징으로 하는 D급 증폭기.
- 제11항에 있어서, 상기 펄스 코드 변조 데이터로부터 근접한 새로운 펄스 코드 변조 데이터의 1의 음의 자리수가 1인 경우, 상기 선택된 펄스외의 펄스를 선택하고 상기 선택된 방향과 대향으로 듀티비를 증가시키는 것을 특징으로 하는 D급 증폭기.
- M비트 입력신호를 N비트(M>N)의 펄스 코드 변조 데이터로 변환하기 위한 시그마 델타 변조기;시스템 클럭을 카운팅하고, 시그마 델타 변조에 필요한 내부클럭과 펄스폭 변조를 위한 N비트의 기준 신호를 발생하기 위한 기준 펄스폭 변조 데이터 발생기;상기 펄스 코드 변조 데이터의 1주기 동안, 상기 기준신호의 단위 시간 간격이 반영된 2개 이상의 스위칭 주기를 가지는 펄스폭 변조 신호를 발생하기 위한 펄스폭 변조기; 및상기 펄스폭 변조 신호를 증폭하기 위한 펄스폭 변조 신호 증폭기를 포함하는 D급 증폭기.
- 제13항에 있어서, 상기 펄스폭 변조 신호는 상기 펄스 코드 변조 데이터에 따라 듀티비가 증감되는 것을 특징으로 하는 D급 증폭기.
- 제14항에 있어서, 상기 2개 이상의 스위칭 주기를 가지는 펄스폭 변조 신호는 2개 이상의 펄스들을 가지되,상기 펄스 코드 변조 데이터의 4의 배수가 1인 경우, 상기 4의 배수에 상응하도록 상기 2개 이상의 펄스들의 듀티비를 증가시키며,상기 펄스 코드 변조 데이터의 2의 자리값이 1인 경우, 상기 2의 자리값에 상응하도록 상기 2개 이상의 펄스들의 듀티비를 증가시키며,상기 펄스 코드 변조 데이터의 1의 자리값이 1인 경우, 상기 1의 자리값에 상응하도록 상기 2개 이상의 펄스들중 선택된 하나의 펄스의 듀티비를 증가시키는 것을 특징으로 하는 D급 증폭기.
- 제15항에 있어서,상기 펄스 코드 변조 데이터의 4의 음의 배수가 1인 경우, 상기 4의 음의 배수에 상응하도록 상기 2개 이상의 펄스들의 듀티비를 감소시키며,상기 펄스 코드 변조 데이터의 2의 음의 자리값이 1인 경우, 상기 2의 음의 자리값에 상응하도록 상기 2개 이상의 펄스들의 듀티비를 감소시키며,상기 펄스 코드 변조 데이터의 1의 음의 자리값이 1인 경우, 상기 1의 음의 자리값에 상응하도록 상기 2개 이상의 펄스들중 선택된 하나의 펄스의 듀티비를 감소시키는 것을 특징으로 하는 D급 증폭기.
- M비트 입력신호를 N비트(M>N)의 펄스 코드 변조 데이터로 변환하기 위한 시그마 델타 변조를 수행하는 단계;시스템 클럭을 카운팅하고, 상기 시그마 델타 변조에 필요한 내부클럭과 펄스폭 변조를 위한 N비트의 기준 신호를 발생하는 단계;상기 펄스 코드 변조 데이터의 1주기 동안, 상기 기준신호의 단위 시간 간격이 반영된 2개의 스위칭 주기를 가지는 펄스폭 변조 신호를 발생하는 단계; 및상기 펄스폭 변조 신호를 증폭하는 단계를 포함하는 펄스폭 변조 방법.
- 제17항에 있어서, 상기 펄스폭 변조 신호는 상기 펄스 코드 변조 데이터에 따라 듀티비가 증감되는 것을 특징으로 하는 D급 증폭기.
- 제18항에 있어서,상기 2개의 스위칭 주기를 가지는 상기 펄스폭 변조 신호는 제1 펄스 및 제2 펄스를 가지되,상기 펄스 코드 변조 데이터의 4의 배수가 1인 경우, 상기 4의 배수에 상응하도록 상기 제1 펄스 및 사이 제2 펄스의 듀티비를 증가시키며,상기 펄스 코드 변조 데이터의 2의 자리값이 1인 경우, 상기 2의 자리값에 상응하도록 상기 제1 펄스 및 상기 제2 펄스의 듀티비를 증가시키며,상기 펄스 코드 변조 데이터의 1의 자리값이 1인 경우, 상기 1의 자리값에 상응하도록 상기 제1 펄스 또는 상기 제2 펄스의 듀티비를 증가시키는 것을 특징으로 하는 펄스폭 변조 방법.
- 제19항에 있어서,상기 펄스 코드 변조 데이터의 4의 음의 배수가 1인 경우, 상기 4의 음의 배수에 상응하도록 상기 제1 펄스 및 상기 제2 펄스의 듀티비를 감소시키며,상기 펄스 코드 변조 데이터의 2의 음의 자리값이 1인 경우, 상기 2의 음의 자리값에 상응하도록 상기 제1 펄스 및 상기 제2 펄스의 듀티비를 감소시키며,상기 펄스 코드 변조 데이터의 1의 음의 자리값이 1인 경우, 상기 1의 음의 자리값에 상응하도록 상기 제1 펄스 또는 상기 제2 펄스의 듀티비를 감소시키는 것을 특징으로 하는 펄스폭 변조 방법.
- M비트 입력신호를 N비트(M>N)의 펄스 코드 변조 데이터로 변환하기 위한 시그마 델타 변조를 수행하는 단계;시스템 클럭을 카운팅하고, 상기 시그마 델타 변조에 필요한 내부클럭과 펄스폭 변조를 위한 N비트의 기준 신호를 발생하는 단계;상기 펄스 코드 변조 데이터의 1주기 동안, 상기 기준신호의 단위 시간 간격이 반영된 2개 이상의 스위칭 주기를 가지는 펄스폭 변조 신호를 발생하는 단계; 및상기 펄스폭 변조 신호를 증폭하는 단계를 포함하는 펄스폭 변조 방법.
- 제21항에 있어서, 상기 펄스폭 변조 신호는 상기 펄스 코드 변조 데이터에 따라 듀티비가 증감되는 것을 특징으로 하는 D급 증폭기.
- 제22항에 있어서,상기 2개 이상의 스위칭 주기를 가지는 상기 펄스폭 변조 신호는 2개 이상의 펄스들을 가지되,상기 펄스 코드 변조 데이터의 4의 배수가 1인 경우, 상기 4의 배수에 상응하도록 상기 2개 이상의 펄스들의 듀티비를 증가시키며,상기 펄스 코드 변조 데이터의 2의 자리값이 1인 경우, 상기 2의 자리값에 상응하도록 상기 2개 이상의 펄스들의 듀티비를 증가시키며,상기 펄스 코드 변조 데이터의 1의 자리값이 1인 경우, 상기 1의 자리값에 상응하도록 상기 2개 이상의 펄스들중 선택된 하나의 펄스의 듀티비를 증가시키는 것을 특징으로 하는 펄스폭 변조 방법.
- 제23항에 있어서,상기 펄스 코드 변조 데이터의 4의 음의 배수가 1인 경우, 상기 4의 음의 배수에 상응하도록 상기 2개 이상의 펄스들의 듀티비를 감소시키며,상기 펄스 코드 변조 데이터의 2의 음의 자리값이 1인 경우, 상기 2의 음의 자리값에 상응하도록 상기 2개 이상의 펄스들의 듀티비를 감소시키며,상기 펄스 코드 변조 데이터의 1의 음의 자리값이 1인 경우, 상기 1의 음의 자리값에 상응하도록 상기 2개 이상의 펄스들중 선택된 하나의 듀티비를 감소시키는 것을 특징으로 하는 펄스폭 변조 방법.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040037778A KR100604981B1 (ko) | 2004-05-27 | 2004-05-27 | 디급 증폭기 및 펄스폭 변조 방법 |
US11/124,530 US7180365B2 (en) | 2004-05-27 | 2005-05-06 | Class D amplifier and a method of pulse width modulation |
JP2005143278A JP2005341568A (ja) | 2004-05-27 | 2005-05-16 | D級増幅器及びパルス幅変調方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040037778A KR100604981B1 (ko) | 2004-05-27 | 2004-05-27 | 디급 증폭기 및 펄스폭 변조 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20050112649A true KR20050112649A (ko) | 2005-12-01 |
KR100604981B1 KR100604981B1 (ko) | 2006-07-26 |
Family
ID=35424556
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020040037778A KR100604981B1 (ko) | 2004-05-27 | 2004-05-27 | 디급 증폭기 및 펄스폭 변조 방법 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7180365B2 (ko) |
JP (1) | JP2005341568A (ko) |
KR (1) | KR100604981B1 (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100727409B1 (ko) * | 2006-02-02 | 2007-06-13 | 삼성전자주식회사 | 펄스폭 변조 방법 및 이를 이용한 디지털 파워앰프 |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010507889A (ja) * | 2006-10-27 | 2010-03-11 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 複数の光源の中から選択された光源の光束を測定するための方法及び装置 |
US8255844B2 (en) * | 2006-12-04 | 2012-08-28 | Fujitsu Limited | Coordinated-design supporting apparatus, coordinated-design supporting method, computer product, printed-circuit-board manufacturing method, circuit-design supporting apparatus, circuit-design supporting method, computer product, and printed-circuit-board manufacturing method |
KR100861920B1 (ko) * | 2007-05-10 | 2008-10-09 | 삼성전자주식회사 | 비대칭형 펄스폭 변조 신호 발생기 및 그 방법 |
JP5141182B2 (ja) * | 2007-10-24 | 2013-02-13 | ヤマハ株式会社 | 信号生成装置およびd級増幅装置 |
JP5278475B2 (ja) * | 2011-03-28 | 2013-09-04 | 株式会社デンソー | 情報伝達装置 |
JP2013017047A (ja) * | 2011-07-04 | 2013-01-24 | Rohm Co Ltd | パルス幅変調器および音声信号出力装置 |
KR101982492B1 (ko) * | 2013-01-25 | 2019-05-27 | 삼성전자 주식회사 | 듀티 코드를 주기 코드에 정규화하여 클락 신호 생성 방법과 장치들 |
EP2985910A1 (en) * | 2014-08-14 | 2016-02-17 | Alcatel Lucent | Apparatuses, methods and computer programs to provide information related to a pulse width modulated signal and to determine a look-up table |
US10566962B2 (en) * | 2017-10-02 | 2020-02-18 | Cirrus Logic, Inc. | Pulse-width modulation |
KR102636148B1 (ko) * | 2017-11-21 | 2024-02-14 | 삼성전자주식회사 | 신호 수신기의 동작 방법, 펄스 폭 제어기, 및 그것들을 포함하는 전자 장치 |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3991265A (en) * | 1973-05-23 | 1976-11-09 | Hitachi Electronics, Ltd. | Signal editing and processing apparatus |
JPS56166630A (en) * | 1980-05-28 | 1981-12-21 | Toshiba Corp | Digital-to-analog converter |
JPS6091727A (ja) * | 1983-10-25 | 1985-05-23 | Sony Corp | デジタル・アナログ変換装置 |
JPS60100830A (ja) * | 1983-11-05 | 1985-06-04 | Sony Corp | デジタル・アナログ変換装置 |
JPS6139729A (ja) * | 1984-07-31 | 1986-02-25 | Sony Corp | デジタル・アナログ変換装置 |
JPS6139728A (ja) * | 1984-07-31 | 1986-02-25 | Sony Corp | デジタル・アナログ変換装置 |
JPH0787375B2 (ja) | 1988-09-29 | 1995-09-20 | 日本ビクター株式会社 | Pwm型d/a変換器 |
JPH0421215A (ja) | 1990-05-16 | 1992-01-24 | Sony Corp | デジタル・アナログ変換器 |
US5617058A (en) * | 1995-11-13 | 1997-04-01 | Apogee Technology, Inc. | Digital signal processing for linearization of small input signals to a tri-state power switch |
US5901176A (en) | 1997-04-29 | 1999-05-04 | Hewlett-Packard Company | Delta-sigma pulse width modulator control circuit |
US5959501A (en) | 1998-01-14 | 1999-09-28 | Harris Corporation | Class D amplifier with scaled clock and related methods |
JP2001345705A (ja) | 2000-06-01 | 2001-12-14 | Asahi Kasei Microsystems Kk | 多ビットpdm信号利得調整回路 |
US6593807B2 (en) * | 2000-12-21 | 2003-07-15 | William Harris Groves, Jr. | Digital amplifier with improved performance |
KR100828138B1 (ko) * | 2001-02-19 | 2008-05-08 | 소니 가부시끼 가이샤 | 스위칭 전력증폭기 및 스위칭 전력증폭기의 스위칭제어방법 |
CN1643784A (zh) * | 2002-01-18 | 2005-07-20 | 美国技术公司 | 调制器放大器 |
KR20030097020A (ko) * | 2002-06-18 | 2003-12-31 | 삼성전자주식회사 | D급 증폭기에서의 펄스폭변조신호 발생회로,펄스폭변조신호 발생방법 및 펄스폭변조신호 발생회로를포함하는 d급 증폭기 |
US7492217B2 (en) * | 2004-11-12 | 2009-02-17 | Texas Instruments Incorporated | On-the-fly introduction of inter-channel delay in a pulse-width-modulation amplifier |
-
2004
- 2004-05-27 KR KR1020040037778A patent/KR100604981B1/ko active IP Right Grant
-
2005
- 2005-05-06 US US11/124,530 patent/US7180365B2/en active Active
- 2005-05-16 JP JP2005143278A patent/JP2005341568A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100727409B1 (ko) * | 2006-02-02 | 2007-06-13 | 삼성전자주식회사 | 펄스폭 변조 방법 및 이를 이용한 디지털 파워앰프 |
Also Published As
Publication number | Publication date |
---|---|
US7180365B2 (en) | 2007-02-20 |
US20050264350A1 (en) | 2005-12-01 |
KR100604981B1 (ko) | 2006-07-26 |
JP2005341568A (ja) | 2005-12-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7180365B2 (en) | Class D amplifier and a method of pulse width modulation | |
CN100446424C (zh) | 数模转换器 | |
US7453387B2 (en) | Pulse width modulation in digital power amplifier | |
US7557744B2 (en) | PWM driver and class D amplifier using same | |
US5021788A (en) | Digital analog converter | |
JP2000244257A (ja) | デジタル入力を有するpwmパワーアンプ | |
US20060072657A1 (en) | Pulse width-modulated noise shaper | |
JP4882353B2 (ja) | パルス幅変調増幅器 | |
JP2002252527A (ja) | パルス幅変調信号を補償するための方法及び信号経路構成 | |
US6437719B1 (en) | Delta-sigma modulator for power amplification of audio signals | |
CN100514858C (zh) | 字长减少电路 | |
JP2003101357A (ja) | D級増幅器 | |
KR100861920B1 (ko) | 비대칭형 펄스폭 변조 신호 발생기 및 그 방법 | |
US6992610B2 (en) | PWM signal generator and PWM signal generating method | |
TWI501564B (zh) | 差動式內插脈衝寬度調變數位類比轉換裝置及信號輸出方法 | |
WO2000070752A1 (en) | Digital amplifier | |
JP4579133B2 (ja) | デルタシグマ変調回路 | |
CN102823128B (zh) | 数字放大器 | |
CN103780262B (zh) | 差动式内插脉冲宽度调变数字模拟转换装置及方法 | |
JP4061764B2 (ja) | D/aコンバータ | |
US6441759B1 (en) | Multi-bit ΔΣ modulator having linear output | |
US7706438B1 (en) | Circuits and methods for reducing noise and distortion in pulse width modulation systems | |
KR20030097020A (ko) | D급 증폭기에서의 펄스폭변조신호 발생회로,펄스폭변조신호 발생방법 및 펄스폭변조신호 발생회로를포함하는 d급 증폭기 | |
JPS5981918A (ja) | Dpcm符号化信号処理回路における復号化回路の信号補間方法 | |
KR20070074666A (ko) | Pwm 입력 신호를 증폭하는 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130701 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20140630 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20150630 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20160630 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20170630 Year of fee payment: 12 |
|
FPAY | Annual fee payment |
Payment date: 20180629 Year of fee payment: 13 |