CN103780262B - 差动式内插脉冲宽度调变数字模拟转换装置及方法 - Google Patents

Abstract

本发明公开了一种用于差动式内插脉冲宽度调变(interpolation pulsewidth modulation，iPWM)数字模拟转换装置及方法，该装置包含：iPWM模块，用以从输入数字音频文件串流产生差动脉冲；电源驱动器，用以提供能量至终端负载；以及滤波器来移除不要的谐波信号而重新建构一模拟信号，其中该iPWM模块进一步包含：一PWM脉冲产生器，用以转换数字输入的数值编码为时域脉冲宽度的一级数；以及一内插解析度单元，用以增加脉冲宽度的时域解析度；一自校正单元，维持该内插解析度单元的脉冲宽度的精度；以及一差动脉冲宽度产生器，以转换PWM脉冲的级数为电压域及时域定义的差动形式。

Description

差动式内插脉冲宽度调变数字模拟转换装置及方法

技术领域

本发明涉及一种用于差动式内插脉冲宽度调变(interpolation pulse widthmodulation，iPWM)数字模拟转换(digital to anaolog，DAC)的装置及输出信号的编码方法，尤其涉及一种产生高信噪比(signal to noise ratio，SNR)的iPWM-DAC装置，以及对于该iPWM-DAC的输出编码形成基于电压域及时域定义的差动信号。

背景技术

D类(Class-D)音频放大器是一种切换放大器，或是脉冲宽度调变(pulse widthmodulation，PWM)放大器。相较于传统的线性放大器所提供的50％的输出功率，D类放大器通常提供高于90％的输出功率。为了要获得高信噪比的D类放大器，通常包含一反馈回路。图1显示了传统D类放大器的示意图。如图1所示，D类放大器是由一脉冲宽度调变(PWM)产生器102及一噪声塑形三角积分调变器101来实现，其中该PWM产生器102输出互补信号至一电源驱动器103，并经过一滤波器104以驱动一负载。上述实施例的缺点在于，三角积分调变有稳定性的问题，且该调变器的输出信号增益小于1。

图2及图3分别显示了传统PWM产生器的示意图及对应于传统PWM产生器的波形的示意图。如图2所示，调变数字音频信号的输入为S(θ)＝Bsin(θ)，其中0≦B≦1，其被通过一差动PWM产生器调变。该PWM的取样率被定义为ωc＝Mωs，其中M为大于二的整数。图3显示了数字差动PWM的数字音频输入及输出信号Vo的波形的示意图，其中Vo＝DP-DN，且输出信号Vo可以表示为傅立叶级数：

$V_0\left(\mathrm{\θ}\right)={\mathrm{\Σ}}_{n=1}^{\mathrm{\∞}}\[A_{n}cos\left(n\mathrm{\θ}\right)+B_{n}sin\left(n\mathrm{\θ}\right)\]---\left(1\right)$

其中

$A_n=2V_{CC}{\mathrm{\Σ}}_{k=0}^{M-1}\frac{Sign\left(s\right(\frac{2\mathrm{\π}k}{M}))}{n\mathrm{\π}}\[cos\left(\frac{2\mathrm{\π}nk}{M}\right)sin\left(\frac{n\mathrm{\π}B\left|s\left(\frac{2\mathrm{\π}k}{M}\right)\right|}{M}\right)\]---\left(2\right)$

$B_n=2V_{CC}{\mathrm{\Σ}}_{k=0}^{M-1}\frac{Sign\left(s\right(\frac{2\mathrm{\π}k}{M}))}{n\mathrm{\π}}\[\sin \left(\frac{2\mathrm{\π}nk}{M}\right)sin\left(\frac{n\mathrm{\π}B\left|s\left(\frac{2\mathrm{\π}k}{M}\right)\right|}{M}\right)\]---\left(3\right)$

图4显示了一种N位元数字PWM转换器的示意图，而图5显示了将N位元数字字元呈现为量化信号Q以及所导致的量化误差的示意图，其中误差为Q-S。如图4所示，N位元数字PWM转换器包含一数值量化单元301，以及一数字值至时间转换器302，用以将数字数值转换为时间脉冲宽度。输入斜坡信号S的最大振幅被定义为U，而量化可以由下式表示：

Q＝U×B_in (4)

B_in＝b₁2^-1+b₂2^-2+b₃2^-3…+b_n2^-n (5)，

而量化信号最小的解析度，可以表示为

参见图3及图5，时间槽长度(time-slot length)的最大值2π/M对应于输入信号S的峰值U的关系，以及映射于最小长度解析度的最小值解析度Lsb的关系将可于图6中说明。

图7显示了量化噪音误差VQ的示意图。如图7所示，其中 为最小量化长度以及最小量化解析度Lsb之间的差值。

假设PWM输出振幅是统一的，例如为1，则N位元字元仅能表现为正输入值。误差长度的范围是：

$L\∈\[\frac{L_{Lsb}}{2},-\frac{L_{Lsb}}{2}\],V_{CC}=1---\left(7\right),$

而量化噪音信号的方均根植V_Q(rms)为：

$V_{Q\left(rms\right)}=\[\frac{1}{T}{\∫}_{-T/2}^{T/2}{V}_Q^{2}d\mathrm{\θ}{\]}^{0.5}=\[\frac{1}{T}{\∫}_{-T/2}^{T/2}{L}_{Lsb}^2{\left(\frac{-\mathrm{\θ}}{T}\right)}^{2}d\mathrm{\θ}{\]}^{0.5}---\left(8\right)$

$={\[\frac{L_{Lsb}^2}{T^3}\left(\frac{{\mathrm{\θ}}^3}{3}{|}_{-T/2}^{T/2}\right)\]}^{0.5}=\frac{L_{LSB}}{\sqrt{12}}---\left(9\right)$

因此，量化信噪强度的方均根植可以表示为：

$V_{Q\left(rms\right)}=\frac{L_{Lsb}}{\sqrt{12}}=\frac{2\mathrm{\π}}{2^{N}M\sqrt{12}}---\left(10\right).$

图8显示了差动PWM-DAC与取样-维持(sample-and-hold)DAC之间的比较的示意图。如图8所示，差动PWM-DAC输出数字脉冲，而取样-维持DAC输出模拟信号。PWM-DAC的信噪比(SNR)可以推导为：

$SNR=20\log \left(\frac{{\mathrm{Signal}}_{rms}}{{\mathrm{Noise}}_{rms}}\right)=20\log \left(\frac{\frac{1}{2}\sqrt{A_1^2+B_1^2}}{\frac{2\mathrm{\π}}{2^{N}M\sqrt{12}}}\right)=20\log \left(\frac{2^N{\mathrm{MC}}_1\sqrt{12}}{4\mathrm{\π}}\right)---\left(11\right)$

SNR＝6.02N+20log(MC₁)-11.18dB (12)

其中

$A_1={\mathrm{\Σ}}_{k=0}^{M-1}\frac{2Sign\left(s\right(\frac{2\mathrm{\π}k}{M}))}{\mathrm{\π}}\[cos\left(\frac{2\mathrm{\π}k}{M}\right)sin\left(\frac{\mathrm{\π}B\left|s\left(\frac{2\mathrm{\π}k}{M}\right)\right|}{M}\right)\]---\left(14\right)$

$B_1={\mathrm{\Σ}}_{k=0}^{M-1}\frac{2Sign\left(s\right(\frac{2\mathrm{\π}k}{M}))}{n\mathrm{\π}}\[sin\left(\frac{2\mathrm{\π}k}{M}\right)sin\left(\frac{\mathrm{\π}B\left|s\left(\frac{2\mathrm{\π}k}{M}\right)\right|}{M}\right)\]---\left(15\right),$

相对地，取样维持DAC的信噪比为6.02N+10log(M)+1.76dB。

PWM-DAC的信噪比为量化N位元除以取样率M及输入调变频带宽度BW的函数。图9显示了在N设定为14，信噪比对应于输入信号的频带宽度以及PWM取样率ωc=Mωs的示意作图。如图9所示，为了维持关于20Khz的音频频带的差动PWM输出的信噪比大于100dB，在此M＝25,BW＝20Khz,N＝14，而

PVM DAC SNR＝6.02N+20log(M)-11.18dB

＝6.02×14+20log(25)-11.18dB＝101dB (16)。

如图7所示的差动PWM的最小时间解析度(或最小时间槽)的关键选择为：

最小时间解析度

$T_R=\frac{1}{8.192Ghz}\sec =122ps---\left(18\right).$

如上述等式(16)所示，最小时间解析度必须达到122ps，以保证信噪比大于100dB，这对于差动PWM的实现，是非常短的脉冲宽度，而可能导致两个问题。第一个问题是如何在低功率消耗及低成本产生如此小的脉冲，而第二个问题在于差动PWM输出的下一级是电源驱动器，由于如图10所示的失效时间(dead-time)以及MOS的寄生电容，当信号通过电源驱动器时，将会使得此短脉冲更缩短。

因此，急需一种对于上述问题的解决方案。

发明内容

本发明制作来克服上述传统PWM数字模拟转换器的缺点。本发明的主要目的是提供一种能够产生PWM信号的信噪比(SNR)高于100dB的差动式内插脉冲宽度调变(iPWM)数字模拟转换装置。

为了达到上述目的，本发明提供一种差动式内插脉冲宽度调变(iPWM)数字模拟转换装置，包含：iPWM模块，用以从输入数字音频文件串流产生差动脉冲；电源驱动器，用以提供能量至终端负载；以及滤波器来移除不要的谐波信号而重新建构一模拟信号，其中该iPWM模块进一步包含：一PWM脉冲产生器，用以转换数字输入的数值编码为时域脉冲宽度的级数；以及一内插解析度单元，用以增加脉冲宽度的时域解析度；一自校正单元，维持该内插解析度单元的脉冲宽度的精度；以及一差动脉冲宽度产生器，以转换PWM脉冲的级数为电压域及时域定义的差动形式。

在另一示例性实施例中，本发明提供一种用于iPWM模块的信号编码方案，以对于被量化为N位元呈现的输入信号S决定内插解析度位元数K，该被量化为N位元呈现的输入信号S包含一位元的符号，J位元的最大有效位 元(Most Significant Bit，MSB)部分，以及K位元的最小有效位元(Least Significant Bit，LSB)部分，其中T_P为能够通过电源驱动器而不会减小的最小脉冲宽度，而T_R是输入信号S的最小解析度。尤其是，iPWM输出一DP脉冲以及一DN脉冲，而S的范围是–(2^N-1)至(2^N-1)，而信号编码方案定义为Vo＝DP-DN从而对于任何S值，Vo＝S*T_R。

在再一示例性实施例中，本发明提供了一种对于iPWM的脉冲宽度内插方法。该方法包含以下步骤：选择PWM取样率M以决定所需的N位元的数目；选择能够通过电源驱动器而不会减小的最小脉冲宽度T_P；决定一最小时间解析度，对于被量化为N位元呈现的输入信号S决定内插解析度位元数K，该被量化为N位元呈现的输入信号S包含一位元的符号，J位元的MSB部分，以及K位元的LSB部分，其中，T_R是输入信号S的最小解析度；以及输出指定脉冲宽度的内插脉冲DP、DN。

前述的内容以及本发明的其他的目的、特征、形式及优点，将透过详细地阅读以下的描述，同时配合图式而能有进一步的理解。

附图说明

所附图式其中提供关于本发明实施例的进一步理解并且结合与构成本说明书的一部分，说明本发明的实施例并且描述一同提供对于本发明实施例的原则的解释。

图式中：

图1显示了传统D类放大器的示意图；

图2显示了传统PWM产生器的示意图；

图3显示了对应于图2中传统PWM产生器的波形的示意图；

图4显示了一种N位元数字PWM转换器的示意图；

图5显示了将N位元数字字呈现为量化信号Q以及所导致的量化误差的示意图；

图6显示了时间槽长度(time-slot length)的最大值2π/M对应于输入信号S的峰值U的关系，以及映射于最小长度解析度的最小值解析度Lsb的关系；

图7显示了量化噪音误差的示意图；

图8显示了差动PWM-DAC与取样-维持DAC之间的比较的示意图；

图9显示了信噪比对应于输入信号的频带宽度以及PWM取样率的示意作图；

图10显示了当信号通过电源驱动器时，使得此短脉冲更缩短的示意图；

图11显示了本发明差动式内插脉冲宽度数字模拟转换装置的示意图；

图12(a)为本发明所定义的最小脉冲宽度的示意图；

图12(b)为本发明所定义的最小时间解析度的示意图；

图13显示本发明内插脉冲宽度调变模块的示意图；

图14图显示单一侧展开的iPWM编码方案的波形表；

图15显示双侧展开的iPWM编码方案的波形表；

图16显示了本发明iPWM模块输出的脉冲周期的示意图；

图17显示了本发明iPWM模块的一实施例的具体示意图；以及

图18显示了用于本发明iPWM模块的脉冲宽度内插方法的流程图。

其中，附图标记说明如下：

101 噪声塑形三角积分调变器；

102 脉冲宽度调变(PWM)产生器；

103 电源驱动器；

104 滤波器；

301 数值量化单元；

302 数字值至时间转换器；

1110 内插脉冲宽度调变(iPWM)模块；

1111 脉冲宽度调变(PWM)产生器；

1112 内插解析度单元；

1113 自校正单元；

1114 差动脉冲宽度产生器；

1120 电源驱动器；

1130 滤波器；

1140 终端负载；

1801、1802、1803、1804、1805 步骤。

具体实施方式

图11显示了本发明差动式内插脉冲宽度调变(iPWM)数字模拟转换装置(DAC)的示意图。如图11所示，该差动式iPWM DAC包含内插脉冲宽度调变(iPWM)模块1110、一电源驱动器1120，以及一滤波器1130，该iPWM模块1110连接至一数字音频输入端，该滤波器1130连接至一终端负载1140，例如，喇叭。该iPWM模块1110根据来自数字音频输入端的文件串流产生差动脉冲，该电源驱动器1120提供能量至终端负载1140，而滤波器1130移除不要的谐波信号而重新建构输出至终端负载1140的模拟信号。该iPWM模块1110近一步包含一脉冲宽度调变(PWM)产生器1111、一内插解析度单元1112、一自校正单元1113，以及一差动脉冲宽度产生器1114，其中该PWM产生器1111转换数字音频输入端输入的为时域宽度脉冲的级数；内插解析度单元1112增加脉冲宽度的时域解析度；自校正单元1113维持该内插解析度单元1112的脉冲宽度的精度；以及差动脉冲宽度产生器1114转换PWM脉冲的级数为电压域及时域定义的差动形式。

如先前等式(16)、(17)及(18)所示，最小时间解析度必须达到122ps，以保证信噪比大于100dB，并且由于失效时间(dead-time)以及MOS的寄生电容，短脉冲宽度被认为在通过连接至iPWM模块1110的电源驱动器1120时会被减小。以下将描述本发明示例实施例如何解决上问题。

图12(a)及图12(b)分别为本发明所定义的最小脉冲宽度及最小时间解析度的示意图。如图12(a)及图12(b)所示，T_P是被定义为能够通过电源驱动器1120而不会被减小的最小脉冲宽度，而T_R是定义为数字信息输入的最小时间解析度。

图13显示本发明内插脉冲宽度调变(iPWM)模块的示意图，其中S为数字信息输入，而DP、DN为具宽度的脉冲输出。此外，VO定义为DP-DN，也就是两脉冲的相减。iPWM模块1110是在具有T_P的周期的时序下操作。

因为数字信息输入S被量化为N位元的数值，且包含一位元的符号，J位元的MSB部分，以及K位元的LSB部分，该N、J和K为正整数，其中， 且T_R是输入信号S的最小解析度，内插位元数K的值可以通过计算而决定。

图14显示单一侧展开的iPWM编码方案的波形表，而图15显示双侧展开的iPWM编码方案的波形表。两种编码方案都可以作为由本发明iPWM产生的指定宽度的脉冲。如图14所示，S＝0，有两种可能的编码；换句话说，DP及DN都是具有宽度T_P的脉冲，或者DP及DN都是具有不具宽度的脉冲，也就是无脉冲。如图14图所示，DP的脉冲前缘及DN的脉冲前缘是在相同的时间产生。而另一种编码，Vo＝DP-DN＝0。相似地，对于S的其他数值，Vo＝DP-DN＝S*T_R。图15的双侧展开的iPWM编码方案与图14的单一侧展开的iPWM编码方案相似，除了Vo是如图15所示从两侧对称地展开。换句话说，DP的中点及DN的中点是重合的，因此，Vo＝DP-DN＝2*S*T_R。此外，图16显示了本发明iPWM模块输出的脉冲周期的示意图。

图17显示了本发明iPWM模块的一实施例的具体示意图。如图17所示，内插解析度单元1112能以一延迟器链来实现，而自校正单元1113执行一最小脉冲宽度校正以确保内插解析度单元1112的最小时间解析度就是T_R。在校正阶段，自校正单元1113调整由校正信号Adj所控制的内插解析度单元1112的延迟器链，以保持时间延迟T_U＝T_P。在正常操作阶段，输入信号S的数值部分X定义为0至2^2k-1，内插解析度单元1112依据校正信号Adj的比率产生一额外的时间解析度，对应此数值部分X的延迟带(delay tape)的数量(ND)被定义为明显地，ND的数值越高，内插的解析度将越精确。例如,Adj＝100,k＝8,X＝2³，其衍生相对值ND＝3。

图18显示了用于本发明iPWM模块的脉冲宽度内插方法的流程图。如图18所示，步骤1801是选择PWM取样率M以决定所需的N位元的数目。举例来说，对于音频频带宽度BW＝20Khz，SNR>100dB，并连接至2W的电源驱动器。当选择PWM取样率M为500Khz，则M＝500/20＝25。依据等式(16)，N可以决定为：

SNR＝6.02N+20log(M)–11.18dB，得到的结果N>13.92，而决定N为14。

步骤1802是选择能够通过电源驱动器而不会减小的最小脉冲宽度T_P，依据以上例子，因为通常最小脉冲宽度最好大于30ns，Tp被选择为31.25ns。

步骤1803是决定一最小时间解析度T_R为：

$T_R=\frac{1}{2^{N}M\×BW}\sec =\frac{1}{16384\×25\×20K}=122ps.$

步骤1804是对于被量化为N位元呈现的输入信号S决定内插解析度位元数K，该被量化为N位元呈现的输入信号S包含一位元的符号，J位元的MSB部分，以及K位元的LSB部分，其中，T_R是输入信号S的最小解析度。依据上述的例子，位元，因此，J＝14-8＝6。

步骤1805是输出指定脉冲宽度的内插脉冲DP、DN。举例来说，脉冲可以具有通过使用图14的单一侧展开的iPWM编码方案或图15的双侧展开的iPWM编码方案所指定的宽度。

虽然本发明以实施例具体的地说明，惟，以上所揭示的图示及说明，仅为本发明的较佳实施例而已，非为用以限定本发明的实施，大凡本领域技术人员其所依本发明的精神，所作的变化或修饰，皆应涵盖在本案的申请专利权利要求范围内。

Claims (6)

1.一种差动式内插脉冲宽度调变数字模拟转换装置，连接至一数字音频输入端，该差动式内插脉冲宽度调变数字模拟转换装置包含：

一内插脉冲宽度调变模块，从该数字音频输入端输入的文件串流产生差动脉冲；

一电源驱动器，连接至该内插脉冲宽度调变模块，用以提供能量至一终端负载；以及

一滤波器，连接至该电源驱动器，用以移除不要的谐波信号而在输出至该终端负载之前重新建构模拟信号，

其中该内插脉冲宽度调变模块进一步包含一PWM脉冲产生器、一内插解析度单元、一自校正单元以及一差动脉冲宽度产生器，该PWM脉冲产生器连接至该数字音频输入端，并将该数字音频输入端输入的文件串流转换为时域脉冲宽度的一级数；该内插解析度单元连接至该PWM脉冲产生器，用以增加脉冲宽度的时域解析度；该自校正单元连接至该内插解析度单元，用以维持该内插解析度单元的脉冲宽度的精度；以及该差动脉冲宽度产生器，连接至该PWM脉冲产生器以及该内插解析度单元，用以转换该PWM脉冲产生器的该级数为电压域及时域定义的差动形式。

2.如权利要求1所述的差动式内插脉冲宽度调变数字模拟转换装置，其中该差动脉冲宽度产生器输出一脉冲DP及一脉冲DN，而该脉冲DP及该脉冲DN的宽度由该内插脉冲宽度调变模块决定。

3.如权利要求1所述的差动式内插脉冲宽度调变数字模拟转换装置，其中该内插脉冲宽度调变模块使用一PWM信号编码方案来决定一被量化为N位元呈现的输入信号的内插解析度的位元数值K，该被量化为N位元呈现的输入信号包含一位元的符号，J位元的一最大有效位元部分，以及K位元的一最小有效位元部分，该N、J和K为正整数，其中N＝J+K,T_P是能够通过该电源驱动器而不会减小的一最小脉冲宽度，而T_R是该被量化为N位元呈现的输入信号的一最小解析度，当该内插脉冲宽度调变模块输出一脉冲DP及一脉冲DN，而该被量化为N位元呈现的输入信号的范围是–(2^N-1)至(2^N-1)，该PWM信号编码方案被定义为Vo＝DP-DN，而对于该被量化为N位元呈现的输入信号的任意值S，Vo＝S*T_R。

4.一种脉冲宽度内插方法，应用于包含一脉冲宽度调变脉冲产生器、一内插解析度单元、一自校正单元以及一差动脉冲宽度产生器的一内插脉冲宽度调变模块，该方法包含以下步骤：

选择一脉冲宽度调变取样率，以决定所需的N位元的数目；

选择能够通过一电源驱动器而不会减小的一最小脉冲宽度；

决定一最小时间解析度；

决定一被量化为N位元呈现的输入信号内插解析度位元数K，该被量化为N位元呈现的输入信号包含一位元的符号，J位元的一最大有效位元部分，以及K位元的一最小有效位元部分，其中N＝J+K,T_P是该最小脉冲宽度，T_R是该最小解析度；以及

输出具有一指定脉冲宽度的一第一内插脉冲及一第二内插脉冲。

5.一种单一侧展开的内插脉冲宽度调变编码方法，应用以呈现通过一内插脉冲宽度调变模块所产生的一编码，该内插脉冲宽度调变模块接收一输入信号，并输出一第一脉冲及一第二脉冲，该输入信号的数值的范围是–(2^N-1)至(2^N-1)，该第一脉冲及该第二脉冲的宽度是可变的，而该第一脉冲的脉冲前缘与该第二脉冲的脉冲前缘发生在相同时间，该编码被定义为该第一脉冲与该第二脉冲的差值，该单一侧展开的内插脉冲宽度调变编码方法包含：

一最小脉冲宽度T_P；

一最小时间解析度T_R；

当该输入信号的数值S为零时，该第一脉冲的宽度及该第二脉冲的宽度为T_P，或是该第一脉冲的宽度及该第二脉冲的宽度为零；

对于当该输入信号的数值S为±1时，该第一脉冲的宽度为T_P+T_R，而该第二脉冲的宽度为T_P；

对于当该输入信号的数值S为±2时，该第一脉冲的宽度为T_P+2T_R，而该第二脉冲的宽度为T_P；以及

对于当该输入信号的其他任意数值S，该第一脉冲的宽度为T_P+S*T_R，而该第二脉冲的宽度为T_P。

6.一种双侧展开的内插脉冲宽度调变编码方法，应用以呈现通过一内插脉冲宽度调变模块所产生的一编码，该内插脉冲宽度调变模块接收一输入信号，并输出一第一脉冲及一第二脉冲，该输入信号的数值的范围是–(2^N-1)至(2^N-1)，该第一脉冲及该第二脉冲的宽度是可变的，而该第一脉冲的中点与该第二脉冲的中点重合，该编码被定义为该第一脉冲与该第二脉冲的差值，该双侧展开的内插脉冲宽度调变编码方法包含：

一最小脉冲宽度T_P；

一最小时间解析度T_R；

当该输入信号的数值S为零时，该第一脉冲的宽度及该第二脉冲的宽度为2T_P，或是该第一脉冲的宽度及该第二脉冲的宽度为零；

对于当该输入信号的数值S为±1时，该第一脉冲的宽度为T_P+2T_R，而该第二脉冲的宽度为T_P；

对于当该输入信号的数值S为±2时，该第一脉冲的宽度为T_P+4T_R，而该第二脉冲的宽度为T_P；以及

对于当该输入信号的其他任意数值S，该第一脉冲的宽度为T_P+2*S*T_R，而该第二脉冲的宽度为T_P。