JP2005341568A - D級増幅器及びパルス幅変調方法 - Google Patents
D級増幅器及びパルス幅変調方法 Download PDFInfo
- Publication number
- JP2005341568A JP2005341568A JP2005143278A JP2005143278A JP2005341568A JP 2005341568 A JP2005341568 A JP 2005341568A JP 2005143278 A JP2005143278 A JP 2005143278A JP 2005143278 A JP2005143278 A JP 2005143278A JP 2005341568 A JP2005341568 A JP 2005341568A
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- width
- value
- code modulation
- modulation data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
- H03F3/217—Class D power amplifiers; Switching amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/331—Sigma delta modulation being used in an amplifying circuit
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
- Pulse Circuits (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
【課題】 パルスコード変調データ1周期に二つ以上のスイッチング周期を有するD級増幅器及び前記D級増幅器のパルス幅変調を実行する方法を提供する。
【解決手段】 入力されるシステムクロックをカウントした基準信号はパルス幅変調器に入力される。パルス幅変調器はパルスコード変調データに相応するパルス幅変調信号を発生する。パルス幅変調信号は基準信号に同期され、パルスコード変調データの1周期に二つのスイッチング周期を有し、パルスコード変調データの二進ビットの位数によってそのデューティ比が異なるようになる。デューティ比の増加又は減少は基準信号の一つのデータ区間を単位として変化するようになる。
【選択図】 図4
【解決手段】 入力されるシステムクロックをカウントした基準信号はパルス幅変調器に入力される。パルス幅変調器はパルスコード変調データに相応するパルス幅変調信号を発生する。パルス幅変調信号は基準信号に同期され、パルスコード変調データの1周期に二つのスイッチング周期を有し、パルスコード変調データの二進ビットの位数によってそのデューティ比が異なるようになる。デューティ比の増加又は減少は基準信号の一つのデータ区間を単位として変化するようになる。
【選択図】 図4
Description
本発明はD級増幅器に係り、より詳細にはD級増幅器のパルス幅変調回路及びパルス幅変調方法に関する。基本的に、D級増幅器はパルス幅変調を実行し、パルスが有するデューティ比又はパルス幅によって信号を伝達する特性を有する。
このようなD級増幅器はオーディオ信号を増幅し、伝送するのに主に用いられる。デジタルデータの形態で入力されたオーディオデータはデジタル信号処理(Digital Signal Process,DSP)を経て、パルス幅変調(Pulse Width Modulation)を経たうえ、増幅されてパルス幅変調信号の形態で出力される。
パルス幅変調は、パルスコード変調(Pulse Code Modulation,PCM)信号を用いて実行される。パルスコード変調はアナログ信号を量子化し、量子化レベルのビット数だけ二進コード列に変換することである。
図1は、従来技術によるパルス幅変調の一例を説明するためのタイミング図である。
図1は、従来技術によるパルス幅変調の一例を説明するためのタイミング図である。
図1を参照すると、パルスコード変調データはシステムクロックに同期されて出力される。説明の便宜上、図1では、パルスコード変調データは4ビットであるものを選択する。4ビットのパルスコード変調データは入力されるパルスコード変調信号の処理によるものである。入力されるパルスコード変調信号はシグマ−デルタ変換によってパルスコード変調に変換される。
また、システムクロックは、カウンティングされて基準信号に出力される。基準信号はシステムクロックの1周期ごとに複数のデータ区間を有し、十進数−8から+7までのデータ範囲を有する。基準信号及びパルスコード変調データに基づいてパルス幅変調信号は発生する。パルス幅変調信号は基準信号に同期して出力され、パルスコード変調データが有する値によってデューティ比が異なるようになる。図1で示した第1パルス幅変調信号及び第2パルス幅変調信号はパルスコード変調データの1周期の間、一つのスイッチング周期を有することがわかる。
第1パルス幅変調信号は、パルスコード変調データの1周期の間、高レベルから低レベルに転換される転換点を一つのみ有する。即ち、1周期の始点から中心点まで高レベルを維持し、中心点から終了点まで低レベルを維持する。
第2パルス幅変調信号は、従来技術によるパルス幅変調信号の他の波形を示したものである。第2パルス幅変調信号はパルスコード変調データの1周期の間、1周期の中心に対して対称となる波形を有する。即ち、所定の時点で低レベルから高レベルに転換する転換点を有し、中心に対して対称となる時点で高レベルから低レベルに転換する転換点を有する。パルスコード変調データの1周期の間、一つのパルス幅変調信号を有するものは多数の高調波成分を含んでおり、これを低域通過フィルタを用いて除去するとしても、高調波成分を完璧に除去できないという問題を有している。
したがって、前述した方法によるパルス幅変調は、良好なSNR(Sigal to Noise Ratio)及びTHD(Total Harmonic Distortion)特性を有し難いという短所を持つ。
図2は、従来技術によるパルス幅変調の他の例を説明するためのタイミング図である。
図2は、従来技術によるパルス幅変調の他の例を説明するためのタイミング図である。
図2を参照すると、図1のシステムクロック数と同じクロックをカウンティングするものの、パルス幅変調信号のスイッチング周波数を2倍にしたものである。スイッチング周波数を2倍にするために、パルスコード変調データのビット数を4ビットから3ビットに減少しなければならない短所を有する。何故ならば、パルス幅変調信号のスイッチング1周期当たりカウンティングされるシステムクロック数は、前記図1の場合に比べて半分に減少するので、これをカウンティングする基準信号もまた八つのクロック単位にカウンティングしなければならないからである。パルスコード変調データのビット数が減少することは、シグマ−デルタ変調過程において、量子化誤差が増加することを意味するので、増加した誤差量によってD級増幅器の正確度は低下するという短所を有するようになる。
また、一つのサンプリング周期に二つのパルス幅変調信号を生成する方法が特許文献1に開示されている。ただし、これはデジタル/アナログ変換のためのものであり、サンプリング周期で基準信号に対する同期化についての言及がなく、サンプリング1周期の中心から対称なパルス幅変調信号を生成するが、中心点から単にパルス幅(Tu)の半分の整数倍だけ離れた二つのパルスを生成することを特徴とする。
米国特許第5,148,168号
前記のような問題点を解決するための本発明の第1目的は、基準信号に同期し、パルスコード変調データに相応して、パルスコード変調データの1周期の間、少なくとも二つのスイッチング周期を有するパルス幅変調信号を発生するためのD級増幅器を提供することにある。
また、本発明の第2目的は、基準信号に同期し、パルスコード変調データの1周期の間、少なくとも二つのスイッチング周期を有するパルス幅変調信号を発生するためのパルス幅変調方法を提供することにある。
また、本発明の第2目的は、基準信号に同期し、パルスコード変調データの1周期の間、少なくとも二つのスイッチング周期を有するパルス幅変調信号を発生するためのパルス幅変調方法を提供することにある。
前記第1目的を達成するための本発明は、Mビット入力信号をNビット(M>N)のパルスコード変調データに変換するためのシグマデルタ変調器と、システムクロックをカウントし、2N個のデータ区間を有するNビットの基準信号を発生するための基準パルス幅変調データ発生器と、前記パルスコード変調データの1周期の間、前記基準信号の前記データ区間に対応する単位時間の間隔に基づいて、パルス幅を可変させて少なくとも二つのスイッチング周期を有する複数のパルス幅変調信号を発生するためのパルス幅変調器と、を含むことを特徴とするD級増幅器を提供する。
前記パルス幅変調信号は、前記パルスコード変調データの二進ビット値の位数によってパルス幅を増減することができる。前記二つのスイッチング周期を有するパルス幅変調信号は、第1パルス及び第2パルスを有することができ、前記パルスコード変調データの二進ビット値の4の位の値が1である場合、前記4の位の値に相応するように4倍の単位時間間隔に相応する幅だけ前記第1パルス及び前記第2パルスのパルス幅を増加させることができる。また、前記パルスコード変調データの二進ビット値の2の位の値が1である場合、前記2の位の値に相応するように二倍の単位時間間隔に相応する幅だけ前記第1パルス及び前記第2パルス幅を増加させることができる。また、前記パルスコード変調データの二進ビット値の1の位の値が1である場合、前記1の位数に相応するよう一つの単位時間間隔に相応するだけ前記第1パルス又は前記第2パルスのパルス幅を増加させることができる。
前記第2目的を達成するために本発明は、Mビット入力信号をNビット(M>N)のパルス変調データに変換するためのシグマデルタ変調を実行する段階と、システムクロックをカウンティングし、2N個のデータ区間を有するNビットの基準信号を発生する段階と、
前記パルスコード変調データの1周期の間、前記基準信号の前記データ区間に対応する単位時間間隔に基づいてパルス幅を可変させ、少なくとも二つのスイッチング周期を有する複数のパルス幅変調信号を発生する段階と、を含むことを特徴とするパルス幅変調方法を提供する。
前記第2目的を達成するために本発明は、Mビット入力信号をNビット(M>N)のパルス変調データに変換するためのシグマデルタ変調を実行する段階と、システムクロックをカウンティングし、2N個のデータ区間を有するNビットの基準信号を発生する段階と、
前記パルスコード変調データの1周期の間、前記基準信号の前記データ区間に対応する単位時間間隔に基づいてパルス幅を可変させ、少なくとも二つのスイッチング周期を有する複数のパルス幅変調信号を発生する段階と、を含むことを特徴とするパルス幅変調方法を提供する。
本発明によると、システムクロックの増加なしでもパルス変調データの高調波を除去することができ、SNR(Signal to Ratio)及びTHD(Total Harmonic Distortion)特性を改善することができる。
以下、本発明による望ましい実施例を添付した図面を参照して詳細に説明する。
(実施例)
図3は、本発明の望ましい実施例によるD級増幅器を示したブロック図である。
図3を参照すると、本発明によるD級増幅器はシグマデルタ変調器100、基準パルス幅変調データ発生器200、パルス幅変調器300及びパルス幅変調信号増幅器400を含む。
(実施例)
図3は、本発明の望ましい実施例によるD級増幅器を示したブロック図である。
図3を参照すると、本発明によるD級増幅器はシグマデルタ変調器100、基準パルス幅変調データ発生器200、パルス幅変調器300及びパルス幅変調信号増幅器400を含む。
シグマデルタ変調器100は、シグマデルタ変調を実行する。Mビットの入力信号を受信して、Mビットより小さいNビットのパルスコード変調データに変換する。また、入力信号のオーディオバンドに含まれたノイズ成分はシグマデルタ変調によって除去される。
基準パルス幅変調データ発生器200は、システムクロックをカウントし、システムクロックのカウント値を基準信号に反映して基準信号を出力する。また、基準パルス幅変調データ発生器200は、シグマデルタ変調に必要な内部クロックをシグマデルタ変調器100に提供する。内部クロックは、シグマデルタ変調器100に入力され、シグマデルタ変調器100の出力信号であるパルスコード変調データの周期を決定するのに用いられる。また、基準信号はパルスコード変調データのビットと同じビット数を有し、基準信号がパルスコード変調データの1周期の間に有するデータ区間は2N個になる。
例えば、基準信号及びパルスコード変調データが4ビットである場合、基準信号がパルスコード変調データの1周期の間に有するデータ区間は24個になる。
パルス幅変調器300は、パルスコード変調データの1周期の間、二つのスイッチング周期を有するパルス幅変調信号を発生する。パルス幅変調信号は基準信号に同期して出力される。望ましくは、パルス幅変調信号は所定のレベルを有し、パルス幅(又はデューティ比)の増減はパルスコード変調データが有するビット値によって決定され、パルス幅変調信号は基準信号に同期して出力される。例えば、パルスコード変調データの二進ビット値の位数によって基準信号のNx単位時間間隔(NxTI)に該当する幅だけパルス幅変調信号のパルス幅を加減する。
パルス幅変調器300は、パルスコード変調データの1周期の間、二つのスイッチング周期を有するパルス幅変調信号を発生する。パルス幅変調信号は基準信号に同期して出力される。望ましくは、パルス幅変調信号は所定のレベルを有し、パルス幅(又はデューティ比)の増減はパルスコード変調データが有するビット値によって決定され、パルス幅変調信号は基準信号に同期して出力される。例えば、パルスコード変調データの二進ビット値の位数によって基準信号のNx単位時間間隔(NxTI)に該当する幅だけパルス幅変調信号のパルス幅を加減する。
パルス幅変調信号増幅器400は、入力されるパルス幅変調信号を所定の利得だけ増幅して大信号パルス幅増幅信号として出力する。
図4及び図5は、本発明の望ましい実施例によるD級増幅器の動作を説明するためのタイミング図である。図4及び図5は、説明の便宜及び容易な理解のため、パルスコード変調データと基準信号とは4ビットに設定する。
図4及び図5は、本発明の望ましい実施例によるD級増幅器の動作を説明するためのタイミング図である。図4及び図5は、説明の便宜及び容易な理解のため、パルスコード変調データと基準信号とは4ビットに設定する。
図4を参照すると、パルスコード変調データの十進変換数が正の値である場合のパルス幅変調信号が示される。基準信号は24、即ち、16個のデータ区間を有する。基準信号の一つのデータ区間は一つの単位時間間隔(TI)に対応する。パルスコード変調データは基準信号で16個のデータ区間(TI)に該当し、基準信号に同期した1周期のサンプリング周期を有する。
シグマデルタ変調によって出力されたパルスコード変調データによってパルス幅変調信号は二つのスイッチング周期を有する。即ち、パルス幅変調信号は第1パルス及び第2パルスを有する。パルスコード変調データが「0000」である場合、第1パルスはデューティ比が50%であるパルスになり、第2パルスまたデューティ比が50%であるパルスになる。パルスは、基準信号のデータ転換時点に同期して出力される。また実施の形態によってパルスコード変調データが「0000」である場合、パルスのデューティ比は50%未満である可能性もあり、50%を上回る可能性もある。
パルスコード変調データの二進ビット値の4の位の値が1である場合(即ち、例えば、「0100」のように二進ビットの3番目ビット値が1である場合)、4の位数に相応するよう4倍の単位時間間隔(4TI)に該当する幅だけ第1パルス及び第2パルスのパルス幅(又はデューティ比)は増加する。第1パルス及び第2パルスのパルス幅の増加は図4において、第1_1パルス幅変調信号に示される。第1パルスのパルス幅増加はパルスコード変調データが「0000」である場合に比べて第1パルスの両側面に基準信号の二つのデータ区間(又は2倍の単位時間間隔(2TI)に該当する幅)だけ拡張される。即ち、左側に基準信号の一つのデータ区間だけ拡張され、右側に基準信号の一つのデータ区間だけ拡張される。第2パルスの場合も同じ形式で拡張される。
パルスコード変調データの二進ビット値の2の位の値が1である場合、(即ち、例えば、「0010」のように二進ビットの二番目のビット値が1である場合)には二種形態のパルス幅変調信号を有することができる。ただし、どの場合も2の位の値に相応するよう2倍の単位時間間隔(2TI)に該当する幅だけ第1パルス及び第2パルスのパルス幅は増加する。前述したパルス幅変調信号は図4で第1_2パルス幅変調信号及び第1_3パルス幅変調信号に示される。
まず、第1_2パルス幅変調信号を見ると、パルスのパルス幅の増加は第1パルスの左側面から基準信号の一つのデータ区間だけ(即ち、単位時間間隔(2TI)に該当する幅だけ)拡張する。また、第2パルスの右側面から基準信号の一つのデータ区間だけ拡張される。したがって、第1パルスと第2パルスとは中心に対して互いに対称である形状を有するようになる。
また、第1_3パルス幅変調信号を見ると、パルスのパルス幅の増加は第1パルスの右側及び第2パルスの左側面から基準信号の一つのデータ区間だけ拡張する。即ち、第1パルスは右側面から基準信号の一つのデータ区間だけ拡張される。また、第2パルスは左側面から基準信号の一つのデータ区間だけ拡張される。したがって、第1パルスと第2パルスとは中心に対して互いに対称である形状を有し、二つのパルスは中心に向かってそれぞれ一つのデータ区間だけ拡張された形状を有する。
パルスコード変調データの二進ビット値の1の位の値が1である場合(即ち、例えば、「0001」のように二進ビットの1番目ビット値が1である場合)には四つの形態のパルス幅変調信号を有することができる。
一番目は、第1_4パルス幅変調信号の形態である。第1_4幅パルス幅変調信号は第1パルスの左側から基準信号の一つのデータ区間だけ拡張されたものである。
二番目は、第1_5パルス幅変調信号の形態である。第1_5パルス幅変調信号は第2パルスの右側から基準信号の一つのデータ区間だけ拡張されたものである。第1_5パルス幅変調信号において、第2パルスが拡張された方向は第1_4パルス幅変調信号の拡張方向と対向している。
一番目は、第1_4パルス幅変調信号の形態である。第1_4幅パルス幅変調信号は第1パルスの左側から基準信号の一つのデータ区間だけ拡張されたものである。
二番目は、第1_5パルス幅変調信号の形態である。第1_5パルス幅変調信号は第2パルスの右側から基準信号の一つのデータ区間だけ拡張されたものである。第1_5パルス幅変調信号において、第2パルスが拡張された方向は第1_4パルス幅変調信号の拡張方向と対向している。
三番目は、第1_6パルス幅変調信号の形態である。第1_6パルス幅変調信号は第1パルスの右側から基準信号の一つのデータ区間だけ拡張されたものである。
四番目は、第1_7パルス幅変調信号の形態である。第1_7パルス幅変調信号は第2パルスの左側から基準信号の一つのデータ区間だけ拡張したものである。第1_7パルス幅変調信号において、第2パルスが拡張された方向は第1_6パルス幅変調信号の拡張方向と対向している。
四番目は、第1_7パルス幅変調信号の形態である。第1_7パルス幅変調信号は第2パルスの左側から基準信号の一つのデータ区間だけ拡張したものである。第1_7パルス幅変調信号において、第2パルスが拡張された方向は第1_6パルス幅変調信号の拡張方向と対向している。
パルスコード変調データの1の位の値が1である場合、四つのパルス幅変調信号のうち、任意の一つの変調信号を選択して出力し、その後、連続するパルスコード変調データで1の位の値が1である場合には前に選択されていないパルスが選択され、前に拡張された方向と対向して拡張される。
例えば、パルスコード変調データの1の位の値が1になって第1_4パルス幅変調信号が出力された場合、その後連続するパルスコード変調データで1の位の値が1であると、第1_5パルス幅変調信号が出力される。また、第1_6パルス幅変調信号が選択されて出力された場合、その後で連続するパルスコード変調データの1の位の値が1であると、第1_7パルス幅変調信号が出力される。
即ち、パルスコード変調データの1の位の値が1であるとき、パルス幅変調信号は第1_4、第1_5、第1_6及び第1_7パルス幅変調信号の順序に循環しながら出力される。また、パルスコード変調データの1の位の値が1である場合、循環しながら出力される最初のパルス幅変調信号は任意に出力することができる。したがって、多様な周期に対して平均して対称的なパルスコード変調信号が生成される。図5を参照すると、パルスコード変調データの十進変換数が負の値である場合のパルス幅変調信号が示される。基準信号は、24、即ち、16個のデータ区間を有し、パルスコード変調データの1周期データ区間は基準信号の16個のデータ区間(TI)に該当し、基準信号に同期した1周期のサンプリング周期を有する。
シグマデルタ変調によって出力されたパルスコード変調データによってパルス幅変調信号は二つのスイッチング周期を有するようになる。即ち、パルス幅変調信号は第1パルス及び第2パルスを有する。パルスコード変調データが「0000」である場合、第1パルスはパルス幅が50%であるパルスになり、第2パルスまたデューティ比が50%であるパルスになる。パルスは基準信号のデータ転換時点に同期して出力される。また、実施形態によってパルスコード変調データが「0000」である場合、パルスのデューティ比は50%未満である可能性もあり、50%を上回る可能性もある。
パルスコード変調データの二進ビット値が負数であり、4の位の値が1である場合、4の位の値に相応するよう第1パルス及び第2パルスのパルス幅は減少する。前述したパルス幅が減少された形態は図5で第2_1パルス幅変調信号に示される。第1パルスのパルス幅の減少はパルスコード変調データが「0000」である場合に比べて第1パルスの両側面に基準信号のデータ区間だけ減少する。即ち、左側に基準信号の一つのデータ区間だけ減少し、右側に基準信号の一つのデータ区間だけ減少する。
パルスコード変調データの二進ビット値が負数であり、2の位の値が1である場合には、二つの形態のパルス幅変調信号を有することができる。ただし、どの場合にもパルスコード変調データの2の負の位の値が1である場合、2の負の位の値に相応するよう第1パルス及び第2パルスのパルス幅が減少する。
パルスのパルス幅の減少は図5の第2_2パルス幅変調信号の形態で示される。第2_2パルス幅変調信号は第1パルスの左側面から基準信号のデータ区間だけ減少している。即ち、左側から基準信号の一つのデータ区間だけ減少する。したがって、第1パルスと第2パルスは中心に対して互いに対称である形状を有するようになる。
また、パルスのパルスコード変調データの2の位の値が1である場合、パルスのパルス幅の減少は図5の第2_3パルス幅変調信号の形態に示される。第2_3パルス幅変調信号は第1パルスの右側面から基準信号のデータ区間だけ減少している。即ち、第1パルスの右側面から基準信号の一つのデータ区間だけ減少する。また、第2パルスは左側面から基準信号の一つのデータ区間だけ減少する。したがって、第1パルスと第2パルスとは中心に対して互いに対称である形状を有し、二つのパルスは中心にそれぞれ一つのデータ区間だけ減少した形状を有するようになる。
パルスコード変調データの二進ビット値が負数であり、1の位の値が1である場合には4種形態のパルス幅変調信号を有することができる。
一番目は、第2_4パルス幅変調信号の形態である。第2_4パルス幅変調信号は第1パルスの左側から基準信号の一つのデータ区間だけ減少したものである。
二番目は、第2_5パルス幅変調信号の形態である。第2_5パルス幅変調信号は第2パルスの右側から基準信号の一つのデータ区間だけ減少したものである。第2_5パルス幅変調信号において第2パルスが減少した方向は第2_4パルス幅変調信号の減少方向と対向している。
一番目は、第2_4パルス幅変調信号の形態である。第2_4パルス幅変調信号は第1パルスの左側から基準信号の一つのデータ区間だけ減少したものである。
二番目は、第2_5パルス幅変調信号の形態である。第2_5パルス幅変調信号は第2パルスの右側から基準信号の一つのデータ区間だけ減少したものである。第2_5パルス幅変調信号において第2パルスが減少した方向は第2_4パルス幅変調信号の減少方向と対向している。
三番目は、第2_6パルス幅変調信号の形態である。第2_6パルス幅変調信号は第1パルスの右側から基準信号の一つのデータ区間だけ減少されたものである。
四番目は、第2_7パルス幅変調信号の形態である。第2_7パルス幅変調信号は第2パルスの左側で基準信号の一つのデータ区間だけ減少したものである。第2_7パルス幅変調信号において第2パルスが減少した方向は第2_6パルス幅変調信号の減少方向と対向している。
四番目は、第2_7パルス幅変調信号の形態である。第2_7パルス幅変調信号は第2パルスの左側で基準信号の一つのデータ区間だけ減少したものである。第2_7パルス幅変調信号において第2パルスが減少した方向は第2_6パルス幅変調信号の減少方向と対向している。
パルスコード変調データの二進ビット値が負数であり、1の位の値が1である場合、パルス幅変調信号のうち、任意の一つのパルス幅変調信号を選択して出力し、その後で連続するパルスコード変調データで1の負の位の値が1である場合には、前に選択されていないパルスを選択し、以前の減少方向と対向してパルス幅を減少する。例えば、パルスコード変調データの1の負の位の値が1になって第2_4パルス幅変調信号が出力され、その後のパルスコード変調データで1の負の位の値が1であると、第2_5パルス幅変調信号が出力される。また、第2_6パルス幅変調信号が選択されて出力された場合、その後のパルスコート変調データの1の負の位の値が1であると、第2_7パルス幅変調信号が出力される。
即ち、パルスコード変調データの1の負の位の値が1であるとき、パルス幅変調信号は、第2_4、第2_5、第2_6及び第2_7パルス幅変調信号の順序に循環しながら出力される。また、パルスコード変調データの1の負の位の値が1である場合、循環しながら出力される最初のパルス幅変調信号は任意に選択して出力することができる。
また、本発明によると、パルスコード変調データの2の位の値が1である場合には、図4で示した第1_2又は第1_3パルス幅変調信号を選択して出力することができ、その後、パルスコード変調データの2の位の値によって前に選択されていないパルス幅変調信号を選択して出力することができる。これは図5で示した第2_2又は第2_3パルス幅変調信号の場合にも同一に適用可能である。したがって、多様な周期に対して平均対称的なパルスコード変調信号が生成される。
また、図4及び図5においては、パルスコード変調データの1周期の間、パルス幅変調信号は二つのスイッチング周期を有するために、二つのパルスを有することを説明したが、パルス幅変調信号をなすパルスは二つを上回ることができる。即ち、パルスコード変調データ1周期の間、パルス幅変調信号のパルスは4、8、又は16個で形成することもできる。
望ましくは、前記パルスコード変調データ1周期に該当する基準信号のデータ区間の数によってパルスの個数は適切調節することことができる。ただし、パルス幅を拡張させたり、減少させたりするのは前述したのと同じ方法を適用する。
本発明によると、一つのパルスコード変調データ1周期に二つ以上のスイッチング周期を有し、基準信号に同期された平均対称的なパルス幅変調信号を出力することができる。したがって、システムクロックの増加なしにもパルスコード変調データの高調波を除去することができ、SNR(Signal to Noise Ratio)及びTHD(Total Harmonic Distortion)特性を改善することができる。
以上、本発明を実施例によって詳細に説明したが、本発明はこれに限定されず、本発明が属する技術分野において通常の知識を有するものであれば本発明の思想と精神を離脱することなく、本発明を修正または変更できる。
100 シグマデルタ変調器
200 基準パルス幅変調データ発生器
300 パルス幅変調器
400 パルス幅信号増幅器
200 基準パルス幅変調データ発生器
300 パルス幅変調器
400 パルス幅信号増幅器
Claims (26)
- Mビット入力信号をNビット(M>N)のパルスコード変調データに変換するためのシグマデルタ変調器と、
システムクロックをカウントし、2N個のデータ区間を有するNビットの基準信号を発生するための基準パルス幅変調データ発生器と、
前記パルスコード変調データの1周期の間、前記基準信号の前記データ区間に対応する単位時間間隔に基づいて、パルス幅を可変させて少なくとも二つのスイッチング周期を有する複数のパルス幅変調信号を発生するためのパルス幅変調器と、を含むことを特徴とするD級増幅器。 - 前記パルス幅変調信号は、前記パルスコード変調データの二進ビット値の位数によってパルス幅が増減することを特徴とする請求項1記載のD級増幅器。
- 前記二つのスイッチング周期を有するパルス幅変調信号は、第1パルス及び第2パルスを有し、
前記パルスコード変調データの二進ビット値の4の位の値が1である場合、前記4の位の値に相応するように4倍の単位時間間隔に相応する幅だけ前記第1パルス及び前記第2パルスのパルス幅を増加させ、
前記パルスコード変調データの二進ビット値の2の位の値が1である場合、前記2の位の値に相応するように2倍の単位時間間隔に相応する幅だけ、前記第1パルス及び第2パルスのパルス幅を増加させ、
前記パルスコード変調データの二進ビット値の1の位の値が1である場合、前記1の位の値に相応するように一つの単位時間間隔に相応する幅だけ前記第1パルス又は前記第2パルスのパルス幅を増加させることを特徴とする請求項2記載のD級増幅器。 - 前記パルスコード変調データの二進ビット値の4の位の値が1である場合、前記第1パルスの両端にそれぞれ前記一つの単位時間間隔に相応する幅だけ前記第1パルスのパルス幅を増加させ、前記第2パルスの両端にそれぞれ前記一つの単位時間間隔に相応する幅だけ第2パルスのパルス幅を増加させることを特徴とする請求項3記載のD級増幅器。
- 前記パルスコード変調データの二進ビット値の2の位の値が1である場合、第1方向に前記一つの単位時間間隔に相応する幅だけ前記第1パルスのパルス幅を増加させ、前記第1方向と対向する第2方向に前記第2パルスのパルス幅を増加させることを特徴とする請求項3記載のD級増幅器。
- 前記パルスコード変調データの二進ビット値の1の位の値が1である場合、第1方向又は第2方向のうち、選択された方向に前記一つの単位時間間隔に相応する幅だけ、前記第1パルス又は第2パルスのうち、選択されたパルスのパルス幅を増加させることを特徴とする請求項3記載のD級増幅器。
- 前記パルスコード変調データに連続された第2パルスコード変調データの二進ビット値の1の位の値が1である場合、前記選択された方向と対向して前記選択されたパルス以外のパルス幅を増加させることを特徴とする請求項6記載のD級増幅器。
- 前記二つのスイッチング周期を有するパルス幅変調信号は第1パルス及び第2パルスを有し、
前記パルスコード変調データの符号が負であり、前記パルスコード変調データの二進ビット値の4の位の値が1である場合、前記4の位の値に相応するように4倍の単位時間間隔に相応する幅だけ前記第1パルス及び前記第2パルスのパルス幅を減少させ、
前記パルスコード変調データの符号が負であり、前記パルスコード変調データの二進ビット値の2の位の値が1である場合、前記2の位数に相応するように2倍の単位時間間隔に相応する幅だけ、前記第1パルス及び前記第2パルスのパルス幅を減少させ、
前記パルス変調データの符号が負であり、前記パルスコード変調データの二進ビット値の1の位の値が1である場合、前記1の位の値に相応するように一つの単位時間間隔に相応する幅だけ前記第1パルス又は前記第2パルスのパルス幅を減少させることを特徴とする請求項2記載のD級増幅器。 - 前記パルスコード変調データの符号が負であり、前記パルスコード変調データの二進ビット値の4の位の値が1である場合、前記第1パルスの両端でパルス幅を減少させ、前記第2パルスの両端でパルス幅を減少させることを特徴とする請求項8記載のD級増幅器。
- 前記パルスコード変調データの符号が負であり、前記パルスコード変調データの二進ビット値の2の位の値が1である場合、前記第1方向に前記単位時間間隔に相応するだけ、前記第1パルスの幅を減少させ、前記第2方向に前記単位時間間隔に相応する幅だけ前記第2パルスのパルス幅を減少させることを特徴とする請求項8記載のD級増幅器。
- 前記パルスコード変調データの符号が負であり、前記パルスコード変調データの二進ビット値の1の位の値が1である場合、第1方向及び第2方向に前記単位時間間隔に相応するだけ前記第1パルス又は前記第2パルスのうち選択されたパルスの幅を減少させることを特徴とする請求項8記載のD級増幅器。
- 前記パルスコード変調データに連続した第2パルスコード変調データの符号が負であり、前記第2パルスコード変調データの二進ビット値の1の位の値が1である場合、前記選択された方向に対向して前記単位時間間隔に相応する幅だけ前記選択されたパルス以外のパルスのパルス幅を増加させることを特徴とする請求項11記載のD級増幅器。
- 前記パルス幅変調信号を増幅するためのパルス幅変調信号増幅器を更に含むことを特徴とする請求項1記載のD級増幅器。
- Mビット入力信号をNビット(M>N)のパルス変調データに変換するためのシグマデルタ変調を遂行する段階と、
システムクロックをカウンティングし、2N個のデータ区間を有するNビットの基準信号を発生する段階と、
前記パルスコード変調データの1周期の間、前記基準信号の前記データ区間に対応する単位時間間隔に基づいてパルス幅を可変させ、少なくとも二つのスイッチング周期を有する複数のパルス幅変調信号を発生する段階と、を含むことを特徴とするパルス幅変調方法。 - 前記パルス幅変調信号は、前記パルスコード変調データの二進ビット値の位数によってパルス幅が増減することを特徴とする請求項14記載のパルス幅変調方法。
- 前記二つのスイッチング周期を有するパルス幅変調信号は、第1パルス及び第2パルスを有し、
前記パルスコード変調データの二進ビット値の4の位の値が1である場合、前記4の位数に相応するように4倍の単位時間間隔に相応する幅だけ前記第1パルス及び前記第2パルスのパルス幅を増加させ、
前記パルスコード変調データの二進ビット値の2の位の値が1である場合、前記2の位数に相応するように2倍の単位時間間隔に相応する幅だけ前記第1パルス及び第2パルスのパルス幅を増加させ、
前記パルスコート変調データの二進ビット値の1の位の値が1である場合、前記1の位の値に相応するように一つの単位時間間隔に相応する幅だけ前記第1パルス又は前記第2パルスのパルス幅を増加させることを特徴とする請求項15記載のパルス幅変調方法。 - 前記パルスコード変調データの二進ビット値の4の位の値が1である場合、前記第1パルスの両端にそれぞれ前記一つの単位時間間隔に相応する幅だけ前記第1パルスのパルス幅を増加させ、前記第2パルスの両端にそれぞれ前記一つの単位時間間隔に相応する幅だけ第2パルスのパルス幅を増加させることを特徴とする請求項16記載のパルス幅変調方法。
- 前記パルスコード変調データの二進ビット値の2の位の値が1である場合、第1方向に前記一つの単位時間間隔に相応する幅だけ前記第1パルス幅を増加させ、前記第1方向と対向する第2方向に前記第2パルス幅を増加させることを特徴とする請求項16記載のパルス幅変調方法。
- 前記パルスコード変調データの二進ビット値の1の位の値が1である場合、第1方向又は第2方向のうち、選択された方向に前記単位時間間隔に相応する幅だけ前記第1パルス又は第2パルスのうち、選択されたパルス幅を増加させることを特徴とする請求項16記載のパルス幅変調方法。
- 前記パルスコード変調データに連続した第2パルスコード変調データの二進ビット値の1の位の値が1である場合、前記選択された方向と対向して前記選択されたパルス以外のパルスのパルス幅を増加させることを特徴とする請求項19記載のパルス幅変調方法。
- 前記パルスコード変調データの符号が負であり、前記パルスコード変調データの二進ビット値の4の位の値が1である場合、前記4の位の値に相応するよう4倍の単位時間間隔に相応する幅だけ前記パルス及び第2パルスのパルス幅を減少させ、
前記パルスコード変調データの符号が負であり、前記パルスコード変調データの二進ビット値の2の位の値が1である場合、前記2の位の値に相応するよう2倍の単位時間間隔に相応する幅だけ前記第1パルス及び前記第2パルスのパルス幅を減少させ、
前記パルスコード変調データの符号が負であり、前記パルスコード変調データの二進ビット値の1の位の値が1である場合、前記1の位の値に相応するよう一つの単位時間間隔に相応する幅だけ前記第1パルス又は前記第2パルスのパルス幅を減少させることを特徴とする請求項16記載のパルス幅変調方法。 - 前記パルスコード変調データの符号が負であり、前記パルスコード変調データの二進ビット値の4の位の値が1である場合、前記第1パルスの両端にパルス幅を減少させ、前記第2パルスの両端にパルス幅を減少させることを特徴とする請求項21記載のパルス幅変調方法。
- 前記パルスコード変調データの符号が負であり、前記パルスコード変調データの二進ビット値の2の位の値が1である場合、前記第1方向に前記単位時間間隔に相応する幅だけ前記第1パルス幅のパルス幅を減少させ、前記第2方向に前記単位時間時間間隔に相応する幅だけ前記第2パルスのパルス幅を減少させることを特徴とする請求項21記載のパルス幅変調方法。
- 前記パルスコード変調データの符号が負であり、前記パルスコード変調データの二進ビット値の1の位の値が1である場合、第1方向又は第2方向に前記単位時間間隔に相応する幅だけ第1パルス又は前記第2パルスのうち選択されたパルスのパルス幅を減少させることを特徴とする請求項21記載のパルス幅変調方法。
- 前記パルスコード変調データに連続した第2パルスコード変調データの符号が負であり、前記第2パルスコード変調データの二進ビット値の1の位の値が1である場合、前記選択された方向と対向して前記単位時間間隔に相応する幅だけ前記選択されたパルス以外のパルスのパルス幅を増加させることを特徴とする請求項24記載のパルス幅変調方法。
- 前記パルス幅変調信号を増幅する段階を更に含むことを特徴とする請求項14記載のパルス幅変調方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040037778A KR100604981B1 (ko) | 2004-05-27 | 2004-05-27 | 디급 증폭기 및 펄스폭 변조 방법 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005341568A true JP2005341568A (ja) | 2005-12-08 |
Family
ID=35424556
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005143278A Pending JP2005341568A (ja) | 2004-05-27 | 2005-05-16 | D級増幅器及びパルス幅変調方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7180365B2 (ja) |
JP (1) | JP2005341568A (ja) |
KR (1) | KR100604981B1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013017047A (ja) * | 2011-07-04 | 2013-01-24 | Rohm Co Ltd | パルス幅変調器および音声信号出力装置 |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100727409B1 (ko) * | 2006-02-02 | 2007-06-13 | 삼성전자주식회사 | 펄스폭 변조 방법 및 이를 이용한 디지털 파워앰프 |
CN101529979A (zh) * | 2006-10-27 | 2009-09-09 | 皇家飞利浦电子股份有限公司 | 用于测量多个光源中选定的单个光源的通量的方法和设备 |
US8255844B2 (en) * | 2006-12-04 | 2012-08-28 | Fujitsu Limited | Coordinated-design supporting apparatus, coordinated-design supporting method, computer product, printed-circuit-board manufacturing method, circuit-design supporting apparatus, circuit-design supporting method, computer product, and printed-circuit-board manufacturing method |
KR100861920B1 (ko) * | 2007-05-10 | 2008-10-09 | 삼성전자주식회사 | 비대칭형 펄스폭 변조 신호 발생기 및 그 방법 |
JP5141182B2 (ja) * | 2007-10-24 | 2013-02-13 | ヤマハ株式会社 | 信号生成装置およびd級増幅装置 |
JP5278475B2 (ja) * | 2011-03-28 | 2013-09-04 | 株式会社デンソー | 情報伝達装置 |
KR101982492B1 (ko) * | 2013-01-25 | 2019-05-27 | 삼성전자 주식회사 | 듀티 코드를 주기 코드에 정규화하여 클락 신호 생성 방법과 장치들 |
EP2985910A1 (en) * | 2014-08-14 | 2016-02-17 | Alcatel Lucent | Apparatuses, methods and computer programs to provide information related to a pulse width modulated signal and to determine a look-up table |
US10566962B2 (en) * | 2017-10-02 | 2020-02-18 | Cirrus Logic, Inc. | Pulse-width modulation |
KR102636148B1 (ko) * | 2017-11-21 | 2024-02-14 | 삼성전자주식회사 | 신호 수신기의 동작 방법, 펄스 폭 제어기, 및 그것들을 포함하는 전자 장치 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS56166630A (en) * | 1980-05-28 | 1981-12-21 | Toshiba Corp | Digital-to-analog converter |
JPS6091727A (ja) * | 1983-10-25 | 1985-05-23 | Sony Corp | デジタル・アナログ変換装置 |
JPS60100830A (ja) * | 1983-11-05 | 1985-06-04 | Sony Corp | デジタル・アナログ変換装置 |
JPS6139728A (ja) * | 1984-07-31 | 1986-02-25 | Sony Corp | デジタル・アナログ変換装置 |
JPS6139729A (ja) * | 1984-07-31 | 1986-02-25 | Sony Corp | デジタル・アナログ変換装置 |
JPH0421215A (ja) * | 1990-05-16 | 1992-01-24 | Sony Corp | デジタル・アナログ変換器 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3991265A (en) * | 1973-05-23 | 1976-11-09 | Hitachi Electronics, Ltd. | Signal editing and processing apparatus |
JPH0787375B2 (ja) | 1988-09-29 | 1995-09-20 | 日本ビクター株式会社 | Pwm型d/a変換器 |
US5617058A (en) * | 1995-11-13 | 1997-04-01 | Apogee Technology, Inc. | Digital signal processing for linearization of small input signals to a tri-state power switch |
US5901176A (en) | 1997-04-29 | 1999-05-04 | Hewlett-Packard Company | Delta-sigma pulse width modulator control circuit |
US5959501A (en) | 1998-01-14 | 1999-09-28 | Harris Corporation | Class D amplifier with scaled clock and related methods |
JP2001345705A (ja) | 2000-06-01 | 2001-12-14 | Asahi Kasei Microsystems Kk | 多ビットpdm信号利得調整回路 |
US6593807B2 (en) * | 2000-12-21 | 2003-07-15 | William Harris Groves, Jr. | Digital amplifier with improved performance |
EP1363394B1 (en) * | 2001-02-19 | 2009-09-09 | Sony Corporation | Switching power amplifier, and switching control method of the switching power amplifier |
US7109789B2 (en) * | 2002-01-18 | 2006-09-19 | American Technology Corporation | Modulator—amplifier |
KR20030097020A (ko) * | 2002-06-18 | 2003-12-31 | 삼성전자주식회사 | D급 증폭기에서의 펄스폭변조신호 발생회로,펄스폭변조신호 발생방법 및 펄스폭변조신호 발생회로를포함하는 d급 증폭기 |
US7492217B2 (en) * | 2004-11-12 | 2009-02-17 | Texas Instruments Incorporated | On-the-fly introduction of inter-channel delay in a pulse-width-modulation amplifier |
-
2004
- 2004-05-27 KR KR1020040037778A patent/KR100604981B1/ko active IP Right Grant
-
2005
- 2005-05-06 US US11/124,530 patent/US7180365B2/en active Active
- 2005-05-16 JP JP2005143278A patent/JP2005341568A/ja active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS56166630A (en) * | 1980-05-28 | 1981-12-21 | Toshiba Corp | Digital-to-analog converter |
JPS6091727A (ja) * | 1983-10-25 | 1985-05-23 | Sony Corp | デジタル・アナログ変換装置 |
JPS60100830A (ja) * | 1983-11-05 | 1985-06-04 | Sony Corp | デジタル・アナログ変換装置 |
JPS6139728A (ja) * | 1984-07-31 | 1986-02-25 | Sony Corp | デジタル・アナログ変換装置 |
JPS6139729A (ja) * | 1984-07-31 | 1986-02-25 | Sony Corp | デジタル・アナログ変換装置 |
JPH0421215A (ja) * | 1990-05-16 | 1992-01-24 | Sony Corp | デジタル・アナログ変換器 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013017047A (ja) * | 2011-07-04 | 2013-01-24 | Rohm Co Ltd | パルス幅変調器および音声信号出力装置 |
Also Published As
Publication number | Publication date |
---|---|
KR100604981B1 (ko) | 2006-07-26 |
US20050264350A1 (en) | 2005-12-01 |
KR20050112649A (ko) | 2005-12-01 |
US7180365B2 (en) | 2007-02-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2005341568A (ja) | D級増幅器及びパルス幅変調方法 | |
KR100727409B1 (ko) | 펄스폭 변조 방법 및 이를 이용한 디지털 파워앰프 | |
EP2263355B1 (en) | High resolution digital modulator by switching between discrete PWM or PPM values | |
CN104145425B (zh) | 数字输入d类音频放大器 | |
JP4882353B2 (ja) | パルス幅変調増幅器 | |
WO2007038474A2 (en) | Low noise digital to pulse width modulated converter with audio applications | |
JP2002252527A (ja) | パルス幅変調信号を補償するための方法及び信号経路構成 | |
US20190103862A1 (en) | Pulse-width modulation | |
JP2008178002A (ja) | パルス幅変調方法およびこれを用いたデジタル−アナログ変換器 | |
US6437719B1 (en) | Delta-sigma modulator for power amplification of audio signals | |
US7782238B2 (en) | Asymmetric PWM signal generator, method thereof, and data processing apparatus including the same | |
US6992610B2 (en) | PWM signal generator and PWM signal generating method | |
TWI501564B (zh) | 差動式內插脈衝寬度調變數位類比轉換裝置及信號輸出方法 | |
WO2007038473A2 (en) | Low noise digital to signal interval converter with audio applications | |
ES2319423T3 (es) | Modulador de oscilacion controlado por ancho de impulso digital. | |
JP2008166864A (ja) | D級増幅器 | |
EP1642387B1 (en) | Method of establishing a pwm-modulated output signal representation | |
CN103780262B (zh) | 差动式内插脉冲宽度调变数字模拟转换装置及方法 | |
KR101117017B1 (ko) | 디지털 입력 증폭기 | |
JP3453279B2 (ja) | 1ビットデジタル信号の音量制御方法および装置 | |
JP2007129363A (ja) | デルタシグマ変調回路 | |
JP2002064384A (ja) | デルタシグマ変調器、デジタル信号処理装置及び方法 | |
CN102823128A (zh) | 数字放大器 | |
US7706438B1 (en) | Circuits and methods for reducing noise and distortion in pulse width modulation systems | |
CN104104342A (zh) | 一种二次量化器、采用其的d类放大器以及音频设备 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061212 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091021 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091117 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100413 |