CN104104342A - 一种二次量化器、采用其的d类放大器以及音频设备 - Google Patents
一种二次量化器、采用其的d类放大器以及音频设备 Download PDFInfo
- Publication number
- CN104104342A CN104104342A CN201410301305.6A CN201410301305A CN104104342A CN 104104342 A CN104104342 A CN 104104342A CN 201410301305 A CN201410301305 A CN 201410301305A CN 104104342 A CN104104342 A CN 104104342A
- Authority
- CN
- China
- Prior art keywords
- correction coefficient
- amplifier
- class
- quantization device
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Amplifiers (AREA)
Abstract
本发明公开了一种二次量化器,该二次量化器包括:插值单元,耦合在二次量化器的输入端,配置用于对二次量化器的输入信号进行指定倍数的插值;数字信号处理单元,配置用于实现噪声整形,并对量化过程中的误差进行校正。在本发明的二次量化器中,通过在其输入端加一个延迟环节和2个寄存器组合来实现2倍或4倍插值,就简化了前级插值滤波器的设计,并且利用一个数字信号处理单元实现了误差校正和sigma-delta调制,大大简化了硬件设计。本发明还公开了采用该二次量化器的D类放大器、采用该D类放大器的音频设备。
Description
技术领域
本发明属于集成电路设计技术领域,尤其涉及一种用于全数字音频D类功率放大器中二次量化器的架构与实现方法。
背景技术
随着视听设备不断向小型化发展,集成度不断地提高,功耗已成为这些设计要考虑的重要问题。功率放大器作为其中主要的组成部件,对效率的要求就越来越高。传统的A类或AB类功放最多只能达到50%的效率,而D类功放的效率则可达到80~90%。
图1为传统的D类功放的结构示意图。目前D类功放主要还是将数字信号先还原成模拟信号,然后用三角波去采样这个模拟信号,从而产生D类功放所需要的脉冲宽度调制信号(PWM)去驱动后级功率电路。这种PWM信号产生电路的最大缺点就是电路中存在大量的模拟电路,譬如三角波发生器、比较器等等,容易受到外界干扰,使信号失真,且不易于系统移植,使设计的难度大大增加。当信号源为数字信号时,此D类功放与线性功放一样,需要先将数字信号通过DAC转换为模拟信号后,才能作为其输入进行放大。另一方面,目前绝大多数的音频信号源为数字信号,这样的话,用于音频的该D类功放和线性功放在放大数字音频信号时,都需加入DAC电路,增加了系统的复杂性,并在数模转换时必然地引入了噪声,使系统性能下降。
发明内容
针对以上问题,本发明提出一种用于D类放大器中的二次量化器。
本发明提出了一种二次量化器,可用于D类放大器,包括:插值单元,耦合在所述二次量化器的输入端,配置用于对所述二次量化器的输入信号进行指定倍数的插值;数字信号处理单元,配置用于实现噪声整形,并对量化过程中的误差进行校正。
如此,可以实现对信号的进行所需的插值,譬如,4倍插值,并且可以在同一个处理单元中实现噪声整形并校正误差。
优选的,所述数字信号处理单元还包括:校正模块,用于产生与不同类型的误差对应的校正系数。
如此,校正模块可以产生所需的各种类型的校正系数,增加了易用性。
优选的,所述插值单元包括至少两个寄存器,所述至少两个寄存器与第一积分器(I0)共同操作以对所述输入信号进行两倍或四倍的插值,其中,所述第一积分器中设有延迟环节。
如此,实现了插值,并且降低了插值滤波器的设计难度。
优选的,所述误差包括线性误差和非线性误差,其中,所述校正模块将与所述线性误差对应的校正系数分别施加至第二积分器(I1)、第三积分器(I2)和第四积分器(I3),并将与所述非线性误差对应的校正系数施加至第三积分器(I2)。
如此,实现了通过数字模块实现了对线性误差的校正。
优选的,所述校正模块还包括:线性误差校正模块,耦合并将其产生的校正系数分别发送至所述第二积分器(I1)、第三积分器(I2)和第四积分器(I3)。
如此,提供了一种施加校正系数的方法及设备。
优选的,所述线性误差对应的校正系数基于所述二次量化器输出的PWM信号的脉宽的数目而产生,若该数目是偶数,则校正系数为零,若该数目是奇数,则施加至所述第二积分器(I1)的校正系数(j1)与所述PWM信号的脉宽数目,施加至所述第三积分器(I2)的校正系数(j2)是所述第二积分器(I1)的校正系数(j1)的二分之一,施加至所述第四积分器(I3)的校正系数(j3)是施加至所述第二积分器(I1)的校正系数(j1)的十六分之一。
如此,可以根据脉宽的数目实现了对误差的校正。
优选的,当所述PWM信号的脉宽的数目是奇数时,若所述PWM信号为左增长模式,则所述校正系数为正;若所述PWM信号为右增长模式,则所述校正系数为负。
如此,可以更加精确地对误差进行校正。
优选的,所述二次量化器还包括至少一个饱和限制器,当所述二次量化器上电时,所述D类放大器的PWM输出在第一预定时间内从负或正最大值变化至0,所述饱和限制器的最大值为正常值的一部分,待上电过程结束后,所述饱和限制器的最大值设定为所述正常值。
如此,消除了D类功放在上电时所产生的类似毛刺的噪音,提升了用户的舒适感。
优选的,当所述二次量化器上电时,所述饱和限制器的最大值为所述正常值的四分之一。
如此,在不牺牲放大器性能的前提下,消除了D类功放在上电时所产生的类似毛刺的噪音。
优选的,所述非线性误差对应的校正系数基于所述二次量化器输出的PWM信号,通过查表方式来实现,其中,所述非线性误差对应的校正系数存储于所述放大器的内部或外部的存储器中。
如此,可以通过预存的校正系数来校正非线性误差。
本发明还提出了一种采用上述二次量化器的D类放大器,包括:功率单元,耦合至所述数字信号处理单元,用于放大其接收的信号的功率;低通滤波器,耦合至所述功率单元,用于滤除所述功率单元输出信号中的高频分量。
在该实施方式中,D类放大器的设计难度较低,且具有良好的性能。
本发明还提出了一种采用上述D类放大器的音频设备,该音频设备还包括:音频信号输入单元,耦合至所述D类放大器的输入端,用于提供音频信号至所述D类放大器;音频信号播放单元,耦合至所述D类放大器的输出端,用于播放由所述D类放大器放大后的所述音频信号。
在该实施方式中,音频设备能够提供用户以较佳的舒适感,且没有“砰”之类的噪音,利于保护用户的听觉。
在本发明的二次量化器中,通过在其输入端加一个延迟环节和2个寄存器组合来实现2倍或4倍插值,就简化了前级插值滤波器的设计,并且利用一个数字信号处理单元实现了误差校正和sigma-delta调制,大大简化了硬件设计。
附图说明
图1为传统音频D类功率放大器架构的示意图;
图2为依据本发明实施例的数字音频D类功放的结构示意图;
图3为依据本发明实施例的数字音频D类功放实现方式示意图;
图4为依据本发明实施例的D类放大器架构示意图;
图5为采用了依据本发明实施例的二次量化器的D类放大器架构示意图;
图6为依据本发明实施例的8阶的sigma-delta结构的二次量化器的逻辑架构示意图;
图7为因抖动误差引起的调制脉宽的中心点右偏移和左偏移的示意图。
具体实施方式
以下结合附图所示实施例对本发明作进一步的说明。
图2为依据本发明实施例的数字音频D类功放的结构示意图。
相较于图1中的传统D类功放,该数字音频D类功放的区别在于:输入信号为数字音频信号,且使用数字信号处理模块将输入的多位数字信号调制为二值连续信号。
一般的,数字信号处理模块对输入信号调制的方法主要有三种:脉冲密度调制(PDM)、Click调制(CM)、脉冲宽度调制(PWM)。
图3为依据本发明实施例的三种调制方法的示意图。
脉冲密度调制:
在该调制机制下,采用1位Sigma-Delta调制器对多位的音频数字信号进行调制,该调制器在尽量保持输入信号信噪比的同时,把输入信号转换为二值连续时间信号,调制后的波形为a。使用该调制方法的主要缺点就是:PDM信号的脉冲重复频率(PRF)过高,且随输入信号的变化而变化。PRF指的是每秒内产生的触发脉冲数目。该种信号输入到功率级,会引起信号失真,并减少电源效率。
Click调制:
Click调制器采用载波调制,该调制方法在音频信号的频带内是线性的,而且Click调制信号的PRF较低,调制后的波形为b。该调制方法计算量大,硬件实现花费昂贵。
脉冲宽度调制:
采用全数字电路实现PWM发生器,调制后的波形为c,该调制方法的计算量相比Click调制方法较小。全数字电路实现的PWM发生器的作用是将输入的数字信号转化为脉冲宽度与输入信号大小相对应的脉冲信号。
如果PWM发生器的输入信号位数很多,则要求功放系统拥有非常高的时钟频率,显然,这是很难实现的。所以在此类功放的系统中,需要加入过采样和噪声压缩技术,进而使得功放输入信号的信噪比较高且信号位数较低,然后再输入到数字PWM发生器,从而降低了对功放系统的主时钟频率的要求,使系统容易实现。
图4为依据本发明实施例的D类放大器的信号处理流程示意图。输入的音频数字信号经过数字插值滤波器、Sigma-Delta调制器转换为低位的数字信号,然后输出到数字PWM发生器转换为二值连续时间信号,驱动功率级放大,最后由模拟低通滤波器滤除高频分量输出大功率音频信号。
本发明基于此数字D类功放结构,提出一种新型的二次量化器,以完成信号的后级插值、sigma-delta信号调制、PWM的非线性误差和功率级误差的校正。
图5为采用了依据本发明实施例的二次量化器的D类放大器架构示意图。
放大器包括:插值滤波单元、二次量化单元、脉宽调制单元和输出驱动单元。其中,二次量化单元包括插值单元,耦合在二次量化器的输入端,配置用于对二次量化器的输入信号进行指定倍数的插值;数字信号处理单元,配置用于实现噪声整形,并对量化过程中的误差进行校正。
优选的,数字信号处理单元还包括校正模块,用于产生与不同类型的误差对应的校正系数,譬如,与线性或非线性误差对应的校正系数。
请继续参阅图6、7,其中图6为依据本发明实施例的8阶的sigma-delta结构的二次量化器的逻辑架构示意图;图7为因抖动误差引起的调制脉宽的中心点右偏移和左偏移的示意图。
8个积分器I0-I7中,在积分器I0上设有延迟环节,其他积分器上则没有。通过该延迟环节和2个寄存器组合来实现了二次量化器的2倍或4倍插值。在2倍插值时,二次器量化器工作频率2倍于输入的频率,读取2次输入并做平均。在第一个时钟周期内,该两个输入被保存至寄存器并做平均,其结果依然是原来的值;在下一个时钟周期内寄存器保存下两个相邻的采样值,类似于采样保持电路,这样就实现了2倍线性插值。在4倍插值时,二次器量化器工作频率4倍于输入的频率,保存4个采样值就可以了。
对于数字PWM非线性和功率级的误差校正,可以通过校正模块向积分器I1、I2和I3加校正系数来实现。误差校正方式分2类:抖动误差校正和扩散误差校正。
抖动误差主要是由于调制脉宽的中心点移动造成的,当PWM脉宽调制器输出奇数个时钟脉冲时无论是左偏移(b)或右偏移(a)脉冲输出模式,都会出现所谓的脉冲窗口中心点偏移的情况。
这种误差通过向积分器I1、I2、I3分别施加校正系数j1、j2、j3来实现。这类误差的校正系数是线性的,校正模块根据输出PWM的脉宽是偶数还是奇数产生相应的校正系数。
若输出PWM的脉宽是偶数,则校正系数为零,如果是奇数,则施加至积分器I1上的校正系数j1就是输出PWM的脉宽的个数,积分器I2上的校正系数j2是积分器I1上的校正系数的1/2,积分器I3上的校正系数是积分器I1上的校正系数j3的1/16。校正系数的符号则也由输出PWM信号的脉宽是偶数还是奇数来决定,若是奇数,则上述校正系数j1-j3在左增长模式下为正,在右增长模式为负。
扩散误差则是由高频情况下脉冲宽度的误差所引起,这种误差通过向积分器I2加校正系数来实现。这组系数是非线性的,可以将系数保存位于放大器内部或外部的扩散误差校正系数存储器ROM中,基于PWM的输出信号,通过查表方式来实现。在本实施例中,ROM的位宽为9bit,为了满足脉宽调制器输出脉宽为128级的需要,ROM的深度为129。这样在脉宽输出的分辨率为32、64、128的情况下都能使用,在分辨率为32和64时每隔4或2地址间隔读取一个校正系数。
在该二次量化器的积分器I2-I7中,在每两个积分器之间增设一个反馈环进行噪音整形,每个反馈环的反馈系数分别是g0、g1和g2。每个积分器积分后的值,将通过传送至累加器,累加后传送至饱和限制器。换句话说,对于图6所示的结构,除去校正系数环节(即,抖动误差和扩散误差校正系数产生环节),其它部分构成了8阶Sigma-Delta调制器。
饱和限制器包括两种工作模式,分别是上电模式和正常模式。在对放大器进行上电时,放大器的输出驱动管处于浮空状态,如果此时二次量化器从0开始启动,会使输出驱动关从一个不确定状态直接到0,这样就会在听觉上出现“砰”的噪声,为了消除这个噪声,本发明中采用将PWM输出在半秒钟内从负最大值变化到0,在这个过程中将饱和限制器的最大值设定为正常值的一部分,譬如四分之一,即饱和限制器的最大值被设定为221,上电过程结束后再将饱和限制器的最大值设定为正常值223。
在本发明的二次量化器中,通过在其输入端加一个延迟环节和2个寄存器组合来实现2倍或4倍插值,这样就简化了前级插值滤波器的设计。另外,在放大器中,利用一个数字信号处理单元实现了误差校正和sigma-delta调制,大大简化了硬件设计。
本发明提出了一种采用上述二次量化器的D类放大器,包括:功率单元,耦合至所述数字信号处理单元,用于放大其接收的信号的功率;低通滤波器,耦合至所述功率单元,用于滤除所述功率单元输出信号中的高频分量。
本发明还提出了一种采用了具有上述二次量化器的D类放大器的音频设备,该音频设备还包括:
音频信号输入单元,耦合至该D类放大器的输入端,用于提供音频信号至该D类放大器;音频信号播放单元,耦合至该D类放大器的输出端,用于播放由该D类放大器放大后的音频信号。
上述的对实施例的描述是为便于该技术领域的普通技术人员能理解和应用本发明。熟悉本领域技术的人员显然可以容易地对这些实施例做出各种修改,并把在此说明的一般原理应用到其他实施例中而不必经过创造性的劳动。因此,本发明不限于上述的实施例,本领域技术人员根据本发明的揭示,不脱离本发明范畴所做出的改进和修改都应该在本发明的保护范围之内。
Claims (12)
1.一种二次量化器,其特征在于:包括:
插值单元,耦合在所述二次量化器的输入端,配置用于对所述二次量化器的输入信号进行指定倍数的插值;
数字信号处理单元,配置用于实现噪声整形,并对量化过程中的误差进行校正。
2.根据权利要求1所述的二次量化器,其特征在于:所述数字信号处理单元还包括:
校正模块,用于产生与不同类型的误差对应的校正系数。
3.根据权利要求1所述的二次量化器,其特征在于:所述插值单元包括至少两个寄存器,所述至少两个寄存器与第一积分器(I0)共同操作以对所述输入信号进行两倍或四倍的插值,其中,所述第一积分器中设有延迟环节。
4.根据权利要求2所述的二次量化器,其特征在于:所述误差包括线性误差和非线性误差;
其中,所述校正模块将与所述线性误差对应的校正系数分别施加至第二积分器(I1)、第三积分器(I2)和第四积分器(I3),并将与所述非线性误差对应的校正系数施加至第三积分器(I2)。
5.根据权利要求4所述的二次量化器,其特征在于:所述校正模块还包括:
线性误差校正模块,耦合并将其产生的校正系数分别发送至所述第二积分器(I1)、第三积分器(I2)和第四积分器(I3)。
6.根据权利要求4所述的二次量化器,其特征在于:所述线性误差对应的校正系数基于所述二次量化器输出的PWM信号的脉宽的数目而产生;
若该数目是偶数,则校正系数为零;
若该数目是奇数,则施加至所述第二积分器(I1)的校正系数(j1)与所述PWM信号的脉宽数目,施加至所述第三积分器(I2)的校正系数(j2)是所述第二积分器(I1)的校正系数(j1)的二分之一,施加至所述第四积分器(I3)的校正系数(j3)是施加至所述第二积分器(I1)的校正系数(j1)的十六分之一。
7.根据权利要求6所述的二次量化器,其特征在于:当所述PWM信号的脉宽的数目是奇数时:
若所述PWM信号为左增长模式,则所述校正系数为正;
若所述PWM信号为右增长模式,则所述校正系数为负。
8.根据权利要求1所述的二次量化器,其特征在于:还包括至少一个饱和限制器,当所述二次量化器上电时,所述D类放大器的PWM输出在第一预定时间内从负或正最大值变化至0,所述饱和限制器的最大值为正常值的一部分,待上电过程结束后,所述饱和限制器的最大值设定为所述正常值。
9.根据权利要求8所述的二次量化器,其特征在于:当所述二次量化器上电时,所述饱和限制器的最大值为所述正常值的四分之一。
10.根据权利要求4所述的二次量化器,其特征在于:所述非线性误差对应的校正系数基于所述二次量化器输出的PWM信号,通过查表方式来实现;其中,所述非线性误差对应的校正系数存储于所述放大器的内部或外部的存储器中。
11.一种采用如权利要求1至10中任一项所述的二次量化器的D类放大器,其特征在于:包括:
功率单元,耦合至所述数字信号处理单元,用于放大其接收的信号的功率;
低通滤波器,耦合至所述功率单元,用于滤除所述功率单元输出信号中的高频分量。
12.一种采用如权利要求11所述的D类放大器的音频设备,其特征在于:该音频设备还包括:
音频信号输入单元,耦合至所述D类放大器的输入端,用于提供音频信号至所述D类放大器;
音频信号播放单元,耦合至所述D类放大器的输出端,用于播放由所述D类放大器放大后的所述音频信号。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410301305.6A CN104104342B (zh) | 2014-06-27 | 2014-06-27 | 一种二次量化器、采用其的d类放大器以及音频设备 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410301305.6A CN104104342B (zh) | 2014-06-27 | 2014-06-27 | 一种二次量化器、采用其的d类放大器以及音频设备 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104104342A true CN104104342A (zh) | 2014-10-15 |
CN104104342B CN104104342B (zh) | 2017-05-24 |
Family
ID=51672198
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410301305.6A Expired - Fee Related CN104104342B (zh) | 2014-06-27 | 2014-06-27 | 一种二次量化器、采用其的d类放大器以及音频设备 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN104104342B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112738701A (zh) * | 2021-01-07 | 2021-04-30 | 湖南芯海聆半导体有限公司 | 助听器芯片用全数字pwm音频输出方法及助听器芯片 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050285670A1 (en) * | 2002-12-20 | 2005-12-29 | Sony Corporation | Audio amplifier |
CN101043204A (zh) * | 2007-03-27 | 2007-09-26 | 上海凸现电子科技有限公司 | 全数字d类功放中pwm结构的非线性误差校正方法 |
US8698662B2 (en) * | 2012-08-29 | 2014-04-15 | Taiwan Semiconductor Manufacturing Co., Ltd. | System and method for a high resolution digital input class D amplifier with feedback |
-
2014
- 2014-06-27 CN CN201410301305.6A patent/CN104104342B/zh not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050285670A1 (en) * | 2002-12-20 | 2005-12-29 | Sony Corporation | Audio amplifier |
CN1723616A (zh) * | 2002-12-20 | 2006-01-18 | 索尼株式会社 | 音频放大器 |
CN101043204A (zh) * | 2007-03-27 | 2007-09-26 | 上海凸现电子科技有限公司 | 全数字d类功放中pwm结构的非线性误差校正方法 |
US8698662B2 (en) * | 2012-08-29 | 2014-04-15 | Taiwan Semiconductor Manufacturing Co., Ltd. | System and method for a high resolution digital input class D amplifier with feedback |
Non-Patent Citations (4)
Title |
---|
R.J.贝克: "《CMOS:混合信号电路设计》", January 2005, 科学出版社 * |
ZEQI YU,HUI FENG: "A Method of Error Correction for Digital Class D Power Amplifier", 《CONFERENCE ON MICROELECTRONICS & ELECTRONICS》 * |
冯晖,于泽琦: "数字音频D类功放的设计", 《中国电子学会电路与系统学会第二十二届年会论文集》 * |
冯晖,秦毅男,林争辉: "D类功放中全数字PWM结构的非线性误差校正方法", 《电子学报》 * |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112738701A (zh) * | 2021-01-07 | 2021-04-30 | 湖南芯海聆半导体有限公司 | 助听器芯片用全数字pwm音频输出方法及助听器芯片 |
CN112738701B (zh) * | 2021-01-07 | 2022-02-25 | 湖南芯海聆半导体有限公司 | 助听器芯片用全数字pwm音频输出方法及助听器芯片 |
Also Published As
Publication number | Publication date |
---|---|
CN104104342B (zh) | 2017-05-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20060282185A1 (en) | Device and method for signal processing | |
CN104145425B (zh) | 数字输入d类音频放大器 | |
JP4890503B2 (ja) | デルタシグマ変調器 | |
CN102739207A (zh) | 用于生成脉宽调制信号的系统和方法 | |
KR101151922B1 (ko) | 저전력 출력단 | |
CN102386929B (zh) | Sigma-Delta调制器及包括该调制器的Sigma-Delta模数转换器 | |
US8384573B2 (en) | Low-power digital-to-analog converter | |
US6441760B2 (en) | Method and apparatus for digital to analog conversion | |
CN109150213B (zh) | 一种数字预失真系统 | |
EP2403136B1 (en) | Power amplifier chain implementing a sigma-delta modulator with digital predistortion feedback | |
Hühn et al. | A new modulator for digital RF power amplifiers utilizing a wavetable approach | |
CN104011999B (zh) | 用于输出音频信号的方法和设备 | |
CN104716934A (zh) | 基于锁存器的单调斜坡信号发生装置及方法 | |
US20050122241A1 (en) | Word length reduction circuit | |
CN104639481A (zh) | 一种多频段信号处理方法及设备 | |
US8237496B2 (en) | Switching amplifier with enhanced supply rejection and related method | |
CN104104342A (zh) | 一种二次量化器、采用其的d类放大器以及音频设备 | |
WO2016050046A1 (zh) | 一种实现编码调制的方法及发射机 | |
TWI693790B (zh) | 用於耳機的數位至類比轉換器及放大器 | |
KR101117017B1 (ko) | 디지털 입력 증폭기 | |
CN108134584B (zh) | 针对宽带射频功率放大器的带内与带外联合数字预失真系统及方法 | |
US7970075B2 (en) | Apparatus and method for up-conversion of radio signals | |
CN102823128A (zh) | 数字放大器 | |
CN107453717B (zh) | 一种构造串型多厢深度有记忆非线性行为模型的系统 | |
Feng et al. | The Correction Method for Power Noise in Digital Class D Power Amplifiers. |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20170524 Termination date: 20200627 |
|
CF01 | Termination of patent right due to non-payment of annual fee |