KR20110000020A - 오디오 디지털/아날로그 변환기 및 이를 구비하는 오디오 처리 장치 - Google Patents

오디오 디지털/아날로그 변환기 및 이를 구비하는 오디오 처리 장치 Download PDF

Info

Publication number
KR20110000020A
KR20110000020A KR1020090057347A KR20090057347A KR20110000020A KR 20110000020 A KR20110000020 A KR 20110000020A KR 1020090057347 A KR1020090057347 A KR 1020090057347A KR 20090057347 A KR20090057347 A KR 20090057347A KR 20110000020 A KR20110000020 A KR 20110000020A
Authority
KR
South Korea
Prior art keywords
signal
pulse width
analog
modulator
digital
Prior art date
Application number
KR1020090057347A
Other languages
English (en)
Inventor
이용희
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020090057347A priority Critical patent/KR20110000020A/ko
Priority to US12/761,468 priority patent/US20100329482A1/en
Publication of KR20110000020A publication Critical patent/KR20110000020A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers without distortion of the input signal
    • H03G3/002—Control of digital or coded signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/322—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M3/324—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement
    • H03M3/344—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement by filtering other than the noise-shaping inherent to delta-sigma modulators, e.g. anti-aliasing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
    • H03M7/3002—Conversion to or from differential modulation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/50—Digital/analogue converters using delta-sigma modulation as an intermediate step
    • H03M3/502—Details of the final digital/analogue conversion following the digital delta-sigma modulation
    • H03M3/506—Details of the final digital/analogue conversion following the digital delta-sigma modulation the final digital/analogue converter being constituted by a pulse width modulator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
    • H03M7/3002—Conversion to or from differential modulation
    • H03M7/3004—Digital delta-sigma modulation
    • H03M7/3015—Structural details of digital delta-sigma modulators
    • H03M7/302—Structural details of digital delta-sigma modulators characterised by the number of quantisers and their type and resolution
    • H03M7/3024—Structural details of digital delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only
    • H03M7/3026—Structural details of digital delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only the quantiser being a multiple bit one

Abstract

오디오 디지털/아날로그 변환기는 델타/시그마 변조기, 펄스폭 변조기 및 출력부를 포함한다. 상기 델타/시그마 변조기는 오버 샘플링된 디지털 신호를 델타/시그마 변조하여 다중 비트의 양자화 신호를 발생한다. 상기 펄스폭 변조기는 상기 다중 비트의 양자화 신호를 펄스 폭 변조하여 단일 비트의 펄스폭 변조 신호를 발생한다. 상기 출력부는 상기 펄스폭 변조 신호의 고주파 성분을 필터링하여 아날로그 출력 신호로 제공하는 아날로그 필터를 구비한다.

Description

오디오 디지털/아날로그 변환기 및 이를 구비하는 오디오 처리 장치{Audio digital/analog converter and audio processing apparatus having the same}
본 발명은 오디오 분야에 관한 것으로, 보다 상세하게는 오디오 디지털/아날로그 변환기 및 오디오 처리 장치에 관한 것이다.
DSM(delta-sigma modulator)는 노이즈 쉐이핑(noise shaping)과 오버 샘플링(over-sampling)을 이용하여 고해상도를 얻는 기술이다. 노이즈 쉐이핑은 신호의 양자화시 발생하는 신호 대역의 양자화 잡음을 비신호대역(즉, 사용하지 않는 대역)으로 밀어내는 역할을 한다. 비신호대역으로 밀려나는 잡음의 양은 변조기의 루프 필터(loop filter)의 차수에 비례한다.
오버 샘플링은 신호 대역에 비하여 현저히 높은 주파수로 샘플링하는 것이다. 오버 샘플링에 의하여 주파수 대역이 넓어지므로, 양자화 잡음의 레벨은 줄어든다. 이 때 오버샘플링의 주파수가 높을수록, 즉 오버샘플링율(OSR:over sampling ratio)이 높을수록 양자화 잡음의 레벨은 더욱 줄어들어, 신호 대역 내에서의 신호 대 잡음 비(SNDR: signal-to-noise-and-distortion ratio)는 향상된다.
하지만 종래의 오디오 디지털/아날로그 변환기에서는 이러한 비신호 대역으 로 노이즈 쉐이핑된 양자화 잡음의 레벨을 감소시키고 신호 대역의 오디오 신호를 아날로그 신호로 변환하기 위하여 DSM 신호를 SCF(switched capacitor filter)를 사용한다. 하지만 이러한 SCF는 많은 스위치와 커패시터들로 구성되어 있어 큰 면적을 차지하고, 또한 이를 구동하기 위한 연산 증폭기의 사용으로 전력 소모 및 잡음의 증가를 가져온다. 특히 D-TV나 DVD와 같이 다채널을 사용하는 응용(application)의 경우 채널의 수 만큼 SCF가 포함되어야 하므로 면적의 증가와 전력 소모의 증가의 문제점이 발생한다.
본 발명의 일 목적은 전력 소모와 회로 면적을 감소시키고 동작 특성을 향상시킬 수 있는 오디오 디지털/아날로그 변환기를 제공하는데 있다.
본 발명의 다른 목적은 전력 소모와 회로 면적을 감소시키고 동작 특성을 향상시킬 수 있는 다채널 오디오 디지털/아날로그 변환기를 제공하는데 있다.
본 발명의 또 다른 목적은 상기 오디오 디지털/아날로그 변환기를 구비하는 오디오 처리 장치를 제공하는데 있다.
상술한 본 발명의 일 목적을 달성하기 위하여, 본 발명의 일 실시예에 따른 오디오 디지털/아날로그 변환기는 델타/시그마 변조기, 펄스폭 변조기 및 출력부를 포함한다. 상기 델타/시그마 변조기는 오버 샘플링된 디지털 신호를 델타/시그마 변조하여 다중 비트의 양자화 신호를 발생한다. 상기 펄스폭 변조기는 상기 다중 비트의 양자화 신호를 펄스 폭 변조하여 단일 비트의 펄스폭 변조 신호를 발생한다. 상기 출력부는 상기 펄스폭 변조 신호의 고주파 성분을 필터링하여 아날로그 출력 신호로 제공하는 아날로그 필터를 구비한다.
일 실시예에 있어서, 상기 펄스폭 변조기는 대칭형 펄스폭 변조기일 수 있다.
다른 실시예에 있어서, 상기 펄스폭 변조기는 비대칭형 펄스폭 변조기일 수 있다. 상기 오디오 디지털/아날로그 변환기는 상기 델타/시그마 변조기와 상기 펄스폭 변조기 사이에 삽입되어 상기 펄스폭 변조기에 의한 에러를 보정하는 에러 보정회로를 더 포함할 수 있다.
일 실시예에 있어서, 상기 오디오 디지털/아날로그 변환기는 기준 클럭에 기초하여 제1 클럭 신호와 상기 제1 클럭 신호보다 높은 주파수의 제2 클럭 신호를 생성하는 클럭 생성기를 더 포함하고, 상기 제1 클럭 신호는 상기 델타/시그마 변조기에 제공되고, 상기 제2 클럭 신호는 상기 펄스폭 변조기에 제공될 수 있다.
실시예에 있어서, 상기 펄스폭 변조기는 상기 제2 클럭 신호에 기초하여 제1 피크값과 제2 피크값 사이를 스윙하는 램프 신호를 발생하는 램프 신호 발생기 및 상기 제2 클럭 신호에 동기되어 상기 다중 비트의 양자화 신호와 상기 램프 신호를 비교하여 상기 다중 비트의 양자화 신호의 레벨에 따라 펄스폭이 가변되는 상기 펄스폭 변조 신호를 제공하는 비교기를 포함할 수 있다.
일 실시예에 있어서, 상기 오디오 디지털/아날로그 변환기는 디지털 입력 신호를 오버 샘플링하여 상기 오버샘플링된 디지털 신호로 제공하는 오버 샘플러를 더 포함할 수 있다. 상기 델타/시그마 변조기는 상기 오버샘플링된 디지털 신호와 상기 다중 비트의 양자화 신호를 감산하는 감산기, 상기 감산기의 출력 신호를 필터링하는 루프 필터 및 상기 루프 필터의 출력 신호를 양자화하여 상기 다중 비트의 양자화 신호로 제공하는 양자화기를 포함할 수 있다.
상술한 본 발명의 다른 목적을 달성하기 위하여 본 발명의 다른 실시예에 따른 다채널 오디오 디지털/아날로그 변환기는 해당 디지털 입력 신호를 디지털/아날로그 변환하여 해당하는 아날로그 출력 신호로 제공하는 복수의 채널들 및 기준 클럭을 체배하여 상기 복수의 채널들 각각에 구비되는 펄스폭 변조기에 각각 클럭 신호를 제공하는, 상기 복수의 채널들에 의하여 공유되는 클럭 생성기를 포함한다. 상기 복수의 채널들 각각은 델타 시그마 변조기, 상기 펄스폭 변조기 및 출력부를 포함한다. 상기 델타/시그마 변조기는 오버 샘플링된 상기 디지털 입력 신호를 양자화하여 다중 비트의 양자화 신호를 발생한다. 상기 펄스폭 변조기는 상기 다중 비트의 양자화 신호를 펄스 폭 변조하여 단일 비트의 펄스폭 변조 신호를 발생한다. 상기 출력부는 상기 펄스폭 변조 신호를 필터링하여 상기 아날로그 출력 신호로 제공하는 아날로그 필터를 구비한다.
상술한 본 발명의 또 다른 목적을 달성하기 위하여 본 발명의 또 다른 실시예에 따른 오디오 처리 장치는 볼륨 제어 신호에 응답하여 오디오 소스 데이터를 볼륨 조절하여 디지털 데이터로 제공하는 볼륨 조절부 및 상기 디지털 데이터를 오버 샘플링하고, 오버 샘플링된 상기 디지털 데이터를 디지털/아날로그 변환하여 아날로그 출력 신호로 제공하는 오디오 디지털/아날로그 변화기를 포함한다. 상기 오 디오 디지털/아날로그 변환기는 상기 오버 샘플링된 디지털 신호를 양자화하여 다중 비트의 양자화 신호를 출력하는 델타/시그마 변조기, 상기 다중 비트의 양자화 신호를 펄스 폭 변조하여 단일 비트의 펄스폭 변조 신호를 발생하는 펄스폭 변조기 및 상기 펄스폭 변조 신호를 필터링하여 상기 아날로그 출력 신호로 제공하는 아날로그 필터를 구비하는 출력부를 포함한다.
본 발명에 실시예들에 따르면, 오버 샘플링 비율과 양자화 비트수를 증가시켜서 양자화 잡음을 충분히 제거하고 빨라진 오버 샘플링 비율에 따라 동작하면서 증가된 양자화 비트수를 단일 비트 신호로 변환할 수 있도록 펄스폭 변조기를 빠른 주파수로 동작하게 하여 다중 비트가 아닌 단일 비트의 펄스폭 변조 신호를 아날로그 필터로 직접 구동하기 때문에 스위치드 커패시터 필터를 사용하지 않고도 양자화 잡음을 충분히 제거할 수 있다. 따라서 전력 소모 및 회로 면적을 상당히 감소시키고 시스템 특성을 향상시킬 수 있다.
본문에 개시되어 있는 본 발명의 실시예들에 대해서, 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 실시예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 실시예들은 다양한 형태로 실시될 수 있으며 본문에 설명된 실시예들에 한정되는 것으로 해석되어서는 아니 된다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 구성요소에 대해 사용하였다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위로부터 이탈되지 않은 채 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 설시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.
도 1은 본 발명의 일 실시예에 따른 오디오 디지털/아날로그 변환기(audio digital/analog converter)의 구성을 개략적으로 나타내는 블록도이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 오디오 디지털/아날로그 변환기(10)는 델타/시그마 변조기(DSM, 100), 펄스폭 변조기(pulse width modulator(PWM), 200) 및 출력부(300)를 포함하여 구성된다. 오디오 디지털/아날로그 변환기(10)는 오버샘플러(20) 및 클럭 생성기(clock generator, 30)를 더 포함할 수 있다.
오버 샘플러(20)는 디지털 신호(DS)를 오버 샘플링하여 오버 샘플링된 디지 털 신호(ODS)로 제공한다. 여기서 디지털 신호(DS)는 아날로그 오디오 신호를 미리 정해진 샘플링 레이트로 샘플링한 신호일 수 있다. 델타/시그마 변조기(100)는 오버 샘플링된 디지털 신호(ODS)를 델타/시그마 변조하여 다중 비트의 양자화 신호(MQS)를 발생한다. 펄스폭 변조기(200)는 다중 비트의 양자화 신호(MQS)를 펄스폭 변조하여 단일 비트의 펄스폭 변조 신호(PWS)를 발생한다. 출력부(300)는 후술할 아날로그 필터를 구비하여 펄스폭 변조 신호(PWS)를 필터링하여 아날로그 출력 신호(OUT)로 제공한다. 클럭 생성기(30)는 기준 클럭(RCLK)에 기초하여 제1 클럭 신호(CLK1)와 제2 클럭 신호(CLK2)를 생성한다. 여기서 제2 클럭 신호(CLK2)의 주파수는 제1 클럭 신호(CLK1)의 주파수의 K(K는 2이상의 자연수)배 일 수 있다.
도 2는 도 1의 델타/시그마 변조기의 구성을 개략적으로 나타내는 블록도이다.
도 2를 참조하면, 델타/시그마 변조기(100)는 감산기(110), 루프 필터(120) 및 양자화기(130)를 포함하여 구성될 수 있다. 여기서 양자화기(130)는 다중비트 양자화기일 수 있다. 감산기(110)는 오버 샘플링된 디지털 신호(ODS)와 다중 비트의 양자화 신호(MQS)를 가산하여 출력한다. 루프 필터(120)는 감산기(110)의 출력 신호를 필터링한다. 양자화기(130)는 루프 필터(120)의 출력 신호를 다중 비트, 예를 들어 M 비트(M은 2이상의 자연수)로 양자화한다. 즉 양자화기(130)에서는 다중 비트의 양자화 신호(MQS)가 출력된다.
도 2의 델타/시그마 변조기(100)의 출력 신호(MQS)는 Z 도메인에서 다음의 [수학식 1]과 같이 표현될 수 있다.
[수학식 1]
MQS(z) = ODS(z) + (1-Z-1)N*E1(z)
여기서, N은 루프 필터의 차수이고, E1(z)은 양자화 잡음(quantization noise)이다.
다시 도 1을 참조하면, 펄스폭 변조기(200)는 다중 비트의 양자화 신호(MQS)의 크기(레벨)에 따라서 펄스의 폭을 가변하여 변조한다. 예를 들어, 펄스폭 변조기(200)는 펄스의 한 주기 동안 중심축을 기준으로 전반주기와 후반주기에 서로 동일한 펄스폭 변조를 함으로써, 중심축을 기준으로 대칭형의 펄스폭 변조 신호(PWS)를 발생할 수 있다. 이 경우 펄스폭 변조기(200)는 대칭형 펄스폭 변조기일 수 있다. 또한 펄스폭 변조기(200)는 펄스의 한 주기 동안 중심축을 기준으로 전반주기와 후반주기에 서로 다른 펄스폭 변조를 함으로써, 중심축을 기준으로 비대칭형의 펄스폭 변조 신호(PWS)를 발생할 수 있다. 이 경우 펄스폭 변조기(200)는 비대칭형 펄스폭 변조기일 수 있다.
도 3은 도 1의 펄스폭 변조기의 구성을 개략적으로 나타내는 블록도이다.
도 4a는 대칭형 펄스폭 변조 신호를 나타내고, 도 4b는 비대칭형 펄스폭 변조 신호를 나타낸다.
도 3 내지 도 4b를 참조하면, 펄스폭 변조기(200)는 램프 신호 생성기(210) 및 비교기(220)를 포함하여 구현될 수 있다.
램프 신호 생성기(210)는 제2 클럭 신호(CLK2)에 기초하여 제1 피크값(MAX) 와 제2 피크값(MIN) 사이를 스윙하는 삼가파형의 램프 신호(RAMP)를 생성한다. 여기서 제2 클럭 신호(CLK2)의 주파수는 델타/시그마 변조기(100)에 제공되는 제1 클럭 신호(CLK)의 K(K는 2이상의 자연수)일 수 있고 이 값은 델타/시그마 변조기(100)의 오버샘플링 비율과 양자화 비트수에 비례한다. 따라서 펄스폭 변조기(200)는 델타/시그마 변조기(100)보다 더 빠른 주파수에서 동작한다.
도 4a에 도시된 바와 같이, 다중 비트의 양자화 신호(MQS)의 한 주기(Tdsm)는 램프 신호(RAMP)의 한 주기, 즉 펄스폭 변조 신호(PWS)의 한 주기(Tpwm)와 일치한다. 따라서 램프 신호(RAMP)의 한 주기 동안 펄스폭 변조 신호(PWS)의 레벨(M0)은 변동되지 않는다. 이에 따라, 램프 신호(RAMP)의 한 주기 동안 다중 비트의 양자화 신호(MQS)를 램프 신호(RAMP)와 비교한 결과인 펄스폭 변조 신호(PWS)는 중심축을 기준으로 항상 대칭인 신호가 된다. 즉, 중심축을 기준으로 전반주기의 펄스폭 변조 신호(PWS)의 하이 레벨 구간(T1)과 후반주기의 펄스폭 변조 신호(PWS)의 하이 레벨 구간(T2)이 항상 같다. 따라서 하이 레벨 구간의 차, TD=T2-T1=0이 된다.
도 4b에 도시된 바와 같이, 다중 비트의 양자화 신호(MQS)의 한 주기는 램프 신호(RAMP)의 반 주기, 즉 펄스폭 변조 신호(PWS)의 반 주기(Tpwm/2)와 일치한다. 즉, 펄스폭 변조 신호(PWS)의 한주기(Tpwm)의 중심축을 기준으로 전반주기와 후반주기의 다중 비트의 양자화 신호(MQS)가 다르다. 전반주기의 다중 비트의 양자화 신호(MQS)를 제1 신호(M0), 후반 주기의 다중 비트의 양자화 신호(MQS)를 제2 신호(M1)라 한다. 이에 따라, 비교기(220)는 펄스폭 변조 신호(PWS)의 한주기의 중심 축을 기준으로 전반주기 동안에는 제1 신호(M0)와 비교한 결과를 출력하고, 펄스폭 변조 신호(PWS)의 한주기의 중심축을 기준으로 후반주기 동안에는 제2 신호(M2)를 램프 신호와 비교한 결과를 출력한다. 제1 신호(M0)와 제2 신호(M2)는 서로 다른 신호로서 그 레벨이 다를 수 있으므로, 펄스 폭 변조 신호(PWS)는 중심축을 기준으로 비대칭적인 펄스 신호가 된다.
도 4b에서는 제2 신호(M1)의 레벨이 제1 신호(M1)보다 높은 것으로 가정한다. 그러면 중심축을 기준으로 후반주기의 펄스폭 변조 신호(PWS)의 하이 레벨 구간(T2)이 전반주기의 펄스폭 변조 신호(PWS)의 하이 레벨 구간(T1)보다 크며, 하이 레벨 구간의 차, TD=T2-T1이 된다. TD는 제1 신호(M0)와 제2 신호(M1)가 동일한 경우를 제외하고는 0이 아니다.
도 4a와 도 4b에서 제2 클럭 신호(CLK)는 펄스폭 변조기(200)에 제공되는데 펄스폭 변조기(200)가 대칭형인 경우의 제2 클럭 신호(CLK2)의 주파수가 펄스폭 변조기(200)가 비대칭형인 경우의 제2 클럭 신호(CLK2)의 주파수의 2 배가 되는 것을 알 수 있다. 여기서 도 4a와 같이 펄스폭 변조기(200)가 대칭형인 경우의 제2 클럭 신호(CLK2)의 주파수는 OSR(오버 샘플링 비율)* 델타 시그마 변조기(100)의 양자화 레벨*2*샘플링 주파수가 된다. 여기서 샘플링 주파수는 아날로그 오디오 신호로부터 디지털 신호가 샘플링 되는 주파수이다. 또한 도 4b와 같이 펄스폭 변조기(200)가 대칭형인 경우의 제2 클럭 신호(CLK2)의 주파수는 OSR(오버 샘플링 비율)* 델타 시그마 변조기(100)의 양자화 레벨*1*샘플링 주파수가 된다. 또한 펄스폭 변조기(200)가 대칭형인 경우에는 램프 신호(RAMP)의 한 주기 동안에 다중 비트의 양자 화 신호(MQS) 한 샘플을 변조하고, 펄스폭 변조기(200)가 비대칭형인 경우에는 램프 신호(RAMP)의 한 주기 동안, 펄스폭 변조 신호(PWS)의 하나의 펄스 내에서 다중 비트의 양자화 신호(MQS) 두 샘플을 비대칭으로 변조한다는 것을 알 수 있다. 따라서 펄스폭 변조기(200)가 비대칭형인 경우에는 대칭형인 경우에 비하여 펄스폭 변조 신호(PWS)의 주파수를 반으로 줄일 수 있다.
펄스폭 변조기(200)가 비대칭형인 경우, 비대칭 에러가 발생될 수 있다. 이러한 비대칭 에러는 에러 보정 회로에 의하여 방지할 수 있다.
도 5는 본 발명의 다른 실시예에 따른 오디오 디지털/아날로그 변환기의 일부를 나타내는 블록도이다.
도 5에서는 도 1의 출력부(300)가 생략되었고, 펄스폭 변조기(200)기 비대칭인 경우이다.
도 5를 참조하면, 본 발명의 다른 실시예에 따른 오디오 디지털/아날로그 변환기(15)는 델타/시그마 변조기(100), 에러 보정 회로(140) 및 펄스폭 변조기(205)를 포함하여 구성될 수 있다.
펄스폭 변조기(205)에 의한 비대칭 에러를 E2라 하면, 비대칭 에러(E2)를 보정하기 위한 에러 보정 회로(140)의 이상적인 전달함수(EC(z))는 [수학식 2]와 같이 표현될 수 있다.
[수학식 2]
EC(Z) = 1/{J + E2(z)}
여기서, J는 상수(예를 들어 0, 1, 1.5 등의 실수)이다.
J=K(게인 팩터)=H2(z)(에러 없는 펄스폭 변조기(205)의 전달함수)인 경우에는, K+E2(z)는 비대칭 에러를 포함하는 비대칭 펄스폭 변조기(205)의 전달함수가 되므로, EC(z)는 비대칭 에러를 포함하는 비대칭 펄스폭 변조기(205)의 전달함수 (K+E2(z))의 역에 해당한다. 한편, J=0인 경우 EC(z)=1/E2(z)이므로, 비대칭 에러의 전달함수 (E2(z))의 역에 해당한다.
따라서 에러 보정 회로(140)는 비대칭 펄스폭 변조기(140)의 전달 함수 또는 비대칭 에러의 전달함수 (E2(z))의 역에 해당하는 전달함수를 갖도록 구현될 수 있다.
에러 보정회로(180)는 델타/시그마 변조기(100)와 펄스폭 변조기(205)와는 델타/시그마 변조기(100)와 펄스폭 변조기(205) 사이의 경로상에서 오픈 루프(open loop) 상태로 동작하기 때문에 델타/시그마 변조기(100)의 궤환 회로의 전달 특성에 영향을 주거나 받지 않는다. 따라서, 에러 보정회로(140)는 시스템 안정도 및 델타/시그마 변조기(100)의 특성에 영향을 미치지 않는다. 만일 E2(z)가 1-Z-1의 전달함수를 가지는 것으로 모델링하면, 에러 보정회로(140)는 1/(1-Z-1)의 전달 함수를 가지도록 구현될 수 있다.
도 6은 도 5의 에러 보정 회로의 구체적인 구현예를 나타낸다.
도 6을 참조하면, 에러 보정 회로(140)는 로우 패스 필터(저역 통과 필터) 형태로 구현될 수 있다. 즉 에러 보정 회로(140)는 지연기(141)와 가산기(142)를 포함하여 구성될 수 있다. 예를 들어, 에러 보정 회로(140)는 (1+Z-1)의 전달함수를 가지도록 저역통과 필터 형태로 구현될 수 있다. 델타/시그마 변조기의 특성상, 다중 비트의 양자화 신호(MQS) 비트 절단(bit truncation) 할 수 없기 때문에, 에러 보정회로(140)를 1-Z-1의 역수인 1/(1-Z-1)을 갖도록 구현하는 경우 에러 보정회로(140)의 출력 신호인 에러 보정된 양자화 신호(MQSE)의 비트수가 지속적으로 적분될 수 있다. 이 경우 펄스폭 변조기(205)의 입력 신호의 비트수가 지속적으로 증가하여 펄스폭 변조시에 사용되는 램프 신호(RAMP)의 정상 범위를 벗어나는 문제점이 발생할 수 있다. 또한 램프 신호(RAMP)의 정상 범위를 크게 하여 구현하는 것은 펄스폭 변조시 필요한 동작주파수를 증가시키게 되므로 하드웨어의 구현을 어렵게 한다. 따라서, 일 실시예에서 에러 보정회로(140)는 적분기 대신 두 인접 신호(예컨대, 현재 신호와 이전 신호)간의 가산을 통한 저역통과 필터 형태로 구현될 수 있다.
도 7a는 본 발명의 일 실시예에 따른 도 1의 출력부의 구성을 나타내는 회로도이다.
도 7a를 참조하면, 본 발명의 일 실시예에 따른 출력부(310)는 연산 증폭기(311)와 저항들(R1, R2) 및 커패시터(C1)를 포함하여 구성될 수 있다. 여기서 연산 증폭기(311)의 반전 입력단자(-)에는 저항(R1)을 통하여 펄스폭 변조 신호(SWS)가 인가된다. 연산 증폭기(311)의 비반전 입력 단자(+)는 접지에 연결된다. 연산 증폭기(311)의 반전 입력 단자(-)와 출력 단자(312)는 저항(R2)과 커패시터(C1)를 통하여 연결된다. 여기서 저항(R2)과 커패시터(C1)는 서로 병렬로 연결된다. 따라 서 연산 증폭기(311)와 저항들(R1, R2) 및 커패시터(C1)는 저역 통과 필터를 구성하므로 아날로그 출력 신호(OUT)는 단일 비트의 펄스폭 변조 신호(PWS)의 비트 값에 따른, 고주파 잡음이 감소된 아날로그 값을 가지게 된다.
도 7b는 본 발명의 다른 실시예에 따른 도 1의 출력부의 구성을 나타낸다.
도 7b를 참조하면, 본 발명의 다른 실시예에 따른 출력부(320)는 아날로그 필터(310)와 스위칭 회로(321)를 포함하여 구성된다. 스위칭 회로(321)는 펄스폭 변조 신호(PWS)의 논리 레벨에 따라서 제1 기준 전압(VREF1) 또는 제2 기준 전압(VREF2)를 선택적으로 아날로그 필터(310)에 연결한다. 예를 들어 펄스폭 변조 신호(PWS)가 하이인 경우 제1 기준 전압(VREF1)이 저항(R1)을 통하여 연산 증폭기(311)의 반전 입력단자(-)에 인가된다. 예를 들어, 펄스폭 변조 신호(PWS)가 로우인 경우 제2 기준 전압(VREF2)이 저항(R1)을 통하여 연산 증폭기(311)의 반전 입력 단자(-)에 인가된다. 도시하지는 않았지만, 다른 실시예에서는 펄스폭 변조 신호(PWS)가 로우인 경우 제1 기준 전압(VREF1)이 저항(R1)을 통하여 연산 증폭기(311)의 반전 입력단자(-)에 인가될 수 있다. 예를 들어, 펄스폭 변조 신호(PWS)가 하이인 경우 제2 기준 전압(VREF2)이 저항(R1)을 통하여 연산 증폭기(311)의 반전 입력 단자(-)에 인가될 수 있다.
도 7b의 실시예에서는 스위칭 회로(321)를 예를 들어 설명하였으나, 스위칭 회로(321)와 동일한 작용을 할 수 있는 회로 소자라면 도 7b의 스위칭 회로(321)를 대체할 수 있다. 예를 들어 멀티플렉서가 도 7b의 스위칭 회로(321) 대신에 사용될 수 있다. 멀티플렉서가 사용되는 경우, 멀티플렉서는 펄스폭 변조 신호(PWS)를 제 어 입력으로 하여, 펄스폭 변조 신호(PWS)의 논리 레벨에 따라서 제1 기준 전압(VREF1) 또는 제2 기준 전압(VREF2)을 선택적으로 아날로그 필터(310)에 연결할 수 있다.
도 7b와 같이 스위칭 회로(321)를 이용하여 출력부(300)를 구현하면, 펄스폭 변조 신호(PWS)가 직접 저항(R1)을 통하여 인가되는 경우에 발생할 수 있는 펄스폭 변조 신호(PWS)에 의한 노이즈를 최소화할 수 있다. 즉 펄스폭 변조 신호(PWS)에 노이즈가 포함되어 있어도, 연산 증폭기(311)의 반전 입력 단자(-)에 인가되는 신호는 제1 기준 전압(VREF1) 또는 제2 기준 전압(VREF2)이므로 펄스폭 변조 신호(PWS)에 의한 노이즈를 최소화할 수 있다.
도 8a 내지 도 8c는 본 발명의 개념을 설명하기 위한 도면들이다.
일반적으로 델타/시그마 변조기의 해상도는 동일 차수에서 오버샘플링 비율과 양자화 비트 수(즉 양자화 레벨)에 의하여 결정된다.
도 8a는 오버 샘플링 비율과 전달함수의 관계를 나타내는 도면이다.
도 8a에서 참조번호(411)는 오디오 대역을 나타내고, 참조번호(421)는 저역 통과 필터의 주파수 응답 특성을 나타내고, 참조번호(431)는 오버 샘플링 비율을 증가시키기 전의 전달함수를 나타내고, 참조번호(432)는 오버 샘플링 비율을 증가시킨 후의 전달함수를 나타낸다. 도 8a를 참조하면, 오버 샘플링 비율을 증가시키면, 화살표(433) 방향으로 전달함수가 이동하는 것을 알 수 있다. 따라서 오버 샘플링 비율을 증가시키면 양자화 잡음이 고 주파수 대역으로 이동되므로, 오디어 대역에 가까운 주파수 영역의 잡음이 감소되기 때문에 스위치드 커패시터 필터를 사 용하지 않고도 양자화 잡음을 감소시킬 수 있다.
도 8b는 양자화 비트수와 전달함수의 관계를 나타내는 도면이다.
도 8b에서 참조번호(411)는 오디오 대역을 나타내고, 참조번호(421)는 저역 통과 필터의 주파수 응답 특성을 나타내고, 참조번호(441)는 양자화비트수를 증가시키기 전의 전달함수를 나타내고, 참조번호(442)는 양자화 비트수 증가시킨 후의 전달함수를 나타낸다. 도 8b를 참조하면, 양자화 비트수를 증가시키면, 화살표(443) 방향으로 전달함수가 이동하는 것을 알 수 있다. 따라서 양자화 잡음을 감소시킬 수 있다.
도 8c는 오버 샘플링 비율과 양자화 비트수와 전달함수의 관계를 나타내는 도면이다.
도 8c에서 참조번호(411)는 오디오 대역을 나타내고, 참조번호(421)는 저역 통과 필터의 주파수 응답 특성을 나타내고, 참조번호(451)는 오버 샘플링 비율과 양자화 비트수를 증가시키기 전의 전달함수를 나타내고, 참조번호(452)는 오버 샘플링 비율과 양자화 비트수를 동시에 증가시킨 후의 전달함수를 나타낸다. 도 8b를 참조하면, 오버 샘플링 비율과 양자화 비트수를 동시에 증가시키면, 화살표(453) 방향으로 전달함수가 이동하는 것을 알 수 있다. 따라서 오버 샘플링 비율과 양자화 비트수를 동시에 증가시키면 양자화 잡음이 고 주파수 대역으로 이동하면서 잡음량이 작아지므로 , 스위치드 커패시터 필터를 사용하지 않고도 오디어 대역에 가까운 주파수 영역에서의 양자화 잡음을 감소시킬 수 있다.
도 8c의 경우가 도 8a나 도 8b의 경우보다 양자화 잡음을 훨씬 더 감소시킨 다는 것을 알 수 있다. 즉 도 8c와 같이 오버 샘플링 비율과 양자화 비트수를 동시에 증가시키면 스위치드 커패시터 필터를 사용하여 양자화 잡음을 감소시킨 경우와 거의 동일한 효과를 얻을 수 있다.
따라서 본 발명의 실시예에서와 같이 오버 샘플링 비율과 양자화 비트수를 동시에 증가시켜 스위치드 커패시터 필터를 사용하지 않고도 양자화 잡음을 충분히 감소시킬 수 있으므로 전력 소모를 감소시키고 칩 면적을 상당히 줄일 수 있다. 즉 본 발명에서는 양자화 잡음을 감소시키기 위하여 오버 샘플링 비율을 증가시키고, 또한 양자화 비트수를 증가시켜 펄스폭 변조기(200)가 증가된 오버 샘플링 비율과 증가된 양자화 비트수 만큼 빠르게 동작해야 하므로 펄스폭 변조기(200)의 동작 속도는 델타/시그마 변조기(100)보다 훨씬 빠르게 동작한다.
도 9는 본 발명의 일 실시예에 따른 다채널 오디오 디지털/아날로그 변환기를 나타내는 블록도이다.
도 9를 참조하면, 본 발명의 일 실시예에 따른 다채널 오디오 디지털/아날로그 변환기(500)는 복수의 채널들(510~5N0) 및 클럭 생성기(505)를 구비하여 구성될 수 있다. 복수의 채널들(510~5N0) 각각은 상응하는 오버 샘플러(511~51N), 상응하는 델타/시그마 변조기(521~52N), 상응하는 펄스폭 변조기(531~53N) 및 상응하는 출력부(541~54N)를 구비한다. 복수의 채널들(510~5N0) 각각은 상응하는 디지털 신호(DS1~DSN)를 각각 디지털/아날로그 변환하여 상응하는 아날로그 출력 신호(OUT1~OUTN)로 제공한다. 도 9의 실시예에서, 펄스폭 변조기들(531~53N)이 대칭형 펄스폭 변조기인 경우에는 도 9의 구성이 그대로 적용될 수 있다. 만일 펄스폭 변조기들(531~53N)이 비대칭형 펄스폭 변조기인 경우에는 도 5의 실시예서와 같이 상응하는 에러 보정 회로가 델타/시그마 변조기들(521~52N) 각각과 펄스폭 변조기들(531~53N) 각각의 사이에 삽입되어 에러 보정 기능을 수행할 수 있다. 또한 출력부(541~54N)들 각각에는 도 7a의 출력부(310) 또는 도 7b의 출력부(320)가 채용될 수 있다.　
펄스폭 변조기들(531~53N)은 클럭 생성기(505)를 공유한다. 즉 클럭 생성기(505)는 기준 클럭(RCLK)을 체배(multiply)하여 체배된 클럭 신호(MCLK)를 펄스폭 변조기들(531~53N) 각각에 제공한다. 따라서 DTV나 DVD의 경우과 같은 응용에서 5.1 채널이나 7.1 채널을 사용하는 경우, 도 9의 실시예에서와 같이 클럭 생성기(505)를 공유하여 전력 소모를 감소시킬 수 있고, 회로 면적을 상당히 줄일 수 있다. 만일 6채널의 경우 스위치드 커패시터 필터를 사용하면, 채널별로 스위치드 커패시터 필터가 구비되어야 하므로 모두 6개의 스위치드 커패시터 필터가 필요하다. 따라서 회로 면적과 전력 소모가 상당히 증가하게 되고. 스위치드 커패시터 필터의 스위칭 동작에 의한 잡음도 상당할 것이다.
도 10은 본 발명의 일 실시예에 따른 오디오 처리 장치의 개략적인 구성을 나타내는 블록도이다.
도 10을 참조하면, 본 발명의 일 실시예에 따른 오디오 처리 장치(600)는 볼륨 조절부(610) 및 오디오 디지털/아날로그 변환기(620)를 포함한다. 오디오 디지털/아날로그 변환기(620)는 오버 샘플러(630), 델타/시그마 변조기(640), 펄스폭 변조기(650) 및 출력부(660)를 포함하여 구성될 수 있다.
볼륨 조절부(610)는 볼륨 테이블(610) 및 곱셈기(613)를 포함하여 구성될 수 있다. 볼륨 테이블(611)은 볼륨 제어 신호(VCON)에 응답하여 볼륨값(VOL)을 출력한다. 볼륨값(VOL)은 오디오 소스 데이터(ASD)의 레벨을 조절하기 위한 레벨 조절값이다. 오디오 소스 데이터(ASD)는 펄스코드 변조(PCM) 데이터일 수 있다.
이를 위하여 볼륨 테이블(611)은 각 볼륨 제어 신호(VCON)에 대응하는 볼륨값(VOL)을 매핑한 테이블을 저장할 수 있다. 오디오 처리 장치(600)의 사용자가 오디오 신호의 볼륨을 조절하면, 이에 상응하여 볼륨 제어 신호(VCON)가 발생할 수 있다. 볼륨 제어 신호(VCON)는 복수의 비트로 이루어진 디지털 코드일 수 있다. 예를 들어 볼륨 제어 신호(VCON)가 4 비트이면 16단계로 볼륨이 조절될 수 있다.
곱셈기(613)는 오디오 소스 데이터(ASD)와 볼륨값(VOL)을 곱하여 볼륨 조절된 디지털 데이터(DS)를 출력한다. 즉 곱셈기(613)는 볼륨값(VOL)에 따라 오디오 소스 데이터(ASD)의 레벨을 증폭 또는 감쇄하는 역할을 한다. 볼륨값(VOL)이 1 (0dB) 이상이면, 오디오 소스 데이터(ASD)의 레벨은 증폭되고, 볼륨값이 1 (0dB) 이하이면, 오디오 소스 데이터(ASD)의 레벨은 감소된다. 통상적으로 최대 볼륨값(VOL)은 1 (0dB)이다.
오디오 소스 데이터(ASD)는 아날로그 오디오 신호를 미리 정해진 샘플링 레이트(예를 들어 48kHz)로 샘플링한 신호를 펄스 부호 변조한 신호일 수 있다. 오디오 소스 데이터(ASD)는 복수(예를 들어, 16 혹은 20) 의 비트들로 구성될 수 있다.
오버 샘플러(630)는 볼륨 조절부(610)에서 제공되는 디지털 신호(DS)를 오디 오 신호의 샘플링 주파수(예를 들어 48kHz)보다 높은 주파수 오버 샘플링한다. 오버 샘플링 주파수는 예를 들어, 오디오 신호의 샘플링 주파수의 16배, 32배 또는 64배일 수 있다. 즉 오버샘플링율은 16배, 32배, 또는 64배등이 될 수 있다.
펄스폭 변조기(650)는 상술한 바와 같이 대칭형 또는 비대칭형일 수 있다. 펄스폭 변조기(650)가 비대칭형인 경우에 도 5의 실시예서와 같이 에러 보정 회로가 포함될 수 있다.
출력부(660)는 상술한 바와 같이 도 7a 또는 도 7b의 출력부가 채용되어 펄스폭 변조 신호(PWS)를 필터링하여 아날로그 출력 신호(OUT), 즉 아날로그 오디오 신호를 출력한다.
본 발명에 실시예들에 따르면, 오버 샘플링 비율과 양자화 비트수를 증가시키고 이에 따라 펄스폭 변조기를 빠른 주파수로 동작하게 하여 스위치드 커패시터 필터를 사용하지 않고도 양자화 잡음을 충분히 제거할 수 있다. 따라서 전력 소모 및 회로 면적을 상당히 감소시키고 시스템 특성을 향상시킬 수 있다. 그러므로 다채널을 사용하는 디지털 음향 기기에 폭넓게 사용될 수 있다.
상술한 바와 같이, 본 발명의 바람직한 실시예를 참조하여 설명하였지만 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
도 1은 도 1은 본 발명의 일 실시예에 따른 오디오 디지털/아날로그 변환기(audio digital/analog converter)의 구성을 개략적으로 나타내는 블록도이다.
도 2는 도 1의 델타/시그마 변조기의 구성을 개략적으로 나타내는 블록도이다.
도 3은 도 1의 펄스폭 변조기의 구성을 개략적으로 나타내는 블록도이다.
도 4a는 대칭형 펄스폭 변조 신호를 나타내고, 도 4b는 비대칭형 펄스폭 변조 신호를 나타낸다.
도 5는 본 발명의 다른 실시예에 따른 오디오 디지털/아날로그 변환기의 일부를 개략적으로 나타내는 블록도이다.
도 6은 도 5의 에러 보정 회로의 구체적인 구현예를 나타낸다.
도 7a는 본 발명의 일 실시예에 따른 도 1의 출력부의 구성을 나타내는 회로도이다.
도 7b는 본 발명의 다른 실시예에 따른 도 1의 출력부의 구성을 나타낸다.
도 8a는 오버 샘플링 비율과 전달함수의 관계를 나타내는 도면이다.
도 8b는 양자화 비트수와 전달함수의 관계를 나타내는 도면이다.
도 8c는 오버 샘플링 비율과 양자화 비트수와 전달함수의 관계를 나타내는 도면이다.
도 9는 본 발명의 일 실시예에 따른 다채널 오디오 디지털/아날로그 변환기를 나타내는 블록도이다.
도 10은 본 발명의 일 실시예에 따른 오디오 처리 장치의 개략적인 구성을 나타내는 블록도이다.

Claims (10)

  1. 오버 샘플링된 디지털 신호를 델타/시그마 변조하여 다중 비트의 양자화 신호를 발생하는 델타/시그마 변조기;
    상기 다중 비트의 양자화 신호를 펄스 폭 변조하여 단일 비트의 펄스폭 변조 신호를 발생하는 펄스폭 변조기; 및
    상기 펄스폭 변조 신호의 고주파 성분을 필터링하여 아날로그 출력 신호로 제공하는 아날로그 필터를 구비하는 출력부를 포함하는 오디오 디지털/아날로그 변환기(audio digital/analog converter).
  2. 제1항에 있어서, 상기 펄스폭 변조기는 대칭형 펄스폭 변조기인 것을 특징으로 하는 오디오 디지털/아날로그 변환기.
  3. 제1항에 있어서, 상기 펄스폭 변조기는 비대칭형 펄스폭 변조기인 것을 특징으로 하는 오디오 디지털/아날로그 변환기.
  4. 제3항에 있어서, 상기 델타/시그마 변조기와 상기 펄스폭 변조기 사이에 삽입되어 상기 펄스폭 변조기에 의한 에러를 보정하는 에러 보정회로를 더 포함하는 것을 특징으로 하는 오디오 디지털/아날로그 변환기.
  5. 제1항에 있어서, 상기 출력부는
    상기 단일비트의 펄스폭 변조 신호에 응답하여 선택적으로 제1 기준 전압 또는 제2 기준 전압을 상기 아날로그 필터에 연결하는 스위칭 회로를 더 포함하는 것을 특징으로 하는 오디오 디지털/아날로그 변환기.
  6. 제1항에 있어서,
    상기 오디오 디지털/아날로그 변환기는 기준 클럭에 기초하여 제1 클럭 신호와 상기 제1 클럭 신호보다 높은 주파수의 제2 클럭 신호를 생성하는 클럭 생성기를 더 포함하고,
    상기 제1 클럭 신호는 상기 델타/시그마 변조기에 제공되고, 상기 제2 클럭 신호는 상기 펄스폭 변조기에 제공되는 것을 특징으로 하는 오디오 디지털/아날로그 변환기.
  7. 제6항에 있어서, 상기 펄스폭 변조기는,
    상기 제2 클럭 신호에 기초하여 제1 피크값과 제2 피크값 사이를 스윙하는 램프 신호를 발생하는 램프 신호 발생기; 및
    상기 제2 클럭 신호에 동기되어 상기 다중 비트의 양자화 신호와 상기 램프 신호를 비교하여 상기 다중 비트의 양자화 신호의 레벨에 따라 펄스폭이 가변되는 상기 펄스폭 변조 신호를 제공하는 비교기를 포함하는 것을 특징으로 하는 오디오 디지털/아날로그 변환기.
  8. 제1항에 있어서, 상기 오디오 디지털/아날로그 변환기는,
    디지털 입력 신호를 오버 샘플링하여 상기 오버샘플링된 디지털 신호로 제공하는 오버 샘플러를 더 포함하고,
    상기 델타/시그마 변조기는,
    상기 오버샘플링된 디지털 신호와 상기 다중 비트의 양자화 신호를 감산하는 감산기;
    상기 감산기의 출력 신호를 필터링하는 루프 필터; 및
    상기 루프 필터의 출력 신호를 양자화하여 상기 다중 비트의 양자화 신호로 제공하는 양자화기를 포함하는 것을 특징으로 하는 오디오 디지털/아날로그 변환기.
  9. 해당 디지털 입력 신호를 디지털/아날로그 변환하여 해당하는 아날로그 출력 신호로 제공하는 복수의 채널들; 및
    기준 클럭을 체배하여 상기 복수의 채널들 각각에 구비되는 펄스폭 변조기에 각각 클럭 신호를 제공하는, 상기 복수의 채널들에 의하여 공유되는 클럭 생성기를 포함하고,
    상기 복수의 채널들 각각은
    오버 샘플링된 상기 디지털 입력 신호를 양자화하여 다중 비트의 양자화 신호를 발생하는 델타/시그마 변조기;
    상기 다중 비트의 양자화 신호를 펄스 폭 변조하여 단일 비트의 펄스폭 변조 신호를 발생하는 상기 펄스폭 변조기; 및
    상기 펄스폭 변조 신호를 필터링하여 상기 아날로그 출력 신호로 제공하는 아날로그 필터를 구비하는 출력부를 포함하는 다채널 오디오 디지털/아날로그 변환기.
  10. 볼륨 제어 신호에 응답하여 오디오 소스 데이터를 볼륨 조절하여 디지털 데이터로 제공하는 볼륨 조절부; 및
    상기 디지털 데이터를 오버 샘플링하고, 오버 샘플링된 상기 디지털 데이터를 디지털/아날로그 변환하여 아날로그 출력 신호로 제공하는 오디오 디지털/아날로그 변화기를 포함하고,
    상기 오디오 디지털/아날로그 변환기는,
    상기 오버 샘플링된 디지털 신호를 양자화하여 다중 비트의 양자화 신호를 출력하는 델타/시그마 변조기;
    상기 다중 비트의 양자화 신호를 펄스 폭 변조하여 단일 비트의 펄스폭 변조 신호를 발생하는 펄스폭 변조기; 및
    상기 펄스폭 변조 신호를 필터링하여 상기 아날로그 출력 신호로 제공하는 아날로그 필터를 구비하는 출력부를 포함하는 오디오 처리 장치.
KR1020090057347A 2009-06-26 2009-06-26 오디오 디지털/아날로그 변환기 및 이를 구비하는 오디오 처리 장치 KR20110000020A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020090057347A KR20110000020A (ko) 2009-06-26 2009-06-26 오디오 디지털/아날로그 변환기 및 이를 구비하는 오디오 처리 장치
US12/761,468 US20100329482A1 (en) 2009-06-26 2010-04-16 Audio digital to analog converter and audio processing apparatus including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090057347A KR20110000020A (ko) 2009-06-26 2009-06-26 오디오 디지털/아날로그 변환기 및 이를 구비하는 오디오 처리 장치

Publications (1)

Publication Number Publication Date
KR20110000020A true KR20110000020A (ko) 2011-01-03

Family

ID=43380767

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090057347A KR20110000020A (ko) 2009-06-26 2009-06-26 오디오 디지털/아날로그 변환기 및 이를 구비하는 오디오 처리 장치

Country Status (2)

Country Link
US (1) US20100329482A1 (ko)
KR (1) KR20110000020A (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103780262B (zh) * 2012-10-26 2016-12-21 硕呈科技股份有限公司 差动式内插脉冲宽度调变数字模拟转换装置及方法
US9699558B2 (en) * 2012-12-12 2017-07-04 Apple Inc. Creation of sub-sample delays in digital audio
CN104022772B (zh) * 2013-12-06 2017-06-09 深圳市伟创电气有限公司 可自调零闭环式模拟量输出方法及电路
JP6458354B2 (ja) * 2014-05-13 2019-01-30 住友電気工業株式会社 歪補償装置の製造方法
JP6545998B2 (ja) * 2015-04-24 2019-07-17 ローム株式会社 オーディオ回路、それを用いた車載用オーディオ装置、オーディオコンポーネント装置、電子機器
JP6855802B2 (ja) * 2017-01-16 2021-04-07 カシオ計算機株式会社 情報処理装置、方法、及びプログラム、ｄ／ａ変換装置、電子楽器
US10509624B2 (en) 2017-01-30 2019-12-17 Cirrus Logic, Inc. Single-bit volume control
US10418044B2 (en) 2017-01-30 2019-09-17 Cirrus Logic, Inc. Converting a single-bit audio stream to a single-bit audio stream with a constant edge rate
WO2020040068A1 (ja) * 2018-08-24 2020-02-27 ソニー株式会社 音声処理装置、音声処理方法及び音声処理プログラム
CN116155294B (zh) * 2023-04-17 2023-07-07 深圳前海深蕾半导体有限公司 音频数模转换器、设备、音频信号的数模转换方法及介质

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3238587B2 (ja) * 1994-12-27 2001-12-17 バー−ブラウン・コーポレーション 自動ミューティング機能を備えたオーバーサンプリング型デジタル−アナログ変換器
US6940437B2 (en) * 2003-10-31 2005-09-06 Cirrus Logic, Inc. Multibit delta-sigma modulator with variable-level quantizer
US7706438B1 (en) * 2004-01-29 2010-04-27 Cirrus Logic, Inc. Circuits and methods for reducing noise and distortion in pulse width modulation systems
GB0614259D0 (en) * 2006-07-18 2006-08-30 Global Silicon Ltd A debouncing circuit

Also Published As

Publication number Publication date
US20100329482A1 (en) 2010-12-30

Similar Documents

Publication Publication Date Title
KR20110000020A (ko) 오디오 디지털/아날로그 변환기 및 이를 구비하는 오디오 처리 장치
US6727832B1 (en) Data converters with digitally filtered pulse width modulation output stages and methods and systems using the same
US7570693B2 (en) Low noise digital to pulse width modulated converter with audio applications
US6791404B1 (en) Method and apparatus for efficient mixed signal processing in a digital amplifier
JP4755715B2 (ja) シグマデルタ変調器
JP2012519415A (ja) 独立した遅延を有する複数のフィードバック経路を有する連続時間型シグマデルタ変調器
US20050068213A1 (en) Digital compensation of excess delay in continuous time sigma delta modulators
JP2007504754A (ja) ターナリパルス幅変調出力段ならびにそれを使用する方法およびシステム
US8384573B2 (en) Low-power digital-to-analog converter
GB2576056A (en) Modulators
CN113965204A (zh) 双数据速率四元切换多位数模转换器以及连续时间调制器
US7782238B2 (en) Asymmetric PWM signal generator, method thereof, and data processing apparatus including the same
JP2009510919A (ja) オーディオ用途における低ノイズディジタル・信号間隔変換器
JP2002314425A (ja) デルタシグマ変調装置及び方法、並びにデジタル信号処理装置及び方法
TW201807956A (zh) Δ-σ調製器
JP4952239B2 (ja) Ｄ級増幅器
US6940437B2 (en) Multibit delta-sigma modulator with variable-level quantizer
Kumar et al. A 2-Channel ADC using a delta-sigma modulator without reset & a modulated-sinc-sum filter
JP2021518058A (ja) デルタシグマ変調器、回路および方法
JP7213947B2 (ja) デルタシグマ変調装置及び通信機器
US11152951B2 (en) Quad switched multibit digital to analog converter and continuous time sigma-delta modulator
Caldwell et al. A high-speed technique for time-interleaving continuous-time delta-sigma modulators
Talebzadeh et al. Design of a delayless feedback path free 2 nd-order two-path time-interleaved discrete-time delta-sigma modulator-a new approach
CN112187280A (zh) 具有量化反馈回路中的改进的线性度的调制器

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid