CN108964666B - 数字模拟转换电路及其数字模拟转换方法 - Google Patents
数字模拟转换电路及其数字模拟转换方法 Download PDFInfo
- Publication number
- CN108964666B CN108964666B CN201710384570.9A CN201710384570A CN108964666B CN 108964666 B CN108964666 B CN 108964666B CN 201710384570 A CN201710384570 A CN 201710384570A CN 108964666 B CN108964666 B CN 108964666B
- Authority
- CN
- China
- Prior art keywords
- output signal
- signal
- pwm
- digital
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/322—Continuously compensating for, or preventing, undesired influence of physical parameters
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
本发明涉及一种数字模拟转换电路及其数字模拟转换方法,该数字模拟转换电路将一数字输入信号转换成为一模拟信号,包含:一PWM编码电路,其对一调制输出信号进行3阶PWM编码而产生一第一与一第二PWM信号,其中数字模拟转换电路根据输入信号产生调制输出信号,且于一PWM周期内,对应于调制输出信号的每一数值,第一与第二PWM信号分别具有一第一与第二预设数量的上升沿和下降沿,其中当该调制输出信号等于一中间值时第一与第二PWM信号的工作比皆为一大于0的最小工作比;及一电流信号转换电路,根据第一与第二PWM信号产生3阶电流信号,其中当第一与第二PWM信号代表一零阶码时电流信号为一零阶电流,其噪声小于其他阶电流。
Description
技术领域
本发明涉及一种数字模拟转换电路,特别是指一种可降低符号间干扰(Intersymbol interference,ISI)以及可减少输入电平较低时的噪声的数字模拟转换电路。本发明也涉及一种数字模拟转换方法。
背景技术
一般而言,在连续时间电流式数字模拟转换电路(continuous time currentDAC)中,会以符号间干扰(Inter symbol interference,ISI)来表示电流单元(currentcell)在不同输入数值之间,因为例如但不限于不对称切换(asymmetrical switching)、或是频率偏移(clock skew)等不理想因素所造成的误差,为了解决这个问题,现有技术中经常使用额外的ISI消除电路来降低ISI,而这会增加成本。
此外,高效能的DAC电路常需使用多位三角积分调制(multi-bit sigma-Deltamodulation)电路,而在此情况下,电流单元之间的静态非对称(static mismatch)也会是此类多位三角积分调制电路效能的主要影响因素。
在现有技术常用的2阶电流式DAC电路中,另一个常见的问题是,即使在输入信号为0的情况下,DAC电路中的电流单元,仍会在DAC电路的输出信号上持续输出噪声,因此在输入信号相对微小的情况下,电流单元中的噪声成为DAC电路效能的主要影响因素。
本发明的数字模拟转换电路,在使用多位三角积分调制电路来提高效能的情况下,仍可消除符号间干扰(Inter symbol interference,ISI),且可减少低输入电平时的噪声。
发明内容
本发明的目的在于克服现有技术的不足与缺陷,提出一种数字模拟转换电路及其数字模拟转换方法,在使用多位三角积分调制电路来提高效能的情况下,仍可消除符号间干扰(Inter symbol interference,ISI),且可减少低输入电平时的噪声。
为实现上述目的,就其中一个观点而言,本发明提供了一种数字模拟转换(Digital to Analog Converter,DAC)电路,用以将一数字输入信号转换成为一模拟输出信号,其中该数字模拟转换电路根据该数字输入信号而产生一数字形式的调制输出信号,该数字模拟转换电路包含:一脉冲宽度调制(Pulse Width Modulation,PWM)编码电路,用以对该调制输出信号进行至少3阶的PWM编码而产生一第一PWM信号以及一第二PWM信号,其中,于一PWM周期内,对应于该调制输出信号的每一数值,该第一PWM信号皆具有一第一预设数量的上升沿以及下降沿,且该第二PWM信号皆具有一第二预设数量的上升沿以及下降沿,其中当该调制输出信号等于一中间值时,该第一PWM信号的工作比与该第二PWM信号的工作比皆为一大于0的最小工作比,且该第一与第二PWM信号的组合为一零阶码(zero levelcode)的工作比随着该调制输出信号与该中间值的差值的绝对值减少而增加;以及一解调电路,用以根据该第一与第二PWM信号而产生该模拟输出信号。
在一较佳实施例中,该解调电路包括:一电流信号转换电路,根据该第一PWM信号以及该第二PWM信号而产生对应的至少3阶的一电流输出信号,其中当该第一与第二PWM信号组合为一零阶码(zero level code)时,该电流输出信号为一零阶电流(zero levelcurrent),其中该零阶电流的噪声小于其他阶电流的噪声的1/5;以及一滤波电路,用以将该电流输出信号滤波以产生该模拟输出信号。
在一较佳实施例中,该零阶电流的噪声小于其他阶电流的噪声的1/10。
在一较佳实施例中,该零阶电流小于其他阶电流的1/10。
在一较佳实施例中,该PWM编码电路为一3阶的PWM编码电路,且于该PWM周期内,对应于该调制输出信号的每一数值,该第一与第二PWM信号皆具有一且唯一的上升沿以及一且唯一的下降沿。
在一较佳实施例中,当该调制输出信号大于该中间值时,该第一PWM信号的工作比(duty)随着该调制输出信号与该中间值的差值增加而增加,当该调制输出信号小于该中间值时,该第二PWM信号的工作比随着该调制输出信号与该中间值的差值的绝对值增加而增加。
在一较佳实施例中,该电流信号转换电路包括:一电流源电路,用以产生一单位电流;以及多个转换开关,与该电流源电路耦接,其中该第一与第二PWM信号用以操作该多个转换开关以切换该单位电流的一电流路径,而产生对应的至少3阶的该电流输出信号,其中当该第一与第二PWM信号组合为该零阶码时,该电流输出信号与该电流源电路电性不连接(electrically disconnected)以产生该零阶电流。
在一较佳实施例中,该第一与第二PWM信号于该PWM周期内分别具有一间隔时间区段(blank time slot),使得于该PWM周期内,对应于该调制输出信号的每一数值,该第一PWM信号皆具有该第一预设数量的上升沿以及下降沿,且该第二PWM信号皆具有该第二预设数量的上升沿以及下降沿。
在一较佳实施例中,该DAC电路,还包含:一内插滤波电路,用以将该数字输入信号滤波且升频取样(up sampling)以产生一内插滤波信号;以及一三角积分调制(Sigma-Delta Modulation,SDM)电路,用以将该内插滤波信号进行多位三角积分调制以产生该调制输出信号,其中该调制输出信号为一多位信号。
在一较佳实施例中,该调制输出信号为该数字输入信号。
就另一个观点而言,本发明也提供了一种数字模拟转换(Digital to AnalogConverter,DAC)方法,用以将一数字输入信号转换成为一模拟输出信号,包含:根据该数字输入信号而产生一数字形式的调制输出信号;对该调制输出信号进行至少3阶的PWM编码而产生一第一PWM信号以及一第二PWM信号,其中,于一PWM周期内,对应于该调制输出信号的每一数值,该第一PWM信号皆具有一第一预设数量的上升沿以及下降沿,且该第二PWM信号皆具有一第二预设数量的上升沿以及下降沿,其中当该调制输出信号等于一中间值时,该第一PWM信号的工作比与该第二PWM信号的工作比皆为一大于0的最小工作比,且该第一与第二PWM信号的组合为一零阶码(zero level code)的工作比随着该调制输出信号与该中间值的差值的绝对值减少而增加;以及根据该第一与第二PWM信号而产生该模拟输出信号。
在一较佳实施例中,产生该模拟输出信号的步骤包含:根据该第一PWM信号以及该第二PWM信号而产生对应的至少3阶的一电流输出信号,其中当该第一与第二PWM信号组合为一零阶码(zero level code)时,该电流输出信号为一零阶电流(zero level current),其中该零阶电流的噪声小于其他阶电流的噪声的1/5;以及将该电流输出信号滤波以产生该模拟输出信号。
在一较佳实施例中,该PWM编码的步骤包含:对该调制输出信号进行3阶的PWM编码,且于该PWM周期内,对应于该调制输出信号的每一数值,该第一与第二PWM信号皆具有一且唯一的上升沿以及一且唯一的下降沿。
在一较佳实施例中,产生该第一PWM信号以及该第二PWM信号的步骤还包括:当该调制输出信号大于该中间值时,随着该调制输出信号与该中间值的差值增加而增加该第一PWM信号的工作比(duty),当该调制输出信号小于该中间值时,随着该调制输出信号与该中间值的差值的绝对值增加而增加该第二PWM信号的工作比。
在一较佳实施例中,产生该电流输出信号的步骤包括:以一电流源电路产生一单位电流;以该第一与第二PWM信号操作该多个转换开关而切换该单位电流的一电流路径,以产生对应的至少3阶的该电流输出信号,其中当该第一与第二PWM信号组合为该零阶码时,使该电流路径使其电性不连接于该电流输出信号,以产生该零阶电流。
在一较佳实施例中,该数字模拟转换方法的步骤,还包含:将该数字输入信号滤波且升频取样(up sampling)以产生一内插滤波信号;以及将该内插滤波信号进行多位三角积分调制(Sigma-Delta Modulation,SDM)以产生该调制输出信号,其中该调制输出信号为一多位信号。
以下通过具体实施例详加说明,当更容易了解本发明的目的、技术内容、特点及其所达成的功效。
附图说明
图1A显示本发明的DAC电路的一实施例的示意图;
图1B显示本发明的DAC电路中,解调电路的一具体实施例的示意图;
图2显示本发明的DAC电路的一实施例的波形示意图;
图3显示本发明的DAC电路的一实施例的波形示意图;
图4显示本发明的DAC电路中,电流信号转换电路的一具体实施例的示意图;
图5显示本发明的DAC电路的一实施例的示意图。
图中符号说明
1A、1B、5 DAC电路
10 PWM编码电路
20 解调电路
21、21’ 电流信号转换电路
22 滤波电路
50 内插滤波电路
60 SDM电路
211 电流源电路
AO 模拟输出信号
DIN 数字输入信号
DM 调制输出信号
IOP、ION 电流输出信号
IOUT 电流输出信号
IU 单位电流
M PWM时间区段
PP、PN PWM信号
TB 间隔时间区段
TP PWM周期
IP、IN 电流源
S1-S6 转换开关
Z 控制信号
V+ 电源
V- 电源
K 升频倍数
FS 取样频率
具体实施方式
本发明中的图式均属示意,主要意在表示各电路间的耦接关系,以及各信号波形之间的关系,至于电路、信号波形与频率则并未依照比例绘制。
请参阅图1A,图中显示本发明数字模拟转换(Digital to Analog Converter,DAC)电路的一实施例(DAC电路1A)示意图,DAC电路1A用以将一数字输入信号DIN转换成为一模拟输出信号AO,其中DAC电路1A根据该数字输入信号DIN而产生一数字形式的调制输出信号DM,需说明的是,本实施例中,调制输出信号DM可直接电性耦接于数字输入信号DIN,而在其他实施例中,本发明的DAC电路可包含其他信号处理电路(例如但不限于三角积分调制电路,将详述于后)用以转换数字输入信号DIN而产生调制输出信号DM。
请继续参阅图1A,DAC电路1A包含:一脉冲宽度调制(Pulse Width Modulation,PWM)编码电路10以及一解调电路20。PWM电路10用以对调制输出信号DM进行至少3阶的PWM编码而产生一第一PWM信号PP以及一第二PWM信号PN。解调电路20则用以根据第一与第二PWM信号PP与PN而产生模拟输出信号AO。其中,于一PWM周期TP内,对应于调制输出信号DM的每一数值,第一PWM信号PP皆具有一第一预设数量的上升沿以及下降沿,且第二PWM信号PN皆具有一第二预设数量的上升沿以及下降沿,由于第一PWM信号PP与第二PWM信号PN,于PWM周期TP内,各自皆有相同数量的上升沿以及下降沿,因此调制输出信号DM的每一数值之间由于第一或第二PWM信号PP与PN的上升沿以及下降沿所造成的误差皆相同,因此可有效降低前述的符号间干扰(ISI)。其中第一预设数量与第二预设数量可为相同或不相同的数量。在一较佳实施例中,对应于调制输出信号DM的每一数值,第一PWM信号PP皆具有一且唯一的上升沿以及一且唯一的下降沿,且第二PWM信号PN皆具有一且唯一的上升沿以及一且唯一的下降沿。
需说明的是,前述的第一PWM信号PP以及第二PWM信号PN各自为2阶PWM信号,而第一PWM信号PP以及第二PWM信号PN的组合可对应代表前述调制输出信号DM的至少3阶PWM编码,以3阶PWM编码为例,当PP=1且PN=0时,代表一正阶码,当PP=0且PN=1时,代表一负阶码,而PP=0且PN=0时,则代表一零阶码(zero level code),在一完整的PWM周期TP内,所述的3阶PWM编码以正阶码、负阶码以及零阶码的工作比组合代表对应的调制输出信号DM。
请参阅图1B,图中显示本发明的数字模拟转换电路,其中解调电路(解调电路20)的一具体实施例,如图所示,解调电路20包括电流信号转换电路21以及滤波电路22。电流信号转换电路21根据第一与第二PWM信号PP与PN而产生对应的至少3阶的一电流输出信号IOUT,其中当第一与第二PWM信号PP与PN的组合为零阶码时(即PP=0且PN=0),电流输出信号IOUT为一零阶电流(zero level current),其中,该零阶电流的噪声显著小于其他阶电流(如对应于前述的正阶与负阶的电流)的噪声。就一观点而言,所述的零阶电流的噪声“显著小于”其他阶电流的噪声,是指当电流输出信号IOUT为零阶电流时,其噪声与其他阶电流的噪声有一定程度的差异,使得数字模拟转换电路的整体效能可提升例如但不限于一位或以上的分辨率或对应的信噪比。在一较佳实施例中,该零阶电流的噪声小于其他阶电流的噪声的1/5,而在一较佳的实施例中,该零阶电流的噪声小于其他阶电流的噪声的1/10。其中,使该零阶电流的噪声“显著小于”其他阶电流的噪声的方式,例如但不限于可通过降低该零阶电流的电平,使得零阶电流的噪声也随之降低,在一较佳实施例中,该零阶电流小于其他阶电流的1/10。而在一较佳的实施例中,该零阶电流大致上为0。需说明的是,在零阶电流并非大致为0的情况下,前述的正阶与负阶的电流可具有对应于零阶电流的偏移量(offset)。
请继续参阅图1B,滤波电路22用以将电流输出信号IOUT滤波以产生模拟输出信号AO。在一实施例中,滤波电路22可以省略。需说明的是,前述的电流输出信号IOUT可如图所示,包括一对全差动式电流输出信号的IOP以及ION,在其他实施例中,也可为非差动式的输出形式。
请同时参阅图2,图中显示本发明数字模拟转换电路的一实施例(例如对应于DAC电路1A与1B)的波形示意图,以4位的调制输出信号DM为例,其中调制输出信号DM具有一中间值,在一实施例中,该中间值可为例如但不限于图2中所示的DM=0,在其他实施例中,该中间值也可不为0;其中当调制输出信号DM等于该中间值时(如DM=0),第一PWM信号PP的工作比(duty)与第二PWM信号PN的工作比皆为一不为0的最小工作比,且第一与第二PWM信号PP与PN的组合为零阶码(zero level code)的工作比随着调制输出信号DM与中间值的差值的绝对值减少而增加;请继续参阅图2,本实施例中,PWM周期TP具有M个PWM时间区段(timeslot),本实施例中M=10,而于PWM周期TP内,第一与第二PWM信号PP与PN的组合为一零阶码的工作比(也即,PP=0且PN=0的总时间长度对比于PWM周期TP),在调制输出信号DM等于该中间值(DM=0)时为最大(也即(M-2)/M),换言之,此时第一与第二PWM信号PP与PN各自的工作比(PP=1或PN=1)皆为最小工作比(1/M),且如图2所示,第一与第二PWM信号PP与PN的组合为零阶码(PP=0且PN=0)的工作比随着调制输出信号DM与中间值的差值的绝对值减少而增加,举例而言,调制输出信号DM等于7时,前述零阶码(PP=0且PN=0)的工作比大致为最小(例如图中所示的(M-9)/M),而当调制输出信号DM大于0时,随着DM往0方向减少,前述零阶码(PP=0且PN=0)的工作比则随之增加,直到调制输出信号DM等于该中间值(DM=0)时为最大(也即(M-2)/M);而调制输出信号DM等于-8时,前述零阶码(PP=0且PN=0)的工作比为最小(也即(M-10)/M),而当调制输出信号DM小于0时,随着DM往0方向增加,前述零阶码(PP=0且PN=0)的工作比则随之增加,直到调制输出信号DM等于该中间值(DM=0)时为最大(也即(M-2)/M)。
换言之,根据本发明,在调制输出信号DM愈低时,前述零阶码(PP=0且PN=0)的工作比可愈大,而如前所述,本发明的电流信号转换电路(如电流信号转换电路21),其电流输出信号IOUT在零阶电流时的噪声显著小于其他阶电流的噪声,因此,当调制输出信号DM在相对低电平时,本发明可有效降低电流输出信号IOUT的噪声,因而可大幅提升DAC电路的效能,且如前所述,根据本发明,由于第一与第二PWM信号PP与PN皆具有相同的上升沿以及下降沿数量(图2的实施例中皆为一且唯一),可同时有效降低符号间干扰(ISI),因此,本发明可大幅提升数字模拟转换电路的整体效能。
需说明的是,图2仅以4位的调制输出信号DM为例,且仅显示部分调制输出信号DM数值的图标说明,具有其他位数的调制输出信号DM,或调制输出信号DM的其他数值可以此类推。
请继续参阅图2,从另一观点而言,在一实施例中,当调制输出信号DM大于该中间值(如DM=0)时,第一PWM信号PP的工作比(duty)随着调制输出信号DM与该中间值的差值增加而增加,而当该调制输出信号DM小于该中间值时,该第二PWM信号PN的工作比随着该调制输出信号与该中间值的差值的绝对值增加而增加。
需说明的是,前述零阶码(PP=0且PN=0)的工作比,随着调制输出信号DM与中间值的差值的绝对值减少而增加的方式,并不限于上述图2的举例,换言之,只要可使调制输出信号DM于相对低电平时,零阶码(PP=0且PN=0)的工作比增加,而降低电流输出信号IOUT的噪声,即符合本发明的精神。
值得注意的是,根据本发明,在一实施例中,如要以第一与第二PWM信号PP与PN,对N位(N为正整数)的调制输出信号DM以3阶PWM完整编码,则需将PWM周期TP等分为M=2(N-1)+2个PWM时间区段,以图2的实施例为例,其中DM为4位,图中示出完整的4位PWM编码,其中DM=-8~+7,则在PWM周期TP内,需有M=2(4-1)+2共10个PWM时间区段。
请参阅图3,图中显示本发明数字模拟转换电路的一实施例(例如对应于DAC电路1A与1B)的波形示意图,本实施例与图2相似,本实施例中,第一与第二PWM信号PP与PN,于PWM周期TP内,分别还包括一间隔时间区段(blank time slot)TB,使得于该PWM周期内,对应于调制输出信号DM的每一数值,第一PWM信号PP皆具有一且唯一的以及一且唯一的下降沿,且该第二PWM信号PN皆具有一且唯一的上升沿以及一且唯一的下降沿,间隔时间区段TB在一实施例中可减少第一与第二PWM信号PP与PN同时转换的次数,而在其他实施中,也可包含多个间隔时间区段。在一较佳实施例中,间隔时间区段TB的时间长度可与前述的PWM时间区段相同,因此,如要以第一与第二PWM信号PP与PN,对N位(N为正整数)的调制输出信号DM以3阶PWM完整编码,且包含一间隔时间区段TB,则需将PWM周期TP等分为M=2(N-1)+3个PWM时间区段,举例而言,请继续参阅图2,本实施例中调制输出信号DM为4位,且对调制输出信号DM的完整数值范围(也即DM=-8~+7)进行3阶PWM编码,则在PWM周期TP内,需有M=2(4-1)+3共11个PWM时间区段。
请参阅图4,图中显示本发明DAC电路中(例如DAC电路1B),电流信号转换电路的一实施例(电流信号转换电路21’)示意图,电流信号转换电路21’包括一电流源电路211以及转换开关S1-S6。电流源电路211用以产生一单位电流IU,在一实施例中,电流源电路211可包括如图所示的2电流源IP与IN,分别耦接于正负电源V+与V-,且各自用以产生前述的单位电流IU,而在一实施例中,IP或IN可省略其一。转换开关S1-S6,与电流源电路211耦接,其中第一与第二PWM信号PP与PN用以操作该S1-S6以切换单位电流IU的电流路径,而产生对应的至少3阶的电流输出信号IOUT。
举例而言,当第一与第二PWM信号PP与PN组合为(PP=1且PN=0)时,电流路径如实线箭头(例如代表电流输出信号IOP=+IU,而ION=-IU,此时转换开关S1与S2为ON,而其他转换开关为OFF),而当第一与第二PWM信号PP与PN组合为(PP=0且PN=1)时,电流路径如虚线箭头(例如代表电流输出信号IOP=-IU,而ION=+IU,此时转换开关S3与S4为ON,而其他转换开关为OFF),而当第一与第二PWM信号PP与PN组合为零阶码(PP=0且PN=0,此时转换开关S5与S6为ON,而其他转换开关为OFF)时,电流输出信号IOUT与该电流源电路211电性不连接(electrically disconnected)以产生前述的零阶电流,在此情况下,由于电流输出信号IOP与ION皆为0),使得零阶电流的噪声可显著小于其他阶电流(例如+IU或-IU)的噪声(例如可为10-5或更低)。其中转换开关S5与S6的控制信号Z可例如由第一与第二PWM信号PP与PN的逻辑运算而得。
需说明的是,在一实施例中,当第一与第二PWM信号PP与PN组合为零阶码时,也可控制电流信号转换电路21’不输出电流,而达成上述具有低噪声的零阶电流,此种情况也符合所述的“电性不连接”。
值得注意的是,前述由第一与第二PWM信号PP与PN组合而控制产生的至少3阶的电流输出信号IOUT,具有3阶PWM的特性,其对应于调制输出信号DM,如第2或3图所示的IOP。此外,在一实施例中,转换开关S5与S6可省略。
请参阅图5,图中显示本发明数字模拟转换(Digital to Analog Converter,DAC)电路的一实施例(DAC电路5)示意图,DAC电路5相似于前述图1B实施例的DAC电路1B,DAC电路5还包含一内插滤波电路50以及一三角积分调制(Sigma-Delta Modulation,SDM)电路60;内插滤波电路50用以将该数字输入信号DIN滤波且升频取样(up sampling)以产生一内插滤波信号DINT;而SDM电路60则用以将该内插滤波信号DINT进行三角积分调制以产生调制输出信号DM。DAC电路5可应用于例如但不限于激光唱片(Compact Disc,CD),或数字多功能激光视盘(Digital Versatile Disc,DVD)中的数字声频系统。
本实施例中,数字输入信号DIN可为一具有取样频率为FS的数字声频音源,而经过内插滤波电路50进行K倍升频取样后,内插滤波信号DINT与调制输出信号DM皆具有K*FS的取样频率(此时即对应于前述的PWM周期TP),本实施例中,SDM电路60可为一多位高幂次的三角积分调制电路,其可具有高效能的噪声转换函数(noise transfer function),在此情况下,调制输出信号DM为一多位的SDM取样数据;接着调制输出信号DM经过如前所述的至少3阶的PWM编码,使得第一与第二PWM信号PP与PN皆操作于M*K*FS的频率下,其中M为如前所述的PWM时间区段数。
值得注意的是,本实施例中,数字输入信号DIN经内插滤波电路以及SDM电路的调制后,其高效能的噪声转换函数可大幅提升基频信号的信噪比,而其输出的多位调制输出信号DM,经前述的具有相同上升或下降沿数量的PWM编码电路,以及于低输入电平时具有低噪声的电流信号转换电路,所转换输出的模拟信号,可消除符号间干扰,且可减少低输入电平时的噪声,因而具有极佳的效能,且因无需额外的ISI消除电路,因而可降低成本。
以上已针对较佳实施例来说明本发明,只是以上所述,仅为使本领域技术人员易于了解本发明的内容,并非用来限定本发明的权利范围。所说明的各个实施例,并不限于单独应用,也可以组合应用。此外,在本发明的相同精神下,本领域技术人员可以思及各种等效变化以及各种组合,举例来说,前述的实施例中,以电流信号转换电路将第一PWM信号PP与第二PWM信号转换成为3阶的连续PWM信号,在其他实施例中,也可以电压形式的转换电路实施,也可达成前述所有的功效。此外,根据本发明,并不限于将上述N位的调制输出信号DM所表示的全部数值范围(如-8~+7)进行PWM编码,也可仅对部分数值范围编码,在此情况下,上述的PWM时间区段M可相应调整。又例如,本发明所称“根据某信号进行处理或运算或产生某输出结果”,不限于根据该信号的本身,也包含于必要时,将该信号进行电压电流转换、电流电压转换、及/或比例转换等,之后根据转换后的信号进行处理或运算产生某输出结果。由此可知,在本发明的相同精神下,本领域技术人员可以思及各种等效变化以及各种组合,其组合方式甚多,在此不一一列举说明。因此,本发明的范围应涵盖上述及其他所有等效变化。
Claims (20)
1.一种数字模拟转换电路,用以将一数字输入信号转换成为一模拟输出信号,其中该数字模拟转换电路根据该数字输入信号而产生一数字形式的调制输出信号,其特征在于,该数字模拟转换电路包含:
一脉冲宽度调制编码电路,用以对该调制输出信号进行至少3阶的脉冲宽度调制编码而产生一第一脉冲宽度调制信号以及一第二脉冲宽度调制信号,其中,于一脉冲宽度调制周期内,对应于该调制输出信号的每一数值,该第一脉冲宽度调制信号皆具有一第一预设数量的上升沿以及下降沿,且该第二脉冲宽度调制信号皆具有一第二预设数量的上升沿以及下降沿,其中当该调制输出信号等于一中间值时,该第一脉冲宽度调制信号的工作比与该第二脉冲宽度调制信号的工作比皆为一大于0的最小工作比,且该第一与第二脉冲宽度调制信号的组合为一零阶码的工作比随着该调制输出信号与该中间值的差值的绝对值减少而增加;以及
一解调电路,用以根据该第一与第二脉冲宽度调制信号而产生该模拟输出信号。
2.如权利要求1所述的数字模拟转换电路,其中,该解调电路包括:
一电流信号转换电路,根据该第一脉冲宽度调制信号以及该第二脉冲宽度调制信号而产生对应的至少3阶的一电流输出信号,其中当该第一与第二脉冲宽度调制信号组合为一零阶码时,该电流输出信号为一零阶电流,其中该零阶电流的噪声小于其他阶电流的噪声的1/5;以及
一滤波电路,用以将该电流输出信号滤波以产生该模拟输出信号。
3.如权利要求2所述的数字模拟转换电路,其中,该零阶电流的噪声小于其他阶电流的噪声的1/10。
4.如权利要求2所述的数字模拟转换电路,其中,该零阶电流小于其他阶电流的1/10。
5.如权利要求1所述的数字模拟转换电路,其中:
该脉冲宽度调制编码电路为一3阶的脉冲宽度调制编码电路,且于该脉冲宽度调制周期内,对应于该调制输出信号的每一数值,该第一与第二脉冲宽度调制信号皆具有一且唯一的上升沿以及一且唯一的下降沿。
6.如权利要求1或2所述的数字模拟转换电路,其中:
当该调制输出信号大于该中间值时,该第一脉冲宽度调制信号的工作比随着该调制输出信号与该中间值的差值增加而增加,当该调制输出信号小于该中间值时,该第二脉冲宽度调制信号的工作比随着该调制输出信号与该中间值的差值的绝对值增加而增加。
7.如权利要求2所述的数字模拟转换电路,其中:
该电流信号转换电路包括:
一电流源电路,用以产生一单位电流;以及
多个转换开关,与该电流源电路耦接,其中该第一与第二脉冲宽度调制信号用以操作该多个转换开关以切换该单位电流的一电流路径,而产生对应的至少3阶的该电流输出信号,其中当该第一与第二脉冲宽度调制信号组合为该零阶码时,该电流输出信号与该电流源电路电性不连接以产生该零阶电流。
8.如权利要求1或2所述的数字模拟转换电路,其中,该第一与第二脉冲宽度调制信号于该脉冲宽度调制周期内分别具有一间隔时间区段,使得于该脉冲宽度调制周期内,对应于该调制输出信号的每一数值,该第一脉冲宽度调制信号皆具有该第一预设数量的上升沿以及下降沿,且该第二脉冲宽度调制信号皆具有该第二预设数量的上升沿以及下降沿。
9.如权利要求1或2所述的数字模拟转换电路,其中,该数字模拟转换电路还包含:
一内插滤波电路,用以将该数字输入信号滤波且升频取样以产生一内插滤波信号;以及
一三角积分调制(SDM)电路,用以将该内插滤波信号进行多位三角积分调制以产生该调制输出信号,其中该调制输出信号为一多位信号。
10.如权利要求1或2所述的数字模拟转换电路,其中,该调制输出信号为该数字输入信号。
11.一种数字模拟转换方法,用以将一数字输入信号转换成为一模拟输出信号,其特征在于,该数字模拟转换方法包含:
根据该数字输入信号而产生一数字形式的调制输出信号;
对该调制输出信号进行至少3阶的脉冲宽度调制编码而产生一第一脉冲宽度调制信号以及一第二脉冲宽度调制信号,其中,于一脉冲宽度调制周期内,对应于该调制输出信号的每一数值,该第一脉冲宽度调制信号皆具有一第一预设数量的上升沿以及下降沿,且该第二脉冲宽度调制信号皆具有一第二预设数量的上升沿以及下降沿,其中当该调制输出信号等于一中间值时,该第一脉冲宽度调制信号的工作比与该第二脉冲宽度调制信号的工作比皆为一大于0的最小工作比,且该第一与第二脉冲宽度调制信号的组合为一零阶码的工作比随着该调制输出信号与该中间值的差值的绝对值减少而增加;以及
根据该第一与第二脉冲宽度调制信号而产生该模拟输出信号。
12.如权利要求11所述的数字模拟转换方法,其中,产生该模拟输出信号的步骤包含:
根据该第一脉冲宽度调制信号以及该第二脉冲宽度调制信号而产生对应的至少3阶的一电流输出信号,其中当该第一与第二脉冲宽度调制信号组合为一零阶码时,该电流输出信号为一零阶电流,其中该零阶电流的噪声小于其他阶电流的噪声的1/5;以及
将该电流输出信号滤波以产生该模拟输出信号。
13.如权利要求12所述的数字模拟转换方法,其中,该零阶电流的噪声小于其他阶电流的噪声的1/10。
14.如权利要求12所述的数字模拟转换方法,其中,该零阶电流小于其他阶电流的1/10。
15.如权利要求11所述的数字模拟转换方法,其中,该脉冲宽度调制编码的步骤包含:
对该调制输出信号进行3阶的脉冲宽度调制编码,且于该脉冲宽度调制周期内,对应于该调制输出信号的每一数值,该第一与第二脉冲宽度调制信号皆具有一且唯一的上升沿以及一且唯一的下降沿。
16.如权利要求11或12所述的数字模拟转换方法,其中,产生该第一脉冲宽度调制信号以及该第二脉冲宽度调制信号的步骤还包括:
当该调制输出信号大于该中间值时,随着该调制输出信号与该中间值的差值增加而增加该第一脉冲宽度调制信号的工作比,当该调制输出信号小于该中间值时,随着该调制输出信号与该中间值的差值的绝对值增加而增加该第二脉冲宽度调制信号的工作比。
17.如权利要求12所述的数字模拟转换方法,其中,产生该电流输出信号的步骤包括:
以一电流源电路产生一单位电流;
以该第一与第二脉冲宽度调制信号操作多个转换开关而切换该单位电流的一电流路径,以产生对应的至少3阶的该电流输出信号,其中当该第一与第二脉冲宽度调制信号组合为该零阶码时,使该电流路径电性不连接于该电流输出信号,以产生该零阶电流。
18.如权利要求11或12所述的数字模拟转换方法,其中,该第一与第二脉冲宽度调制信号于该脉冲宽度调制周期内分别具有一间隔时间区段,使得于该脉冲宽度调制周期内,对应于该调制输出信号的每一数值,该第一脉冲宽度调制信号皆具有一第一预设数量的上升沿以及下降沿,且该第二脉冲宽度调制信号皆具有一第二预设数量的上升沿以及下降沿。
19.如权利要求11或12所述的数字模拟转换方法,其中,该数字模拟转换方法还包含:
将该数字输入信号滤波且升频取样以产生一内插滤波信号;以及
将该内插滤波信号进行多位三角积分调制(SDM)以产生该调制输出信号,其中该调制输出信号为一多位信号。
20.如权利要求11或12所述的数字模拟转换方法,其中,该调制输出信号为该数字输入信号。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710384570.9A CN108964666B (zh) | 2017-05-26 | 2017-05-26 | 数字模拟转换电路及其数字模拟转换方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710384570.9A CN108964666B (zh) | 2017-05-26 | 2017-05-26 | 数字模拟转换电路及其数字模拟转换方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN108964666A CN108964666A (zh) | 2018-12-07 |
CN108964666B true CN108964666B (zh) | 2022-02-01 |
Family
ID=64494221
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201710384570.9A Active CN108964666B (zh) | 2017-05-26 | 2017-05-26 | 数字模拟转换电路及其数字模拟转换方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN108964666B (zh) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102497710A (zh) * | 2011-12-30 | 2012-06-13 | 成都芯源系统有限公司 | Led移相调光电路及其方法 |
CN103780262A (zh) * | 2012-10-26 | 2014-05-07 | 硕呈科技股份有限公司 | 差动式内插脉冲宽度调变数字模拟转换装置及方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7952508B2 (en) * | 2009-09-02 | 2011-05-31 | Conexant Systems, Inc. | Noise-shaped scrambler for reduced out-of-band common-mode interference |
US8044690B2 (en) * | 2009-10-06 | 2011-10-25 | Conexant Systems, Inc. | System and method for clock-synchronized triangular waveform generation |
-
2017
- 2017-05-26 CN CN201710384570.9A patent/CN108964666B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102497710A (zh) * | 2011-12-30 | 2012-06-13 | 成都芯源系统有限公司 | Led移相调光电路及其方法 |
CN103780262A (zh) * | 2012-10-26 | 2014-05-07 | 硕呈科技股份有限公司 | 差动式内插脉冲宽度调变数字模拟转换装置及方法 |
Also Published As
Publication number | Publication date |
---|---|
CN108964666A (zh) | 2018-12-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1872477B1 (en) | System and method for tri-level logic data shuffling for oversampling data conversion | |
US10547323B2 (en) | Signal processing device and method | |
CN101964663A (zh) | 分段数模转换器 | |
US20100066580A1 (en) | Nonlinear Mapping in Digital-to-Analog and Analog-to-Digital Converters | |
US10833697B2 (en) | Methods and circuits for suppressing quantization noise in digital-to-analog converters | |
US20140219391A1 (en) | High dynamic range amam predistortion | |
US9853658B1 (en) | Digital to analog converter circuit and digital to analog conversion method | |
US9100041B1 (en) | Flash converter capacitance reduction method | |
CN108964666B (zh) | 数字模拟转换电路及其数字模拟转换方法 | |
US9331710B1 (en) | Method and apparatus for encoding digital data into an oversampling digital to analog converter | |
JP4887875B2 (ja) | ダイナミック・エレメント・マッチング方法及び装置 | |
JP2015109640A (ja) | マルチ状態スイッチモード電力増幅器システムおよびその動作方法 | |
US10326469B1 (en) | Segmented digital-to-analog converter (DAC) | |
Kumar et al. | Multi-channel analog-to-digital conversion using a delta-sigma modulator without reset and a modulated-sinc-sum filter | |
US7663525B2 (en) | Digital to analog converter and conversion method | |
US6549152B1 (en) | 1-bit digital-analog converter to convert digital information into current and voltage pulses | |
JP5768072B2 (ja) | D/a変換器およびデルタシグマ型d/a変換器 | |
CN102545905A (zh) | 数模转换器 | |
JP2006345524A (ja) | 変換器及び変換方法 | |
Colodro et al. | Correction of errors and harmonic distortion in pulse-width modulation of digital signals | |
CN103684452A (zh) | 一种动态单元匹配的方法和装置 | |
CN214337891U (zh) | 电子电路以及西格玛-德尔塔模数转换器电路 | |
CN112187280B (zh) | 具有量化反馈回路中的改进的线性度的调制器 | |
Kimura et al. | Continuous-time delta-sigma modulator using vector filter in feedback path to reduce effect of clock jitter and excess loop delay | |
TWI603589B (zh) | 差動式脈衝振幅波寬度調變數位類比轉換裝置及其信號輸出的編碼方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |