JP2015109640A - マルチ状態スイッチモード電力増幅器システムおよびその動作方法 - Google Patents

マルチ状態スイッチモード電力増幅器システムおよびその動作方法 Download PDF

Info

Publication number
JP2015109640A
JP2015109640A JP2014217007A JP2014217007A JP2015109640A JP 2015109640 A JP2015109640 A JP 2015109640A JP 2014217007 A JP2014217007 A JP 2014217007A JP 2014217007 A JP2014217007 A JP 2014217007A JP 2015109640 A JP2015109640 A JP 2015109640A
Authority
JP
Japan
Prior art keywords
smpa
output
signal
drive signal
smpa branch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014217007A
Other languages
English (en)
Other versions
JP6683390B2 (ja
Inventor
ナナン ジャン−クリストフ
Nanan Jean-Christophe
ナナン ジャン−クリストフ
ブニー ジャン−ジャック
Bouny Jean-Jacques
ブニー ジャン−ジャック
カッサン セドリック
Cassan Cedric
カッサン セドリック
シュタウディンガー ジョセフ
Staudinger Joseph
シュタウディンガー ジョセフ
ボラトン ユーグ
Beaulaton Hugues
ボラトン ユーグ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
Freescale Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Freescale Semiconductor Inc filed Critical Freescale Semiconductor Inc
Publication of JP2015109640A publication Critical patent/JP2015109640A/ja
Application granted granted Critical
Publication of JP6683390B2 publication Critical patent/JP6683390B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/217—Class D power amplifiers; Switching amplifiers
    • H03F3/2178—Class D power amplifiers; Switching amplifiers using more than one switch or switching amplifier in parallel or in series
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/211—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/217—Class D power amplifiers; Switching amplifiers
    • H03F3/2171—Class D power amplifiers; Switching amplifiers with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/217—Class D power amplifiers; Switching amplifiers
    • H03F3/2175—Class D power amplifiers; Switching amplifiers using analogue-digital or digital-analogue conversion
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/217—Class D power amplifiers; Switching amplifiers
    • H03F3/2176—Class E amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H03F3/245—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/60—Amplifiers in which coupling networks have distributed constants, e.g. with waveguide resonators
    • H03F3/602—Combinations of several amplifiers
    • H03F3/604—Combinations of several amplifiers using FET's
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/72—Gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0675—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy
    • H03M1/0678—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy using additional components or elements, e.g. dummy components
    • H03M1/068—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy using additional components or elements, e.g. dummy components the original and additional components or elements being complementary to each other, e.g. CMOS
    • H03M1/0682—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy using additional components or elements, e.g. dummy components the original and additional components or elements being complementary to each other, e.g. CMOS using a differential network structure, i.e. symmetrical with respect to ground
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/09—A balun, i.e. balanced to or from unbalanced converter, being present at the output of an amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/537—A transformer being used as coupling element between two amplifying stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/541—Transformer coupled at the output of an amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/20—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F2203/21—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F2203/211—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
    • H03F2203/21106—An input signal being distributed in parallel over the inputs of a plurality of power amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/20—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F2203/21—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F2203/211—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
    • H03F2203/21142—Output signals of a plurality of power amplifiers are parallel combined to a common output
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/20—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F2203/21—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F2203/211—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
    • H03F2203/21145—Output signals are combined by switching a plurality of paralleled power amplifiers to a common output
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/20—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F2203/21—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F2203/211—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
    • H03F2203/21157—A filter circuit being added at the output of a power amplifier stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/74—Simultaneous conversion
    • H03M1/78—Simultaneous conversion using ladder network

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Amplifiers (AREA)

Abstract

【課題】効率および性能の両方を最適化した増幅器を提供する。【解決手段】Ｎ個のブランチを備え、Ｎは１よりも大きく、各ブランチは、増幅器が合計２?Ｎ個の駆動信号入力部を有するための２つの駆動信号入力部と、増幅器が合計Ｎ個のブランチ出力部を有するための１つのブランチ出力部とを含み、２つの駆動信号入力部において受信される駆動信号の第１の組合せに応じて、各ブランチは出力部において、第１の電圧レベルのブランチ出力信号を生成するように構成されている。２つの駆動信号入力部において駆動信号の第１と異なる第２の組合せの受信に応じて、各ブランチは、出力部において、第１と異なる第２の電圧レベルのブランチ出力信号を生成するように構成されている。【選択図】図１

Description

実施形態は、概してスイッチモード電力増幅器およびその動作方法に関する。
無線周波数（ＲＦ）による無線通信は、基本的に、デジタルベースバンド情報を、空気を媒体として送信および受信するのに適した高電力変調ＲＦ信号に変換することを伴う。任意のＲＦ通信システムにおいて、システムの電力増幅器は、通信されることになる信号を、信号が送信のためにアンテナに提供される前に増幅するにあたって重要な役割を担う。様々な一般的なタイプの電力増幅器がＲＦ通信に使用されており、最も一般的なタイプは、アナログ設計（たとえば、Ａ級、Ｂ級、ＡＢ級、およびＣ級）またはスイッチング設計（たとえば、Ｄ級およびＥ級）を有するものとして分類されている。
なお、並列に結合された電界効果トランジスタからの出力信号を組合せるための装置およびその方法について、特許文献１に記載されている。
米国特許第４，９９４，７６０号明細書
電力増幅器は、送信システムによって消費される総電力の相当部分を消費する傾向にある。それゆえ、電力増幅器の効率（すなわち、増幅器出力信号の電力を、増幅器によって消費される総電力で除算した値）は、設計者が一貫して増大させようと努めている増幅器品質である。しかしながら、増幅器性能を考慮することも重要であり、理論効率が高い多くの増幅器設計は、特徴として性能が低くなっている場合がある。たとえば、理論効率が相対的に高いいくつかの級の増幅器は、線形性、歪み、帯域幅などに関して相対的に性能が劣る場合がある。ＲＦ電力増幅器の効率および性能の両方を最適化することが強く所望されているため、ＲＦ電力増幅器の設計者は、より効率的でより性能の高い増幅器設計を開発するよう努力し続けている。
上記問題点を解決するために、請求項１に記載の発明は、増幅器であって、Ｎ個のスイッチモード電力増幅器（ＳＭＰＡ）ブランチを備え、Ｎは１よりも大きく、各ＳＭＰＡブランチは、２つの駆動信号入力部であって、それによって、前記増幅器が合計２×Ｎ個の駆動信号入力部を有する、２つの駆動信号入力部と、１つのＳＭＰＡブランチ出力部であって、それによって、前記増幅器が合計Ｎ個のＳＭＰＡブランチ出力部を有する、１つのＳＭＰＡブランチ出力部とを含み、前記２つの駆動信号入力部において受信される駆動信号が第１の組合せであることに応答して、各ＳＭＰＡブランチは、前記ＳＭＰＡブランチ出力部において、第１の電圧レベルのＳＭＰＡブランチ出力信号を生成するように構成されており、前記２つの駆動信号入力部において駆動信号の前記第１の組合せと異なる第２の組合せを受信することに応答して、各ＳＭＰＡブランチは、前記ＳＭＰＡブランチ出力部において、前記第１の電圧レベルと異なる第２の電圧レベルのＳＭＰＡブランチ出力信号を生成するように構成されている、増幅器を備えることを要旨とする。
請求項１４に記載の発明は、増幅器であって、１つの無線周波数（ＲＦ）信号入力部および２×Ｎ個の駆動信号出力部を有するモジュールであって、Ｎは１よりも大きく、前記モジュールは、前記ＲＦ信号入力部においてＲＦ入力信号を受信し、前記ＲＦ入力信号をサンプリングして、結果として一連のサンプルを得て、前記２×Ｎ個の駆動信号出力部において、Ｎ個のスイッチモード電力増幅器（ＳＭＰＡ）ブランチの各々に駆動信号を提供するように構成されており、任意の所与の時点における前記駆動信号の状態は、前記一連のサンプルのうちの１つのサンプルの大きさに基づく、モジュールと、前記Ｎ個のＳＭＰＡブランチであって、各ＳＭＰＡブランチは、２つの駆動信号入力部であって、各駆動信号入力は前記２×Ｎ個の駆動信号出力部のうちの異なる駆動信号出力部に結合されている、２つの駆動信号入力と、１つのＳＭＰＡブランチ出力部であって、それによって、前記増幅器が合計Ｎ個のＳＭＰＡブランチ出力部を有する、１つのＳＭＰＡブランチ出力部とを含み、前記２つの駆動信号入力部において受信される駆動信号が第１の組合せであることに応答して、各ＳＭＰＡブランチは、前記ＳＭＰＡブランチ出力部において、第１の電圧レベルのＳＭＰＡブランチ出力信号を生成するように構成されており、前記２つの駆動信号入力部において駆動信号の前記第１の組合せと異なる第２の組合せを受信することに応答して、各ＳＭＰＡブランチは、前記ＳＭＰＡブランチ出力部において、前記第１の電圧レベルと異なる第２の電圧レベルの前記ＳＭＰＡブランチ出力信号を生成するように構成されている、前記Ｎ個のＳＭＰＡブランチと、Ｎ個の合成器入力部および１つの合成器出力部を有する合成器であって、前記合成器入力部の各々は、前記Ｎ個のＳＭＰＡブランチ出力部の異なるＳＭＰＡブランチ出力部に結合されており、前記合成器は、前記Ｎ個のＳＭＰＡブランチのすべてからの前記ＳＭＰＡブランチ出力信号を合成して、前記合成器出力部において、合成出力信号を生成するように構成されており、前記合成出力信号は、任意の所与の時点において、２×Ｎ＋１個の量子化状態のうちの１つの状態を有する、合成器とを備える、増幅器を備えることを要旨とする。
請求項１８に記載の発明は、増幅器によって実行される、経時変化する信号を増幅するための方法であって、前記方法は、前記増幅器のＮ個のスイッチモード電力増幅器（ＳＭＰＡ）ブランチによって駆動信号の組合せを受信するステップであって、Ｎは１よりも大きく、各ＳＭＰＡブランチは、２つの駆動信号入力部であって、それによって、前記増幅器が合計２×Ｎ個の駆動信号入力部を有する、２つの駆動信号入力部と、１つのＳＭＰＡブランチ出力部であって、それによって、前記増幅器が合計Ｎ個のＳＭＰＡブランチ出力部を有する、１つのＳＭＰＡブランチ出力部と含む、受信するステップと、前記２つの駆動信号入力部において駆動信号の第１の組合せを受信することに応答して、各ＳＭＰＡブランチによって、前記ＳＭＰＡブランチ出力部において、第１の電圧レベルのＳＭＰＡブランチ出力信号を生成するステップと、前記２つの駆動信号入力部において駆動信号の前記第１の組合せと異なる第２の組合せを受信することに応答して、各ＳＭＰＡブランチによって、前記ＳＭＰＡブランチ出力部において、前記第１の電圧レベルと異なる第２の電圧レベルの前記ＳＭＰＡブランチ出力信号を生成するステップとを備える、方法を備えることを要旨とする。
例示的な一実施形態に応じた、マルチ状態スイッチモード電力増幅器（ＳＭＰＡ）システムの概略図。 ３つのブランチ（枝部）のＳＭＰＡシステムの一実施形態に提供されると、ＳＭＰＡシステムに、その出力信号を７つの出力電圧レベルのうちの１つに振幅変調させる第１の例の増幅器制御ビットコードを示すテーブル。 例示的な一実施形態に応じた、３つのブランチのＳＭＰＡシステムの７つの例示的な出力電圧レベルを示すグラフ。 ４つのブランチのＳＭＰＡシステムの一実施形態に提供されると、ＳＭＰＡシステムに、その出力信号を９つの出力電圧レベルのうちの１つに振幅変調させる一例の増幅器制御ビットコードを示すテーブル。 例示的な一実施形態に応じた、４つのブランチのＳＭＰＡシステムの９つの例示的な出力電圧レベルを示すグラフ。 例示的な一実施形態に応じた、マルチ状態ＳＭＰＡシステムを動作させるための方法のフローチャート。
本明細書に記載する実施形態は、スイッチモード電力増幅器（ＳＭＰＡ）システムおよびその動作方法を含み、これらは、無線周波数（ＲＦ）信号などの経時変化する信号を増幅するように構成されている。本質的に、本明細書に記載するＳＭＰＡシステム実施形態は、ＲＦデジタル−アナログコンバータ（ＤＡＣ）機能を実装する。より具体的には、本明細書に記載するＳＭＰＡシステム実施形態は、複数の並列なＳＭＰＡブランチ（枝部）を駆動するために、ＲＦ信号が符号化される前にオーバーサンプリングおよび量子化される通信システム内で使用するのに特に適し得る。各ＳＭＰＡブランチは、ＳＭＰＡブランチのＳＭＰＡ（たとえば、トランジスタ）に提供される駆動信号に基づいて直流（ＤＣ）入力電圧を増幅出力信号に変換するように構成されている。ＳＭＰＡシステムはさらに、複数の電圧レベルまたは状態間で変調され得る電圧レベルを有するＲＦ出力信号を生成するために、複数のＳＭＰＡブランチからの出力信号を組合せる。結果生じるＲＦ出力信号は、再構成フィルタを用いて再構成され得る。
下記により詳細に説明するように、ＳＭＰＡシステム内で利用されるＳＭＰＡ「ブランチ」の数Ｎにより、量子化出力信号の状態の数Ｍが決まる。より具体的には、量子化出力信号の状態の数Ｍは、一実施形態において、少なくとも２×Ｎ＋１に等しい。様々な実施形態に応じて、Ｎは１よりも大きい任意の整数であり得るが、Ｎはまた、（あまり有用でない可能性はあるものの）１ほどに小さくてもよい。たとえば、Ｎ＝２である場合、ＳＭＰＡシステムの一実施形態は、少なくとも５つの別個の量子化状態を有する出力信号を生成することが可能である。同様に、Ｎ＝３である場合、ＳＭＰＡシステムの一実施形態は、少なくとも７つの別個の量子化状態を有する出力信号を生成することが可能であり、Ｎ＝４である場合、ＳＭＰＡシステムの一実施形態は、少なくとも９つの別個の量子化状態を有する出力信号を生成することが可能であり、以下同様である。ＳＭＰＡブランチの数は、任意であると考えられてもよい。より多数のブランチが、より高いコード化効率をもたらすことができるため、有利であり得る。しかしながら、より多数のブランチを有するシステムは、その性質によって、より少数のブランチを有するシステムよりも大型であり、より複雑になる。いずれの場合も、本発明の主題は、任意の数のＳＭＰＡブランチを有するシステムの実施形態を含むように意図されている。
図１は、例示的な一実施形態に応じた、マルチ状態ＳＭＰＡシステム１００の概略図である。ＳＭＰＡシステム１００は、量子化器／符号化器（ＱＥ）モジュール１１０と、Ｎ個のＳＭＰＡブランチ１２０、１２１、１２２と、出力合成器１６０と、再構成フィルタ１９２とを含む。下記により詳細に説明するように、各ＳＭＰＡブランチ１２０〜１２２は、一実施形態において、Ｄ級プッシュプル増幅器の形態で実装されてもよい。より具体的には、図１に示すＳＭＰＡブランチ１２０〜１２２の実施形態の回路トポロジは、一般的な電圧モードＤ級増幅器のものと一致する。しかしながら、下記により詳細に説明するように、入力信号駆動は、Ｄ級増幅器の従来の入力信号駆動とは異なる。図１は、ＳＭＰＡシステム１００を、３つのＳＭＰＡブランチ１２０〜１２２を含む（Ｎ＝３）ものとして示しているが、ＳＭＰＡシステムの他の実施形態は、３つよりも多いまたは少ないＳＭＰＡブランチを含んでもよいことを理解されたい。ＳＭＰＡシステムの一実施形態の明快な例を説明するために、図１〜図３は、３つのブランチのＳＭＰＡシステム（たとえば、図１のＳＭＰＡシステム１００）に関連して説明される。しかしながら、本明細書における記載に基づいて、Ｎは任意の実効的な整数であってもよい（たとえば、２以上１０以下の整数であるが、Ｎはまた、１０より大きくてもよい）ことを、当業者であれば理解されるであろう。
ＱＥモジュール１１０は、入力ノード１０２においてＲＦ入力信号を受信し、一連のサンプルを生成するために信号をサンプリングするように構成されている。たとえば、ＱＥモジュール１１０は、ＲＦ入力信号の電圧の大きさを周期的にサンプリングし、測定されたＲＦ信号の大きさを示すサンプル（あるサンプリングレートにおける）を生成するように構成されてもよい。代替的に、ＱＥモジュール１１０は、ＲＦ入力信号の電圧をサンプリングするように構成されてもよい。いずれの手法においても、ＱＥモジュール１１０は本質的に、そのサンプリングレートにおいてＲＦ入力信号をサンプリングするように構成されている。一実施形態に応じて、サンプリングレートは、ＲＦ信号の基本周波数よりも高い。より具体的には、サンプリングレートは、少なくともナイキストサンプリング定理を満たす程度に十分高くなるように選択される。特定の一実施形態に応じて、サンプリングレートは、ＲＦ信号の基本周波数の約４倍である。代替の実施形態において、サンプリングレートはより高くてもよく、またはより低くてもよい（たとえば、基本周波数の約２倍程度の低さであってもよい）。ＱＥモジュール１１０は、たとえば、シグマデルタＡＤＣなどのアナログ−デジタルコンバータ（ＡＤＣ）を使用してサンプリングを実行してもよいが、他のタイプのＡＤＣが使用されてもよい。
一実施形態に応じて、ＱＥモジュール１１０は、一連の量子化デジタル値を生成するために、一連のサンプル内のサンプルを量子化するようにさらに構成されており、量子化デジタル値の量子化状態の数は、出力信号量子化状態の数（たとえば、一実施形態において、少なくとも２×Ｎ＋１）に対応する。ＱＥモジュール１１０は、各ビットがシステムの別個の電力増幅器（ＰＡ）１２３〜１２８に対する駆動信号に対応するマルチビット符号化値を生成するために、各量子化デジタル値を符号化するようにさらに構成されている。従って、３つのＳＭＰＡブランチ１２０〜１２２および６つの対応するＰＡ１２３〜１２８を含むシステム１００において、各符号化値は少なくとも６ビットを含んでもよい。各符号化値に対応する駆動信号は、ＳＭＰＡブランチ１２０〜１２２の駆動信号入力１４１〜１４６に実質的に並列に提供される。一実施形態に応じて、また後により詳細に説明するように、駆動信号は、後に位相変換器１６５、１６６によって適用される位相シフト、および、出力合成器１６０内で生じる位相シフトを補償するために、駆動信号入力１４１〜１４６に提供されるときに位相オフセットを有してもよく、「実質的に並列に」という用語は、駆動信号の提供が位相オフセットされている場合があることを反映するように意図されている。
各ＳＭＰＡブランチ１２０〜１２２は、相補的なＰＡの対（すなわち、対１２３、１２４、対１２５、１２６、および対１２７、１２８）を含む。ＰＡ１２３〜１２８の各々は、たとえば、１つ以上の電界効果トランジスタ（ＦＥＴ）（たとえば、金属酸化膜半導体ＦＥＴ（ＭＯＳＦＥＴ））またはバイポーラトランジスタを含んでもよい。本明細書において、各対の中のＰＡ１２３〜１２８は、記号表示「Ａ」および「Ｂ」を使用して互いから区別される。さらに、異なるＳＭＰＡブランチ１２０〜１２２の中のＰＡ１２３〜１２８は本明細書において、記号表示「−１」、「−２」、および「−Ｎ」を使用して互いから区別される。従って、たとえば、第１のＰＡブランチ１２０の２つのＰＡ１２３、１２４は「ＰＡ Ａ−１」１２３および「ＰＡ Ｂ−１」１２４と指定され、第２のＰＡブランチ１２１の２つのＰＡ１２５、１２６は「ＰＡ Ａ−２」１２５および「ＰＡ Ｂ−２」１２６と指定され、第ＮのＰＡブランチ１２０の２つのＰＡ１２７、１２８は「ＰＡ Ａ−Ｎ」１２７および「ＰＡ Ｂ−Ｎ」１２８と指定される。さらに、各ＰＡ１２３〜１２８は単一の増幅器段を含むものとして示されているが、各ＰＡ１２３〜１２８は、様々な実施形態において、所望の出力電力レベルに達するための複数の直列接続増幅器段（たとえば、前置増幅器および終段増幅器を含む）を有して実装されてもよい。
各ＰＡ１２３〜１２８は、ＳＭＰＡブランチ１２０〜１２２に関連付けられている２つの駆動信号入力１４１〜１４６のうちの１つと、２つのＰＡ出力ノード（ラベリングなし）のうちの１つとの間に結合されている。より具体的には、図１に示すように、第１のＳＭＰＡブランチ１２０は、駆動信号入力１４１と第１のＰＡ出力ノードとの間に結合されているＰＡ Ａ−１ １２３と、駆動信号入力１４２と第２のＰＡ出力ノードとの間に結合されているＰＡ Ｂ−１ １２４とを含む。同様に、第２のＳＭＰＡブランチ１２１は、駆動信号入力１４３と第３のＰＡ出力ノードとの間に結合されているＰＡ Ａ−２ １２５と、駆動信号入力１４４と第４のＰＡ出力ノードとの間に結合されているＰＡ Ｂ−２ １２６とを含む。最後に、第Ｎの（たとえば、第３の）ＳＭＰＡブランチ１２２は、駆動信号入力１４５と第５のＰＡ出力ノードとの間に結合されているＰＡ Ａ−Ｎ １２７と、駆動信号入力１４６と第６のＰＡ出力ノードとの間に結合されているＰＡ Ｂ−Ｎ １２８とを含む。加えて、各ＳＭＰＡブランチ１２０〜１２２は、ＤＣ電圧入力１３０、１３１、１３２を通じてＤＣ電圧ＶＤＤを受け取る。
一実施形態に応じて、ＳＭＰＡブランチ１２０内のＰＡ１２３と、ＰＡ１２４とは寸法（Ｓｉｚｅ）が等しく、ＳＭＰＡブランチ１２１内のＰＡ１２５と、ＰＡ１２６とは寸法が等しく、ＳＭＰＡブランチ１２２内のＰＡ１２７と、ＰＡ１２８とは寸法が等しい。しかしながら、一実施形態に応じて、異なるＳＭＰＡブランチ１２０〜１２２内のＰＡ１２３〜１２８は互いに寸法が異なる。たとえば、ＰＡ１２３〜１２８の相対寸法比は、ａ）ＳｉｚｅＰＡ Ａ−１ １２３＝ＳｉｚｅＰＡ Ｂ−１ １２４＝１、ｂ）ＳｉｚｅＰＡ Ａ−２ １２５＝ＳｉｚｅＰＡ Ｂ−２ １２６＝２、およびｃ）ＳｉｚｅＰＡ Ａ−Ｎ １２７＝ＳｉｚｅＰＡ Ｂ−Ｎ １２８＝３／２であってもよい。言い換えれば、ＳＭＰＡブランチ１２１内のＰＡ１２５、１２６の寸法はＳＭＰＡブランチ１２０内のＰＡ１２３、１２４の寸法の２倍であり、ＳＭＰＡブランチ１２２内のＰＡ１２７、１２８の寸法はＳＭＰＡブランチ１２０内のＰＡ１２３、１２４の寸法の１．５倍である。代替の実施形態において、ＰＡ１２３〜１２８の寸法比は、上記に与えられた例とは異なってもよく、または、異なるＳＭＰＡブランチ１２０〜１２２内のＰＡ１２３〜１２８の寸法が等しくてもよい。
一実施形態に応じて、各ＳＭＰＡブランチ１２０〜１２２は、図１に示すように、Ｄ級増幅器構造を有する。より具体的には、各ＳＭＰＡブランチ１２０〜１２２はタップ付き変圧器１６２、１６３、１６４（たとえば、センタータップ付き変圧器またはバラン）とともに、上述のように、一対のＰＡ１２３〜１２８を含む。一実施形態に応じて、各変圧器１６２〜１６４は、第１のコイルであって、その第１の端子が各ＳＭＰＡブランチ１２０〜１２２のＰＡ１２３、１２５、１２７の第１の増幅器の出力に結合されており、第２の端子が各ＳＭＰＡブランチ１２０〜１２２のＰＡ１２４、１２６、１２８の第２の増幅器の出力に結合されている、センタータップ付きの第１のコイルを含む。加えて、各変圧器１６２〜１６４は、第１のコイルと誘導結合されている第２のコイルであって、各ＳＭＰＡブランチ１２０〜１２２のＳＭＰＡブランチ出力１５１、１５２、１５３に結合されている第１の端子と、電圧基準（たとえば、グランド）に結合されている第２の端子とを含む第２のコイルを含む。各変圧器１６２〜１６４の巻数比は、ＳＭＰＡブランチ出力１５１〜１５３において所望の出力電圧を生成するように選択される。たとえば、巻数比は２：１または任意の他の比であってもよい。加えて、電圧入力１３０〜１３２を通じてＳＭＰＡブランチ１２０〜１２２に供給される各入力ＤＣ電圧は、一実施形態に応じて、変圧器１６２〜１６４の第１のコイルのセンタータップにおいて提供される。
一実施形態に応じて、各ＰＡ１２３〜１２８のトランジスタは、線形領域においては動作されるのではなく、飽和領域（すなわち、完全に「オン」にスイッチされる）または非アクティブ（すなわち、完全に「オフ」にスイッチされる）のいずれかにおいて、駆動信号入力１４１〜１４６に供給される駆動信号を介して動作される。さらに、各ＳＭＰＡブランチ１２０〜１２２のＰＡ１２３〜１２８はプッシュプルの対として動作され、ＳＭＰＡブランチ出力１５１〜１５３において生成される出力信号の電圧は、ＰＡ１２３〜１２８に対する駆動信号（すなわち、駆動信号入力１４１〜１４６において提供される駆動信号）の状態、および、電圧入力１３０〜１３２を通じて供給される入力ＤＣ電圧の大きさに応じて決まる。より具体的には、一実施形態において、ＳＭＰＡブランチ１２０〜１２２内の両方のＰＡが実質的にオフであり、従って、ＳＭＰＡブランチ出力１５１〜１５３において実質的にゼロ電圧が生成されるように、または、ＳＭＰＡブランチ１２０〜１２２内の他方のＰＡが飽和領域において動作している（すなわち、完全に「オン」である）間に、ＳＭＰＡブランチ１２０〜１２２内のＰＡのうちの一方が実質的にオフであり、従って、ＳＭＰＡブランチ出力１５１〜１５３において（いずれのＰＡが駆動されているかに応じて）正電圧信号もしくは負電圧信号のいずれかが生成されるように、ＰＡ１２３〜１２８は駆動される。たとえば、「Ａ」のＰＡのうちの１つ（たとえば、ＰＡ１２３、１２５、１２７のうちの１つ）が駆動され飽和した（一方でその対の「Ｂ」のＰＡ１２４、１２６、１２８は駆動されない）とき、ＳＭＰＡブランチ１２０〜１２２は正の正規化電圧を有する出力信号を生成することになる。逆に、「Ｂ」のＰＡのうちの１つ（たとえば、ＰＡ１２４、１２６、１２８のうちの１つ）が駆動され飽和した（一方でその対の「Ａ」のＰＡ１２３、１２５、１２６は駆動されない）とき、ＳＭＰＡブランチ１２０〜１２２は負の正規化電圧を有する出力信号を生成することになる。最後に、「Ａ」、「Ｂ」のＰＡ１２１〜１２８のいずれも駆動されないとき、ＳＭＰＡブランチ１２０〜１２２は実質的にゼロ電圧を有する出力信号を生成することになる。
説明を容易にするために、各駆動信号（たとえば、駆動信号入力１４１〜１４６の１つにおいて提供される信号）は、任意の所与の時点において２つの電圧レベルまたは状態、すなわち、１）信号の供給先であるＰＡのトランジスタが、実質的に非導通、すなわち完全に「オフ」となるようにする駆動信号に対応する第１の状態ＳＯＦＦ、および２）信号の供給先であるＰＡのトランジスタが、飽和領域において動作する、または実質的に導通、すなわち完全に「オン」となるようにする駆動信号に対応する第２の状態ＳＯＮのうちの一方を有するものとして本明細書において説明されている。加えて、各出力信号の電圧（たとえば、ＳＭＰＡブランチ出力１５１〜１５３における各信号の電圧）は、正規化値を有して示されてもよく、これは、電圧が１）実質的にゼロ（「０」）、２）正電圧レベル（「１」）、または３）負電圧レベル（「−１」）のいずれかであることを示す。下記テーブル１は、一実施形態に応じた、単一のＳＭＰＡブランチ（たとえば、ＳＭＰＡブランチ１２０）の２つの駆動信号入力（たとえば、駆動信号入力１４１および１４２）に供給される駆動信号値の組合せと、そのＳＭＰＡブランチ出力（たとえば、ＳＭＰＡブランチ出力１５１）においてＳＭＰＡブランチによって生成されることになる、対応する正規化出力電圧の値とを示す真理値表である。
前述のように、ＱＥモジュール１１０は、ＲＦ入力信号をオーバーサンプリングして一連のサンプルを生成し、各サンプルを量子化して一連の量子化デジタル値を生成し、各量子化デジタル値を符号化して、各ビットがシステムのＰＡ１２３〜１２８の別個のものに対する駆動信号に対応するマルチビット符号化値を生成する。たとえば、６ビット符号化値について、第１のビット（たとえば、最上位ビット（ＭＳＢ））は駆動信号入力１４１（従って「Ａ」のＰＡ１２３）に対する駆動信号に対応してもよく、第２のビット（たとえば、隣接するより下位のビット）は駆動信号入力１４２（従って「Ｂ」のＰＡ１２４）に対する駆動信号に対応してもよく、第３のビット（たとえば、次に隣接するより下位のビット）は駆動信号入力１４３（従って「Ａ」のＰＡ１２５）に対する駆動信号に対応してもよく、第４のビット（たとえば、次に隣接するより下位のビット）は駆動信号入力１４４（従って「Ｂ」のＰＡ１２６）に対する駆動信号に対応してもよく、第５のビット（たとえば、次に隣接するより下位のビット）は駆動信号入力１４５（従って「Ａ」のＰＡ１２７）に対する駆動信号に対応してもよく、第６のビット（たとえば、最下位ビット（ＬＳＢ））は駆動信号入力１４６（従って「Ｂ」のＰＡ１２８）に対する駆動信号に対応してもよい。符号化値ビット対駆動信号についての他のマッピングが使用されてもよいが、本明細書においては例示を目的として上記のマッピングを使用する。
システム１００の動作中、ＱＥモジュール１１０によって駆動信号入力１４１〜１４６に並列に提供される駆動信号の組合せは、システム１００によって次の処理されるべき符号化値によって決まる。より具体的には、たとえば、ＱＥモジュール１１０が、サンプルを生成し、サンプルを量子化して量子化デジタル値を生成し、量子化デジタル値を、量子化デジタル値の大きさに対応する特定の符号化値（たとえば、６ビット値）に変換してもよい。ＱＥモジュール１１０は、その後、符号化値に従って駆動信号を生成してもよい。たとえば、ＱＥモジュール１１０が「１０１０１０」の符号化値に基づいて駆動信号を生成しているとき、これらのビットは駆動信号入力１４１〜１４６に提供される駆動信号のうちの１つに対応するが、駆動信号は、以下の状態、すなわち、ＳＯＮ（駆動信号入力１４１に対する駆動信号）、ＳＯＦＦ（駆動信号入力１４２に対する駆動信号）、ＳＯＮ（駆動信号入力１４３に対する駆動信号）、ＳＯＦＦ（駆動信号入力１４４に対する駆動信号）、ＳＯＮ（駆動信号入力１４５に対する駆動信号）、およびＳＯＦＦ（駆動信号入力１４６に対する駆動信号）を有してもよい。駆動信号のそのような組合せを提供することによって、「Ａ」のＰＡ１２３、１２５、１２７は、相対的に高い電圧出力信号を生成することになり、「Ｂ」のＰＡ１２４、１２６、１２８は結果として、実質的にゼロ電圧出力信号を生成することになる。
図１は図１に示すＳＭＰＡシステム１００とともに使用されてもよい特定のＤ級増幅器トポロジを示しているが、当業者であれば、本明細書における記載に基づいて、他のＤ級増幅器トポロジが代替的に使用されてもよいことを理解されるであろう。加えて、ＳＭＰＡシステム１００は代替的に、Ｅ級増幅器トポロジまたは他のタイプのスイッチング増幅器を利用してもよい。
前述のように、ＳＭＰＡシステム１００は、出力合成器１６０も含む。出力合成器１６０は、各々がＳＭＰＡブランチ１２０〜１２２のＳＭＰＡブランチ出力１５１〜１５３のうちの１つに結合されている、複数の入力１７１、１７２、１７３を含む。出力合成器１６０は、出力１８０において合成出力信号を生成するために、ＳＭＰＡブランチ１２０〜１２２からＳＭＰＡブランチ出力１５１〜１５３および合成器入力１７１〜１７３を介して受信される信号を結合するように構成されている。合成出力信号は、一実施形態において、（たとえば、帯域外スペクトル成分を濾波することによってより平滑なアナログＲＦ出力信号を生成するために）合成出力信号を帯域制限するように構成されているバンドパスフィルタを含む再構成フィルタ１９２に提供される。図１に示すように、再構成フィルタ１９２が負荷１９０に結合されているとき、再構成フィルタ１９２によって生成される再構成出力信号は負荷１９０に提供される。
一実施形態に応じて、出力合成器１６０は、いくつかの加算ノード１６８、１６９と、いくつかの位相変換器１６５、１６６とを含み、これらは図１に示すように合成器入力１７１〜１７３に結合されてもよい。たとえば、加算ノード１６８、１６９の数はＮ−１に等しくてもよく、位相変換器１６５、１６６の数はＮ−１に等しくてもよいが、他の実施形態において、加算ノード１６８、１６９および／または位相変換器１６５、１６６の数は異なってもよい。示されている実施形態において、第１のＳＭＰＡブランチ１２０は（出力１５１および入力１７１を介して）第１の位相変換器１６５の第１の端子に結合されており、第２のＳＭＰＡブランチ１２１は（出力１５２および入力１７２を介して）加算ノード１６８、第１の位相変換器１６５の第２の端子、および第２の位相変換器１６６の第１の端子に結合されており、第Ｎの（たとえば、第３の）ＳＭＰＡブランチ１２２は（出力１５３および入力１７３を介して）加算ノード１６９および第２の位相変換器１６６の第２の端子に結合されている。さらに、加算ノード１６９は出力１８０に結合されている。
位相変換器１６５、１６６は、たとえば、４分の１波長（ラムダ／４）位相変換器であってもよい。従って、各位相変換器１６５、１６６は、その第１の端子において受信される信号に対して９０度の位相遅延を導入してもよい。他の実施形態において、位相変換器１６５、１６６は、より大きいまたはより小さい位相遅延を導入するように構成されてもよい。位相シフトを生成するのに加えて、位相変換器１６５、１６６は、それぞれ、入力１７１と加算ノード１６８との間、および、加算ノード１６８と１６９との間でインピーダンス変換を引き起こすように構成されてもよい。いずれの場合も、駆動信号入力１４１〜１４６においてＳＭＰＡブランチ１２０〜１２２に提供される駆動信号の位相は、異なるＳＭＰＡブランチ１２０〜１２２から加算ノード１６８、１６９において受信される信号がともに同相で加算されるように制御される。たとえば、位相変換器１６５、１６６が４分の１波長変換器である実施形態において、ＱＥモジュール１１０は、特定の符号化値（または特定のサンプルもしくは量子化デジタル値）に対応する駆動信号をＳＭＰＡブランチ１２０に、ＳＭＰＡブランチ１２１に提供される駆動信号よりも９０度進むように、かつ、ＳＭＰＡブランチ１２２に提供される駆動信号よりも１８０度進むように提供する。従って、ＳＭＰＡブランチ１２０からの出力信号は、位相変換器１６５によって９０度だけ遅延されることになり、従って、出力信号が、ＳＭＰＡブランチ１２１からの出力信号と同相で加算ノード１６８に到達することが可能になる。加算ノード１６８における合成信号は再び、位相変換器１６６によって別に９０度だけ遅延され、従って、加算ノード１６８からの合成信号が、ＳＭＰＡブランチ１２２からの出力信号と同相で加算ノード１６９に到達することが可能になる。このように、すべてのＳＭＰＡブランチ１２０〜１２２からの出力信号が最終的に互いに同相で合成される。
これより詳細に説明するように、上述のＳＭＰＡシステム１００などのＳＭＰＡシステムの実施形態は、ＳＭＰＡシステムが、複数の電圧レベルまたは状態の間で変調することができる電圧レベルを有する出力信号（たとえば、出力１８０における）を生成することが可能であるように動作されてもよい。たとえば、Ｎ個のＳＭＰＡブランチを有するＳＭＰＡシステムでは、量子化出力信号の状態の数Ｍは、一実施形態において、少なくとも２×Ｎ＋１に等しい。量子化出力信号の各状態は、異なる駆動信号セット、従って、異なる符号化値セットに対応する。言い換えれば、一実施形態に応じて、ＱＥモジュール（たとえば、ＱＥモジュール１１０）は、各サンプルを量子化し、その後、各量子化デジタル値をＭ個の符号化値のうちの１つに符号化するように構成されており、Ｍ個の符号化値の各々は、駆動信号に変換されると、Ｍ個の量子化出力信号の状態のうちの１つを有する出力信号（たとえば、出力１８０における）の生成に対応する。
たとえば、図２および図３は、７つの量子化信号出力状態のうちのいずれか１つを有する出力信号を生成するように構成されている３つのＳＭＰＡブランチ（すなわちＮ＝３）を有するシステムに対応する（すなわち、Ｍ＝２×３＋１＝７）。より具体的に、図２は、６つのＰＡを有する３つのブランチのＳＭＰＡシステムの一実施形態において実装されると、ＳＭＰＡシステムに、その出力信号を７つの出力電圧レベルまたは状態のうちの１つに振幅変調させる第１の例の増幅器制御ビットコードを示すテーブル２００である。
テーブル２００は、７つの行２０１、２０２、２０３、２０４、２０５、２０６、２０７を含み、各行は、７つの量子化状態（たとえば、−３から＋３の値の範囲において、刻み幅が１である量子化状態）のうちの１つに対応する。加えて、テーブル２００は、６つの列２１１、２１２、２１３、２１４、２１５、２１６を含み、各列は６ビット符号化値のうちの１ビットに対応し、各ビットの値が、システムの６つのＰＡのうちの１つに提供されることになる駆動信号の状態を決定する。言い換えると、符号化値の各ビット位置が、６つのＰＡのうちの異なるものに対応し、そのビット位置にあるビットの値により、ＱＥモジュールが対応するＰＡに提供することになる駆動信号が決まる。例として、列２１１はＰＡ１２３に対応してもよく、列２１２はＰＡ１２４に対応してもよく、列２１３はＰＡ１２５に対応してもよく、列２１４はＰＡ１２６に対応してもよく、列２１５はＰＡ１２７に対応してもよく、列２１６はＰＡ１２８に対応してもよい。
本明細書に提供する例示的な実施形態において、各符号化値の最下位ビット（すなわち、テーブル２００内の制御ビット１および２）は、出力ノード（たとえば、出力１８０）から電気的に最も遠いＰＡに対応し、各符号化値の最上位ビット（すなわち、テーブル２００内の制御ビット５および６）は、出力ノードに電気的に最も近いＰＡに対応する。さらに、本明細書に提供する例示的な実施形態において、奇数番号の制御ビットは「Ａ」のＰＡ（たとえば、ＰＡ１２３、１２５、１２７）に対応し、偶数番号の制御ビットは「Ｂ」のＰＡ（たとえば、ＰＡ１２４、１２６、１２８）に対応する。本明細書における記載に基づいて、符号化値内のビットの、システムのＰＡに対するマッピングが、本明細書において提供されている例示的なマッピングとは異なってもよく、そのような代替的なマッピングが、本発明の主題の範囲内に含まれることが意図されていることを当業者であれば理解されるであろう。
いずれの場合も、図２によれば、各行２０１〜２０７は７つの一意の符号化値のうちの１つを含み、符号化値の各々は、ＱＥモジュールによって選択されて、ＰＡに対する駆動信号を生成するのに使用されるとき、システムに、７つの異なる正規化電圧レベルまたは状態のうちの１つを有する出力信号（たとえば、出力１８０における）を生成させることになる。たとえば、テーブル２００において、行２０１内の符号化値「１０１０１０」は、最高の量子化状態（たとえば、＋３の正電圧レベル）に対応してもよく、行２０２内の符号化値「１０１０００」は、次に高い量子化状態（たとえば、＋２の正電圧レベル）に対応してもよく、行２０３内の符号化値「１０００００」は、次に高い量子化状態（たとえば、＋１の正電圧レベル）に対応してもよく、行２０４内の符号化値「００００００」は、中立またはゼロの量子化状態に対応してもよく、行２０５内の符号化値「０１００００」は、次に低い量子化状態（たとえば、−１の負電圧レベル）に対応してもよく、行２０６内の符号化値「０１０１００」は、次に低い量子化状態（たとえば、−２の負電圧レベル）に対応してもよく、行２０７内の符号化値「０１０１０１」は、最低の量子化状態（たとえば、−３の負電圧レベル）に対応してもよい。
前述のように、ＱＥモジュールは、ＲＦ入力信号（たとえば、入力１０２において受信される信号）を周期的にサンプリングして、サンプリング時刻の各々におけるＲＦ信号の電圧を示す一連のサンプルを生成する。ＱＥモジュールはさらに、各サンプルを量子化して対応する量子化デジタル値を生成し、各量子化デジタル値に対応する符号化値（たとえば、テーブル２００内の符号化値のうちの１つ）を選択する。たとえば、行２０１内の符号化値が、１つ以上の第１の量子化デジタル値（たとえば、第１の最高の範囲の大きさに入るサンプルに対応する）に対して選択されてもよく、行２０２内の符号化値が、１つ以上の第２の量子化デジタル値（たとえば、隣接するより低い範囲の大きさに入るサンプルに対応する）に対して選択されてもよい、などである。
符号化値が選択された後、これは、システムのＰＡを駆動するための駆動信号に変換されてもよい。たとえば、符号化値内の各「０」はＳＯＦＦの大きさを有する駆動信号に対応してもよく、符号化値内の各「１」はＳＯＮの大きさを有する駆動信号に対応してもよい。ＱＥモジュールはその後、対応するＰＡに駆動信号を（たとえば、前述のように段階的に）提供してもよい。たとえば、行２０１内の符号化値が選択されるとき、ＱＥモジュールは、「１０１０１０」の符号化値を、ＳＯＮ（ＰＡ１２３を駆動する）、ＳＯＦＦ（ＰＡ１２４を駆動する）、ＳＯＮ（ＰＡ１２５を駆動する）、ＳＯＦＦ（ＰＡ１２６を駆動する）、ＳＯＮ（ＰＡ１２７を駆動する）、およびＳＯＦＦ（ＰＡ１２８を駆動する）の大きさを有する駆動信号に変換してもよい。
一実施形態に応じて、「Ａ」のＰＡ（たとえば、ＰＡ１２３、１２５、１２７）のいずれか１つにＳＯＮの状態を有する駆動信号が提供されると（一方、対応する「Ｂ」のＰＡにはＳＯＦＦの状態を有する駆動信号が提供される）、「Ａ」のＰＡは、＋１の大きさの正規化電圧を有するそのＳＭＰＡブランチからの出力信号を結果としてもたらす信号を生成することになる。逆に、「Ｂ」のＰＡ（たとえば、ＰＡ１２４、１２６、１２８）のいずれか１つにＳＯＮの状態を有する駆動信号が提供されると（一方、対応する「Ａ」のＰＡにはＳＯＦＦの状態を有する駆動信号が提供される）、「Ｂ」のＰＡは、−１の大きさの正規化電圧を有するそのＳＭＰＡブランチからの出力信号を結果としてもたらす信号を生成することになる。従って、ＰＡが、上記に列挙されているような、行２０１内の符号化値に対応する駆動信号を用いて駆動されると、「Ａ」のＰＡ（たとえば、ＰＡ１２３、１２５、１２７）の各々が、＋１の大きさの正規化電圧を有するそのＳＭＰＡブランチからの出力信号を結果としてもたらす信号を生成することになり、合成器ネットワーク（たとえば、出力合成器１６０）は、出力信号を同相で加算して、＋３の大きさの正規化電圧を有するシステム出力信号（たとえば、出力１８０における）を生成したことになる。逆に、ＰＡが、行２０７内の符号化値に対応する駆動信号（すなわち、駆動信号ＳＯＦＦ（ＰＡ１２３を駆動する）、ＳＯＮ（ＰＡ１２４を駆動する）、ＳＯＦＦ（ＰＡ１２５を駆動する）、ＳＯＮ（ＰＡ１２６を駆動する）、ＳＯＦＦ（ＰＡ１２７を駆動する）、およびＳＯＮ（ＰＡ１２８を駆動する））を用いて駆動される場合、「Ｂ」のＰＡ（たとえば、ＰＡ１２４、１２６、１２８）の各々は、−１の大きさの正規化電圧を有するそのＳＭＰＡブランチからの出力信号を結果としてもたらす信号を生成することになり、合成器ネットワークは、出力信号を加算して、−３の大きさの正規化電圧を有するシステム出力信号（たとえば、出力１８０における）を生成したことになる。
図３は、例示的な一実施形態に応じた、３つのブランチのＳＭＰＡシステムの７つの例示的な出力電圧レベルを示すグラフ３００である。グラフ３００において、垂直軸は電圧レベル（正規化）を表し、水平軸は時刻を表す。前述の例に沿って、グラフ３００は、特定の一連の符号化値（たとえば、図２の符号化値の一連の値）がＱＥモジュールによって選択されるときの出力信号（たとえば、出力１８０における）の様々な大きさを示す。図２および図３の両方を参照して、グラフ３００のトレース３０２は、ＱＥモジュール（たとえば、ＱＥモジュール１１０）が以下のテーブル内の一連の符号化値を、ＳＭＰＡブランチ（たとえば、ＳＭＰＡブランチ１２０〜１２２）に提供される駆動信号に変換し、各ＳＭＰＡブランチが対応する出力信号を生成し、合成器（たとえば、合成器１６０）が出力信号を合成してシステム出力信号（たとえば、出力１８０における）を生成するときの出力信号（たとえば、出力１８０における）の大きさを示す。
テーブル２００内の符号化値は例としてのみ提供されている。本明細書における記載に基づいて、３つよりも多いまたは少ないＳＭＰＡブランチを有するＳＭＰＡシステム（たとえば、７つよりも多いまたは少ない状態を有する出力信号を生成することができるＳＭＰＡシステム）とともに使用されてもよい符号化値セットを生成する方法について、当業者であれば理解されるであろう。たとえば、４つのＳＭＰＡブランチを有する（すなわちＮ＝４）ＳＭＰＡシステムの一実施形態は、少なくとも９つの量子化状態（すなわち、Ｍ＝２×４＋１＝９）を有する出力電圧を生成することが可能であってもよい。そのような実施形態において、符号化値セットは、９つの異なる量子化状態を実装するために、９つの異なる８ビット値を含んでもよい。
図４は、８つのＰＡを有する４つのブランチのＳＭＰＡシステムの一実施形態に提供されると、ＳＭＰＡシステムに、その出力信号を９つの出力電圧レベルのうちの１つに振幅変調させる一例の増幅器制御ビットコードを示すテーブル４００である。テーブル４００は、９つの行４０１、４０２、４０３、４０４、４０５、４０６、４０７、４０８、４０９を含み、各行は、９つの量子化状態（たとえば、−４から＋４の値の範囲において、刻み幅が１である量子化状態）のうちの１つに対応する。加えて、テーブル４００は、８つの列４１１、４１２、４１３、４１４、４１５、４１６、４１７、４１８を含み、各列が８ビット符号化値のうちの１ビットに対応し、各ビットの値が、システムの８つのＰＡのうちの１つに提供されることになる駆動信号の状態を決定する。各行４０１〜４０９は９つの一意の符号化値のうちの１つを含み、符号化値の各々は、ＱＥモジュール（たとえば、ＱＥモジュール１１０）によって選択されると、システムに、９つの異なる正規化電圧レベルまたは状態のうちの１つを有する出力信号を生成させることになる。たとえば、テーブル４００において、行４０１内の符号化値「１０１０１０１０」は、最高の量子化状態（たとえば、＋４の正電圧レベル）に対応してもよく、行４０２内の符号化値「１０１０１０００」は、次に高い量子化状態（たとえば、＋３の正電圧レベル）に対応してもよい、などである。
図５は、例示的な一実施形態に応じた、４つのブランチのＳＭＰＡシステムの９つの例示的な出力電圧レベルを示すグラフ５００である。グラフ５００において、垂直軸は電圧レベル（正規化）を表し、水平軸は時刻を表す。グラフ３００と同様に、グラフ５００は、特定の一連の符号化値（たとえば、図４の符号化値の一連の値）がＱＥモジュールによって選択されるときの出力信号（たとえば、出力１８０における）の様々な大きさを示す。図４も参照して、グラフ５００のトレース５０２は、ＱＥモジュール（たとえば、ＱＥモジュール１１０）が以下のテーブル内の一連の符号化値を、ＳＭＰＡブランチ（たとえば、Ｎ＝４であるときのＳＭＰＡブランチ１２０〜１２２）に提供される駆動信号に変換し、各ＳＭＰＡブランチが対応する出力信号を生成し、合成器（たとえば、合成器１６０）が出力信号を合成してシステム出力信号（たとえば、出力１８０における）を生成するときの出力信号（たとえば、出力１８０における）の大きさを示す。
図６は、例示的な一実施形態に応じた、マルチ状態ＳＭＰＡシステム（たとえば、図１のＳＭＰＡシステム１００）を動作させるための方法のフローチャートである。方法は、ブロック６０２において、ＳＭＰＡシステムがＲＦ信号を受信すると、開始し得る。たとえば、図１も参照すると、ＱＥモジュール（たとえば、ＱＥモジュール１１０）は、入力ノード（たとえば、入力ノード１０２）において提供されるＲＦ信号を受信してもよい。ＳＭＰＡシステム（またはより詳細には、ＱＥモジュール）は、その後、ＲＦ入力信号をサンプリングし、そのサンプルを量子化し、量子化デジタル値を符号化してもよい。たとえば、前述のように、ＳＭＰＡシステムは、入力信号の大きさを周期的に測定し、測定された大きさを示すサンプルを（あるサンプリングレートで）生成してもよい。ＳＭＰＡシステムは、その後、量子化デジタル値を生成するために各サンプルを量子化し、各ビットがシステムの別個のＰＡ（たとえば、ＰＡ１２３〜１２８）に対する駆動信号に対応するマルチビット符号化値を生成するために、各量子化デジタル値を符号化してもよい。
ブロック６０４において、ＳＭＰＡシステム（たとえば、ＱＥモジュール）は、その後、各符号化値に基づいて増幅器駆動信号を生成してもよく、システムのＳＭＰＡブランチのＰＡ（たとえば、ＳＭＰＡブランチ１２０〜１２２のＰＡ１２３〜１２８）に駆動信号を提供してもよい。前述のように、任意の所与の時点における各増幅器駆動信号の状態は、各増幅器に対応する符号化値ビットの状態に応じて決まる（たとえば、駆動信号の状態は、ビットが「０」であるかまたは「１」であるかに応じてＳＯＦＦまたはＳＯＮのいずれかである）。同じく前述のように、増幅器駆動信号は、最終的に、増幅されたＲＦ信号が同相で合成される（たとえば、出力合成器１６０によって）ことを確実にする位相オフセットで増幅器に提供されてもよい。
ブロック６０６において、システムのＳＭＰＡブランチのＰＡ（たとえば、ＳＭＰＡブランチ１２０〜１２２のＰＡ１２３〜１２８に対する）が駆動信号を受信し、各ＳＭＰＡブランチが、駆動信号に対応する電圧レベルを有する出力信号を生成する。ブロック６０８において、ＳＭＰＡブランチによって生成される出力信号は、合成出力信号（たとえば、出力１８０における）を生成するために、（たとえば、出力合成器１６０によって）同相で合成される。合成出力信号は、その後、ブロック６０８において、合成出力信号を帯域制限するために（たとえば、再構成フィルタ１９２によって）濾波されてもよい。最後に、再構成された出力信号が負荷（たとえば、負荷１９０）に提供されてもよい。方法は、ＳＭＰＡシステムが動作し続ける限り連続して実行されてもよい。
増幅器の一実施形態は、Ｎ個のスイッチモード電力増幅器（ＳＭＰＡ）ブランチを備え、Ｎは１よりも大きい。各ＳＭＰＡブランチは、２つの駆動信号入力部であって、それによって、増幅器が合計２×Ｎ個の駆動信号入力部を有する、２つの駆動信号入力部と、１つのＳＭＰＡブランチ出力部であって、それによって、増幅器が合計Ｎ個のＳＭＰＡブランチ出力部を有する、１つのＳＭＰＡブランチ出力部とを含む。２つの駆動信号入力において受信される駆動信号が第１の組合せであることに応答して、各ＳＭＰＡブランチは、ＳＭＰＡブランチ出力において、第１の電圧レベルのＳＭＰＡブランチ出力信号を生成するように構成されている。さらに、２つの駆動信号入力において受信される駆動信号が第１の組合せと異なる第２の組合せであることに応答して、各ＳＭＰＡブランチは、ＳＭＰＡブランチ出力部において、異なる第２の電圧レベルのＳＭＰＡブランチ出力信号を生成するように構成されている。
増幅器の別の実施形態は、１つの無線周波数（ＲＦ）信号入力部および２×Ｎ個の駆動信号出力部を有するモジュールであって、Ｎは１よりも大きく、モジュールと、Ｎ個のＳＭＰＡブランチと、合成器とを含む。モジュールは、ＲＦ信号入力部においてＲＦ入力信号を受信し、ＲＦ入力信号をサンプリングして、結果として一連のサンプルを得て、２×Ｎ個の駆動信号出力部において、Ｎ個のＳＭＰＡブランチの各々に駆動信号を提供するように構成されている。任意の所与の時点における駆動信号の状態は、一連のサンプルのうちの１つのサンプルの大きさに応じて決まる。各ＳＭＰＡブランチは、２つの駆動信号入力部であって、各駆動信号入力部は２×Ｎ個の駆動信号出力部のうちの異なる駆動信号出力部に結合されている、２つの駆動信号入力部と、１つのＳＭＰＡブランチ出力部であって、それによって、増幅器が合計Ｎ個のＳＭＰＡブランチ出力部を有する、１つのＳＭＰＡブランチ出力部とを含む。２つの駆動信号入力部において受信される駆動信号が第１の組合せであることに応答して、各ＳＭＰＡブランチは、ＳＭＰＡブランチ出力部において、第１の電圧レベルのＳＭＰＡブランチ出力信号を生成するように構成されている。２つの駆動信号入力において受信される駆動信号が第１の組合せと異なる第２の組合せであることに応答して、各ＳＭＰＡブランチは、ＳＭＰＡブランチ出力部において、異なる第２の電圧レベルのＳＭＰＡブランチ出力信号を生成するように構成されている。合成器はＮ個の合成器入力と、１つの合成器出力とを含む。各合成器入力部は、Ｎ個のＳＭＰＡブランチ出力部のうちの異なるＳＭＰＡブランチ出力部に結合されており、合成器は、Ｎ個のＳＭＰＡブランチのすべてからのＳＭＰＡブランチ出力信号を結合して、合成器出力部において、合成出力信号を生成するように構成されている。合成出力信号は、任意の所与の時点において、２×Ｎ＋１個の量子化状態のうちの１つの状態を有してもよい。
増幅器によって実行される、経時変化する信号を増幅するための方法の一実施形態は、増幅器のＮ個のＳＭＰＡブランチによって駆動信号の組合せを受信するステップを含み、Ｎは１よりも大きく、各ＳＭＰＡブランチは、２つの駆動信号入力部であって、それによって、増幅器が合計２×Ｎ個の駆動信号入力部を有する、２つの駆動信号入力部と、１つのＳＭＰＡブランチ出力部であって、それによって、増幅器が合計Ｎ個のＳＭＰＡブランチ出力部を有する、１つのＳＭＰＡブランチ出力部とを含む。方法は、２つの駆動信号入力において受信される駆動信号が第１の組合せであることに応答して、各ＳＭＰＡブランチによって、ＳＭＰＡブランチ出力部において、第１の電圧レベルのＳＭＰＡブランチ出力信号を生成するステップをさらに含む。方法は、２つの駆動信号入力において受信される駆動信号が第１の組合せと異なる第２の組合せであることに応答して、各ＳＭＰＡブランチによって、ＳＭＰＡブランチ出力部において、異なる第２の電圧レベルのＳＭＰＡブランチ出力信号を生成するステップをさらに含む。
本記載および特許請求の範囲における「第１」、「第２」、「第３」、「第４」などの用語は、要素間で区別するために使用され、必ずしも特定の構造的な、連続する、または経時的な順序を説明するためのものではない。そのように使用される用語は、適切な状況下で交換可能であることを理解されたい。さらに、「備える（ｃｏｍｐｒｉｓｅ）」、「含む（ｉｎｃｌｕｄｅ）」、「有する（ｈａｖｅ）」といった用語およびそれらの任意の変化形は非排他的な包含とするように意図され、それによって、要素のリストを含む回路、プロセス、方法、製品、または装置が必ずしもそれらの要素に限定されず、明示的に列挙されていない、またはこのような回路、プロセス、方法、製品、または装置に内在する他の要素を含むことができる。本明細書において使用される場合、「結合される（ｃｏｕｐｌｅｄ）」という用語は、電気的または非電気的な様式で直接的または間接的に接続されるものとして定義される。
本発明の主題の原理が特定のシステム、装置、および方法に関連して上記で説明されてきたが、この説明は例示のみを目的として為されており、本発明の主題に対する限定としてではないことは明瞭に理解されたい。本明細書において述べられ図面内に示されたさまざまな機能または処理ブロックは、ハードウェア、ファームウェア、ソフトウェアまたはそれらの任意の組合せにおいて実装されることができる。さらに、本明細書において採用されている表現または専門用語は説明を目的としており、限定ではない。
特定の実施形態の上記の記載は、他者が、現在の知識を適用することによって、一般的な概念から逸脱することなく様々な用途のためにそれを容易に改変および／または適合することができるだけ十分に本発明の主題の一般的な性質を公開している。従って、このような適合および改変は開示されている実施形態の均等物の意図および範囲内にある。本発明の主題は、すべてのこのような代替形態、改変形態、均等物、および変形形態を、添付の特許請求の範囲の精神および広い範囲内に入るものとして包含する。

Claims (21)

  1. 増幅器であって、
    Ｎ個のスイッチモード電力増幅器（ＳＭＰＡ）ブランチを備え、Ｎは１よりも大きく、各ＳＭＰＡブランチは、
    ２つの駆動信号入力部であって、それによって、前記増幅器が合計２×Ｎ個の駆動信号入力部を有する、２つの駆動信号入力部と、
    １つのＳＭＰＡブランチ出力部であって、それによって、前記増幅器が合計Ｎ個のＳＭＰＡブランチ出力部を有する、１つのＳＭＰＡブランチ出力部とを含み、
    前記２つの駆動信号入力部において受信される駆動信号が第１の組合せであることに応答して、各ＳＭＰＡブランチは、前記ＳＭＰＡブランチ出力部において、第１の電圧レベルのＳＭＰＡブランチ出力信号を生成するように構成されており、
    前記２つの駆動信号入力部において駆動信号の前記第１の組合せと異なる第２の組合せを受信することに応答して、各ＳＭＰＡブランチは、前記ＳＭＰＡブランチ出力部において、前記第１の電圧レベルと異なる第２の電圧レベルのＳＭＰＡブランチ出力信号を生成するように構成されている、増幅器。
  2. Ｎ個の合成器入力部および１つの合成器出力部を有する合成器であって、前記合成器入力部の各々は、前記Ｎ個のＳＭＰＡブランチ出力部のうちの異なるＳＭＰＡブランチ出力部に結合されており、前記合成器は、前記Ｎ個のＳＭＰＡブランチのすべてからの前記ＳＭＰＡブランチ出力信号を合成して、前記合成器出力部において、合成出力信号を生成するように構成されている、合成器をさらに備える、請求項１に記載の増幅器。
  3. 前記合成器は、任意の所与の時点において、２×Ｎ＋１個の量子化状態のうちの１つの状態を表す信号として、前記合成出力信号を生成するように構成されている、請求項２に記載の増幅器。
  4. Ｎ＝２であり、前記合成器は、任意の所与の時点において、５つの量子化状態のうちの１つの状態を表す信号として、前記合成出力信号を生成するように構成されている、請求項３に記載の増幅器。
  5. Ｎ＝３であり、前記合成器は、任意の所与の時点において、７つの量子化状態のうちの１つの状態を表す信号として、前記合成出力信号を生成するように構成されている、請求項３に記載の増幅器。
  6. Ｎ＝４であり、前記合成器は、任意の所与の時点において、９つの量子化状態のうちの１つの状態を表す信号として、前記合成出力信号を生成するように構成されている、請求項３に記載の増幅器。
  7. Ｎは２以上１０以下の整数である、請求項３に記載の増幅器。
  8. 前記合成器は、
    Ｎ−１個の加算ノードであって、前記Ｎ−１個の加算ノードにおける加算ノード出力部は前記合成器出力部に結合されている、Ｎ−１個の加算ノードと、
    Ｎ−１個の位相変換器であって、各位相変換器は１つの加算ノードに結合されており、２つの隣接するＳＭＰＡブランチの異なるセットのＳＭＰＡブランチ出力部間にも結合されており、前記位相変換器は、前記加算ノード出力部から電気的により遠部に存在する前記ＳＭＰＡブランチからのＳＭＰＡブランチ出力信号に位相遅延を適用するように構成されており、それによって、前記２つの隣接するＳＭＰＡブランチからのＳＭＰＡブランチ出力信号同士が、前記位相変換器が結合されている前記加算ノードにおいて同相で合成される、Ｎ−１個の位相変換器とを備える、請求項２に記載の増幅器。
  9. 前記合成器出力部に結合されている再構成フィルタであって、前記再構成フィルタは、前記合成出力信号に対してバンドパスフィルタリングを行うように構成されている、再構成フィルタをさらに備える、請求項２に記載の増幅器。
  10. 前記増幅器は、１つの無線周波数（ＲＦ）信号入力部および２×Ｎ個の駆動信号出力部を有するモジュールをさらに備え、各駆動信号出力部は前記２×Ｎ個の駆動信号入力部のうちの異なる駆動信号入力部に結合されており、前記モジュールは、前記ＲＦ信号入力部においてＲＦ入力信号を受信し、前記ＲＦ入力信号をサンプリングして、結果として一連のサンプルを得て、前記一連のサンプルの各サンプルを量子化して一連の量子化デジタル値を生成し、各量子化デジタル値を符号化して一連の符号化値を生成し、前記２×Ｎ個の駆動信号出力部において、前記Ｎ個のＳＭＰＡブランチの各々に前記駆動信号を提供するように構成されており、任意の所与の時点における前記駆動信号の状態は、前記モジュールによって処理されている符号化値に基づく、請求項１に記載の増幅器。
  11. 各符号化値は少なくとも２×Ｎビットを含み、各ビットは異なる前記駆動信号に対応し、各ビットの値により、前記ビットが対応する駆動信号が、第１の状態ＳＯＦＦであって、前記駆動信号の供給先であるＳＭＰＡブランチのトランジスタが、実質的に非導通になるようにする駆動信号に対応する、第１の状態ＳＯＦＦを有すること、および、第２の状態ＳＯＮであって、前記トランジスタに、飽和領域において動作させる駆動信号に対応する、第２の状態ＳＯＮを有することのいずれか一方に決まる、請求項１０に記載の増幅器。
  12. 前記モジュールは、前記サンプルの大きさに基づいて、前記ＳＭＰＡブランチの各々について、前記ＳＭＰＡブランチに、前記第１の電圧レベルのＳＭＰＡブランチ出力信号を生成させることになる駆動信号の組合せ、前記第２の電圧レベルのＳＭＰＡブランチ出力信号を生成させることになる駆動信号の組合せ、および、実質的にゼロ電圧の第３の電圧レベルのＳＭＰＡブランチ出力信号を生成させることになる駆動信号の組合せのうちのいずれか１つを決定するように構成されている、請求項１０に記載の増幅器。
  13. 前記モジュールは、前記Ｎ個のＳＭＰＡブランチ出力部に結合されている合成器によって付加される位相遅延を補償する位相オフセットとともに、前記ＳＭＰＡブランチに前記駆動信号を提供する、請求項１０に記載の増幅器。
  14. 増幅器であって、
    １つの無線周波数（ＲＦ）信号入力部および２×Ｎ個の駆動信号出力部を有するモジュールであって、Ｎは１よりも大きく、前記モジュールは、前記ＲＦ信号入力部においてＲＦ入力信号を受信し、前記ＲＦ入力信号をサンプリングして、結果として一連のサンプルを得て、前記２×Ｎ個の駆動信号出力部において、Ｎ個のスイッチモード電力増幅器（ＳＭＰＡ）ブランチの各々に駆動信号を提供するように構成されており、任意の所与の時点における前記駆動信号の状態は、前記一連のサンプルのうちの１つのサンプルの大きさに基づく、モジュールと、
    前記Ｎ個のＳＭＰＡブランチであって、各ＳＭＰＡブランチは、
    ２つの駆動信号入力部であって、各駆動信号入力は前記２×Ｎ個の駆動信号出力部のうちの異なる駆動信号出力部に結合されている、２つの駆動信号入力と、
    １つのＳＭＰＡブランチ出力部であって、それによって、前記増幅器が合計Ｎ個のＳＭＰＡブランチ出力部を有する、１つのＳＭＰＡブランチ出力部とを含み、
    前記２つの駆動信号入力部において受信される駆動信号が第１の組合せであることに応答して、各ＳＭＰＡブランチは、前記ＳＭＰＡブランチ出力部において、第１の電圧レベルのＳＭＰＡブランチ出力信号を生成するように構成されており、
    前記２つの駆動信号入力部において駆動信号の前記第１の組合せと異なる第２の組合せを受信することに応答して、各ＳＭＰＡブランチは、前記ＳＭＰＡブランチ出力部において、前記第１の電圧レベルと異なる第２の電圧レベルの前記ＳＭＰＡブランチ出力信号を生成するように構成されている、前記Ｎ個のＳＭＰＡブランチと、
    Ｎ個の合成器入力部および１つの合成器出力部を有する合成器であって、前記合成器入力部の各々は、前記Ｎ個のＳＭＰＡブランチ出力部の異なるＳＭＰＡブランチ出力部に結合されており、前記合成器は、前記Ｎ個のＳＭＰＡブランチのすべてからの前記ＳＭＰＡブランチ出力信号を合成して、前記合成器出力部において、合成出力信号を生成するように構成されており、前記合成出力信号は、任意の所与の時点において、２×Ｎ＋１個の量子化状態のうちの１つの状態を有する、合成器とを備える、増幅器。
  15. 前記モジュールは、前記サンプルの大きさに基づいて、各サンプルについて符号化値を決定するようにさらに構成されており、
    各符号化値は少なくとも２×Ｎビットを含み、各ビットは異なる前記駆動信号に対応し、各ビットの値により、前記ビットが対応する駆動信号が、第１の状態ＳＯＦＦであって、前記駆動信号の供給先であるＳＭＰＡブランチのトランジスタが、実質的に非導通になるようにする駆動信号に対応する、第１の状態ＳＯＦＦを有すること、および、第２の状態ＳＯＮであって、前記トランジスタに、飽和領域において動作させる駆動信号に対応する、第２の状態ＳＯＮを有することのいずれか一方に決まり、
    各符号化値は、前記ＳＭＰＡブランチの各々について、前記ＳＭＰＡブランチに、前記第１の電圧レベルの前記ＳＭＰＡブランチ出力信号を生成させることになる駆動信号の組合せ、前記第２の電圧レベルの前記ＳＭＰＡブランチ出力信号を生成させることになる駆動信号の組合せ、および、実質的にゼロ電圧の第３の電圧レベルの前記ＳＭＰＡブランチ出力信号を生成させることになる駆動信号の組合せのうちのいずれかに１つに対応する、請求項１４に記載の増幅器。
  16. 各ＳＭＰＡブランチは、２つのＳＭＰＡとセンタータップ付き変圧器とを含むＤ級プッシュプル増幅器を備え、前記ＳＭＰＡの各々の入力部は、前記２つの駆動信号入力部の異なる駆動信号入力部に結合されており、前記ＳＭＰＡの各々の出力部は、前記センタータップ付き変圧器の第１のコイルの異なる端部に結合されており、前記センタータップ付き変圧器の第２のコイルは前記ＳＭＰＡブランチ出力部に結合されている、請求項１４に記載の増幅器。
  17. 前記合成器は、
    Ｎ−１個の加算ノードであって、前記Ｎ−１個の加算ノードにおける加算ノード出力部は前記合成器出力部に結合されている、Ｎ−１個の加算ノードと、
    Ｎ−１個の位相変換器であって、各位相変換器は１つの加算ノードに結合されており、２つの隣接するＳＭＰＡブランチの異なるセットのＳＭＰＡブランチ出力部間にも結合されており、前記位相変換器は、前記加算ノード出力部から電気的により遠部に存在する前記ＳＭＰＡブランチからのＳＭＰＡブランチ出力信号に位相遅延を適用するように構成されており、それによって、前記２つの隣接するＳＭＰＡブランチからの前記ＳＭＰＡブランチ出力信号同士が、前記位相変換器が結合されている前記加算ノードにおいて同相で合成される、Ｎ−１個の位相変換器とを備える、請求項１４に記載の増幅器。
  18. 増幅器によって実行される、経時変化する信号を増幅するための方法であって、前記方法は、
    前記増幅器のＮ個のスイッチモード電力増幅器（ＳＭＰＡ）ブランチによって駆動信号の組合せを受信するステップであって、Ｎは１よりも大きく、各ＳＭＰＡブランチは、２つの駆動信号入力部であって、それによって、前記増幅器が合計２×Ｎ個の駆動信号入力部を有する、２つの駆動信号入力部と、１つのＳＭＰＡブランチ出力部であって、それによって、前記増幅器が合計Ｎ個のＳＭＰＡブランチ出力部を有する、１つのＳＭＰＡブランチ出力部と含む、受信するステップと、
    前記２つの駆動信号入力部において駆動信号の第１の組合せを受信することに応答して、各ＳＭＰＡブランチによって、前記ＳＭＰＡブランチ出力部において、第１の電圧レベルのＳＭＰＡブランチ出力信号を生成するステップと、
    前記２つの駆動信号入力部において駆動信号の前記第１の組合せと異なる第２の組合せを受信することに応答して、各ＳＭＰＡブランチによって、前記ＳＭＰＡブランチ出力部において、前記第１の電圧レベルと異なる第２の電圧レベルの前記ＳＭＰＡブランチ出力信号を生成するステップとを備える、方法。
  19. ＲＦ入力信号を受信するステップと、
    前記ＲＦ入力信号をサンプリングするステップであって、結果として一連のサンプルがもたらされる、サンプリングするステップと、
    前記一連のサンプルの各サンプルを量子化して一連の量子化デジタル値を生成するステップと、
    各量子化デジタル値を符号化して一連の符号化値を生成するステップと、
    前記Ｎ個のＳＭＰＡブランチの各々に前記駆動信号の組合せを提供するステップとをさらに備え、任意の所与の時点における前記駆動信号の状態は、前記一連の符号化値の処理されている符号化値に基づく、請求項１８に記載の方法。
  20. 各符号化値は少なくとも２×Ｎビットを含み、各ビットは異なる前記駆動信号に対応し、各ビットの値により、前記ビットが対応する駆動信号が、第１の状態ＳＯＦＦであって、前記駆動信号の供給先であるＳＭＰＡブランチのトランジスタが、実質的に非導通になるようにする駆動信号に対応する、第１の状態ＳＯＦＦを有すること、および、第２の状態ＳＯＮであって、前記トランジスタに、飽和領域において動作させる駆動信号に対応する、第２の状態ＳＯＮを有することのいずれか一方に決まり、
    各符号化値は、前記ＳＭＰＡブランチの各々について、前記ＳＭＰＡブランチに、前記第１の電圧レベルのＳＭＰＡブランチ出力信号を生成させることになる駆動信号の組合せ、前記第２の電圧レベルのＳＭＰＡブランチ出力信号を生成させることになる駆動信号の組合せ、および、実質的にゼロ電圧の第３の電圧レベルのＳＭＰＡブランチ出力信号を生成させることになる駆動信号の組合せのうちのいずれか１つに対応する、請求項１９に記載の方法。
  21. 合成出力信号を生成するために前記Ｎ個のＳＭＰＡブランチのすべてからの前記ＳＭＰＡブランチ出力信号をともに合成するステップであって、前記合成出力信号は、任意の所与の時点において、２×Ｎ＋１個の量子化状態のうちの１つの状態を有する、合成するステップをさらに備える、請求項１８に記載の方法。
JP2014217007A 2013-12-03 2014-10-24 マルチ状態スイッチモード電力増幅器システムおよびその動作方法 Active JP6683390B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP13306658.9 2013-12-03
EP13306658.9A EP2882099A1 (en) 2013-12-03 2013-12-03 Multiple-state, switch-mode power amplifier systems and methods of their operation

Publications (2)

Publication Number Publication Date
JP2015109640A true JP2015109640A (ja) 2015-06-11
JP6683390B2 JP6683390B2 (ja) 2020-04-22

Family

ID=49880644

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014217007A Active JP6683390B2 (ja) 2013-12-03 2014-10-24 マルチ状態スイッチモード電力増幅器システムおよびその動作方法

Country Status (4)

Country Link
US (1) US9515623B2 (ja)
EP (1) EP2882099A1 (ja)
JP (1) JP6683390B2 (ja)
CN (1) CN104682878B (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9391572B2 (en) 2014-06-10 2016-07-12 Freescale Semiconductor, Inc. Driver amplifier systems and methods of their operation
WO2019222648A1 (en) * 2018-05-18 2019-11-21 Gentex Corporation Headset communication system
CN111756339A (zh) * 2018-12-07 2020-10-09 曹秀妹 一种可切换工作功率的双模式功率放大器及模式切换方法
CN110320394B (zh) * 2019-08-30 2019-11-26 深圳市鼎阳科技有限公司 波形数据的解码处理方法及解码处理装置、数字示波器

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4748421A (en) * 1987-04-08 1988-05-31 Scs Telecom, Inc. Enhanced class SM power amplifier
JP2002510927A (ja) * 1998-04-02 2002-04-09 エリクソン インコーポレイテッド Ｃｈｉｒｅｉｘ／ｄｏｈｅｒｔｙハイブリッド増幅器の電力波形合成
US20090167434A1 (en) * 2008-01-01 2009-07-02 Mostafa Elmala Device, system, and method of semi-doherty outphasing amplification
JP2011077741A (ja) * 2009-09-30 2011-04-14 Kddi Corp Δς変換器の制御値に基づいて電力増幅器を制御する送信機、プログラム及び方法
JP2011091801A (ja) * 2009-10-23 2011-05-06 Ngk Insulators Ltd ドハティ増幅器用合成器
WO2011129727A1 (en) * 2010-04-14 2011-10-20 Telefonaktiebolaget L M Ericsson (Publ) Power-amplifier arrangement
JP2013110487A (ja) * 2011-11-18 2013-06-06 Hitachi Kokusai Electric Inc 電力増幅装置
WO2013094265A1 (ja) * 2011-12-22 2013-06-27 日本電気株式会社 電力増幅器および電力増幅方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4994760A (en) * 1985-02-14 1991-02-19 Signal One Corporation Apparatus and method for combining output signals from parallelly coupled power field effect transistors in high frequency amplifiers
US6741483B1 (en) * 1998-09-16 2004-05-25 Harman International Industries, Incorporated Circulating current sensing device for amplifiers
US6750711B2 (en) 2001-04-13 2004-06-15 Eni Technology, Inc. RF power amplifier stability
US6603352B2 (en) * 2001-12-03 2003-08-05 Icefyre Semiconductor Corporation Switched-mode power amplifier integrally performing power combining
US7053700B2 (en) 2003-06-02 2006-05-30 Nortel Networks Limited High-efficiency amplifier and method
US7242245B2 (en) * 2004-07-08 2007-07-10 Amalfi Semiconductor, Inc. Method and apparatus for an improved power amplifier
US8718582B2 (en) * 2008-02-08 2014-05-06 Qualcomm Incorporated Multi-mode power amplifiers
US7728661B2 (en) 2008-05-05 2010-06-01 Javelin Semiconductor, Inc. Controlling power with an output network
US7872523B2 (en) 2008-07-01 2011-01-18 Mks Instruments, Inc. Radio frequency (RF) envelope pulsing using phase switching of switch-mode power amplifiers
US8942651B2 (en) * 2010-04-20 2015-01-27 Rf Micro Devices, Inc. Cascaded converged power amplifier
DE102011012622A1 (de) 2011-02-28 2012-08-30 Stolberg Hf-Technik AG Hochfrequenzleistungsvervielfacherlösung
JP5719259B2 (ja) 2011-09-06 2015-05-13 ルネサスエレクトロニクス株式会社 高周波電力増幅装置
US8502598B2 (en) 2011-09-30 2013-08-06 Intel Corporation Digitally-scalable transformer combining power amplifier
JP5974921B2 (ja) 2013-02-13 2016-08-23 株式会社ソシオネクスト 増幅器及び無線通信装置
JP6182937B2 (ja) 2013-04-01 2017-08-23 株式会社ソシオネクスト 電力増幅器及び通信装置
US10193508B2 (en) * 2014-04-17 2019-01-29 Texas Instruments Incorporated Multi-branch outphasing system and method

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4748421A (en) * 1987-04-08 1988-05-31 Scs Telecom, Inc. Enhanced class SM power amplifier
JP2002510927A (ja) * 1998-04-02 2002-04-09 エリクソン インコーポレイテッド Ｃｈｉｒｅｉｘ／ｄｏｈｅｒｔｙハイブリッド増幅器の電力波形合成
US20090167434A1 (en) * 2008-01-01 2009-07-02 Mostafa Elmala Device, system, and method of semi-doherty outphasing amplification
JP2011077741A (ja) * 2009-09-30 2011-04-14 Kddi Corp Δς変換器の制御値に基づいて電力増幅器を制御する送信機、プログラム及び方法
JP2011091801A (ja) * 2009-10-23 2011-05-06 Ngk Insulators Ltd ドハティ増幅器用合成器
WO2011129727A1 (en) * 2010-04-14 2011-10-20 Telefonaktiebolaget L M Ericsson (Publ) Power-amplifier arrangement
US20130021095A1 (en) * 2010-04-14 2013-01-24 Telefonaktiebolaget Lm Ericsson (Publ) Power-Amplifier Arrangement
JP2013110487A (ja) * 2011-11-18 2013-06-06 Hitachi Kokusai Electric Inc 電力増幅装置
WO2013094265A1 (ja) * 2011-12-22 2013-06-27 日本電気株式会社 電力増幅器および電力増幅方法

Also Published As

Publication number Publication date
CN104682878A (zh) 2015-06-03
EP2882099A1 (en) 2015-06-10
CN104682878B (zh) 2019-05-10
JP6683390B2 (ja) 2020-04-22
US20150155840A1 (en) 2015-06-04
US9515623B2 (en) 2016-12-06

Similar Documents

Publication Publication Date Title
JP6171935B2 (ja) 電力増幅装置
US7081793B2 (en) High-efficiency amplifier, converter and methods
JP6261821B2 (ja) マルチ帯域信号を生成するシステム及び方法
US20080290938A1 (en) Multibit digital amplifier for radio-frequency transmission
JP6683390B2 (ja) マルチ状態スイッチモード電力増幅器システムおよびその動作方法
CN104115406A (zh) 连续时间的mashς-δ模数转换
JP2009290455A (ja) Ｄｅｍシステム、デルタシグマａ／ｄ変換器、及び受信機
JP6648902B2 (ja) マルチ状態スイッチモード電力増幅器システムおよびそれらの動作方法
US9391631B1 (en) Processing system with encoding for processing multiple analog signals
WO2012153567A1 (ja) デジタル変調器
US9071303B2 (en) Level de-multiplexed delta sigma modulator based transmitter
EP2506426A1 (en) A method for amplification of a signal, and an amplifying device therefor
US9391572B2 (en) Driver amplifier systems and methods of their operation
JP2008259201A (ja) デジタル変調のためのシステム及び方法
US10897232B2 (en) Multi-level capacitive digital-to-analog converter for use in a sigma-delta modulator
KR20090061134A (ko) 데이터 가중 평균화 알고리즘을 이용하는 디급 오디오증폭기
US20170302228A1 (en) Digital-to-rf power converter
KR101292667B1 (ko) 디지털 ｒｆ 컨버터 및 이를 포함하는 디지털 ｒｆ 변조기와 송신기
EP2533421A1 (en) A method for amplification of a signal using a multi-level modulator, and an amplifying device therefor
JP5424345B2 (ja) Δς変調器及びスイッチングアンプを有する増幅器、プログラム及び方法
US8358230B2 (en) Low power discrete-time electronic circuit
Zhu et al. A 5-level efficient IFPWM power coding approach encoding LTE for class-S digital-RF transmitter with distortion correction
CN108011638B (zh) 一种数字射频脉冲调制方法和调制器
EP3565123A1 (en) Continuous time sigma delta modulator, method of operating a continuous time sigma delta modulator and analog-to-digital converter
Xue et al. An all-digital quadrature RF transmitter with 8-bit ΣΔ modulation

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170927

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20181017

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181204

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190215

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190709

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190927

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200225

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200323

R150 Certificate of patent or registration of utility model

Ref document number: 6683390

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250