JP5424345B2 - Δς変調器及びスイッチングアンプを有する増幅器、プログラム及び方法 - Google Patents

Δς変調器及びスイッチングアンプを有する増幅器、プログラム及び方法 Download PDF

Info

Publication number
JP5424345B2
JP5424345B2 JP2010177277A JP2010177277A JP5424345B2 JP 5424345 B2 JP5424345 B2 JP 5424345B2 JP 2010177277 A JP2010177277 A JP 2010177277A JP 2010177277 A JP2010177277 A JP 2010177277A JP 5424345 B2 JP5424345 B2 JP 5424345B2
Authority
JP
Japan
Prior art keywords
amplifier
value
output
power
quantizer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010177277A
Other languages
English (en)
Other versions
JP2012039355A (ja
Inventor
透 北藪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
KDDI Corp
Original Assignee
KDDI Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by KDDI Corp filed Critical KDDI Corp
Priority to JP2010177277A priority Critical patent/JP5424345B2/ja
Publication of JP2012039355A publication Critical patent/JP2012039355A/ja
Application granted granted Critical
Publication of JP5424345B2 publication Critical patent/JP5424345B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Amplifiers (AREA)

Description

本発明は、ΔΣ変調器及びスイッチングアンプを有する増幅器の技術に関する。
無線機の電力増幅器の高効率化技術として、ΔΣ変調器(Delta-sigma modulator)及びスイッチングアンプを組み合わせた増幅器がある。この技術によれば、高効率なスイッチングアンプを用いるために、入力信号をΔΣ変調器によって矩形波に変換している。ここで、ΔΣ変調の際に、希望信号に対して量子化雑音が付加される。そこで、ΔΣ変調器の次数や伝達関数を調整することによって、量子化雑音のスペクトラムの形を調整する。
「ΔΣ変調器」は、アナログ信号(又は離散時間信号)を、1ビット以上(数ビット)の振幅が離散化された信号に変調(符号化)する。これは、オーバサンプリング及びノイズシェーピングによって、希望信号帯域内の量子化雑音(又は、符号化によって生じる歪み)を低減する技術である。オーバサンプリングを用いて、信号帯域よりも十分に高い周波数でサンプリングし、量子化雑音を高い周波数にまで引き伸ばす。そして、ノイズシェーピングを用いて、全周波数に均等に引き伸ばされた量子化雑音を、高い周波数領域へ移行させる。ノイズシェーピングは、量子化器(quantizer)の前段に積分器(フィルタ)を備え、量子化器の出力値をその積分器にフィードバックさせる構成によって実現される。
「スイッチングアンプ」は、ΔΣ変調器から出力された矩形波の離散信号を、無線システムで必要とされる電力まで増幅する。ここで、希望信号に対して量子化雑音の電力が大きい場合がある。即ち、希望信号と量子化雑音電力との電力比(S/N比)が十分高い値を取れない場合である。この場合、ΔΣ変調器内の量子化器の出力値数を多値化し、スイッチングアンプを多段にすることによって、S/N比を改善することができる(例えば特許文献1参照)。
図1は、従来技術における増幅器の機能構成図である。
図1によれば、増幅器1は、ΔΣ変調器11と、スイッチングアンプ12とを有する。増幅器1は、入力信号をΔΣ変調器11によって離散信号に変調し、その離散信号をスイッチングアンプ12によって増幅する。増幅器1は、例えば無線機(送信機)に搭載されるものであって、データ信号をアンテナから送信するために増幅する。
ΔΣ変調器11は、入力信号を、K個の出力値qk(k=1,2,〜,K、K:量子化レベル)に量子化する。ここで、入力信号は、アナログ信号であってもよいし、サンプリング周波数fs=1/ΔTによってサンプリングされた離散時間信号であってもよい。
ΔΣ変調器11は、量子化器111と、積分器112と、減算器113とを有する。量子化器111は、入力信号の連続的な振幅値を、K個の出力値qkに量子化する。その出力値qkは、入力信号に対して量子化雑音を含むものとなる。積分器112は、量子化器111の前段で、入力信号を積分する(伝達関数H(z)のフィルタ処理を行う)。これにより、減算器113は、量子化器111の出力値qkを入力信号へ帰還させることによって、ループを構成する。このループ構成とH(z)のフィルタ処理によって、ノイズシェーピングの伝達特性を実現する。
図1によれば、スイッチングアンプ12は、ΔΣ変調器11からの多値信号を入力する。スイッチングアンプ12は、トランジスタを多段に接続している。トランジスタは、例えばFET(Field Effect Transistor:電界効果トランジスタ)であってもよい。各トランジスタのドレインは結合される。結合された電流は、トランス123の入力側へ出力される。トランス123を介して各トランジスタの出力電流が合成される。トランス123の入力側と出力側とで信号が分離され、その出力側は、整合回路(Matching network)を介して、負荷Rload(例えば50Ω)に接続される。ここで、信号の電力を効率良く出力するために、送信信号の周波数帯でマッチングを取る必要がある。整合回路は、負荷Rloadとのマッチングのために、インピーダンス変換がなされる。
特開2008−148212公報
スイッチングアンプ12は、トランジスタを多段に接続するために、ONとなるトランジスタ(ベース電圧がHighとなる場合)の数によって、回路のインピーダンスが変動する。しかしながら、トランジスタのON/OFFの全ての組合せについて、整合回路124におけるインピーダンスのマッチングを最適点(50Ω)にすることはできない。
図2は、ΔΣ変調器からの出力値と、スイッチングアンプの出力電圧とを表すグラフである。
図2(a)は、ΔΣ変調器の量子化器について、閾値xk(横軸)に対する出力値qk(縦軸)を表す。これは、量子化器の以下のように動作を意味する。
閾値xk(k=1,2,〜,K、K:量子化レベル)であって、
入力信号が、区間Qk={x:xk-1<x≦xk}(x0=0,xK=∞)にある場合、
出力値qkを出力する。
ここで、閾値xの変化に対応する出力値qの変化(ステップ幅)は、Δkで表されている。ここで、ΔΣ変調器が一様量子化器(uniform quantizer)を備えている場合、出力値qk(k=1,2,〜,K)のステップ幅Δk(=qk−qk-1)は、一定である。
図2(b)は、スイッチングアンプについて、時間経過(nsec)(横軸)に対する出力電圧(mV)(縦軸)を表す。スイッチングアンプ内でONとなるトランジスタの数に合わせて、出力電圧も階段状に変化している。ここで、ΔΣ変調器の出力値のステップ幅が一定であるのに対し、スイッチングアンプの出力電圧のステップ幅が一定ではない。これは、ONとなるトランジスタの数と、整合回路のインピーダンス変換とが比例していないことに基づく。そのために、スイッチングアンプからの出力信号の電圧波形が歪んでしまう。特に、スイッチングアンプの最大の出力電圧については数十mVも足りなくなっている。
そこで、本発明は、スイッチングアンプにおけるONのトランジスタの数に応じて、インピーダンスの不整合に基づく出力信号の歪みを低減することができる増幅器、プログラム及び方法を提供することを目的とする。
本発明によれば、入力信号をΔΣ変調器によって離散信号に変調し、その離散信号をスイッチングアンプによって増幅する増幅器において、
ΔΣ変調器は、出力値・閾値xを制御可能な量子化器を有し、
スイッチングアンプは、離散信号に応じてスイッチングされる複数のトランジスタと、トランジスタからの出力信号を合成するトランスと、該トランスの出力側に接続される整合回路と、該整合回路及び負荷Rloadの間の出力電力における電力値を検出する電力検出器とを有し、
更に、スイッチングアンプに対してONとなるトランジスタの数Nを変化させてスイッチングを制御し、スイッチングアンプの電力検出器から電力値Pを入力し、ΔΣ変調器の量子化器に対して、電力値Pに応じた出力値q・閾値xを設定する制御部を更に有する
ことを特徴とする。
本発明の増幅器における他の実施形態によれば、制御部は、ONとなるトランジスタ数Nが奇数である場合、電力値Pの平方根I=√(P)を用いて、量子化器の出力値を、±I/I(k=1,3,・・・,N、a=1)に設定することも好ましい。
本発明の増幅器における他の実施形態によれば、制御部は、ONとなるトランジスタ数Nが偶数である場合、電力値Pの平方根I=√(P)を用いて、量子化器の出力値を、±I/I(k=2,4,・・・,N、a=2)に設定することも好ましい。
本発明の増幅器における他の実施形態によれば、制御部は、量子化器の閾値xを、出力値の中間値に設定することも好ましい。
本発明によれば、入力信号をΔΣ変調器によって離散信号に変調し、その離散信号をスイッチングアンプによって増幅する増幅器について、
ΔΣ変調器は、出力値・閾値xを制御可能な量子化器を有し、
スイッチングアンプは、離散信号に応じてスイッチングされる複数のトランジスタと、トランジスタからの出力信号を合成するトランスと、該トランスの出力側に接続される整合回路と、該整合回路及び負荷Rloadの間の出力電力における電力値を検出する電力検出器とを有する
増幅器に搭載されたコンピュータを機能させるプログラムであって、
スイッチングアンプに対してONとなるトランジスタの数Nを変化させてスイッチングを制御する第1のステップと、
スイッチングアンプの電力検出器から電力値Pを入力する第2のステップと、
ΔΣ変調器の量子化器に対して、電力値Pに応じた出力値q・閾値xを設定する第3のステップと
してコンピュータを実行させることを特徴とする。
本発明の増幅器用のプログラムにおける他の実施形態によれば、第3のステップについて、ONとなるトランジスタ数Nが奇数である場合、電力値Pの平方根I=√(P)を用いて、量子化器の出力値を、±I/I(k=1,3,・・・,N、a=1)に設定することも好ましい。
本発明の増幅器用のプログラムにおける他の実施形態によれば、第3のステップについて、ONとなるトランジスタ数Nが偶数である場合、電力値Pの平方根I=√(P)を用いて、量子化器の出力値を、±I/I(k=2,4,・・・,N、a=2)に設定することも好ましい。
本発明の増幅器用のプログラムにおける他の実施形態によれば、制御部は、量子化器の閾値xを、出力値の中間値に設定することも好ましい。
本発明によれば、入力信号をΔΣ変調器によって離散信号に変調し、その離散信号をスイッチングアンプによって増幅する増幅器について、
ΔΣ変調器は、出力値・閾値xを制御可能な量子化器を有し、
スイッチングアンプは、離散信号に応じてスイッチングされる複数のトランジスタと、トランジスタからの出力信号を合成するトランスと、該トランスの出力側に接続される整合回路と、該整合回路及び負荷Rloadの間の出力電力における電力値を検出する電力検出器とを有する
増幅器における制御方法であって、
スイッチングアンプに対してONとなるトランジスタの数Nを変化させてスイッチングを制御する第1のステップと、
スイッチングアンプの電力検出器から電力値Pを入力する第2のステップと、
ΔΣ変調器の量子化器に対して、電力値Pに応じた出力値q・閾値xを設定する第3のステップと
を有することを特徴とする。
本発明の増幅器、プログラム及び方法によれば、スイッチングアンプにおけるONのトランジスタの数に応じて、インピーダンスの不整合に基づく出力信号の歪みを低減することができる。
従来技術における増幅器の機能構成図である。 ΔΣ変調器からの出力値と、スイッチングアンプの出力電圧とを表すグラフである。 本発明おける増幅器の機能構成図である。 制御部の制御内容を表す説明図である。 ΔΣ変調器の量子化器の量子化を表す説明図である。
以下、本発明の実施の形態について、図面を用いて詳細に説明する。
図3は、本発明おける増幅器の機能構成図である。
図3によれば、図1と比較して、ΔΣ変調器11は、出力値・閾値xを制御可能な量子化器111を有する。また、スイッチングアンプ12は、整合回路124と負荷125との間に、分配器(Coupler)126を有する。分配器126の一方が、電力検出器(Power
detector)127に接続される。電力検出器127は、出力電力の電力値Pを検出する。
図3によれば、増幅器1は、ΔΣ変調器11及びスイッチングアンプ12に対する制御部13を更に有する。制御部13は、スイッチング制御部131と、電力値記憶部132と、量子化制御部133とを有する。これら機能構成部は、増幅器に搭載されたコンピュータを機能させるプログラムを実行することによって実現される。
スイッチング制御部131は、スイッチングアンプ12の制御信号生成部(Control signal generator)121に対して、ONとなるトランジスタの数Nを変化させてスイッチングを制御する。例えば、1個のトランジスタのみがONになる1つ以上のスイッチングに切り替え、次に、2個のトランジスタのみがONになる1つ以上のスイッチングに切り替える。このようなスイッチング制御を、入力信号の多値数に応じて順次実行する。
電力値記憶部132は、スイッチングアンプ12の電力検出器127から電力値Pを入力し、記憶する。電力Pは、ONとなるトランジスタの個数に応じて記憶される。例えば、1個のトランジスタのみがONになった場合の電力値、2個のトランジスタのみがONになった場合の電力値、これを順次記憶する。
量子化制御部133は、ΔΣ変調器11の量子化器111に対して、電力値Pに応じた出力値q・閾値xを設定する。
図4は、制御部の制御内容を表す説明図である。また、図5は、ΔΣ変調器の量子化器の量子化を表す説明図である。
図4によれば、スイッチングアンプ12の制御信号発生部121は、入力信号からトランジスタへの制御信号を生成する。ここで、入力信号が[+3,+1,−1,−3]の4値であるとする。
[トランジスタの動作]
(+3):アンプS0〜S2=High、 S3〜S5 =Low
(+1):アンプS0 =High、 S1〜S5 =Low
(−1):アンプS3 =High、 S0〜S2,S4,S5=Low
(−3):アンプS3〜S5=High、 S0〜S2 =Low
[制御信号発生部の動作]
(+3)Control1:High Control2:High Control3:Low Control4:Low
(+1)Control1:High Control2:Low Control3:Low Control4:Low
(−1)Control1:Low Control2:Low Control3:High Control4:Low
(−3)Control1:Low Control2:Low Control3:High Control4:High
例えば、量子化器は、最初に以下のように設定されているとする(図5(a)参照)。
量子化器の出力値[−3, −1, +1, +3]
閾値 [−2, 0, +2]
図4によれば、スイッチング制御部131は、以下のようにスイッチングアンプ12の制御信号生成部121を制御する。
(第1のスイッチング)
ONとなるトランジスタの数N=1
(+1)Control1:High Control2:Low Control3:Low Control4:Low
(−1)Control1:Low Control2:Low Control3:High Control4:Low
このとき、スイッチング制御部131は、電力検出器127で検出された電力値Pを、制御部13へ出力する。そして、制御部13の電力値記憶部132が、電力値Pを記憶する。
(第2のスイッチング)
ONとなるトランジスタの数N=3
(+3)Control1:High Control2:High Control3:Low Control4:Low
(−3)Control1:Low Control2:Low Control3:High Control4:High
このとき、スイッチング制御部131は、電力検出器127で検出された電力値Pを、制御部13へ出力する。そして、制御部13の電力値記憶部132が、電力値Pを記憶する。
そして、制御部13の量子化制御部133は、ΔΣ変調器11の量子化器111を制御する。ここで、トランジスタから負荷に対して流れる電流の比(I3/I1:トランジスタが1個ONの場合と3個ONの場合の電流の比)を推定するために、電力検出器の出力を用いる。電力は電流の2乗に比例することから、電力検出器出力の平方根を用いて電流の比を求める。尚、電力検出器ではなく、電流検出器を用いてもよく、その場合は、電流検出器の出力の比を、電流の比として使用する。
(ONとなるトランジスタ数Nが奇数である場合)
電力値Pの平方根I=√(P)を用いて、量子化器の出力値を、±I/I(k=1,3,・・・,N、a=1)に設定する。
=√(P
=√(P
量子化器の出力値[−I/I, −1, +1, +I/I
閾値 [(−1−I/I)/2, 0, (1+I/I)/2]
例えば、I/I=2.8とする。これは、I/I=3が理想的であるにもかかわらず、スイッチングアンプのトランジスタによって2.8に歪んでいることを意味する。そうすると、量子化器の出力値及び閾値は、以下のように設定される。
量子化器の出力値[−2.8, −1, +1, +2.8]
閾値 [(−1−2.8)/2, 0, (1+2.8)/2]
=[−1.9, 0, +1.9]
従って、本発明によれば、量子化器における設定状態は、図5(b)のように設定される。
尚、量子化器の閾値xは、出力値qの中間値になるように設定される。例えば、出力値が[−2.8, −1, +1, +2.8]である場合、中間値[−1.9, 0, +1.9]を閾値xとして設定する。
(ONとなるトランジスタ数Nが偶数である場合)
電力値Pの平方根I=√(P)を用いて、量子化器の出力値を、±I/I(k=2,4,・・・,N、a=2)に設定する。
尚、出力値及び閾値については、前述の値を定数倍したものであってもよい。また、スイッチングアンプの段数が多数になった場合であっても、本発明における量子化器の設定方法を用いることができる。
以上、詳細に説明したように、本発明の増幅器、プログラム及び方法によれば、スイッチングアンプにおけるONのトランジスタの数に応じて、インピーダンスの不整合に基づく出力信号の歪みを低減することができる。
前述した本発明の種々の実施形態について、本発明の技術思想及び見地の範囲の種々の変更、修正及び省略は、当業者によれば容易に行うことができる。前述の説明はあくまで例であって、何ら制約しようとするものではない。本発明は、特許請求の範囲及びその均等物として限定するものにのみ制約される。
1 増幅器
11 ΔΣ変調器
111 量子化器
112 積分器
113 減算器
12 スイッチングアンプ
121 制御信号発生部
122 電解効果トランジスタ
123 トランス
124 整合回路、マッチング回路
125 負荷、50Ω抵抗
126 分配器、カプラ
127 電力検出器
13 制御部
131 スイッチング制御部
132 電力値記憶部
133 量子化制御部

Claims (9)

  1. 入力信号をΔΣ変調器によって離散信号に変調し、その離散信号をスイッチングアンプによって増幅する増幅器において、
    前記ΔΣ変調器は、出力値・閾値xを制御可能な量子化器を有し、
    前記スイッチングアンプは、前記離散信号に応じてスイッチングされる複数のトランジスタと、前記トランジスタからの出力信号を合成するトランスと、該トランスの出力側に接続される整合回路と、該整合回路及び負荷Rloadの間の出力電力における電力値を検出する電力検出器とを有し、
    更に、前記スイッチングアンプに対してONとなるトランジスタの数Nを変化させてスイッチングを制御し、前記スイッチングアンプの前記電力検出器から前記電力値Pを入力し、前記ΔΣ変調器の前記量子化器に対して、前記電力値Pに応じた出力値q・閾値xを設定する制御部を更に有する
    ことを特徴とする増幅器。
  2. 前記制御部は、ONとなるトランジスタ数Nが奇数である場合、電力値Pの平方根I=√(P)を用いて、前記量子化器の出力値を、±I/I(k=1,3,・・・,N、a=1)に設定することを特徴とする請求項1に記載の増幅器。
  3. 前記制御部は、ONとなるトランジスタ数Nが偶数である場合、電力値Pの平方根I=√(P)を用いて、前記量子化器の出力値を、±I/I(k=2,4,・・・,N、a=2)に設定することを特徴とする請求項1に記載の増幅器。
  4. 前記制御部は、量子化器の閾値xを、出力値の中間値に設定することを特徴とする請求項2又は3に記載の増幅器。
  5. 入力信号をΔΣ変調器によって離散信号に変調し、その離散信号をスイッチングアンプによって増幅する増幅器について、
    前記ΔΣ変調器は、出力値・閾値xを制御可能な量子化器を有し、
    前記スイッチングアンプは、前記離散信号に応じてスイッチングされる複数のトランジスタと、前記トランジスタからの出力信号を合成するトランスと、該トランスの出力側に接続される整合回路と、該整合回路及び負荷Rloadの間の出力電力における電力値を検出する電力検出器とを有する
    増幅器に搭載されたコンピュータを機能させるプログラムであって、
    前記スイッチングアンプに対してONとなるトランジスタの数Nを変化させてスイッチングを制御する第1のステップと、
    前記スイッチングアンプの前記電力検出器から前記電力値Pを入力する第2のステップと、
    前記ΔΣ変調器の前記量子化器に対して、前記電力値Pに応じた出力値q・閾値xを設定する第3のステップと
    してコンピュータを実行させることを特徴とする増幅器用のプログラム。
  6. 第3のステップについて、ONとなるトランジスタ数Nが奇数である場合、電力値Pの平方根I=√(P)を用いて、前記量子化器の出力値を、±I/I(k=1,3,・・・,N、a=1)に設定することを特徴とする請求項5に記載の増幅器用のプログラム。
  7. 第3のステップについて、ONとなるトランジスタ数Nが偶数である場合、電力値Pの平方根I=√(P)を用いて、前記量子化器の出力値を、±I/I(k=2,4,・・・,N、a=2)に設定することを特徴とする請求項5に記載の増幅器用のプログラム。
  8. 前記制御部は、量子化器の閾値xを、出力値の中間値に設定することを特徴とする請求項6又は7に記載の増幅器用のプログラム。
  9. 入力信号をΔΣ変調器によって離散信号に変調し、その離散信号をスイッチングアンプによって増幅する増幅器について、
    前記ΔΣ変調器は、出力値・閾値xを制御可能な量子化器を有し、
    前記スイッチングアンプは、前記離散信号に応じてスイッチングされる複数のトランジスタと、前記トランジスタからの出力信号を合成するトランスと、該トランスの出力側に接続される整合回路と、該整合回路及び負荷Rloadの間の出力電力における電力値を検出する電力検出器とを有する
    増幅器における制御方法であって、
    前記スイッチングアンプに対してONとなるトランジスタの数Nを変化させてスイッチングを制御する第1のステップと、
    前記スイッチングアンプの前記電力検出器から前記電力値Pを入力する第2のステップと、
    前記ΔΣ変調器の前記量子化器に対して、前記電力値Pに応じた出力値q・閾値xを設定する第3のステップと
    を有することを特徴とする増幅器用の制御方法。
JP2010177277A 2010-08-06 2010-08-06 Δς変調器及びスイッチングアンプを有する増幅器、プログラム及び方法 Expired - Fee Related JP5424345B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010177277A JP5424345B2 (ja) 2010-08-06 2010-08-06 Δς変調器及びスイッチングアンプを有する増幅器、プログラム及び方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010177277A JP5424345B2 (ja) 2010-08-06 2010-08-06 Δς変調器及びスイッチングアンプを有する増幅器、プログラム及び方法

Publications (2)

Publication Number Publication Date
JP2012039355A JP2012039355A (ja) 2012-02-23
JP5424345B2 true JP5424345B2 (ja) 2014-02-26

Family

ID=45850854

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010177277A Expired - Fee Related JP5424345B2 (ja) 2010-08-06 2010-08-06 Δς変調器及びスイッチングアンプを有する増幅器、プログラム及び方法

Country Status (1)

Country Link
JP (1) JP5424345B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018170547A (ja) * 2017-03-29 2018-11-01 日本無線株式会社 Δς型スイッチングアンプ

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3289590B2 (ja) * 1996-02-06 2002-06-10 松下電器産業株式会社 D級電力増幅器
WO2007094255A1 (ja) * 2006-02-14 2007-08-23 Matsushita Electric Industrial Co., Ltd. D/a変換器

Also Published As

Publication number Publication date
JP2012039355A (ja) 2012-02-23

Similar Documents

Publication Publication Date Title
US8693578B2 (en) Transmission device
US9490752B2 (en) RF amplifier having a transition shaping filter
US8416880B2 (en) Digital modulator
JP5003134B2 (ja) 増幅装置
US7081793B2 (en) High-efficiency amplifier, converter and methods
CN100578932C (zh) 发送电路、通信机器、音频机器、影像机器、及发送方法
CN104115406A (zh) 连续时间的mashς-δ模数转换
JP2011077741A (ja) Δς変換器の制御値に基づいて電力増幅器を制御する送信機、プログラム及び方法
KR101104143B1 (ko) 무선 통신 시스템에서 신호의 송신 장치 및 방법
WO2013035523A1 (ja) Rf信号生成回路、及び送信機
US9515623B2 (en) Multiple-state, switch-mode power amplifier systems and methods of their operation
JP5424345B2 (ja) Δς変調器及びスイッチングアンプを有する増幅器、プログラム及び方法
US9369089B2 (en) Multiple-state, switch-mode power amplifier systems and methods of their operation
JP6558360B2 (ja) 送信機、送信方法
US9391572B2 (en) Driver amplifier systems and methods of their operation
US9197172B2 (en) Switched mode high linearity power amplifier
JP2004517541A (ja) 高効率線形電力増幅用多重化入力エンベロープ復元方式
JP5271233B2 (ja) 電力増幅器に対応付けてδς変換器の制御値を制御する送信機、プログラム及び方法
WO2013140914A1 (ja) 送信機および送信方法
Xia et al. A hybrid amplitude/time encoding scheme for enhancing coding efficiency and dynamic range in digitally modulated power amplifiers
CN106034095B (zh) 数字预失真发射机及其控制方法
Zhu et al. A 5-level efficient IFPWM power coding approach encoding LTE for class-S digital-RF transmitter with distortion correction
JP4704328B2 (ja) Δς変調器、および、δς変調型デジタルアナログ変換器
CN108011638B (zh) 一种数字射频脉冲调制方法和调制器
TWI311400B (en) Sigma-delta power amplifier and modulation method thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130304

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131030

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131105

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131106

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131121

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131121

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5424345

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees