JP6171935B2 - 電力増幅装置 - Google Patents
電力増幅装置 Download PDFInfo
- Publication number
- JP6171935B2 JP6171935B2 JP2013534760A JP2013534760A JP6171935B2 JP 6171935 B2 JP6171935 B2 JP 6171935B2 JP 2013534760 A JP2013534760 A JP 2013534760A JP 2013534760 A JP2013534760 A JP 2013534760A JP 6171935 B2 JP6171935 B2 JP 6171935B2
- Authority
- JP
- Japan
- Prior art keywords
- power
- signal
- output
- power amplifiers
- delta
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 claims description 22
- 230000003321 amplification Effects 0.000 claims description 14
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 14
- 238000002955 isolation Methods 0.000 claims description 6
- 238000010586 diagram Methods 0.000 description 21
- 230000000694 effects Effects 0.000 description 16
- 238000005516 engineering process Methods 0.000 description 11
- 230000010363 phase shift Effects 0.000 description 9
- 238000004891 communication Methods 0.000 description 8
- 238000013139 quantization Methods 0.000 description 8
- 230000007423 decrease Effects 0.000 description 4
- 238000007493 shaping process Methods 0.000 description 4
- 239000013598 vector Substances 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 230000001413 cellular effect Effects 0.000 description 3
- 238000005070 sampling Methods 0.000 description 3
- 239000010754 BS 2869 Class F Substances 0.000 description 2
- 241001125929 Trisopterus luscus Species 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 229920006395 saturated elastomer Polymers 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000007562 laser obscuration time method Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 230000002194 synthesizing effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
- H03F3/217—Class D power amplifiers; Switching amplifiers
- H03F3/2171—Class D power amplifiers; Switching amplifiers with field-effect devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
- H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
- H03F1/0277—Selecting one or more amplifiers from a plurality of amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
- H03F3/211—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/72—Gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/204—A hybrid coupler being used at the output of an amplifier circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/336—A I/Q, i.e. phase quadrature, modulator or demodulator being used in an amplifying circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/537—A transformer being used as coupling element between two amplifying stages
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/541—Transformer coupled at the output of an amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/20—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F2203/21—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
- H03F2203/211—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
- H03F2203/21106—An input signal being distributed in parallel over the inputs of a plurality of power amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/20—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F2203/21—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
- H03F2203/211—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
- H03F2203/21136—An input signal of a power amplifier being on/off switched
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/20—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F2203/21—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
- H03F2203/211—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
- H03F2203/21142—Output signals of a plurality of power amplifiers are parallel combined to a common output
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/72—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
- H03F2203/7215—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal the gated amplifier being switched on or off by a switch at the input of the amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/72—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
- H03F2203/7236—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal the gated amplifier being switched on or off by putting into parallel or not, by choosing between amplifiers by (a ) switch(es)
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Description
このような変調フォーマットでは、一般にシンボル間の遷移時に信号の軌跡が振幅変調を伴う。従ってマイクロ波帯等のキャリア信号に重畳された変調信号では、時間とともに信号の振幅(包絡線)が変化する。このとき、変調信号のピーク電力と平均電力の比は、PAPR(Peak−to−Average Power Ratio)と呼ばれている。
PAPRが大きい信号を増幅する場合は、高い線形性を確保する為に、ピーク電力に対しても波形が歪まないように電源から十分に大きな電力を増幅器に供給する必要がある。
言い換えると、増幅器を電源電圧で制限される飽和電力よりも十分低い電力領域で余裕(バックオフ)をもたせて動作させる必要がある。
一般に、A級やB級動作させた線形増幅器では、その飽和出力電力付近で電力効率が最大になるので、バックオフが大きい領域で動作させると平均的な電力効率は低くなる。
次世代携帯電話や無線LAN、デジタルテレビ放送に採用されているマルチキャリアを用いた直交周波数分割多重方式(OFDM)では、PAPRは大きくなる傾向にあり、増幅器の平均効率はさらに低下する。なおOFDMはOrthogonal Frequency Division Multiplexingの略語である。
したがって、増幅器の特性としては、バックオフの大きい電力領域でも高い電力効率を有していることが望ましい。
バックオフの大きい電力領域で、広いダイナミックレンジに渡って高効率に信号を増幅する方式として、デジタル振幅変調方式の電力増幅装置が、例えば特許文献1に開示されている。図10は特許文献1に記載の電力増幅装置の構成を示す図である。図10に示すように、振幅信号1050は、デジタイザ1005(A/D(Analog/Digita)変換器)によって、nビットのデジタル信号1061、1062、・・・、106nに変換される。変換されたデジタル信号は、n個のD級スイッチングアンプ1011、1012、・・・、101nに入力される。D級スイッチングアンプは、デジタル信号に基づいて、RFソース1010からのキャリア信号1052を増幅する。デジタイザ1005の出力であるデジタル信号の論理が、Highの場合は、D級スイッチングアンプで増幅した信号を電力合成器1002に出力し、Lowの場合は、出力は接地される。
電力合成器1002は、直列に接続されたトランス1021、1022、・・・、102nからなり、D級スイッチングアンプ1011、1012、・・・、101nの出力電圧を加算する。電圧加算された信号は、負荷に供給される。
図3にD級スイッチングアンプの一例であるフルブリッジ型のD級スイッチングアンプの構成図を示す。縦積みに接続された2つのFET(Field Effect Transistor)1a、1bとFET1c、1dが並列に接続され、一方の端子が接地、他方の端子が共通の電源VDDに接続されている。
図3に示すようにキャリア信号52(S1)とその逆相信号(S2)を入力することにより、S1がHigh、S2がLowのときは、出力には電源電圧VDDが現れる。S1がLow、S2がHighのときは、出力の極性は反転し、−VDDが現れる。この動作を繰り返し、入力したキャリア信号が、電圧振幅2×VDDの信号に増幅される。このとき、個々のFETは、スイッチング動作をしており、電流と電圧波形にオーバーラップが生じないので、FET内で電力損失が発生せず、非常に高い効率で増幅することができる。
図3に示すフルブリッジ型D級スイッチングアンプにおいて、ローサイドFET1b、1dの入力S1、S2をともにHighに、ハイサイドFET1a、1cの入力S1、S2をともにLowにすると、出力には電圧が発生せず、出力は接地状態となる。これは、たとえば、図3のスイッチ111〜114を制御することによって実現できる。
図10のデジタル振幅変調方式増幅器のアンプとして図3に示すフルブリッジ型D級スイッチングアンプを適用され、デジタル信号1061、1062、・・・、106nがHighのときはS1、S2にキャリア信号とその逆相信号がそれぞれ入力される。一方デジタル信号1061、1062、・・・、106nがLowのときは、スイッチ111〜114を制御することによって、出力は接地状態となる。その出力を、図10のトランス1021〜102nで電圧加算することにより、振幅変調のかかったキャリア信号を高い効率で増幅し、負荷に出力することができる。
このような方式のデジタル振幅変調方式の増幅器は、中波ラジオ送信機で実用化され、80%を超える高い効率が実現されている。
ところが図10に示したデジタル変調方式増幅器をVHF(Very High Frequency)帯以上の高い周波数に適用しようとすると、2つの問題が生じる。
一つめの問題は、図3に示したD級スイッチングアンプを構成するFETの寄生容量Cpに起因するものである。即ち、スイッチング周波数fが高くなると、大きさCp・V2・f(VはFETにかかる電圧振幅)の電力損失が生じる。つまり電力損失の大きさは周波数fに比例しているので、周波数fが高くなると電力損失が無視できなくなり、高い電力効率を維持できなくなる。
二つめの問題は、電力合成器として電圧加算するトランス1021、1022、・・・、102nに於ける損失である。この損失も高い周波数の領域では無視できなくなる。特に、携帯電話の基地局や放送局のように、扱う電力が大きい場合、トランスの性質上、高い周波数の領域で低損失のトランスを実現することは困難である。
この問題を解決する方法が、例えば特許文献2に開示されている。図11は特許文献2に開示されている構成の図である。
この方式では、図11に示すように、変調信号発生器1108により発生されたアナログ変調信号は、A/D変換器1105に供給されてデジタル変調信号に変換される。その後、オン/オフ制御器1106に供給されて4個のスイッチSW1〜SW4をオン/オフする(スイッチングする)ための制御信号に変換される。
ここでは、スイッチがSW1〜SW4の4個ある場合の例を示している。スイッチが4個あるのはA/D変換器1105の出力デジタル信号の量子化ビット数である4ビットに対応しているためである。
上記の制御信号は各ビット対応にスイッチSW1〜SW4をスイッチングする。スイッチSW1〜SW4は、キャリア発生器1110により発生されたキャリアをそれぞれ入力信号として受け、オンに制御されている期間に対応して、電力増幅器PA1〜PA4へ入力キャリアを供給する。
電力増幅器PA1〜PA4は、4ビットのデジタル信号の各ビット対応にそれぞれ重み付けられた出力レベルを有している。
例えば電力増幅器PA1は4ビットデジタル信号の最上位ビット(MSB:Most Significant Bit)に対応する23に比例した増幅度を有している。同様に、電力増幅器PA2、PA3及びPA4はそれぞれ22、21及び20に比例した増幅度を有している。
電力増幅器PA1〜PA4の各出力信号は、対応して設けられている電力合成器1121、1122、1123で電力合成される。電力合成器1121、1122、1123の構成は共通である。即ち、電力合成器1121、1122、1123は2つの3dB結合器、可変移相器、90°移相器を含んでいる。3dB結合器の動作を説明する図を図8に示す。3dB結合器に等振幅(例えば、大きさ“1”とする)で、90°位相がずれた信号が入力された場合に、出力端子に合成電力(大きさ“2”)が現れ、アイソレーション端子に接続されたダミー抵抗には電力が生じない(大きさ“0”)。すなわち電力損失なく、電力合成できる。
次に図11中に示す電力合成器の動作を、電力合成器1121を例にとって説明する。
電力合成器1121には、任意のビット状態に応じて、一般には異なる振幅の信号が入力される。この場合、第1の3dB結合器M1から現れる2つの出力は、その電圧ベクトルの強度は等しいが、位相が異なる。この2つの信号の位相を、x°とy°とすると、移相器PH11、PH12により+{(y°−x°)/2}、−{(y°−x°)/2}だけ位相を回転することにより、等振幅で位相が−45°に揃った電圧信号が得られる。
このうち片方の信号の位相を移相器SH1で90°遅らせることにより、等振幅で位相が90°ずれた2つの信号を得ることができる。これを、第2の3dB結合器M2に入力することにより、出力端子に合成電力が現れ、ダミー抵抗R1に電力が発生しない。すなわち、損失なく合成することができる。
同じ動作を電力合成器1122、1123で行い、各々を直列に接続することによって、任意のビット状態に応じた電力を損失なく合成することができる。
各電力合成器1121、1122、1123に入力される信号の位相を揃えるためにSW1−SW4に入力するキャリア信号の位相は、位相器φ1、φ2、φ3、φ4によって、−270°、−135°、0°、0°に、あらかじめ移相される。その後、各キャリア信号は増幅器PA1、PA2、PA3、PA4に入力される。
図10の方式と比較して、本方式の利点は、図3のようなD級スイッチングアンプを用いる必要がなく、電流源として動作するA級、B級、C級などのアンプを用いることにより高周波動作が可能となることである。各電力増幅器に接続された電力合成器が各々絶縁されているため、増幅器がオン/オフ状態のとき、出力インピーダンスが0である(電圧源)必要がないからである。A級、B級、C級などのアンプは先ほど説明した様な高周波領域での電力損失の問題がないので、これらのアンプを用いることにより高周波動作が可能となる。
また、伝送線路で構成される3dB結合器も、高周波動作が可能である。更に、本方式では、増幅装置全体の線形性は、各増幅器の線形性には依存せず、各増幅器は飽和動作のみすればよい。従って、飽和効率の高いB−C級アンプを用いることが可能となり、電流源として動作する増幅器を単独で用いた場合に比べ、高い効率を得ることができる。
また、その動作原理上、振幅の小さい領域では動作する電力増幅器の数が減少しており、個々の増幅器は飽和効率で動作しているので、結果的にバックオフによらず高い効率で増幅された出力変調信号が得られる。
図10や図11に示される特許文献1及び特許文献2の関連技術では、振幅方向の精度は、増幅器の数、すなわちAD変換器のビット数で決まる。
ところが近年の携帯電話や無線LAN、地デジ放送などの無線通信では、PAPRの大きい信号を用いている。そのため、所望のSN比を得るために大きいビット数が必要になっている。例えば、携帯電話の基地局では、ベースバンドからの信号は12〜14ビットのデジタル信号が用いられている。従って特許文献1及び2に挙げた関連技術に於いては同じSN(Signal to Noise)比を実現するために、同数(12〜14個)の電力増幅器を設ける必要がある。
これに対し、電力増幅器の数を削減した関連技術が非特許文献1及び2に記載されている。この技術では、入力変調信号の振幅成分を検出した信号(Envelope Detectorの出力)にΔΣ変調をかけて、その結果を入力変調信号の位相変調信号(Limiter、TimeDelayの出力)と掛け合わせる。その出力信号をスイッチングアンプ(1bit増幅器)に入力し、その出力をフィルタに通して、RF出力する、というものである。この構成では、電力増幅器ではスイッチング動作を行うD級スイッチングアンプは1つである。
即ち特許文献1及び2に挙げた関連技術に於いては以下の様な問題がある。
第1の問題点は、電力合成器の損失により、増幅装置全体の効率が低下することである。
その理由は、図10のトランスや、図11の3dB結合器などの電力合成器の損失が、ゼロではないことに依る。特に、周波数が高くなると損失が無視できなくなる。さらに、各合成器が直列に接続されるので、電力合成器1段あたりの損失が加算され、全体として更に大きな損失になる。特に、図11に示した関連技術では、電力合成器1段当たり、3dB結合器が2個用いられている。さらに可変移相器は、伝送線路をスイッチで切り替え、電気長を変えることによって実現される。そのため、スイッチなどの損失が大きく、電力合成器が多段になるとその損失が無視できなくなる。
第2の問題点は、振幅変調精度が劣化することである。
図11に挙げた関連する技術では、ビットの状態に応じて、合成器内部の可変移相器の移相量を変える必要があるが、上述のように必要なビット数が増えると、位相制御が複雑になる。そのため、位相制御量のずれが生じやすく、位相制御量のずれは振幅変調精度の劣化につながる。
その一方、非特許文献1及び非特許文献2に記載された関連技術では電力増幅器の数は1つであるが、次の様な問題がある。
即ち、この関連技術の構成では、振幅方向の精度は、デルタシグマ変調器のオーバーサンプル比で決まる。近年の携帯電話や無線LAN、地デジ放送などの高速無線通信において、所望のSN比を得るために高いオーバーサンプル比が必要になる。オーバーサンプル比とは、通常のサンプル周波数(信号の周波数成分の2倍)の何倍でサンプリング(オーバーサンプリング)するかを表す比である。例えば、携帯電話の基地局では、ベースバンドからの信号は12−14ビットのデジタル信号が用いられている。同じSN比を1ビットで実現するためには、デルタシグマ変調器では、数100倍のオーバーサンプルが必要になる。したがって、携帯基地局や無線LANなど、約20MHz帯域の信号に対しては、数GHz以上のサンプリングクロックが必要になってしまう。しかし、関連技術に示される非常に高速なデルタシグマ変調器を実現するのは極めて困難であり、実現できたとしても動作周波数が非常に高いのでその消費電力が非常に大きなものになってしまう、という問題がある。
また関連技術においては、出力段のスイッチングアンプも高速でスイッチングされる。スイッチングアンプでは、上述したように素子の寄生容量Cp、振幅V、スイッチング周波数をfswとすると、Cp・V2・fswの損失が発生する。つまりスイッチング周波数fswが大きくなるので、損失が増大しスイッチングアンプの電力効率が劣化する、という問題もある。
(発明の目的)
本発明の目的は、上記の問題を解決し、入力信号に対してバックオフの大きい領域でも高い電力効率を有し、かつ高速の通信でも消費電力の増大を抑えることのできる電力増幅装置を提供することである。
キャリア信号を増幅する複数の電力増幅器と、
前記デルタシグマ変調器の出力に応じて、前記複数の電力増幅器の出力のオンとオフを制御する第1の制御信号を生成するエンコーダと、
前記第1の制御信号に基づいて前記複数の電力増幅器のうちの何れか少なくとも2つの出力電力を合成する合成器と、
を有する。
本発明の電力増幅方法は、入力信号の振幅信号に多値デルタシグマ変調をかけ、キャリア信号を増幅する複数の電力増幅器に於いて、前記デルタシグマ変調の出力に応じて、前記複数の電力増幅器の出力のオンとオフを制御し、前記制御に基づいて前記複数の電力増幅器のうちの何れか少なくとも2つの出力電力を合成する。
(第1の実施形態)
(構成)
第1の実施形態の電力増幅装置の構成について説明する。
図1は本発明の第1の実施形態の構成を示すブロック図である。
デジタルベースバンド発生部7は、送信しようとする信号の複素信号(I,Q)を出力する。極座標変換器8は、複素信号(I,Q)を極座標信号(r、θ)に変換して、出力する。デルタシグマ変調器5は、振幅信号r50を多値デルタシグマ変調し、離散的な複数の出力レベルを有するパルス信号51を出力する。エンコーダ6は、パルス信号51の離散的な出力レベルをnビットのデジタル信号である制御信号60に変換し、出力する。制御信号60のうち、最上位ビットであるMSBは制御信号61、次のビットは制御信号62、更に次のビットは制御信号63、最下位ビットであるLSB(Least Significant Bit)は制御信号6nとして、順に電力増幅器11、12、・・・、1nに入力される。
局部発振器10は、ローカル信号を生成する。乗算器9は、位相信号θとローカル信号を乗算し、位相信号が重畳したキャリア信号52を出力する。
電力増幅器11、12、・・・、1nは、制御信号61、62、・・・、6nに基づいてオン/オフ動作し、オンの期間だけ、位相信号が重畳したキャリア信号52を増幅して、出力する。合成器2は、増幅器11、12、・・・、1nの出力を合成して出力する。フィルタ20は、合成器2で合成した信号を入力し、キャリア周波数近傍の信号のみを通過させ、出力する。
図3は電力増幅器11に用いられているD級スイッチングモードアンプの具体的な構成を示す図である。FET1a、1b、1c、1dは、ゲートに入力された制御信号S1、S2に基づいて、スイッチ動作する。制御信号S1は、キャリア信号52、制御信号S2は、キャリア信号52の逆相と同期した信号である。スイッチ111、112、113、114は、制御信号61に基づいて制御されている。スイッチ111、112、113、114は、制御信号61が“1”(論理High)のときはオン、制御信号61が“0”(論理Low)のときはオフとなる。これによってFET1bとFET1dの入力をHighに、FET1aとFET1cの入力をLowとなり、電力増幅器11の出力は接地される。
図4は多値デルタシグマ変調器の構成を示すブロック図である。
振幅信号50は、減算器500にて、DAC504の出力を減算される。減算された結果は、積分器501に入力される。積分器501の出力は、多値量子化器502に入力される。多値量子化器502の出力は、多値に応じた離散的な複数の出力レベルを有するパルス信号51になるとともに、遅延素子503を介して、DAC504に入力される。
(動作)
次に図1の電力増幅装置の増幅動作を、図1のより具体的な構成である図2を用いて説明する。
図2は第1の実施形態のより具体的な構成を示すブロック図である。ここでは、簡単のために、4ビットの場合(n=4)を用いて示している。しかし任意のビット数に対しても基本動作は同じである。
図において、振幅信号r50がデルタシグマ変調器5に入力されると、デルタシグマ変調器は、24=16段階の離散的な出力レベル(例えば、出力レベルの強度を0、1、・・・、15とする)を有するパルス信号51に変換される。
エンコーダ6は、16値の離散的な出力レベルを4ビットの“1”と“0”からなるバイナリ表現されたデジタル信号である制御信号60に変換する。制御信号60のMSBは制御信号61として、電力増幅器11に入力される。LSBは制御信号64として電力増幅器14に入力される。電力増幅器11、12、13、14は、制御信号60の各ビットの大きさ(23、22、21、20)に対応した出力レベルをそれぞれ有している。制御信号61、62、63、64の“1”と“0”の状態に基づいて、電力増幅器11、12、13、14の出力信号のオンとオフが制御される。
各ビットの大きさに対応した出力レベルの信号を出力するために、電力増幅器11は電源電圧VDD/20で、電力増幅器12は電源電圧VDD/2で、電力増幅器13は電源電圧VDD/22で、電力増幅器14は電源電圧VDD/23で、それぞれ動作している。
例えば、パルス信号51の出力レベルが“15”の場合は、制御信号60として、(1,1,1,1)が出力される。このときは、電力増幅器11、12、13、14は、すべて動作し、キャリア信号52を増幅して、合成器2に出力する。
パルス信号51の出力レベルが“10”の場合は、制御信号60として、(1,0,1,0)が出力される。このときは、電力増幅器11、13のみ、キャリア信号52を増幅して、合成器2に出力し、電力増幅器12と14の出力は接地される。接地は、例えば、図3に示したように、トランジスタ1a〜1dの入力に設けられたスイッチ111〜114をエンコーダ6からの制御信号60で制御し、ローサイドFET1b、1dの入力を“High”、ハイサイドFET1a、1cの入力を“Low”とすることで実現される。制御信号60が、他のビット状態にある場合も、同様の動作を行う。
電力合成器2は、トランス21、22、23、24を含み、各トランスの1次側は、電力増幅器11、12、13、14の出力に、2次側は、各々直列に接続されている。直列に接続されたトランスの一端は接地され、他端はフィルタ20に接続される。
電力合成器2は、各電力増幅器の出力電圧を加算する作用をもつ。このとき、オフ状態にある電力増幅器は、接地されているので電圧を発生せず、トランス2次側の出力端には、オン状態の電力増幅器の出力電圧が加算された信号が発生する。加算された信号は、フィルタ20を介して、出力信号Poutとなる。
上記実施形態では、電力増幅器11、12、13、14は、スイッチとして動作している。従って構成するトランジスタ1a、1b、1c、1dに電流・電圧積による電力損失が発生せず、高い電力効率を実現することができる。結果として、飽和電力よりも出力電力が小さいバックオフ領域でも高い電力効率が得られる。
図10に示した関連技術の電力増幅装置では、振幅信号の強度は、オンする電力増幅器の数のみで表現していた。これに対し、本実施形態では、振幅信号に複数の離散的な出力レベルを有する多値デルタシグマ変調をかけている。デルタシグマ変調器は、入力信号にオーバーサンプリングをかけることにより、所望信号の近傍の量子化ノイズレベルを下げる効果を有する。更に、デルタシグマ変調器は、所望信号から離れた帯域に量子化ノイズを分布させるノイズシェーピング効果を有する。この結果、関連技術と同等のSN比を、関連技術よりも少ない電力増幅器の数(=ビット数)で実現することができる。その理由は以下の通りである。即ち、関連技術であるデルタシグマ変調器を用いない電力増幅装置では、パルスの高さ(=動作する電力増幅器の数)のみで振幅信号を表現していた。それに対して、上記実施形態では、パルスの高さに加えパルスの幅(=電力増幅器が動作する時間)をも用いて振幅信号を表現している。つまり、パルスの幅の大小によって情報を乗せた分については、パルスの高さによって表現すべき情報量(=ビット数)を少なくできる。ビット数は即ち電力増幅器の数であるのでビット数を削減した分の電力増幅器の数を削減できることになる。
例えば、WCDMA(Wideband Code Division Multiple Access)で必要とされるSN比=70dBを得るためには、少なくとも12ビット程度が必要になる。従って図10や図11に示す関連技術では、増幅器が12個必要になる。その分、合成器の数が増えて装置が大型化するなどの問題が生じる。
これに対して、本実施の形態では、1次デルタシグマ変調器で、5MHz帯域のWCDMA信号を32倍オーバーサンプルした場合、4ビットで同等のSN比を実現できる。2次デルタシグマ変調器を用いた場合は、さらにビット数を減らすことが可能である。
電力増幅器の数が減った結果、個々の電力増幅器の電力を合成する際、合成器による電力損失も低減することができ、高いSN比と電力効率の両立が可能となる。
デルタシグマ変調器によるノイズシェーピング効果によって、高周波側に分布した量子化ノイズは、必要に応じてフィルタ20で除去した後、所望信号のみ出力することができる。システムによっては、フィルタを通さずに、そのまま出力してもよい。
なお、図1や図2に示した極座標変換器8、デルタシグマ変調器5、エンコーダ6などの機能は、個別ブロックとして構成しても良いし、デジタルベースバンド発生部7の一部として、一体化して構成しても良い。この場合は、振幅信号50や、多値デルタシグマ変調器の出力信号であるパルス信号51もデジタル信号として表現される。
また、本実施形態では、デルタシグマ変調器の次数は、1次を想定しているが、システムに応じて2以上の次数を任意に選ぶことができる。
また、本実施の形態では、電力増幅器11、12、・・・、1nの出力レベルは、2n−1、2n−2、・・・、20と重み付けしている。しかしシステムに応じて、エンコーダ6でのコーディングの方法と各増幅器の重みは、自由に設計することができる。
さらに、本実施の形態では、電力増幅器の出力レベル(電圧)の重み付けを、電源電圧を変化させることにより実現している。しかし、トランス21、22、・・・、2nの巻き数を変化させることにより実現しても良い。
本実施形態の効果は、バックオフ領域においても高い効率を有し、高い線形性を有する電力増幅装置を提供できることである。
その理由は、本実施形態の電力増幅装置では、入力信号の大きさに応じた増幅度をもつ、複数の増幅器からなり、出力レベルに応じて、オンする増幅器の数を変化させる。バックオフの大きさに応じて、必要最小限の増幅器しか動作せず、かつ、個々の増幅器は電流と電圧の積による電力損失が発生しないスイッチングモードで動作するか、もしくは、B級増幅器などを電力効率が最大となる飽和付近で動作することができる。従って高い効率が維持される。また、本実施形態の電力増幅装置では、振幅信号に多値デルタシグマ変調をかけるので、高い線形性を、少ない増幅器の数(=ビット数)で実現することができる。従って、個々の増幅器の電力を合成する際、電力合成器による電力損失も低減することができ、高い線形性と効率の両立が可能となる。
また、本実施形態の別の効果は、振幅信号をデジタル変調する関連技術の電力増幅装置に比べ、小型・低コストな電力増幅装置を提供できることである。
その理由は、本実施形態の電力増幅装置は、振幅成分に多値デルタシグマ変調をかけることにより、関連技術と同じ振幅精度を、関連技術よりも少ないビット数で実現できるからである。そのため、高コストで、容積の大きい電力増幅器や、電力合成器などの数を減らすことができ、電力増幅装置の著しい低コスト化や小型化が可能となる。
また、本実施形態では、多値デルタシグマ変調を有すること、つまりデルタシグマ変調器の多値化によりデルタシグマ変調器のオーバーサンプル比に対する高い要求が緩和され、装置の実現がより容易になる、という効果がある。
また、多値デルタシグマ変調を有することによりオーバーサンプル比を下げることができる。即ちオーバーサンプリング周波数を下げることができる。従って電力増幅器であるスイッチングアンプの平均的なスイッチング周波数も下がるので、スイッチングアンプの電力効率の低下を抑えることができるという効果がある。
(第2の実施形態)
(構成)
次に第2の実施形態の受信装置の構成について説明する。
図5は本発明の第2の実施形態の構成を示すブロック図である。
デジタルベースバンド発生部7は、送信しようとする信号の複素信号(I,Q)を出力する。極座標変換器8は、複素信号(I,Q)を極座標信号(r、θ)に変換して、出力する。デルタシグマ変調器5は、振幅信号r50を多値デルタシグマ変調し、離散的な複数の出力レベルを有するパルス信号51を出力する。エンコーダ6は、パルス信号51の複数の出力レベルをnビットのデジタル信号である制御信号60に変換し、出力する。制御信号60のうち、最上位ビットであるMSBは制御信号61、次のビットは制御信号62、更に次のビットは制御信号63、最下位ビットであるLSBは制御信号6nとして、順にスイッチ31、32、・・・、3nに入力される。
制御器A4は、エンコーダ6の出力に応じた制御信号を合成器2に出力する。
局部発振器10は、ローカル信号を生成する。乗算器9は、位相信号θとローカル信号を乗算し、位相信号が重畳したキャリア信号52を出力する。キャリア信号52は、制御信号60のビット数nと同じ数に分岐され、移相器41、42、・・・、4nで、それぞれφ1、φ2、・・・、φnだけ、位相を回転した後、スイッチ31、32、・・・、3nに入力される。スイッチ31、32、・・・、3nは、エンコーダ6からの制御信号61、62、・・・、6nに基づいて、キャリア信号52のスイッチングを行い、電力増幅器11、12、・・・、1nにそれぞれ入力する。電力増幅器11、12、・・・、1nは、スイッチ31、32、・・・、3nを通過したキャリア信号52を増幅して、出力する。
合成器2は、増幅器11、12、・・・、1nの出力を、制御器A4からの信号に基づいて、合成器内部の位相を制御することによって、電力損失なく合成して出力する。
フィルタ20は、合成器2で合成した信号を入力し、キャリア周波数近傍の信号のみを通過させ、出力する。
(動作)
次に図5の電力増幅装置の増幅動作を、図5のより具体的な構成である図6を用いて示す。
図6は本発明の第2の実施形態の、より具体的な構成を示すブロック図である。ここでは、簡単のために、4ビットの場合(n=4)を用いて示すが、任意のビット数に対しても基本動作は同じである。
図において、振幅信号r50がデルタシグマ変調器5に入力されると、デルタシグマ変調器は、24=16段階の離散的な出力レベル(例えば、出力レベルの強度を0,1,・・・,15とする)を有するパルス信号51に変換する。エンコーダ6は、16値の離散的な出力レベルを4ビットの“1”と“0”からなるバイナリ表現されたデジタル信号である制御信号60に変換する。制御信号60のMSBは制御信号61として電力増幅器11に、LSBは制御信号64として電力増幅器14に入力される。
位相信号が重畳されたキャリア信号52は、移相器41、42、43、44で、0°、0°、−135°、−270°と、それぞれ位相がシフトされた後、スイッチ31、32、33、34に入力される。スイッチ31、32、33、34は、それぞれ制御信号61、62、・・・、6nに基づいて、オンとオフ動作し、オンの期間だけ、キャリア信号52を通過させ、対応する電力増幅器11、12、13、14に入力する。
電力増幅器11、12、13、14は、バイナリ表現された制御信号60の各ビットの大きさ(23、22、21、20)に対応した出力レベルをそれぞれ有する。電力増幅器11、12、13、14は、スイッチ31、32、33、34を通過したキャリア信号を増幅して、合成器2に出力する。電力増幅器11、12、13、14は、例えばB級増幅器で構成され、各ビットの大きさに対応した出力レベルの信号を出力する。そのために、電力増幅器11を構成するトランジスタのサイズを23、電力増幅器12を構成するトランジスタのサイズを22、電力増幅器13を構成するトランジスタのサイズを21、電力増幅器14を構成するトランジスタのサイズを20、に比率にするように設計する。即ち、FETであればゲート幅をトランジスタのサイズとして8:4:2:1にする。また、バイポーラトランジスタであれば、エミッタの面積をトランジスタのサイズとして8:4:2:1にする。
例えば、パルス信号51の出力レベルが“15”の場合は、制御信号60は、(1,1,1,1)を出力する。このときは、スイッチ31、32、33、34はすべてオンとなり、電力増幅器11、12、13、14は、キャリア信号52を増幅して、合成器2に出力する。
例えば、パルス信号51の出力レベルが“10”の場合は、制御信号60は、(1,0,1,0)を出力する。このときは、スイッチ31と33のみオンとなり、電力増幅器11、13のみ、キャリア信号52を増幅して、合成器2に出力し、電力増幅器12と14の出力は開放状態になる。
制御信号60が、他のビット状態にある場合も、同様の動作を行う。電力合成器2は、4ビットの信号を合成する3つの基本構成21、22、23の直列接続を含んでいる。
第1の電力合成器21は、第1の3dB結合器211と、そのそれぞれの出力経路に設けられた可変移相器213、214と、可変移相器214の出力に設けられた90°移相器215と、可変移相器213と、を有する。更に第1の電力合成器21は、90°移相器215との出力を入力とする第2の3dB結合器212と、ダミー抵抗216と、を有する。第2の電力合成器22、第3の電力合成器23も第1の電力合成器21と同様の構成である。
以下に、図6に示す電力合成器の動作を図8を参照して詳細に説明する。
図8は第2の実施形態における3dB結合器の動作を説明する図である。
3dB結合器は、図8に示すように、等振幅で、90°位相がずれた信号が入力された場合は、出力端子にのみ合成電力が現れ、かつアイソレーション端子に接続されたダミー抵抗には電力が生じない。すなわち電力損失なく、電力合成できる。しかしながら、図6に示す各電力合成器21、22、23には、制御信号60のビット状態に応じて、一般には異なる振幅の信号が3dB結合器に入力される。
増幅器11と12の出力電圧のベクトル信号(電圧振幅∠位相)(E1/√2)∠0°、(E2/√2)∠0°は、第1の電力合成器21の第1の3dB結合器211に入力される。第1の3dB結合器211の出力端子には、以下の信号が、それぞれ現れる。
2つの信号の位相x°とy°は、移相器213、214により、+{(y°−x°)/2}、−{(y°−x°)/2}だけそれぞれ移相される。これにより、等振幅A=(E1 2+E2 2)/2)0.5で、位相が(x°+y°)/2=−45°に揃った信号が得られる。
x°(=−tan−1(E2/E1))とy°(=−tan−1(E1/E2))の値は、電圧振幅E1、E2の値から、制御器A4であらかじめ計算され、可変移相器213、214の移相量を制御する。移相器215は可変移相器214(下位ビット側)の出力信号の位相を90°遅らせる。
可変移相器213と移相器215の出力は、等振幅Aで、位相が90°ずれた信号になる。これを、第2の3dB結合器212入力することにより、出力端子には、2つの電圧ベクトルが等振幅で同相となり、下記の合成電力が現れる。
アイソレーション端子のダミー抵抗216には、以下に示すように、2つの電圧ベクトルが等振幅で逆相となり、電力が発生しない。
(式1)〜(式3)は、E1とE2の大きさによらず成立する。従って電力合成器21は、任意のビット状態に応じた電力を、損失なく合成することができる。
(式2)に示された電力増幅器11と12の合成電力は、第2の電力合成器22の第1の3dB結合器221に入力される。第2の電力合成器22の第1の3dB結合器221の他方の入力端子には、電力増幅器13の出力が入力される。このとき、上位ビットからの信号の位相−135°(式2)に合わせるために、移相器43は、あらかじめキャリア信号52の位相を−135°シフトさせる。それによって電力増幅器13を経由し3dB結合器に入力される信号の位相をそろえておく。
その結果、第2の電力合成器22でも、(式1)〜(式3)に示したのと同じ動作原理により、入力された2つの信号を、その大きさによらず、損失なく合成することができる。
すなわち、第2の電力合成器22の出力には、電力増幅器11、12、13の合成電力が現れ、その位相はさらに−135°遅れるため、合計で−270°遅れる。
電力増幅器11,12,13の合成電力は、第3の電力合成器23の第1の3dB結合器231に入力される。第3の電力合成器23の第1の3dB結合器の他方の入力端子には、電力増幅器14の出力が入力される。このとき、上位ビットからの信号の位相−270°に合わせるために、移相器44は、あらかじめキャリア信号52の位相を−270°シフトさせる。それによって電力増幅器14を経由し3dB結合器231に入力される信号の位相をそろえておく。
その結果、第3の電力合成器23でも、(式1)〜(式3)に示したのと同じ原理により、入力された2つの信号を、その大きさによらず、損失なく合成することができる。すなわち、第3の電力合成器23の出力には、電力増幅器11、12、13、14の合成電力が現れる。合成された信号は、必要に応じてフィルタを介して、出力信号54(Pout)となる。
このように、本実施形態の電力増幅装置では、入力信号の大きさに応じた増幅度を有する複数の増幅器から構成され、出力レベルに応じて、オンする増幅器の数を変化させる。バックオフの大きさに応じて、必要最小限の増幅器しか動作せず、かつ、B級増幅器などを、電力効率が最大となる飽和付近で動作することになる。従って本実施形態の電力増幅装置では、常に、高い効率が維持される。
本実施形態では、ポート間のアイソレーションがとれた3dB結合器を基本とする電力合成器が用いられる。そのため電力増幅器は、第1の実施の形態のようにD級スイッチングモード増幅器である必要がない。従ってB級やC級のように、より高周波での実現が容易な増幅器を用いることができるという利点がある。つまり図5に示す電力増幅装置を構成する電力増幅器は、A級、B級、C級、D級、E級、F級など、いずれでもよい。
また、図11に示した関連技術の電力増幅装置では、振幅信号の強度は、オンする電力増幅器の数のみで表現されていた。それに対し、上記実施形態では、多値デルタシグマ変調器によって振幅信号に複数の離散的な出力レベルを有する多値デルタシグマ変調をかけている。デルタシグマ変調器は、入力信号にオーバーサンプリングをかけることにより、所望信号の近傍の量子化ノイズレベルを下げる効果を有する。更に、デルタシグマ変調器は、所望信号から離れた帯域に量子化ノイズを分布させるノイズシェーピング効果を有する。この結果、関連技術と同等のSN比を、関連する技術よりも少ない増幅器の数(=ビット数)で実現することができる。その理由は以下の通りである。即ち、関連技術であるデルタシグマ変調器を用いない電力増幅装置では、パルスの高さ(=動作する電力増幅器の数)のみで振幅信号が表現されていた。それに対して、上記実施形態では、パルスの高さに加えパルスの幅(=電力増幅器が動作する時間)をも用いて振幅信号を表現している。その為、その分の動作する電力増幅器の数が削減される。
電力合成器を構成する3dB結合器や移相器には、有限の損失が存在する。電力合成部では、これらが直列に接続されているので損失が加算される。しかし本実施形態によると必要な電力増幅器の数を減らすことができるので、電力合成器による電力損失も低減することができる。
すなわち、本実施形態により、高いSN比と電力効率の両立が可能となる。
また、本実施形態では、多値デルタシグマ変調を有することによってオーバーサンプル周波数を低下させることができ装置の実現がより容易になる、という効果がある。
また、本実施形態では、多値デルタシグマ変調を有することによってオーバーサンプル周波数を低下させることができるのでスイッチングアンプの平均的なスイッチング周波数も下がる。従ってスイッチングアンプの電力効率の低下を抑えることができるという効果がある。
尚、図5や図6に示した極座標変換器8、デルタシグマ変調器5、エンコーダ6などの機能は、個別ブロックとして構成しても良い。またこれらの機能をデジタルベースバンド発生部7の一部として、一体化して構成しても良い。この場合は、振幅信号50や、多値デルタシグマ変調器の出力信号であるパルス信号51もデジタル信号として表現される。
また、本実施形態では、デルタシグマ変調器の次数は、1次を想定しているが、システムに応じて2以上の次数を任意に選ぶことができる。
また、本実施形態では、電力増幅器11、12、・・・、1nの出力レベルは、2n−1、2n−2、・・・、20と重み付けしたが、システムに応じて、エンコーダ6でのコーディングの方法と各増幅器の重みは、自由に設計することができる。
(第3の実施形態)
(構成)
次に第3の実施形態の受信装置の構成について説明する。
図7は本発明の第3の実施形態の構成を示すブロック図である。
第2の実施形態では電力増幅器が4個のものを示したが、本第3の実施形態では電力増幅器が2個に削減されている。
デジタルベースバンド発生部7は、送信しようとする信号の複素信号(I,Q)を出力する。極座標変換器8は、複素信号(I,Q)を極座標信号(r、θ)に変換して、出力する。デルタシグマ変調器5は、振幅信号r50を多値デルタシグマ変調し、離散的な3値の出力レベルを有するパルス信号51を出力する。エンコーダ6は、パルス信号51の3値の出力レベルを2ビットのデジタル信号である制御信号60に変換し、出力する。制御信号60のMSBは制御信号61、LSBは制御信号62として、スイッチ31、32に入力される。
制御器B704は、エンコーダ6の出力に応じた制御信号を合成器2に出力する。
局部発振器10は、ローカル信号を生成する。乗算器9は、位相信号θとローカル信号を乗算し、位相信号が重畳したキャリア信号52を出力する。キャリア信号52は、2つに分岐され、移相器41、42で、それぞれ0°、−90°だけ、位相を回転した後、スイッチ31、32に入力される。スイッチ31、32は、エンコーダからの制御信号61、62に基づいて、キャリア信号52のスイッチングを行い、電力増幅器11、12にそれぞれ入力する。電力増幅器11、12は、スイッチ31、32を通過したキャリア信号52を増幅して、出力する。
合成器2は、増幅器11、12の出力を、制御器B704からの制御信号に基づいて、合成器内部のスイッチ217を制御することによって、電力損失なく合成して出力する。
フィルタ20は、合成器2で合成した信号を入力し、キャリア周波数近傍の信号のみを通過させ、出力する。また図7に示すデルタシグマ変調器5の詳細は、図4に示すものと同じである。
(動作)
次に図7の電力増幅装置の増幅動作を示す。
図において、振幅信号r50がデルタシグマ変調器5に入力される。デルタシグマ変調器は、振幅信号r50を3段階の離散的な出力レベルを有するパルス信号51に変換する。3段階の離散的な出力レベルとは、例えば、出力レベルの強度を0,1,2の3種類とすることである。エンコーダ6は、3値の離散的な出力レベルを2ビットのデジタル信号である制御信号60に変換する。
位相信号が重畳されたキャリア信号52は、移相器41、42によって、0°−90°にそれぞれ位相をシフトされた後、スイッチ31、32に入力される。位相シフトが0°は位相のシフトは無いことを意味する。スイッチ31、32は、制御信号60に基づいて、オンまたはオフの動作をする。スイッチ31、32は、オンの期間だけキャリア信号52を通過させ、対応する電力増幅器11、12にキャリア信号52を入力する。
電力増幅器11、12は、同じ出力レベルを有し、スイッチ31、32を通過したキャリア信号を増幅して、合成器2に出力する。電力増幅器11、12は、例えば同じ大きさのB級増幅器で構成される。
パルス信号51の出力レベルが“2”のとき、制御信号60は(1,1)を出力する。このときは、スイッチ31、32はともにオンとなり、電力増幅器11、12は、キャリア信号52を増幅して、合成器2に出力する。
パルス信号52の出力レベルが“1”のとき、制御信号60は(0,1)を出力する。このときは、スイッチ32のみオンとなり、電力増幅器12のみ、キャリア信号52を増幅して、合成器2に出力し、電力増幅器11の出力は開放状態になる。
パルス信号52の出力レベルが“0”のとき、制御信号60は(0,0)を出力する。このときは、スイッチ31、32はともにオフとなり、電力増幅器11、12の出力は開放状態となり、信号を出力しない。
本構成では、出力レベルは3値であり、スイッチ31、32が両方オフ、片方オン、両方オンの3通りで出力レベルは表現できる。従って制御信号60が(1,0)の場合は必要無いのでこの値はとらない。
制御器B704は、パルス信号51の出力レベルが“2”、すなわち制御信号60が(1,1)のときは、“High”、それ以外では“Low”の制御信号を出力する。
合成器2は、3dB結合器211とスイッチ217、ダミー抵抗216を含んでいる。制御信号が“High”のとき、スイッチ217はオンになり、合成器2は、図9Aに示すように通常の3dB結合器として動作する。増幅器11、12から、等振幅で位相が90°ずれた信号が入力される。従ってダミー抵抗216には電力は現れず、2つの増幅器の出力電力を合成した電力が出力される。すなわち、電力損失なく、電力合成できる。
パルス信号51の出力レベルが“1”の場合は、制御信号は“Low”を出力する。図9Bに示すように、制御信号が“Low”のときは、スイッチ217はオフになり、電力増幅器12の出力信号がそのまま出力される。
このように、本実施形態の電力増幅装置では、等しい出力電力をもつ、2つの増幅器からなり、出力レベルに応じて、オンする増幅器の数を変化させる。出力レベルが小さいときは、片方の増幅器しか動作しないので、B級増幅器を単独で用いた場合に比べ、高い効率を維持できる。
本実施形態では、ポート間がアイソレーションのとれた3dB結合器を基本とする電力合成器を用いている。従って電力増幅器は、第1の実施の形態のようにD級スイッチングモード増幅器である必要はない。従ってB級やC級のように、より実現が容易な増幅器の構成を用いることができるという利点がある。即ち図7に示す電力増幅装置を構成する電力増幅器は、A級、B級、C級、D級、E級、F級など、いずれでもよい。
また、図11に示した関連技術では、振幅信号の強度は、オンする電力増幅器の数のみで表現していたのに対して、本実施形態では、振幅信号に3値の離散的な出力レベルを有する多値デルタシグマ変調をかける。
デルタシグマ変調器は、入力信号にオーバーサンプリングをかけることにより、所望信号の近傍の量子化ノイズレベルを下げる効果を有する。更にデルタシグマ変調器は、所望信号から離れた帯域に量子化ノイズを分布させるノイズシェーピング効果を有する。
この結果、関連技術と同等のSN比を、関連技術よりも少ない増幅器の数(=ビット数)で実現することができる。その理由は以下の通りである。即ち、関連技術であるデルタシグマ変調器を用いない電力増幅装置では、パルスの高さ(=動作する電力増幅器の数)のみで振幅信号を表現していた。それに対して、上記実施形態では、パルスの高さに加えパルスの幅(=電力増幅器が動作する時間)をも用いて振幅信号を表現しているためである。
すなわち、本実施形態により、高いSN比と電力効率の両立が可能となる。
また、本実施形態では、多値デルタシグマ変調を有することによってオーバーサンプル周波数を低下させることができ、装置の実現がより容易になる、という効果がある。
また、本実施形態では、多値デルタシグマ変調を有することによってオーバーサンプル周波数を低下させることができるので、スイッチングアンプの平均的なスイッチング周波数も下がる。従ってスイッチングアンプの電力効率の低下を抑えることができるという効果がある。
尚、図5や図6に示した極座標変換器8、デルタシグマ変調器5、エンコーダ6などの機能は、個別ブロックとして構成しても良い。またはこれらの構成をデジタルベースバンド発生部7の一部として、一体化して構成しても良い。この場合は、振幅信号50や、多値デルタシグマ変調器の出力信号であるパルス信号51もデジタル信号として表現される。
また、本実施形態では、デルタシグマ変調器の次数は、1次を想定したが、システムに応じて任意の次数を選ぶことができる。
(第4の実施形態)
次に、本発明を実施するための第4の実施形態について説明する。
図12に第4の実施形態の電力増幅装置の構成を示す。
第3の実施形態の電力増幅装置1200は、入力信号の振幅信号に多値デルタシグマ変調をかけるデルタシグマ変調器1201と、キャリア信号を増幅する複数の電力増幅器1202−1〜1202−nを有する。
更に電力増幅装置1200は、デルタシグマ変調器の出力に応じて、複数の電力増幅器の出力のオンとオフを制御する第1の制御信号を生成するエンコーダ1203を有する。
更に電力増幅装置1200は、第1の制御信号に基づいて前記複数の電力増幅器のうちの何れか少なくとも2つの出力電力を合成する合成器1204を有する。
本実施形態においては、以下に記載するような効果を奏する。
即ち本実施形態では、入力信号に対してバックオフの大きい領域でも高い電力効率を有し、かつ高速の通信でも消費電力の増大を抑えることのできる電力増幅装置を提供することができる。
以上、実施形態を参照して本願発明を説明したが、本願発明は上記実施形態に限定されるものではない。本願発明の構成や詳細には、本願発明のスコープ内で当業者が理解し得る様々な変更をすることができる。
この出願は、2011年9月23日に出願された日本出願特願2011−208259を基礎とする優先権を主張し、その開示の全てをここに取り込む。
1a、1b、1c、1d FET
111、112、113、114 スイッチ
2 電力合成器
21 トランス
31 スイッチ
41 移相器
4 制御器A
704 制御器B
5 デルタシグマ変調器
6 エンコーダ
7 デジタルベースバンド発生部
8 極座標変換器
9 乗算器
10 局部発振器
20 フィルタ
50 振幅信号
51 パルス信号
52 キャリア信号
54 出力信号
60 制御信号
61、62、6n 制御信号
211、221、231、212 3dB結合器
Claims (8)
- 入力信号の振幅信号に多値デルタシグマ変調をかけるデルタシグマ変調器と、
キャリア信号を増幅する複数の電力増幅器と、
前記デルタシグマ変調器の出力に応じて、前記複数の電力増幅器の出力のオンとオフを制御する第1の制御信号を生成するエンコーダと、
前記第1の制御信号に基づいて前記複数の電力増幅器のうちの何れか少なくとも2つの出力電力を合成する合成器と、
を有し、
前記デルタシグマ変調器の出力は、2 n 個(nは自然数)の離散的な出力レベルを有し、
前記第1の制御信号は、前記離散的な出力レベルをバイナリコードに変換したnビットのデジタル信号であり、
前記複数の電力増幅器は、n個備えられ、
前記n個の電力増幅器はそれぞれ、2 n−1 、2 n−2 、・・・、2 1 、2 0 に比例したn種類の出力電力を有し、
前記n個の電力増幅器は前記第1の制御信号の対応するビット状態が“1”(論理High)の期間だけ、信号を出力する、
電力増幅装置。 - 電力増幅装置は更に、複素信号である前記入力信号を前記振幅信号と位相信号とに分離する極座標変換器を有し、
前記キャリア信号は、局部発振器の信号と前記位相信号との積から得られ、
前記振幅信号は前記極座標変換器の出力である、
ことを特徴とする請求項1記載の電力増幅装置。 - 前記電力増幅器は、D級スイッチングモードアンプであり、
前記合成器は、直列に接続されたコイルトランスで構成されている、
ことを特徴とする請求項1乃至2の何れかに記載の電力増幅装置。 - 前記コイルトランスの巻き数が電力増幅器の出力電圧の重み付けに対応していることを特徴とする請求項3に記載の電力増幅装置。
- 前記合成器は、前記複数の電力増幅器のうち、隣接ビットに対応した2つの電力増幅器の出力を合成して出力する複数の単位合成器を有し、
前記単位合成器は、前記2つの電力増幅器からの信号を入力する第1の3dB結合器と、
前記第1の3dB結合器の2つ出力信号の位相差を、前記第2の制御信号に基づいて、同相になるよう制御する2つの可変移相器と、を有し、
前記2つの可変移相器の出力信号は、下位ビット側の信号を−90°移相した後、第2の3dB結合器に入力され、
前記第2の3dB結合器の出力端子は、次の下位ビットに対応する単位合成器の入力へ接続され、
アイソレーションポートにはダミー抵抗が接続され、
前記電力増幅装置は、
前記複数の電力増幅器に入力する前記キャリア信号の位相を変化させる移相器と、
前記キャリア信号の開閉の切り替えを行うスイッチと、
前記デルタシグマ変調器の出力に応じて、前記第2の3dB結合器の2つの入力の位相差が90°となるよう位相を制御する第2の制御信号を生成する第1の制御器と、を有し、
前記第1の制御信号に基づいて、前記スイッチを通過した前記キャリア信号が入力される前記複数の電力増幅器の出力電力を合成する、
ことを特徴とする請求項1に記載の電力増幅装置。 - 前記電力増幅装置は更に、
前記複数の電力増幅器に入力する前記キャリア信号の位相を変化させる移相器と、
前記キャリア信号の開閉の切り替えを行うスイッチを有し、
前記デルタシグマ変調器の出力は、3値の離散的な値であり、
前記合成器は、
2つの電力増幅器からの出力信号を入力する3dB結合器と、
前記3dB結合器のアイソレーション端子に接続されたスイッチと、
前記スイッチに接続されたダミー抵抗と、
前記デルタシグマ変調器の出力に応じて、前記出力レベルが最大のとき導通し、それ以外のときには開放するよう前記スイッチを制御する第3の制御信号を生成する第2の制御器と、
を有する、
ことを特徴とする請求項1に記載の電力増幅装置。 - 前記複数の電力増幅器の電源電圧が前記電力増幅器の出力電圧の重み付けに対応していることを特徴とする請求項5または6に記載の電力増幅装置。
- 入力信号の振幅信号に多値デルタシグマ変調をかけ、
キャリア信号を増幅する複数の電力増幅器に於いて、前記デルタシグマ変調の出力に応じて、前記複数の電力増幅器の出力のオンとオフを制御し、
前記制御に基づいて前記複数の電力増幅器のうちの何れか少なくとも2つの出力電力を合成し、
前記デルタシグマ変調器の出力は、2 n 個(nは自然数)の離散的な出力レベルを有し、
前記複数の電力増幅器の出力を制御する制御信号は、前記離散的な出力レベルをバイナリコードに変換したnビットのデジタル信号であり、
n個の前記複数の電力増幅器はそれぞれ、2 n−1 、2 n−2 、・・・、2 1 、2 0 に比例したn種類の出力電力を有し、
前記n個の複数の電力増幅器は前記制御信号の対応するビット状態が“1”(論理High)の期間だけ、信号を出力する、
ことを特徴とする電力増幅方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011208259 | 2011-09-23 | ||
JP2011208259 | 2011-09-23 | ||
PCT/JP2012/074124 WO2013042754A1 (ja) | 2011-09-23 | 2012-09-13 | 電力増幅装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2013042754A1 JPWO2013042754A1 (ja) | 2015-03-26 |
JP6171935B2 true JP6171935B2 (ja) | 2017-08-02 |
Family
ID=47914514
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013534760A Expired - Fee Related JP6171935B2 (ja) | 2011-09-23 | 2012-09-13 | 電力増幅装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US9236838B2 (ja) |
JP (1) | JP6171935B2 (ja) |
WO (1) | WO2013042754A1 (ja) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9548880B2 (en) | 2013-09-18 | 2017-01-17 | Nec Corporation | Transmitter and its control method |
US9344038B2 (en) | 2014-02-07 | 2016-05-17 | Qualcomm Incorporated | Tri-phase digital polar modulator |
FR3027160B1 (fr) * | 2014-10-09 | 2017-12-29 | Thales Sa | Dispositif d'amplification de puissance reconfigurable et circuit integre comportant un tel dispositif |
US9685981B2 (en) * | 2015-03-06 | 2017-06-20 | Apple Inc. | Radio frequency system hybrid power amplifier systems and methods |
US10250205B2 (en) | 2015-06-22 | 2019-04-02 | Hitachi Kokusai Electric Inc. | Power amplifying device |
EP3182585B1 (en) | 2015-12-14 | 2020-07-22 | Panthronics AG | High-voltage digital power amplifier with sinusoidal output for rfid |
US9887673B2 (en) | 2016-03-11 | 2018-02-06 | Intel Corporation | Ultra compact multi-band transmitter with robust AM-PM distortion self-suppression techniques |
DE102016106790B4 (de) * | 2016-04-13 | 2022-02-24 | Ferdinand-Braun-Institut gGmbH, Leibniz- Institut für Höchstfrequenztechnik | Modulator für einen digitalen Verstärker |
CN110291723B (zh) * | 2016-11-25 | 2021-04-09 | 华为技术有限公司 | 一种极化相控阵列发射机及移动终端 |
WO2019026412A1 (ja) * | 2017-08-04 | 2019-02-07 | 日本電気株式会社 | Rf信号生成装置およびrf信号生成方法 |
CN109245733A (zh) * | 2018-09-04 | 2019-01-18 | 中国商用飞机有限责任公司北京民用飞机技术研究中心 | 一种多电压输出的线性功率放大器 |
US20230290568A1 (en) * | 2020-07-30 | 2023-09-14 | Rohm Co., Ltd. | Driving circuit and control board |
CN113485515B (zh) * | 2021-06-29 | 2022-10-11 | 中国科学院合肥物质科学研究院 | 一种大功率射频功率源输出功率线性控制系统和方法 |
CN115061529A (zh) * | 2022-07-08 | 2022-09-16 | 陕西科技大学 | 一种nnbi射频功率源输出功率控制系统 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4580111A (en) | 1981-12-24 | 1986-04-01 | Harris Corporation | Amplitude modulation using digitally selected carrier amplifiers |
JP3056091B2 (ja) | 1996-09-06 | 2000-06-26 | 日本電気株式会社 | ディジタル振幅変調増幅器 |
US6236284B1 (en) | 2000-04-07 | 2001-05-22 | Harris Corporation | RF power amplifier system having distributed modulation encoding |
US6396340B1 (en) * | 2000-09-22 | 2002-05-28 | Harris Corporation | RF power amplifier system employing AC-DC power supplies and RF combining |
US6639462B1 (en) * | 2002-06-27 | 2003-10-28 | Harris Corporation | Digital AM transmitter having tracking power supply compensation |
JP4646987B2 (ja) * | 2005-12-13 | 2011-03-09 | パナソニック株式会社 | 送信回路、及びそれを用いた通信機器 |
US7817747B2 (en) * | 2006-02-15 | 2010-10-19 | Texas Instruments Incorporated | Precise delay alignment between amplitude and phase/frequency modulation paths in a digital polar transmitter |
JP4373988B2 (ja) | 2006-02-28 | 2009-11-25 | 株式会社日立国際電気 | 無線機 |
US8045670B2 (en) * | 2007-06-22 | 2011-10-25 | Texas Instruments Incorporated | Interpolative all-digital phase locked loop |
JP2009141697A (ja) * | 2007-12-06 | 2009-06-25 | Panasonic Corp | D級アンプ |
JP5609890B2 (ja) * | 2009-12-08 | 2014-10-22 | 日本電気株式会社 | 送信装置 |
-
2012
- 2012-09-13 WO PCT/JP2012/074124 patent/WO2013042754A1/ja active Application Filing
- 2012-09-13 US US14/346,577 patent/US9236838B2/en not_active Expired - Fee Related
- 2012-09-13 JP JP2013534760A patent/JP6171935B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US20140218104A1 (en) | 2014-08-07 |
WO2013042754A1 (ja) | 2013-03-28 |
US9236838B2 (en) | 2016-01-12 |
JPWO2013042754A1 (ja) | 2015-03-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6171935B2 (ja) | 電力増幅装置 | |
JP5609890B2 (ja) | 送信装置 | |
US9088319B2 (en) | RF transmitter architecture, integrated circuit device, wireless communication unit and method therefor | |
US6982593B2 (en) | Switching amplifier architecture | |
US8971398B2 (en) | System and method for generating a radio frequency pulse-width modulated signal | |
CN110679081A (zh) | 采用非线性大小的rf-dac、多相驱动器和过驱动电压控制的固有线性的数字功率放大器 | |
WO2009122333A2 (en) | Digital modulator | |
US9071204B2 (en) | Digital polar and ZVS contour based hybrid power amplifier | |
Watkins et al. | How not to rely on Moore's Law alone: low-complexity envelope-tracking amplifiers | |
US7095277B2 (en) | Method and arrangement for a power amplifier | |
US8054878B2 (en) | Apparatus and method for amplifying signal power in a communication system | |
US20040247040A1 (en) | Electromagnetic wave transmitter systems, methods and articles of manufacture | |
KR20140134217A (ko) | 대역폭 감소를 이용하여 완전 디지털 다중 레벨 아웃페이징을 위한 방법 및 장치 | |
JP2009171460A (ja) | 通信装置、発振器、並びに周波数シンセサイザ | |
US20110216818A1 (en) | Variable duty cycle generation for out-phasing and pwm power amplifiers | |
JP2015109640A (ja) | マルチ状態スイッチモード電力増幅器システムおよびその動作方法 | |
JP6648902B2 (ja) | マルチ状態スイッチモード電力増幅器システムおよびそれらの動作方法 | |
Chung et al. | A concurrent triple-band digital transmitter using feedforward noise cancellation for delta-sigma modulation | |
WO2012166281A1 (en) | Method and apparatus of switched amplification having improved efficiency | |
WO2015133003A1 (ja) | 送信機、送信方法 | |
WO2009151097A1 (ja) | 電力増幅器及びその増幅方法、それを用いた電波送信機 | |
EP2670101B1 (en) | A method for pulse width modulation of a signal | |
JP2011077979A (ja) | 無線通信装置および無線通信方法 | |
Luo et al. | Empowering multifunction: Digital power amplifiers, the last RF frontier of the analog and digital kingdoms | |
Xia et al. | A hybrid amplitude/time encoding scheme for enhancing coding efficiency and dynamic range in digitally modulated power amplifiers |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150824 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20161018 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161216 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170606 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170619 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6171935 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |