CN214337891U - 电子电路以及西格玛-德尔塔模数转换器电路 - Google Patents

电子电路以及西格玛-德尔塔模数转换器电路 Download PDF

Info

Publication number
CN214337891U
CN214337891U CN202023027472.6U CN202023027472U CN214337891U CN 214337891 U CN214337891 U CN 214337891U CN 202023027472 U CN202023027472 U CN 202023027472U CN 214337891 U CN214337891 U CN 214337891U
Authority
CN
China
Prior art keywords
bit
signal
control signal
circuit
analog
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202023027472.6U
Other languages
English (en)
Inventor
V·特里帕蒂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics International NV Switzerland
Original Assignee
STMicroelectronics International NV Switzerland
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics International NV Switzerland filed Critical STMicroelectronics International NV Switzerland
Application granted granted Critical
Publication of CN214337891U publication Critical patent/CN214337891U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/04—Differential modulation with several bits, e.g. differential pulse code modulation [DPCM]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/74—Simultaneous conversion
    • H03M1/742—Simultaneous conversion using current sources as quantisation value generators
    • H03M1/747—Simultaneous conversion using current sources as quantisation value generators with equal currents which are switched by unary decoded digital signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/74—Simultaneous conversion
    • H03M1/76—Simultaneous conversion using switching tree
    • H03M1/765—Simultaneous conversion using switching tree using a single level of switches which are controlled by unary decoded digital signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/74—Simultaneous conversion
    • H03M1/80—Simultaneous conversion using weighted impedances
    • H03M1/808—Simultaneous conversion using weighted impedances using resistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/322—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/436—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type
    • H03M3/438—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path
    • H03M3/452—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path with weighted feedforward summation, i.e. with feedforward paths from more than one filter stage to the quantiser input
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step
    • H03M3/464—Details of the digital/analogue conversion in the feedback path
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06G—ANALOGUE COMPUTERS
    • G06G7/00—Devices in which the computing operation is performed by varying electric or magnetic quantities
    • G06G7/12—Arrangements for performing computing operations, e.g. operational amplifiers
    • G06G7/18—Arrangements for performing computing operations, e.g. operational amplifiers for integration or differentiation; for forming integrals
    • G06G7/184—Arrangements for performing computing operations, e.g. operational amplifiers for integration or differentiation; for forming integrals using capacitive elements
    • G06G7/186—Arrangements for performing computing operations, e.g. operational amplifiers for integration or differentiation; for forming integrals using capacitive elements using an operational amplifier comprising a capacitor or a resistor in the feedback loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/408—Indexing scheme relating to amplifiers the output amplifying stage of an amplifier comprising three power stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45526—Indexing scheme relating to differential amplifiers the FBC comprising a resistor-capacitor combination and being coupled between the LC and the IC
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0634—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale
    • H03M1/0656—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal
    • H03M1/066—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal by continuously permuting the elements used, i.e. dynamic element matching
    • H03M1/0665—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal by continuously permuting the elements used, i.e. dynamic element matching using data dependent selection of the elements, e.g. data weighted averaging
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/412—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
    • H03M3/422—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only
    • H03M3/424—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only the quantiser being a multiple bit one
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/14—Conversion to or from non-weighted codes
    • H03M7/16—Conversion to or from unit-distance codes, e.g. Gray code, reflected binary code
    • H03M7/165—Conversion to or from thermometric code

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

本公开的实施例涉及电子电路以及西格玛‑德尔塔模数转换器电路。一种电子电路，包括：数模转换器电路，有2N‑1个单位电阻数模转换器元件，每个单位电阻数模转换器元件包括由四个2N‑1位控制信号的对应位控制的四个切换电路，对2N‑1个单位电阻数模转换器元件的输出求和以生成模拟输出信号；以及四路信号生成器电路，被配置为响应于采样时钟和2N‑1位温度计编码的输入信号而生成四个2N‑1位控制信号，四路信号生成器电路控制四个2N‑1位控制信号的生成，使得四个2N‑1位控制信号的位的所有逻辑状态至少在采样时钟的一个周期的持续时间内保持恒定。利用本公开的实施例，准许调制器的操作使用更低采样率实现给定分辨率；或准许调制器的操作以给定采样率实现更高分辨率。

Description

电子电路以及西格玛-德尔塔模数转换器电路
技术领域
本实用新型大体上涉及一种数模转换器(DAC)电路，并且具体地涉及一种用于在连续时间(CT)西格玛-德尔塔(SD)调制器电路中被使用的多位DAC电路。
背景技术
图1示出了常规连续时间(CT)西格玛-德尔塔(SD)模数转换器(ADC)电路10的时域框图。电路10包括连续时间西格玛-德尔塔调制器电路12(此处图示为一阶电路)，其具有被配置为接收模拟输入信号A的输入和被配置为生成数字输出信号B的输出，该数字输出信号B由1位代码的脉冲密度调制脉冲流组成。由在信号B的脉冲流中的脉冲数目的计数除以在已知时间间隔内的输入信号A的(由采样时钟以采样率fs设置的)样本总数所形成的比率表示输入信号A的瞬时幅度。电路10还包括抽取器电路14，其将在数字输出信号B的脉冲流中的脉冲累加并且求平均，以生成数字信号C，该数字信号C以由抽取因子设置的输出字速率fd(其中fd＜＜fs)通过多位(M位，其中M＞＞1)数字字流组成。
西格玛-德尔塔调制器电路12的一阶实施方式包括差分放大器20(或求和电路)，其具有接收模拟输入信号A的第一(非反相)输入和接收模拟反馈信号D的第二(反相)输入。差分放大器20响应于在模拟输入信号A与模拟反馈信号D之间的差(即，vdif(t)＝A(t)-D(t))而输出模拟差分信号vdif。模拟差分信号vdif由积分器电路22(一阶环路滤波器)积分以生成变化信号vc，该变化信号具有的斜率与幅度取决于模拟差分信号vdif的符号与幅度。比较器电路24以采样率fs响应于采样时钟而对变化信号vc进行采样，并且将变化信号vc的每个样本与参考信号vref进行比较，以生成数字输出信号B的对应单一位脉冲(如果vc≥vref，那么单一位具有第一逻辑状态，如果vc＜vref，那么单一位具有第二逻辑状态)。比较器电路24作为用于量化变化信号vc的单一位量化电路而有效地操作。在反馈环路中的单一位数模转换器(DAC)电路26然后将数字输出信号B的逻辑状态转换为针对模拟反馈信号D的对应模拟信号电平。
能够利用如由图2所示的多位量化(例如N个位，其中1＜N＜＜M)来代替实施西格玛-德尔塔调制器电路12。该电路实施方式需要在反馈环路中的多位(例如N位)量化电路24’和多位DAC电路26’。量化电路24’以由采样时钟CLK设置的采样率fs对变化信号vc进行采样，并且针对每个样本生成2N-1位温度计编码的输出字。多位量化的使用存在优于图1的单一位实施方式的多个优点，包括：准许调制器的操作使用更低采样率fs实现给定分辨率；或准许调制器的操作针对给定采样率fs实现更高分辨率。DAC电路26’是电阻电路，其包括分别由数字输出信号B的温度计码字的2N-1位驱动的2N-1个单位电阻DAC元件(UE)，其中，在DAC电路输出处对来自被驱动的单位电阻DAC元件的电流输出进行求和，以生成用于模拟反馈信号D的模拟信号电平。抽取器电路14用来对在数字输出信号B的流中的2N-1位温度计码字进行低通滤波以及下采样，以生成数字信号C，该数字信号C以由抽取因子设置的输出字速率fd通过多位(M位，所需分辨率，其中M＞＞N)数字字流组成。
西格玛-德尔塔调制器电路12的关键特点为其将由于量化电路24、24’的操作而引起的量化噪声推向远离感兴趣信号的更高频率的能力。这在本领域中被称作噪声成形。然后可以利用低通滤波特点(即，频率响应)来实施抽取器电路14，以在实质上去除成形后的量化噪声的高频分量。
然而，因为在反馈环路中的DAC电路26’的2N-1个单位电阻DAC元件中存在的固有失配，因此难以使用西格玛-德尔塔调制器电路中的多位量化；该失配直接转化为整个调制器12的非线性。该非线性是由于例如多位DAC电路的不相等的模拟信号输出步长的存在(即，由于2N-1个单位电阻DAC元件之间的失配)而引起的。
作为由于在单位电阻DAC元件之间的失配而引入在DAC电路26’的模拟输出中的非线性的结果，相对于调制器输出频谱，本底噪声将增加，并且期望信号频段内的谐波失真也会增加。DAC非线性还将量化电路24’的量化噪声调制到信号频段中，从而导致信噪比(SNR)以及信噪失真比(SNDR)降低。
现在参考图3，在本领域中已知的是通过在反馈环路中采用电路102来解决DAC非线性问题，该电路102实施数据加权平均(DWA)算法以便相对于2N-1个单位电阻DAC元件实现一阶动态元件匹配(DEM)。电路102接收从量化电路24’输出的系列2N-1位温度计码字并且生成一系列2N-1位控制字以便致动DAC电路26’的2N-1个单位电阻DAC元件，从而使得随着时间的流逝，所有2N-1个单位电阻DAC元件将在生成模拟反馈信号D时相对均等地被致动。
DWA算法的执行将除了量化延迟之外的处理延迟引入到信号处理环路中。重要的是，总延迟(被称为过度环路延迟(ELD))不超过采样时钟CLK的一个周期Ts，这是因为这可能导致调制器不稳定性。实际上，优选的是，ELD满足以下约束：0.5Ts＜ELD＜0.75Ts。然而，尽管存在校准2N-1个单位电阻DAC元件的益处并且由于DWA操作而具有可接受的ELD，但图3的调制器10’的性能是不可接受的。这归因于关于以下一项或多项的问题：a)响应于DWA算法而在采样时钟的每个边沿处切换DAC电路26’的2N-1个单位电阻DAC元件；b)通过DWA算法对转换数目进行修改，这会引起急剧的频谱变化；c)非线性短时脉冲波干扰能量的存在(动态非线性)；以及d)由于数据依赖的切换(响应于DWA)符号间干扰(ISI)而引起的谐波失真的急剧增加。
因此，在本领域中需要通过实施用于连续时间西格玛-德尔塔调制器的反馈路径中的改善型DAC电路来解决前述问题。
实用新型内容
本公开的目的是提供电子电路以及西格玛-德尔塔模数转换器电路，以至少部分地解决现有技术中存在的上述问题。
本公开的一方面提供了一种电路，包括：数模转换器DAC电路，具有2N-1个单位电阻DAC元件，其中每个单位电阻DAC元件包括由四个2N-1位控制信号的对应位控制的四个切换电路，其中对2N-1个单位电阻DAC元件的输出进行求和以生成模拟输出信号；以及四路信号生成器电路，被配置为响应于采样时钟和2N-1位温度计编码的输入信号而生成四个2N-1位控制信号，其中四路信号生成器电路控制四个2N-1位控制信号的生成，以使得四个2N-1位控制信号的位的所有逻辑状态至少在采样时钟的一个周期的持续时间内保持恒定。
根据本公开的实施例，其中四路信号生成器电路控制四个2N-1位控制信号的生成，以使得在四个2N-1位控制信号的位的逻辑状态中的所有变化响应于采样时钟的周期的相同前沿或后沿而发生。
根据本公开的实施例，其中四路信号生成器电路包括：分频器电路，分频器电路被配置为将采样时钟分频并且生成分频后的采样时钟，并且其中四路信号生成器电路控制四个2N-1位控制信号的生成，以使得在四个2N-1位控制信号的位的逻辑状态中的所有变化响应于分频后的采样时钟的边沿而发生。
根据本公开的实施例，其中每个单位电阻DAC元件的四个切换电路包括：第一切换电路，被配置为响应于四个2N-1位控制信号中的第二控制信号的逻辑反相以及四个2N-1位控制信号中的第一控制信号，而在第一参考电压与第二参考电压之间切换第一公共节点；第二切换电路，被配置为响应于四个2N-1位控制信号中的第四控制信号的逻辑反相以及四个2N-1位控制信号中的第三控制信号，而在第一参考电压与第二参考电压之间切换第一公共节点；第三切换电路，被配置为响应于四个2N-1位控制信号中的第一控制信号的逻辑反相以及四个2N-1位控制信号中的第二控制信号，而在第一参考电压与第二参考电压之间切换第二公共节点；以及第四切换电路，被配置为响应于四个2N-1位控制信号中的第三控制信号的逻辑反相以及四个2N-1位控制信号中的第四控制信号，而在第一参考电压与第二参考电压之间切换第二公共节点。
根据本公开的实施例，电子电路还包括：第一电阻电路，被耦合于第一公共节点与第一求和输出节点之间，第一求和输出节点用于提供模拟输出信号的第一分量；以及第二电阻电路，被耦合于第二公共节点与第二求和输出节点之间，第二求和输出节点用于提供模拟输出信号的第二分量。
根据本公开的实施例，其中第一分量与第二分量是模拟输出信号的差分电流。
根据本公开的实施例，其中四路信号生成器电路包括：分频器电路，被配置为将采样时钟分频，并且生成分频后的采样时钟；第一逻辑电路，被配置为将2N-1位温度计编码的输入信号的每个位与分频后的采样时钟逻辑组合，以生成第二控制信号的对应位；第二逻辑电路，被配置为将2N-1位温度计编码的输入信号的每个位与分频后的采样时钟的逻辑反相逻辑组合，以生成第四控制信号的对应位；第三逻辑电路，被配置为将2N-1位温度计编码的输入信号的逻辑反相的每个位与分频后的采样时钟逻辑组合，以生成第一控制信号的对应位；以及第四逻辑电路，被配置为将2N-1位温度计编码的输入信号的逻辑反相的每个位与分频后的采样时钟的逻辑反相逻辑组合，以生成第三控制信号的对应位。
根据本公开的实施例，其中四路信号生成器电路还包括：锁存电路，用于四个2N-1位控制信号中的每个2N-1位控制信号，锁存电路被配置为响应于通过向采样时钟施加延迟生成的经延迟的采样时钟而锁存四个2N-1位控制信号的位。
根据本公开的实施例，其中2N-1位温度计编码的输入信号是利用数据加权平均DWA生成的。
根据本公开的实施例，电子电路还包括DWA电路，被配置为向接收到的2N-1位温度计编码的信号应用数据加权平均，以便生成2N-1位温度计编码的输入信号。
根据本公开的实施例，电子电路还包括多位量化电路，被配置为生成2N-1位温度计编码的信号。
本公开的另一方面提供了一种西格玛-德尔塔模数转换器ADC电路，包括：环路滤波器电路，被配置为根据模拟输入信号与模拟反馈信号的差值生成差值信号，并且对差值信号进行滤波以生成变化信号；多位量化电路，被配置为量化变化信号，并且生成2N-1位温度计编码的信号；四路信号生成器电路，被配置为响应于采样时钟以及2N-1位温度计编码的信号而生成四个2N-1位控制信号；数模转换器DAC电路，具有2N-1个单位电阻DAC元件，其中每个单位电阻DAC元件包括由四个2N-1位控制信号的对应位控制的四个切换电路；其中对2N-1个单位电阻DAC元件的输出进行求和，以生成模拟反馈信号；以及其中四路信号生成器电路控制四个2N-1位控制信号的生成，以使得四个2N-1位控制信号的位的所有逻辑状态至少在采样时钟的一个周期的持续时间内保持恒定。
根据本公开的实施例，其中2N-1位温度计编码的信号是利用数据加权平均DWA生成的。
根据本公开的实施例，西格玛-德尔塔模数转换器ADC电路还包括DWA电路，被配置为向来自多位量化电路的2N-1位温度计编码的输出信号应用数据加权平均，以便生成2N-1位温度计编码的信号。
根据本公开的实施例，其中四路信号生成器电路控制四个2N-1位控制信号的生成，以使得在四个2N-1位控制信号的位的逻辑状态中的所有变化响应于采样时钟的周期的相同前沿或后沿而发生。
根据本公开的实施例，其中四路信号生成器电路包括：分频器电路，分频器电路被配置为将采样时钟分频并且生成分频后的采样时钟，并且其中四路信号生成器电路控制四个2N-1位控制信号的生成，以使得在四个2N-1位控制信号的位的逻辑状态中的所有变化响应于分频后的采样时钟的边沿而发生。
根据本公开的实施例，其中每个单位电阻DAC元件的四个切换电路包括：第一切换电路，被配置为响应于四个2N-1位控制信号中的第二控制信号的逻辑反相以及四个2N-1位控制信号中的第一控制信号，而在第一参考电压与第二参考电压之间切换第一公共节点；第二切换电路，被配置为响应于四个2N-1位控制信号中的第四控制信号的逻辑反相以及四个2N-1位控制信号中的第三控制信号，而在第一参考电压与第二参考电压之间切换第一公共节点；第三切换电路，被配置为响应于四个2N-1位控制信号中的第一控制信号的逻辑反相以及四个2N-1位控制信号中的第二控制信号，而在第一参考电压与第二参考电压之间切换第二公共节点；以及第四切换电路，被配置为响应于四个2N-1位控制信号中的第三控制信号的逻辑反相以及四个2N-1位控制信号中的第四控制信号，而在第一参考电压与第二参考电压之间切换第二公共节点。
根据本公开的实施例，西格玛-德尔塔模数转换器ADC电路还包括：第一电阻电路，被耦合于第一公共节点与第一求和输出节点之间，第一求和输出节点用于提供模拟输出信号的第一分量；以及第二电阻电路，被耦合于第二公共节点与第二求和输出节点之间，第二求和输出节点用于提供模拟输出信号的第二分量。
根据本公开的实施例，其中第一分量与第二分量是模拟输出信号的差分电流。
根据本公开的实施例，其中四路信号生成器电路包括：分频器电路，被配置为将采样时钟分频并且生成分频后的采样时钟；第一逻辑电路，被配置为将2N-1位温度计编码的信号的每个位与分频后的采样时钟逻辑组合，以生成第二控制信号的对应位；第二逻辑电路，被配置为将2N-1位温度计编码的信号的每个位与分频后的采样时钟的逻辑反相逻辑组合，以生成第四控制信号的对应位；第三逻辑电路，被配置为将2N-1位温度计编码的信号的逻辑反相的每个位与分频后的采样时钟逻辑组合，以生成第一控制信号的对应位；以及第四逻辑电路，被配置为将2N-1位温度计编码的信号的逻辑反相的每个位与分频后的采样时钟的逻辑反相逻辑组合，以生成第三控制信号的对应位。
根据本公开的实施例，其中四路信号生成器电路还包括：锁存电路，用于四个2N-1位控制信号中的每个2N-1位控制信号，锁存电路被配置为响应于通过向采样时钟施加延迟生成的经延迟的采样时钟而锁存四个2N-1位控制信号的位。
本公开的又一方面提供了一种西格玛-德尔塔模数转换器ADC电路，包括：环路滤波器，被配置为接收模拟输入信号以及第一模拟反馈信号并且生成积分信号；多位量化电路，被配置为量化积分信号并且生成2N-1位温度计编码的信号；四路信号生成器电路，被配置为响应于采样时钟以及2N-1位温度计编码的信号而生成四个2N-1位控制信号；第一数模转换器DAC电路，具有2N-1个单位电阻DAC元件，其中每个单位电阻DAC元件包括由四个2N-1位控制信号的对应位控制的四个切换电路；其中对第一DAC电路的2N-1个单位电阻DAC元件的输出进行求和，以生成第一模拟反馈信号；以及其中四路信号生成器电路控制四个2N-1位控制信号的生成，以使得四个2N-1位控制信号的位的所有逻辑状态至少在采样时钟的一个周期的持续时间内保持恒定。
根据本公开的实施例，其中环路滤波器是至少三阶的，并且环路滤波器还接收第二模拟反馈信号以生成积分信号，并且电路还包括：第二数模转换器DAC电路，具有2N-1个单位电阻DAC元件，其中每个单位电阻DAC元件包括由四个2N-1位控制信号的对应位控制的四个切换电路；以及其中对第二DAC电路的2N-1个单位电阻DAC元件的输出进行求和，以生成第二模拟反馈信号。
根据本公开的实施例，西格玛-德尔塔模数转换器ADC电路还包括数据加权平均DWA电路，被配置为向来自多位量化电路的2N-1位温度计编码的输出信号应用数据加权平均，以便生成2N-1位温度计编码的信号。
根据本公开的实施例，其中每个单位电阻DAC元件的四个切换电路包括：第一切换电路，被配置为响应于四个2N-1位控制信号中的第二控制信号的逻辑反相以及四个2N-1位控制信号中的第一控制信号，而在第一参考电压与第二参考电压之间切换第一公共节点；第二切换电路，被配置为响应于四个2N-1位控制信号中的第四控制信号的逻辑反相以及四个2N-1位控制信号中的第三控制信号，而在第一参考电压与第二参考电压之间切换第一公共节点；第三切换电路，被配置为响应于四个2N-1位控制信号中的第一控制信号的逻辑反相以及四个2N-1位控制信号中的第二控制信号，而在第一参考电压与第二参考电压之间切换第二公共节点；以及第四切换电路，被配置为响应于四个2N-1位控制信号中的第三控制信号的逻辑反相以及四个2N-1位控制信号中的第四控制信号，而在第一参考电压与第二参考电压之间切换第二公共节点。
根据本公开的实施例，西格玛-德尔塔模数转换器ADC电路还包括：第一电阻电路，被耦合于第一公共节点与第一求和输出节点之间，第一求和输出节点用于提供模拟输出信号的第一分量；以及第二电阻电路，被耦合于第二公共节点与第二求和输出节点之间，第二求和输出节点用于提供模拟输出信号的第二分量。
根据本公开的实施例，其中第一分量与第二分量是模拟输出信号的差分电流。
根据本公开的实施例，其中四路信号生成器电路包括：分频器电路，被配置为将采样时钟分频并且生成分频后的采样时钟；第一逻辑电路，被配置为将2N-1位温度计编码的信号的每个位与分频后的采样时钟逻辑组合，以生成第二控制信号的对应位；第二逻辑电路，被配置为将2N-1位温度计编码的信号的每个位与分频后的采样时钟的逻辑反相逻辑组合，以生成第四控制信号的对应位；第三逻辑电路，被配置为将2N-1位温度计编码的信号的逻辑反相的每个位与分频后的采样时钟逻辑组合，以生成第一控制信号的对应位；以及第四逻辑电路，被配置为将2N-1位温度计编码的信号的逻辑反相的每个位与分频后的采样时钟的逻辑反相逻辑组合，以生成第三控制信号的对应位。
根据本公开的实施例，其中四路信号生成器电路还包括：锁存电路，用于四个2N-1位控制信号中的每个2N-1位控制信号，锁存电路被配置为响应于通过向采样时钟施加延迟生成的经延迟的采样时钟而锁存四个2N-1位控制信号的位。
利用本公开的实施例，准许调制器的操作使用更低采样率fs实现给定分辨率；或准许调制器的操作以给定采样率fs实现更高分辨率。
附图说明
为了更好地理解实施例，现在将仅以示例方式参考附图，在附图中：
图1是具有单一位量化的常规西格玛-德尔塔模数转换器电路的时域框图；
图2是具有多位量化的常规西格玛-德尔塔模数转换器电路的时域框图；
图3是具有多位量化和数据加权平均的常规西格玛-德尔塔模数转换器电路的时域框图；
图4A是具有多位量化器、数据加权平均以及控制四路切换型数模转换器的四路信号生成器的连续时间西格玛-德尔塔模数转换器电路的时域框图；
图4B更详细地图示了用于三阶连续时间西格玛-德尔塔模数转换器的图4A的电路的差分信号实施方式；
图5是如在图4B的电路中使用的数模转换器(DAC)电路的框图；
图6是如在图4B的电路中使用的四路信号生成器电路的框图；以及
图7示出了针对四路信号生成器电路的操作的时序图。
具体实施方式
现在参考图4A，其示出了具有多位量化器、数据加权平均以及控制四路切换型数模转换器的四路信号生成器的连续时间西格玛-德尔塔模数转换器(调制器)电路100的时域框图。电路100包括连续时间西格玛-德尔塔调制器电路12(此处图示为一阶电路，但应理解，调制器的环路滤波器可以是适于电路应用要求的任何阶；例如，参见图4B的三阶连续时间西格玛-德尔塔调制器电路)，其具有被配置为接收模拟输入信号A的输入以及被配置为生成数字输出信号B的输出，该数字输出信号由多位温度计编码的数据字流组成。在抽取器电路14(包括低通滤波器和下采样器)中处理在信号B的脉冲流中的在采样率为fs处的温度计编码的值，以生成具有所需分辨率并且由抽取因子设置的所需输出字速率fd的输入信号A的等效数字信号C，其中fd＜＜fs。
一阶西格玛-德尔塔调制器电路12包括差分放大器20(或求和电路)，其具有接收模拟输入信号A的第一(非反相)输入以及接收模拟反馈信号D的第二(反相)输入。差分放大器20响应于在模拟输入信号A与模拟反馈信号D之间的差(即，vdif(t)＝A(t)-D(t))而输出模拟差分信号vdif。模拟差分信号vdif由(环路滤波器(此处为一阶类型，但不限于此)的)积分器电路22积分，以生成变化信号vc，该变化信号具有的斜率以及幅度取决于模拟差分信号vdif的符号以及幅度。N位量化电路24’以采样率fs响应于时钟CLK而对变化信号vc进行采样，并且为每个样本生成作为2N-1位温度计编码的输出字的数字输出信号B。多位量化的使用存在多个优点，包括：准许调制器的操作使用更低采样率fs实现给定分辨率；或准许调制器的操作以给定采样率fs实现更高分辨率。实施数据加权平均(DWA)算法的电路102接收2N-1位温度计编码的输出字并且输出2N-1位输出DWA字，从而提供一阶动态元件匹配(DEM)。四路信号生成器电路104接收2N-1位输出DWA字以及采样时钟CLK，并且生成四个2N-1位控制字DP1、DP2、DM1和DM2，这些2N-1位控制字的数据值以与采样时钟CLK的速率相同的速率改变。DAC电路126包括2N-1个单位电阻DAC元件，其分别由控制字DP1、DP2、DM1和DM2的2N-1位中的对应位驱动以生成电流，在DAC电路的输出处对该电流进行求和以产生用于模拟反馈信号D的模拟信号。抽取器电路14对在数字输出信号B的流中的2N-1位码字进行低通滤波以及下采样，以生成数字信号C，该数字信号以由抽取因子设置的输出字速率fd由多位(M位，所需分辨率，其中M＞＞N)数字字流组成。
在图4A中所图示的实施方式是简化方案。在优选实施方式中，电路是全差分的并且包括更高阶西格玛-德尔塔调制器。图4B示出了使用三阶调制器的图4A的电路的差分信号实施方式的电路图。环路滤波器由运算放大器OP1、OP2和OP3形成，以在带有具有前馈以及反馈(CIFF-FB)的级联积分器的配置中针对西格玛-德尔塔调制器电路12的三阶实施方式提供差分放大器20和积分器电路22。因为对具有CIFF-FB的三阶实施方式的选择，因此需要两个DAC 126。每个DAC 126接收从四路信号生成器电路104输出的控制字DP1、DP2、DM1和DM2的2N-1位，并且提供差分输出信号D(Outm和Outp)。运算放大器OP1接收信号A(Inm和Inp)和D1(来自DAC中的一个DAC的Outm1和Outp1)作为差分信号。运算放大器OP3接收信号D2(来自DAC中的另一个DAC的Outm2和Outp2)作为结合从运算放大器OP2输出的差分信号以及差分输入信号A(Inp和Inm)的差分信号。量化电路24’接收从积分器电路22输出的信号vc作为差分信号。
现在参考图5，其示出了DAC电路126的框图。DAC电路126包括2N-1个单位电阻DAC元件(UE)110(1)至110(2N-1)，这些单位电阻DAC元件响应于四路信号生成器电路104的控制字输出而被选择性地致动，以生成模拟反馈信号。每个单位电阻DAC元件110从控制字DP1<2N-1:1>、DP2<2N-1:1>、DM1<2N-1:1>和DM2<2N-1:1>中的每个控制字接收对应位。例如，单位电阻DAC元件110(1)接收第一位DP1(1)、DP2(1)、DM1(1)和DM2(1)；单位电阻DAC元件110(2)接收第二位DP1(2)、DP2(2)、DM1(2)和DM2(2)；……；并且单位电阻DAC元件110(2N-1)接收第2N-1位DP1(2N-1)、DP2(2N-1)、DM1(2N-1)和DM2(2N-1)。四路信号生成器电路104以将在本文中详细描述的方式根据2N-1位输出DWA字来生成控制字DP1<2N-1:1>、DP2<2N-1:1>、DM1<2N-1:1>和DM2<2N-1:1>的位。控制字DP1<2N-1:1>、DP2<2N-1:1>、DM1<2N-1:1>和DM2<2N-1:1>的位以与采样时钟CLK的速率相同的速率改变。
针对每个给定的一个X(其中X为1到2N-1)，单位电阻DAC元件110(X)包括由pMOS晶体管142和nMOS晶体管144形成的第一CMOS反相器(切换)电路，该第一CMOS反相器(切换)电路的源极-漏极路径串联耦合于第一参考电压Vrefp与第二参考电压Vrefm之间。切换电路响应于控制字中的某些控制字而在第一参考电压与第二参考电压之间切换，其中：pMOS晶体管142的栅极接收作为控制字DP1<2N-1:1>的位DP1(X)的逻辑反相(由反相器146生成)的位DP1B(X)。nMOS晶体管144的栅极接收控制字DM1<2N-1:1>的位DM1(X)。单位电阻DAC元件110(X)还包括由pMOS晶体管152以及nMOS晶体管154形成的第二CMOS反相器(切换)电路，该第二CMOS反相器(切换)电路的源极-漏极路径串联耦合于第一参考电压Vrefp与第二参考电压Vrefm之间。切换电路响应于控制字中的某些控制字而在第一参考电压与第二参考电压之间切换，其中：pMOS晶体管152的栅极接收作为控制字DP2<2N-1:1>的位DP2(X)的逻辑反相的位DP2B(X)(由反相器146生成)。nMOS晶体管124的栅极接收控制字DM2<2N-1:1>的位DM2(X)。晶体管142和144的公共漏极端子在节点160处连接至晶体管152和154的公共漏极端子。电阻器162耦合于节点160与产生输出电流信号的单位电阻DAC元件110(X)的第一输出节点164之间。
单位电阻DAC元件110(X)还包括由pMOS晶体管172和nMOS晶体管174形成的第三CMOS反相器(切换)电路，该第三CMOS反相器(切换)电路的源极-漏极路径串联耦合于第一参考电压Vrefp与第二参考电压Vrefm之间。切换电路响应于控制字中的某些控制字而在第一参考电压与第二参考电压之间切换，其中：pMOS晶体管172的栅极接收作为控制字DM1<2N-1:1>的位DM1(X)的逻辑反相的位DM1B(X)(由反相器176生成)。nMOS晶体管174的栅极接收控制字DP1<2N-1:1>的位DP1(X)。单位电阻DAC元件110(X)还包括由pMOS晶体管182和nMOS晶体管184形成的第四CMOS反相器(切换)电路，该第四CMOS反相器(切换)电路的源极-漏极路径串联耦合于第一参考电压Vrefp与第二参考电压Vrefm之间。切换电路响应于控制字中的某些控制字而在第一参考电压与第二参考电压之间切换，其中：pMOS晶体管182的栅极接收作为控制字DM2<2N-1:1>的位DM2(X)的逻辑反相的位DM2B(X)(由反相器186生成)。nMOS晶体管184的栅极接收控制字DP2<2N-1:1>的位DP2(X)。晶体管172和174的公共漏极端子在节点190处连接至晶体管182和184的公共漏极端子。电阻器192耦合于节点190与产生电流输出信号的单位电阻DAC元件110(X)的第二输出节点194之间。
由电路设计者基于电路的设计电压来选择第一参考电压Vrefp和第二参考电压Vrefm。在实施例中，例如，第一参考电压Vrefp＝1.1V，并且第二参考电压Vrefm＝0V。可以使用任何合适的调节器电压生成器电路来提供第一参考电压Vrefp和第二参考电压Vrefm。
在单位电阻DAC元件110(1)至110(2N-1)的第一输出节点164处生成的电流输出信号在求和节点处连接在一起，以生成提供模拟反馈信号D的第一分量Outp的净输出DAC电流。在单位电阻DAC元件110(1)至110(2N-1)的第二输出节点194处的电流输出信号在求和节点处被连接在一起，以生成提供模拟反馈信号D的第二分量Outm的净输出DAC电流。在该实施方式中，模拟反馈信号D是由Outp分量以及Outm分量形成的差分电流信号。Outp分量以及Outm分量输入至放大器OP输入端子。
应注意，尽管电路10优选地以差分形式实施，但能够以单端形式实施电路。
现在参考图6，其示出了四路信号生成器电路104的框图。使用分频器电路200对向四路信号生成器电路104输入的采样时钟CLK进行二分频，以输出二分频的时钟(DCLK)以及二分频的时钟的逻辑反相(即，相位相差180度)(DCLKB)。从DWA电路102接收到的2N-1位输出DWA字(DWAout<2N-1:1>)由电路202逻辑反相，以生成反相的2N-1位输出DWA字(DWAoutB<2N-1:1>)。逻辑延迟电路204接收采样时钟CLK并且输出相位延迟的采样时钟DlyCLK。如下所述，通过逻辑组合DWAout<2N-1:1>字、DWAoutB<2N-1:1>字、DCLK时钟和DCLKB时钟来生成四路控制字DP1<2N-1:1>、DP2<2N-1:1>、DM1<2N-1:1>和DM2<2N-1:1>。通过将DWAout<2N-1:1>字以及DCLK时钟进行逻辑与(ANDing)运算210，然后响应于DlyCLK时钟而将逻辑与运算的结果锁存于锁存电路212中来生成控制字DP1<2N-1:1>。通过将DWAout<2N-1:1>字以及DCLKB时钟进行逻辑与214，然后响应于DlyCLK时钟而将逻辑与运算的结果锁存于锁存电路216中来生成控制字DP2<2N-1:1>。通过将DWAoutB<2N-1:1>字以及DCLK时钟进行逻辑与218，然后响应于DlyCLK时钟而将逻辑与运算的结果锁存于锁存电路220中来生成控制字DM1<2N-1:1>。通过将DWAoutB<2N-1:1>字与DCLKB时钟逻辑与(222)然后响应于DlyCLK时钟而将逻辑与运算的结果锁存于锁存电路224中来生成控制字DM2<2N-1:1>。
图7示出了四路信号生成器电路104的操作的时序图。应注意，控制信号DP1(X)、DP2(X)、DM1(X)和DM2(X)的逻辑状态的变化响应于采样时钟CLK的相同边沿(在该情况下为后沿)而发生。因此，在控制信号DP1(X)、DP2(X)、DM1(X)和DM2(X)的逻辑状态中的变化以与采样时钟CLK的速率相同的速率发生。换言之，控制信号DP1(X)、DP2(X)、DM1(X)和DM2(X)的逻辑状态在至少与采样时钟CLK的一个周期的持续时间一样长的持续时间内保持恒定。该操作因为DCLK时钟和DCLKB时钟(以采样时钟CLK的速率的二分之一)通过与运算来控制逻辑组合功能而发生，该与运算根据DWAout(X)位和DWAoutB(X)位生成控制信号DP1(X)、DP2(X)、DM1(X)和DM2(X)。
在实施例中，一种电路包括：数模转换器(DAC)电路，具有2N-1个单位电阻DAC元件，其中每个单位电阻DAC元件包括由四个2N-1位控制信号的对应位控制的四个切换电路，其中对2N-1个单位电阻DAC元件的输出进行求和以生成模拟输出信号；以及四路信号生成器电路，被配置为响应于采样时钟和2N-1位温度计编码的输入信号而生成四个2N-1位控制信号，其中四路信号生成器电路控制四个2N-1位控制信号的生成，以使得四个2N-1位控制信号的位的所有逻辑状态至少在采样时钟的一个周期的持续时间内保持恒定。
在实施例中，一种西格玛-德尔塔模数转换器(ADC)电路包括：求和电路，被配置为接收模拟输入信号和模拟反馈信号并且生成差分信号；环路滤波器电路，被配置为对差分信号进行滤波并且生成变化信号；多位量化电路，被配置为量化变化信号并且生成2N-1位温度计编码的信号；四路信号生成器电路，被配置为响应于采样时钟以及2N-1位温度计编码的信号而生成四个2N-1位控制信号；数模转换器(DAC)电路，具有2N-1个单位电阻DAC元件，其中每个单位电阻DAC元件包括由四个2N-1位控制信号的对应位控制的四个切换电路；其中对2N-1个单位电阻DAC元件的输出进行求和以生成模拟反馈信号；以及其中四路信号生成器电路控制四个2N-1位控制信号的生成，以使得四个2N-1位控制信号的位的所有逻辑状态至少在采样时钟的一个周期的持续时间内保持恒定。
在实施例中，一种西格玛-德尔塔模数转换器(ADC)电路包括：环路滤波器，被配置为接收模拟输入信号以及模拟反馈信号，并且该环路滤波器被配置为生成积分信号；多位量化电路，被配置为量化积分信号并且生成2N-1位温度计编码的信号；四路信号生成器电路，被配置为响应于采样时钟以及2N-1位温度计编码的信号而生成四个2N-1位控制信号；数模转换器(DAC)电路，具有2N-1个单位电阻DAC元件，其中每个单位电阻DAC元件包括由四个2N-1位控制信号的对应位控制的四个切换电路；其中对2N-1个单位电阻DAC元件的输出进行求和以生成模拟反馈信号；以及其中四路信号生成器电路控制四个2N-1位控制信号的生成，以使得四个2N-1位控制信号的位的所有逻辑状态至少在采样时钟的一个周期的持续时间内保持恒定。
尽管本文中在连续时间德尔塔-西格玛调制器的上下文中进行公开，但应理解，本文中的所公开的电路和操作也可应用于离散时间调制器。
虽然已经在附图和前述描述中详细地图示和描述了本实用新型，但这种图示和描述被视为是说明性或例示性的而非限制性的；本实用新型不限于所所公开的实施例。通过研究图式、公开内容和随附权利要求书，本领域的技术人员可在实践所要求的实用新型时理解和实现所公开的实施例的其他变型。

Claims (29)

1.一种电子电路，其特征在于，包括：
数模转换器电路，具有2N-1个单位电阻数模转换器元件，其中每个单位电阻数模转换器元件包括由四个2N-1位控制信号的对应位控制的四个切换电路，其中对所述2N-1个单位电阻数模转换器元件的输出进行求和以生成模拟输出信号；以及
四路信号生成器电路，被配置为响应于采样时钟和2N-1位温度计编码的输入信号而生成所述四个2N-1位控制信号，其中所述四路信号生成器电路控制所述四个2N-1位控制信号的生成，以使得所述四个2N-1位控制信号的位的所有逻辑状态至少在所述采样时钟的一个周期的持续时间内保持恒定。
2.根据权利要求1所述的电子电路，其特征在于，所述四路信号生成器电路控制所述四个2N-1位控制信号的生成，以使得在所述四个2N-1位控制信号的位的逻辑状态中的所有变化响应于所述采样时钟的周期的相同前沿或后沿而发生。
3.根据权利要求1所述的电子电路，其特征在于，所述四路信号生成器电路包括：分频器电路，所述分频器电路被配置为将所述采样时钟分频并且生成分频后的采样时钟，并且其中所述四路信号生成器电路控制所述四个2N-1位控制信号的生成，以使得在所述四个2N-1位控制信号的位的逻辑状态中的所有变化响应于所述分频后的采样时钟的边沿而发生。
4.根据权利要求1所述的电子电路，其特征在于，每个单位电阻数模转换器元件的四个切换电路包括：
第一切换电路，被配置为响应于所述四个2N-1位控制信号中的第二控制信号的逻辑反相以及所述四个2N-1位控制信号中的第一控制信号，而在第一参考电压与第二参考电压之间切换第一公共节点；
第二切换电路，被配置为响应于所述四个2N-1位控制信号中的第四控制信号的逻辑反相以及所述四个2N-1位控制信号中的第三控制信号，而在所述第一参考电压与所述第二参考电压之间切换所述第一公共节点；
第三切换电路，被配置为响应于所述四个2N-1位控制信号中的所述第一控制信号的逻辑反相以及所述四个2N-1位控制信号中的所述第二控制信号，而在所述第一参考电压与所述第二参考电压之间切换第二公共节点；以及
第四切换电路，被配置为响应于所述四个2N-1位控制信号中的所述第三控制信号的逻辑反相以及所述四个2N-1位控制信号中的所述第四控制信号，而在所述第一参考电压与所述第二参考电压之间切换所述第二公共节点。
5.根据权利要求4所述的电子电路，其特征在于，还包括：
第一电阻电路，被耦合于所述第一公共节点与第一求和输出节点之间，所述第一求和输出节点用于提供所述模拟输出信号的第一分量；以及
第二电阻电路，被耦合于所述第二公共节点与第二求和输出节点之间，所述第二求和输出节点用于提供所述模拟输出信号的第二分量。
6.根据权利要求5所述的电子电路，其特征在于，所述第一分量与所述第二分量是所述模拟输出信号的差分电流。
7.根据权利要求4所述的电子电路，其特征在于，所述四路信号生成器电路包括：
分频器电路，被配置为将所述采样时钟分频，并且生成分频后的采样时钟；
第一逻辑电路，被配置为将所述2N-1位温度计编码的输入信号的每个位与所述分频后的采样时钟逻辑组合，以生成所述第二控制信号的对应位；
第二逻辑电路，被配置为将所述2N-1位温度计编码的输入信号的每个位与所述分频后的采样时钟的逻辑反相逻辑组合，以生成所述第四控制信号的对应位；
第三逻辑电路，被配置为将所述2N-1位温度计编码的输入信号的逻辑反相的每个位与所述分频后的采样时钟逻辑组合，以生成所述第一控制信号的对应位；以及
第四逻辑电路，被配置为将所述2N-1位温度计编码的输入信号的所述逻辑反相的每个位与所述分频后的采样时钟的所述逻辑反相逻辑组合，以生成所述第三控制信号的对应位。
8.根据权利要求7所述的电子电路，其特征在于，所述四路信号生成器电路还包括：锁存电路，用于所述四个2N-1位控制信号中的每个2N-1位控制信号，所述锁存电路被配置为响应于通过向所述采样时钟施加延迟生成的经延迟的采样时钟而锁存所述四个2N-1位控制信号的所述位。
9.根据权利要求1所述的电子电路，其特征在于，所述2N-1位温度计编码的输入信号是利用数据加权平均生成的。
10.根据权利要求9所述的电子电路，其特征在于，还包括数据加权平均电路，被配置为向接收到的2N-1位温度计编码的信号应用数据加权平均，以便生成所述2N-1位温度计编码的输入信号。
11.根据权利要求10所述的电子电路，其特征在于，还包括多位量化电路，被配置为生成所述2N-1位温度计编码的信号。
12.一种西格玛-德尔塔模数转换器电路，其特征在于，包括：
环路滤波器电路，被配置为根据模拟输入信号与模拟反馈信号的差值生成差值信号，并且对所述差值信号进行滤波以生成变化信号；
多位量化电路，被配置为量化所述变化信号，并且生成2N-1位温度计编码的信号；
四路信号生成器电路，被配置为响应于采样时钟以及所述2N-1位温度计编码的信号而生成四个2N-1位控制信号；
数模转换器电路，具有2N-1个单位电阻数模转换器元件，其中每个单位电阻数模转换器元件包括由所述四个2N-1位控制信号的对应位控制的四个切换电路；
其中对所述2N-1个单位电阻数模转换器元件的输出进行求和，以生成所述模拟反馈信号；以及
其中所述四路信号生成器电路控制所述四个2N-1位控制信号的生成，以使得所述四个2N-1位控制信号的位的所有逻辑状态至少在所述采样时钟的一个周期的持续时间内保持恒定。
13.根据权利要求12所述的西格玛-德尔塔模数转换器电路，其特征在于，所述2N-1位温度计编码的信号是利用数据加权平均生成的。
14.根据权利要求13所述的西格玛-德尔塔模数转换器电路，其特征在于，还包括数据加权平均电路，被配置为向来自所述多位量化电路的2N-1位温度计编码的输出信号应用数据加权平均，以便生成所述2N-1位温度计编码的信号。
15.根据权利要求12所述的西格玛-德尔塔模数转换器电路，其特征在于，所述四路信号生成器电路控制所述四个2N-1位控制信号的生成，以使得在所述四个2N-1位控制信号的位的逻辑状态中的所有变化响应于所述采样时钟的周期的相同前沿或后沿而发生。
16.根据权利要求12所述的西格玛-德尔塔模数转换器电路，其特征在于，所述四路信号生成器电路包括：分频器电路，所述分频器电路被配置为将所述采样时钟分频并且生成分频后的采样时钟，并且其中所述四路信号生成器电路控制所述四个2N-1位控制信号的生成，以使得在所述四个2N-1位控制信号的位的逻辑状态中的所有变化响应于所述分频后的采样时钟的边沿而发生。
17.根据权利要求12所述的西格玛-德尔塔模数转换器电路，其特征在于，每个单位电阻数模转换器元件的四个切换电路包括：
第一切换电路，被配置为响应于所述四个2N-1位控制信号中的第二控制信号的逻辑反相以及所述四个2N-1位控制信号中的第一控制信号，而在第一参考电压与第二参考电压之间切换第一公共节点；
第二切换电路，被配置为响应于所述四个2N-1位控制信号中的第四控制信号的逻辑反相以及所述四个2N-1位控制信号中的第三控制信号，而在所述第一参考电压与所述第二参考电压之间切换所述第一公共节点；
第三切换电路，被配置为响应于所述四个2N-1位控制信号中的所述第一控制信号的逻辑反相以及所述四个2N-1位控制信号中的所述第二控制信号，而在所述第一参考电压与所述第二参考电压之间切换第二公共节点；以及
第四切换电路，被配置为响应于所述四个2N-1位控制信号中的所述第三控制信号的逻辑反相以及所述四个2N-1位控制信号中的所述第四控制信号，而在所述第一参考电压与所述第二参考电压之间切换所述第二公共节点。
18.根据权利要求17所述的西格玛-德尔塔模数转换器电路，其特征在于，还包括：
第一电阻电路，被耦合于所述第一公共节点与第一求和输出节点之间，所述第一求和输出节点用于提供模拟输出信号的第一分量；以及
第二电阻电路，被耦合于所述第二公共节点与第二求和输出节点之间，所述第二求和输出节点用于提供所述模拟输出信号的第二分量。
19.根据权利要求18所述的西格玛-德尔塔模数转换器电路，其特征在于，所述第一分量与所述第二分量是所述模拟输出信号的差分电流。
20.根据权利要求17所述的西格玛-德尔塔模数转换器电路，其特征在于，所述四路信号生成器电路包括：
分频器电路，被配置为将所述采样时钟分频并且生成分频后的采样时钟；
第一逻辑电路，被配置为将所述2N-1位温度计编码的信号的每个位与所述分频后的采样时钟逻辑组合，以生成所述第二控制信号的对应位；
第二逻辑电路，被配置为将所述2N-1位温度计编码的信号的每个位与所述分频后的采样时钟的逻辑反相逻辑组合，以生成所述第四控制信号的对应位；
第三逻辑电路，被配置为将所述2N-1位温度计编码的信号的逻辑反相的每个位与所述分频后的采样时钟逻辑组合，以生成所述第一控制信号的对应位；以及
第四逻辑电路，被配置为将所述2N-1位温度计编码的信号的所述逻辑反相的每个位与所述分频后的采样时钟的所述逻辑反相逻辑组合，以生成所述第三控制信号的对应位。
21.根据权利要求20所述的西格玛-德尔塔模数转换器电路，其特征在于，所述四路信号生成器电路还包括：锁存电路，用于所述四个2N-1位控制信号中的每个2N-1位控制信号，所述锁存电路被配置为响应于通过向所述采样时钟施加延迟生成的经延迟的采样时钟而锁存所述四个2N-1位控制信号的所述位。
22.一种西格玛-德尔塔模数转换器电路，其特征在于，包括：
环路滤波器，被配置为接收模拟输入信号以及第一模拟反馈信号并且生成积分信号；
多位量化电路，被配置为量化所述积分信号并且生成2N-1位温度计编码的信号；
四路信号生成器电路，被配置为响应于采样时钟以及所述2N-1位温度计编码的信号而生成四个2N-1位控制信号；
第一数模转换器电路，具有2N-1个单位电阻数模转换器元件，其中每个单位电阻数模转换器元件包括由所述四个2N-1位控制信号的对应位控制的四个切换电路；
其中对所述第一数模转换器电路的所述2N-1个单位电阻数模转换器元件的输出进行求和，以生成所述第一模拟反馈信号；以及
其中所述四路信号生成器电路控制所述四个2N-1位控制信号的生成，以使得所述四个2N-1位控制信号的位的所有逻辑状态至少在所述采样时钟的一个周期的持续时间内保持恒定。
23.根据权利要求22所述的西格玛-德尔塔模数转换器电路，其特征在于，所述环路滤波器是至少三阶的，并且所述环路滤波器还接收第二模拟反馈信号以生成所述积分信号，并且所述电路还包括：
第二数模转换器电路，具有2N-1个单位电阻数模转换器元件，其中每个单位电阻数模转换器元件包括由所述四个2N-1位控制信号的对应位控制的四个切换电路；以及
其中对所述第二数模转换器电路的所述2N-1个单位电阻数模转换器元件的输出进行求和，以生成所述第二模拟反馈信号。
24.根据权利要求22所述的西格玛-德尔塔模数转换器电路，其特征在于，还包括数据加权平均电路，被配置为向来自所述多位量化电路的2N-1位温度计编码的输出信号应用数据加权平均，以便生成所述2N-1位温度计编码的信号。
25.根据权利要求22所述的西格玛-德尔塔模数转换器电路，其特征在于，每个单位电阻数模转换器元件的四个切换电路包括：
第一切换电路，被配置为响应于所述四个2N-1位控制信号中的第二控制信号的逻辑反相以及所述四个2N-1位控制信号中的第一控制信号，而在第一参考电压与第二参考电压之间切换第一公共节点；
第二切换电路，被配置为响应于所述四个2N-1位控制信号中的第四控制信号的逻辑反相以及所述四个2N-1位控制信号中的第三控制信号，而在所述第一参考电压与所述第二参考电压之间切换所述第一公共节点；
第三切换电路，被配置为响应于所述四个2N-1位控制信号中的所述第一控制信号的逻辑反相以及所述四个2N-1位控制信号中的所述第二控制信号，而在所述第一参考电压与所述第二参考电压之间切换第二公共节点；以及
第四切换电路，被配置为响应于所述四个2N-1位控制信号中的所述第三控制信号的逻辑反相以及所述四个2N-1位控制信号中的所述第四控制信号，而在所述第一参考电压与所述第二参考电压之间切换所述第二公共节点。
26.根据权利要求25所述的西格玛-德尔塔模数转换器电路，其特征在于，还包括：
第一电阻电路，被耦合于所述第一公共节点与第一求和输出节点之间，所述第一求和输出节点用于提供模拟输出信号的第一分量；以及
第二电阻电路，被耦合于所述第二公共节点与第二求和输出节点之间，所述第二求和输出节点用于提供所述模拟输出信号的第二分量。
27.根据权利要求26所述的西格玛-德尔塔模数转换器电路，其特征在于，所述第一分量与所述第二分量是所述模拟输出信号的差分电流。
28.根据权利要求25所述的西格玛-德尔塔模数转换器电路，其特征在于，所述四路信号生成器电路包括：
分频器电路，被配置为将所述采样时钟分频并且生成分频后的采样时钟；
第一逻辑电路，被配置为将所述2N-1位温度计编码的信号的每个位与所述分频后的采样时钟逻辑组合，以生成所述第二控制信号的对应位；
第二逻辑电路，被配置为将所述2N-1位温度计编码的信号的每个位与所述分频后的采样时钟的逻辑反相逻辑组合，以生成所述第四控制信号的对应位；
第三逻辑电路，被配置为将所述2N-1位温度计编码的信号的逻辑反相的每个位与所述分频后的采样时钟逻辑组合，以生成所述第一控制信号的对应位；以及
第四逻辑电路，被配置为将所述2N-1位温度计编码的信号的所述逻辑反相的每个位与所述分频后的采样时钟的所述逻辑反相逻辑组合，以生成所述第三控制信号的对应位。
29.根据权利要求28所述的西格玛-德尔塔模数转换器电路，其特征在于，所述四路信号生成器电路还包括：锁存电路，用于所述四个2N-1位控制信号中的每个2N-1位控制信号，所述锁存电路被配置为响应于通过向所述采样时钟施加延迟生成的经延迟的采样时钟而锁存所述四个2N-1位控制信号的所述位。
CN202023027472.6U 2019-12-17 2020-12-15 电子电路以及西格玛-德尔塔模数转换器电路 Active CN214337891U (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201962948929P 2019-12-17 2019-12-17
US62/948,929 2019-12-17
US17/099,423 US11152951B2 (en) 2019-12-17 2020-11-16 Quad switched multibit digital to analog converter and continuous time sigma-delta modulator
US17/099,423 2020-11-16

Publications (1)

Publication Number Publication Date
CN214337891U true CN214337891U (zh) 2021-10-01

Family

ID=76317386

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202023027472.6U Active CN214337891U (zh) 2019-12-17 2020-12-15 电子电路以及西格玛-德尔塔模数转换器电路
CN202011480663.XA Pending CN112994700A (zh) 2019-12-17 2020-12-15 多位数模转换器和连续时间西格玛-德尔塔调制器

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202011480663.XA Pending CN112994700A (zh) 2019-12-17 2020-12-15 多位数模转换器和连续时间西格玛-德尔塔调制器

Country Status (2)

Country Link
US (1) US11152951B2 (zh)
CN (2) CN214337891U (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12088324B2 (en) * 2022-08-19 2024-09-10 Infineon Technologies Ag Excess loop delay compensation for a delta-sigma modulator
KR102704165B1 (ko) * 2022-09-08 2024-09-05 국립금오공과대학교 산학협력단 델타시그마 변조기

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5283580A (en) * 1992-09-28 1994-02-01 Motorola, Inc. Current/resistor digital-to-analog converter having enhanced integral linearity and method of operation
TWI220597B (en) * 2002-07-08 2004-08-21 Mediatek Inc DAC cell circuit
JP4048208B2 (ja) 2005-07-22 2008-02-20 株式会社半導体理工学研究センター バンドパスδσａｄ変調器及びデジタル無線受信機
US7605740B2 (en) * 2005-12-12 2009-10-20 Nxp B.V. Flash analog-to-digital converter
US7456766B2 (en) 2006-07-19 2008-11-25 Qualcomm Incorporated Sigma-delta modulation with offset
DE102006002901B4 (de) * 2006-01-20 2013-03-07 Infineon Technologies Ag Multibit-Sigma-Delta-Wandler
US8306106B2 (en) 2010-04-27 2012-11-06 Equiphon, Inc. Multi-edge pulse width modulator with non-stationary residue assignment
US8319674B2 (en) 2010-09-11 2012-11-27 Dialog Semiconductor Gmbh Compensation of loop-delay quantizer in continuous-time and hybrid sigma-delta analog-to-digital modulators
US10056924B2 (en) * 2013-08-19 2018-08-21 Analog Devices, Inc. High output power digital-to-analog converter system
US9065477B2 (en) * 2013-09-03 2015-06-23 Analog Devices Global Linear and DC-accurate frontend DAC and input structure
US9537514B2 (en) 2014-06-20 2017-01-03 GM Global Technology Operations LLC High oversampling ratio dynamic element matching scheme for high dynamic range digital to RF data conversion for cellular communications
US9379728B1 (en) * 2015-06-26 2016-06-28 Stmicroelectronics International N.V. Self-calibrated digital-to-analog converter
US9787316B2 (en) 2015-09-14 2017-10-10 Mediatek Inc. System for conversion between analog domain and digital domain with mismatch error shaping
US9584151B1 (en) * 2016-03-01 2017-02-28 Analog Devices, Inc. Randomized quad switching
US10148277B1 (en) 2017-05-19 2018-12-04 Stmicroelectronics International N.V. Current steering digital to analog converter with decoder free quad switching
US10855306B2 (en) * 2018-08-30 2020-12-01 Mediatek Singapore Pte. Ltd. High-speed digital-to-analog converter
US10965302B1 (en) * 2019-10-12 2021-03-30 Analog Devices International Unlimited Company Background static error measurement and timing skew error measurement for RF DAC
US10790842B1 (en) * 2019-10-31 2020-09-29 Infineon Technologies Ag System and method for a successive approximation analog-to-digital converter

Also Published As

Publication number Publication date
US11152951B2 (en) 2021-10-19
CN112994700A (zh) 2021-06-18
US20210184691A1 (en) 2021-06-17

Similar Documents

Publication Publication Date Title
US6426714B1 (en) Multi-level quantizer with current mode DEM switch matrices and separate DEM decision logic for a multibit sigma delta modulator
US10439634B2 (en) Sigma delta modulator, integrated circuit and method therefor
US11451240B2 (en) Double data rate (DDR) quad switched multibit digital to analog converter and continuous time sigma-delta modulator
US10439633B2 (en) Sigma delta modulator, integrated circuit and method therefor
US11271585B2 (en) Sigma delta modulator, integrated circuit and method therefor
CN214337891U (zh) 电子电路以及西格玛-德尔塔模数转换器电路
US8400340B2 (en) Achieving high dynamic range in a sigma delta analog to digital converter
Kumar et al. Reset-free memoryless delta–sigma analog-to-digital conversion
US20220224347A1 (en) Continuous-time pipelined adcs with event-driven sampling
WO2010119456A2 (en) Method and apparatus for low power continuous time delta sigma modulation
US9300315B2 (en) Systems and methods for implementing error-shaping alias-free asynchronous flipping analog to digital conversion
CN114793118A (zh) ∑-δ模数转换器中的数模转换器线性化技术
Prathap et al. 2 nd-Order VCO-based CT ΔΣ ADC architecture
JP2006333053A (ja) アナログデジタル変換器
Cho et al. A 1.2-V 108.9-dB A-Weighted DR 101.4-dB SNDR Audio $\Sigma\Delta $ ADC Using a Multi-Rate Noise-Shaping Quantizer
Basak et al. An automatic on-chip calibration technique for static and dynamic dac error correction in high-speed continuous-time delta-sigma modulators
Kiss Adaptive digital compensation of analog circuit imperfections for cascaded delta-sigma analog-to-digital converters
US20190268014A1 (en) Sigma-delta converters and corresponding methods
Pavan Design considerations for power efficient continuous-time delta-sigma converters
Patil Energy-efficient time-based encoders and digital signal processors in continuous time
Pelgrom Time-Discrete Σ Δ Modulation
Pavan et al. What Architecture Should I Choose for my Continuous-Time Delta-Sigma Modulator?
Shui et al. Modified mismatch-shaping for continuous-time delta-sigma modulators
KR20230112023A (ko) 반도체 장치
Fiez et al. Delta-sigma A/D converters: the next generation

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant