KR100828138B1 - 스위칭 전력증폭기 및 스위칭 전력증폭기의 스위칭제어방법 - Google Patents

Abstract

스위칭전원으로부터의 잡음방해에 기인하여 발생하며, PWM 스위칭 전력증폭기의 출력신호에 발생하는 신호왜곡을 감소시킨다.

스위칭전원부(11)를 전원으로 하는 PWM 스위칭 전력증폭기의, 이 스위칭 동작의 동기를 취하는 클럭신호(S6)의 반복주기(t)의 정수배의 클럭반복주기를 가지며, 또한 이 전력증폭기에서 생성된 PWM 전력신호(S4)의 신호레벨이 접지레벨이 되는 타이밍에 일치된 전원 스위칭제어용의 클럭신호(S18)를, 이 클럭신호(S6)에 기초하여 생성하고, 이 클럭신호(S18)에 의해 이 스위칭전원부(11)의 스위칭의 타이밍을 취한다.

Description

스위칭 전력증폭기 및 스위칭 전력증폭기의 스위칭제어방법{Switching power amplifier, and switching control method of the switching power amplifier}

본 발명은, 스위칭 전력증폭기 및 스위칭 전력증폭기의 스위칭제어방법에 관한 것이며, 상세하게는, 그 전원부로서 스위칭전원부를 가지는 스위칭 전력증폭기에 있어서, 그 전력증폭단에 대한 스위칭전원부 잡음의 영향을 최소화하는 목적으로 적용하기 적합한 스위칭 전력증폭기 및 스위칭 전력증폭기의 스위칭제어방법에 관한 것이다.

종래 일반적으로 D급증폭(class D-operation)으로 호칭되는 신호증폭기가, 전력증폭기의 한 형태로서 알려져 있다. 이 D급증폭기의 전형적인 일례를 도 7a에 도시하고 있다. 이 전력증폭기에 있어서, 신호입력단(1)에 입력된 아나로그 신호(S1)가 펄스폭 변조증폭기(2)에 의해 펄스폭 변조되며, 이 아나로그 신호(S1)의 신호레벨의 변화가, 펄스폭 방향의 변화에 의해 표시되는 PWM(Pulse Width Modulation)신호(S2)가 생성되며, 또는 이 PWM신호(S2)와 위상반전의 관계에 있는 파형의 PWM신호(S3)가 이 펄스폭 변조증폭기(2)에 의해 생성된다.

한편 이하의 설명에 있어서는, PWM신호(S2)의 파형과 PWM신호(S3)의 파형이 위상반전의 관계에 있다는 것은. 이러한 PWM신호(S2 및 S3)의 중의 한 개의 신호파 형이 정극성의 파형의 상태가 될 때에는 다른 신호파형이 부극성의 파형의 상태에 있는, 소위 상보특성을 나타내는 상태에 있다는 것을 말한다.

또한 이 D급증폭기는 전력효율이 높다고 알려져 있지만, 더욱 전력증폭기 전체에서 전력효율을 높이기 위해서, 전원부로서, 스위칭 전원회로를 사용하는 것이 고려되어진다. 도 7a에 있어서, 부호(10)는 반복주기 일정의 주기(t)의 클럭에 의해 이 아나로그 신호(S1)의 신호레벨의 변화에 따라 PWM신호(S2) 및 PWM신호(S3)의 각각이, 이 주기(t)를 주기로 반복되는 신호로서 이 펄스폭 변조 증폭기(2)를 통해 생성되어 출력된다. 한편 이러한 PWM신호(S2) 및 PWM신호(S3)의 각각의 사이의 신호위상 관계는, 앞서 설명되어 있는 바와 같이, PWM신호(S2)의 신호위상이 반전된 위상이 PWM신호(S3)의 신호위상으로 되는 상보특성의 관계로 되어 있다.

게다가 또한, 스위칭전원부(11)에서 소정의 일정 출력전압치로 안정화된 직류전압이 생성되며, 전력 스위칭회로부(3)에 대해서, 이 스위칭전원부(11)의 (+)직류전원단자(+Vcc)로부터 (+)극성의 직류전압이 공급된다. 한편 이 직류전압의 일극성치는, 접지단자(12)를 통해 접지되어 있다. 그러나 이 D급 증폭기는 도 7a에 일례로서 도시한 증폭기와 다르며, 정부(+, -) 전원방식의 증폭기에 의해 구성되어 -Vcc가 출력되며, +Vcc와 -Vcc의 사이의 중간점이 접지되어 구성된다.

이 전력 스위칭회로부(3)는, 제 1 N채널 전력 MOSFET(이하의 설명에 있어서는 제 1 전력 FET로 칭한다.)(4)의 소스와 제 2 N채널 전력 MOSFET(이하의 설명에 있어서는 제 2 전력 FET로 칭한다.)(5)의 드레인의 사이가 접지되어 있으며, 제 1 전력 FET(4)의 드레인측이 스위칭전원부(11)의 (+)직류전원단자(+Vcc)에 접지되어 있고, 제 2 전력 FET(5)의 소스측이 접지되어 구성되어 있다.

제 1 전력 FET(4) 및 제 2 전력 FET(5)에 의해 이와 같이 구성된 회로는, 일반적으로, 하프 브릿지 회로라 불리고 있다. 그리고, 이와 같이 구성된 하프 브릿지 회로를 구동하는 하프 브릿지 드라이버로서는, 도 7a에 도시되어 있는 바와 같이, 프리 드라이버(pre-driver)(28)가 사용되고 있다. 그리고 이 프리 드라이버(28)로서는, 일례로서 인터실사의 모터 구동용의 드라이버 HIB 2001B(상품명)가 사용되고 있다.

그리고 이 드라이버(28)를 통해, PWM신호(S2)가 제 1 전력 FET(4)를 ON/OFF 구동하는 신호(S7)로 변환되며, 이 PWM신호(S3)가 제 2 전력 FET(5)를 ON/OFF 구동하는 신호(S8)로 변환되며, 이러한 제 1 전력 FET(4)가 이 신호(S7)에 의해 구동되며, 제 2 전력 FET(5)가 이 신호(S8)에 의해 구동되며, 이러한 PWM신호(S7, S8)에 의해 서로 온/오프되며, 제 1 전력 FET(4)의 소스와 제 2 전력 FET(5)의 드레인의 사이의 접지점과 이 접지측의 사이로부터, 이러한 PWM신호(S7 및 S8)의 펄스폭 방향의 변화에 따라 스위칭되어 생성된 PWM전력신호(S4)가 출력된다.

그리고 이 PWM전력신호(S4)로부터, 코일(7)과 콘덴서(8)로 구성된 고역주파수 차단형 전력필터부(이하의 설명에 있어서는 전력LPF부로 칭한다.)(6)를 통해, 그리고 직류성분 컷트용의 콘덴서(13)를 통해, 가청주파수대역의 아나로그 신호(S1)의 신호레벨의 변화에 따라 아나로그 전력신호(S5)가 복조되며, 복조된 이 아나로그 전력신호(S5)가 스피커부(9)에 공급되며, 이 아나로그 전력신호(S5)가 음향신호로서 재생된다.

또한 이 PWM전력신호(S4)의 이 PWM변조파형의 대표적인 예로서, 도 7b에 도시한 편측 PWM변조파형이 있다. 또한 편측 PWM변조파형이란, 이 PWM변조파형의 양단 에지측(도 7b에 있어서, K)이 클럭신호(S6)의 반복주기(t)로 로크(lock)되어 고정된 상태에 있어서, 이 고정되어 있는 PWM변조파형의 양단 에지측의 사이에서 생성된 이 PWM변조파형의 하강부인 가동에지(M)가, 아나로그 신호(S1)의 신호레벨에 따라 위치변조된 PWM변조파형이 연속적으로 생성되는 것에 유래하는 명칭이다.

한편 이 PWM변조파형의 양단에지측이 클럭신호(S6)의 반복주기(t)에 로크되어 고정된 상태의 하강부가 되며, 이 고정되어 있는 PWM변조파형의 양단측의 사이에서 생성된 이 PWM변조파형의 하강부가, 아나로그 신호(S1)의 신호레벨에 따라 위치변조된 PWM변조파형이 연속적으로 생성되도록 한 편측 PWM변조파형의 예도 공지되어 있다.

한편 이하의 설명에 있어서는, PWM전력신호(S4)의 파형에 있어서, 이 클럭신호(S6)의 반복주기(t)의 타이밍에서 이 클럭신호(S6)에 로크되어 있는 에지를, 이 PWM전력신호(S4)의 고정에지라고 부르는 것으로 한다. 예를 들면 도 7b의 1B, 2B 및 3B의 각각에 상방향의 화살표에 의해 표시된 파형에지가 이 고정에지이다. 그리고, 이 PWM전력신호(S4)의 파형에 있어서, 아나로그 신호(S1)의 신호레벨의 변화에 따라 그 위치가 변화하는 에지를 가동에지(M)라고 부르는 것으로 한다. 예를 들면 도 7b의 2B 및 3B의 각각에 대해 가로방향의 화살표에 의해 표시한 PWM전력신호(S4)의 파형에지가 이 가동에지(M)이다.

그리고 이하의 설명에 있어서는, 이러한 고정에지의 각각의 중에서, 가동에지(M)에 선행하는 측의 에지를 기점에지라고 부르는 것으로 한다. 예를 들면 도 7b에 도시한 예에 있어서는, PWM변조파형의 양측의 고정에지(K)의 각각의 중에서, 상방향의 화살표로 표시한 클럭신호(S6)(도 7b의 4B참조)의 파형에서, 선행하는 측의 파형에지에서 로크되어 있는 고정에지(K)가 이 기점에지이다.

그리고 이 편측 PWM변조파형의 예에서는, 아나로그 신호(S1)의 신호레벨이 0이 되었던 때의 PWM전력신호(S4)의 신호파형은, 도 7b에 1B로 표시된 바와 같이, 듀티(duty) 50%로 되어 있는 상태의 PWM 신호파형이 되며, 이 아나로그 신호(S1)의 신호레벨이 0의 상태로부터 (+)방향으로 증가되는 방향으로 변화되는 때의 PWM전력신호(S4)의 파형은, 도 7b의 2B에 화살표로 도시한 바와 같이, 이 변화와 함께 PWM전력신호(S4)의 기점에지측의 고정에지(K)와 가동에지(M)의 사이의 파형폭이 증가하는 방향으로 변화한다. 그리고 이 아나로그 신호(S1)의 신호레벨이 0의 상태로부터 한 방향으로 증가되는 방향으로 변화될 때의 PWM전력신호(S4)의 파형은, 도 7b의 3B에 화살표로 도시한 바와 같이, 이 변화와 함께 PWM전력신호(S4)의 기점에지측의 고정에지(K)와 가동에지(M)의 사이의 파형폭이 감소하는 방향으로 변화한다.

즉 이 PWM전력신호(S4)의 파형으로 표시된 면적의 변화가, 이 아나로그 신호(S1)의 신호레벨의 변화를 나타내고 있는 것이 되며, 따라서 이 신호(S4)의 파형으로 표시된 면적의 변화가, 이 PWM신호(S2 및 S3)의 파형으로 표시되어 이러한 고정에지(K)와 가동에지(M)의 사이의 파형면적의 변화에 대하여 정확하게 비례하지 않는 경우, 즉 비례오차가 발생한 경우에는, 이 오차가 아나로그 전력신호(S5)의 신호파형왜곡으로 되어 나타난다는 문제가 있었다.

도 8a는 종래의 스위칭전원부(11)의 구성의 요부가 도시된 블록도이며, 이 스위칭전원부(11)가 교류전원부(14), 트랜스(14A), PWM스위칭부(15), 정류부(16), 전압오차검출부(17), 기준전압생성부(18), 클럭신호생성부(19) 및 스위치부(20)로 구성되어 있다.

교류전압(S10)이 출력되어 교류전원부(14)의 교류전압출력 측의 한쪽이, 트랜스(14A)의 입력권선의 일방측에 접속되며, 이 입력권선의 타방측이, 스위치부(20)를 통해 이 교류전원부(14)의 교류전압(S10)의 출력측의 타방측에 접속되며, 이 트랜스(14A)의 출력권선측이 정류부(16)의 입력측에 접속되며, 이 정류부(16)의 직류전압 출력측이 직류전압의 출력단자(16A 및 16b)의 각각에 접속되어 구성되며, 이 출력단자(16A 및 16b)로부터 직류전압이 출력된다. 한편 이러한 출력단자(16A 및 16b) 중, 출력단자(16A)가 직류전압의 (+)출력단(+Vcc), 16B가 접지측 출력단이다.

그리고 이 스위칭전원부(11)에서는, 이 정류부(16)의 직류전압 출력측이 전압오차검출(17)의 오차검출 입력측에 입력되고, 한편, 이 전압오차검출(17)의 기준신호 입력측에 기준전압생성부(18)에서 생성된 기준전압(18A)이 입력되며, 전압오차검출(17)을 통해 이러한 직류전압출력의 전압치와 기준전압(18A)이 비교되어 오차전압(18B)이 생성되며, 이 오차전압(18B)이 PWM제어부(15)의 오차전압 입력측에 공급된다.

이 전력 PWM제어부(15)에 있어서, 클럭신호생성부(19)에서 생성되고 이 전력 PWM제어부(15)의 클럭신호 입력측에 입력된, 반복주기 일정의 전원클럭신호(S9)의 주기마다 로크된 고정에지를 가지는 PWM신호가 생성되며, 그 후에 이 오차전압(18B)에 따라 이 오차전압이 억제되는 방향으로 이 PWM신호의 가동에지의 위치가 제어되는 PWM신호(S19)가 생성된다.

이 PWM신호(S19)를 스위치부(20)에 공급하고, PWM신호(S19)의 이 가동에지의 위치에 기초하여, 스위치부(20)의 스위칭의 온 기간과 오프기간의 비를 제어하며, 이 출력단자(16A, B)로부터 출력된 직류전압의 전압치가, 소정의 전압레벨로 일정하게 보존되는 상태로 유지된 상태에서, 출력단자(16A, B)로부터 출력된 이 직류전압이, 미리 설명한 바와 같이 스위칭회로부(3)에 공급된다.

한편 이 도 7a에 도시된 D급 증폭기 구성의 스위칭 전력증폭기에 있어서는, 스위칭전원부(11)에서의 스위칭동작에 기인하여, 도 8b에 도시되어 있는 바와 같이, PWM전력신호(S4)가 온상태(ON state)로 되어 있는 기간에 중첩된 상태에서, 도 8b의 1D에 SN으로 도시한 스위칭 잡음신호가 발생한 경우, 이 스위칭 잡음신호(SN)가 D급 증폭기측의 전력 스위칭회로부(3)에 전달되며, 도 8b에 2D로 도시되어 있는 바와 같이, PWM전력신호(S4)에 이 스위칭 잡음신호(SN)가 중첩될 가능성이 있다.

그리고 PWM전력신호(S4)에 이 스위칭 잡음이 중첩되는 경우, 이 중첩된 스위칭 잡음분에 따라, 이 PWM전력신호(S4)가 높은 레벨로 되어 있는 기간의 펄스신호의 기점에지측의 고정에지와 가동에지의 사이의 면적이 변화하고, 미리 설명한 바와 같이 비례오차가 발생하며, 이 PWM전력신호(S4)로부터 복조된 가청주파수대역의 아나로그 전력신호(S5)의 파형왜곡으로 되어 나타나는 문제가 있었다.

한편 도 7에 도시되어 있는 바와 같이, 제 2 전력 FET(5)의 소스측이 접지되어 구성되어 있으므로, 신호(S8)에 의해 제 2 전력 FET(5)가 온 상태로 될 때에는, PWM전력신호(S4)는 접지레벨로 고정된다. 따라서 스위칭전원부(11)가 인쇄기판상에 조립되어 있는 경우에는 이 스위칭전원부(11)가 조립되어 있는 면과는 반대측의 인쇄기판을 전면 도전체면이 되는 접지점(소위 전체 접지)으로 구성하는 등에 의해, 이 제 2 전력 FET(5)의 소스측과 접지점과의 사이의 리액턴스 값을 거의 0에 근접하도록 함으로써, PWM전력신호(S4)가 저레벨로 되는 상태에서는, 도 8b의 2D에 부호 G로 표시한 바와 같이, 스위칭 잡음의 발생을 충분히 억제하는 것이 가능하다.

또한, 스위칭전원부(11)측에 있어서도, 이 접지레벨의 리액턴스 값을 거의 0으로 근접하게 함으로써, 이 접지측으로부터 누설하는 잡음이 억제되도록 하는 것이 가능하다. 그러나, 전력부(11)의 스위치부(20)가 오프상태로부터 온 상태로 전환될 때에, 스위치부(20)에서 발생하는 스위칭잡음이, 정류부(16)의 출력측에 중첩되는 일이 없도록 충분히 억제하도록 하는 것이 곤란하였기 때문에, 이 PWM전력신호(S4)의 왜곡성분을 억제해야한다는 과제가 있었다.

본 발명은, 상기 종래의 과제를 감안하여 이루어진 것이며, 입력신호(S1)의 신호레벨의 변화에 따라 생성된 PWM신호에 의해 스위칭 제어되는 전력스위칭수단에 전원을 공급하는 스위칭전원부를, 오프상태로부터 온 상태로 전환하는 스위칭 동작시점의 기준이 되는 클럭신호가, 이 전력 스위칭 수단으로부터 출력되어 부하에 공급되는 PWM전력신호에 대하여 영향을 끼치지 않는 기간중에 생성되도록 제어하여, 이 과제를 해결하는 것을 목적으로 하고 있다.

본 발명의 스위칭 전력증폭기는, 스위칭전원부를 가지는 스위칭 전력증폭기에 있어서, 입력신호를 PWM신호로 변환하는 PWM변환수단과, 상기 PWM신호로 변환하기 위한 기준주기가 되는 제 1 클럭신호를 생성하여 상기 PWM변환수단에 공급하는 PWM클럭신호 생성수단과, 상기 PWM신호에 의해 스위칭제어되는 전력 스위칭수단과, 상기 전력 스위칭수단에 전원을 공급하는 스위칭전원부와, 상기 스위칭전원부의 스위칭동작의 기준주기가 되는 제 2 클럭신호를 생성하여 상기 스위칭전원부에 공급하는 전원클럭신호 생성수단을 갖추어 구성되고, 상기 전원클럭신호 생성수단에 의해 생성되는 제 2 클럭신호의 기점에지는, 상기 PWM신호의 가동에지와, 상기 가동에지에 이어지는 고정에지와의 사이의 타이밍에서 형성되는 것을 특징으로 한다.

또한 본 발명의 스위칭 전력증폭기의 스위칭제어방법은, 스위칭전원부를 가지는 스위칭 전력증폭기의 스위칭제어방법에 있어서, 상기 스위칭전원부의 스위칭동작의 기준주기가 되는 클럭신호의 기점에지를, 입력신호에 따라 형성되는 PWM신호의 가동에지와, 상기 가동에지에 이어지는 고정에지와의 사이의 타이밍에서 형성하도록, 상기 클럭신호를 제어하도록 한 것을 특징으로 한다.

또한 본 발명의 스위칭전력증폭기는, 스위칭전원부를 가지는 스위칭 전력증폭기에 있어서, 입력신호를 2의 보수의 관계에 있는 제 1 및 제 2 PWM신호로 변환하는 PWM변환수단과, 상기 제 1 및 제 2 PWM신호로 변환하기 위한 기준주기가 되는 제 1 클럭신호를 생성하여 상기 PWM변환수단에 공급하는 PWM클럭신호 생성수단과, 상기 제 1 PWM신호에 의해 스위칭제어되는 제 1 전력 스위칭수단과, 상기 제 2 PWM신호에 의해 스위칭제어되는 제 2 전력 스위칭수단과, 상기 제 1 및 제 2 전력 스위칭수단에 전력을 공급하는 스위칭전원부와, 상기 스위칭전원부의 스위칭동작의 기준주기가 되는 제 2 클럭신호를 생성하여 상기 스위칭전원부에 공급하는 전원클럭신호 생성수단을 갖추어 구성되고, 상기 전원클럭신호 생성수단에 의해 생성되는 제 2 클럭신호의 기점에지는, 상기 제 1 및 제 2 PWM신호가 함께 동일한 전위레벨에 있는 구간 내의 타이밍에서 형성되는 것을 특징으로 한다.

또한 본 발명의 스위칭 전력 증폭기의 스위칭제어방법은, 스위칭전원부를 가지는 스위칭 전력 증폭기의 스위칭제어방법에 있어서, 상기 스위칭전원부의 스위칭동작의 기준주기가 되는 클럭신호의 기점에지를, 입력신호에 따라 형성되는 제 1 PWM신호의 가동에지와, 상기 가동에지에 이어지는 고정에지와의 사이의 타이밍, 또는, 상기 제 1 PWM 신호와 2의 보수관계에 있는 제 2 PWM신호의 가동에지와, 상기 가동에지에 선행하는 고정에지와의 사이의 타이밍에서 형성하도록, 상기 클럭신호를 제어하도록 한 것을 특징으로 한다.

삭제

상술한 바와 같이 구성함으로써, 본 발명의 스위칭전력증폭기 및 본 발명의 스위칭전력증폭기의 스위칭제어방법의 각각에서는, 이 스위칭전력증폭기의 전력스위칭 회로부에 대하여, 전력을 공급하는 스위칭전원부의 스위칭잡음의 영향이 최소화되도록, 이 스위칭전원부측의 주기를 제어함으로써, 이 전력스위칭 회로부에서 생성된 PWM전력신호의 파형왜곡이 억제되도록 할 수 있고, 이 PWM전력신호에 기초하여 부하수단에 출력되는 아나로그 전력신호의 신호왜곡성분을 충분히 저감시킬 수 있다.

도 1은, 본 발명의 디지털 전력증폭기의 구성의 일례를 도시한 도면 및 이 디지털 전력증폭기의 동작을 설명하는 도면이다.

도 2는, 이 전력증폭기의 스위칭 동작을 설명하기 위한 도면이다.

도 3은, 이 증폭기의 전원클럭 신호발생기의 구성을 설명하기 위한 도면이다.

도 4는, 이 디지털 전력증폭기의 다른 일례를 설명하기 위한 도면이다.

도 5는, 이 다른 일례의 동작을 설명하기 위한 도면이다.

도 6은, 이 다른 일례의 구성을 설명하기 위한 도면이다.

도 7은, 종래의 디지털 전력증폭기의 구성 및 그 동작을 설명하기 위한 도면이다.

도 8은, 종래의 스위칭전원의 구성 및 그 동작을 설명하기 위한 도면이다.

이하 도 1 내지 도 6을 참조하여, 본 발명의 스위칭 전력증폭기 및 스위칭 전력증폭기의 스위칭제어방법의 실시의 형태의 일례에 대하여 설명한다. 도 1 내지 도 6에 있어서 도 7 및 도 8에 대응하는 부분에는 동일부호를 부여하여 도시하고 있다.

우선 본 발명에 의한 스위칭 전력증폭기를 D급 증폭기에 적용한 예를 도 1 내지 도 3을 참조하여 설명한다.

도 1a는 D급 증폭기에 의해 구성된 스위칭 전력증폭기의 요부를 도시한 블록도이며, 이 스위칭 전력증폭기는 펄스폭변조증폭기(2), 전력스위칭회로부(3), LPF부(6), 스피커부(9), 마스터클럭신호발생기(10), 스위칭전원부(11), 전원클럭신호발생기(21), PWM클럭신호발생기(22) 및 프리 드라이버(28)에 의해 구성된다.

신호입력단(1)이 펄스폭변조증폭기(2)의 신호입력단(2a)에 접속되며, 이 펄스폭변조증폭기(2)의 제 1의 출력단(2b)이 프리 드라이버(28)의 신호입력단(28a)에 접속되며, 이 증폭기(2)의 제 2의 신호입력단(2c)이 이 프리 드라이버(28)의 제 2의 신호입력단(28b)에 접속되어 있다. 이 프리 드라이버(28)의 제 1의 신호출력단(28c)이, 전력스위칭회로부(3)의 제 1의 전력 FET(4)의 게이트에 접속되며, 이 프리 드라이버(28)의 제 2의 신호출력단(28d)이 제 2 전력 FET(5)의 게이트에 접속되어 있다.

스위칭전원부(11)에 설치된 단자(+Vcc)는 (+)직류전원 출력단자, 부호(12)는 스위칭전원부(11)의 접지단이며, 스위칭전원부(11)의 (-)직류전원 출력측이 이 접지단(12)을 통해 접지되어 있다. 그리고 마스터클럭신호발생기(10)의 제 1 클럭신호(S15)의 신호출력단(10a)이, 전원클럭신호발생기(21)의 신호입력단(21a)에 접속되며, 이 마스터클럭신호발생기(10)의 제 1 클럭신호(S15)의 다른 신호출력단(10b)이, PWM클럭신호발생기(22)의 신호입력단(22a)에 접속되어 있다.

이 PWM클럭신호발생기(22)의 반복주기(t)의 클럭신호(S6)의 신호출력단(22b)이, 펄스폭변조증폭기(2)의 이 클럭신호(S6)의 신호입력단(2d)에 접속되며, 이 클럭신호발생기(22)의 신호출력단(22c)이 전원클럭신호발생기(21)의 이 클럭신호(S6)의 신호입력단(21b)에 접속되어 있다. 그리고 전원클럭신호발생기(21)의, 전원스위칭 제어용의 클럭신호(S18)의 신호출력단(21c)이, 스위칭전원부(11)의 신호입력단(11a)에 접속된다.

전력스위칭회로부(3)의 제 1 전력 FET(4)의 소스와 제 2 전력 FET(5)의 드레인의 사이가 접속되며, 제 1 전력 FET(4)의 드레인측이 스위칭전원부(11)의 (+)직류전원 출력단자(+Vcc)에 접속되며, 제 2 전력 FET(5)의 소스측이 접지되어 있다. 이 제 1 전력 FET(4)의 소스와 제 2 전력 FET(5)의 드레인 사이의 접속점이 LPF부(6)의 입력단(6a)에 접속되며, 이 LPF부(6)의 출력단(6b)이, 직류성분 컷트용의 콘덴서(13)를 통해 스피커부(9)의 구동전력신호의 입력단(9a)에 접속되며, 이 스피커부(9)의 다른 입력단(9b)이 접지되어 있다.

또한 전력스위칭회로부(3)의 이 구성은, 통상 하프 브릿지회로라고 불리운다. 또한 프리 드라이버(28)는, 이와같이 구성되어 있는 하프 브릿지 회로를 구동하는 하프 브릿지 드라이버로서 설치되어 있다.

그리고 LPF부(6)가 코일(7) 및 콘덴서(8)에 의해 구성되며, 코일(7)의 일단측이 이 LPF부(7)의 입력측(6a)에 접속되며, 이 코일(7)의 다른 측이 콘덴서(8)의 일단측에 접속되며, 이 콘덴서(8)의 다른 측이 접지되며, 이러한 코일(7)의 다른 측과 콘덴서(8)의 일단측의 접속 중점(中點)이, 이 LPF부(6)의 출력단(6b)을 통해, 그리고 직류성분 컷트용의 콘덴서(13)를 통해, 스피커부(9)의 구동전력신호의 입력단(9a)에 접속되어 있다.

다음에 이 스위칭전력증폭기의 동작을 설명한다.

아나로그 신호(S1)가, 클럭신호(S1)의 주기(t)에 동기하여 제어되는 상태의 펄스폭변조증폭기(2)에 신호입력단(2a)을 통해 공급되며, 이 펄스폭변조증폭기(2)를 통해 이 주기(t)의 반복주기의 타이밍에 동기하여 위상로크되어 있는 고정에지(K)와, 이 고정에지의 사이에 있어서, 아나로그 신호(S1)의 신호레벨의 변화에 따라 위치변조되는 가동에지(M)를 가지는 PWM신호(S2) 및 이 PWM신호(S2)를 위상반전하여 생성되는 PWM신호(S3)의 각각이, 생성되고, 제 1의 신호출력단(2b)으로부터 이 PWM신호(S2)가 출력되며, 제 2의 신호출력단(2c)으로부터 이 PWM신호(S3)가 출력된다.

따라서 이러한 PWM신호(S2)와 PWM신호(S3)와의 각각의 사이의 신호위상관계는, 상보특성의 관계로 되어 있다.

펄스폭변조증폭기(2)의 제 1 신호출력단(2b)으로부터 출력되는 PWM신호(S2)가, 프리 드라이버(28)의 제 1 신호입력단(28a)을 통해 이 드라이버(28)에 공급되며, 이 PWM신호(S2)가 이 드라이버(28)를 통해 제 1 전력 FET(4)를 온/오프 구동시킬 수 있는 신호(S7)로 변환된다. 그리고 이 변조증폭기(2)의 제 2 신호출력단(2c)으로부터 출력되는 PWM신호(S3)가 프리 드라이버(28)의 제 2 신호입력단(28b)에 공급되며, 이 PWM신호(S3)가 이 드라이버(28)를 통해 제 2 전력 FET(5)를 온/오프 구동시킬 수 있는 신호(S8)로 변환된다.

이 PWM신호(S7)가 제 1 신호출력단(28c)으로부터 제 1 전력 FET(4)의 게이트에 공급되며, 이 PWM신호(S8)가 제 2 신호출력단(28d)으로부터 제 2 전력 FET(5)의 게이트에 공급되며, 이러한 제 1 전력 FET(4)와 제 2 전력 FET(5)가 PWM신호(S7 및 S8)에 의해 서로 온/오프되며, 이러한 PWM신호(S7) 및 PWM신호(S8)의 가동에지(M)의 변화에 따라 가동에지(M)가 위치변조되어 생성되는 PWM전력신호(S4)가, 제 1 전력 FET(4)의 소스와 제 2 전력 FET(5)의 드레인의 사이의 접속점과 이 접지측의 사이로부터 출력된다.

그리고 이 PWM전력신호(S4)가, 코일(7)과 콘덴서(8)에 의해 구성된 LPF부(6)에 입력되며, 이 LPF부(6)를 통해 아나로그 신호(S1)의 신호레벨의 변화에 따라 아나로그 전력신호(S5)로서 복조되며, 이 복조된 아나로그 전력신호(S5)가, 직류성분 컷트용의 콘덴서(13)를 통해 스피커부(9)의 구동전력신호로서 입력단(9a)에 공급되며, 이 아나로그 전력신호(S5)가 음향신호로서 재생된다.

다음에 이 PWM전력신호(S4)의 가동에지(M)가 이와같이 위치변조된 상태에 대해서, 이 PWM전력신호(S4)의 신호파형의 일례를 도 2에 도시하여 추가로 설명한다. 이 PWM전력신호(S4)는, 도 2c에 도시한 바와 같이 편측 PWM변조파형으로 된다. 즉 이 PWM변조파형의 양단측이, 도 2d에 도시한 파형의 클럭신호(S6)의 반복주기(t) 마다 동기하여 위상로크된 고정에지(K)로 되는 상태에 있어서, 이러한 고정에지의 사이에 있어서 생성된 이 PWM변조파형의 하강부가, 도 2c에 화살표로 표시한 바와 같이, 아나로그 신호(S1)의 신호레벨의 변화에 따라 위치변조되어 있는 가동에지(M)로 되는 PWM파형의 PWM전력신호(S4)로서, 이 주기(t) 마다 생성된다.

즉, 아나로그 신호(S1)의 신호레벨이 0이 될 때 이 PWM변조파형은, 도 2a에 도시한 바와 같이 듀티비 50%의 상태의 PWM전력신호 파형으로 표시된다. 그리고 이 신호(S1)의 신호레벨이 신호레벨 0의 상태로부터 (+)방향으로 증가하는 상태로 변화할 때는, 이 PWM전력신호(S4)의 파형의 가동에지(M)가 도 2b에 화살표로 도시한 방향으로 위치변조된다. 한편 이 신호(S1)의 신호레벨이 신호레벨 0의 상태로부터 (-)방향으로 증가하는 상태로 변화할 때는, 이 PWM전력신호(S4)의 파형의 가동에지(M)가 도 2c에서 화살표로 도시한 방향으로 위치변조된다.

따라서 이 PWM전력신호(S4)의 파형의 가동에지(M)가, 이 신호(S1)의 신호레벨의 변화에 따라, 도 2a에 도시한 상태로부터 도 2b 혹은 도 2c에서 화살표로 도시한 방향으로 변화되는 경우에는, 이 PWM전력신호(S4)가 이 LPF부(6)를 통해 아나로그 신호(S1)의 신호레벨의 변화에 따라 아나로그 전력신호(S5)로서 복조되며, 그 후에 직류성분 컷트용의 콘덴서(13)를 통해 스피커부(9)에 공급되며, 이 신호(S1)의 신호레벨의 변화에 따라 음향신호로서 재생된다.

다음에 도 1a 내지 1h 및 도 3을 참조하여, 본 발명에 의한 스위칭전원부의 스위칭 위상의 제어형태의 실시의 일례에 대하여 상세하게 설명한다. 또한 도 3은, 도 1에 도시한 전원클럭신호발생기(21)의 요부의 구성의 일례를 도시한 회로블록도이다.

먼저 이 전원클럭신호발생기(21)의 구성을 설명한다.
이 전원클럭신호발생기(21)는 카운터회로부(23), 일치검출회로부(24) 및 체강(遞降)회로부(분주(分周)회로부)(25)로 구성된다. 그리고 이 카운터회로부(23)의 신호입력단(23a)이 마스터클럭 신호발생기(10)의 제 1 클럭신호(S15)의 신호출력단(10a)에 접속되며, 이 카운터회로부(23)의 BCD 코드데이터신호(S16)의 신호출력단(23b)이, 일치검출회로부(24)의 BCD코드데이터신호(S16)의 신호입력단(24a)에 접속되며, 이 일치검출회로부(24)의 일치펄스신호(S17)의 신호출력단(24b)이 체강회로부(25)의 일치펄스신호(S17)의 신호입력단(25a)에 접속되고 이 체강회로부(25)의 신호출력단(25b)으로부터 전원 스위칭제어용의 클럭신호(S18)가 출력된다.

다음에 이 전원클럭신호발생기(21)의 동작을 설명한다.

이 마스터클럭신호발생기(10)에 의해 생성된 제 1 클럭신호(S15)(도 1d)가 카운터회로부(23)의 신호입력단(23a)에 입력된다. 그리고 이 카운터회로부(23)의 리셋단자(23A)에 클럭신호(S6)(도 1b)가 입력되고, 이 클럭신호(S6) 마다 리셋되는 타이밍에서, 카운터회로부(23)를 통해 이 제 1 클럭신호(S15)가 카운트되며, 이 카운트 데이터가 BCD코드 데이터신호(S16)(도 1e)로서 신호출력단(23b)으로부터 출력된다.

그리고 이 카운터회로부(23)가, 일례로서 최대 카운트값 m= 100으로 설정되어 있는 경우에는, 클럭신호(S6)의 반복주기(t)의 사이에 10진 3행(0-999)에 대응하는 이 BCD코드 데이터신호(S16)가, 이 카운터회로부(23)의 신호출력단(23b)으로부터 순차출력되며, 일치검출회로부(24)의 신호입력단(24a)에 입력된다.

한편 기준데이터로서, 반복주기(t)의 사이의 이 BCD코드 데이터의 최대값보다 소정수 낮은 기준 BCD 코드 데이터가 일치검출회로부(24)의 기준코드 입력단자(24A)에 입력된 상태에서, 이 일치검출회로부(24)에서 카운터회로부(23)로부터 입력된 이 BCD코드 데이터신호(S16)와 이 기준 BCD코드 데이터를 비교하고, 이러한 양방의 데이터의 코드가 일치될 때, 이 일치검출회로부(24)의 신호출력단(24b)으로부터 일치펄스신호(S17)(도 1f)가 출력된다.

한편, 이 기준 BCD코드 데이터는, PWM전력신호(S4)의 최대진폭을 나타내는 PWM변조도의 때의 이 PWM전력신호(S4)의 가동에지(M)의 위치와, 이 가동에지에 연속하는 이 클럭신호(S6)에 동기하여 위상로크된 고정에지(K)(도 1c)의 사이에 들어가는 타이밍에서 선택되므로, 도 1f에 도시한 바와 같이, 이 일치검출회로부(24)로부터 출력된 일치펄스신호(S17)는, 이 PWM전력신호(S4)의 최대진폭을 나타내는 가동에지(M)의 위치와 연속되어 있는 고정에지(K)의 사이에 들어가는 타이밍에서 출력된다.

이 일치펄스신호(S17)가 체강회로부(25)의 신호입력단(25a)에 공급되며, 이 체강회로부(25)를 통해 1/n로 분주되며(단 n=정수), 일치펄스신호(S17)의 상승하는 에지에 동기하여 위상로크된, 일례로서 수백 KHz정도의 주파수의 전원 스위칭제어용의 클럭신호(S14)가 생성된다(도 1g). 그리고 이 클럭신호(S18)가 전원클럭신호발생기(21)의 신호출력단(21c)으로부터 스위칭전원부(11)의 클럭신호발생기(19)에 공급되며, 이 클럭신호(S18)의 상승하는 에지(A)에 동기하여 위상로크된 상승에지를 가지는 스위칭신호(S19)가 생성된다(도 1h). 그리고 이 스위칭신호(S19)에 동기하여 이 스위칭전원부(11)의 스위칭동작이 행해진다.

또한, 스위칭신호(S19)의 주기는, 클럭신호(S6)의 정수(n)배이면 된다. 즉, 스위칭전원의 스위칭주파수는, 펄스폭변조기(2)의 클럭주파수와 일치하지 않아도, 클럭신호(S6)의 n주기마다 1회, 스위칭신호(S19)의 상승에지(A)가 오도록 하여도 좋다.

즉 이 스위칭신호(S19)는, 클럭신호(S6)에 동기하여 위상로크된 PWM전력신호(S4)의 반복주기(t)의 n배의 반복주기를 가지며, 그리고 PWM전력신호(S4)의 최대진폭을 나타내는 이 가동에지(M)의 위치와 이 가동에지(M)에 연속되는 이 고정에지(K)의 사이에 들어 있는 타이밍에서 온으로 되는 파형의 신호로서 생성된다. 한편 이 설명에 있어서, 도 1에 도시된 스위칭전원부(11)는, 도 8a에 도시한 스위칭전원부(11)와 같이 구성되어 있으며 동일하게 동작하므로, 이 도 8a에 도시한 스위칭전원부(11)의 구성 및 동작의 설명을 도 4에 도시된 스위칭전원부(11)에 채용함으로써 설명을 생략한다.

따라서 도 1에 도시한 본 발명에 의한 스위칭 위상의 제어형태의 실시의 일례에 의하면, 스위칭전원부(11)의 스위칭시의 상승에지가, 이 클럭신호(S18)의 상승에지(A)(도 1g)의 위치에 있어서 상승하는 상태로 되도록 제어된다. 따라서 전력 스위칭회로부(3)의 출력으로서 얻어지는 이 PWM전력신호(S4)가 접지레벨이 되는 시점에, 이 스위칭신호(S19)의 파형의 상승시점을, 항상 일치시키는 것이 가능하다.

따라서 도 1에 도시한 본 발명에 의한 스위칭 위상의 제어형태의 실시의 일례에 의하면, 이 스위칭전원부(11)의 스위칭 파형의 상승시점에서 발생하는 스위칭 잡음이, 전력 스위칭회로부(3)의 출력으로서 얻어지는 PWM전력신호(S4)에 미치는 영향을 현저하게 저감하는 것이 가능하며, 이 PWM전력신호(S4)의 신호왜곡율의 감소를 도모하는 것이 가능하다.

한편 이 기준데이터(24A)로서 일치검출회로부(24)에 입력되는 이 BCD 코드 데이터값의 선택은, 이 전원부(11)에서 발생하는 스위칭 잡음의 파형특성, 파고값등에 따라 선택한다.

한편 도 1h에 도시한 신호(S19)에 부여된 쌍방향으로 향하는 화살표는, 스위칭전원부(11)에 있어서, 전원출력의 직류전압의 전압치가 전압오차검출부(17)에 공 급되며, 이 전압오차검출부(17)에 있어서 기준전압생성부(18)로부터 이 전압오차검출부(17)에 공급되는 기준전압치와 비교되며, 전압오차신호가 생성되며, 이 전압오차신호가 PWM스위칭부(15)에 피드백되고, 스위칭신호(S19)의 PWM변조도가, 이 전압오차신호를 소멸시키는 방향으로 제어되는 상태를 나타낸 것이다.

상술한 예에 있어서는, 스위칭전원부(11)에 제공되는 전원스위칭 제어용의 클럭신호(S16)를, PWM클럭신호발생기(22)로부터의 신호(S6)를 기준으로 하여 생성하지만, 양 클럭신호의 기점에지의 상대적인 위치관계가 유지된다면 그 외의 구성도 가능하다. 예를 들면 전원스위칭 제어용의 클럭신호(S16)를 기준으로 하여, 그 기점에지로부터 소정의 시간지연을 가지는 PWM클럭신호발생기(22)에 있어서 클럭신호(S6)의 기점에지가 나타나도록 제어하여도 좋다.

게다가, 전원클럭신호발생기(21)에 있어서 카운터회로(23)의 리셋신호(카운트 개시신호)로서, 상기 예에서는 클럭신호(S6)의 기점에지를 이용하나, PWM전력신호(S4) 혹은 그에 준하는 신호(S2등)의 가동에지를 이용하도록 하여도 좋다. 즉, 도 1c에 있어서, 가동에지(M)가 검출된 시점으로부터 카운터회로(23)에 의한 마스터클럭신호의 카운트를 개시하며, 소정수의 카운트를 행한 시점에서 전원스위칭 제어용의 클럭신호(S16)의 기점에지를 설치하도록 한다. 이 경우의 제어는 상기 예에 비해 약간 복잡해진 것으로, 스위칭전원부(11)에 공급된 클럭신호(S18)의 주기가 고정되지 않으며, 스위칭전원부로부터 복사되는 잡음의 주파수 스펙트럼이 분산되고, 그 스펙트럼에 있어서 피크 레벨이 저감되는 효과도 발생한다.

삭제

또한, 상기 예에 있어서는, 클럭신호(S6)와 클럭신호(S18)의 각각의 기점에지 사이의 시간지연(위상지연)을 카운터회로(23)와 체강회로부(25)에 의해 제어하나, 카운터회로에 설정하는 BCD코드 데이터를 클럭신호(S6)의 1주기 보다도 긴 시간에 상당하는 카운트 수로 설정함으로써 이 체강회로부(25)가 필요 없게 할 수도 있다.

다음에 도 4, 도 5 및 도 6을 참조하면서, 도 1과 동일의 부분에는 동일부호를 부여하여 상세한 설명을 생략하고, 이 본 발명의 실시의 형태의 다른 일례로서 BTL(bridge tied load) 타입의 D급 증폭기로 스위칭전력증폭기를 구성한 예를 설명한다. 또한 이 설명에 있어서 4에 도시된 스위칭전원부(11)는, 도 8a에 도시된 스위칭전원부(11)와 동일한 구성으로 되어 있고 또 동일하게 동작하므로, 이 도 8a에 도시한 스위칭전원부(11)의 구성 및 동작의 설명을 도 4에 도시된 스위칭전원부(11)의 구성 및 동작의 설명을 채용함으로써 설명을 생략한다.

이 D급 증폭기는 펄스폭변조증폭기(2), 제 1 전력 스위칭회로부(3), 인버터(5A, 5A), 제 1 LPF부(6), 스피커부(9), 마스터클럭신호발생기(10), 스위칭전원부(11), 전원클럭신호발생기(21), PWM클럭신호발생기(22), 제 2 전력 스위칭회로부(26), 제 2 LPF부(27) 및 프리 드라이버(28, 28)에 의해 구성된다. 또 부호(1)는 아나로그 신호(S1)의 입력단이다.

신호입력단(1)이 펄스폭변조증폭기(2)의 신호입력단(2a)에 접속되며, 이 펄스폭변조증폭기(2)의 제 1 출력단(2b)이 프리 드라이버(28)의 신호입력단(28a)에 접속되며, 이 제 1 출력단(2b)이 인버터(5A)를 통해 이 프리 드라이버(28)의 제 2 신호입력단(28b)에 접속되어 있다. 그리고 이 프리 드라이버(28)의 제 1 신호출력단(28c)이, 전력스위칭회로부(3)의 제 1 전력 FET(4)의 게이트에 접속되며, 이 프리 드라이버(28)의 제 2 신호출력단(28d)이 제 2 전력 FET(5)의 게이트에 접속되어 있다.

이 펄스폭변조증폭기(2)의 제 2 신호출력단(2c)이 다른 프리 드라이버(28)의 신호입력단(28a)에 접속되며, 이 제 2 출력단(2c)이 인버터(5A)를 통해 이 프리 드라이버(28)의 제 2 신호입력단(28b)에 접속되며, 그리고 이 프리 드라이버(28)의 제 1 신호출력단(28c)이, 전력스위칭회로부(26)의 제 1 전력 FET(4)의 게이트에 접속되며, 이 프리 드라이버(28)의 제 2 신호출력단(28d)이 이 회로부(26)의 제 2 전력 FET(5)의 게이트에 접속되어 있다.

이 전력스위칭회로부(3)의 제 1 전력 FET(4)의 소스와 제 2 전력 FET(5)의 드레인의 사이가 접속되며, 제 1 전력 FET(4)의 드레인측이 스위칭전원부(11)의 (+)직류전원 출력단자(+Vcc)에 접속되며, 제 2 전력 FET(5)의 소스측이 접지되어 있다. 그리고 전력스위칭회로부(3)의, 제 1 전력 FET(4)의 소스와 제 2 전력 FET(5)의 드레인의 사이의 직렬접속점이 LPF부(6)의 입력단(6a)에 접속되며, 이 LPF부(6)의 출력단(6b)이, 스피커부(9)의 구동전력신호의 입력단(9a)에 접속되어 있다.

그리고 이 제 2 전력스위칭회로부(26)의 제 1 전력 FET(4)의 소스와 제 2 전력 FET(5)의 드레인의 사이가 접속되며, 제 1 전력 FET(4)의 드레인측이 스위칭전원부(11)의 (+)직류전원 단자(+Vcc)에 접속되며, 제 2 전력 FET(5)의 소스측이 접지되어 있다. 그리고 전력스위칭회로부(26)의, 제 1 전력 FET(4)의 소스와 제 2 전력 FET(5)의 드레인의 사이의 직렬접속점이 LPF부(27)의 입력단(6a)에 접속되며, 이 LPF부(27)의 출력단(6b)이, 스피커부(9)의 구동전력신호의 입력단(9a)에 접속되어 있다. 한편 이 LPF부(27)의 내부구성 및 동작은, LPF부(6)와 동일하기 때문에, 그 내부구성에 LPF부(6)와 동일부호를 부여하여 상세한 설명을 생략한다.

다음으로 BTL 타입의 D급 증폭기로 구성한 이 스위칭전력증폭기의 동작을 설명한다.

이 D급 증폭기의 신호입력단(1)에 입력된 아나로그신호(S1)가, 펄스폭 변조증폭기(2)에 입력되며, 이 펄스폭 변조증폭기(2)를 통해 이 아나로그 신호(S1)의 신호레벨에 따라 펄스폭 변조된 제 1의 PWM신호(S2) 및 이 신호(S2)와 2의 보수의 관계가 되도록 이 아나로그 신호(S1)의 신호레벨에 따라 펄스폭 변조된 제 2의 PWM신호(S20)가 생성된다.

한편 이 제 1 PWM신호(S2)는, 반복주기가 t로 일정한 클럭신호(S6)의 이 주기(t) 마다 동기하여 위상로크된 고정에지(K)와 인접하는 고정에지(K)의 사이의 위치에 있어서 아나로그 신호(S1)의 신호레벨의 변화에 따라 그 위치가 변화하도록 위치변조된 가동에지(M)를 가지는 파형의 PWM신호이다. 또한 이 제 2 PWM신호(S20)는, 이 제 1 PWM신호의 파형에 대하여 2의 보수의 관계가 되는 신호이며, 그리고 반복주기가 t로 일정한 클럭신호(S6)의 이 주기(t) 마다 동기하여 위상로크된 고정에지(K)와 인접하는 고정에지(K)의 사이의 위치에 있어서 아나로그 신호(S1)의 신호레벨의 변화에 따라 그 위치가 변화하도록 위치변조된 가동에지(M)를 가지는 파형의 PWM신호이다.

이 제 1 PWM신호(S2)가, 프리 드라이버(28)를 통해 제 1 전력스위칭회로부(3)의 제 1 전력 FET(4)의 게이트에 공급되며, 이 제 1 전력 FET(4)가 스위칭 제어되며, 이 제 2 PWM신호(S20)가 인버터(5A)를 통해 위상반전된 신호가, 이 프리 드라이버(28)를 통해 이 제 1 전력스위칭회로부(3)의 제 2 전력 FET(5)의 게이트에 공급되며, 이 전력 FET(5)가 스위칭 제어되어 제 1 PWM전력신호(S21)가 생성된다.

그리고 이 제 1 PWM전력신호(S21)가, 이 제 1 PWM전력신호(S21)의 캐리어 신호성분을 제거하는 주파수 특성을 가지는 LPF부(6)에 공급되며, 이 LPF부(6)를 통해 캐리어 신호성분이 제거되어 얻어지는, 아나로그 신호(S1)의 신호레벨의 변화에 따라 제 2 아나로그 전력신호(S23)가, 직류성분 컷트용의 콘덴서(13)를 통해 스피커부(9)의 입력단(9a)에 공급된다.

또한 이 신호(S2)와 2의 보수관계가 되는 제 2 PWM신호(S20)가, 프리 드라이버(28)를 통해 제 2 전력스위칭회로부(26)의 제 1 전력 FET(4)의 게이트에 공급되고, 이 제 1 전력 FET(4)가 스위칭 제어되며, 이 제 2 PWM신호(S20)가 인버터(5A)를 통해 위상반전된 신호가, 이 프리 드라이버(28)를 통해 이 제 2 전력스위칭회로부(26)의 제 2 전력 FET(5)의 게이트에 공급되고, 이러한 전력FET(5)가 스위칭 제어되어 생성되는 제 2 PWM전력신호(S22)가 생성된다.

따라서, 제 1 PWM전력신호(S21)에 있어서 고정에지(K)로부터 그것에 연속되는 가동에지(M) 까지의 시간폭과, 제 2 PWM전력신호(S22)에 있어서 가동에지(M)로부터 연속되는 고정에지(K) 까지의 시간폭은 같게 되어 있다.

그리고 제 2 PWM전력신호(S22)가, 이 제 2 PWM전력신호(S22)의 캐리어 신호성분을 제거하는 주파수 특성을 가지는 제 2의 LPF부(27)에 공급되며, 이 LPF부(27)를 통해 캐리어 신호성분이 제거되어 얻어진 아나로그 신호(S1)의 신호레벨의 변화에 따라 제 2 아나로그 전력신호(S24)가 직류성분 컷트용의 콘덴서(13)를 통해 스피커부(9)의 입력단(9a)에 공급된다. 또한 이러한 제 1 아나로그 전력신호(S23)와 제 2 아나로그 전력신호(S24)의 사이에는, 이 2의 보수의 관계가 유지되어 있다.

따라서 이러한 아나로그 전력신호(S23)와 아나로그 전력신호(S24)에 의해 스피커부(9)가 차동적으로 구동되며, 아나로그 신호(S1)에 대응하는 음향신호가 재생된다.

다음으로 도 4 및 도 6에 도시한, 제 1 전력스위칭회로부(3), 제 2 전력스위칭회로부(26) 각각의 출력의 사이에 직렬로 접속된 제 1 LPF부(6), 스피커부(9) 및 제 2 LPF부로 구성되는 부하가 접속되어 구성된 BTL 접속회로에 있어서, 이 부하측에 제공되는 제 1 PWM전력신호(S21) 및 제 2 PWM전력신호(S22) 각각의 타이밍 차트를 도 5a 내지 5c에 도시하고, 이 부하가 구동되는 상태에 대해서 설명한다.

또한 이러한 도 5a 내지 5c 각각에 가로 방향으로 쌍방향의 화살표로 도시한 방향은, 아나로그 신호(S1)의 신호레벨의 변화에 따라 이러한 각 신호파형의 변화의 방향을 도시하고, 기호 t는, 마스터클럭신호발생기(10)에서 생성된 클럭신호(S6)의 반복주기(t)를 도시하며, 이 반복주기(t)는 항상 일정하다. 그리고 제 1 PWM전력신호(S21) 및 제 2 PWM전력신호(S22) 각각의 상승에지는, 이 클럭신호(S6)에 동기하여 위상로크된 고정에지(K)이다.

도 5a는 신호입력단자(1)에 입력된 아나로그 신호(S1)의 신호레벨이 0이 될 때 이러한 제 1 PWM전력신호(S21) 및 제 2 PWM전력신호(S22) 각각의 신호파형을 도시하고, 이 경우에는 이러한 제 1 PWM전력신호(S21) 및 제 2 PWM전력신호(S22)의 차(S21-S22)는 도 5c에 도시된 바와 같이 0으로 되며, 따라서 이 부하측에 제공되는 전력도 0이 된다.

도 5b는 이 신호(S1)의 신호진폭레벨이, 일례로서 0으로부터 (+)방향의 범위에서 변화하는 경우의 타이밍 차트를 도시하며, 이 도 5b로부터 알 수 있는 바와 같이, 각각이 편측 PWM파형신호인 제 1 PWM전력신호(S21) 및 제 2 PWM전력신호(S22)의 차(差)의 전력신호(S21-S22)의 신호파형은, 이 신호(S21-S22)의 파형의 시간적 중심(t/2)의 위치에 대하여, 이 신호(S1)의 신호레벨의 변화에 대응하여 좌우양측의 신호파형폭이 대칭인 상태를 보존하고, 서로 반대방향으로 변화하며, 그리고 이 차의 신호(S21-S22)의 파고치가 (+)측으로 보존된 상태의 양측 PWM변조파형이 된다.

또한 도 5c는 이 신호(S1)의 진폭레벨이, 일례로서 0으로부터 (-)방향의 범위에서 변화하는 경우의 타이밍 차트를 도시하며, 이 도 5c로부터 알 수 있는 바와 같이, 각각이 편측 PWM파형신호인 제 1 PWM전력신호(S21) 및 제 2 PWM전력신호(S22)의 차의 전력신호(S21-S22)의 신호파형은, 이 신호(S21-S22)의 파형의 시간적 중심(t/2)의 위치에 대하여, 이 신호(S1)의 신호레벨의 변화에 대응하여 좌우양측의 신호파형폭이 대칭인 상태를 보존하고, 서로 반대방향으로 변화하며, 그리고 이 차의 신호(S21-S22)의 파고치가 (+)측으로 보존된 상태의 양측 PWM변조파형이 된다.

따라서, 도 4에 도시한 예에 의하면 입력신호(S1)의 신호레벨이 정 및 부의 영역에서 정확하게 대칭이 되는 출력 PWM파가 얻어지므로, 이러한 LPF부(6) 및 LPF부(27)의 부하측, 이 예에서는 스피커부측(9)에 공급되는 가청주파수대역의 전력신호에는, PWM변조에 기인하는 2차왜곡이 발생하지 않는다.
한편 제 1 PWM전력신호(S21) 및 제 2 PWM전력신호(S22) 각각의 중에서 한쪽의 PWM전력신호가 온 상태로 되며, 다른 측의 PWM전력신호가 오프 상태로 되는 기간에, 이러한 제 1 PWM전력신호(S21) 및 제 2 PWM전력신호(S22) 각각에 대하여, 스위칭전원부(11)에서 발생한 스위칭 잡음방해가 발생한 경우에는, 오프상태에 있는 PWM전력신호의 대(對) 접지 리액턴스 값이, 온상태에 있는 PWM전력신호의 대 접지 리액턴스값에 비하여 극히 낮은 상태가 되므로, 도 5b 및 도 5c에 G1 및 G2로 도시한 바와 같이, 온상태에 있는 PWM전력신호 측에 생성된 스위칭 잡음방해 레벨(G1)과, 오프상태에 있는 PWM전력신호 측에 생성된 스위칭 잡음방해 레벨(G2)의 균형이 무너진 상태가 된다.
그 결과로서 도 5b 및 도 5c에 G3으로 도시한 바와 같이, PWM전력신호(제 1 PWM전력신호(S21) - 제 2 PWM전력신호(S22))에 잡음방해레벨(G3)이 남아있는 상태가 되어, 스피커부(9)를 구동하는 전력신호(S23-S24)에 신호왜곡이 발생하는 문제가 있다.
따라서 도 4 내지 도 6에 도시한 BTL 타입의 D급 증폭기로 구성한 스위칭전력증폭기에 있어서는, 도 4에 도시한 바와 같이, 도 1 내지 도 3에 도시한 스위칭전력증폭기와 마찬가지로, 전원스위칭 제어용의 클럭신호(S18)를 생성하는 전원클럭신호발생기(21)를 설치하고, 이 전원클럭신호발생기(21)로부터 출력되는 이 클럭신호(S18)에 기초하여, 스위칭전원부(11)의 스위칭신호(S19)의 파형의 상승에지의 위치를, 도 5a 내지 5c에 도시되어 있는 제 1 PWM전력신호(S21)와 제 2 PWM전력신호(S22)가 함께 접지레벨이 되는 기간의 범위 내로 설정되도록 하고 있다. 또한 이 전원클럭신호발생기(21)의 구성 및 동작은, 도 8a에 도시한 전원클럭신호발생기(21)와 동일한 구성이므로, 이 도 8a에 도시한 스위칭전원부(11)의 구성 및 동작의 설명을 채용함으로써 설명을 생략한다.
한편 본 예에 있어서는, 이 기준 BCD 코드 데이터의 설정을, 스위칭전원부(11)의 스위칭신호(S19)의 파형의 상승에지의 위치를, 도 5a 내지 5c에 도시되어 있는 제 1 PWM전력신호(S21)와 제 2 PWM전력신호(S22)가 함께 접지레벨이 되는 기간의 범위 내로 설정하는 것에 한정되는 것이 아니라, 스위칭전원부(11)의 스위칭신호(S19)의 파형의 상승에지의 위치가, 도 5b에 도시한 제 1 PWM전력신호(S21)와 제 2 PWM전력신호(S22)가 함께 전원(+Vcc)레벨인 기간의 범위 내로 설정되어 있는 상태가 되도록 이 기준 BCD 코드 데이터를 설정하도록 하여도 좋은 것은 물론이다. 즉, PWM전력신호(S21 및 S22)가 직류전원단자(+Vcc)의 전압치가 되는 기간에 스위칭신호(S19)의 상승에지(A)가 위치하고, 양 PWM전력신호(S1, S2)가 스위칭 잡음을 받게 되더라도, 본 예는 BTL 타입의 스위칭전력증폭기이므로, 이 차동출력에서는, 각각의 스위칭잡음이 소멸되어 나타나지 않게 된다.
따라서 도 4 내지 도 6에 도시한 본 발명에 의한 이 2의 보수관계가 되는 PWM전력신호(S1, S2)를 이용하는 BTL 타입의 스위칭전력증폭기의 실시의 형태의 일례에 의하면, 이 스위칭전원부(11)의 스위칭 파형의 상승시점에서 발생하는 스위칭 잡음이, 전력스위칭회로부(3 및 26) 각각의 출력으로서 얻어지는 PWM전력신호(S1, S2)의 차의 출력(S21 - S22)에 주는 영향을 현저하게 감소시킬 수 있고, 이 차의 출력으로서 얻어지는 PWM전력신호의 신호왜곡율의 감소를 도모할 수 있다.
한편 이 기준 데이터(24A)로 하는 이 BCD코드 데이터 값을 어떠한 데이터 값으로 설정하는가에 대하여는, 도 1 내지 도 3에 도시한 예와 마찬가지로, 이 스위칭 잡음의 파형특성, 파고치 등에 따라 결정하면 된다.
또한 본 발명의 실시의 형태의 일례에 있어서는, 구동되는 부하로서 스피커부를 사용하는 예를 설명했다. 그러나 본 발명에 있어서는, 이 스피커부를 부하로서 사용하는 예에 한정되는 것이 아니라, 회전상태가 원활하고 정숙한 것을 요구하는 정밀모터 등, 구동되는 부하에 공급되는 구동신호의 전류파형 및/또는 전압파형의 왜곡이 문제가 되는 부하에 공급되는 구동전력신호를 가변하는 목적으로 사용되는 스위칭 전원을 가지는 스위칭전력증폭기에 널리 적용될 수 있음은 물론이다.

상술한 바와 같이 구성함으로써, 본 발명의 스위칭전력증폭기 및 본 발명의 스위칭전력증폭기의 스위칭제어방법의 각각에서는, 이 스위칭전력증폭기의 전력스위칭 회로부에 대하여, 전력을 공급하는 스위칭전원부의 스위칭잡음의 영향이 최소화되도록, 이 스위칭전원부 측의 주기를 제어함으로써, 이 전력스위칭 회로부에서 생성된 PWM전력신호의 파형왜곡이 억제되도록 할 수 있고, 이 PWM전력신호에 기초하여 부하수단에 출력되는 아나로그 전력신호의 신호왜곡성분을 충분히 저감시킬 수 있다.

삭제

삭제

삭제

삭제

삭제

삭제

Claims (23)

1. 입력신호를 PWM신호로 변환하는 PWM변환수단과,

   상기 PWM신호로 변환하기 위한 기준주기가 되는 제 1 클럭신호를 생성하여 상기 PWM변환수단에 공급하는 PWM클럭신호 생성수단과,

   상기 PWM신호에 의해 스위칭제어되는 전력 스위칭수단과,

   상기 전력 스위칭수단에 전원을 공급하는 스위칭전원부와,

   상기 스위칭전원부의 스위칭동작의 기준주기가 되는 제 2 클럭신호를 생성하여 상기 스위칭전원부에 공급하는 전원클럭신호 생성수단을 갖추어 구성되고,

   상기 전원클럭신호 생성수단에 의해 생성되는 제 2 클럭신호의 기점에지는, 상기 PWM신호의 가동에지와, 상기 가동에지에 이어지는 고정에지와의 사이의 타이밍에서 형성되는 것을 특징으로 하는 스위칭 전력증폭기.
2. 제 1항에 있어서,

   상기 전원클럭신호 생성수단에 의해 생성되는 제 2 클럭신호는, 상기 PWM클럭신호 생성수단에 의해 생성되는 제 1 클럭신호에 동기하여 생성되는 것을 특징으로 하는 스위칭 전력증폭기.
3. 제 2항에 있어서,

   상기 전원클럭신호 생성수단은, 상기 PWM클럭신호 생성수단에 의해 생성되는 제 1 클럭신호의 기점에지를 검출하고 나서 소정시간 후에 제 2 클럭신호의 기점에지를 형성하는 것을 특징으로 하는 스위칭 전력증폭기.
4. 제 1항에 있어서,

   상기 PWM클럭신호 생성수단에 의해 생성되는 제 1 클럭신호는, 상기 전원클럭신호 생성수단에 의해 생성되는 제 2 클럭신호에 동기하여 생성되는 것을 특징으로 하는 스위칭 전력증폭기.
5. 제 4항에 있어서,

   상기 PWM클럭신호 생성수단은, 상기 전원클럭신호 생성수단에 의해 생성되는 제 2 클럭신호의 기점에지를 검출하고 나서 소정시간 후에 제 1 클럭신호의 기점에지를 형성하는 것을 특징으로 하는 스위칭 전력증폭기.
6. 제 1항에 있어서,

   상기 전원클럭신호 생성수단에 의해 생성되는 제 2 클럭신호의 기점에지는, 상기 PWM신호의 최대변조시의 가동에지와, 상기 가동에지에 이어지는 고정에지와의 사이의 타이밍에서 형성되는 것을 특징으로 하는 스위칭 전력증폭기.
7. 제 1항에 있어서,

   상기 전원클럭신호 생성수단은, 상기 PWM신호의 가동에지를 검출하고 나서 소정시간 후에 제 2 클럭신호의 기점에지를 형성하는 것을 특징으로 하는 스위칭 전력증폭기.
8. 제 1항에 있어서,

   상기 전원클럭신호 생성수단에 의해 생성되는 제 2 클럭신호의 주기는, 상기 PWM클럭신호 생성수단에 의해 생성되는 제 1 클럭신호의 주기의 n배(n은 1 이상의 정수)인 것을 특징으로 하는 스위칭 전력증폭기.
9. 제 1항에 있어서,

   상기 PWM클럭신호 생성수단 및 상기 전원클럭신호 생성수단의 기준 클럭으로서 공급되며, 적어도 상기 제 1 클럭신호의 주기의 1/m(m은 1 이상의 정수)의 주기를 가지는 마스터 클럭신호를 생성하는 마스터 클럭신호 생성수단을 더 포함하는 것을 특징으로 하는 스위칭 전력증폭기.
10. 스위칭전원부를 가지는 스위칭 전력증폭기의 스위칭제어방법에 있어서,

    상기 스위칭전원부의 스위칭동작의 기준주기가 되는 클럭신호의 기점에지를, 입력신호에 따라 형성되는 PWM신호의 가동에지와, 상기 가동에지에 이어지는 고정에지와의 사이의 타이밍에서 형성하도록, 상기 클럭신호를 제어하도록 한 것을 특징으로 하는 스위칭 전력증폭기의 스위칭제어방법.
11. 스위칭전원부를 가지는 스위칭 전력증폭기의 스위칭제어방법에 있어서,

    상기 스위칭전원부의 스위칭동작의 기준주기가 되는 클럭신호의 기점에지를, 입력신호에 따라 형성되는 PWM신호의 최대변조시의 가동에지와, 상기 가동에지에 이어지는 고정에지와의 사이의 타이밍에서 형성하도록, 상기 스위칭전원부를 제어하도록 한 것을 특징으로 하는 스위칭 전력증폭기의 스위칭제어방법.
12. 입력신호를 2의 보수의 관계에 있는 제 1 및 제 2 PWM신호로 변환하는 PWM변환수단과,

    상기 제 1 및 제 2 PWM신호로 변환하기 위한 기준주기가 되는 제 1 클럭신호를 생성하여 상기 PWM변환수단에 공급하는 PWM클럭신호 생성수단과,

    상기 제 1 PWM신호에 의해 스위칭제어되는 제 1 전력 스위칭수단과,

    상기 제 2 PWM신호에 의해 스위칭제어되는 제 2 전력 스위칭수단과,

    상기 제 1 및 제 2 전력 스위칭수단에 전력을 공급하는 스위칭전원부와,

    상기 스위칭전원부의 스위칭동작의 기준주기가 되는 제 2 클럭신호를 생성하여 상기 스위칭전원부에 공급하는 전원클럭신호 생성수단을 갖추어 구성되고,

    상기 전원클럭신호 생성수단에 의해 생성되는 제 2 클럭신호의 기점에지는, 상기 제 1 및 제 2 PWM신호가 함께 동일한 전위레벨에 있는 구간 내의 타이밍에서 형성되는 것을 특징으로 하는 스위칭 전력증폭기.
13. 제 12항에 있어서,

    상기 전원클럭신호 생성수단에 의해 생성되는 제 2 클럭신호의 기점에지는, 상기 제 1 PWM신호의 가동에지와, 상기 가동에지에 이어지는 고정에지와의 사이의 타이밍, 또는, 상기 제 1 PWM신호의 가동에지와, 상기 가동에지에 선행하는 고정에지와의 사이의 타이밍에서 형성되는 것을 특징으로 하는 스위칭 전력증폭기.
14. 제 12항에 있어서,

    상기 전원클럭신호 생성수단에 의해 생성되는 제 2 클럭신호의 기점에지는, 상기 PWM클럭신호 생성수단에 의해 생성되는 제 1 클럭신호에 동기하여 생성되는 것을 특징으로 하는 스위칭 전력증폭기.
15. 제 14항에 있어서,

    상기 전원클럭신호 생성수단은, 상기 PWM클럭신호 생성수단에 의해 생성되는 제 1 클럭신호의 기점에지를 검출하고 나서 소정시간 후에 제 2 클럭신호의 기점에지를 형성하는 것을 특징으로 하는 스위칭 전력증폭기.
16. 제 12항에 있어서,

    상기 PWM클럭신호 생성수단에 의해 생성되는 제 1 클럭신호는, 상기 전원클럭신호 생성수단에 의해 생성되는 제 2 클럭신호에 동기하여 생성되는 것을 특징으로 하는 스위칭 전력증폭기.
17. 제 16항에 있어서,

    상기 PWM클럭신호 생성수단은, 상기 전원클럭신호 생성수단에 의해 생성되는 제 2 클럭신호의 기점에지를 검출하고 나서 소정시간 후에 제 1 클럭신호의 기점에지를 형성하는 것을 특징으로 하는 스위칭 전력증폭기.
18. 제 12항에 있어서,

    상기 전원클럭신호 생성수단에 의해 생성되는 제 2 클럭신호의 기점에지는, 상기 제 1 PWM신호의 최대변조시의 가동에지와, 상기 가동에지에 이어지는 고정에지와의 사이의 타이밍, 또는, 상기 제 1 PWM신호의 최소변조시의 가동에지와, 상기 가동에지에 선행하는 고정에지와의 사이의 타이밍에서 형성되는 것을 특징으로 하는 스위칭 전력증폭기.
19. 제 12항에 있어서,

    상기 전원클럭신호 생성수단은, 상기 제 1 PWM클럭신호의 가동에지를 검출하고 나서 소정시간 후에 제 2 클럭신호의 기점에지를 형성하는 것을 특징으로 하는 스위칭 전력증폭기.
20. 제 12항에 있어서,

    상기 전원클럭신호 생성수단에 의해 생성되는 제 2 클럭신호의 주기는, 상기 PWM클럭신호 생성수단에 의해 생성되는 제 1 클럭신호의 주기의 n배(n은 1 이상의 정수)인 것을 특징으로 하는 스위칭 전력증폭기.
21. 제 12항에 있어서,

    상기 PWM클럭신호 생성수단 및 상기 전원클럭신호 생성수단의 기준 클럭으로서 공급되며, 적어도 상기 제 1 클럭신호의 주기의 1/m(m은 1 이상의 정수)의 주기를 가지는 마스터 클럭신호를 생성하는 마스터 클럭신호 생성수단을 더 포함하는 것을 특징으로 하는 스위칭 전력증폭기.
22. 스위칭전원부를 가지는 스위칭 전력증폭기의 스위칭제어방법에 있어서,

    상기 스위칭전원부의 스위칭동작의 기준주기가 되는 클럭신호의 기점에지를, 입력신호에 따라 형성되는 제 1 PWM신호의 가동에지와, 상기 가동에지에 이어지는 고정에지와의 사이의 타이밍, 또는, 상기 제 1 PWM 신호와 2의 보수관계에 있는 제 2 PWM신호의 가동에지와, 상기 가동에지에 선행하는 고정에지와의 사이의 타이밍에서 형성하도록, 상기 클럭신호를 제어하도록 한 것을 특징으로 하는 스위칭 전력증폭기의 스위칭제어방법.
23. 스위칭전원부를 가지는 스위칭 전력증폭기의 스위칭제어방법에 있어서,

    상기 스위칭전원부의 스위칭동작의 기준주기가 되는 클럭신호의 기점에지를, 입력신호에 따라 형성되는 제 1 PWM신호의 최대변조시의 가동에지와, 상기 가동에지에 이어지는 고정에지와의 사이의 타이밍, 또는 상기 제 1 PWM 신호와 2의 보수관계에 있는 제 2 PWM신호의 최대변조시의 가동에지와, 상기 가동에지에 선행하는 고정에지와의 사이의 타이밍에서 형성하도록, 상기 클럭신호를 제어하도록 한 것을 특징으로 하는 스위칭 전력증폭기의 스위칭제어방법.

Images