JP2003060443A - スイッチング増幅装置 - Google Patents

Abstract

(57)【要約】 【課題】 Ｄクラス電力増幅器に対する電源供給状態を
安定化する。 【解決手段】 電力増幅部２４の第１のパワーＭＯＳＦ
ＥＴ２４Ａ及び電力増幅部４４の第１のパワーＭＯＳＦ
ＥＴ４４Ａの夫々がオフ状態からオン状態にスイッチン
グされ電源部３０からの電力供給が立ち上がるタイミン
グとタイミングをずらして、他方の電力増幅部３４の第
１のパワーＭＯＳＦＥＴ３４Ａ及び電力増幅部５４の第
１のパワーＭＯＳＦＥＴ５４Ａの夫々がオフ状態からオ
ン状態にスイッチングされるようにして電源部３０から
の電力供給の立ち上がりピーク値を低減させ、電源供給
状態を安定化する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、音声帯域信号の電
力増幅等に適用して好適なスイッチング増幅装置に関す
る。

【０００２】

【従来の技術および発明が解決しようとする課題】従
来、音声帯域信号の電力増幅装置としては、Ａクラス増
幅器或いはＢクラス増幅器といった所謂アナログ信号の
電力増幅器が使用されてきた。しかしながらこの音声帯
域信号を再生するにあたり、この音声信号が収録された
ところの臨場感を再現する目的で、左右２チャンネル再
生、左右及び背後の３チャンネル再生〜５．１チャンネ
ル再生とマルチチャンネル再生方式が実用化され、この
チャンネル数に対応した数の電力増幅器が必要とされ、
これらＡクラス増幅器或いはＢクラス増幅器よりも電力
損失の少ないＤクラス電力増幅器の使用が考えられるよ
うになってきている。

【０００３】このマルチチャンネル再生方式の一例とし
て、左チャンネル及び右チャンネルの２チャンネル分を
音響信号として再生するスイッチング増幅装置としてＤ
クラス電力増幅器を使用した例を図５に示して説明す
る。なお右チャンネル電力増幅器Ｒは左チャンネル電力
増幅器１Ｌと同様に構成されているので、左チャンネル
電力増幅器１Ｌと同一の部分には同一の符号を付与して
示し説明を省略する。

【０００４】図５は左チャンネル及び右チャンネルの２
チャンネル分を音響信号として再生するスイッチング増
幅装置に適用されたＤクラス電力増幅器の要部を示した
回路ブロック図である。このＤクラス電力増幅器は左チ
ャンネル電力増幅器１Ｌ及び右チャンネル電力増幅器１
Ｒで構成されている。そしてこの左チャンネル電力増幅
器１Ｌはパルス幅変調増幅器３、プリドライバ部４、電
力増幅部５、ローパスフィルタ６、直流カット用のコン
デンサ７及びスピーカ部８で構成されている。

【０００５】また９はクロック信号発生器そして１０は
電源部で、これらクロック信号発生器９及び電源部１０
の夫々は、これら電力増幅器１Ｌ及び１Ｒにおいて共用
されている。さらにまたこの電源部１０においてＶｃｃ
は＋電源の出力端であり、−電源側が接地されている。

【０００６】このパルス幅変調増幅器３はパルス幅変調
部３Ａ、ラインバッファ３Ｂ及びインバータ３Ｃで構成
され、左チャンネルの信号入力端子２Ｌがパルス幅変調
部３の入力側に接続され、パルス幅変調部３Ａの出力側
がこれら増幅部３Ｂ及び３Ｃの夫々の入力側に接続され
ている。このプリドライバ部４は第１のプリドライバ回
路４Ａ及び第２のプリドライバ回路４Ｂで構成され、第
１のプリドライバ回路４Ａの入力側がラインバッファ３
Ｂの出力側に接続され、第２のプリドライバ回路４Ｂの
入力側がインバータ３Ｃの出力側に接続されている。

【０００７】この電力増幅部５は第１のＮチャンネルパ
ワーＭＯＳＦＥＴ（以下の説明においては第１のパワー
ＭＯＳＦＥＴと称する）５Ａ及び第２のパワーＭＯＳＦ
ＥＴ５Ｂを有し、このＦＥＴ５Ａのドレインが電源１０
の出力Ｖｃｃに接続され、このＦＥＴ５Ｂのソースが接
地され、このＦＥＴ５ＡのソースとこのＦＥ５Ｂのドレ
インが接続され、そして第１のパワーＭＯＳＦＥＴ５Ａ
のゲートが第１のプリドライバ回路４Ａの出力側に接続
され、第２のパワーＭＯＳＦＥＴ５Ｂのゲートが第２の
プリドライバ回路４Ｂの出力側に接続されて構成されて
いる。

【０００８】このローパスフィルタ６はコイル６Ａ及び
コンデンサ６ＢよりなるＬＣ型のローパスフィルタでな
り、コイル６Ａの一端がこのＦＥＴ５Ａのソースとこの
ＦＥ５Ｂのドレインの接続点に接続され、コイル６Ａの
他端がコンデンサ６Ｂの一端に接続され、コンデンサ６
Ｂの他端が接地され、コイル６Ａの他端とコンデンサ６
Ｂの一端のこの接続点が、直流カット用のコンデンサ７
を通じてスピーカ部８の信号入力の一端に接続され、ス
ピーカ部８の信号入力の他端がコンデンサ６Ｂの他端の
接地点に接続されて構成されている。

【０００９】次に左チャンネル電力増幅器１Ｌの動作を
図６に示した信号波形図を参照して説明する。

【００１０】クロック信号発生器９において図６Ａに示
した如く繰返し周期ｔのクロック信号ＳＣが生成され、
このロック信号ＳＣがパルス幅変調部３Ａに供給され
る。左チャンネルの信号入力端子２Ｌにクロック信号Ｓ
Ｃに同期したＰＣＭ（Ｐｕｌｓｅ Ｃｏｄｅ Ｍｏｄｕ
ｌａｔｉｏｎ）信号形態の左チャンネルの音声帯域のデ
ジタル信号Ｓ１Ｌがパルス幅変調部３Ａの入力に供給さ
れる。

【００１１】デジタル信号Ｓ１Ｌが左チャンネル電力増
幅器１Ｌ側のパルス幅変調部３Ａを介してこのクロック
信号ＳＣの繰り返し周期に同期した固定エッジＫを有し
かつデジタル信号Ｓ１Ｌの信号レベルの変化に応じて位
置が変調された可動エッジＦを有したＰＷＭ（Ｐｕｌｓ
ｅ Ｗｉｄｔｈ Ｍｏｄｕｌａｔｉｏｎ）信号Ｓ２Ｌに
変換される。

【００１２】図６Ａ及びＢに示した如く、クロック信号
ＳＣの繰り返し周期が周期Ｔ２であるときにデジタル信
号Ｓ１Ｌの信号レベルがゼロレベルＰ０であり、クロッ
ク信号ＳＣの繰り返し周期が周期Ｔ１であるときにデジ
タル信号Ｓ１Ｌの信号レベルがプラス方向の最大値であ
り、そしてクロック信号ＳＣの繰り返し周期が周期Ｔ３
であるときにデジタル信号Ｓ１Ｌの信号レベルがマイナ
ス方向の最大値である場合を一例として説明する。

【００１３】すなわち図６Ｂ及びＣに示したごとく、デ
ジタル信号Ｓ１Ｌの信号レベルがゼロレベルＰ０である
ときにはパルス幅変調部３Ａを介してデューティが５０
％のＰＷＭ信号Ｓ２Ｌが生成され、デジタル信号Ｓ１Ｌ
の信号レベルがプラス方向の最大値であるときには、こ
のパルス幅変調部３Ａを介してこのデューティが最大の
ＰＷＭ信号Ｓ２Ｌが生成され、そしてデジタル信号Ｓ１
Ｌの信号レベルがマイナス方向の最大値であるときに
は、このパルス幅変調部３Ａを介してこのデューティが
最小のＰＷＭ信号Ｓ２Ｌが生成される。

【００１４】すなわちデジタル信号Ｓ１Ｌの信号レベル
が＋Ｐｍ〜Ｐ０の間を変化した場合には、ＰＷＭ信号Ｓ
２Ｌのデューティが最大の状態〜５０％の状態の間を変
化し、デジタル信号Ｓ１Ｌの信号レベルが−Ｐｍ〜Ｐ０
の間を変化した場合には、ＰＷＭ信号Ｓ２Ｌのデューテ
ィが最小の状態〜５０％の状態の間を変化する。

【００１５】このＰＷＭ信号Ｓ２Ｌがライン増幅部３Ｂ
を介して所定レベルまで増幅されたＰＷＭ信号Ｓ３Ｌが
パルス幅変調増幅器３から出力され、インバータ３Ｃを
介して所定レベルまで増幅され、かつ位相反転されたＰ
ＷＭ信号Ｓ４Ｌがパルス幅変調増幅器３から出力され
る。

【００１６】このＰＷＭ信号Ｓ３Ｌが第１のプリドライ
バ回路４Ａに供給され、第１のプリドライバ回路４Ａを
介して第１のパワーＭＯＳＦＥＴ５Ａのゲートを駆動し
得るＰＷＭ信号Ｓ５Ｌに変換されてプリドライバ部４か
ら出力され、このＰＷＭ信号Ｓ４Ｌが第２のプリドライ
バ回路４Ｂを介して第２のパワーＭＯＳＦＥＴ５Ｂのゲ
ートを駆動し得るＰＷＭ信号Ｓ６Ｌに変換されてプリド
ライバ部４から出力される。

【００１７】このＰＷＭ信号Ｓ５Ｌが第１のパワーＭＯ
ＳＦＥＴ５Ａのゲートに供給されこのパワーＭＯＳＦＥ
Ｔ５Ａがスイッチング駆動され、このＰＷＭ信号Ｓ６Ｌ
が第２のパワーＭＯＳＦＥＴ５Ｂのゲートに供給されこ
のパワーＭＯＳＦＥＴ５Ｂがスイッチング駆動されるこ
とによりこのパワーＭＯＳＦＥＴ５Ａのソースとこのパ
ワーＭＯＳＦＥＴ５Ｂのドレインの接続点と接地点との
間に、図６ＣにＳ２Ｌ／Ｓ７Ｌとして示した如くＰＷＭ
信号Ｓ２Ｌと相似した波形のＰＷＭ電力信号Ｓ７Ｌが生
成される。

【００１８】そしてこのＰＷＭ電力信号Ｓ７Ｌを、ロー
パスフィルタ６を介してクロック信号ＳＣの周波数及び
このクロック信号ＳＣの周波数の整数倍の周期で現れる
変調波成分を除去することにより、デジタル信号Ｓ１Ｌ
をアナログ電力信号成分に復調し、このアナログ電力信
号成分を直流カット用のコンデンサ７を通じて右チャン
ネル電力増幅器１Ｌ側のスピーカ部８の一方側の信号入
力に供給するようになす。

【００１９】次に右チャンネル電力増幅器１Ｒの動作を
図６に示した信号波形図を参照して説明する。

【００２０】クロック信号ＳＣがパルス幅変調部３Ａに
供給される。右チャンネルの信号入力端子２Ｒにクロッ
ク信号ＳＣに同期したＰＣＭ信号形態の右チャンネルの
音声帯域のデジタル信号Ｓ１Ｒがパルス幅変調部３Ａの
入力に供給される。デジタル信号Ｓ１Ｒが右チャンネル
電力増幅器１Ｒ側のパルス幅変調部３Ａを介してこのク
ロック信号ＳＣの繰り返し周期に同期した固定エッジＫ
を有しかつデジタル信号Ｓ１Ｒの信号レベルの変化に応
じて位置が変調された可動エッジＦを有したＰＷＭ信号
Ｓ２Ｒに変換される。

【００２１】図６Ａ及びＤに示した如くクロック信号Ｓ
Ｃの繰り返し周期が周期Ｔ２であるときにデジタル信号
Ｓ１Ｒの信号レベルがゼロレベルＰ０であり、クロック
信号ＳＣの繰り返し周期が周期Ｔ１であるときにデジタ
ル信号Ｓ１Ｒの信号レベルがプラス方向の最大値であ
り、そしてクロック信号ＳＣの繰り返し周期が周期Ｔ３
であるときにデジタル信号Ｓ１Ｒの信号レベルがマイナ
ス方向の最大値である場合を一例として説明する。

【００２２】図６Ｄ及びＥに示したごとくデジタル信号
Ｓ１Ｒの信号レベルがゼロレベルＰ０であるときにはパ
ルス幅変調部３Ａを介してデューティが５０％のＰＷＭ
信号Ｓ２Ｒが生成され、デジタル信号Ｓ１Ｒの信号レベ
ルがプラス方向の最大値であるときには、このパルス幅
変調部３Ａを介してこのデューティが最大のＰＷＭ信号
Ｓ２Ｒが生成され、そしてデジタル信号Ｓ１Ｒの信号レ
ベルがマイナス方向の最大値であるときには、このパル
ス幅変調部３Ａを介してこのデューティが最小のＰＷＭ
信号Ｓ２Ｒが生成される。

【００２３】すなわちデジタル信号Ｓ１Ｒの信号レベル
が＋Ｐｍ〜Ｐ０の間を変化した場合には、ＰＷＭ信号Ｓ
２Ｒのデューティが最大の状態〜５０％の状態の間を変
化し、デジタル信号Ｓ１Ｒの信号レベルが−Ｐｍ〜Ｐ０
の間を変化した場合には、ＰＷＭ信号Ｓ２Ｒのデューテ
ィが最小の状態〜５０％の状態の間を変化する。

【００２４】このＰＷＭ信号Ｓ２Ｒがライン増幅部３Ｂ
を介して所定レベルまで増幅されたＰＷＭ信号Ｓ３Ｒが
パルス幅変調増幅器３から出力され、インバータ３Ｃを
介して所定レベルまで増幅され、かつ位相反転されたＰ
ＷＭ信号Ｓ４Ｒがパルス幅変調増幅器３から出力され
る。

【００２５】このＰＷＭ信号Ｓ３Ｒが第１のプリドライ
バ回路４Ａに供給され、第１のプリドライバ回路４Ａを
介して第１のパワーＭＯＳＦＥＴ５Ａのゲートを駆動し
得るＰＷＭ信号Ｓ５Ｒに変換されてプリドライバ部４か
ら出力され、このＰＷＭ信号Ｓ４Ｒが第２のプリドライ
バ回路４Ｂを介して第２のパワーＭＯＳＦＥＴ５Ｂのゲ
ートを駆動し得るＰＷＭ信号Ｓ６Ｒに変換されて第２の
パワーＭＯＳＦＥＴ５Ｂから出力される。

【００２６】このＰＷＭ信号Ｓ５Ｒが第１のパワーＭＯ
ＳＦＥＴ５Ａのゲートに供給されこのパワーＭＯＳＦＥ
Ｔ５Ａがスイッチング駆動され、このＰＷＭ信号Ｓ６Ｒ
が第２のパワーＭＯＳＦＥＴ５Ｂのゲートに供給されこ
のパワーＭＯＳＦＥＴ５Ｂがスイッチング駆動されるこ
とによりこのパワーＭＯＳＦＥＴ５Ａのソースとこのパ
ワーＭＯＳＦＥＴ５Ｂのドレインの接続点と接地点との
間に、図６ＥにＳ２Ｒ／Ｓ７Ｒとして示した如くＰＷＭ
信号Ｓ２Ｒと相似した波形のＰＷＭ電力信号Ｓ７Ｒが生
成される。

【００２７】そしてローパスフィルタ６を介して、ＰＷ
Ｍ電力信号Ｓ７Ｒからクロック信号ＳＣの周波数及びこ
のクロック信号ＳＣの周波数の整数倍の周期で現れる変
調波成分が除去されることにより、デジタル信号Ｓ７Ｒ
がアナログ電力信号成分に復調されたこのアナログ電力
信号成分を、直流カット用のコンデンサ７を通じて右チ
ャンネル電力増幅器１Ｒ側のスピーカ部８の一方側の信
号入力に供給されるようになす。

【００２８】斯かる従来のＤクラス電力増幅器では、図
６Ｃ及び図６Ｅから明らかなように、ＰＷＭ電力信号Ｓ
７Ｌ及びＳ７Ｒ夫々の固定エッジＫが、クロック信号Ｓ
Ｃに同期して立ち上がる状態となされている。そのため
電源部１０側からみた場合、左チャンネル電力増幅器１
Ｌの電力増幅部５に対する電力の供給と右チャンネル電
力増幅器１Ｒの電力増幅部５に対する電力の供給の立ち
上がりタイミングが重なった状態になる。このことに起
因して電源の＋Ｖｃｃ側から接地帰路側に大きな立ち上
がりピーク電流が流れる問題がある。その結果として電
力供給の立ち上特性の歪の増加に起因したスピーカ部８
の夫々に供給されるアナログ電力信号の歪の増加を予防
するうえで必要な、電源１０側における供給電力の品質
維持のための電源強化対策、このアナログ電力信号成分
に対する搬送波等のノイズかぶり発生の原因となる電源
の＋Ｖｃｃ側配線及び接地側配線から発生する不要輻射
の抑圧のためのこれら配線の取り回し対策等様々な課題
を解決しなければならない問題があった。

【００２９】本発明は斯かる点に鑑み、Ｄクラス電力増
幅器においてこのピーク電流値を抑圧することにより、
Ｄクラス電力増幅器に対する供給電力の品質維持対策及
び不要輻射対策等を容易化できるようにすることを目的
とする。

【００３０】

【課題を解決するための手段】本発明スイッチング増幅
装置は、一対の固定エッジと当該一対の固定エッジの間
において入力信号のレベルに応じて位置変調されたパル
ス幅変調信号によりスイッチングされる複数の電力増幅
段を有するスイッチング増幅装置であって、この複数の
電力増幅段のうちの少なくとも任意の一対の電力増幅段
の間において、固定エッジの位置を相対的に異なる位置
に設定したことを特徴とする。

【００３１】斯かる本発明によれば、一対の電力増幅段
の間において、この固定エッジの位置を相対的に異なる
位置に設定したことにより、電源からこれら電力増幅段
に供給される電力のピーク値を抑圧することが可能とな
り、この電源から電力段に供給される電力の質の悪化を
抑えることができ、また不要輻射を抑圧とすることが可
能となりこの不要輻射対策が容易になる。

【００３２】

【発明の実施の形態】以下、図面を参照して本発明スイ
ッチング増幅装置の実施の形態の例につき説明しよう。
図１は本例のＤクラス電力増幅器の要部の構成を示した
回路ブロック図で、この本例のＤクラス電力増幅器２０
は左チャンネル電力増幅器２０Ｌ及び右チャンネル電力
増幅器２０Ｒで構成されている。

【００３３】この左チャンネル電力増幅器２０Ｌはパル
ス幅変調増幅器２１、ラインバッファ２２Ａ、インバー
タ２２Ｂ、プリドライバ部２３、電力増幅部２４、ロー
パスフィルタ２５、スピーカ部２７、ラインバッファ４
２Ａ、インバータ４２Ｂ、プリドライバ部４３、電力増
幅部４４、ローパスフィルタ４５で構成されている。ま
たパルス幅変調増幅器２１の信号入力が左音声帯域信号
のＰＣＭ信号Ｓ１０の信号入力２１Ａに接続され、パル
ス幅変調増幅器２１の一方の信号出力がラインバッファ
２２Ａ及びインバータ２２Ｂの夫々の信号入力に接続さ
れ、パルス幅変調増幅器２１の他方の信号出力がライン
バッファ４２Ａ及びインバータ４２Ｂの夫々の入信号力
に接続されている。そしてラインバッファ２２Ａの信号
出力がプリドライバ部２３の信号入力２３Ａに接続さ
れ、ラインバッファ２２Ｂの信号出力がプリドライバ部
２３の信号入力２３Ｂに接続され、ラインバッファ４２
Ａの信号出力がプリドライバ部４３の信号入力４３Ａに
接続され、ラインバッファ４２Ｂの信号出力がプリドラ
イバ部４３の信号入力４３Ｂに接続されている。

【００３４】この右チャンネル電力増幅器２０Ｒはパル
ス幅変調増幅器３１、ラインバッファ３２Ａ、インバー
タ３２Ｂ、プリドライバ部３３、電力増幅部３４、ロー
パスフィルタ３５、直流カット用のコンデンサ３６、ス
ピーカ部３７、信号遅延回路３８、ラインバッファ５２
Ａ、インバータ５２Ｂ、プリドライバ部５３、電力増幅
部５４、ローパスフィルタ５５及び直流カット用のコン
デンサ５６で構成されている。またパルス幅変調増幅器
３１の信号入力が右音声帯域信号のＰＣＭ信号Ｓ３０の
信号入力３１Ａに接続され、パルス幅変調増幅器３１の
一方の信号出力がラインバッファ３２Ａ及びインバータ
３２Ｂの夫々の信号入力に接続され、パルス幅変調増幅
器２１の他方の信号出力がラインバッファ５２Ａ及びイ
ンバータ５２Ｂの夫々の信号入力に接続されている。そ
してラインバッファ３２Ａの信号出力がプリドライバ部
３３の信号入力３３Ａに接続され、ラインバッファ３２
Ｂの信号出力がプリドライバ部３３の信号入力３３Ｂに
接続され、ラインバッファ５２Ａの信号出力がプリドラ
イバ部５３の信号入力５３Ａに接続され、ラインバッフ
ァ５２Ｂの信号出力がプリドライバ部５３の信号入力５
３Ｂに接続されている。

【００３５】２８はクロック信号発生器、２９はカウン
タ部そして３０は電源部で、これらクロック信号発生器
２８、カウンタ部２９及び電源部３０の夫々は、これら
電力増幅器２０Ｒ及び２０Ｌにおいて共用されている。
この電源部３０においてＶｃｃは＋電源の出力端であ
り、−電源側が接地されている。このクロック信号発生
器２８の信号出力がカウンタ部２９の信号入力に接続さ
れ、カウンタ部２９の信号出力がパルス幅変調増幅器２
１のカウンタ信号入力及び信号遅延回路部３８の信号入
力の夫々に接続されそして信号遅延回路部３８の信号出
力がパルス幅変調増幅器３１のカウンタ信号入力に接続
されている。

【００３６】この電力増幅部２４は第１のパワーＭＯＳ
ＦＥＴ２４Ａ及び第２のパワーＭＯＳＦＥＴ２４Ｂを有
し、このＭＯＳＦＥＴ２４Ａのドレインが電源部３０の
Ｖｃｃに接続され、このＭＯＳＦＥＴ２４Ｂのソースが
接地され、これらＭＯＳＦＥＴ２４ＡのソースとＭＯＳ
ＦＥＴ２４Ｂのドレインが接続されて接続部２４Ｃが設
けられ、第１のパワーＭＯＳＦＥＴ２４Ａのゲートがプ
リドライバ部２３の出力２３Ｃに接続されそして第２の
パワーＭＯＳＦＥＴ２４Ｂのゲートがこのドライバ部２
３の出力２３Ｄに接続されて構成されている。

【００３７】このローパスフィルタ２５はコイル２５Ａ
及びコンデンサ２５Ｂを有し、このコイル２５Ａの一端
がこの接続部２４Ｃに接続されてローパスフィルタ２５
の入力とされ、コイル２５Ａの他端がコンデンサ２５Ｂ
の一端に接続されて接続部２５Ｃが設けられ、そしてコ
ンデンサ２５Ｂの他端が接地されてコイル２５Ａ及びコ
ンデンサ２５ＢよりなるＬＣ型のローパスフィルタが構
成され、この接続部２５Ｃからこのローパスフィルタ２
５の出力が得られるように構成されている。そしてまた
この接続部２５Ｃがスピーカ部２７の駆動信号入力の一
端側に接続されている。

【００３８】この電力増幅部４４は第１のパワーＭＯＳ
ＦＥＴ４４Ａ及び第２のパワーＭＯＳＦＥＴ４４Ｂを有
し、このＭＯＳＦＥＴ４４Ａのドレインが電源部３０の
Ｖｃｃに接続され、このＭＯＳＦＥＴ４４Ｂのソースが
接地され、これらＭＯＳＦＥＴ４４ＡのソースとＭＯＳ
ＦＥＴ４４Ｂのドレインが接続されて接続部４４Ｃが設
けられ、第１のパワーＭＯＳＦＥＴ４４Ａのゲートがプ
リドライバ部４３の出力４３Ｃに接続されそして第２の
パワーＭＯＳＦＥＴ４４Ｂのゲートがこのドライバ部４
３の出力４３Ｄに接続されて構成されている。

【００３９】このローパスフィルタ４５はコイル４５Ａ
及びコンデンサ４５Ｂを有し、このコイル４５Ａの一端
がこの接続部４４Ｃに接続されてローパスフィルタ４５
の入力とされ、コイル４５Ａの他端がコンデンサ４５Ｂ
の一端に接続されて接続部４５Ｃが設けられ、そしてコ
ンデンサ４５Ｂの他端が接地されてコイル４５Ａ及びコ
ンデンサ４５ＢよりなるＬＣ型のローパスフィルタが構
成され、この接続部４５Ｃからこのローパスフィルタ４
５の出力が得られるように構成されている。そしてまた
この接続部４５Ｃがスピーカ部２７の駆動信号入力の他
端側に接続されている。

【００４０】この電力増幅部３４は第１のパワーＭＯＳ
ＦＥＴ３４Ａ及び第２のパワーＭＯＳＦＥＴ３４Ｂを有
し、このＭＯＳＦＥＴ３４Ａのドレインが電源部３０の
Ｖｃｃに接続され、このＭＯＳＦＥＴ３４Ｂのソースが
接地され、これらＭＯＳＦＥＴ３４ＡのソースとＭＯＳ
ＦＥＴ３４Ｂのドレインが接続されて接続部３４Ｃが設
けられ、第１のパワーＭＯＳＦＥＴ３４Ａのゲートがプ
リドライバ部３３の出力３３Ｃに接続されそして第２の
パワーＭＯＳＦＥＴ３４Ｂのゲートがこのドライバ部３
３の出力３３Ｄに接続されて構成されている。

【００４１】このローパスフィルタ３５はコイル３５Ａ
及びコンデンサ３５Ｂを有し、このコイル３５Ａの一端
がこの接続部３４Ｃに接続されてローパスフィルタ３５
の入力とされ、コイル３５Ａの他端がコンデンサ３５Ｂ
の一端に接続されて接続部３５Ｃが設けられ、そしてコ
ンデンサ３５Ｂの他端が接地されてコイル３５Ａ及びコ
ンデンサ３５ＢよりなるＬＣ型のローパスフィルタが構
成され、この接続部３５Ｃからこのローパスフィルタ３
５の出力が得られるように構成されている。そしてまた
この接続部３５Ｃがスピーカ部３７の駆動信号入力の一
端側に接続されている。

【００４２】この電力増幅部５４は第１のパワーＭＯＳ
ＦＥＴ５４Ａ及び第２のパワーＭＯＳＦＥＴ５４Ｂを有
し、このＭＯＳＦＥＴ５４Ａのドレインが電源部３０の
Ｖｃｃに接続され、このＭＯＳＦＥＴ５４Ｂのソースが
接地され、これらＭＯＳＦＥＴ５４ＡのソースとＭＯＳ
ＦＥＴ５４Ｂのドレインが接続されて接続部５４Ｃが設
けられ、第１のパワーＭＯＳＦＥＴ５４Ａのゲートがプ
リドライバ部５３の出力５３Ｃに接続されそして第２の
パワーＭＯＳＦＥＴ５４Ｂのゲートがこのドライバ部５
３の出力５３Ｄに接続されて構成されている。

【００４３】このローパスフィルタ５５はコイル５５Ａ
及びコンデンサ５５Ｂを有し、このコイル５５Ａの一端
がこの接続部５４Ｃに接続されてローパスフィルタ５５
の入力とされ、コイル５５Ａの他端がコンデンサ５５Ｂ
の一端に接続されて接続部５５Ｃが設けられ、そしてコ
ンデンサ５５Ｂの他端が接地されてコイル５５Ａ及びコ
ンデンサ５５ＢよりなるＬＣ型のローパスフィルタが構
成され、この接続部５５Ｃからこのローパスフィルタ５
５の出力が得られるように構成されている。

【００４４】次に図１に示されたＤクラス電力増幅器２
０例の動作について、図２に示した信号波形図を参照し
て説明する。

【００４５】またこのＤクラス電力増幅器２０例の動作
の一例として、図２Ｂに示した如くクロック信号ＳＣの
繰り返し周期ｔ毎に、＋１、０及び−１の３値の信号レ
ベル変化を繰り返すＰＣＭ（Ｐｕｌｓｅ Ｃｏｄｅ Ｍ
ｏｄｕｌａｔｉｏｎ）符号化されたデジタル信号形態の
左チャンネル信号Ｓ１０が信号入力端２１Ａに入力さ
れ、この信号Ｓ１０と同様な変化を繰り返すＰＣＭ符号
化されたデジタル信号形態の右チャンネル信号Ｓ２０が
入力端３１Ａに入力された場合について説明する。

【００４６】クロック信号発生器２８を介して生成され
たクロック信号ＳＣに基づき、カウンタ部２９を介して
生成されたクロック信号ＳＣの１／４の繰り返し周期を
有しかつクロック信号ＳＣにより０にリセットされる、
図２Ｃに示されたカウント信号ＳＤ（０、１、２、３）
がこのパルス幅変調増幅器２１に入力され、信号入力端
２１Ａに入力されたクロック信号ＳＣに同期した左チャ
ンネル信号Ｓ１０がパルス幅変調増幅器２１に入力さ
れ、この信号Ｓ１０のＰＣＭ符号化内容に応じてＰＷＭ
信号に変換される。

【００４７】すなわちこの信号Ｓ１０の値が＋１のとき
には、図２Ｄに示される如くカウントパルスＳＤがゼロ
のときに立ち上がり３のときに立ち下がるデューティが
７５％のＰＷＭ信号Ｓ１１Ａにこのパルス幅変調増幅器
２１を介して変換され、信号Ｓ１０の値が０のときに
は、カウントパルスＳＤがゼロのときに立ち上がり２の
ときに立ち下がるデューティが５０％のＰＷＭ信号Ｓ１
１Ｂにこのパルス幅変調増幅器２１を介して変換され、
信号Ｓ１０の値が−１ときには、カウントパルスＳＤが
ゼロのときに立ち上がり１のときに立ち下がるデューテ
ィが２５％のＰＷＭ信号Ｓ１１Ｃにこのパルス幅変調増
幅器２１を介して変換されたＰＷＭ信号Ｓ１１がパルス
幅変調増幅器２１一方の出力側から出力され、同時に、
図２Ｅに示されているようにこのＰＷＭ信号Ｓ１１に対
して２の補数（２‘Ｓ Ｃｏｍｐｌｅｍｅｎｔ）の関係
にあるＰＷＭ信号Ｓ１２がパルス幅変調増幅器２１の他
方の出力側から出力される。なお図２においてはＰＷＭ
信号の波形の固定エッジをＫで示し、可動エッジをＦで
示している。

【００４８】このＰＷＭ信号Ｓ１１がラインバッファ２
２Ａに入力され、入力２３Ａを通じてプリドライバ部２
３に入力され、プリドライバ部２３を介して第１のパワ
ーＭＯＳＦＥＴ２４Ａをスイッチング駆動するに最適な
信号とされ、出力２３Ｃを通じてこのパワーＭＯＳＦＥ
Ｔ２４Ａのゲートに入力されてこのパワーＭＯＳＦＥＴ
２４Ａがスイッチング駆動される。一方このＰＷＭ信号
Ｓ１１がインバータ２２Ｂに入力され、位相反転されて
後、入力２３Ｂを通じてプリドライバ部２３に入力さ
れ、プリドライバ部２３を介して第２のパワーＭＯＳＦ
ＥＴ２４Ｂをスイッチング駆動するに最適な信号とさ
れ、出力２３Ｄを通じてこのパワーＭＯＳＦＥＴ２４Ｂ
のゲートに入力されこのパワーＭＯＳＦＥＴ２４Ｂがス
イッチング駆動される。

【００４９】一方このＰＷＭ信号Ｓ１２がラインバッフ
ァ４２Ａを介して入力４３Ａを通じてプリドライバ部４
３に入力され、プリドライバ部４３を介して第１のパワ
ーＭＯＳＦＥＴ４４Ａをスイッチング駆動するに最適な
信号とされ、出力４３Ｃを通じてこのパワーＭＯＳＦＥ
Ｔ４４Ａのゲートに入力されこのパワーＭＯＳＦＥＴ４
４Ａがスイッチング駆動される。一方このＰＷＭ信号Ｓ
１２がインバータ４２Ｂを介して位相反転された後、入
力４３Ｂを通じてプリドライバ部４３に入力され、プリ
ドライバ部４３を介して第２のパワーＭＯＳＦＥＴ４４
Ｂをスイッチング駆動するに最適な信号とされ、出力４
３Ｄを通じてこのパワーＭＯＳＦＥＴ４４Ｂのゲートに
入力されこのパワーＭＯＳＦＥＴ２４Ｂがスイッチング
駆動される。

【００５０】したがって電力増幅部２４の接続部２４Ｃ
からは、図２Ｄに示したＰＷＭ信号Ｓ１１の信号波形の
変化に同期して同様に変化する信号波形を有したＰＷＭ
電力信号Ｓ１３が出力され、電力増幅部４４の接続部４
４Ｃからは図２Ｅに示したＰＷＭ信号Ｓ１２の信号波形
の変化に同期して同様に変化する信号波形を有したＰＷ
Ｍ電力信号Ｓ１４が出力される。よってこれら接続部２
４Ｃと接続部４４Ｃの間には、ＰＣＭ信号Ｓ１０の信号
レベルが図２Ｂに示した如く変化することに応じて、図
２Ｆに示した状態で変化するＰＷＭ電力信号（Ｓ１３−
Ｓ１４）が生成される。

【００５１】したがってこのＰＷＭ電力信号Ｓ１３をロ
ーパスフィルタ２５に入力し、このフィルタ２５を介し
てクロック信号ＳＣの周波数及びこのクロック信号ＳＣ
の周波数の整数倍の周期で現れる変調波成分を除去し
て、この電力信号Ｓ１３をアナログ電力信号に復調し、
このアナログ電力信号成分をスピーカ部２７の一方側の
信号入力に供給する。一方このＰＷＭ電力信号Ｓ１４を
ローパスフィルタ４５に入力し、このフィルタ４５を介
してクロック信号ＳＣの周波数及びこのクロック信号Ｓ
Ｃの周波数の整数倍の周期で現れる変調波成分を除去し
て、この電力信号Ｓ１４をアナログ電力信号に復調し、
このアナログ電力信号をスピーカ部２７の他方側の信号
入力に供給することにより、図２Ｆ示したＰＷＭ電力信
号Ｓ１３とＰＷＭ電力信号Ｓ１４の差の成分から、左チ
ャンネル信号Ｓ１０の変化が音響信号として再生され
る。

【００５２】次に図２Ｂに示した如くクロック信号ＳＣ
の繰り返し周期ｔ毎に、＋１、０及び−１の３値の信号
レベル変化を繰り返す左チャンネル信号Ｓ１０と同一の
右チャンネル信号Ｓ２０が、信号入力端３１Ａに入力さ
れた場合について説明する。

【００５３】クロック信号発生器２８を介して生成され
たクロック信号ＳＣに基づき、カウンタ部２９を介して
生成されたクロック信号ＳＣの１／４の繰り返し周期を
有しかつクロック信号ＳＣにより０にリセットされる図
２Ｃに示されたカウント信号ＳＤ（０、１、２、３）が
信号遅延回路３８に入力され、この遅延回路３８を介し
て所定時間φだけ遅延させて図２Ｇに示された如き遅延
カウント信号ＳＥを得、この遅延カウント信号ＳＥがパ
ルス幅変調増幅器３１に入力される。

【００５４】そしてこのパルス幅変調増幅器３１におい
て右チャンネル信号Ｓ２０のＰＣＭ符号化値が＋１のと
きには、図２Ｈに示される如く遅延カウントパルスＳＥ
がゼロのときに立ち上がり３のときに立ち下がりゼロの
ときに立ち上がるデューティが７５％のＰＷＭ信号Ｓ２
１Ａにこのパルス幅変調増幅器３１を介して変換され、
この信号Ｓ２０のＰＣＭ符号化値が０のときには、遅延
カウントパルスＳＥがゼロの位置で立ち上がり２の位置
で立ち下がりゼロの位置で立ち上がるデューティが５０
％のＰＷＭ信号Ｓ２１Ｂにこのパルス幅変調増幅器３１
を介して変換され、そしてこの信号Ｓ２０のＰＣＭ符号
化値が−１ときには、カウントパルスＳＤがゼロの位置
で立ち上がり１の位置で立ち下がりゼロの位置で立ち上
がるデューティが２５％のＰＷＭ信号Ｓ２１Ｃにこのパ
ルス幅変調増幅器３１を介して変換された図２Ｈに示さ
れているＰＷＭ信号Ｓ２１がパルス幅変調増幅器３１の
一方の出力側から出力され、同時にこのＰＷＭ信号Ｓ２
１に対して２の補数の関係にある、図２Ｉに示されてい
るＰＷＭ信号Ｓ２２がパルス幅変調増幅器２１の他方の
出力側から出力される。

【００５５】このＰＷＭ信号Ｓ２１がラインバッファ３
２Ａを介して入力３３Ａを通じてプリドライバ部３３に
入力され、このドライバ部３３を介して第１のパワーＭ
ＯＳＦＥＴ３４Ａをスイッチング駆動するに最適な信号
とされ、出力３３Ｃを通じてパワーＭＯＳＦＥＴ３４Ａ
のゲートに入力されてこのパワーＭＯＳＦＥＴ３４Ａが
スイッチング駆動される。一方このＰＷＭ信号Ｓ２１が
インバータ３２Ｂを介して位相反転された後、入力３３
Ｂを通じてプリドライバ部３３に入力され、このドライ
バ部３３を介して第２のパワーＭＯＳＦＥＴ３４Ｂをス
イッチング駆動するに最適な信号とされ、出力３３Ｄを
通じてこのパワーＭＯＳＦＥＴ３４Ｂのゲートに入力さ
れパワーＭＯＳＦＥＴ３４Ｂがスイッチング駆動され
る。

【００５６】一方このＰＷＭ信号Ｓ２２がラインバッフ
ァ５２Ａを介して入力５３Ａを通じてプリドライバ部５
３に入力され、このドライバ部５３を介して第１のパワ
ーＭＯＳＦＥＴ５４Ａをスイッチング駆動するに最適な
信号とされ、出力５３Ｃを通じてパワーＭＯＳＦＥＴ５
４Ａのゲートに入力されこのパワーＭＯＳＦＥＴ５４Ａ
がスイッチング駆動される。一方このＰＷＭ信号Ｓ２２
がインバータ５２Ｂを介して位相反転された後、入力５
３Ｂを通じてプリドライバ部５３に入力され、このドラ
イバ部５３を介して第２のパワーＭＯＳＦＥＴ５４Ｂを
スイッチング駆動するに最適な信号とされ、出力５３Ｄ
を通じてパワーＭＯＳＦＥＴ５４Ｂのゲートに入力され
このパワーＭＯＳＦＥＴ５４Ｂがスイッチング駆動され
る。

【００５７】したがって電力増幅部３４の接続部３４Ｃ
からこのＰＷＭ信号Ｓ２１の信号波形の変化に同期して
同様に変化する信号波形を有したＰＷＭ電力信号Ｓ２３
が出力され、電力増幅部４４の接続部５４Ｃからはこの
ＰＷＭ信号Ｓ２２の変化に同期して同様に変化する信号
波形を有したＰＷＭ電力信号Ｓ２４が出力され、これら
接続部３４Ｃと接続部５４Ｃの間には、ＰＣＭ信号Ｓ２
０の信号レベルが図２Ｂに示した如く変化することに応
じて、図２Ｉに示した状態で変化するＰＷＭ電力信号
（Ｓ２３−Ｓ２４）が生成される。

【００５８】よってこのＰＷＭ電力信号Ｓ２３をローパ
スフィルタ３５に入力し、このフィルタ３５を介してこ
の電力信号Ｓ２３からクロック信号ＳＣの周波数及びこ
のクロック信号ＳＣの周波数の整数倍の周期で現れる変
調波成分を除去することにより、ＰＷＭ電力信号Ｓ２３
をアナログ電力信号に復調して、このアナログ電力信号
をスピーカ部３７の一方側の信号入力に供給する。一方
このＰＷＭ電力信号Ｓ２４をローパスフィルタ５５に入
力し、このフィルタ５５を介してこの電力信号Ｓ２４か
らクロック信号ＳＣの周波数及びこのクロック信号ＳＣ
の周波数の整数倍の周期で現れる変調波成分を除去する
ことにより、ＰＷＭ電力信号Ｓ２４をアナログ電力信号
に復調して、このアナログ電力信号をスピーカ部３７の
他方側の信号入力に供給することにより、図２Ｉ示した
ＰＷＭ電力信号Ｓ２３とＰＷＭ電力信号Ｓ２４の差の成
分から右チャンネル信号Ｓ２０の変化を音響信号として
再生することができる。

【００５９】すなわち図１例によれば、図２Ｄ、Ｅ、Ｈ
及びＩから明らかなように、信号Ｓ２３及びＳ２４の夫
々の固定エッジＫの位置がクロック信号ＳＣの位置に対
して所定の遅延量φだけ遅延させていることにより、信
号Ｓ２１及びＳ２４の固定エッジＫの夫々位置と信号Ｓ
１３と信号Ｓ１４の夫々の位置が時間的にずれた状態と
なされている点を特徴としている。このことは電力増幅
部２４の第１のパワーＭＯＳＦＥＴ２４Ａ及び電力増幅
部４４の第１のパワーＭＯＳＦＥＴ４４Ａの夫々がオフ
状態からオン状態になり、電源部３０からの電力供給が
立ち上がる状態と、電力増幅部３４の第１のパワーＭＯ
ＳＦＥＴ３４Ａ及び電力増幅部５４の第１のパワーＭＯ
ＳＦＥＴ５４Ａの夫々がオフ状態からオン状態になるタ
イミングが一致しない状態に保たれていることになる。

【００６０】したがって図１例によれば、上述の如くパ
ワーＭＯＳＦＥＴがオフ状態からオン状態にスイッチン
グされるときの電力供給の急激な立ち上がりのタイミン
グが分散された状態になるようにしたので、電力供給状
態の急激な変化が緩和され電源供給状態が安定になりこ
のスイッチング時の波形が改善され、また電力供給状態
のピーク値が下がる分＋Ｖｃｃ電源供給回線及び電源部
−Ｖｃｃに対する帰線（グランドアース）からの不要輻
射妨害が低減され、スピーカ部２７（３７）に供給され
る電力信号の信号歪率が改善される利点がある。

【００６１】図３は本発明の実施の形態の他の例の要部
を示す。この図３につき説明するに、この図３におい
て、図１に対応する部分には同一の符号を付与して、そ
の詳細説明は省略する。

【００６２】この図３例においては、図１におけるパル
ス幅変調増幅器２１をパルス密度変調器（以下の説明で
はＰＤＭ変調器と称する）２９ａにより構成し、パルス
幅変調増幅器３１をＰＤＭ変調器３９により構成し、カ
ウンタ部２９を省略してクロック信号ＳＣを直接ＰＤＭ
変調器２９ａに供給し、このクロック信号ＳＣを遅延回
路３８を介してＰＤＭ変調器３９に供給するように構成
したものであり、その他は図１例と同様に構成したもの
である。

【００６３】ＰＤＭ変調器２９ａ，３９は、入力信号レ
ベルを“０”と“１”の頻度に変換する。すなわち、入
力信号レベルが正であれば、“１”の頻度が５０％以上
になり、入力信号レベルが負であれば、“０”の頻度が
５０％以上になる。また、レベルが大きいほど、“１”
の頻度が高くなる。

【００６４】図３に示されたＤクラス電力増幅器２０の
例の動作について、図４に示した信号波形図を参照して
説明する。

【００６５】図３に示されたＤクラス電力増幅器２０の
例の動作の一例として、図３の信号入力端２１Ａにデジ
タル符号化信号またはアナログ信号形態の左チャンネル
信号Ｓ１０が入力され、信号入力端３１Ａにデジタル符
号化信号またはアナログ信号形態の右チャンネル信号Ｓ
２０が入力された場合について説明する。

【００６６】図４Ａに示すクロック信号発生器２８で生
成された周期ｔのクロック信号ＳＣは、ＰＤＭ変調器２
０ａに入力される。デジタル符号化信号、またはアナロ
グ信号によって表わされる入力信号Ｓ１０は、ＰＤＭ変
調器２９ａにより図４Ｂに示すようなクロック信号ＳＣ
に同期したＰＤＭ信号Ｓ１１に変換される。図４ＢはＰ
ＤＭ変調器２９ａの出力が例えば“０”，“１”，
“０”，“１”，“１”と変化したときの時間波形を示
している。

【００６７】すなわちこの信号Ｓ１１が１のときには、
図４Ｂに示されるが如く周期ｔにわたって＋１の信号Ｓ
１１Ａに、この変調器２９ａを介して変換され、信号Ｓ
１１の値が０のときには、周期ｔにわたって０の信号Ｓ
１１Ｂにこの変調器２９ａを介して変換され一方の出力
側から出力され、同時に、図４Ｃに示されているように
このＰＤＭ信号Ｓ１１に対して、反転ＰＤＭ信号出力Ｓ
１２が、他方の出力側から出力される。

【００６８】したがって電力増幅部２４の接続部２４Ｃ
からは、図４Ｂに示したＰＤＭ信号Ｓ１１の信号波形の
変化に同期して同様に変化する信号波形を有したＰＤＭ
電力信号Ｓ１３が出力され、電力増幅部４４の接続部４
４Ｃからは図２Ｅに示したＰＤＭ信号Ｓ１２の信号波形
の変化に同期して同様に変化する信号波形を有したＰＤ
Ｍ電力信号Ｓ１４が出力される。よってこれら接続部２
４Ｃと接続部４４Ｃの間には、図４Ｄに示した状態で変
化するＰＤＭ電力信号（Ｓ１３−Ｓ１４）が生成され
る。

【００６９】よってこのＰＤＭ電力信号Ｓ１３をローパ
スフィルタ２５に入力し、このフィルタ２５を介してク
ロック信号ＳＣの周波数及びこのクロック信号ＳＣの周
波数の整数倍の周期で現れる変調波成分を除去して、こ
の電力信号Ｓ１３をアナログ電力信号に復調し、このア
ナログ電力信号成分をスピーカ部２７の一方側の信号入
力に供給する。一方このＰＤＭ電力信号Ｓ１４をローパ
スフィルタ４５に入力し、このフィルタ４５を介してク
ロック信号ＳＣの周波数及びこのクロック信号ＳＣの周
波数の整数倍の周期で現れる変調波成分を除去して、こ
の電力信号Ｓ１４をアナログ電力信号に復調し、このア
ナログ電力信号をスピーカ部２７の他方側の信号入力に
供給することにより、図４Ｄに示したＰＤＭ電力信号Ｓ
１３とＰＤＭ電力信号Ｓ１４の差の成分から、左チャン
ネル信号Ｓ１０の変化が音響信号として再生される。

【００７０】次に図３の信号入力端子３１Ａにデジタル
符号化信号またはアナログ信号形態の右チャンネル信号
Ｓ２０が入力された場合について説明する。

【００７１】図４Ａに示すクロック信号発生器２８で生
成された周期ｔのクロック信号ＳＣは、信号遅延回路３
８に入力され、この遅延回路３８を介して所定時間φだ
け遅延させた図４Ｅに示す遅延クロック信号ＳＤを得、
この遅延信号ＳＤがＰＤＭ変調器３９に入力される。デ
ジタル符号化信号、またはアナログ信号によって表わさ
れる入力信号Ｓ２０は、ＰＤＭ変調器３９により図４Ｆ
に示すようなクロック信号ＳＤに同期したＰＤＭ信号Ｓ
２１に変換される。図４ＦはＰＤＭ変調器３９の出力が
例えば“０”，“１”，“０”，“１”，“０”と変化
したときの時間波形を示している。

【００７２】すなわちこの信号Ｓ２１が“１”のときに
は、図４Ｆに示されるが如く周期ｔにわたって＋１の信
号Ｓ２１Ａに、この変調器３９を介して変換され、信号
Ｓ２１の値が０のときには、周期ｔにわたって“０”の
信号Ｓ２１Ｂにこの変調器２９ａを介して変換され一方
の出力側から出力され、同時に、図４Ｇに示されている
ようにこのＰＤＭ信号Ｓ２１に対して、反転ＰＤＭ信号
出力Ｓ２２が、他方の出力側から出力される。

【００７３】したがって電力増幅部３４の接続部３４Ｃ
からこのＰＤＭ信号Ｓ２１の信号波形の変化に同期して
同様に変化する信号波形を有したＰＤＭ電力信号Ｓ２３
が出力され、電力増幅部４４の接続部５４Ｃからはこの
ＰＤＭ信号Ｓ２２の変化に同期して同様に変化する信号
波形を有したＰＤＭ電力信号Ｓ２４が出力され、これら
接続部３４Ｃと接続部５４Ｃの間には、図４Ｈに示した
状態で変化するＰＤＭ電力信号（Ｓ２３−Ｓ２４）が生
成される。

【００７４】よってこのＰＤＭ電力信号Ｓ２３をローパ
スフィルタ３５に入力し、このフィルタ３５を介してこ
の電力信号Ｓ２３からクロック信号ＳＣの周波数及びこ
のクロック信号ＳＣの周波数の整数倍の周期で現れる変
調波成分を除去することにより、ＰＤＭ電力信号Ｓ２３
をアナログ電力信号に復調して、このアナログ電力信号
をスピーカ部３７の一方側の信号入力に供給する。一方
このＰＤＭ電力信号Ｓ２４をローパスフィルタ５５に入
力し、このフィルタ５５を介してこの電力信号Ｓ２４か
らクロック信号ＳＣの周波数及びこのクロック信号ＳＣ
の周波数の整数倍の周期で現れる変調波成分を除去する
ことにより、ＰＤＭ電力信号Ｓ２４をアナログ電力信号
に復調して、このアナログ電力信号をスピーカ部３７の
他方側の信号入力に供給することにより、図４Ｈに示し
たＰＤＭ電力信号Ｓ２３とＰＤＭ電力信号Ｓ２４の差の
成分から右チャンネル信号Ｓ２０の変化を音響信号とし
て再生することができる。斯かる図３例においても、上
述図１例と同様の作用効果が得られることは容易に理解
できよう。

【００７５】図１例、図３例においては、を左チャンネ
ル電力増幅器２０Ｌ及び右チャンネル電力増幅器２０Ｒ
の負荷としてスピーカ部を設けた例を説明したが、この
誘導電動機を負荷とし、信号Ｓ１０、Ｓ２０をこの誘導
電動機を駆動するデジタル符号化信号またはアナログ信
号とした例に本発明を適用してもよい。この場合におい
ても、図１、図２例同様の作用効果が得られることは容
易に理解できよう。

【００７６】また図１例、図３例においては、Ｄクラス
電力増幅器２０の構成を左チャンネル電力増幅器２０Ｌ
及び右チャンネル電力増幅器２０Ｒの２チャンネルで構
成する如く述べたが、この右チャンネル電力増幅器２０
Ｒを左右チャンネルの他に、センターチャンネル、後左
右２チャンネル及び低周波数領域の再生チャンネルの６
チャンネル、或いはそれ以上の多チャンネルで構成した
例に本発明を適用してもよい。この場合においても、図
１、図２例同様の作用効果が得られることは容易に理解
できよう。

【００７７】また本発明は上述例に限ることなく本発明
の要旨を逸脱することなくその他種々の構成が採り得る
ことは勿論である。

【００７８】

【発明の効果】本発明によれば、一対のスイッチング増
幅器のうちの一方のスイッチング増幅器がオフ状態から
オン状態にスイッチングされるときとは異なる時点で、
他方のスイッチング増幅器がオフ状態からオン状態にス
イッチングされる状態することにより、これら増幅器に
対する電力供給のこのスイッチング時の急激な立ち上げ
状態が緩和された状態になり、電源供給状態が安定化さ
れる。

【図面の簡単な説明】

【図１】本発明スイッチング増幅装置の実施の形態をＤ
クラス電力増幅器に適用した例を示す回路ブロック図で
ある。

【図２】この電力増幅器の動作を説明する信号波形図で
ある。

【図３】本発明スイッチング増幅装置の実施の形態をＤ
クラス電力増幅器に適用した他の例を示す回路ブロック
図である。

【図４】図３の動作を説明する信号波形図である。

【図５】従来のＤクラス電力増幅器の形態を示す回路ブ
ロック図である。

【図６】この従来のＤクラス電力増幅器の動作を説明す
る信号波形図である。

【符号の説明】

２４・・・・・・電力増幅部、２４Ａ・・・・・・第１のパワーＭＯ
ＳＦＥＴ、３０・・・・・・電源部、３４・・・・・・電力増幅部、
３４Ａ・・・・・・第１のパワーＭＯＳＦＥＴ、４４・・・・・・電
力増幅部、４４Ａ・・・・・・第１のパワーＭＯＳＦＥＴ、５
４・・・・・・電力増幅部、５４Ａ・・・・・・第１のパワーＭＯＳ
ＦＥＴ

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5J090 AA02 AA19 AA41 AA66 CA05 CA51 FA19 HA10 HA29 HA32 HA33 KA03 KA04 KA15 KA32 KA35 KA42 KA47 KA62 MA09 MA21 SA05 TA01 TA06 5J091 AA02 AA19 AA41 AA66 CA05 CA51 FA19 HA10 HA29 HA32 HA33 KA03 KA04 KA15 KA32 KA35 KA42 KA47 KA62 MA09 MA21 SA05 TA01 TA06 UW01 UW10 5J092 AA02 AA19 AA41 AA66 CA05 CA51 FA19 FR15 HA10 HA29 HA32 HA33 KA03 KA04 KA15 KA32 KA35 KA42 KA47 KA62 MA09 MA21 SA05 TA01 TA06

Claims (4)

【特許請求の範囲】
1. 【請求項１】 一対の固定エッジと当該一対の固定エッ
   ジの間において入力信号のレベルに応じて位置変調され
   たパルス幅変調信号によりスイッチングされる複数の電
   力増幅段を有するスイッチング増幅装置であって、前記
   複数の電力増幅段のうちの少なくとも任意の一対の電力
   増幅段の間において、前記固定エッジの位置を相対的に
   異なる位置に設定したことを特徴とするスイッチング増
   幅装置。
2. 【請求項２】 前記請求項１記載のスイッチング増幅装
   置において、前記一対の電力増幅段はブリッジ接続され
   た状態で負荷に対して電力を供給できるように接続され
   ていることを特徴とするスイッチング増幅装置。
3. 【請求項３】 前記請求項１記載のスイッチング増幅装
   置において、前記入力信号のレベルに応じて位置変調さ
   れたパルス幅変調信号の生成手段としてパルス幅変調手
   段を設けたことを特徴とするスイッチング増幅装置。
4. 【請求項４】 前記請求項１記載のスイッチング増幅装
   置において、前記入力信号のレベルに応じて位置変調さ
   れたパルス幅変調信号の生成手段としてパルス密度変調
   手段を設けたことを特徴とするスイッチング増幅装置。