JP2002158544A - デジタルパワーアンプ - Google Patents
デジタルパワーアンプInfo
- Publication number
- JP2002158544A JP2002158544A JP2000351374A JP2000351374A JP2002158544A JP 2002158544 A JP2002158544 A JP 2002158544A JP 2000351374 A JP2000351374 A JP 2000351374A JP 2000351374 A JP2000351374 A JP 2000351374A JP 2002158544 A JP2002158544 A JP 2002158544A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- power
- pwm
- waveform
- digital
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】
【課題】 デジタルパワーアンプの出力信号に生じる信
号歪み成分を減少する。 【解決手段】 デジタル信号Ｓ６を２の補数の関係にあ
る２つの片側ＰＷＭ信号Ｓ７、Ｓ８に変換するＰＷＭ手
段２と、これら片側ＰＷＭ信号の一方のＰＷＭ信号によ
りスイッチング制御される第１の電力スイッチング手段
３の出力側と、これら片側ＰＷＭ信号の他方のＰＷＭ信
号によりスイッチング制御される第２の電力スイッチン
グ手段４の出力側の間に負荷手段５、６及び７を接続し
たことにより、この負荷手段に出力されるパワー信号の
信号歪み成分を十分に減少させる。
号歪み成分を減少する。 【解決手段】 デジタル信号Ｓ６を２の補数の関係にあ
る２つの片側ＰＷＭ信号Ｓ７、Ｓ８に変換するＰＷＭ手
段２と、これら片側ＰＷＭ信号の一方のＰＷＭ信号によ
りスイッチング制御される第１の電力スイッチング手段
３の出力側と、これら片側ＰＷＭ信号の他方のＰＷＭ信
号によりスイッチング制御される第２の電力スイッチン
グ手段４の出力側の間に負荷手段５、６及び７を接続し
たことにより、この負荷手段に出力されるパワー信号の
信号歪み成分を十分に減少させる。
Description
【０００１】
【発明の属する技術分野】本発明は、電力増幅段をスイ
ッチング制御するようにした場合に適用して好適なＤ級
増幅器で構成されたデジタルパワーアンプに関する。
ッチング制御するようにした場合に適用して好適なＤ級
増幅器で構成されたデジタルパワーアンプに関する。
【０００２】
【従来の技術】従来、一般にＤ級増幅（class D amplif
ication ）と呼称される信号増幅器が、特に可聴周波数
（audio frequency ）帯域信号の信号増幅器の一形態と
して知られている。このＤ級増幅器の典型的な一例とし
ては、図２Ａに示した如く、パルス幅変調増幅器（puls
e width modulation amplifier）２で信号入力端１に入
力された可聴周波数帯域のデジタル信号Ｓ１の信号レベ
ルの変化をパルス幅方向の変化で表したＰＷＭ（pulse
width modulation）信号Ｓ２に変換し、この信号Ｓ２及
びこの信号Ｓ２と負の関係にある波形のＰＷＭ信号Ｓ３
がこのパルス幅変調増幅器２で生成される。
ication ）と呼称される信号増幅器が、特に可聴周波数
（audio frequency ）帯域信号の信号増幅器の一形態と
して知られている。このＤ級増幅器の典型的な一例とし
ては、図２Ａに示した如く、パルス幅変調増幅器（puls
e width modulation amplifier）２で信号入力端１に入
力された可聴周波数帯域のデジタル信号Ｓ１の信号レベ
ルの変化をパルス幅方向の変化で表したＰＷＭ（pulse
width modulation）信号Ｓ２に変換し、この信号Ｓ２及
びこの信号Ｓ２と負の関係にある波形のＰＷＭ信号Ｓ３
がこのパルス幅変調増幅器２で生成される。
【０００３】そしてＮチャンネルパワーＭＯＳＦＥＴ素
子４のソースとＮチャンネルパワーＭＯＳＦＥＴ素子５
のドレインの間を接続し直列に接続されたこのパワーＭ
ＯＳＦＥＴ素子４のドレイン側を電源Ｖｃｃに接続し、
このパワーＭＯＳＦＥＴ素子５のソース側を接地して電
力スイッチング回路部３を構成し、このパワーＭＯＳＦ
ＥＴ素子４のゲートにこのＰＷＭ信号Ｓ２を供給してス
イッチングし、このパワーＭＯＳＦＥＴ素子５のゲート
にこのＰＷＭ信号Ｓ３を供給してスイッチングして、パ
ワーＭＯＳＦＥＴ素子４のソースとパワーＭＯＳＦＥＴ
素子５のドレインの間のこの接続点から、このＰＷＭ信
号Ｓ２及びＰＷＭ信号Ｓ３のパルス幅方向の変化に応じ
てスイッチングされて生成されたＰＷＭ波形の電力スイ
ッチング信号Ｓ４が電力スイッチング回路部３から出力
される。
子４のソースとＮチャンネルパワーＭＯＳＦＥＴ素子５
のドレインの間を接続し直列に接続されたこのパワーＭ
ＯＳＦＥＴ素子４のドレイン側を電源Ｖｃｃに接続し、
このパワーＭＯＳＦＥＴ素子５のソース側を接地して電
力スイッチング回路部３を構成し、このパワーＭＯＳＦ
ＥＴ素子４のゲートにこのＰＷＭ信号Ｓ２を供給してス
イッチングし、このパワーＭＯＳＦＥＴ素子５のゲート
にこのＰＷＭ信号Ｓ３を供給してスイッチングして、パ
ワーＭＯＳＦＥＴ素子４のソースとパワーＭＯＳＦＥＴ
素子５のドレインの間のこの接続点から、このＰＷＭ信
号Ｓ２及びＰＷＭ信号Ｓ３のパルス幅方向の変化に応じ
てスイッチングされて生成されたＰＷＭ波形の電力スイ
ッチング信号Ｓ４が電力スイッチング回路部３から出力
される。
【０００４】そして更にこの電力スイッチング信号Ｓ４
をチョークコイル７とコンデンサ８で構成されたローパ
ス型周波数フィルタ部６を介して、この電力スイッチン
グ信号Ｓ４からデジタル信号Ｓ１に対応した可聴周波数
帯域アナログ電力信号Ｓ５が復調され、この復調された
アナログ電力信号Ｓ５がスピーカ９に供給され、この可
聴周波数帯域アナログ電力信号Ｓ５が再生される。
をチョークコイル７とコンデンサ８で構成されたローパ
ス型周波数フィルタ部６を介して、この電力スイッチン
グ信号Ｓ４からデジタル信号Ｓ１に対応した可聴周波数
帯域アナログ電力信号Ｓ５が復調され、この復調された
アナログ電力信号Ｓ５がスピーカ９に供給され、この可
聴周波数帯域アナログ電力信号Ｓ５が再生される。
【０００５】またこの電力スイッチング信号Ｓ４のこの
ＰＷＭ変調波形として代表的なものとして、図２Ｂに示
した片側ＰＷＭ変調波形と図２Ｃに示した両側ＰＷＭ変
調波形とがある。
ＰＷＭ変調波形として代表的なものとして、図２Ｂに示
した片側ＰＷＭ変調波形と図２Ｃに示した両側ＰＷＭ変
調波形とがある。
【０００６】図２Ｂに1Bで示した波形は、このデジタル
パワーアンプがミューティング状態に操作された時のＰ
ＷＭ信号Ｓ４の片側ＰＷＭ波形を表し、2Bで示した波形
は、デジタル信号Ｓ１の信号レベルが０からプラス方向
に増加する方向に変化した時のＰＷＭ信号Ｓ４の片側Ｐ
ＷＭ波形の変化を示し、そして3Bに示した波形は、この
信号Ｓ１の信号レベルが０からマイナス方向に減少する
方向に変化した時のＰＷＭ信号Ｓ４の片側ＰＷＭ波形の
変化を示したものである。
パワーアンプがミューティング状態に操作された時のＰ
ＷＭ信号Ｓ４の片側ＰＷＭ波形を表し、2Bで示した波形
は、デジタル信号Ｓ１の信号レベルが０からプラス方向
に増加する方向に変化した時のＰＷＭ信号Ｓ４の片側Ｐ
ＷＭ波形の変化を示し、そして3Bに示した波形は、この
信号Ｓ１の信号レベルが０からマイナス方向に減少する
方向に変化した時のＰＷＭ信号Ｓ４の片側ＰＷＭ波形の
変化を示したものである。
【０００７】図２Ｃに1Cで示した波形は、このデジタル
パワーアンプがミューティング状態に操作された時のＰ
ＷＭ信号Ｓ４の両側ＰＷＭ波形を表し、2Cで示した波形
は、この信号Ｓ１の信号レベルが０からプラス方向に増
加する方向に変化した時のＰＷＭ信号Ｓ４の両側ＰＷＭ
波形の変化を示し、そして３Ｃで示した波形は、この信
号Ｓ１の信号レベルが０からマイナス方向に減少する方
向に変化した時のＰＷＭ信号Ｓ４の両側ＰＷＭ波形の変
化を示したものである。
パワーアンプがミューティング状態に操作された時のＰ
ＷＭ信号Ｓ４の両側ＰＷＭ波形を表し、2Cで示した波形
は、この信号Ｓ１の信号レベルが０からプラス方向に増
加する方向に変化した時のＰＷＭ信号Ｓ４の両側ＰＷＭ
波形の変化を示し、そして３Ｃで示した波形は、この信
号Ｓ１の信号レベルが０からマイナス方向に減少する方
向に変化した時のＰＷＭ信号Ｓ４の両側ＰＷＭ波形の変
化を示したものである。
【０００８】なお図２Ｂ及び２Ｃにおいて、矢印→はこ
れらの変化の方向を示し、記号ｔはＰＷＭ信号Ｓ４の波
形の夫々の繰り返し周期を示し、この繰り返し周期ｔは
常に一定である。
れらの変化の方向を示し、記号ｔはＰＷＭ信号Ｓ４の波
形の夫々の繰り返し周期を示し、この繰り返し周期ｔは
常に一定である。
【０００９】
【発明が解決しようとする課題】しかしながら、この図
２Ｂに示されたＰＷＭ信号Ｓ４の波形は、デジタル信号
Ｓ１の信号レベルの変化と共に非対称に変化するため、
このような信号波形の変化と共にＰＷＭ信号Ｓ４の信号
波形の時間重心位置（立ち上っている区間の波形中心位
置）が変化することが原因で、ローパス型周波数フィル
タ部６においてこの電力スイッチング信号Ｓ４から復調
された可聴周波数帯域アナログ電力信号Ｓ５に含まれる
歪み成分が多いという課題があった。
２Ｂに示されたＰＷＭ信号Ｓ４の波形は、デジタル信号
Ｓ１の信号レベルの変化と共に非対称に変化するため、
このような信号波形の変化と共にＰＷＭ信号Ｓ４の信号
波形の時間重心位置（立ち上っている区間の波形中心位
置）が変化することが原因で、ローパス型周波数フィル
タ部６においてこの電力スイッチング信号Ｓ４から復調
された可聴周波数帯域アナログ電力信号Ｓ５に含まれる
歪み成分が多いという課題があった。
【００１０】またこの図２Ｃに示されたＰＷＭ信号Ｓ４
の波形は、デジタル信号Ｓ１の信号レベルの変化と共に
両側に変化するので、この信号波形の時間重心位置が変
化する問題が解決されている。しかしながら、図２Ｂに
示された波形と図２Ｃに示された波形を比較すると明ら
かなように、図２Ｃに示された波形の変化範囲が、図２
Ｂのそれに比較して半分になるため、パルス幅分解能が
半分になるうえ、この歪み成分を理論的にも完全に押さ
えることができないという課題があった。
の波形は、デジタル信号Ｓ１の信号レベルの変化と共に
両側に変化するので、この信号波形の時間重心位置が変
化する問題が解決されている。しかしながら、図２Ｂに
示された波形と図２Ｃに示された波形を比較すると明ら
かなように、図２Ｃに示された波形の変化範囲が、図２
Ｂのそれに比較して半分になるため、パルス幅分解能が
半分になるうえ、この歪み成分を理論的にも完全に押さ
えることができないという課題があった。
【００１１】更にまたこのＰＷＭ信号Ｓ４を、図２Ｂに
示された片側ＰＷＭ波形として生成した場合、或いは図
２Ｃに示された両側ＰＷＭ波形として生成した場合の夫
々において、特に電力スイッチング回路部３のスイッチ
ング素子をパワーＭＯＳＦＥＴ素子で構成した場合、こ
のパワーＭＯＳＦＥＴ素子のスイッチング特性上、スイ
ッチング波形のポジティブエッジ側の立ち上がり時間
（rise time ）とネガティブエッジ側の立下り時間（fa
ll time ）に差があることが原因で、この可聴周波数帯
域アナログ電力信号Ｓ５に信号歪みを生じるという課題
があった。
示された片側ＰＷＭ波形として生成した場合、或いは図
２Ｃに示された両側ＰＷＭ波形として生成した場合の夫
々において、特に電力スイッチング回路部３のスイッチ
ング素子をパワーＭＯＳＦＥＴ素子で構成した場合、こ
のパワーＭＯＳＦＥＴ素子のスイッチング特性上、スイ
ッチング波形のポジティブエッジ側の立ち上がり時間
（rise time ）とネガティブエッジ側の立下り時間（fa
ll time ）に差があることが原因で、この可聴周波数帯
域アナログ電力信号Ｓ５に信号歪みを生じるという課題
があった。
【００１２】本発明は、かかる従来の課題に鑑みてなさ
れたものであり、可聴周波数帯域のデジタル信号をお互
いに２の補数（2's complement）の関係にある２つの片
側ＰＷＭ信号を使用して上記課題を解決することを目的
としている。
れたものであり、可聴周波数帯域のデジタル信号をお互
いに２の補数（2's complement）の関係にある２つの片
側ＰＷＭ信号を使用して上記課題を解決することを目的
としている。
【００１３】
【課題を解決するための手段】上述したような課題等を
解決し、上記目的を達成するために。本発明の請求項１
記載のデジタルパワーアンプは、電力増幅段をスイッチ
ング制御するようにしたデジタルパワーアンプであっ
て、入力信号を２の補数の関係にある２つの片側ＰＷＭ
信号に変換するＰＷＭ手段と、この２つの片側ＰＷＭ信
号の一方のＰＷＭ信号によりスイッチング制御される第
１の電力スイッチング手段と、この２つの片側ＰＷＭ信
号の他方のＰＷＭ信号によりスイッチング制御される第
２の電力スイッチング手段とにより、これら第１の電力
スイッチング手段の出力側と前記第２の電力スイッチン
グ手段の出力側の間に接続された負荷手段に出力信号を
供給するようにしたことを特徴としている。
解決し、上記目的を達成するために。本発明の請求項１
記載のデジタルパワーアンプは、電力増幅段をスイッチ
ング制御するようにしたデジタルパワーアンプであっ
て、入力信号を２の補数の関係にある２つの片側ＰＷＭ
信号に変換するＰＷＭ手段と、この２つの片側ＰＷＭ信
号の一方のＰＷＭ信号によりスイッチング制御される第
１の電力スイッチング手段と、この２つの片側ＰＷＭ信
号の他方のＰＷＭ信号によりスイッチング制御される第
２の電力スイッチング手段とにより、これら第１の電力
スイッチング手段の出力側と前記第２の電力スイッチン
グ手段の出力側の間に接続された負荷手段に出力信号を
供給するようにしたことを特徴としている。
【００１４】上述のように構成したことにより、本発明
の請求項１記載のデジタルパワーアンプでは、この負荷
手段に出力される可聴周波数帯域のパワー信号の信号歪
み成分を十分に減少することができる。
の請求項１記載のデジタルパワーアンプでは、この負荷
手段に出力される可聴周波数帯域のパワー信号の信号歪
み成分を十分に減少することができる。
【００１５】
【発明の実施の形態】以下、本発明の実施の形態を図面
を参照して説明する。図１は本発明実施の一例を示すも
ので、デジタルパワーアンプの一具体例を示すＤ級増幅
器に本発明を適用したものである。
を参照して説明する。図１は本発明実施の一例を示すも
ので、デジタルパワーアンプの一具体例を示すＤ級増幅
器に本発明を適用したものである。
【００１６】まず、このＤ級電力増幅器の一例について
説明する。図１はＤ級電力増幅器の要部を示したブロッ
ク図で、このＤ級電力増幅器１はパルス幅変調増幅器
（pulse width modulation amplifier）２、第１の電力
スイッチング回路部３、第２の電力スイッチング回路部
４、第１の電力ＬＰＦ部５、第２の電力ＬＰＦ部６及び
音響再生手段であるスピーカ部７により構成されてい
る。また１Ａは信号入力端子である。
説明する。図１はＤ級電力増幅器の要部を示したブロッ
ク図で、このＤ級電力増幅器１はパルス幅変調増幅器
（pulse width modulation amplifier）２、第１の電力
スイッチング回路部３、第２の電力スイッチング回路部
４、第１の電力ＬＰＦ部５、第２の電力ＬＰＦ部６及び
音響再生手段であるスピーカ部７により構成されてい
る。また１Ａは信号入力端子である。
【００１７】信号入力端子１Ａに入力された可聴周波数
帯域のデジタル信号（digital audio signal）Ｓ６が、
パルス幅変調増幅器１に入力され、このパルス幅変調増
幅器１を介してこのデジタル信号Ｓ６の信号レベルに応
じて変調された第１のＰＷＭ（pulse width modulatio
n）信号Ｓ７及びこの信号Ｓ７と２の補数（2's complem
ent）の関係になるようにこのデジタル信号Ｓ６の信号
レベルに応じて変調された第２のＰＷＭ信号Ｓ８が生成
され、この第１のＰＷＭ信号Ｓ７が第１の電力スイッチ
ング回路部３に入力され、この第２のＰＷＭ信号Ｓ８が
第２の電力スイッチング回路部４に入力される。
帯域のデジタル信号（digital audio signal）Ｓ６が、
パルス幅変調増幅器１に入力され、このパルス幅変調増
幅器１を介してこのデジタル信号Ｓ６の信号レベルに応
じて変調された第１のＰＷＭ（pulse width modulatio
n）信号Ｓ７及びこの信号Ｓ７と２の補数（2's complem
ent）の関係になるようにこのデジタル信号Ｓ６の信号
レベルに応じて変調された第２のＰＷＭ信号Ｓ８が生成
され、この第１のＰＷＭ信号Ｓ７が第１の電力スイッチ
ング回路部３に入力され、この第２のＰＷＭ信号Ｓ８が
第２の電力スイッチング回路部４に入力される。
【００１８】この第１の電力スイッチング回路部３が、
第１のＰＷＭ信号Ｓ７に応じてスイッチングされた状態
でこの第１の電力スイッチング回路部３を介して生成さ
れた第１のＰＷＭ電力信号Ｓ９が、この第１のＰＷＭ電
力信号Ｓ９のキャリヤ信号成分を除去する周波数特性を
有する第１の電力ＬＰＦ部５に入力され、この第２の電
力スイッチング回路部４が、第２のＰＷＭ信号Ｓ８に応
じてスイッチングされた状態でこの第２の電力スイッチ
ング回路部４を介して生成された第２のＰＷＭ電力信号
Ｓ１０が、この第２のＰＷＭ電力信号Ｓ１０のキャリヤ
信号成分を除去する周波数特性を有する第２の電力ＬＰ
Ｆ部６に入力される。
第１のＰＷＭ信号Ｓ７に応じてスイッチングされた状態
でこの第１の電力スイッチング回路部３を介して生成さ
れた第１のＰＷＭ電力信号Ｓ９が、この第１のＰＷＭ電
力信号Ｓ９のキャリヤ信号成分を除去する周波数特性を
有する第１の電力ＬＰＦ部５に入力され、この第２の電
力スイッチング回路部４が、第２のＰＷＭ信号Ｓ８に応
じてスイッチングされた状態でこの第２の電力スイッチ
ング回路部４を介して生成された第２のＰＷＭ電力信号
Ｓ１０が、この第２のＰＷＭ電力信号Ｓ１０のキャリヤ
信号成分を除去する周波数特性を有する第２の電力ＬＰ
Ｆ部６に入力される。
【００１９】そしてこの第１の電力ＬＰＦ部５を介して
第１のＰＷＭ電力信号Ｓ９から第１の可聴周波数帯域の
電力信号Ｓ１１が分離生成され、この第２の電力ＬＰＦ
部６を介して第２のＰＷＭ電力信号Ｓ１０から第２の可
聴周波数帯域の電力信号Ｓ１２が分離生成され、これら
電力信号Ｓ１１とＳ１２によりスピーカ部７が差動的に
駆動されて音響が再生される。
第１のＰＷＭ電力信号Ｓ９から第１の可聴周波数帯域の
電力信号Ｓ１１が分離生成され、この第２の電力ＬＰＦ
部６を介して第２のＰＷＭ電力信号Ｓ１０から第２の可
聴周波数帯域の電力信号Ｓ１２が分離生成され、これら
電力信号Ｓ１１とＳ１２によりスピーカ部７が差動的に
駆動されて音響が再生される。
【００２０】次に図１Ａに示した、第１の電力スイッチ
ング回路部３、第２の電力スイッチング回路部４夫々の
出力の間に、直列に接続された第１の電力ＬＰＦ部５及
び第２の電力ＬＰＦ部６並びにスピーカ部７を含めた負
荷が接続されて構成されたＢＴＬ（balanced transform
er less ）接続回路において、この負荷に与えられる第
１のＰＷＭ電力信号Ｓ９及び第２のＰＷＭ電力信号Ｓ１
０の夫々のタイミングチャートを図１Ｂ、１Ｃ及び１Ｄ
に示して説明する。なお図１Ｂ、１Ｂ及び１Ｃにおい
て、矢印はこれら各信号波形の変化の方向を示し、記号
ｔは各信号波形の夫々の繰り返し周期を示し、この繰り
返し周期ｔは常に一定である。
ング回路部３、第２の電力スイッチング回路部４夫々の
出力の間に、直列に接続された第１の電力ＬＰＦ部５及
び第２の電力ＬＰＦ部６並びにスピーカ部７を含めた負
荷が接続されて構成されたＢＴＬ（balanced transform
er less ）接続回路において、この負荷に与えられる第
１のＰＷＭ電力信号Ｓ９及び第２のＰＷＭ電力信号Ｓ１
０の夫々のタイミングチャートを図１Ｂ、１Ｃ及び１Ｄ
に示して説明する。なお図１Ｂ、１Ｂ及び１Ｃにおい
て、矢印はこれら各信号波形の変化の方向を示し、記号
ｔは各信号波形の夫々の繰り返し周期を示し、この繰り
返し周期ｔは常に一定である。
【００２１】図１Ｂは信号入力端子１Ａに入力されたデ
ジタル信号Ｓ６の信号レベルがゼロの状態が維持されて
いる場合、即ちＤ級電力増幅器１がミューティング（mu
ting）状態のときのこれら信号Ｓ９及びＳ１０夫々の信
号波形を示し、この場合にはこれら信号Ｓ９とＳ１０の
差は常に０になり、この負荷に与えられる電圧Ｓ９−Ｓ
１０も０になる。
ジタル信号Ｓ６の信号レベルがゼロの状態が維持されて
いる場合、即ちＤ級電力増幅器１がミューティング（mu
ting）状態のときのこれら信号Ｓ９及びＳ１０夫々の信
号波形を示し、この場合にはこれら信号Ｓ９とＳ１０の
差は常に０になり、この負荷に与えられる電圧Ｓ９−Ｓ
１０も０になる。
【００２２】図１Ｃはこのデジタル信号Ｓ６の最大振幅
レベルを±１で表したとき、このデジタル信号Ｓ６の信
号レベルが一例として＋０．８等＋方向に変化する場合
のタイミングチャートを示し、例えば、片側ＰＷＭ波形
信号Ｓ９が＋０．８を表わし、片側ＰＷＭ波形信号Ｓ１
０が−０．８を表わすので、図１Ｃから明らかな如く、
この場合のこれら片側ＰＷＭ波形信号Ｓ９と片側ＰＷＭ
波形信号Ｓ１０の差のパルス信号の時間幅は、このパル
ス信号の時間中心に対して左右両側のパルス幅が対称な
＋方向の両側ＰＷＭ変調波形となる。
レベルを±１で表したとき、このデジタル信号Ｓ６の信
号レベルが一例として＋０．８等＋方向に変化する場合
のタイミングチャートを示し、例えば、片側ＰＷＭ波形
信号Ｓ９が＋０．８を表わし、片側ＰＷＭ波形信号Ｓ１
０が−０．８を表わすので、図１Ｃから明らかな如く、
この場合のこれら片側ＰＷＭ波形信号Ｓ９と片側ＰＷＭ
波形信号Ｓ１０の差のパルス信号の時間幅は、このパル
ス信号の時間中心に対して左右両側のパルス幅が対称な
＋方向の両側ＰＷＭ変調波形となる。
【００２３】図１Ｄはこのデジタル信号Ｓ６の最大振幅
レベルを±１で表したとき、このデジタル信号Ｓ６の信
号レベルが一例として−０．６等−方向に変化する場合
のタイミングチャートを示し、例えば、片側ＰＷＭ波形
信号Ｓ９が−０．６を表わし、片側ＰＷＭ波形信号Ｓ１
０が＋０．６を表わすので、図１Ｄから明らかな如く、
この場合のこれら片側ＰＷＭ波形信号Ｓ９と片側ＰＷＭ
波形信号Ｓ１０の差のパルス信号の時間幅は、このパル
ス信号の時間中心に対して左右両側のパルス幅が対称な
−方向の両側ＰＷＭ変調波形となる。
レベルを±１で表したとき、このデジタル信号Ｓ６の信
号レベルが一例として−０．６等−方向に変化する場合
のタイミングチャートを示し、例えば、片側ＰＷＭ波形
信号Ｓ９が−０．６を表わし、片側ＰＷＭ波形信号Ｓ１
０が＋０．６を表わすので、図１Ｄから明らかな如く、
この場合のこれら片側ＰＷＭ波形信号Ｓ９と片側ＰＷＭ
波形信号Ｓ１０の差のパルス信号の時間幅は、このパル
ス信号の時間中心に対して左右両側のパルス幅が対称な
−方向の両側ＰＷＭ変調波形となる。
【００２４】すなわちこの例によれば、このデジタル信
号Ｓ６の振幅レベルが＋方向或いは−方向の何れの方向
に変化しても信号（Ｓ９−Ｓ１０）の波形は時間軸上左
右対称であり、かつ＋方向と−方向で電圧軸上上下対称
な波形になるため、ＰＷＭ変調に起因する２次歪みが発
生しないという利点がある。
号Ｓ６の振幅レベルが＋方向或いは−方向の何れの方向
に変化しても信号（Ｓ９−Ｓ１０）の波形は時間軸上左
右対称であり、かつ＋方向と−方向で電圧軸上上下対称
な波形になるため、ＰＷＭ変調に起因する２次歪みが発
生しないという利点がある。
【００２５】またこの例においては、これら信号Ｓ９と
Ｓ１０の差のパルス信号の時間幅は、第１のＰＷＭ電力
信号Ｓ９の夫々の立下りエッジのみを基準にして決定さ
れる。したがって、特に電力スイッチング回路部３のス
イッチング素子をパワーＭＯＳＦＥＴ素子で構成した場
合に、このパワーＭＯＳＦＥＴ素子のスイッチング特性
上、スイッチング波形のポジティブエッジ側の立ち上が
り時間（rise time ）とネガティブエッジ側の立下り時
間（fall time ）に差があることが原因で、この可聴周
波数帯域アナログ電力信号Ｓ５に信号歪みを生じるとい
う課題を解決することができる利点がある。なお本例に
おいては、このＤ級電力増幅器１を可聴周波数帯域の信
号の電力増幅器に適用した例として説明した。しかしな
がら本例はこれに限定されることなく、モータの駆動制
御用電力増幅器に適用する等種々の目的で使用される電
力増幅器の制御に適用し得る。
Ｓ１０の差のパルス信号の時間幅は、第１のＰＷＭ電力
信号Ｓ９の夫々の立下りエッジのみを基準にして決定さ
れる。したがって、特に電力スイッチング回路部３のス
イッチング素子をパワーＭＯＳＦＥＴ素子で構成した場
合に、このパワーＭＯＳＦＥＴ素子のスイッチング特性
上、スイッチング波形のポジティブエッジ側の立ち上が
り時間（rise time ）とネガティブエッジ側の立下り時
間（fall time ）に差があることが原因で、この可聴周
波数帯域アナログ電力信号Ｓ５に信号歪みを生じるとい
う課題を解決することができる利点がある。なお本例に
おいては、このＤ級電力増幅器１を可聴周波数帯域の信
号の電力増幅器に適用した例として説明した。しかしな
がら本例はこれに限定されることなく、モータの駆動制
御用電力増幅器に適用する等種々の目的で使用される電
力増幅器の制御に適用し得る。
【００２６】
【発明の効果】以上説明したように、本発明の請求項１
記載の電力増幅段をスイッチング制御するようにしたデ
ジタルパワーアンプによれば、入力信号を２の補数の関
係にある２つの片側ＰＷＭ信号に変換するＰＷＭ手段
と、これら片側ＰＷＭ信号の一方のＰＷＭ信号によりス
イッチング制御される第１の電力スイッチング手段の出
力側と、これら片側ＰＷＭ信号の他方のＰＷＭ信号によ
りスイッチング制御される第２の電力スイッチング手段
の出力側の間に負荷手段を接続したことにより、この負
荷手段に出力される可聴周波数帯域のパワー信号の信号
歪み成分を十分に減少することができる。
記載の電力増幅段をスイッチング制御するようにしたデ
ジタルパワーアンプによれば、入力信号を２の補数の関
係にある２つの片側ＰＷＭ信号に変換するＰＷＭ手段
と、これら片側ＰＷＭ信号の一方のＰＷＭ信号によりス
イッチング制御される第１の電力スイッチング手段の出
力側と、これら片側ＰＷＭ信号の他方のＰＷＭ信号によ
りスイッチング制御される第２の電力スイッチング手段
の出力側の間に負荷手段を接続したことにより、この負
荷手段に出力される可聴周波数帯域のパワー信号の信号
歪み成分を十分に減少することができる。
【図１】本発明のデジタルパワーアンプにかかわるＤ級
増幅器の一例を示したブロック図及びこのＤ級増幅器の
動作を説明する線図である。
増幅器の一例を示したブロック図及びこのＤ級増幅器の
動作を説明する線図である。
【図２】従来のＤ級増幅器の一例を示したブロック図及
びこのＤ級増幅器の動作を説明する線図である。
びこのＤ級増幅器の動作を説明する線図である。
２………パルス幅変調増幅器（pulse width modulation
amplifier）、３………第１の電力スイッチング回路
部、４………第２の電力スイッチング回路部、５………
第１の電力ＬＰＦ部、６………第２の電力ＬＰＦ部、７
………音響再生手段であるスピーカ部、Ｓ６………デジ
タル信号、Ｓ７………第１のＰＷＭ（pulsewidth modul
ation）信号、Ｓ８………第２のＰＷＭ信号
amplifier）、３………第１の電力スイッチング回路
部、４………第２の電力スイッチング回路部、５………
第１の電力ＬＰＦ部、６………第２の電力ＬＰＦ部、７
………音響再生手段であるスピーカ部、Ｓ６………デジ
タル信号、Ｓ７………第１のＰＷＭ（pulsewidth modul
ation）信号、Ｓ８………第２のＰＷＭ信号
───────────────────────────────────────────────────── フロントページの続き (72)発明者 増田 稔彦 東京都品川区北品川６丁目７番35号 ソニ ー株式会社内 Ｆターム(参考） 5J090 AA02 AA24 AA26 AA41 AA66 CA21 FA19 GN01 HA10 HA29 HA33 HA38 KA42 KA53 KA62 SA05 TA01 TA06 5J091 AA02 AA24 AA26 AA41 AA66 CA21 FA19 HA10 HA29 HA33 HA38 KA42 KA53 KA62 SA05 TA01 TA06 UW01 UW08 UW10
Claims (1)
- 【請求項１】 電力増幅段をスイッチング制御するよう
にしたデジタルパワーアンプであって、入力信号を２の
補数の関係にある２つの片側ＰＷＭ信号に変換するＰＷ
Ｍ手段と、 前記２つの片側ＰＷＭ信号の一方のＰＷＭ信号によりス
イッチング制御される第１の電力スイッチング手段と、 前記２つの片側ＰＷＭ信号の他方のＰＷＭ信号によりス
イッチング制御される第２の電力スイッチング手段とを
備え前記第１の電力スイッチング手段の出力側と前記第
２の電力スイッチング手段の出力側の間に接続された負
荷手段に出力信号を供給するようにしたことを特徴とす
るデジタルパワーアンプ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000351374A JP2002158544A (ja) | 2000-11-17 | 2000-11-17 | デジタルパワーアンプ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000351374A JP2002158544A (ja) | 2000-11-17 | 2000-11-17 | デジタルパワーアンプ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002158544A true JP2002158544A (ja) | 2002-05-31 |
Family
ID=18824445
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000351374A Pending JP2002158544A (ja) | 2000-11-17 | 2000-11-17 | デジタルパワーアンプ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002158544A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003152467A (ja) * | 2001-11-19 | 2003-05-23 | Sony Corp | パワーアンプ装置 |
| WO2003044947A1 (en) * | 2001-11-19 | 2003-05-30 | Sony Corporation | Power amplifier |
| WO2004010575A1 (ja) * | 2002-07-18 | 2004-01-29 | Sony Corporation | パワーアンプ装置 |
| EP1530287A1 (en) * | 2003-11-06 | 2005-05-11 | Sony Corporation | Power amplification circuit |
| US7439786B2 (en) | 2003-11-10 | 2008-10-21 | Sony Corporation | Power amplification circuits |
| JP2011234348A (ja) * | 2010-04-29 | 2011-11-17 | Mediatek Singapore Pte Ltd | Ｒｆ−ｄａｃの改善された振幅分解能のための集積回路、通信ユニット及び方法 |
| US11196384B2 (en) | 2019-03-18 | 2021-12-07 | Nec Corporation | Power amplifier |
-
2000
- 2000-11-17 JP JP2000351374A patent/JP2002158544A/ja active Pending
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003044947A1 (en) * | 2001-11-19 | 2003-05-30 | Sony Corporation | Power amplifier |
| JP2003152467A (ja) * | 2001-11-19 | 2003-05-23 | Sony Corp | パワーアンプ装置 |
| US6917242B2 (en) | 2001-11-19 | 2005-07-12 | Sony Corporation | Power amplifier |
| KR100956098B1 (ko) | 2002-07-18 | 2010-05-07 | 소니 주식회사 | 파워앰프장치 |
| WO2004010575A1 (ja) * | 2002-07-18 | 2004-01-29 | Sony Corporation | パワーアンプ装置 |
| JPWO2004010575A1 (ja) * | 2002-07-18 | 2005-11-17 | ソニー株式会社 | パワーアンプ装置 |
| JP4765316B2 (ja) * | 2002-07-18 | 2011-09-07 | ソニー株式会社 | パワーアンプ装置 |
| US7205834B2 (en) * | 2002-07-18 | 2007-04-17 | Sony Corporation | Power amplifier |
| EP1530287A1 (en) * | 2003-11-06 | 2005-05-11 | Sony Corporation | Power amplification circuit |
| US7142051B2 (en) | 2003-11-06 | 2006-11-28 | Sony Corporation | Power amplification circuits |
| US7439786B2 (en) | 2003-11-10 | 2008-10-21 | Sony Corporation | Power amplification circuits |
| JP2011234348A (ja) * | 2010-04-29 | 2011-11-17 | Mediatek Singapore Pte Ltd | Ｒｆ−ｄａｃの改善された振幅分解能のための集積回路、通信ユニット及び方法 |
| US8675725B2 (en) | 2010-04-29 | 2014-03-18 | Mediatek Singapore Pte. Ltd. | Integrated circuit, communication unit and method for improved amplitude resolution of an RF-DAC |
| US9020027B2 (en) | 2010-04-29 | 2015-04-28 | Mediatek Singapore Pte. Ltd. | Integrated circuit, communication unit and method for improved amplitude resolution of an RF-DAC |
| US11196384B2 (en) | 2019-03-18 | 2021-12-07 | Nec Corporation | Power amplifier |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4949048A (en) | Pulse width modulation amplifier circuit | |
| US4968948A (en) | Pulse width modulation amplifier circuit | |
| US7142050B2 (en) | Recovery from clipping events in a class D amplifier | |
| US6262632B1 (en) | Concept and method to enable filterless, efficient operation of Class-D amplifiers | |
| US6788137B2 (en) | Switching amplifier and signal amplifying method | |
| JP2010504004A (ja) | Ｄ級音声増幅器 | |
| US8081022B2 (en) | Data processing system for clipping correction | |
| KR19990072901A (ko) | 저역통과필터피드백없이위상지연이없는ｄ급증폭기 | |
| KR20050044876A (ko) | 전력 증폭기 회로 | |
| JPS6252963B2 (ja) | ||
| TW437161B (en) | Audio signal amplifying apparatus | |
| JP2002158544A (ja) | デジタルパワーアンプ | |
| JP2005210692A (ja) | 可変電源電圧を使用するｄ級増幅器における音量調節 | |
| KR20030041776A (ko) | 파워 앰프 | |
| JP2004048333A (ja) | Ｐｗｍ変調方式ｄ級アンプ | |
| US7492218B2 (en) | Digital amplifier apparatus and method of resetting a digital amplifier apparatus | |
| JPH06152269A (ja) | スイッチングアンプ | |
| WO2007148879A1 (en) | Headphone driver and method for driving the same | |
| KR100453708B1 (ko) | 고효율 스위칭 증폭기 | |
| JP2003332858A (ja) | 電力増幅装置 | |
| EP1530288B1 (en) | Power amplification circuit | |
| JP4710198B2 (ja) | スイッチング増幅装置 | |
| JPH0335846B2 (ja) | ||
| JP2000307428A (ja) | １ビット信号再生装置 | |
| JP4343011B2 (ja) | デジタルアンプ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070215 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090414 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090612 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090929 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100209 |