KR20050044876A - 전력 증폭기 회로 - Google Patents

전력 증폭기 회로 Download PDF

Info

Publication number
KR20050044876A
KR20050044876A KR1020050025621A KR20050025621A KR20050044876A KR 20050044876 A KR20050044876 A KR 20050044876A KR 1020050025621 A KR1020050025621 A KR 1020050025621A KR 20050025621 A KR20050025621 A KR 20050025621A KR 20050044876 A KR20050044876 A KR 20050044876A
Authority
KR
South Korea
Prior art keywords
output
pulse width
circuit
comparator
signal
Prior art date
Application number
KR1020050025621A
Other languages
English (en)
Other versions
KR100604967B1 (ko
Inventor
마사오 노로
노부아키 츠지
Original Assignee
야마하 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 야마하 가부시키가이샤 filed Critical 야마하 가부시키가이샤
Publication of KR20050044876A publication Critical patent/KR20050044876A/ko
Application granted granted Critical
Publication of KR100604967B1 publication Critical patent/KR100604967B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/217—Class D power amplifiers; Switching amplifiers
    • H03F3/2171—Class D power amplifiers; Switching amplifiers with field-effect devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B01—PHYSICAL OR CHEMICAL PROCESSES OR APPARATUS IN GENERAL
    • B01D—SEPARATION
    • B01D39/00—Filtering material for liquid or gaseous fluids
    • B01D39/14—Other self-supporting filtering material ; Other filtering material
    • C—CHEMISTRY; METALLURGY
    • C02—TREATMENT OF WATER, WASTE WATER, SEWAGE, OR SLUDGE
    • C02F—TREATMENT OF WATER, WASTE WATER, SEWAGE, OR SLUDGE
    • C02F3/00—Biological treatment of water, waste water, or sewage
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B01—PHYSICAL OR CHEMICAL PROCESSES OR APPARATUS IN GENERAL
    • B01D—SEPARATION
    • B01D2239/00—Aspects relating to filtering material for liquid or gaseous fluids
    • B01D2239/06—Filter cloth, e.g. knitted, woven non-woven; self-supported material
    • B01D2239/069—Special geometry of layers
    • B01D2239/0695—Wound layers
    • C—CHEMISTRY; METALLURGY
    • C02—TREATMENT OF WATER, WASTE WATER, SEWAGE, OR SLUDGE
    • C02F—TREATMENT OF WATER, WASTE WATER, SEWAGE, OR SLUDGE
    • C02F3/00—Biological treatment of water, waste water, or sewage
    • C02F2003/001—Biological treatment of water, waste water, or sewage using granular carriers or supports for the microorganisms
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/03—Indexing scheme relating to amplifiers the amplifier being designed for audio applications
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/351—Pulse width modulation being used in an amplifying circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Biodiversity & Conservation Biology (AREA)
  • Microbiology (AREA)
  • Hydrology & Water Resources (AREA)
  • Environmental & Geological Engineering (AREA)
  • Water Supply & Treatment (AREA)
  • Organic Chemistry (AREA)
  • Amplifiers (AREA)

Abstract

펄스폭 변조 회로(10)는 정피드백의 자기 이력 특성을 가지는 비교기(11)와, 적분 출력이 입력 신호와 비교되어 입력 신호의 차이로 인해 개선된 위상 특성을 가지는 펄스폭 변조(PWM) 신호를 생성하는 적분기(20)를 포함한다. 스위칭 회로(21)는 양 및 음의 소스 전압(VPX, VMX)에 기초하여 펄스폭 변조 신호를 증폭한다. 증폭된 펄스폭 변조 신호는 LC 필터(26)를 통해 스피커(27)로 공급되고, 펄스폭 변조 회로로 부피드백된다. 위상이 향상된 펄스폭 변조 신호는 LC 필터를 통해 전송되기 때문에, 전력 증폭기 회로의 출력에서의 위상 회전을 줄일 수 있다. 따라서, 펄스폭 변조 신호에 안정적으로 부피드백을 줄 수 있다.

Description

전력 증폭기 회로{POWER AMPLIFIER CIRCUIT}
본 발명은 자려식 D급 증폭기(self-excited class-D amplifier)와 같은 전력 증폭기 회로에 사용되는 펄스폭 변조(PWM, pulse-width modulation) 회로에 관한 것이다. 또한, 본 발명은 펄스폭 변조 회로를 사용하는 전력 증폭기 회로에 관한 것이다.
도 10은 펄스폭 변조(PWM) 회로를 사용하는 전력 증폭기 회로 구성의 예를 나타낸다. 여기서, 신호원(signal source)(31)으로부터 주어진 오디오 신호와 같은 입력신호는 펄스폭 변조 회로(33)으로 공급되어 펄스폭 변조된다. 즉, 펄스폭 변조 회로(33)는 스위칭 회로(switching circuit)(34)용 PWM 신호를 생성한다. 스위칭 회로(34)의 스위칭된 출력은 LC 필터(local control filter)(35)를 통해 스피커(36)로 공급된다.
펄스폭 변조 회로(33)는 연산 증폭기(37)(operational amplifier) 및 컨덴서(capacitor)(38)로 구성된 적분기(integrator)(39)와, 연산 증폭기(40) 및 저항(resistor)(41,42)으로 구성된 비교기(comparator)(43)를 포함한다. 여기서, 자기 이력(hysteresis) 특성을 가지는 적분기(39)와 비교기(43)는 연속 접속(cascade connection) 방식으로 서로 접속되어 있고, 비교기(43)는 저항(44)을 통해 적분기(39)로 피드백(feed back)된 PWM 신호를 제공한다. 스위칭 회로(34)는 n형 전계 효과 트랜지스터(n-type field-effect transistor)(FET)(45)와 p형 전계 효과 트랜지스터(FET)(46)를 포함한다. LC 필터(35)는 유도기(inductor)(또는 인덕턴스(inductance))(47)와 컨덴서(capacitor)(또는 커패시턴스 (capacitance))(48)을 포함한다.
펄스폭 변조 회로(33)는 입력 신호가 공급되지 않을 때 50%의 점유율(duty ratio)을 가지는 펄스 신호를 출력한다. 입력 신호가 펄스폭 변조 회로(33)에 공급되면, 적분기(39)는 도 11에 도시된 바와 같이 적분된 출력을 제공한다. 적분된 출력은 자기 이력 특성을 가지는 비교기(43)로 공급되고, 입력신호에 따라 펄스 신호에 영향받는 펄스폭 변조로부터 생성된 PWM 신호를 차례로 생성한다. PWM 신호에 따라, 스위칭 회로(34)는 FET(45, 46)를 ON과 OFF로 교대로 스위칭하여, PWM 신호가 증폭되고 LC 필터(35)를 통해 스피커(36)로 공급된다. 따라서, 스피커(36)는 '증폭된' PWM 신호에 의해 구동된다.
스피커(36)가 PWM 신호에 의해 직접적으로 구동되면, PWM 신호의 반송파 성분(carrier component)이 스피커(36)로 보내져, 반전기에서의 효율을 악화시키게 된다. 이로 인해, LC 필터(35)가 개재되어 PWM 신호의 반송파 성분을 제거한다.
펄스폭 변조회로를 사용하는 상기 전력 증폭기 회로는 자려식 D급 증폭기로서 작용하고, 도 12에 도시된 '평탄한(flat)' 주파수 특성을 일반적으로 제공할 수 있다. 여기서, 주파수 특성 곡선의 기울기는 적분기의 특성 및 차수(order)에 의존할 수도 있다. 이 회로는 PWM 신호의 반송파 성분을 효율적으로 제거하여 예를 들면, 다중 차수 저역필터(multi-order low-pass filter)와 가까운 '뚜렷한(sharp)' 주파수 특성을 제공할 수 있다.
오디오 장치에 사용되는 전력 증폭기 회로는 음질에 대한 바람직하지 않은 영향들을 제거하기 위해 저 잡음비(low distortion ratio)와 저 출력 임피던스(low output impedance)를 제공하는데 필요하다. 선형 증폭기(linear amplifier)를 사용하는 전력 증폭기 회로의 경우, 부피드백(negative feedback)이 증폭기의 출력측에 대해 배열된다; 그러므로, 증폭기의 출력측에서의 왜곡(distortion)과 출력 임피던스를 상당하게 줄일 수 있다. 펄스폭 변조 회로를 사용하는 전력 증폭기 회로의 경우, 부피드백을 펄스폭 변조 회로의 출력측에 배열하는 것이 바람직할 수 있다. 그러나, 이 전력 증폭기 회로는 '아날로그' 입력 신호에 기초하여 작동하는 반면, 펄스폭 변조 회로로부터의 PWM 신호 출력은 디지털 신호이고, 이는 직접적으로 부피드백으로 보내질 수 없다. 그러므로, 이 전력 증폭기 회로는 PWM 신호를 아날로그 신호로 변환하는 저역필터로서의 LC 필터를 필요로 하고, LC 필터의 출력이 부피드백으로 보내질 수 있다. 그러나, LC 필터의 출력이 부피드백으로 보내지면, LC 필터가 출력 임피던스의 왜곡 및 증가를 야기할 수도 있다.
LC 필터는 단일 유도기와 단일 컨덴서를 포함하는 제 2차필터 구성된다. 또 다르게는, 고차(higher order) 필터로 구성될 수 있다. 제 2차 LC 필터는 고주파 범위에서 180°의 위상 회전(phase revolution)을 생성할 수 있다. 또한, 펄스폭 변조 회로는 그 내부의 적분기로 인해 저역필터 특성을 필연적으로 제공한다. 그러므로, LC 필터를 통해 전송된 신호는 180°이상의 위상 회전을 제공한다. 따라서, LC 필터로부터의 아날로그 신호 출력이 입력신호에 대한 부피드백으로 보내질 수 없다는 문제가 있다.
또한, 도 10의 전력 증폭기 회로는 다음의 문제를 가진다:
즉, 이득(G)이 비교기(43)의 입력 터미널(P)과 스위칭 회로(34)의 출력 터미널(Q) 사이에서 생성되고, 신호 진폭 'VP-VM'(VP는 입력 터미널(P)로 입력되는 적분된 출력의 최대값을 나타내고; VM은 최소값을 나타낸다)은 입력 터미널(P)에서 나타나는 반면, 신호 진폭 'VPX-VMX'(VPX는 스위칭 회로(34)에 적용되는 양의 소스 전압(positive source voltage)을 나타내고; VMX은 음의 소스 전압(negative source voltage)을 나타낸다)은 출력 터미널(Q)에서 나타난다. 여기서, 이득(G)은 다음 식(1)에 따라 계산될 수 있다.
...(1)
위 식(1)에서, 각각의 소스 전압(VPX 및 VMX)은 바뀔 수도 있다. 각각의 소스 전압이 바뀌게 되면, 이득(G)이 반드시 바뀌게 된다. 결국, 전력 증폭기 회로의 시스템 안정성이 바뀐다. 따라서, 상기 필요조건 보다 더 높은 시스템 안정성이 반드시 필요하게 된다.
본 발명의 목적은 위상 회전을 감소시켜 부피드백을 안정적으로 확보할 수 있는 펄스폭 변조 회로를 사용하는 전력 증폭기 회로를 제공하는 것이다.
본 발명의 다른 목적은 이득의 변화를 억제함으로써 안정적인 작동을 보장하는 전력 증폭기 회로를 제공하는 것이다.
본 발명의 펄스폭 변조 회로는, 자기이력특성을 제공하기 위해 비반전입력에 피드백되고, 비반전 입력이 입력신호를 수신하여 펄스폭 변조(PWM) 신호를 출력하는 비교기와, 펄스폭 변조 신호와 비교기의 반전 입력으로 귀환하는 부피드백을 적분하는 적분기를 포함한다.
전력 증폭기 회로는 상기 펄스폭 변조 회로를 사용하여 구성된다. 또한, 스위칭 회로는 양의 소스 전압(VPX)과 음의 소스 전압(VMX)에 기초하여 펄스폭 변조 신호를 증폭하도록 배열된다. 증폭된 펄스폭 변조 신호는 LC 필터를 통해 스피커로 공급되고, 그 출력은 펄스폭 변조 회로로 부피드백된다.
상기에서는, 양의 소스 전압분(fraction of the positive source voltage) 또는 음의 소스 전압분(fraction of the negative source voltage)을 비교기의 비반전 입력에 공급할 수 있다. 또한, 삼각파 생성회로(triangular wave generation circuit)가 펄스폭 변조 회로의 내측에 배열되어 최대 및 최소값이 양 및 음의 소스 전압의 특정분(specific fraction)과 실질상 부합하는 삼각파를 제공한다.
위상이 진행된 펄스폭 변조 신호는 LC 필터를 통해 전송되기 때문에, 전력 증폭기 회로의 출력에 있어서의 위상 회전을 줄일 수 있다. 따라서, 펄스폭 변조 신호에 안정적으로 부피드백 효과를 줄 수 있다.
첨부 도면을 참조하여 실시예를 통해 본 발명을 더욱 상세하게 설명한다.
도 1은 본 발명의 제 1실시예에 따른 펄스폭 변조 회로의 구성을 나타내는 회로도이다. 즉, 펄스폭 변조 회로(10)는 자기 이력 특성을 가지는 비교기(11), 저항(12), 및 적분기(13)를 포함한다. 비교기(11)는 연산증폭기로 구성되어 PWM 신호를 생성하고, 이 신호는 출력 터미널(14)을 통해 출력되고 저항(12)을 통해 비교기(11)의 비반전 입력(+)으로 정피드백(positive feedback)된다. 적분기(13)는 적분된 출력을 제공하고, 이 출력은 증폭기(15)의 반전 입력(-)에 공급된다. 증폭기(15)의 비반전 입력(+)은 신호원(16)으로부터 보내어진 입력신호를 수신한다. 증폭기(15)의 출력은 저항을 통해 비교기의 비반전 입력으로 공급된다. 비교기(11)의 반전 입력(-)은 접지된다. 증폭기(15)는 루프 이득(loop gain)을 얻기 위해 선형 증폭기로서 구성된다.
도 2는 본 발명의 제 2실시예에 따른 펄스폭 변조 회로의 구성을 나타낸다. 즉, 펄스폭 변조 회로(10)는 자기 이력 특성을 가지는 비교기(11), 저항(12, 18), 및 컨덴서(19)를 포함하고, 비교기(11)는 연산 증폭기로 구성된다. 저항(18)과 컨덴서(19)는 서로 결합되어 적분기(20)를 형성하고, 적분된 출력은 비교기(11)의 반전 입력(-)으로 공급된다. 비교기(11)의 비반전 입력(+)은 저항(17)을 통해 신호원(16)으로부터 보내어진 입력을 수신한다.
도 1 및 도 2에 도시된 각각의 펄스폭 변조 회로(10)에 있어서, 비교기(11)는 적분기(13 또는 20)가 적분 출력을 제공하는 것에 기초하여 PWM 신호를 생성한다. PWM 신호와 적분 출력은 자기 이력 특성을 가지는 비교기(11)에 의해 서로 비교되어, 저항(12)을 사용하는 정피드백이 배열된다. 그러므로, 비교기(11)로부터의 PWM 신호 출력은 입력 신호의 다양한 결과에 상응할 수도 있는 고유 특성을 가진다. 즉, 펄스폭 변조 회로(10)는, 예를 들면, 주파수 응답이 +6dB/oct의 기울기로 증가하는, 미분 특성을 가진다. 따라서, PWM 신호의 위상은 펄스폭 변조 회로의 입력신호를 향해 90°로 진행한다.
도 3은 본 발명의 제 3실시에에 따른, 상기 펄스폭 변조 회로를 사용하는 전력 증폭기 회로의 구성을 나타내고, 전력 증폭기 회로는 자려식 D급 증폭기로 구성된다.
도 3에서, 펄스폭 변조 회로(10)는 PWM 신호를 생성하고, 이는 반전기(30)를 통해 트랜지스터(22, 23)로 구성된 스위칭 회로(21)로 공급된다. PWM 신호는 트랜지스터(22, 23)를 on 또는 off 상태로 스위칭한다. 결국, PWM 신호는 ±50V까지 증폭된다. 증폭된 PWM 신호는 유도기(또는 인덕턴스)(24)와 컨덴서(또는 커패시턴스)(25)로 구성된 LC 필터(26)를 통해 스피커(27)로 공급된다. LC 필터(26)의 출력은 적분기(28)를 통해 증폭기(15)(즉, 반전 버퍼(inversion buffer))의 반전 입력(-)으로 부피드백된다. 증폭기(15)의 증폭된 출력은 저항(17)을 통해 비교기(11)의 비반전 입력(+)으로 공급된다.
도 4는 도 3에 도시된 전력 증폭기 회로의 주파수 특성을 나타낸다. 여기서, 참조부호 'a'는 펄스폭 변조 회로(10)의 주파수 특성을 나타내고, 거기서 이득은 고주파수 영역에서 +6dB/oct의 기울기로 증가한다. 즉, 펄스폭 변조 회로(10)는 '향상된' 위상 특성을 가진다. 참조부호 'b'는 LC 필터(26)의 주파수 특성을 나타내고, 차단 주파수 fc(예를 들면, 50kHz)에 부근에서 이득이 -12dB/oct의 기울기로 급격하게 감소하는 '지연된' 위상 특성을 가진다. 참조부호 'c'는 상기 주파수 특성 a 및 b의 결합에 상응하는 결합된 주파수 특성을 나타낸다. 즉, 주파수 특성 c는 -6dB/oct의 기울기를 가지고, 그로 인해 이득이 주파수 f1(예를 들면, 500kHz)에서 0dB로 감소된다.
도 4는 전력 증폭기 회로에서, 펄스폭 변조 회로(10)가 LC 필터의 차단 주파수(fc)보다 10배(20dB) 높은 상기 주파수에서 상기 +6dB/oct의 다양한 특성을 얻을 수 있다는 것을 나타낸다. 즉, 펄스폭 변조 회로(10)는 일차 개선 시스템으로서 작용하는 반면, LC 필터(26)는 이차 지연 시스템으로서 작용한다. 그것들을 서로 결합함으로써, 위상 회전을 줄일 수 있고, 그러므로, 배열된 부피드백이 안정적으로 작용될 수 있다.
도 3의 전력 증폭기 회로는 펄스폭 변조 회로(10)에 대한 도 2의 상기 구성을 사용한다. 물론, 전력 증폭기 회로를 펄스폭 변조 회로(10)가 도 1의 구성을 사용하는 방식으로 변경할 수 있다.
도 3의 전력 증폭기 회로는 스위칭 회로(21)에 적용되는 다양한 전원(VPX와 VMX)으로 인한 약점을 가질 수도 있고, 스위칭 회로(21)의 (비교기(11)의 비반전 입력에 상응하는) 입력 터미널(P)과 출력 터미널(Q) 사이에서 얻어진 이득에 대해 바람직하지 않은 변화가 일어난다. 입력 터미널(P)과 출력 터미널(Q) 사이의 이득의 다양성을 억제하기 위해, 스위칭 회로(21)에 높은 안정성을 가진 전원을 사용할 필요가 있다. 그러나, 이는 회로 구성의 복잡성과 비용의 증가를 야기한다.
다음으로, 높은 안정성을 가진 전원을 사용하지 않고 이득 변화의 발생을 피하도록 설계된, 본 발명의 제 4실시예에 대해 설명한다.
도 5는 본 발명의 제 4실시예에 따른 전력 증폭기 회로의 구성을 나타낸다. 도 3의 상기 전력 증폭기 회로와는 다르게, 도 5의 전력 증폭기 회로는 스위칭 회로(21)에 적용되는 소스 전압(VPX, VMX)에 대한 펄스폭 변조 회로(10a)에 소정의 접속을 배열한다. 도 3에 도시된 펄스폭 변조 회로(10)에 비해, 도 5에 도시된 펄스폭 변조 회로(10a)는 스위치(53, 54), 저항(52, 55), 및 반전기(56)를 포함한다. 즉, 양의 소스 전압(VPX)은 저항(52)을 통해 스위치(53)의 공통 터미널에 접속되고, 스위치(53)의 제 1접점(또는 우측 접점)은 비교기(11)의 비반전 입력(+)에 접속되며, 제 2 접점(또는 좌측 접점)은 접지된다. 또한, 음의 소스 전원(VMX)은 저항(55)을 통해 스위치(54)의 공통 터미널에 접속되고, 스위치(54)의 제 1접점(또는 우측 접점)은 비교기(11)의 비반전 입력에 접속되며, 제 2 접점(또는 좌측 접점)은 접지된다. 스위치(53)는 비교기(11)의 출력에 의해 구동된다. 즉, 스위치(53)는, 비교기(11)의 출력이 높을 때(H) 공통 터미널이 제 1 터미널과 접속되는 반면, 출력이 낮으면(L) 공통 터미널이 제 2접점과 접속되는 방식으로 동작한다. 반대로, 스위치(54)는 반전기(56)의 출력에 의해 구동되고, 비교기(11)의 출력을 반전시킨다. 즉, 스위치(54)는, 반전기(56)의 출력이 높을 때(H) 공통 터미널이 제 1접점과 접속되는 반면, 출력이 낮으면(L) 공통 터미널이 제 2접점과 접속되는 식으로 동작한다.
*도 5에 도시된 상기 회로 구성에 있어서, (비교기(11)의 비반전 입력에 상응하는) 입력 터미널(P)에서의 신호는 최대값(VP)과 최소값(VM) 사이에서 변화하고, 이는 각각 스위칭 회로(21)에 적용되는 소스 전압(VPX, VMX)에 비례한다. 결국, 입력 터미널(P)과 출력 터미널(Q) 사이의 이득은 소스 전압(VPX, VMX)과 완전히 무관한 상수(constant)(식 (1) 참조)를 취한다. 즉, 소스 전압(VPX, VMX)으로 인한 이득 변화의 발생을 확실하게 막을 수 있다.
도 6은 본 발명의 제 5실시예에 따른 전력 증폭기 회로의 구성을 나타낸다. 도 6의 전력 증폭기 회로는 LC 필터(26)와 스피커(27)에 더해, 펄스폭 변조 회로(10b)와 스위칭 회로(67)를 포함한다. 참조 부호 61은 외부 장치 또는 시스템으로부터 아날로그 입력 신호를 입력하는 입력 터미널을 나타낸다. 펄스폭 변조 회로(10b)는 연산 증폭기(63)로 구성된 적분기(62)와, 컨덴서(64), 비교기(65), 스위치(66), 저항(70, 71), 및 컨덴서(72)를 포함한다. 입력 터미널(61)은 연산 증폭기(63)의 비반전 입력(+)과 접속되고, 그 출력은 반전 입력(-)으로 피드백(feed back)된다. 또한, 연산 증폭기(63)의 출력은 비교기(65)의 반전 입력(-)으로 공급되고, 이는 차례로 반전 출력 신호(R1)를 공급한다. 스위치(66)의 공통 터미널은 비교기(65)의 비반전 입력(+)과 접속되고, 이는 차례로 비반전 출력 신호(R2)를 제공한다. 스위치(66)는 비교기(65)의 비반전 출력 신호(R2)에 의해 구동된다. 특히, 스위치(66)의 공통 터미널은 비반전 출력 신호(R2)가 높을 때(H) 제 1접점(또는 우측 접점)과 접속되는 반면, 비반전 출력 신호(R2)가 낮으면(L) 공통 터미널은 제 2접점(좌측 접점)과 접속된다. 스위치(66)의 제 1접점은 전압 VM3가 공급되는 반면, 제 2접점은 전압 VP3가 공급된다. 이 전압들은 다음과 같이 정의된다:
...(2)
...(3)
'a'는 임의로 선택된 양의 상수이다.
스위칭 회로(67)는 일렬로 접속된 스위치(68, 69)를 포함한다. 여기서, 스위치(68)는 비교기(65)의 반전 출력 신호(R1)에 따라 on 또는 off 상태로 제어되는 반면, 스위치(69)는 비교기(65)의 비반전 출력 신호(R2)에 따라 on 또는 off 상태로 제어된다. 스위치(68)의 일단에는 양의 소스 전압(VPX)이 공급되는 반면, 스위치(69)의 일단에는 음의 소스 전압(VMX)이 공급된다. 이들 스위치들은 출력 터미널(Q)에서 서로 접속되어 있다. 그러므로, 스위칭 회로(67)는 출력 터미널(Q)에 출력 신호를 제공하고, 이를 유도기(24)와 컨덴서(25)로 구성된 LC 필터를 통해 스피커(27)에 공급한다. 또한, 스위칭 회로(67)의 출력 신호는 펄스폭 변조 회로(10b)에서 저항(70)을 통해 적분기(62)로 피드백된다. 여기서, 피드백 값은 저항(70, 71)에 의존한다. 저항(71)은 컨덴서(72)를 통해 접지되고, 그것을 통해 흐르는 dc 성분을 차단하는 데 사용된다.
비교기(65)의 출력 신호(R1, R2)가 대등하게 반전될 때 마다, 스위칭 회로(67)의 스위치(68, 69)들은 선택적으로 on과 off 상태로 된다. 스위치(68, 69)들의 on/off 상태에 따라 교대로 스위칭되어, 적분기(62)에 포함된 컨덴서(64)가 반복적으로 충전 및 방전된다. 도 7a, 도 7b, 및 도 7c는 (적분기(62)의 출력 터미널에 상응하는) 비교기(65)의 입력 터미널(P)에서의 신호와, 입력 신호가 0이 되는 조건하에서 비교기(65)의 출력 신호(R1, R2) 사이의 관계를 나타낸다. 여기서, 신호 P는 톱니파형(sawtooth waveform)을 가지고, 그 레벨은 스위치(66)의 반대 접점에 가해지는 전압(VP3, VM3) 사이에서 반복적으로 증가되고 감소된다. 출력 신호(R1, R2)는 서로 반비례 관계인 펄스파형(pulse waveform)을 가진다. 입력 신호가 입력 터미널(61)에 가해지면, 컨덴서(64)의 충전/방전 기간(duration)이 입력 신호에 따라 변화한다. 결국, 출력 신호(R1, R2)의 펄스 폭은 입력 신호에 따라 상응하게 변화한다.
스위칭 회로(67)의 출력 터미널(Q)으로부터 비교기(65)의 입력 터미널(P)까지에서 본 이득 'G1'은 다음 식(4)에 따라 계산될 수 있다.
...(4)
Cf는 컨덴서(64)의 커패시턴스를 나타내고, Rf는 저항(70)의 저항값을 나타낸다.
비교기(65)의 입력 터미널(P)으로부터 스위칭 회로(67)의 출력 터미널(Q)까지에서 본 이득 'G'는 상기 식 (1), (2), 및 (3)을 참조하여 다음과 같이 계산될 수 있다:
...(5)
즉, 이득 G은 스위칭 회로(67)의 소스 전원(VPX, VMX)에 의해 영향받지 않는다.
도 8은 본 발명의 제 6실시예에 따른 전력 증폭기 회로의 구성을 나타낸다. 도 6에 도시된 것들과 동일한 부분은 동일 참조부호로 나타낸다. 도 8의 전력 증폭기 회로는 스위칭 회로(67), LC 필터(26), 스피커(27)에 더해, 펄스폭 변조 회로(10c)를 포함한다. 펄스복 변조 회로(10c)는, 도 6에 도시된 펄스폭 변조 회로(10b)에 포함된 상기 회로 구성요소에 더해, 삼각파 생성회로(74)와 수동 스위치(75)를 포함한다. 즉, 비교기(65)의 비반전 입력(+)은 수동 스위치(75)의 공통 터미널과 접속되어 있다. 수동 스위치(75)의 제 1접점(또는 우측 접점)은 스위치(66)의 공통 터미널과 접속되어 있고, 제 2접점(또는 좌측 접점)은 삼각파 생성회로(74)의 출력 터미널과 접속되어 있다.
상기 구성에 있어서, 수동 스위치(75)가 작동되어 제 1접점과 접속되면, 펄스폭 변조 회로(10c)가 상기 펄스폭 변조 회로(10b)에 따라 작동한다. 그러므로, 펄스폭 변조 회로(10c)는 자려식 펄스폭 변조 회로로서 동작한다. 수동 스위치(75)가 작동되어 제 2 접점과 접속되면, 삼각파 생성회로(74)의 출력이 스위치(75)를 통해 비교기(65)의 비반전 입력으로 공급되어, 스위치(66)가 무시된다. 그러므로, 펄스폭 변조 회로(10c)는 외부 여기식(externally-excited) 펄스폭 변조 회로로서 작용한다. 이 경우, 삼각파의 최대값과 최소값이 스위칭 회로(67)의 소스 전압(VPX, VMX)에 의존하는 방식으로 삼각파 생성회로(74)를 제어하는 것이 필요할 수도 있다. 따라서, 도 8의 전력 증폭기 회로를 배열할 수 있고, 도 6의 전력 증폭기 회로와 유사하게 스위칭 회로(67)의 소스 전압(VPX, VMX)에 의해 영향받지 않게 할 수 있다.
도 9는 본 발명의 제 7실시예에 따른 전력 증폭기 회로의 구성을 나타내고, 이는 도 10의 상기 전력 증폭기 회로를 개선하기 위해 설계된 것이다. 도 10의 전력 증폭기에 비해, 도 9의 전력 증폭기 회로는 상기 스위칭 회로(34), LC 필터(35), 및 스피커(36)에 더해, 펄스폭 변조 회로(33a)를 포함한다. 펄스폭 변조 회로(33a)는, 도 10에 도시된 펄스폭 변조 회로(33)에 포함된 상기 회로 구성요소에 더해, 저항(81, 83, 87), 스위치(82, 84), 및 반전기(85, 86)를 포함한다. 즉, 스위칭 회로(34)의 양의 소스 전압(VPX)이 저항(81)을 통해 스위치(82)의 공통 터미널에 접속된다. 스위치(82)의 제 1접점(또는 우측 접점)은 비교기(40)의 비반전 입력(+)과 접속되고, 제 2접점(또는 좌측 접점)은 접지된다. 또한, 스위칭 회로(34)의 음의 소스 전압(VMX)은 저항(83)을 통해 스위치(84)의 공통 터미널에 접속된다. 스위치(84)의 제 1접점(또는 우측 접점)은 비교기(40)의 비반전 입력과 접속되고, 제 2접점(또는 좌측 접점)은 접지된다. 스위치(82)는 비교기(40)의 출력에 의해 구동된다. 즉, 스위치(82)의 공통 터미널은 비교기(40)의 출력이 높을 때(H)제 1접점과 접속되는 반면, 공통 터미널은 비교기(40)의 출력이 낮으면(L) 제 2접점과 접속된다. 스위치(84)는 반전기(85)의 출력에 의해 구동되고, 비교기(40)의 출력을 반전시킨다. 즉, 스위치(84)의 공통 터미널은 반전기(85)의 출력이 높을 때(H) 제 1접점과 접속되는 반면, 공통 터미널은 반전기(85)의 출력이 낮으면(L) 제 2접점과 접속된다.
비교기(40)의 출력은 반전기(86)에 의해 반전되고 나서, 트랜지스터(45, 46)의 양쪽 게이트(gate)로 공급된다. 스위칭 회로(34)의 출력 터미널(Q)에서의 신호는 저항(87)을 통해 적분기(39)로 피드백된다.
도 9의 전력 증폭기 회로는 기본적으로 도 5의 상기 전력 증폭기 회로와 유사하게 작동한다. 즉, 적분기(39)는, 최대값(VP)과 최소값(PM)이 스위칭 회로(34)의 소스 전압(VPX, VMX)에 각각 비례할 수도 있는, 삼각파형을 가지는 적분된 출력을 비교기(40)의 입력 터미널(P)에 제공한다. 결국, 비교기(40)의 입력 터미널(P)로부터 스위칭 회로(34)의 출력 터미널(Q)까지에서 본 이득은 소스 전압(VPX, VMX)과 무관한 상수로서 정의될 수 있다(식 (1)참조). 따라서, 소스 전압(VPX, VMX)으로 인한 이득 변화의 발생을 확실하게 막을 수 있다.
본 발명은 그 정신과 주요 특성을 벗어나지 않고 여러 형태로 구현될 수도 있기 때문에, 본 실시예들은 실례가 되고 제한되지 않는다. 본 발명의 범위는 상기 설명에 한정되지 않고 첨부 청구항에 의해 규정되기 때문에, 청구항의 범위 및 경계 내, 또는 그러한 범위와 동등한 범위 내에서 모든 변경이 청구항에 의해 채택될 수 있다.
상술한 바와 같이, 본 발명은 다음과 같은 다양한 기술적 특성과 효과를 가진다.
(1) 전력 증폭기 회로는 비교기가 PWM 신호의 적분 출력을 입력 신호와 비교하는 펄스폭 변조 회로를 사용하여, PWM 신호가 자기 이력 특성을 제공하기 위해 정피드백 된다. 여기서, 펄스폭 변조 회로는 개선된 위상 회로로서 작용하고, LC 필터와 같은 저역 필터 뒤에 온다. 그러므로, 위상 회전을 줄일 수 있다. 결국, 저역 필터의 출력에 안정적으로 부피드백을 줄 수 있다. 또한, 전력 증폭기 회로의 출력측에서의 왜곡 및 출력 임피던스를 줄일 수 있다.
(2) 전력 증폭기 회로는 스위칭 회로를 포함하고, 그곳에 양의 소스 전압 및 음의 소스 전압이 가해지며, 그 중 하나가 비교기의 입력에 선택적으로 공급된다. 그러므로, 스위칭 회로의 소스 전압의 변화로 인한 이득 변화를 확실하게 억제할 수 있다. 이는 전력 증폭기 회로에 대한 안정적인 작동을 보장한다.
(3) 또 다르게는, 전력 증폭기 회로는 스위칭 회로를 포함하고, 이는 비교기의 입력에 양의 소스 전압분 또는 음의 소스 전압분을 선택적으로 제공하고, 소정의 분할비로 나뉜다. 그러므로, 소스 전압의 변화로 인한 이득 변화를 확실하게 억제할 수 있다. 이는 전력 증폭기 회로에 대한 안정적인 작동을 보장한다.
(4) 전력 증폭기 회로는 삼각파형 출력에 대한 삼각파 생성회로를 포함할 수 있고, 그 최대 및 최소값은 양의 소스 전압분 및 음의 소스 전압분과 각각 짝이 되며, 이는 스위칭 회로에서 소정의 분할비로 나뉜다. 또한, 스위칭 수단은 펄스폭 변조 회로에 배열되어 비교기의 입력에 삼각파 생성회로의 출력 또는 스위칭 회로의 출력을 선택적으로 공급한다. 따라서, 자려식 또는 외부 여기식 전력 증폭기 회로를 작동시킬 수 있다.
도 1은 본 발명의 제 1실시예에 따른 펄스폭 변조 회로의 구성을 나타내는 회로도;
도 2는 본 발명의 제 2실시예에 따른 펄스폭 변조 회로의 구성을 나타내는 회로도;
도 3은 본 발명의 제 3실시에에 따른, 도 2의 펄스폭 변조 회로를 사용하는 전력 증폭기 회로의 구성을 나타내는 회로도;
도 4는 도 3에 도시된 전력 증폭기 회로의 주파수 특성을 나타내는 그래프;
도 5는 본 발명의 제 4실시예에 따른 전력 증폭기 회로의 구성을 나타내는 회로도;
도 6은 본 발명의 제 5실시예에 따른 전력 증폭기 회로의 구성을 나타내는 회로도;
도 7a는 도 6에 도시된 펄스폭 변조 회로에 포함된 비교기의 입력 터미널(P)에서의 신호 변화를 나타내는 도면;
도 7b는 도 6에 도시된 비교기의 반전 출력 터미널로부터 출력된 펄스 신호(R1)를 나타내는 도면;
도 7c는 도 6에 도시된 비교기의 비반전 출력 터미널로부터 출력된 펄스 신호(R2)를 나타내는 도면;
도 8은 본 발명의 제 6실시예에 따른 전력 증폭기 회로의 구성을 나타내는 회로도;
도 9는 본 발명의 제 7실시예에 따른 전력 증폭기 회로의 구성을 나타내는 회로도;
도 10은 펄스폭 변조 회로를 사용하는 전력 증폭기 회로의 구성의 전형적인 예를 나타내는 회로도;
도 11은 도 10에 도시된 펄스폭 변조 회로에 도입된 적분 출력과 PWM 신호의 파형을 나타내는 도면; 및
도 12는 도 10에 도시된 전력 증폭기 회로의 주파수 특성을 나타내는 그래프이다.

Claims (10)

  1. 제 1출력 신호로서 적분 출력을 제공하는 적분기(20)와, 상기 적분기의 출력과 입력신호를 비교하여 펄스폭 변조신호를 출력함과 아울러, 그 펄스폭 변조 신호를 정피드백하여 자기 이력특성을 갖도록 구성된 비교기(11)를 포함하는 펄스폭 변조회로(10);
    펄스폭 변조 신호상에서 저역 필터링을 수행하여 제 2출력 신호를 출력하는 저역필터; 및
    상기 제 2출력 신호를 상기 비교기로 부피드백시키는 부피드백 회로를 포함하고,
    상기 펄스폭 변조회로는 저역필터에 접속되어 있고,
    상기 저역필터의 출력단자가 상기 비교기의 입력단자에 접속되어 있는 것을 특징으로 하는 전력 증폭기 회로.
  2. 제 1출력 신호로서 적분 출력을 제공하는 적분기(20)와, 상기 적분기의 출력과 입력신호를 비교하여 펄스폭 변조신호를 출력함과 아울러, 그 펄스폭 변조 신호를 정피드백하여 자기 이력특성을 갖도록 구성된 비교기(11)를 포함하는 펄스폭 변조회로(10);
    제 2출력 신호에 의해 구동되고, 제 2출력 신호를 증폭하여 그것을 제 3출력 신호로서 출력하는 스위칭 회로(21);
    상기 제 3출력 신호를 입력하여 그것을 제 4출력 신호로서 출력하는 저역 필터; 및
    상기 제 4출력 신호를 상기 비교기로 부피드백시키는 부피드백 회로를 포함하고,
    상기 스위칭 회로의 입력단자는 비교기의 출력단자에 접속되고, 상기 스위칭 회로의 출력단자는 상기 저역필터의 입력단자에 접속되고,
    상기 부피드백의 출력단자는 상기 비교기의 입력단자에 접속되어 있는 것을 특징으로 하는 전력 증폭기 회로.
  3. 제 2항에 있어서, 상기 스위칭 회로에는 양의 소스 전압 및 음의 소스 전압이 공급되고, 그 중 하나가 비교기의 출력에 따라 비교기의 입력에 선택적으로 공급되는 것을 특징으로 하는 전력 증폭기 회로.
  4. 제 3항에 있어서, 비교기의 입력과 양의 소스 전압에 대한 스위칭 회로 사이에 개재되어 있는 저항(52) 및 스위치(53)로 구성된 제 1직렬 회로와, 비교기의 입력과 음의 소스 전압에 대한 스위칭 회로 사이에 개재되어 있는 저항(55) 및 스위치(54)로 구성된 제 2직렬 회로를 더 포함하는 것을 특징으로 하는 전력 증폭기 회로.
  5. 제 1항에 있어서, 상기 저역필터는 출력이 소정 부하에 공급되는 LC 필터로서 구성된 것을 특징으로 하는 전력 증폭기 회로.
  6. 제 2항에 있어서, 상기 저역필터는 출력이 소정 부하에 공급되는 LC 필터로서 구성된 것을 특징으로 하는 전력 증폭기 회로.
  7. 제 1입력이 입력 신호에 상응하고 제 2입력이 그에 피드백된 펄스폭 변조 신호를 수신하는 증폭기 수단과, 증폭기 수단의 출력과 제 2입력 사이에 개재된 컨덴서를 포함하는 적분기;
    상기 적분기의 출력과 스위치로부터 공급된 전압을 비교하여 펄스폭 변조 신호를 생성하는 비교기(11);
    양의 소스 전압과 음의 소스 전압에 기초한 상기 비교기의 출력에 의해 구동되고, 상기 펄스폭 변조 신호를 증폭하는 스위칭 회로; 및
    상기 스위칭 회로에서 증폭되어 출력된 펄스폭 변조 신호를 입력하는 저역필터를 포함하고,
    상기 스위치는 비교기의 출력에 따라 작동하여 특정 분할비로 나뉜 양의 소스 전압분 또는 음의 소스 전압분을 비교기의 입력에 선택적으로 공급하는 것을 특징으로 하는 전력 증폭기 회로.
  8. 제 7항에 있어서, 최대값 및 최소값이 양의 소스 전압분 및 음의 소스 전압분과 실질상 부합하는 삼각파형을 생성하는 삼각파 생성회로(74)와, 비교기의 입력에 삼각파 생성회로의 출력 또는 스위치의 출력을 선택적으로 공급하는 전환 수단(수동 스위치)(75)을 더 포함하는 것을 특징으로 하는 전력 증폭기 회로.
  9. 비반전 입력이 입력 신호를 수신하여, 비반전 입력으로 피드백되어 자기 이력 특성을 제공하는 펄스폭 변조 신호를 출력하는 비교기(11)와, 펄스폭 변조 신호를 적분하여 비교기의 반전 입력으로 부피드백시키는 적분기(20)를 포함하는 펄스폭 변조 회로(10);
    양의 소스 전압과 음의 소스 전압에 기초하여 펄스폭 변조 신호를 증폭하는 스위칭 회로(21); 및
    증폭된 펄스폭 변조 회로 상에서 필터링을 수행하는 LC 필터(26)를 포함하고,
    상기 LC 필터의 출력은 펄스폭 변조 회로로 부피드백되고,
    상기 펄스폭 변조회로의 출력단자는 상기 스위칭 회로의 입력단자에 접속되고,
    상기 스위칭회로의 출력단자는 입력단자에 접속되고,
    상기 LC필터의 출력단자와 펄스폭 변조회로가 접속되어 있는 것을 특징으로 하는 전력 증폭기 회로.
  10. 제 9항에 있어서, 상기 양의 소스 전압분 또는 음의 소스 전압분은 비교기의 비반전 입력으로 피드백되는 것을 특징으로 하는 전력 증폭기 회로.
KR1020050025621A 2001-07-31 2005-03-28 전력 증폭기 회로 KR100604967B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JPJP-P-2001-00232428 2001-07-31
JP2001232428 2001-07-31
JP2002182823A JP4434557B2 (ja) 2001-07-31 2002-06-24 電力増幅回路
JPJP-P-2002-00182823 2002-06-24

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020020043324A Division KR100600507B1 (ko) 2001-07-31 2002-07-23 펄스폭 변조 회로

Publications (2)

Publication Number Publication Date
KR20050044876A true KR20050044876A (ko) 2005-05-13
KR100604967B1 KR100604967B1 (ko) 2006-07-28

Family

ID=26619704

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020020043324A KR100600507B1 (ko) 2001-07-31 2002-07-23 펄스폭 변조 회로
KR1020050025621A KR100604967B1 (ko) 2001-07-31 2005-03-28 전력 증폭기 회로

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020020043324A KR100600507B1 (ko) 2001-07-31 2002-07-23 펄스폭 변조 회로

Country Status (4)

Country Link
US (1) US6778011B2 (ko)
JP (1) JP4434557B2 (ko)
KR (2) KR100600507B1 (ko)
TW (1) TWI279074B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100899106B1 (ko) * 2007-08-21 2009-05-27 (주)제이디에이테크놀로지 직류/직류 변환장치
KR101888079B1 (ko) * 2017-03-24 2018-08-13 주식회사 이오테크닉스 삼각파 위상 제어 회로 및 이를 포함하는 pwm 드라이버

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1565986A1 (en) * 2002-11-22 2005-08-24 Koninklijke Philips Electronics N.V. Pwm generator
WO2004073161A1 (en) * 2003-02-11 2004-08-26 Bhc Consulting Pty Ltd Low distortsion class-d amplifier using carrier reference signal symmetry modulation
JP4461813B2 (ja) * 2003-02-28 2010-05-12 ヤマハ株式会社 パルス幅変調増幅器
US7227414B2 (en) * 2003-06-27 2007-06-05 Intel Corporation Apparatus for receiver equalization
JP4731828B2 (ja) 2004-04-14 2011-07-27 ルネサスエレクトロニクス株式会社 Ｄ級アンプ
JP2005322958A (ja) 2004-05-06 2005-11-17 Nec Electronics Corp Ｄ級アンプ
JP2005322957A (ja) * 2004-05-06 2005-11-17 Nec Electronics Corp Ｄ級アンプ
EP1657815A1 (en) * 2004-11-12 2006-05-17 Dialog Semiconductor GmbH Frequency stabilization technique for self oscillating modulator
DE102005045584A1 (de) * 2005-09-23 2007-04-12 Infineon Technologies Ag Selbstoszillierender Modulator und Verfahren zum Einstellen eines selbstoszillierenden Modulators
US20070139109A1 (en) * 2005-12-21 2007-06-21 Jun Honda Class d amplifier with start-up click noise elimination
US7501886B2 (en) * 2006-12-20 2009-03-10 O2Micro, Inc. Low distortion class-D amplifier
US7471144B2 (en) * 2006-03-22 2008-12-30 O2 Micro International Limited Low distortion class-D amplifier
TWM312857U (en) * 2006-11-20 2007-05-21 Princeton Technology Corp Speaker system of utilizing pulse width modulation signals for saving power consumption
US8022756B2 (en) * 2007-05-15 2011-09-20 Qualcomm, Incorporated Output circuits with class D amplifier
US8098726B2 (en) * 2007-07-27 2012-01-17 Intel Corporation Subranging for a pulse position and pulse width modulation based transmitter
TWI349228B (en) 2007-10-17 2011-09-21 Ind Tech Res Inst Speed-level calculator and calculating method for dynamic voltage scaling
KR101568128B1 (ko) * 2008-11-14 2015-11-12 삼성전자주식회사 모션 센서 기반의 ｕｉ 운용 방법 및 이를 이용한 단말기
TWI385911B (zh) * 2008-11-27 2013-02-11 Inventec Corp 風扇控制電路
TWI381626B (zh) * 2008-11-27 2013-01-01 Inventec Corp 風扇控制電路
US8022757B2 (en) * 2008-12-10 2011-09-20 Rohm Co., Ltd. Class D power amplifier
GB2490930A (en) * 2011-05-19 2012-11-21 Warwick Audio Technologies Ltd A switching amplifier arrangement providing both signal drive and a high bias voltage for an electrostatic loudspeaker
US9071136B2 (en) * 2012-03-30 2015-06-30 Qualcomm Incorporated System and method for suppression of peaking in an external LC filter of a buck regulator
US9130575B2 (en) * 2013-03-14 2015-09-08 Samsung Electronics Co., Ltd. Communication system with charge pump mechanism and method of operation thereof
US9143373B2 (en) * 2013-08-30 2015-09-22 Silicon Laboratories Inc. Transport of an analog signal across an isolation barrier
CN104713536A (zh) * 2013-12-13 2015-06-17 上海博泰悦臻网络技术服务有限公司 信号检测电路及车载设备
CN106849875B (zh) * 2015-12-07 2023-08-15 佛山市顺德区美的电热电器制造有限公司 自激振荡电路和具有其的电磁加热装置
US10778160B2 (en) * 2016-01-29 2020-09-15 Dolby Laboratories Licensing Corporation Class-D dynamic closed loop feedback amplifier
CN109861659A (zh) * 2019-03-25 2019-06-07 深圳市菲菱科思通信技术股份有限公司 利用脉宽线性调速电路
CN110190837B (zh) * 2019-06-24 2024-03-15 镇江英创电力电子有限公司 一种隔离放大器装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57121308A (en) 1981-01-21 1982-07-28 Hitachi Ltd Power amplifier
DE3423032A1 (de) 1984-06-22 1986-01-02 Alfred Teves Gmbh, 6000 Frankfurt Regeleinrichtung fuer kraftfahrzeuge
US5218315A (en) * 1992-01-06 1993-06-08 Infinity Systems, Inc. Switching amplifier
US5767740A (en) * 1996-09-27 1998-06-16 Harris Corporation Switching amplifier closed loop dual comparator modulation technique
US5838193A (en) * 1996-11-26 1998-11-17 Motorola, Inc. Time-delay compensating wideband class-s modulator and method therefor
KR100226227B1 (ko) * 1997-03-18 1999-10-15 윤덕용 자려발진형 델타변조 d급 음향증폭기
US6188187B1 (en) * 1998-08-07 2001-02-13 Nidec America Corporation Apparatus and method of regulating the speed of a DC brushless motor
US6107875A (en) * 1998-10-15 2000-08-22 Intersil Corporation Variable frequency class D modulator with built in soft clipping and frequency limiting
US6118336A (en) * 1998-10-30 2000-09-12 Intersil Corporation Start-up circuit for self oscillating class D modulator
US6249182B1 (en) * 1998-11-18 2001-06-19 Intersil Corporation Class D amplifier with bandwidth independent of load impedance
US6420930B1 (en) * 2000-07-12 2002-07-16 Monolithic Power Systems, Inc. Class D audio amplifier

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100899106B1 (ko) * 2007-08-21 2009-05-27 (주)제이디에이테크놀로지 직류/직류 변환장치
KR101888079B1 (ko) * 2017-03-24 2018-08-13 주식회사 이오테크닉스 삼각파 위상 제어 회로 및 이를 포함하는 pwm 드라이버

Also Published As

Publication number Publication date
KR100604967B1 (ko) 2006-07-28
US20030030486A1 (en) 2003-02-13
US6778011B2 (en) 2004-08-17
TWI279074B (en) 2007-04-11
JP4434557B2 (ja) 2010-03-17
JP2003115730A (ja) 2003-04-18
KR100600507B1 (ko) 2006-07-13
KR20030011615A (ko) 2003-02-11

Similar Documents

Publication Publication Date Title
KR100604967B1 (ko) 전력 증폭기 회로
US6707337B2 (en) Self-operating PWM amplifier
KR100775184B1 (ko) Ｄ-급 증폭기
US7142050B2 (en) Recovery from clipping events in a class D amplifier
US4949048A (en) Pulse width modulation amplifier circuit
US7279970B2 (en) Feedback circuit
US7944297B2 (en) Class D amplifier
US20040232978A1 (en) Filterless class D amplifiers using spread spectrum PWM modulation
TWI477064B (zh) A system and method for reducing distortion in an audio amplification system
US7190224B2 (en) Class D amplifier
JP3499236B1 (ja) ディジタル電力増幅器
GB2565293A (en) An error amplifier
US11245368B2 (en) Class D amplifier
JP2007209038A (ja) 電力増幅回路
KR101461097B1 (ko) Ｄ급 오디오 앰프회로
US11837999B2 (en) Audio amplifier having idle mode
US10911010B2 (en) Class-D amplifier and sound system
US7579907B2 (en) Switching amplifier
US7388431B2 (en) Switching amplifier and control method thereof
US6414544B2 (en) Demodulation filter
US20100182084A1 (en) Low rf interference switching amplifier and method
JP2006093764A (ja) ディジタルパワーアンプ
WO2022258491A1 (en) Self-oscillating class d audio amplifier with voltage limiting circuit
KR20020019630A (ko) 시그마-델타 방식을 채택한 디지털 전력 증폭 장치 및방법
JP2003152463A (ja) 他励式パルス幅変調型ｄ級電力増幅器

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130618

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140630

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee