WO2006033240A1 - オーディオパワーアンプｉｃおよびそれを備えたオーディオシステム - Google Patents

オーディオパワーアンプｉｃおよびそれを備えたオーディオシステム Download PDF

Info

Publication number
WO2006033240A1
WO2006033240A1 PCT/JP2005/016579 JP2005016579W WO2006033240A1 WO 2006033240 A1 WO2006033240 A1 WO 2006033240A1 JP 2005016579 W JP2005016579 W JP 2005016579W WO 2006033240 A1 WO2006033240 A1 WO 2006033240A1
Authority
WO
WIPO (PCT)
Prior art keywords
clock
audio
power amplifier
audio signal
circuit
Prior art date
Application number
PCT/JP2005/016579
Other languages
English (en)
French (fr)
Inventor
Shigeji Ohama
Satoshi Oishi
Masatsugu Souma
Original Assignee
Rohm Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co., Ltd. filed Critical Rohm Co., Ltd.
Priority to US11/661,792 priority Critical patent/US7459968B2/en
Publication of WO2006033240A1 publication Critical patent/WO2006033240A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/217—Class D power amplifiers; Switching amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/181—Low-frequency amplifiers, e.g. audio preamplifiers
    • H03F3/183—Low-frequency amplifiers, e.g. audio preamplifiers with semiconductor devices only
    • H03F3/187—Low-frequency amplifiers, e.g. audio preamplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/68—Combinations of amplifiers, e.g. multi-channel amplifiers for stereophonics
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/03—Indexing scheme relating to amplifiers the amplifier being designed for audio applications
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/249—A switch coupled in the input circuit of an amplifier being controlled by a circuit, e.g. feedback circuitry being controlling the switch
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/345—Pulse density modulation being used in an amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/351—Pulse width modulation being used in an amplifying circuit

Definitions

  • the present invention relates to a digital signal that is output by performing pulse modulation such as pulse width modulation (PWM (Pulse Width Modulation)) and pulse density modulation (PDM (Pulse Duration Modulation)) on an input audio signal.
  • PWM Pulse Width Modulation
  • PDM Pulse Duration Modulation
  • the present invention relates to an audio power amplifier IC (Integrated Circuit) including a power amplifier circuit and a video system including the audio power amplifier IC.
  • left and right speakers In recent years, in addition to two speakers that output left and right stereo sound (hereinafter also referred to as left and right speakers), respectively, in order to increase the acoustic effect, such as a 2-way stereo system and a home shutter system, etc.
  • audio systems with a speech output that outputs sound that emphasizes only the low frequencies are becoming popular.
  • a plurality of power amplifier circuits corresponding to the respective speakers are required.
  • a so-called digital power amplifier (class D amplifier) circuit that performs pulse modulation such as PWM and PDM and outputs a pulse is widely used because of its high efficiency (for example, Japanese Patent Publication No. 2002-299968 (Patent Document 1)).
  • FIG. 2 is a block diagram showing an example of a conventional audio system using a digital power amplifier circuit.
  • this audio system includes audio power amplifier ICs 101, 101a and 101b, and speakers 141, 141a, 141b and 142.
  • This audio system is a so-called two-way stereo system.
  • stereo audio is output from the left and right speakers 141 and 142 via the audio power amplifier IC 101 based on the stereo audio signals Lin and Rin to which an external force is also input, and the stereo audio that emphasizes only the low frequencies is Audio amplifiers for the left and right speakers 141a and 141b via IClOla or 101b Output.
  • the low-frequency speakers 141a and 141b have a so-called BTL (Balanced Transformerless) configuration in which two drive inputs are driven in opposite phases to increase output.
  • the audio power amplifier IC101 and the audio power amplifiers IC101a and 101b for bass are the same IC.
  • Each of the audio power amplifiers IC101, 101a, and 101b includes digital power amplifier circuits 151 and 152, a clock generation circuit 110 that generates a reference clock BCLK, and the like.
  • the digital power amplifier circuits 151 and 152 perform pulse modulation based on the reference clock BCLK on the audio signals input thereto, and output pulses synchronized with the reference clock BCLK.
  • Audio power amplifier IC 101 drives stereo speakers 141 and 142. Also, the audio power amplifiers IClOla and 101b for bass sound drive the BTL-configured force 141a and 141b, respectively.
  • Patent Document 1 Japanese Patent Laid-Open No. 2002-299968
  • the inventors of the present application differ slightly due to factors such as characteristic noise between the ICs, because the frequency of the reference clock of each audio power amplifier IC is slightly different.
  • the present invention has been made in view of the above-described reasons, and an object of the present invention is to suppress deterioration in sound quality caused by the frequency of a reference clock in an audio system using a plurality of audio power amplifier ICs.
  • Audio power amplifier IC that can It is to provide an audio system provided.
  • an audio power amplifier IC includes a clock generation circuit that generates an internal clock and an output of the internal clock or an input power s of the external clock.
  • a clock selection circuit a clock selection circuit that selects one of an internal clock and an external clock as a reference clock, a first audio signal input terminal to which a first audio signal is input, and a first audio signal
  • a first digital amplifier circuit that performs pulse modulation based on the reference clock and outputs a pulse synchronized with the reference clock.
  • the audio power amplifier IC further includes a second audio signal input terminal to which the second audio signal is input, an inverting circuit that inverts and outputs the first audio signal, and an inverting circuit
  • the audio signal selection circuit that selects and outputs either the audio signal output from the audio signal or the second audio signal, and performs pulse modulation based on the reference clock on the selected audio signal to generate a pulse synchronized with the reference clock.
  • an audio system including a first audio power amplifier IC and a second audio power amplifier IC, and includes:
  • Each of the audio power amplifier IC and the second audio power amplifier IC includes a clock generation circuit that generates an internal clock, a clock terminal that outputs an internal clock or an external clock, an internal clock, and an external clock.
  • a clock selection circuit that selects one of the two as a reference clock, a first audio signal input terminal to which the first audio signal is input, and pulse modulation based on the reference clock on the first audio signal for reference.
  • a first digital power amplifier circuit that outputs a pulse synchronized with the clock, and a second One of the second audio signal input terminal to which the audio signal is input, the inverting circuit that inverts and outputs the first audio signal, the audio signal that the inverting circuit outputs, and the second audio signal.
  • Selected And a second digital power amplifier circuit that performs pulse modulation on the selected audio signal based on the reference clock and outputs a pulse synchronized with the reference clock.
  • the clock selection circuit includes: When the audio signal selection circuit selects the audio signal output from the inverting circuit, the external clock is selected as the reference clock. In the audio system, the first audio power amplifier IC and the second audio power amplifier IC are selected.
  • the clock selection circuit selects the internal clock as the reference clock, outputs the internal clock from the clock terminal, and outputs the second audio signal.
  • the clock selection circuit is the first amplifier. I O power amplifier IC force also selects the external clock received via the clock pin as a reference clock.
  • the audio power amplifier IC according to the present invention selects either the internal clock or the external clock as a reference clock from the clock selection circuit. Therefore, in an audio system using a plurality of audio power amplifier ICs according to the present invention, the frequency of the reference clock can be made the same for all audio power amplifier ICs, and as a result, It is possible to suppress a decrease in sound quality without generating a beat sound. Also, since the audio system according to the present invention uses this audio power amplifier IC! /, A high quality system can be realized.
  • FIG. 1 is a block diagram showing a configuration of a plurality of audio power amplifier ICs according to an embodiment of the present invention and an audio system including the same.
  • FIG. 2 is a block diagram showing an example of a conventional audio system using a digital power amplifier circuit.
  • FIG. 1 is a block diagram showing a configuration of a plurality of audio power amplifier ICs and an audio system including the same according to an embodiment of the present invention. First, the audio power amplifier IC1 will be described, and then the configuration of the audio system will be described.
  • the audio power amplifier IC1 includes an audio signal input terminal (first audio signal input terminal) IN1, an audio signal input terminal (second audio signal input terminal) I N2, and a pulse output terminal (first pulse output). Terminal) OUT1 and pulse output terminal (second pulse output terminal) OUT2, clock terminal CLK, control terminal CNT, digital power amplifier circuit (first digital power amplifier circuit) 51 and 52 (second digital power terminal) An amplifier circuit), a clock generation circuit 10, a clock selection circuit 11, an audio signal selection circuit 12, a selection control circuit 13, and an inverting circuit 14.
  • the digital power amplifier circuit 51 includes a pulse modulation circuit 61 and an output circuit 71.
  • Digital power amplifier circuit 52 includes a noise modulation circuit 62 and an output circuit 72.
  • An audio signal (first audio signal) Lin and an audio signal (second audio signal) R in are input to the audio signal input terminal IN1 and the audio signal input terminal IN2.
  • Pulse-modulated pulses described later are output from the pulse output terminal OUT1 and the pulse output terminal OUT2, respectively.
  • the control terminal CNT includes a clock selection circuit 11 and an audio signal selection circuit described later.
  • a voltage is applied to control the 12 selections.
  • Audio signal input terminal IN1 has a digital power amplifier circuit 51 and an inverting circuit 1
  • the noise modulation circuit 61 performs pulse modulation on the audio signal Lin based on the reference clock BCLK, and outputs a pulse synchronized with the reference clock BCLK.
  • the output circuit 71 outputs the pulse received from the pulse modulation circuit 61 with a low output impedance.
  • the output of the output circuit 71 becomes the output of the digital power amplifier circuit 51 and is connected to the pulse output terminal OUT1.
  • the configuration of the digital power amplifier circuit 52 is substantially the same as that of the digital power amplifier circuit 51. That is, the pulse modulation circuit 62 performs pulse modulation on the audio signal output from the audio signal selection circuit 12 based on the reference clock BCLK, and outputs a pulse synchronized with the reference clock BCLK.
  • the output circuit 72 outputs the pulse received from the pulse modulation circuit 62 with a low output impedance. The output of the output circuit 72 becomes the output of the digital power amplifier circuit 52 and is connected to the pulse output terminal OUT2.
  • the pulse modulation circuit 61 outputs different pulses depending on the type of modulation method such as PWM and PDM.
  • the output pulse has a period equal to the reference clock BCLK.
  • the pulse width of the output pulse changes according to the voltage of the audio signal Lin. In other words, the pulse width increases as the voltage of the audio signal Lin increases, and decreases as it decreases.
  • the output pulse has the same period as the reference clock BCLK, and the pulse width is constant.
  • the density of the output pulses varies according to the voltage of the audio signal Lin. In other words, the pulse density increases as the voltage of the audio signal Lin increases, and decreases as it decreases.
  • the inverting circuit 14 inverts and outputs the audio signal Lin.
  • the output of the inverting circuit 14 and the audio signal input terminal IN2 are connected to the input of the audio signal selection circuit 12.
  • the audio signal selection circuit 12 selects either the audio signal output from the inverting circuit 14 or the audio signal Rin based on the control of the selection control circuit 13 described later. Output.
  • a digital power amplifier circuit 52 is connected to the output of the audio signal selection circuit 12.
  • a clock selection circuit 11 is connected to the clock terminal CLK.
  • the clock selection circuit 11 selects either the internal clock or the external clock as the reference clock BCLK based on the control of the selection control circuit 13 described later.
  • the internal clock is generated by the clock generation circuit 10.
  • the external clock is generated by an external IC or the like and input via the clock terminal CLK.
  • the clock selection circuit 11 When the internal clock is selected as the reference clock BCLK, the clock selection circuit 11 outputs the internal clock from the clock terminal CLK. When the external clock is selected as the reference clock BCLK, the clock selection circuit 11 receives the external clock from the clock terminal CLK, and electrically disconnects the clock generation circuit 10 and the clock terminal CLK.
  • a selection control circuit 13 is connected to the control terminal CNT.
  • the selection control circuit 13 controls the clock selection circuit 11 and the audio signal selection circuit 12 based on the voltage level of the control terminal CNT! That is, the selection control circuit 13 causes the clock selection circuit 11 to select the internal clock as the reference clock BCLK and the audio signal selection circuit 12 to select the audio signal Rin when the control terminal CNT is at the ground potential level. .
  • the selection control circuit 13 causes the clock selection circuit 11 to select the external clock as the reference clock BCLK, and the audio signal selection circuit 12 outputs the inverting circuit 14 Select the audio signal to be used.
  • This audio system is a 2-way stereo system. That is, the stereo audio signals Lin and Rin are input, stereo sound is output from the left and right speakers 41 and 42, and stereo sound in which only low sound is emphasized is output from the left and right speakers 41a and 41b for low sound. Also, the bass speakers 41a and 41b have two drive inputs that are connected to each other to increase the output. The so-called BTL configuration is driven in the opposite phase.
  • This audio system includes an audio power amplifier IC (first audio power amplifier IC) 1, la (second audio power amplifier IC) and lb (second audio power amplifier IC), and a Rhono 2a, 2b, 31, 32, 31a, 32a, 31b, and 32b, and speaker forces 41, 41a, 41b, 42, 42a, and 42b.
  • first audio power amplifier IC first audio power amplifier IC
  • la second audio power amplifier IC
  • lb second audio power amplifier IC
  • the low-pass filters 31, 32, 31a, 32a, 31b, and 32b remove a harmonic component generated by the pulse-modulated pulse force reference clock BCLK and extract a signal in the audio band.
  • the low-pass filters 2a and 2b pass only the frequencies corresponding to the low frequencies of the stereo audio signals Lin and Rin, respectively.
  • the low-pass filters 31 and 32 are connected to the pulse output terminals OUT1 and OUT2 of the audio power amplifier IC1.
  • one of the drive inputs is connected to the output of low-pass filters 31 and 32, and the other drive input is grounded.
  • the audio power amplifier ICla is for the bass on the left side.
  • the audio signal Lin is input to the low-pass filter 2a.
  • the output of the low-pass filter 2a is connected to the audio signal input terminal IN1.
  • the low-pass filters 3 la and 32a are connected to the pulse output terminals OUT1 and OUT2 of the audio power amplifier I Cla.
  • the outputs of the low-pass filters 3la and 32a are connected to two drive inputs, respectively.
  • the audio power amplifier IClb is for the bass on the right side.
  • the audio signal Rin is input to the low-pass filter 2b.
  • the output of the low-pass filter 2b is connected to the audio signal input terminal IN1.
  • the low-pass filters 31b and 32b are connected to the pulse output terminals OUT1 and OUT2 of the audio power amplifier I Clb.
  • the speaker 41b has two drive inputs connected to the outputs of the low-pass filters 3 lb and 32b, respectively.
  • the clock terminals CLK of the audio power amplifiers IC1, la, and lb are connected to each other.
  • the audio power amplifier IC1 and the audio power amplifiers ICla and lb for bass are the same IC.
  • Each of the audio power amplifiers ICla and lb includes digital power amplifier circuits 51 and 52, a clock generation circuit 10, a clock selection circuit 11, and An audio signal selection circuit 12, a selection control circuit 13, and an inversion circuit 14 are provided.
  • the audio power amplifier IC1 drives the stereo speakers 41 and 42 because the control terminal CNT is connected to the ground potential.
  • the clock selection circuit 11 selects an internal clock as the reference clock BCLK based on the control of the selection control circuit 13, and outputs the internal clock from the clock terminal CLK. That is, the internal clock power output from the audio power amplifier IC1 is an external clock for the audio power amplifiers ICla and lb.
  • the audio signal selection circuit 12 selects the audio signal Rin based on the control of the selection control circuit 13 and outputs it to the digital power amplifier circuit 52.
  • the audio power amplifiers ICla and lb for the bass drive the BTL-configured speakers 41a and 41b, respectively, since the control terminal CNT is connected to the power supply voltage VCC.
  • the clock selection circuit 11 selects the external clock received from the audio power amplifier IC1 via the clock terminal CLK as the reference clock BCLK based on the control of the selection control circuit 13.
  • the audio signal selection circuit 12 selects the audio signal output from the inversion circuit 14 based on the control of the selection control circuit 13, and outputs the audio signal to the digital power amplifier circuit 52.
  • the frequency of the reference clock BCLK can be made the same for the three audio power amplifier ICs, no beat sound is generated and the sound quality is improved. The decrease can be suppressed.
  • the clock selection circuit 11 when driving the STL power, the clock selection circuit 11 is based on the control of the selection control circuit 13. Select an external clock as BCLK. Therefore, the selection of the reference clock BCLK of the audio power amplifier IC1, la, and lb can be controlled only by the control terminal CNT, so that the number of terminals can be reduced. However, it is also possible to provide the control terminal CNT separately.
  • the power described above for the two-way stereo system using the three audio power amplifiers IC1, la, and lb is not limited to other audio systems such as a home shutter system. Audio power amplifier IC! / Reference clock BCLK By making the frequency the same, it is possible to suppress a reduction in sound quality without generating a beat sound. As a result, a high quality audio system can be provided.
  • the audio power amplifier IC includes two audio signal input terminals and two digital power amplifier circuits, and thus includes a two-way stereo system including three audio power amplifier circuits.
  • the power that can be achieved with a power amplifier IC The audio power amplifier IC is not limited to such a configuration. It must be configured to include only one audio signal input terminal and only one digital power amplifier circuit. Both are possible. In this case, it is possible to more flexibly cope with various audio systems (for example, a system having an odd number of speakers not having a BTL configuration) that can be expected to increase costs.
  • the low-pass filter 2a or 2b may be built in the audio power amplifier IC, and the selection control circuit 13 may select whether or not the force using the Rhono filter 2a or 2b is selected.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Multimedia (AREA)
  • Amplifiers (AREA)

Abstract

　基準クロックの周波数に起因する音質の低下を抑制することができるオーディオパワーアンプＩＣおよびそれを備えたオーディオシステムを提供する。オーディオパワーアンプＩＣは、内部クロックを生成するクロック生成回路（１０）と、内部クロックの出力または外部クロックの入力が行われるクロック端子（ＣＬＫ）と、内部クロックおよび外部クロックのいずれかを基準クロック（ＢＣＬＫ）として選択するクロック選択回路（１１）と、第１のオーディオ信号（Ｌｉｎ）が入力される第１のオーディオ信号入力端子（ＩＮ１）と、第１のオーディオ信号（Ｌｉｎ）に対して基準クロック（ＢＣＬＫ）に基づくパルス変調を行なって基準クロック（ＢＣＬＫ）に同期したパルスを出力する第１のデジタルパワーアンプ回路（５１）とを備える。

Description

明 細 書
オーディオパワーアンプ ICおよびそれを備えたオーディオシステム 技術分野
[0001] 本発明は、入力されるオーディオ信号に対して、パルス幅変調（PWM (Pulse Widt h Modulation) )およびパルス密度変調（PDM (Pulse Duration Modulation) )など のパルス変調を行って出力するデジタルパワーアンプ回路を備えたオーディオパヮ 一アンプ IC (Integrated Circuit)およびそのオーディオパワーアンプ ICを備えたォ 一ディォシステムに関する。
背景技術
[0002] 近年、 2ウェイステレオシステムおよびホームシァタシステムなどのように、音響効果 を増すために、左右のステレオ音声をそれぞれ出力する 2つのスピーカ（以下、左右 のスピーカとも称する。）の他に、例えば低音のみを強調した音声を出力するスピー 力などを付カ卩したオーディオシステムが普及して 、る。このようなオーディオシステム では、複数のスピーカにオーディオ (音声)信号を出力するために、各スピーカに対 応する複数のパワーアンプ回路が必要である。このようなパワーアンプ回路として、 P WMおよび PDMなどのパルス変調を行ってパルスを出力する、 、わゆるデジタルパ ヮーアンプ (D級アンプ）回路が、高効率であることから広く用いられている（例えば特 開 2002— 299968号公報（特許文献 1) )。
[0003] 図 2は、デジタルパワーアンプ回路を用いた従来のオーディオシステムの一例を示 すブロック図である。同図を参照して、このオーディオシステムは、オーディオパワー アンプ IC101、 101aおよび 101bと、スピーカ 141、 141a, 141bおよび 142とを含 む。
[0004] このオーディオシステムは、いわゆる 2ウェイステレオシステムと呼ばれるものである 。すなわち、外部力も入力されるステレオオーディオ信号 Linおよび Rinに基づいて、 オーディオパワーアンプ IC 101を介してステレオ音声を左右のスピーカ 141および 1 42から出力し、かつ、低音のみを強調したステレオ音声を低音用のオーディオパヮ 一アンプ IClOlaまたは 101bを介して低音用の左右のスピーカ 141aおよび 141bか ら出力する。
[0005] また、低音用のスピーカ 141aおよび 141bは、出力を高めるために 2つの駆動入力 が互いに逆の位相で駆動される、 、わゆる BTL (Balanced Transformerless)の構成 になっている。
[0006] ここで、オーディオパワーアンプ IC101と低音用のオーディオパワーアンプ IC101 aおよび 101bとは同じ ICである。オーディオパワーアンプ IC101、 101aおよび 101b は、各々が、デジタルパワーアンプ回路 151ならびに 152および基準クロック BCLK を生成するクロック生成回路 110などを備える。
[0007] デジタルパワーアンプ回路 151および 152は、それぞれに入力されるオーディオ信 号に対して、基準クロック BCLKに基づくパルス変調を行って基準クロック BCLKに 同期したパルスを出力する。
[0008] オーディオパワーアンプ IC101は、ステレオ用のスピーカ 141および 142を駆動す る。また、低音用のオーディオパワーアンプ IClOlaおよび 101bは、 BTL構成のスピ 一力 141aおよび 141bをそれぞれ駆動する。
特許文献 1：特開 2002— 299968号公報
発明の開示
発明が解決しょうとする課題
[0009] ところで、デジタルパワーアンプ回路を有するオーディオパワーアンプ ICでは、基 準クロックに同期したノ ルス出力によるスイッチングに起因して、高調波である電源ノ ィズおよび輻射ノイズが発生する。
[0010] 本願発明者らは、上述のようにオーディオパワーアンプ ICを複数用いたオーディオ システムでは、各オーディオパワーアンプ ICの基準クロックの周波数が IC間の特性 ノ ラツキなどの要因により多少異なるため、各オーディオパワーアンプ IC力も発生す る電源ノイズおよび輻射ノイズの周波数の差によって可聴帯域の音、すなわちビート 音が生じ、オーディオシステムにおける音質が低下してしまうことに着目した。
[0011] 本発明は、上記事由に鑑みてなしたもので、その目的とするところは、オーディオパ ヮーアンプ ICを複数用いたオーディオシステムにおいて基準クロックの周波数に起 因する音質の低下を抑制することができるオーディオパワーアンプ ICおよびそれを 備えたオーディオシステムを提供することにある。
課題を解決するための手段
[0012] 上記課題を解決するために、本発明のある局面に関わるオーディオパワーアンプ I Cは、内咅クロックを生成するクロック生成回路と、内咅クロックの出力または外咅クロ ックの入力力 s行われるクロック端子と、内部クロックおよび外部クロックのいずれかを 基準クロックとして選択するクロック選択回路と、第 1のオーディオ信号が入力される 第 1のオーディオ信号入力端子と、第 1のオーディオ信号に対して基準クロックに基 づくパルス変調を行なって基準クロックに同期したノ ルスを出力する第 1のデジタル ノ ヮ一アンプ回路とを備える。
[0013] 好ましくは、オーディオパワーアンプ ICは、さらに、第 2のオーディオ信号が入力さ れる第 2のオーディオ信号入力端子と、第 1のオーディオ信号を反転して出力する反 転回路と、反転回路が出力するオーディオ信号、および第 2のオーディオ信号のい ずれかを選択して出力するオーディオ信号選択回路と、選択されたオーディオ信号 に基準クロックに基づくパルス変調を行なって基準クロックに同期したパルスを出力 する第 2のデジタルパワーアンプ回路とを備え、クロック選択回路は、オーディオ信号 選択回路が反転回路が出力するオーディオ信号を選択した場合には、外部クロック を基準クロックとして選択する。
[0014] 上記課題を解決するために、本発明のある局面に関わるオーディオシステムは、第 1のオーディオパワーアンプ ICおよび第 2のオーディオパワーアンプ ICを備えるォー ディォシステムであって、第 1のオーディオパワーアンプ ICおよび第 2のオーディオパ ヮーアンプ ICは、各々が、内部クロックを生成するクロック生成回路と、内部クロックの 出力または外部クロックの入力が行われるクロック端子と、内部クロックおよび外部ク ロックのいずれかを基準クロックとして選択するクロック選択回路と、第 1のオーディオ 信号が入力される第 1のオーディオ信号入力端子と、第 1のオーディオ信号に対して 基準クロックに基づくパルス変調を行なって基準クロックに同期したパルスを出力する 第 1のデジタルパワーアンプ回路と、第 2のオーディオ信号が入力される第 2のォー ディォ信号入力端子と、第 1のオーディオ信号を反転して出力する反転回路と、反転 回路が出力するオーディオ信号、および第 2のオーディオ信号のいずれかを選択し て出力するオーディオ信号選択回路と、選択されたオーディオ信号に基準クロックに 基づくパルス変調を行なって基準クロックに同期したノ ルスを出力する第 2のデジタ ルパワーアンプ回路とを備え、クロック選択回路は、オーディオ信号選択回路が反転 回路が出力するオーディオ信号を選択した場合には、外部クロックを基準クロックとし て選択し、オーディオシステムにおいては、第 1のオーディオパワーアンプ ICおよび 第 2のオーディオパワーアンプ ICのクロック端子が互いに接続され、第 1のオーディ ォパワーアンプ ICにおいては、クロック選択回路は、内部クロックを基準クロックとして 選択し、かつ、クロック端子カゝら内部クロックを出力し、第 2のオーディオパワーアンプ ICにおいては、クロック選択回路は、第 1のオーディオパワーアンプ IC力もクロック端 子経由で受けた外部クロックを基準クロックとして選択する。
発明の効果
[0015] 本発明に係るオーディオパワーアンプ ICは、クロック選択回路〖こより内部クロックお よび外部クロックのいずれかを基準クロックとして選択する。したがって、本発明に係 るオーディオパワーアンプ ICを複数用いたオーディオシステムにお!/、て、すべてのォ 一ディォパワーアンプ ICについて基準クロックの周波数を同一にすることができ、そ の結果、ビート音を生じさせず、音質の低下を抑制することができる。また、本発明に 係るオーディオシステムはこのオーディオパワーアンプ ICを用いて!/、るので、高品質 なシステムを実現することができる。
図面の簡単な説明
[0016] [図 1]本発明の実施の形態に係る複数のオーディオパワーアンプ ICおよびそれを備 えたオーディオシステムの構成を示すブロック図である。
[図 2]デジタルパワーアンプ回路を用いた従来のオーディオシステムの一例を示すブ ロック図である。
符号の説明
[0017] 1, la, lb, 101, 101a, 101b オーディオパワーアンプ IC、 41, 41a, 41b, 42, 42a, 42b, 141, 141a, 141b, 142 スピーカ、 10, 110 クロック生成回路、 11 クロック選択回路、 12 オーディオ信号選択回路、 13 選択制御回路、 14 反転回 路、 2a, 2b, 31, 31a, 31b, 32, 32a, 32b ローノ スフィルタ、 151, 152 デジタ ルパワーアンプ回路、 51 デジタルパワーアンプ回路（第 1のデジタルパワーアンプ 回路）、 52 デジタルパワーアンプ回路（第 2のデジタルパワーアンプ回路）、 61、 62 ノ ルス変調回路、 71, 72 出力回路、 CLK クロック端子、 CNT 制御端子、 IN1 オーディオ信号入力端子 (第 1のオーディオ信号入力端子）、 IN2 オーディオ信 号入力端子 (第 2のオーディオ信号入力端子）、 OUT1 パルス出力端子 (第 1のパ ルス出力端子）、 OUT2 パルス出力端子 (第 2のパルス出力端子）、 Lin オーディ ォ信号 (第 1のオーディオ信号）、 Rin オーディオ信号 (第 2のオーディオ信号）、 BC LK 基準クロック。
発明を実施するための最良の形態
[0018] 以下、本発明の実施の形態について図面を用いて説明する。
図 1は、本発明の実施の形態に係る複数のオーディオパワーアンプ ICおよびそれ を備えたオーディオシステムの構成を示すブロック図である。まず、オーディオパワー アンプ IC1について説明し、その後にオーディオシステムの構成を説明する。
[0019] オーディオパワーアンプ IC1は、オーディオ信号入力端子（第 1のオーディオ信号 入力端子) IN1およびオーディオ信号入力端子 (第 2のオーディオ信号入力端子) I N2と、パルス出力端子 (第 1のパルス出力端子) OUT1およびパルス出力端子 (第 2 のパルス出力端子) OUT2と、クロック端子 CLKと、制御端子 CNTと、デジタルパヮ 一アンプ回路（第 1のデジタルパワーアンプ回路） 51および 52 (第 2のデジタルパヮ 一アンプ回路）と、クロック生成回路 10と、クロック選択回路 11と、オーディオ信号選 択回路 12と、選択制御回路 13と、反転回路 14とを備える。
[0020] デジタルパワーアンプ回路 51は、パルス変調回路 61と、出力回路 71とを含む。デ ジタルパワーアンプ回路 52は、ノ ルス変調回路 62と、出力回路 72とを含む。
[0021] オーディオ信号入力端子 IN1およびオーディオ信号入力端子 IN2には、オーディ ォ信号 (第 1のオーディオ信号) Linおよびオーディオ信号 (第 2のオーディオ信号) R inが入力される。
[0022] パルス出力端子 OUT1およびパルス出力端子 OUT2からは後述するパルス変調 されたノ《ルスがそれぞれ出力される。
[0023] クロック端子 CLKにおいては、後述する内部クロックの出力または後述する外部ク ロックの入力が行われる。
[0024] 制御端子 CNTには、後述するクロック選択回路 11およびオーディオ信号選択回路
12の選択を制御するための電圧が印加される。
[0025] オーディオ信号入力端子 IN1にはデジタルパワーアンプ回路 51および反転回路 1
4が接続される。
[0026] ノ ルス変調回路 61は、オーディオ信号 Linに対して基準クロック BCLKに基づくパ ルス変調を行って基準クロック BCLKに同期したパルスを出力する。
[0027] 出力回路 71は、パルス変調回路 61から受けたパルスを低い出力インピーダンスで 出力する。出力回路 71の出力はデジタルパワーアンプ回路 51の出力となり、パルス 出力端子 OUT1に接続される。
[0028] デジタルパワーアンプ回路 52の構成はデジタルパワーアンプ回路 51と実質的に 同じである。すなわち、パルス変調回路 62は、オーディオ信号選択回路 12が出力す るオーディオ信号に対して基準クロック BCLKに基づくパルス変調を行って基準クロ ック BCLKに同期したパルスを出力する。出力回路 72は、パルス変調回路 62から受 けたパルスを低い出力インピーダンスで出力する。出力回路 72の出力はデジタルパ ヮーアンプ回路 52の出力となり、パルス出力端子 OUT2に接続される。
[0029] ここで、パルス変調回路 61は、 PWMおよび PDMなどの変調方式の種類によって 出力するパルスが異なる。 PWMの場合、出力パルスは基準クロック BCLKと等しい 周期を有する。出力パルスのパルス幅はオーディオ信号 Linの電圧に応じて変化す る。すなわち、オーディオ信号 Linの電圧が上がればパルス幅が広くなり、下がれば 狭くなる。 PDMの場合、出力パルスは基準クロック BCLKと等しい周期を有し、かつ パルス幅は一定である。出力パルスの密度は、オーディオ信号 Linの電圧に応じて 変化する。すなわち、オーディオ信号 Linの電圧が上がればパルス密度が高くなり、 下がれば低くなる。
[0030] 反転回路 14は、オーディオ信号 Linを反転して出力する。反転回路 14の出力およ びオーディオ信号入力端子 IN2がオーディオ信号選択回路 12の入力に接続される 。オーディオ信号選択回路 12は、後述する選択制御回路 13の制御に基づいて、反 転回路 14が出力するオーディオ信号およびオーディオ信号 Rinのいずれかを選択し て出力する。オーディオ信号選択回路 12の出力にはデジタルパワーアンプ回路 52 が接続される。
[0031] クロック端子 CLKにはクロック選択回路 11が接続される。クロック選択回路 11は、 後述する選択制御回路 13の制御に基づいて内部クロックおよび外部クロックのいず れかを基準クロック BCLKとして選択する。ここで、内部クロックはクロック生成回路 10 により生成される。また、外部クロックは外部の ICなどで生成され、クロック端子 CLK を介して入力される。
[0032] クロック選択回路 11は、基準クロック BCLKとして内部クロックを選択した場合には クロック端子 CLKから内部クロックを出力する。また、クロック選択回路 11は、基準ク ロック BCLKとして外部クロックを選択した場合にはクロック端子 CLKから外部クロッ クを受けるとともに、クロック生成回路 10およびクロック端子 CLKを電気的に切断す る。
[0033] 制御端子 CNTには選択制御回路 13が接続される。選択制御回路 13は、制御端 子 CNTの電圧レベルに基づ!/、て、クロック選択回路 11およびオーディオ信号選択 回路 12を制御する。すなわち、選択制御回路 13は、制御端子 CNTが接地電位レべ ルの場合にはクロック選択回路 11に内部クロックを基準クロック BCLKとして選択さ せ、かつオーディオ信号選択回路 12にオーディオ信号 Rinを選択させる。一方、制 御端子 CNTが電源電圧 VCCレベルの場合には、選択制御回路 13はクロック選択 回路 11〖こ外部クロックを基準クロック BCLKとして選択させ、かつオーディオ信号選 択回路 12に反転回路 14が出力するオーディオ信号を選択させる。
[0034] なお、基準クロック BCLKとして外部クロックが選択される場合は、クロック生成回路 10が生成する内部クロックは使用しないので、クロック生成回路 10の動作を止めるこ とも可能である。
[0035] 次に、図 1に示すオーディオシステムの構成を説明する。このオーディオシステムは 、 2ウェイステレオシステムである。すなわち、ステレオオーディオ信号 Linおよび Rin を入力し、ステレオ音声を左右のスピーカ 41および 42から出力し、かつ、低音のみ を強調したステレオ音声を低音用の左右のスピーカ 41aおよび 41bから出力する。ま た、低音用のスピーカ 41aおよび 41bは、出力を高めるために 2つの駆動入力が互い に逆の位相で駆動される、いわゆる BTLの構成になっている。
[0036] このオーディオシステムは、オーディオパワーアンプ IC (第 1のオーディオパワーァ ンプ IC) 1、 la (第 2のオーディオパワーアンプ IC)および lb (第 2のオーディオパヮ 一アンプ IC)と、ローノ スフイノレタ 2a、 2b、 31、 32、 31a、 32a, 31bおよび 32bと、ス ピー力 41、 41a、 41b、 42、 42aおよび 42bとを備える。
[0037] ローパスフィルタ 31、 32、 31a、 32a, 31bおよび 32bは、パルス変調されたパルス 力 基準クロック BCLKによる高調波成分を除去して音声帯域の信号を取り出す。ま た、ローパスフィルタ 2aおよび 2bは、それぞれステレオオーディオ信号 Linおよび Ri nのうち、低音に相当する周波数のみを通過させる。
[0038] ローパスフィルタ 31および 32は、オーディオパワーアンプ IC1のパルス出力端子 O UT1および OUT2に接続される。スピーカ 41および 42は、それぞれ駆動入力の一 方がローパスフィルタ 31および 32の出力に接続され、駆動入力の他方が接地される
[0039] オーディオパワーアンプ IClaは、左側の低音用である。ローパスフィルタ 2aにはォ 一ディォ信号 Linが入力される。オーディオ信号入力端子 IN 1にローパスフィルタ 2a の出力が接続される。ローパスフィルタ 3 laおよび 32aは、オーディオパワーアンプ I Claのパルス出力端子 OUT1および OUT2に接続される。スピーカ 41aは、 2つの 駆動入力にローパスフィルタ 3 laおよび 32aの出力がそれぞれ接続される。
[0040] オーディオパワーアンプ IClbは、右側の低音用である。ローパスフィルタ 2bにはォ 一ディォ信号 Rinが入力される。オーディオ信号入力端子 IN1にローパスフィルタ 2b の出力が接続される。ローパスフィルタ 31bおよび 32bは、オーディオパワーアンプ I Clbのパルス出力端子 OUT1および OUT2に接続される。スピーカ 41bは、 2つの 駆動入力にローパスフィルタ 3 lbおよび 32bの出力がそれぞれ接続される。
[0041] また、オーディオパワーアンプ IC1、 laおよび lbのクロック端子 CLKは互いに接続 されている。
[0042] ここで、オーディオパワーアンプ IC1と低音用のオーディオパワーアンプ IClaおよ び lbとは同じ ICである。オーディオパワーアンプ IClaおよび lbは、各々が、デジタ ルパワーアンプ回路 51および 52と、クロック生成回路 10と、クロック選択回路 11と、 オーディオ信号選択回路 12と、選択制御回路 13と、反転回路 14とを備える。
[0043] オーディオパワーアンプ IC1は、制御端子 CNTが接地電位に接続されているため 、ステレオ用のスピーカ 41および 42を駆動する。具体的には、クロック選択回路 11 は、選択制御回路 13の制御に基づいて基準クロック BCLKとして内部クロックを選択 し、クロック端子 CLKから内部クロックを出力する。すなわち、オーディオパワーアン プ IC1が出力する内部クロック力 オーディオパワーアンプ IClaおよび lbにとつての 外咅クロックとなる。
[0044] オーディオ信号選択回路 12は、選択制御回路 13の制御に基づいてオーディオ信 号 Rinを選択し、デジタルパワーアンプ回路 52に出力する。
[0045] 一方、低音用のオーディオパワーアンプ IClaおよび lbは、制御端子 CNTが電源 電圧 VCCに接続されているため、 BTL構成のスピーカ 41aおよび 41bをそれぞれ駆 動する。具体的には、クロック選択回路 11は、選択制御回路 13の制御に基づいて、 オーディオパワーアンプ IC1からクロック端子 CLK経由で受けた外部クロックを基準 クロック BCLKとして選択する。
[0046] オーディオ信号選択回路 12は、選択制御回路 13の制御に基づいて、反転回路 1 4が出力するオーディオ信号を選択し、デジタルパワーアンプ回路 52に出力する。
[0047] したがって、本発明の実施の形態に係るオーディオシステムでは、 3個のオーディ ォパワーアンプ ICについて基準クロック BCLKの周波数を同一にすることができるた め、ビート音が発生せず、音質の低下を抑制することができる。
[0048] また、本発明の実施の形態に係るオーディオパワーアンプ ICでは、 BTL構成のス ピー力を駆動する場合には、クロック選択回路 11は、選択制御回路 13の制御に基 づいて基準クロック BCLKとして外部クロックを選択する。したがって、制御端子 CNT のみでオーディオパワーアンプ IC1、 laおよび lbの基準クロック BCLKの選択を制 御できるので、端子数を少なくすることができる。ただし、制御端子 CNTを別々に設 けることも可會である。
[0049] 以上、 3個のオーディオパワーアンプ IC1、 laおよび lbを用いた 2ウェイステレオシ ステムにつ 、て説明した力 例えばホームシァタシステムなどの他のオーディオシス テムにお 、ても、すべてのオーディオパワーアンプ ICにつ!/、て基準クロック BCLKの 周波数を同一にすることで、ビート音を生じさせず、音質の低下を抑制することができ る。その結果、高品質なオーディオシステムを提供することができる。
[0050] なお、本発明の実施の形態に係るオーディオパワーアンプ ICは、オーディオ信号 入力端子を 2個含み、かつデジタルパワーアンプ回路を 2個含んでいるので、 2ウェイ ステレオシステムを 3個のオーディオパワーアンプ ICで実現することができる力 この ような構成に限定するものではなぐオーディオパワーアンプ ICがオーディオ信号入 力端子を 1個のみ含み、かつデジタルパワーアンプ回路を 1個のみ含む構成とするこ とも可能である。この場合、コストの上昇が考えられる力 様々なオーディオシステム（ 例えば、 BTLの構成ではないスピーカを奇数個備えるシステム）に更に柔軟に対応 することが可能になる。
[0051] また、本発明の実施の形態に係るオーディオパワーアンプ ICおよびそれを備えた オーディオシステムは、さまざまな設計変更が可能である。例えば、ローパスフィルタ 2aまたは 2bをオーディオパワーアンプ ICが内蔵し、選択制御回路 13がローノスフィ ルタ 2aまたは 2bを用いる力否かを選択する構成とすることも可能である。
[0052] 今回開示された実施の形態はすべての点で例示であって制限的なものではないと 考えられるべきである。本発明の範囲は上記した説明ではなくて請求の範囲によって 示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが 意図される。

Claims

請求の範囲
[1] 内部クロックを生成するクロック生成回路（10)と、
前記内部クロックの出力または外部クロックの入力が行われるクロック端子 (CLK)と 前記内部クロックおよび前記外部クロックの 、ずれかを基準クロック (BCLK)として 選択するクロック選択回路（ 11)と、
第 1のオーディオ信号 (Lin)が入力される第 1のオーディオ信号入力端子 (IN1)と 前記第 1のオーディオ信号 (Lin)に対して前記基準クロック (BCLK)に基づくパル ス変調を行なって前記基準クロック (BCLK)に同期したパルスを出力する第 1のデジ タルパワーアンプ回路（51)とを備えるオーディオパワーアンプ IC。
[2] 前記オーディオパワーアンプ ICは、さらに、
第 2のオーディオ信号 (Rin)が入力される第 2のオーディオ信号入力端子と、 前記第 1のオーディオ信号 (Lin)を反転して出力する反転回路（14)と、 前記反転回路（14)が出力するオーディオ信号、および前記第 2のオーディオ信号 (Rin)の 、ずれかを選択して出力するオーディオ信号選択回路（12)と、
前記選択されたオーディオ信号に前記基準クロック (BCLK)に基づくパルス変調 を行なって前記基準クロック (BCLK)に同期したパルスを出力する第 2のデジタルパ ヮーアンプ回路（52)とを備え、
前記クロック選択回路（11)は、前記オーディオ信号選択回路（12)が前記反転回 路（14)が出力するオーディオ信号を選択した場合には、前記外部クロックを前記基 準クロック（BCLK)として選択する請求項 1記載のオーディオパワーアンプ IC。
[3] 第 1のオーディオパワーアンプ IC (1)および第 2のオーディオパワーアンプ IC (la, lb)を備えるオーディオシステムであって、
前記第 1のオーディオパワーアンプ IC (1)および前記第 2のオーディオパワーアン プ IC (la, lb)は、各々が、
内部クロックを生成するクロック生成回路（10)と、
前記内部クロックの出力または外部クロックの入力が行われるクロック端子 (CLK)と 前記内部クロックおよび前記外部クロックの 、ずれかを基準クロック (BCLK)として 選択するクロック選択回路（ 11)と、
第 1のオーディオ信号 (Lin)が入力される第 1のオーディオ信号入力端子 (IN1)と 前記第 1のオーディオ信号 (Lin)に対して前記基準クロック (BCLK)に基づくパル ス変調を行なって前記基準クロック (BCLK)に同期したパルスを出力する第 1のデジ タルパワーアンプ回路（51)と、
第 2のオーディオ信号 (Rin)が入力される第 2のオーディオ信号入力端子と、 前記第 1のオーディオ信号 (Lin)を反転して出力する反転回路（14)と、 前記反転回路（14)が出力するオーディオ信号、および前記第 2のオーディオ信号 (Rin)の 、ずれかを選択して出力するオーディオ信号選択回路（12)と、
前記選択されたオーディオ信号に前記基準クロック (BCLK)に基づくパルス変調 を行なって前記基準クロック (BCLK)に同期したパルスを出力する第 2のデジタルパ ヮーアンプ回路（52)とを備え、
前記クロック選択回路（11)は、前記オーディオ信号選択回路（12)が前記反転回 路（14)が出力するオーディオ信号を選択した場合には、前記外部クロックを前記基 準クロック (BCLK)として選択し、
前記オーディオシステムにお 、ては、
前記第 1のオーディオパワーアンプ IC (1)および前記第 2のオーディオパワーアン プ IC (la, lb)の前記クロック端子 (CLK)が互いに接続され、
前記第 1のオーディオパワーアンプ IC (1)においては、前記クロック選択回路（11) は、前記内部クロックを前記基準クロック (BCLK)として選択し、かつ、前記クロック端 子 (CLK)力 前記内部クロックを出力し、
前記第 2のオーディオパワーアンプ IC ( la, lb)においては、前記クロック選択回路 (11)は、前記第 1のオーディオパワーアンプ IC (1)から前記クロック端子 (CLK)経 由で受けた外部クロックを前記基準クロック (BCLK)として選択するオーディオシステ ム。
PCT/JP2005/016579 2004-09-21 2005-09-09 オーディオパワーアンプｉｃおよびそれを備えたオーディオシステム WO2006033240A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US11/661,792 US7459968B2 (en) 2004-09-21 2005-09-09 Audio power amplifier IC and audio system provided with the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004-272645 2004-09-21
JP2004272645A JP4201752B2 (ja) 2004-09-21 2004-09-21 オーディオパワーアンプｉｃ

Publications (1)

Publication Number Publication Date
WO2006033240A1 true WO2006033240A1 (ja) 2006-03-30

Family

ID=36090003

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2005/016579 WO2006033240A1 (ja) 2004-09-21 2005-09-09 オーディオパワーアンプｉｃおよびそれを備えたオーディオシステム

Country Status (5)

Country Link
US (1) US7459968B2 (ja)
JP (1) JP4201752B2 (ja)
CN (1) CN101023580A (ja)
TW (1) TW200625796A (ja)
WO (1) WO2006033240A1 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8022756B2 (en) * 2007-05-15 2011-09-20 Qualcomm, Incorporated Output circuits with class D amplifier
JP5194663B2 (ja) 2007-09-13 2013-05-08 株式会社リコー 半導体装置
US8693708B2 (en) * 2010-08-24 2014-04-08 Star Headlight & Lantern Co., Inc. System for operating a device for producing an audible alarm
KR101101631B1 (ko) * 2010-11-19 2012-01-02 (주)합동전자산업 초절전형 디지털 앰프
US9106329B2 (en) 2011-01-31 2015-08-11 Mediatek Inc. Apparatus for communicating another device
EP2608402B1 (en) * 2011-12-20 2015-03-25 BlackBerry Limited Using a new synchronization scheme for a multi-channel class-d amplifier
US8618875B2 (en) 2011-12-20 2013-12-31 Blackberry Limited Using a new synchronization scheme for a multi-channel class-D amplifier
TWI521882B (zh) * 2013-05-02 2016-02-11 瑞昱半導體股份有限公司 利用脈衝密度調變進行溝通之電子裝置、溝通方法、音訊裝置及放大裝置
CN106569921B (zh) * 2016-10-17 2019-01-08 国家电网公司 一种双芯智能电能表的计量芯时钟处理方法及装置
CN107396245B (zh) * 2017-08-25 2023-12-22 东莞精恒电子有限公司 一种脉宽调制700w+700w(pfc)功放模组
CN107343245B (zh) * 2017-08-28 2023-12-22 东莞精恒电子有限公司 一种脉宽调制双pwm单元功放模组
CN107333213B (zh) * 2017-08-30 2024-02-13 东莞精恒电子有限公司 一种脉宽调制300w+双150w(pfc)功放模组

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63234706A (ja) * 1987-03-24 1988-09-30 Toshiba Corp 電力増幅回路
JPH11317629A (ja) * 1998-04-30 1999-11-16 Matsushita Electric Ind Co Ltd Ｄ級増幅器を使用したシステム
JP2003060443A (ja) * 2001-08-21 2003-02-28 Sony Corp スイッチング増幅装置
JP2005269580A (ja) * 2004-03-16 2005-09-29 Koichi Nakagawa 注入同期した自励発振型ｐｗｍモジュレータ方式

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6191650B1 (en) * 1996-12-11 2001-02-20 G/N Netcom A/S Class d amplifier with pulse width modulation and a very low power consumption
US6831508B2 (en) * 2001-02-19 2004-12-14 Sony Corporation Switching power amplifier, and switching control method for a switching power amplifier
JP2002299968A (ja) 2001-03-30 2002-10-11 Pioneer Electronic Corp Ｄ級アンプ
TWM309289U (en) * 2006-10-03 2007-04-01 Princeton Technology Corp Audio amplifier capable of performing self-oscillation

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63234706A (ja) * 1987-03-24 1988-09-30 Toshiba Corp 電力増幅回路
JPH11317629A (ja) * 1998-04-30 1999-11-16 Matsushita Electric Ind Co Ltd Ｄ級増幅器を使用したシステム
JP2003060443A (ja) * 2001-08-21 2003-02-28 Sony Corp スイッチング増幅装置
JP2005269580A (ja) * 2004-03-16 2005-09-29 Koichi Nakagawa 注入同期した自励発振型ｐｗｍモジュレータ方式

Also Published As

Publication number Publication date
JP4201752B2 (ja) 2008-12-24
JP2006093749A (ja) 2006-04-06
TWI338445B (ja) 2011-03-01
TW200625796A (en) 2006-07-16
CN101023580A (zh) 2007-08-22
US20070252644A1 (en) 2007-11-01
US7459968B2 (en) 2008-12-02

Similar Documents

Publication Publication Date Title
WO2006033240A1 (ja) オーディオパワーアンプｉｃおよびそれを備えたオーディオシステム
US7492217B2 (en) On-the-fly introduction of inter-channel delay in a pulse-width-modulation amplifier
US7425864B2 (en) Recovery from clipping events in a class D amplifier
US7332962B2 (en) Filterless class D power amplifier
US7953234B2 (en) Audio signal output circuit and electronic apparatus outputting audio signal
US7301417B2 (en) Pulse width modulation method and apparatus
JP2006222852A (ja) デジタルアンプ
KR20100107405A (ko) Ｄ급 증폭기 회로
JP4759050B2 (ja) 駆動装置
US20200389731A1 (en) Low-latency audio output with variable group delay
US7492218B2 (en) Digital amplifier apparatus and method of resetting a digital amplifier apparatus
JP4222492B2 (ja) オーディオパワーアンプｉｃ及びそれを備えたオーディオシステム
JP2008048305A (ja) ハーフスイングパルス幅変調を備えたｄ級音響増幅器
JP2009060557A (ja) 電力増幅器
US20110068869A1 (en) Single-ended class-d amplifier with dual feedback loop scheme
JP2006211056A (ja) 複数チャネルｄ級アンプ
US8917875B2 (en) Method for driving loudspeakers
JP4481212B2 (ja) デジタルスイッチングアンプ
JP2004135016A (ja) オーディオ機器の出力ミュート回路
JP4343011B2 (ja) デジタルアンプ
JP2005142983A (ja) 電力増幅回路
US20220329255A1 (en) D/a converter
Yang et al. Class D power amplifier for audio beam system
JP4040378B2 (ja) １ビットアンプ用平衡出力回路
JP3415090B2 (ja) Ｐｗｍアンプ

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS KE KG KM KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NG NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SM SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): BW GH GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IS IT LT LU LV MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 11661792

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 200580031502.X

Country of ref document: CN

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase
WWP Wipo information: published in national office

Ref document number: 11661792

Country of ref document: US