JP2005142983A - 電力増幅回路 - Google Patents
電力増幅回路 Download PDFInfo
- Publication number
- JP2005142983A JP2005142983A JP2003379394A JP2003379394A JP2005142983A JP 2005142983 A JP2005142983 A JP 2005142983A JP 2003379394 A JP2003379394 A JP 2003379394A JP 2003379394 A JP2003379394 A JP 2003379394A JP 2005142983 A JP2005142983 A JP 2005142983A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- pulse width
- width modulation
- switching
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
- H03F3/217—Class D power amplifiers; Switching amplifiers
- H03F3/2171—Class D power amplifiers; Switching amplifiers with field-effect devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
- H03F3/211—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
- H03F3/217—Class D power amplifiers; Switching amplifiers
- H03F3/2173—Class D power amplifiers; Switching amplifiers of the bridge type
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/68—Combinations of amplifiers, e.g. multi-channel amplifiers for stereophonics
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/03—Indexing scheme relating to amplifiers the amplifier being designed for audio applications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/351—Pulse width modulation being used in an amplifying circuit
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
【課題】複数のPWM信号についての電力増幅を複数のスイッチング増幅部により夫々行うにあたり、複数のスイッチング増幅部の夫々において発生するノイズが特定周波数帯に集中することになる事態を回避できるものとする。
【解決手段】クロック信号発生部(13,33)から互いに異なる周波数を有したクロック信号CKL及びCKRが夫々送出されるもとで、PWM信号発生部(12)がクロック信号CKLを用いて左音声信号SLに応じたPWM信号PLP及びPLNを形成するとともに、PWM信号発生部(32)がクロック信号CKRを用いて右音声信号SRに応じたPWM信号PRP及びPRNを形成し、スイッチング増幅部14がPWM信号PLP及びPLNに応じたスイッチング動作をもってそれらについての電力増幅を行うとともに、スイッチング増幅部34がPWM信号PRP及びPRNに応じたスイッチング動作をもってそれらについての電力増幅を行う。
【選択図】図1
【解決手段】クロック信号発生部(13,33)から互いに異なる周波数を有したクロック信号CKL及びCKRが夫々送出されるもとで、PWM信号発生部(12)がクロック信号CKLを用いて左音声信号SLに応じたPWM信号PLP及びPLNを形成するとともに、PWM信号発生部(32)がクロック信号CKRを用いて右音声信号SRに応じたPWM信号PRP及びPRNを形成し、スイッチング増幅部14がPWM信号PLP及びPLNに応じたスイッチング動作をもってそれらについての電力増幅を行うとともに、スイッチング増幅部34がPWM信号PRP及びPRNに応じたスイッチング動作をもってそれらについての電力増幅を行う。
【選択図】図1
Description
本願の特許請求の範囲に記載された発明は、複数の音声信号等の各々に基づく複数のパルス幅変調信号(以下、PWM信号という。)の夫々に応じたスイッチング動作により、複数のPWM信号についての電力増幅を行い、それにより得られる複数の出力信号の夫々をスピーカ等を含んだ負荷に供給する電力増幅回路に関する。
音声信号を増幅してスピーカに供給し、スピーカから音声信号に応じた音声を得る音響装置にあっては、各々の狙いとするところに応じて、音声信号の増幅についての様々な手法がとられる。特に、入力音声信号に基づいてスピーカを駆動するための出力信号を得る、音声信号についての電力増幅に関しては、それを行うトランジスタ等の増幅能動素子に、所謂、D級動作を行わせるD級増幅が、比較的良好な歪み特性が得られることから、採用されることが多い。
D級増幅は、それに用いられるトランジスタ等の増幅能動素子が、例えば、音声信号とされる入力信号に応じたスイッチング動作を行うことによってなされる。そして、例えば、音声信号についてのD級増幅を行う電力増幅回路にあっては、入力音声信号に基づくPWM信号を得、そのPWM信号についての電力増幅を行い、電力増幅がなされたPWM信号を、低域通過フィルタ(以下、LPFという。)を通じて、スピーカ部に供給するようにしたものが提案されている(例えば、特許文献1参照。)。
特許文献1において提案されている電力増幅回路は、一対のスイッチング増幅部がそれらに共通のものとされたスピーカ部の駆動に用いられる、所謂、バランスド・トランスフォーマレス(Balanced Transformerless: BTL) 形式をとるものとされている。このようなBTL形式をとる電力増幅回路にあっては、可聴周波数帯域のディジタル信号(入力音声信号)に応じてパルス幅の増減が互いに逆の関係となる一対のPWM信号を形成するパルス幅変調増幅器が備えられ、パルス幅変調増幅器から得られる一対のPWM信号のうちの一方についての電力増幅が、第1の電力スイッチング回路部(第1のスイッチング増幅部)の第1のPWM信号に応じたスイッチング動作をもって行われ、それにより第1の電力スイッチング回路部の出力信号として得られるPWM電力信号が、第1の電力LPFに供給される。また、パルス幅変調増幅器から得られる一対のPWM信号のうちの他方についての電力増幅が、第2の電力スイッチング回路部(第2のスイッチング増幅部)の第2のPWM信号に応じたスイッチング動作をもって行われ、それにより第2の電力スイッチング回路部の出力信号として得られるPWM電力信号が、第2の電力LPFに供給される。
そして、第1及び第2の電力LPFから夫々導出される、互いに逆極性とされる一対の信号が、第1及び第2の電力LPFの両者に接続されたスピーカ部に供給される。それにより、スピーカ部が、互いに逆極性とされる一対の信号によって差動的に駆動され、入力音声信号に応じた音声を発する。
特開2002−158544号公報
上述のような既に提案されている電力増幅回路において、パルス幅変調増幅器から得られる一対のPWM信号は、通常、入力音声信号である可聴周波数帯域のディジタル信号に基づき、共通のクロック信号が用いられて形成される。共通のクロック信号が用いられて形成された一対のPWM信号は、夫々が、クロック信号の周波数に基づく実質的に同じキャリア周波数を有し、従って、実質的に同じ周期を有するものとされる。そして、一対のPWM信号のうちの一方に応じたスイッチング動作を行う第1の電力スイッチング回路部においては、一対のPWM信号のうちの一方の周期に応じたスイッチング動作が行われ、また、一対のPWM信号のうちの他方に応じたスイッチング動作を行う第2の電力スイッチング回路部においては、一対のPWM信号のうちの他方の周期に応じたスイッチング動作が行われる。
このような第1及び第2の電力スイッチング回路部の夫々にあっては、一対のPWM信号のうちの一方もしくは他方に応じたスイッチング動作が行われる都度、それから得られるPWM電力信号の立上りエッジ部及び立下りエッジ部に、リンギング等によるオーバーシュートやアンダーシュートが生じる。斯かる第1もしくは第2の電力スイッチング回路部から得られるPWM電力信号におけるオーバーシュートやアンダーシュートは、それだけで不所望なノイズを発生させる原因となる。
そして、第1及び第2の電力スイッチング回路部の夫々におけるスイッチング動作に起因するノイズは、第1及び第2の電力スイッチング回路部の夫々におけるスイッチング動作が、一対のPWM信号のうちの一方もしくは他方の周期に応じて行われることからして、一対のPWM信号の夫々の周期と同じ周期を有し、従って、一対のPWM信号の夫々のキャリア周波数と同じ周波数を有した主周波数成分を含むことになる。
上述の第1及び第2の電力スイッチング回路部は、PWM信号についての電力増幅を行うスイッチング増幅部を形成しており、斯かるスイッチング増幅部は、シングルチャンネル方式の音響装置に適用される場合には、その1個が備えられることになるが、例えば、左右ステレオ音声信号用の2チャンネル、さらには、3チャンネル以上の複数チャンネルが設定されるマルチチャンネル方式の音響装置に適用される場合には、複数のチャンネルの夫々に対応して複数個が並列的に備えられる。複数のチャンネルに対応して複数個のスイッチング増幅部が並列的に備えられる場合、それらの各々は、上述のようにして、それに電力増幅が行われるべく入力されるPWM信号のキャリア周波数と同じ周波数を有した主周波数成分を含んだノイズを発生する。
斯かる際において、複数のチャンネルに対応して並列的に備えられる複数個のスイッチング増幅部に夫々入力される複数のPWM信号は、通常、共通のクロック信号を用いて形成されて、実質的に同じキャリア周波数を有するものとされる。それにより、複数個のスイッチング増幅部の夫々が発生するノイズの主周波数成分が、複数のPWM信号の夫々のキャリア周波数と実質的に同じ周波数を有することになり、ノイズの特定周波数帯への集中が生じる。このようにして特定周波数帯に集中するノイズは、大規模なものとなり、不要輻射として外部に送出されて、外部における通信を妨害し、さらには、外部の電子機器に悪影響を及ぼすことになる虞がある。
斯かる点に鑑み、本願の特許請求の範囲に記載された発明は、複数の音声信号等の入力信号に夫々応じて形成された複数のPWM信号を得、それらについての電力増幅を複数のスイッチング増幅部により夫々行って、複数のスイッチング増幅部から得られる複数の出力信号を、各々がスピーカ等を含むものとされる複数の負荷に夫々供給するにあたり、複数のスイッチング増幅部の夫々において発生するノイズが特定周波数帯に集中することになる事態を回避でき、それにより、複数のスイッチング増幅部において発生するノイズが外部における通信を妨害する、あるいは、外部の電子機器に悪影響を及ぼす事態がもたらされる虞を、効果的に低減することができる電力増幅回路を提供する。
本願の特許請求の範囲における請求項1から請求項6までのいずれかに記載された発明に係る電力増幅回路は、第1の周波数を有する第1のクロック信号を送出する第1のクロック信号発生部と、第1の周波数とは異なる第2の周波数を有する第2のクロック信号を送出する第2のクロック信号発生部と、第1のクロック信号を用いて第1の入力信号に応じた第1のPWM信号を形成する第1のPWM信号発生部と、第2のクロック信号を用いて第2の入力信号に応じた第2のPWM信号を形成する第2のPWM信号発生部と、第1のPWM信号発生部からの第1のPWM信号に応じたスイッチング動作により、第1のPWM信号についての電力増幅を行い、それにより得られる第1の出力信号を第1の回路負荷部に供給する第1のスイッチング増幅部と、第2のPWM信号発生部からの第2のPWM信号に応じたスイッチング動作により、第2のPWM信号についての電力増幅を行い、それにより得られる第2の出力信号を第2の回路負荷部に供給する第2のスイッチング増幅部と、を備えて構成される。
本願の特許請求の範囲における請求項1から請求項6までのいずれかに記載された発明に係る電力増幅回路にあっては、第1及び第2のクロック信号発生部から互いに異なる第1及び第2の周波数を有した第1及び第2のクロック信号が夫々送出されるもとで、第1のPWM信号発生部が、第1のクロック信号を用いて第1の入力信号に応じた第1のPWM信号を形成し、第2のPWM信号発生部が、第2のクロック信号を用いて第2の入力信号に応じた第2のPWM信号を形成する。そして、第1のスイッチング増幅部が、第1のPWM信号に応じたスイッチング動作をもって、第1のPWM信号についての電力増幅を行い、それにより得られる第1の出力信号を第1の回路負荷部に供給するとともに、第2のスイッチング増幅部が、第2のPWM信号に応じたスイッチング動作をもって、第2のPWM信号についての電力増幅を行い、それにより得られる第2の出力信号を第2の回路負荷部に供給する。
第1のスイッチング増幅部における第1のPWM信号に応じたスイッチング動作は、第1のPWM信号の周期に応じて行われ、斯かるスイッチング動作により発生するノイズは、第1のPWM信号のキャリア周波数と同じ周波数を有した主周波数成分を含むことになる。また、第2のスイッチング増幅部における第2のPWM信号に応じたスイッチング動作は、第2のPWM信号の周期に応じて行われ、斯かるスイッチング動作により発生するノイズは、第2のPWM信号のキャリア周波数と同じ周波数を有した主周波数成分を含むことになる。
このようなもとで、第1のPWM信号と第2のPWM信号とは、夫々互いに異なる第1及び第2の周波数を有した第1及び第2のクロック信号が用いられて形成されることにより、第1及び第2のクロック信号が夫々有する第1及び第2の周波数に基づいた、互いに異なるキャリア周波数を有するものとされる。その結果、第1のスイッチング増幅部における第1のPWM信号に応じたスイッチング動作により発生するノイズと、第2のスイッチング増幅部における第2のPWM信号に応じたスイッチング動作により発生するノイズとは、各々の主周波数成分が互いに異なる周波数を有することになり、特定周波数帯に集中することがないものとされる。
従って、本願の特許請求の範囲における請求項1から請求項6までのいずれかに記載された発明に係る電力増幅回路によれば、第1のスイッチング増幅部における第1のPWM信号に応じたスイッチング動作により発生するノイズと、第2のスイッチング増幅部における第2のPWM信号に応じたスイッチング動作により発生するノイズとが、特定周波数帯に集中することになる事態を回避でき、それにより、第1及び第2のスイッチング増幅部において発生するノイズが外部における通信を妨害する、あるいは、外部の電子機器に悪影響を及ぼす事態がもたらされる虞を、効果的に低減することができることになる。
本願の特許請求の範囲における請求項1から請求項6までのいずれかに記載された発明を実施するための最良の形態は、以下に述べられる実施例1及び実施例2をもって説明される。
図1は、本願の特許請求の範囲における請求項1から請求項5までのいずれかに記載された発明に係る電力増幅回路の一例である実施例1を示す。この図1に示される実施例1は、左右ステレオ音声信号とされる2チャンネルの信号の電力増幅を含んだ処理に適用されている。
図1に示される実施例1にあっては、例えば、左右ステレオ音声信号を構成する左音声信号SLが、入力信号として、入力端子11を通じてPWM信号発生部12に供給される。PWM信号発生部12には、クロック信号発生部13から送出されるクロック信号CKLも供給される。クロック信号CKLは、例えば、50MHz程度とされる周波数faを有するものとされる。
PWM信号発生部12は、クロック信号CKLを用いたもとで、入力信号である左音声信号SLに応じてパルス幅の増減が逆の関係となる、図2のA及びBに示されるような、一対のPWM信号PLP及びPLNを形成する。このような一対のPWM信号PLP及びPLNについての、上述の「入力信号である左音声信号SLに応じてパルス幅の増減が逆の関係となる」とは、入力信号である左音声信号SLのレベル変化に応じてPWM信号PLPのパルス幅が増加するとき、入力信号である左音声信号SLのレベル変化に応じてPWM信号PLNのパルス幅が減少し、また、入力信号である左音声信号SLのレベル変化に応じてPWM信号PLPのパルス幅が減少するとき、入力信号である左音声信号SLのレベル変化に応じてPWM信号PLNのパルス幅が増加することを意味する。
このようにしてPWM信号発生部12から得られる一対のPWM信号PLP及びPLNの夫々は、クロック信号CKLが用いられて形成され、クロック信号CKLの周波数faに基づいて設定されたキャリア周波数fpを有し、従って、周期Tp=1/fpを有するものとされる。
一対のPWM信号PLP及びPLNは,スイッチング増幅部14に供給される。スイッチング増幅部14においては、PWM信号PLPが前置増幅部15に供給され、また、PWM信号PLNが前置増幅部16に供給される。
前置増幅部15において増幅されたPWM信号PLPは、さらに、極性反転を生じない増幅部17を通じて、電界効果トランジスタ(以下、FETという。)18のゲートに供給されるとともに、極性反転を生じる反転増幅部19を通じ、極性が反転されて、FET20のゲートに供給される。FET18のドレインは、電源ライン+Bに接続され、また、FET18のソースは、FET20のドレインに接続されており、さらに、FET20のソースは、基準電位点に接続されている。そして、FET18及び20の夫々は、スイッチング素子として機能し、両者で、PWM信号発生部12から得られて前置増幅部15を通じた、PWM信号PLPについての電力増幅を行う電力増幅部を構成している。
FET18は、増幅部17を通じた、極性反転を生じていないPWM信号PLPにおける立上りエッジ部及び立下りエッジ部に応じてスイッチング動作(オフからオン/オンからオフ)を行い、また、FET20は、反転増幅部19を通じた、極性反転を生じているPWM信号PLPにおける立下りエッジ部及び立上りエッジ部に応じてスイッチング動作(オンからオフ/オフからオン)を行う。その結果、FET18のソースとFET20のドレインとの接続点に、PWM信号PLPについての電力増幅が行われて得られる、図3のAに示されるような、出力信号OLPが導出される。
一方、前置増幅部16において増幅されたPWM信号PLNは、さらに、極性反転を生じない増幅部21を通じて、FET22のゲートに供給されるとともに、極性反転を生じる反転増幅部23を通じ、極性が反転されて、FET24のゲートに供給される。FET22のドレインは、電源ライン+Bに接続され、また、FET22のソースは、FET24のドレインに接続されており、さらに、FET24のソースは、基準電位点に接続されている。そして、FET22及び24の夫々は、スイッチング素子として機能し、両者で、PWM信号発生部12から得られて前置増幅部16を通じた、PWM信号PLNについての電力増幅を行う電力増幅部を構成している。
FET22は、増幅部21を通じた、極性反転を生じていないPWM信号PLNにおける立上りエッジ部及び立下りエッジ部に応じてスイッチング動作(オフからオン/オンからオフ)を行い、また、FET24は、反転増幅部23を通じた、極性反転を生じているPWM信号PLNにおける立下りエッジ部及び立上りエッジ部に応じてスイッチング動作(オンからオフ/オフからオン)を行う。その結果、FET22のソースとFET24のドレインとの接続点に、PWM信号PLNについての電力増幅が行われて得られる、図3のBに示されるような、出力信号OLNが導出される。
FET18及び20を含んで構成される電力増幅部においては、PWM信号PLPについての電力増幅が行われて出力信号OLPが導出されるにあたり、PWM信号PLPに応じたFET18及び20の夫々のスイッチング動作に起因するノイズが発生する。FET18及び20の夫々のスイッチング動作は、PWM信号PLPにおける立上りエッジ部及び立下りエッジ部に応じて行われるので、FET18及び20の夫々のスイッチング動作に起因するノイズの発生タイミングも、PWM信号PLPにおける立上りエッジ部及び立下りエッジ部に応じたものとなる。従って、スイッチング増幅部14において、PWM信号PLPに応じたFET18及び20の夫々のスイッチング動作に起因して発生するノイズは、PWM信号PLPの周期Tpと同じ周期をもって発生する主たる成分を含み、従って、PWM信号PLPのキャリア周波数fpと同じ周波数の主周波数成分を有することになる。
同様に、FET22及び24を含んで構成される電力増幅部においても、PWM信号PLNについての電力増幅が行われて出力信号OLNが導出されるにあたり、PWM信号PLNに応じたFET22及び24の夫々のスイッチング動作に起因するノイズが発生する。FET22及び24の夫々のスイッチング動作は、PWM信号PLNにおける立上りエッジ部及び立下りエッジ部に応じて行われるので、FET22及び24の夫々のスイッチング動作に起因するノイズの発生タイミングも、PWM信号PLNにおける立上りエッジ部及び立下りエッジ部に応じたものとなる。従って、スイッチング増幅部14において、PWM信号PLNに応じたFET22及び24の夫々のスイッチング動作に起因して発生するノイズは、PWM信号PLNの周期Tpと同じ周期をもって発生する主たる成分を含み、従って、PWM信号PLNのキャリア周波数fpと同じ周波数の主周波数成分を有することになる。
このようにして、スイッチング増幅部14において、電力増幅部を構成するFET18,20,22及び24のPWM信号PLP及びPLNに応じたスイッチング動作に起因して発生するノイズは、PWM信号PLP及びPLNの夫々のキャリア周波数fpと同じ周波数の主周波数成分を有するものとなる。
スイッチング増幅部14におけるFET18のソースとFET20のドレインとの接続点に得られる出力信号OLPは、スイッチング増幅部14からLPF25に供給され、それにより、LPF25から、出力信号OLPに応じたアナログレベル変動信号SLOPが送出される。また、スイッチング増幅部14におけるFET22のソースとFET24のドレインとの接続点に得られる出力信号OLNは、スイッチング増幅部14からLPF26に供給され、それにより、LPF26から、出力信号OLNに応じたアナログレベル変動信号SLONが送出される。
LPF25及び26から夫々得られるアナログレベル変動信号SLOP及びSLONは、入力信号である左音声信号SLに基づく電力増幅された音声信号として、スピーカ部27に供給される。それにより、スピーカ部27が、アナログレベル変動信号SLOP及びSLONとが合成された信号によって駆動されることになり、スピーカ部27から、入力信号である左音声信号SLに応じた音声が発せられる。
このようなもとで、LPF25及び26とスピーカ部27とは、スイッチング増幅部14におけるFET18及び20を含んで構成される電力増幅部とFET22及び24を含んで構成される電力増幅部とに共通の負荷回路部を構成していることになる。
また、図1に示される実施例1にあっては、例えば、左右ステレオ音声信号を構成する右音声信号SRが、入力信号として、入力端子31を通じてPWM信号発生部32に供給される。PWM信号発生部32には、クロック信号発生部33から送出されるクロック信号CKRも供給される。クロック信号CKRは、クロック信号発生部13から送出されるクロック信号CKLの周波数faとは異なる周波数fbを有するものとされる。クロック信号CKRの周波数fbは、例えば、クロック信号CKLの周波数faより低い周波数に設定される。
PWM信号発生部32は、クロック信号CKRを用いたもとで、入力信号である右音声信号SRに応じてパルス幅の増減が逆の関係となる、図2のC及びDに示されるような、一対のPWM信号PRP及びPRNを形成する。このような一対のPWM信号PRP及びPRNについての、上述の「入力信号である右音声信号SRに応じてパルス幅の増減が逆の関係となる」とは、入力信号である右音声信号SRのレベル変化に応じてPWM信号PRPのパルス幅が増加するとき、入力信号である右音声信号SRのレベル変化に応じてPWM信号PRNのパルス幅が減少し、また、入力信号である右音声信号SRのレベル変化に応じてPWM信号PRPのパルス幅が減少するとき、入力信号である右音声信号SRのレベル変化に応じてPWM信号PRNのパルス幅が増加することを意味する。
このようにしてPWM信号発生部32から得られる一対のPWM信号PRP及びPRNの夫々は、クロック信号CKRが用いられて形成され、クロック信号CKRの周波数fbに基づいて設定されたキャリア周波数fqを有し、従って、周期Tq=1/fqを有するものとされる。クロック信号CKRの周波数fbは、例えば、クロック信号CKLの周波数faより低い周波数に設定され、その場合には、一対のPWM信号PRP及びPRNの夫々のキャリア周波数fqは、一対のPWM信号PLP及びPLNの夫々のキャリア周波数fpより低い周波数とされ、従って、一対のPWM信号PRP及びPRNの夫々の周期Tq=1/fqは、一対のPWM信号PLP及びPLNの夫々の周期Tp=1/fpより長い周期とされる。
一対のPWM信号PRP及びPRNは,スイッチング増幅部34に供給される。スイッチング増幅部34においては、PWM信号PRPが前置増幅部35に供給され、また、PWM信号PRNが前置増幅部36に供給される。
前置増幅部35において増幅されたPWM信号PRPは、さらに、極性反転を生じない増幅部37を通じて、FET38のゲートに供給されるとともに、極性反転を生じる反転増幅部39を通じ、極性が反転されて、FET40のゲートに供給される。FET38のドレインは、電源ライン+Bに接続され、また、FET38のソースは、FET40のドレインに接続されており、さらに、FET40のソースは、基準電位点に接続されている。そして、FET38及び40の夫々は、スイッチング素子として機能し、両者で、PWM信号発生部32から得られて前置増幅部35を通じた、PWM信号PRPについての電力増幅を行う電力増幅部を構成している。
FET38は、増幅部37を通じた、極性反転を生じていないPWM信号PRPにおける立上りエッジ部及び立下りエッジ部に応じてスイッチング動作(オフからオン/オンからオフ)を行い、また、FET40は、反転増幅部39を通た、極性反転を生じているPWM信号PRPにおける立下りエッジ部及び立上りエッジ部に応じてスイッチング動作(オンからオフ/オフからオン)を行う。その結果、FET38のソースとFET40のドレインとの接続点に、PWM信号PRPについての電力増幅が行われて得られる、図3のCに示されるような、出力信号ORPが導出される。
一方、前置増幅部36において増幅されたPWM信号PRNは、さらに、極性反転を生じない増幅部41を通じて、FET42のゲートに供給されるとともに、極性反転を生じる反転増幅器43を通じ、極性が反転されて、FET44のゲートに供給される。FET42のドレインは、電源ライン+Bに接続され、また、FET42のソースは、FET44のドレインに接続されており、さらに、FET44のソースは、基準電位点に接続されている。そして、FET42及び44の夫々は、スイッチング素子として機能し、両者で、PWM信号発生部32から得られて前置増幅部36を通じた、PWM信号PRNについての電力増幅を行う電力増幅部を構成している。
FET42は、増幅部41を通じた、極性反転を生じていないPWM信号PRNにおける立上りエッジ部及び立下りエッジ部に応じてスイッチング動作(オフからオン/オンからオフ)を行い、また、FET44は、反転増幅部43を通じた、極性反転を生じているPWM信号PRNにおける立下りエッジ部及び立上りエッジ部に応じてスイッチング動作(オンからオフ/オフからオン)を行う。その結果、FET42のソースとFET44のドレインとの接続点に、PWM信号PRNについての電力増幅が行われて得られる、図3のDに示されるような、出力信号ORNが導出される。
FET38及び40を含んで構成される電力増幅部においては、PWM信号PRPについての電力増幅が行われて出力信号ORPが導出されるにあたり、PWM信号PRPに応じたFET38及び40の夫々のスイッチング動作に起因するノイズが発生する。FET38及び40の夫々のスイッチング動作は、PWM信号PRPにおける立上りエッジ部及び立下りエッジ部に応じて行われるので、FET38及び40の夫々のスイッチング動作に起因するノイズの発生タイミングも、PWM信号PRPにおける立上りエッジ部及び立下りエッジ部に応じたものとなる。従って、スイッチング増幅部34において、PWM信号PRPに応じたFET38及び40の夫々のスイッチング動作に起因して発生するノイズは、PWM信号PRPの周期Tqと同じ周期をもって発生する主たる成分を含み、従って、PWM信号PRPのキャリア周波数fqと同じ周波数の主周波数成分を有することになる。
同様に、FET42及び44を含んで構成される電力増幅部においても、PWM信号PRNについての電力増幅が行われて出力信号ORNが導出されるにあたり、PWM信号PRNに応じたFET42及び44の夫々のスイッチング動作に起因するノイズが発生する。FET42及び44の夫々のスイッチング動作は、PWM信号PRNにおける立上りエッジ部及び立下りエッジ部に応じて行われるので、FET42及び44の夫々のスイッチング動作に起因するノイズの発生タイミングも、PWM信号PRNにおける立上りエッジ部及び立下りエッジ部に応じたものとなる。従って、スイッチング増幅部34において、PWM信号PRNに応じたFET42及び44の夫々のスイッチング動作に起因して発生するノイズは、PWM信号PRNの周期Tqと同じ周期をもって発生する主たる成分を含み、従って、PWM信号PRNのキャリア周波数fqと同じ周波数の主周波数成分を有することになる。
このようにして、スイッチング増幅部34において、電力増幅部を構成するFET38,40,42及び44のPWM信号PRP及びPRNに応じたスイッチング動作に起因して発生するノイズは、PWM信号PRP及びPRNの夫々のキャリア周波数fqと同じ周波数の主周波数成分を有するものとなる。
スイッチング増幅部34におけるFET38,40,42及び44のPWM信号PRP及びPRNに応じたスイッチング動作に起因するノイズも、前述のスイッチング増幅部14におけるFET18,20,22及び24のPWM信号PLP及びPLNに応じたスイッチング動作に起因するノイズと、略同様の態様のもとに発生する。しかしながら、スイッチング増幅部14におけるFET18,20,22及び24のPWM信号PLP及びPLNに応じたスイッチング動作に起因するノイズが、PWM信号PLP及びPLNの夫々のキャリア周波数fpと同じ周波数の主周波数成分を有するものとなるのに対して、スイッチング増幅部34におけるFET38,40,42及び44のPWM信号PRP及びPRNに応じたスイッチング動作に起因するノイズは、PWM信号PLP及びPLNの夫々のキャリア周波数fpとは異なる(例えば、キャリア周波数fpより低い)、PWM信号PRP及びPRNの夫々のキャリア周波数fqと同じ周波数の主周波数成分を有するものとなる。
即ち、スイッチング増幅部14におけるFET18,20,22及び24のPWM信号PLP及びPLNに応じたスイッチング動作に起因するノイズと、スイッチング増幅部34におけるFET38,40,42及び44のPWM信号PRP及びPRNに応じたスイッチング動作に起因するノイズとは、各々の主周波数成分の周波数を互いに異なるものとしており、一方がキャリア周波数fpと同じ周波数であるのに対して他方がキャリア周波数fqと同じ周波数である。その結果、スイッチング増幅部14におけるFET18,20,22及び24のPWM信号PLP及びPLNに応じたスイッチング動作に起因するノイズと、スイッチング増幅部34におけるFET38,40,42及び44のPWM信号PRP及びPRNに応じたスイッチング動作に起因するノイズとは、各々の主周波数成分が互いに異なる周波数を有していることにより、特定周波数帯に集中することがないものとなる。
従って、スイッチング増幅部14におけるFET18,20,22及び24のPWM信号PLP及びPLNに応じたスイッチング動作に起因するノイズと、スイッチング増幅部34におけるFET38,40,42及び44のPWM信号PRP及びPRNに応じたスイッチング動作に起因するノイズとが、特定周波数帯に集中することになる事態が回避され、それにより、スイッチング増幅部14及び34の夫々において発生するノイズが外部における通信を妨害する、あるいは、外部の電子機器に悪影響を及ぼす事態がもたらされる虞が、効果的に低減されることになる。
スイッチング増幅部34におけるFET38のソースとFET40のドレインとの接続点に得られる出力信号ORPは、スイッチング増幅部34からLPF45に供給され、それにより、LPF45から、出力信号ORPに応じたアナログレベル変動信号SROPが送出される。また、スイッチング増幅部34におけるFET42のソースとFET44のドレインとの接続点に得られる出力信号ORNは、スイッチング増幅部34からLPF46に供給され、それにより、LPF46から、出力信号ORNに応じたアナログレベル変動信号SRONが送出される。
LPF45及び46から夫々得られるアナログレベル変動信号SROP及びSRONは、入力信号である右音声信号SRに基づく電力増幅された音声信号として、スピーカ部47に供給される。それにより、スピーカ部47が、アナログレベル変動信号SROP及びSRONとが合成された信号によって駆動されることになり、スピーカ部47から、入力信号である右音声信号SRに応じた音声が発せられる。
このようなもとで、LPF45及び46とスピーカ部47とは、スイッチング増幅部34におけるFET38及び40を含んで構成される電力増幅部とFET42及び44を含んで構成される電力増幅部とに共通の負荷回路部を構成していることになる。
図4は、本願の特許請求の範囲における請求項1から請求項6までのいずれかに記載された発明に係る電力増幅回路の一例である実施例2の部分を示す。この図4にその部分が示される実施例2も、左右ステレオ音声信号とされる2チャンネルの信号の電力増幅を含んだ処理に適用されている。
図4にその部分が示される実施例2は、図1に示される実施例1における入力端子11及び31,PWM信号発生部12及び32、及び、クロック信号発生部13及び33を含む部分を除いて、図1に示される実施例1と同様に構成され、図4においては、斯かる図1に示される実施例1と同様に構成される部分については図示が省略されている。従って、図4に示される実施例2の部分は、図1に示される実施例1における入力端子11及び31,PWM信号発生部12及び32、及び、クロック信号発生部13及び33を含む部分に代えて、用いられるものとなる。
図4に示される実施例2の部分においては、例えば、左右ステレオ音声信号を構成する左音声信号SLが、入力信号として、入力端子51を通じてPWM信号発生部52に供給される。また、例えば、左右ステレオ音声信号を構成する右音声信号SRが、入力信号として、入力端子53を通じてPWM信号発生部54に供給される。
PWM信号発生部52には、クロック信号発生部55から送出されるクロック信号CKも供給される。クロック信号CKは、例えば、50MHz程度とされる周波数fcを有するものとされる。
クロック信号発生部55から送出されるクロック信号CKは、周波数変換部56にも供給される。周波数変換部56は、クロック信号発生部55からのクロック信号CKに周波数変換処理を施し、クロック信号CKに基づく、周波数fcとは異なる周波数fdを有したクロック信号CKCを形成して、それをPWM信号発生部54に供給する。
斯かる周波数変換部56は、例えば、クロック信号発生部55からのクロック信号CKの周波数を逓倍(例えば、2逓倍)する周波数逓倍器によって形成され、その際には、周波数変換部56から得られるクロック信号CKCの周波数fdは、例えば、クロック信号発生部55から送出されるクロック信号CKの周波数fcの2倍(2×fc)に相当する周波数とされる。
PWM信号発生部52は、クロック信号CKを用いたもとで、入力信号である左音声信号SLに応じてパルス幅の増減が逆の関係となる、図5のA及びBに示されるような、一対のPWM信号PLP及びPLNを形成する。この場合にも、一対のPWM信号PLP及びPLNについての、上述の「入力信号である左音声信号SLに応じてパルス幅の増減が逆の関係となる」とは、入力信号である左音声信号SLのレベル変化に応じてPWM信号PLPのパルス幅が増加するとき、入力信号である左音声信号SLのレベル変化に応じてPWM信号PLNのパルス幅が減少し、また、入力信号である左音声信号SLのレベル変化に応じてPWM信号PLPのパルス幅が減少するとき、入力信号である左音声信号SLのレベル変化に応じてPWM信号PLNのパルス幅が増加することを意味する。
このようにしてPWM信号発生部52から得られる一対のPWM信号PLP及びPLNの夫々は、クロック信号CKが用いられて形成され、クロック信号CKの周波数fcに基づいて設定されたキャリア周波数fuを有し、従って、周期Tu=1/fuを有するものとされる。
また、PWM信号発生部54は、クロック信号CKCを用いたもとで、入力信号である右音声信号SRに応じてパルス幅の増減が逆の関係となる、図5のC及びDに示されるような、一対のPWM信号PRP及びPRNを形成する。この場合にも、一対のPWM信号PRP及びPRNについての、上述の「入力信号である右音声信号SRに応じてパルス幅の増減が逆の関係となる」とは、入力信号である右音声信号SRのレベル変化に応じてPWM信号PRPのパルス幅が増加するとき、入力信号である右音声信号SRのレベル変化に応じてPWM信号PRNのパルス幅が減少し、また、入力信号である右音声信号SRのレベル変化に応じてPWM信号PRPのパルス幅が減少するとき、入力信号である右音声信号SRのレベル変化に応じてPWM信号PRNのパルス幅が増加することを意味する。
このようにしてPWM信号発生部54から得られる一対のPWM信号PRP及びPRNの夫々は、クロック信号CKCが用いられて形成され、クロック信号CKCの周波数fdに基づいて設定されたキャリア周波数fvを有し、従って、周期Tv=1/fvを有するものとされる。クロック信号CKCの周波数fdは、例えば、クロック信号CKの周波数fcとは異なる周波数、例えば、周波数fcの2倍(2×fc)に相当する周波数とされるので、それに伴い、一対のPWM信号PRP及びPRNの夫々のキャリア周波数fvは、一対のPWM信号PLP及びPLNの夫々のキャリア周波数fuとは異なる周波数、例えば、キャリア周波数fuの2倍(2×fu)に相当する周波数とされ、従って、一対のPWM信号PRP及びPRNの夫々の周期Tv=1/fvは、一対のPWM信号PLP及びPLNの夫々の周期Tu=1/fuとは異なる周期、例えば、周期Tu=1/fuの1/2に相当する周期とされる。
PWM信号発生部52から得られる一対のPWM信号PLP及びPLNは、図1に示される実施例1におけるスイッチング増幅部14に相当するスイッチング増幅部に供給され、また、PWM信号発生部54から得られる一対のPWM信号PRP及びPRNは、図1に示される実施例1におけるスイッチング増幅部34に相当するスイッチング増幅部に供給される。
図2に上述の部分が示される実施例2のその他の動作は、図1に示される実施例1の場合と同様であり、このような実施例2によっても、図1に示される実施例1の場合と同様な作用効果が得られる。
なお、上述の図1に示される実施例1においては、スイッチング増幅部14が、それらにおいて電力増幅部を構成するスイッチング素子として、FET18,20,22及び24を含むものとして構成され、また、スイッチング増幅部34が、それらにおいて電力増幅部を構成するスイッチング素子として、FET38,40,42及び44を含むものとして構成されているが、スイッチング増幅部14及び34において電力増幅部を構成するスイッチング素子として、FET18,20,22,24,38,40,42及び44の各々に代えて、例えば、バイポーラトランジスタ等の他の素子が用いられてよいこと勿論である。
上述のような本願の特許請求の範囲における請求項1から請求項6までのいずれかに記載された発明に係る電力増幅回路は、各種のマルチチャンネル方式の音響装置における電力増幅部に適用するに好適であるのみならず、音響装置以外の電子機器における電力増幅部にも広く適用され得るものである。
11,31,51,53・・・・入力端子, 12,32,52,54・・・PWM信号発生部, 13,33,55・・・クロック信号発生部, 14,34・・・スイッチング増幅部, 15,16,35,36・・・前置増幅部, 17,21,37,41・・・増幅部, 18,20,22 24,38,40,42,44・・・FET, 19,23,39,43・・・反転増幅部, 25,26,45,46・・・LPF, 27,47・・・スピーカ部, 56・・・周波数変換部
Claims (6)
- 第1の周波数を有する第1のクロック信号を送出する第1のクロック信号発生部と、
上記第1の周波数とは異なる第2の周波数を有する第2のクロック信号を送出する第2のクロック信号発生部と、
上記第1のクロック信号を用いて第1の入力信号に応じた第1のパルス幅変調信号を形成する第1のパルス幅変調信号発生部と
上記第2のクロック信号を用いて第2の入力信号に応じた第2のパルス幅変調信号を形成する第2のパルス幅変調信号発生部と、
上記第1のパルス幅変調信号発生部からの第1のパルス幅変調信号に応じたスイッチング動作により、上記第1のパルス幅変調信号についての電力増幅を行い、それにより得られる第1の出力信号を第1の回路負荷部に供給する第1のスイッチング増幅部と、
上記第2のパルス幅変調信号発生部からの第2のパルス幅変調信号に応じたスイッチング動作により、上記第2のパルス幅変調信号についての電力増幅を行い、それにより得られる第2の出力信号を第2の回路負荷部に供給する第2のスイッチング増幅部と、
を備えて構成される電力増幅回路。 - 上記第1及び第2の回路負荷部の夫々が、上記第1もしくは第2の出力信号が供給される低域通過フィルタ部及び該低域通過フィルタ部から得られる信号が供給される終端負荷部とを含んで構成されることを特徴とする請求項1記載の電力増幅回路。
- 上記第1及び第2の入力信号の夫々が音声信号とされ、上記終端負荷部が、上記低域通過フィルタ部に接続されたスピーカ部とされることを特徴とする請求項2記載の電力増幅回路。
- 上記第1のパルス幅変調信号発生部が、上記第1のクロック信号を用い、上記第1の入力信号に応じてパルス幅の増減が互いに逆の関係となる一対のパルス幅変調信号を、上記第1のパルス幅変調信号として形成し、上記第1のスイッチング増幅部が、上記第1のパルス幅変調信号発生部から得られる一対のパルス幅変調信号の夫々に応じたスイッチング動作により、該一対のパルス幅変調信号の夫々についての個別の電力増幅を行い、それにより一対の出力信号を上記第1の出力信号として得るものとされ、上記第2のパルス幅変調信号発生部が、上記第2のクロック信号を用い、上記第2の入力信号に応じてパルス幅の増減が互いに逆の関係となる一対のパルス幅変調信号を、上記第2のパルス幅変調信号として形成し、上記第2のスイッチング増幅部が、上記第2のパルス幅変調信号発生部から得られる一対のパルス幅変調信号の夫々に応じたスイッチング動作により、該一対のパルス幅変調信号の夫々についての個別の電力増幅を行い、それにより一対の出力信号を上記第2の出力信号として得るものとされることを特徴とする請求項1記載の電力増幅回路。
- 上記第1及び第2の回路負荷部の夫々が、上記第1のスイッチング増幅部もしくは第2のスイッチング増幅部から得られる一対の出力信号が夫々供給される一対の低域通過フィルタ部及び該一対の低域通過フィルタ部の夫々から得られる信号が供給される終端負荷部とを含んで構成されることを特徴とする請求項4記載の電力増幅回路。
- 上記第2のクロック信号発生部が、上記第1のクロック信号発生部から送出される第1のクロック信号に周波数変換処理を施して上記第2のクロック信号を得る周波数変換部により構成されることを特徴とする請求項1記載の電力増幅回路。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003379394A JP2005142983A (ja) | 2003-11-10 | 2003-11-10 | 電力増幅回路 |
DE602004008857T DE602004008857T2 (de) | 2003-11-10 | 2004-11-05 | Leistungsverstärkungsschaltung |
EP04256873A EP1530288B1 (en) | 2003-11-10 | 2004-11-05 | Power amplification circuit |
CN2004100909044A CN1617440B (zh) | 2003-11-10 | 2004-11-10 | 功放电路 |
US10/985,120 US7439786B2 (en) | 2003-11-10 | 2004-11-10 | Power amplification circuits |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003379394A JP2005142983A (ja) | 2003-11-10 | 2003-11-10 | 電力増幅回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005142983A true JP2005142983A (ja) | 2005-06-02 |
Family
ID=34431379
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003379394A Abandoned JP2005142983A (ja) | 2003-11-10 | 2003-11-10 | 電力増幅回路 |
Country Status (5)
Country | Link |
---|---|
US (1) | US7439786B2 (ja) |
EP (1) | EP1530288B1 (ja) |
JP (1) | JP2005142983A (ja) |
CN (1) | CN1617440B (ja) |
DE (1) | DE602004008857T2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008259104A (ja) * | 2007-04-09 | 2008-10-23 | Sony Ericsson Mobilecommunications Japan Inc | 電力増幅装置およびオーディオ再生装置 |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101683174B1 (ko) * | 2010-01-08 | 2016-12-06 | 삼성전자주식회사 | 오디오 신호 증폭 방법 및 그 장치 |
KR101939662B1 (ko) | 2011-06-14 | 2019-01-18 | 인피니언 테크놀로지스 오스트리아 아게 | 전력 트랜지스터 게이트 드라이버 |
CN105763107B (zh) * | 2014-12-18 | 2019-08-23 | 深圳兴奇宏科技有限公司 | 用以减少开关损耗之马达驱动电路 |
CN109495816A (zh) * | 2018-11-23 | 2019-03-19 | 江门波威音响器材有限公司 | 一种功放电路及其功放 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS56136008A (en) * | 1980-03-28 | 1981-10-23 | Pioneer Electronic Corp | Pulse-width modulating and amplifying circuit |
US6104248A (en) * | 1998-10-23 | 2000-08-15 | Carver; Robert W. | Audio amplifier with tracking power supply utilizing inductive power converters |
US6549069B2 (en) * | 2000-03-03 | 2003-04-15 | Tripath Technology, Inc. | Self-timed switching for a digital power amplifier |
JP2002158544A (ja) | 2000-11-17 | 2002-05-31 | Sony Corp | デジタルパワーアンプ |
US6545533B2 (en) * | 2000-12-18 | 2003-04-08 | Texas Instruments Incorporated | Class D audio speaker amplifier circuit with pseudo noise modulation |
EP1363394B1 (en) * | 2001-02-19 | 2009-09-09 | Sony Corporation | Switching power amplifier, and switching control method of the switching power amplifier |
JP4161545B2 (ja) * | 2001-06-07 | 2008-10-08 | サンケン電気株式会社 | スイッチングアンプ |
JP2003051724A (ja) * | 2001-08-08 | 2003-02-21 | Sony Corp | デジタルパワーアンプ及びデジタルアナログ変換器 |
US6593806B1 (en) * | 2001-08-10 | 2003-07-15 | Cirrus Logic, Inc. | Circuits and methods for compensating switched mode amplifiers |
US6819912B2 (en) * | 2001-11-05 | 2004-11-16 | Freescale Semiconductor, Inc. | Variable frequency switching amplifier and method therefor |
JP3894294B2 (ja) * | 2001-11-19 | 2007-03-14 | ソニー株式会社 | パワーアンプ |
-
2003
- 2003-11-10 JP JP2003379394A patent/JP2005142983A/ja not_active Abandoned
-
2004
- 2004-11-05 DE DE602004008857T patent/DE602004008857T2/de active Active
- 2004-11-05 EP EP04256873A patent/EP1530288B1/en not_active Expired - Fee Related
- 2004-11-10 US US10/985,120 patent/US7439786B2/en active Active
- 2004-11-10 CN CN2004100909044A patent/CN1617440B/zh not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008259104A (ja) * | 2007-04-09 | 2008-10-23 | Sony Ericsson Mobilecommunications Japan Inc | 電力増幅装置およびオーディオ再生装置 |
Also Published As
Publication number | Publication date |
---|---|
EP1530288A1 (en) | 2005-05-11 |
CN1617440A (zh) | 2005-05-18 |
DE602004008857T2 (de) | 2008-06-19 |
US7439786B2 (en) | 2008-10-21 |
US20050116771A1 (en) | 2005-06-02 |
EP1530288B1 (en) | 2007-09-12 |
CN1617440B (zh) | 2011-06-15 |
DE602004008857D1 (de) | 2007-10-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100805437B1 (ko) | D급 증폭기 | |
JP2807853B2 (ja) | 出力回路 | |
US6788137B2 (en) | Switching amplifier and signal amplifying method | |
CN101023580A (zh) | 音频功率放大器ic和具备该音频功率放大器ic的音频系统 | |
JP2006094158A (ja) | 駆動回路および該駆動回路を備える携帯機器 | |
JP2016046544A (ja) | スイッチング回路、オーディオアンプ集積回路、電子機器、電気音響変換素子の駆動方法 | |
JP2005142780A (ja) | 電力増幅回路 | |
US9866187B2 (en) | High efficiency class D amplifier with reduced generation of EMI | |
KR102225018B1 (ko) | 펄스 폭 변조 증폭기를 위한 구성 가능한 제어 루프 토폴로지 | |
JP4853176B2 (ja) | D級増幅器 | |
US8736362B2 (en) | Pulse width modulation signal generating circuit and amplifier circuit with beat frequency cancellation circuit | |
JP2005142983A (ja) | 電力増幅回路 | |
US10284152B2 (en) | Amplifier, audio signal output method, and electronic device | |
JP2004048333A (ja) | Pwm変調方式d級アンプ | |
JP2007036473A (ja) | 信号増幅装置及び信号増幅方法 | |
US8249272B2 (en) | Audio playback apparatus | |
US10367458B2 (en) | Signal amplifier | |
JP2010063047A (ja) | D級増幅器 | |
EP3091659B1 (en) | High efficiency class d amplifier with reduced generation of emi | |
JP2016063300A (ja) | オーディオアンプ、電子機器、オーディオ信号の再生方法 | |
JP2006211056A (ja) | 複数チャネルd級アンプ | |
JP6405759B2 (ja) | 信号処理装置および信号処理方法 | |
JP3130581U (ja) | 遊休中の電力消費を節約するためのパルス幅変調信号を用いるスピーカシステム | |
US8283976B2 (en) | Switching device of digital amplifier and method for driving the same | |
WO2022019033A1 (ja) | 電子機器、および電気音響変換装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060808 |
|
A762 | Written abandonment of application |
Free format text: JAPANESE INTERMEDIATE CODE: A762 Effective date: 20060921 |