JPH061864B2 - 音声信号処理回路 - Google Patents
音声信号処理回路Info
- Publication number
- JPH061864B2 JPH061864B2 JP57016024A JP1602482A JPH061864B2 JP H061864 B2 JPH061864 B2 JP H061864B2 JP 57016024 A JP57016024 A JP 57016024A JP 1602482 A JP1602482 A JP 1602482A JP H061864 B2 JPH061864 B2 JP H061864B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- pcm
- frequency
- sampling period
- pcm signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Amplifiers (AREA)
- Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)
Description
【発明の詳細な説明】 本発明は、音声信号をＰＣＭ信号に変換し、そのＰＣＭ
信号をＰＷＭ信号に変換しさらにＤクラスアンプで増幅
した後、低域フィルターに通して、増幅した音声信号を
再生することにより音声信号の増幅を行なう音声信号処
理回路に関する。
信号をＰＷＭ信号に変換しさらにＤクラスアンプで増幅
した後、低域フィルターに通して、増幅した音声信号を
再生することにより音声信号の増幅を行なう音声信号処
理回路に関する。
一般に、この種の音声信号処理回路においては音声信号
のサンプリング周波数はＰＣＭ信号を作るＡ／Ｄ変換器
の変換スピードによっており、通常の処理ではサンプリ
ング周波数は音声信号の帯域の２〜３倍に選ばれてい
る。この場合、ＰＷＭ信号のサンプリング周波数も上記
のサンプリング周波数になっているが、ＰＷＭ変調では
基本のサンプリング周波数の両側に音声信号によるサイ
ドバンドが発生するため、そのサイドバンドが音声帯域
に妨害波となって混入することにより歪特性の劣化を起
す。又、サスプリング周波数を高くしようとした場合で
も、上述の様にＡ／Ｄ変換器の変換スピードにより制限
を受けるため、歪の改善はあまり期待できない。
のサンプリング周波数はＰＣＭ信号を作るＡ／Ｄ変換器
の変換スピードによっており、通常の処理ではサンプリ
ング周波数は音声信号の帯域の２〜３倍に選ばれてい
る。この場合、ＰＷＭ信号のサンプリング周波数も上記
のサンプリング周波数になっているが、ＰＷＭ変調では
基本のサンプリング周波数の両側に音声信号によるサイ
ドバンドが発生するため、そのサイドバンドが音声帯域
に妨害波となって混入することにより歪特性の劣化を起
す。又、サスプリング周波数を高くしようとした場合で
も、上述の様にＡ／Ｄ変換器の変換スピードにより制限
を受けるため、歪の改善はあまり期待できない。
そこで、本発明は、入力される音声信号はサンプリング
周波数ｆＳでサンプリングし、これを用いて２ｎｆ
Ｓ（ｎは正の整数）のサンプリング周波数のＰＣＭ信号
を全加算器を応用して作成しこれを処理することにより
歪特性の良化を図った音声処理信号回路を提供すること
を目的とするものである。
周波数ｆＳでサンプリングし、これを用いて２ｎｆ
Ｓ（ｎは正の整数）のサンプリング周波数のＰＣＭ信号
を全加算器を応用して作成しこれを処理することにより
歪特性の良化を図った音声処理信号回路を提供すること
を目的とするものである。
このため本発明においては、まず入力された音声信号を
Ａ／Ｄ変換器によりサンプリング周波数ｆＳでＰＣＭ信
号に変換する。その変換されたＰＣＭ信号を１サンプリ
ング期間遅延させ、遅延させたＰＣＭ信号と次のサンプ
リング期間でのＰＣＭ信号とを加算平均する。そして、
遅延させたＰＣＭ信号と加算平均したＰＣＭ信号とをそ
れぞれマルチプレクサーに入力し、そのマルチプレクサ
ーで遅延させたＰＣＭ信号か加算平均したＰＣＭ信号か
を選択する。マルチプレクサーの出力信号はＤ−タイプ
フィリップフロップに入力し、そのフィリップフロップ
にサンプリング周波数２ｎｆＳのタイミングパルスを供
給することにより、周波数２ｎｆＳサンプルしたＰＣＭ
信号を作成する。このＰＣＭ信号をプリセッタブルカウ
ンターのプリセット入力に供給し、そのカウンターに周
波数２ｎｆＳのタイミングパルスを入力してそのタイミ
ングパルスによりＰＣＭ信号をＰＰＭ信号に変換する。
さらに、２ｎｆＳのタイミングパルスとＰＰＭ信号をマ
ルチバイブレーターに入力して、ＰＷＭ信号に変換す
る。このＰＷＭ信号を低域フィルターに通すことにより
増幅した音声信号を得るようにしたことを特徴とするも
のである。
Ａ／Ｄ変換器によりサンプリング周波数ｆＳでＰＣＭ信
号に変換する。その変換されたＰＣＭ信号を１サンプリ
ング期間遅延させ、遅延させたＰＣＭ信号と次のサンプ
リング期間でのＰＣＭ信号とを加算平均する。そして、
遅延させたＰＣＭ信号と加算平均したＰＣＭ信号とをそ
れぞれマルチプレクサーに入力し、そのマルチプレクサ
ーで遅延させたＰＣＭ信号か加算平均したＰＣＭ信号か
を選択する。マルチプレクサーの出力信号はＤ−タイプ
フィリップフロップに入力し、そのフィリップフロップ
にサンプリング周波数２ｎｆＳのタイミングパルスを供
給することにより、周波数２ｎｆＳサンプルしたＰＣＭ
信号を作成する。このＰＣＭ信号をプリセッタブルカウ
ンターのプリセット入力に供給し、そのカウンターに周
波数２ｎｆＳのタイミングパルスを入力してそのタイミ
ングパルスによりＰＣＭ信号をＰＰＭ信号に変換する。
さらに、２ｎｆＳのタイミングパルスとＰＰＭ信号をマ
ルチバイブレーターに入力して、ＰＷＭ信号に変換す
る。このＰＷＭ信号を低域フィルターに通すことにより
増幅した音声信号を得るようにしたことを特徴とするも
のである。
以下、本発明につき、その一実施例を示す図面を参照し
つつ詳細に説明する。
つつ詳細に説明する。
まず、入力音声信号をｆＳでサンプリングして得たＰＣ
Ｍ信号を２ｎｆＳでサンプリングしたＰＣＭ信号に変換
する部分の原理を説明する。第１図において、Ａはｎ＝
１とした場合を示すもので２ｎｆＳに変換するものであ
る。ここで、１は入力された音声信号で、ｆＳでサンプ
リングするものとする。τはサンプリング周期である。
ここで、任意のサンプリング時期のkτ（ｋは整数）の
時の入力音声信号のサンプル値２をｆ(kτ)とする。次
のサンプリング時期(k+1)τにおいてはサンプル値３を
ｆ((k+1)τ)とする。そこで を作成すると、２つのサンプリング時期の中間点（ｋ＋
1/2）τでのサンプリング値４が近似的に得られる。
Ｍ信号を２ｎｆＳでサンプリングしたＰＣＭ信号に変換
する部分の原理を説明する。第１図において、Ａはｎ＝
１とした場合を示すもので２ｎｆＳに変換するものであ
る。ここで、１は入力された音声信号で、ｆＳでサンプ
リングするものとする。τはサンプリング周期である。
ここで、任意のサンプリング時期のkτ（ｋは整数）の
時の入力音声信号のサンプル値２をｆ(kτ)とする。次
のサンプリング時期(k+1)τにおいてはサンプル値３を
ｆ((k+1)τ)とする。そこで を作成すると、２つのサンプリング時期の中間点（ｋ＋
1/2）τでのサンプリング値４が近似的に得られる。
ここで、入力音声信号が正弦波であるとすれば であらわされる。ここで、cosτ／２はτが一定（サン
プリング周期）であるため、一定の定数となり、また、
τを十分小さくするとcosτ／２１となる。従って、 となるのでf(kτ)とf((k+1)τ)との平均値をとることに
よりf((k+1/2)τ)が得られる。
プリング周期）であるため、一定の定数となり、また、
τを十分小さくするとcosτ／２１となる。従って、 となるのでf(kτ)とf((k+1)τ)との平均値をとることに
よりf((k+1/2)τ)が得られる。
また、同様の操作を行なえば、第１図Ｂに示す様に、ｎ
＝２の場合においてもf(kτ)とf((k+1)τ)とを用いてf
((k+1/2)τ)を作成でき、さらに、 f(kτ)とf((k+1/2)τ)とを用いてf((k+1/4)τ)のサンプ
ル値５を、またf((k+1/2)τ)とf((k+1)τ)とを用いてf
((k+3/4)τ)を作成することができる。このようにし
て、ｎが増加した場合でも同様の事が行なえる。
＝２の場合においてもf(kτ)とf((k+1)τ)とを用いてf
((k+1/2)τ)を作成でき、さらに、 f(kτ)とf((k+1/2)τ)とを用いてf((k+1/4)τ)のサンプ
ル値５を、またf((k+1/2)τ)とf((k+1)τ)とを用いてf
((k+3/4)τ)を作成することができる。このようにし
て、ｎが増加した場合でも同様の事が行なえる。
次に、上述の原理に従った動作を実現して音声信号を処
理する一実施例の回路のブロツク図とそのタイミングチ
ャート図を第２図、第３図に示す。ここで、３３はクロ
ック及び各タイミングパルスの発生器である。発生器３
３よりＡ／Ｄ変換器８にｆＳのＡ／Ｄ変換用サンプリン
グパルスを供給し、Ａ／Ｄ変換器８で入力の音声信号７
をサンプリングし、かつＡ／Ｄ変換する。入力音声信号
７の振幅に応じたｆＳでサンプルされたＰＣＭ信号１０
が出力され、音声処理部１１に入力される。１２は音声
処理部１１用の基本クロックである。音声処理部１１で
処理されたｆＳのＰＣＭ信号１３はＤタイプ−フリップ
フロップ（Ｄ−ＦＦ）１４に入力され、タイミングパル
ス１５に従ってf(kτ)のＰＣＭ信号を１サンプリング周
期分だけ遅延させる。この遅延されたＰＣＭ信号１６と
次のf((k+1)τ)のＰＣＭ信号１３とを全加算器１７に入
力する。ここで両者を加算することにより、加算平均f
((k+1/2)τ)に対応するＰＣＭ信号１８を得る。これら
のＰＣＭ信号１６，１８をマルチプレクサ２０に入力
し、セレクトパルス１９により、1/2サンプリング周期
(1/2τ)毎にＰＣＭ信号16と平均値ＰＣＭ信号１８とを
交互に取り出して出力する。出力されたＰＣＭ信号２１
はＤ−ＦＦ２２に入力しＤ−ＦＦ２２では２ｎｆＳのタ
イミングパルス２３で制御されて入力のＰＣＭ信号２１
より、２ｎｆＳでサンプリングされたＰＣＭ信号２４を
作成する。この出力ＰＣＭ信号２４をプリセッタブルな
カウンター２６に入力し、タイミングパルス２５でカウ
ンター２６をリセットし、同時にＰＣＭ信号２４の値に
応じた値をカウンター２６にプリセットする。同時に、
カウンター２６をクロックのカウントを開始し、プリセ
ットされた値まで、カウントを続ける。プリセットされ
た値にまでカウントした時にパルス出力２７が現われ
る。この出力パルス２７はタイミングパルス２５の位置
からＰＣＭ信号２４の値に応じた時間だけ経た位置で出
力されており、このパルス２７はＰＣＭ信号がＰＰＭに
交換されたものとなる。ここで、１２はカウンター２６
及び音声処理部１１用の基本クロックで、その周波数を
ｆ１とすればｆ１＞２ｆＳ×２ｐを満す周波数が必要で
ある。ここで、ｆＳはサンプリング周波数、ＰはＰＣＭ
信号のビット数を示す。次に、タイミングパルス２５と
ＰＰＭ信号２７とをマルチバイブレーター２８に入力す
る。そのマルチバイブレーター２８の出力はタイミング
パルス２５で高レベルとなり、ＰＰＭパルス２７で低レ
ベルとなる。これによってＰＰＭ信号２７からＰＷＭ信
号２９への変換が行なわれる。そこでその出力のＰＷＭ
信号２９をＤクラス動作のアンプ３０に入力して増幅
し、増幅されたＰＷＭ信号３１をローパスフィルター３
２に通すことにより、増幅された音声信号が得られる。
理する一実施例の回路のブロツク図とそのタイミングチ
ャート図を第２図、第３図に示す。ここで、３３はクロ
ック及び各タイミングパルスの発生器である。発生器３
３よりＡ／Ｄ変換器８にｆＳのＡ／Ｄ変換用サンプリン
グパルスを供給し、Ａ／Ｄ変換器８で入力の音声信号７
をサンプリングし、かつＡ／Ｄ変換する。入力音声信号
７の振幅に応じたｆＳでサンプルされたＰＣＭ信号１０
が出力され、音声処理部１１に入力される。１２は音声
処理部１１用の基本クロックである。音声処理部１１で
処理されたｆＳのＰＣＭ信号１３はＤタイプ−フリップ
フロップ（Ｄ−ＦＦ）１４に入力され、タイミングパル
ス１５に従ってf(kτ)のＰＣＭ信号を１サンプリング周
期分だけ遅延させる。この遅延されたＰＣＭ信号１６と
次のf((k+1)τ)のＰＣＭ信号１３とを全加算器１７に入
力する。ここで両者を加算することにより、加算平均f
((k+1/2)τ)に対応するＰＣＭ信号１８を得る。これら
のＰＣＭ信号１６，１８をマルチプレクサ２０に入力
し、セレクトパルス１９により、1/2サンプリング周期
(1/2τ)毎にＰＣＭ信号16と平均値ＰＣＭ信号１８とを
交互に取り出して出力する。出力されたＰＣＭ信号２１
はＤ−ＦＦ２２に入力しＤ−ＦＦ２２では２ｎｆＳのタ
イミングパルス２３で制御されて入力のＰＣＭ信号２１
より、２ｎｆＳでサンプリングされたＰＣＭ信号２４を
作成する。この出力ＰＣＭ信号２４をプリセッタブルな
カウンター２６に入力し、タイミングパルス２５でカウ
ンター２６をリセットし、同時にＰＣＭ信号２４の値に
応じた値をカウンター２６にプリセットする。同時に、
カウンター２６をクロックのカウントを開始し、プリセ
ットされた値まで、カウントを続ける。プリセットされ
た値にまでカウントした時にパルス出力２７が現われ
る。この出力パルス２７はタイミングパルス２５の位置
からＰＣＭ信号２４の値に応じた時間だけ経た位置で出
力されており、このパルス２７はＰＣＭ信号がＰＰＭに
交換されたものとなる。ここで、１２はカウンター２６
及び音声処理部１１用の基本クロックで、その周波数を
ｆ１とすればｆ１＞２ｆＳ×２ｐを満す周波数が必要で
ある。ここで、ｆＳはサンプリング周波数、ＰはＰＣＭ
信号のビット数を示す。次に、タイミングパルス２５と
ＰＰＭ信号２７とをマルチバイブレーター２８に入力す
る。そのマルチバイブレーター２８の出力はタイミング
パルス２５で高レベルとなり、ＰＰＭパルス２７で低レ
ベルとなる。これによってＰＰＭ信号２７からＰＷＭ信
号２９への変換が行なわれる。そこでその出力のＰＷＭ
信号２９をＤクラス動作のアンプ３０に入力して増幅
し、増幅されたＰＷＭ信号３１をローパスフィルター３
２に通すことにより、増幅された音声信号が得られる。
次に、サンプリング周波数を４倍にする場合の実施例の
音声信号処理回路について第４，５図を参照して述べ
る。図中７，８，１０，９，３３，１１の部分について
は、上述の場合と同様である。ここで、クロック発生器
３３の基本発振周波数をｆ２とすれば、ｆ２＞４ｆＳ×
２ｐが必要である。（ＰはＰＣＭ信号のビット数）。
音声信号処理回路について第４，５図を参照して述べ
る。図中７，８，１０，９，３３，１１の部分について
は、上述の場合と同様である。ここで、クロック発生器
３３の基本発振周波数をｆ２とすれば、ｆ２＞４ｆＳ×
２ｐが必要である。（ＰはＰＣＭ信号のビット数）。
まず、サンプリング周波数ｆＳでサンプルされたＰＣＭ
信号１３がＤ−ＦＦ３４に入力され、タイミングパルス
６３に従って、遅延されたＰＣＭ信号３７が出力させ
る。次のｆＳのサンプル時期で次のＰＣＭ信号１３が得
られ、両ＰＣＭ信号１３，３７が全加算器３５に入力さ
れ、加算平均されてf((k+1/2)τ)に対応するＰＣＭ信号
３８が得られる。得られたf((k+1/2)τ)のＰＣＭ信号３
８とfc(k+1)τ)のＰＣＭ信号１３とにより、全加算器３
６によりf((k+3/4)τ)のＰＣＭ信号３９を得る。次に、
f(kτ)のＰＣＭ信号３７とf((k+1/2)τ)のＰＣＭ信号３
８とを全加算器４０に加えてそれらの加算平均であるf
((k+1/4)τ)のＰＣＭ信号４１を得る。
信号１３がＤ−ＦＦ３４に入力され、タイミングパルス
６３に従って、遅延されたＰＣＭ信号３７が出力させ
る。次のｆＳのサンプル時期で次のＰＣＭ信号１３が得
られ、両ＰＣＭ信号１３，３７が全加算器３５に入力さ
れ、加算平均されてf((k+1/2)τ)に対応するＰＣＭ信号
３８が得られる。得られたf((k+1/2)τ)のＰＣＭ信号３
８とfc(k+1)τ)のＰＣＭ信号１３とにより、全加算器３
６によりf((k+3/4)τ)のＰＣＭ信号３９を得る。次に、
f(kτ)のＰＣＭ信号３７とf((k+1/2)τ)のＰＣＭ信号３
８とを全加算器４０に加えてそれらの加算平均であるf
((k+1/4)τ)のＰＣＭ信号４１を得る。
以上によって得られたf(kτ)，f((k+1/4)τ)．f((k+1/
2)τ)，f((k+3/4)τ)の各ＰＣＭ信号３７，４１，３
８，３９を４ｆＳのＰＣＭ信号にするために、ＰＣＭ信
号３７と４１はマルチプレクサー４２に、ＰＣＭ信号３
８と３９はマルチプレクサー４３に入力する。各マルチ
プレクサー４２，４３には各々セレクトパルス４５，４
３が入力されτ／４毎にＰＣＭ信号３７，４１，３８，
３９の順に切換えて出力される。
2)τ)，f((k+3/4)τ)の各ＰＣＭ信号３７，４１，３
８，３９を４ｆＳのＰＣＭ信号にするために、ＰＣＭ信
号３７と４１はマルチプレクサー４２に、ＰＣＭ信号３
８と３９はマルチプレクサー４３に入力する。各マルチ
プレクサー４２，４３には各々セレクトパルス４５，４
３が入力されτ／４毎にＰＣＭ信号３７，４１，３８，
３９の順に切換えて出力される。
次に、マルチプレクサー４２，４３で選択された出力Ｐ
ＣＭ信号４７，４６はトライステートのＤ−ＦＦ５０，
５１に入力される。ＦＦ５０では２ｆＳのデューティ５
０：５０のパルス信号４８が低レベルの時は入力された
ＰＣＭ信号４７が４ｆＳのサンプリングパルス５２でラ
ッチされて４ｆＳのＰＣＭ信号５３に変換されて出力さ
れる。又、パルス信号４８が高レベルの時にはＤ−ＦＦ
５０の出力端子はオープン状態になり、Ｄ−ＦＦ５１に
パルス信号４８をインバータ４９で反転したパルス信号
が入力されているためＤ−ＦＦ５１からは、マルチプレ
クサー４３で選択されＤ−ＦＦ５１でタイミングパルス
５２で４ｆＳのＰＣＭ信号に変換された出力信号５３が
出力される。以上によって２ｆＳにｆＳのＰＣＭ信号が
４ｆＳのＰＣＭ信号に変換される。
ＣＭ信号４７，４６はトライステートのＤ−ＦＦ５０，
５１に入力される。ＦＦ５０では２ｆＳのデューティ５
０：５０のパルス信号４８が低レベルの時は入力された
ＰＣＭ信号４７が４ｆＳのサンプリングパルス５２でラ
ッチされて４ｆＳのＰＣＭ信号５３に変換されて出力さ
れる。又、パルス信号４８が高レベルの時にはＤ−ＦＦ
５０の出力端子はオープン状態になり、Ｄ−ＦＦ５１に
パルス信号４８をインバータ４９で反転したパルス信号
が入力されているためＤ−ＦＦ５１からは、マルチプレ
クサー４３で選択されＤ−ＦＦ５１でタイミングパルス
５２で４ｆＳのＰＣＭ信号に変換された出力信号５３が
出力される。以上によって２ｆＳにｆＳのＰＣＭ信号が
４ｆＳのＰＣＭ信号に変換される。
ここで、ｎが２ｆＳと同様に、５５はプリセッタブルな
カウンターで、５８はマルチバイブレーターであり、５
６は４ｆＳのサンプリング用パルス、５４はカウンター
用のクロック（発振器３３の基本発振周波数）で、５７
はＰＰＭ信号，５９はＰＷＭ信号であって、上述のｎ＝
１のときと同様の動作を行なう６０はＤクラスのアン
プ、６１は増幅されたＰＷＭ信号、６２はローパスフィ
ルターである。
カウンターで、５８はマルチバイブレーターであり、５
６は４ｆＳのサンプリング用パルス、５４はカウンター
用のクロック（発振器３３の基本発振周波数）で、５７
はＰＰＭ信号，５９はＰＷＭ信号であって、上述のｎ＝
１のときと同様の動作を行なう６０はＤクラスのアン
プ、６１は増幅されたＰＷＭ信号、６２はローパスフィ
ルターである。
以上の様に、本発明によれば、ｎを増加することにより
ｆＳのサンプリングによるＰＣＭ信号を２ｎｆＳのＰＷ
Ｍ信号に変換することができ、これにより音声信号の帯
域から十分にはなれた所にＰＷＭ信号によるスペクトラ
ムがあらわれるため、音声信号の帯域内にもれこむＰＷ
Ｍ信号のサンドバンドの影響をひじょうに小さくできる
ために、歪特性の良化効果がきわめて大である。
ｆＳのサンプリングによるＰＣＭ信号を２ｎｆＳのＰＷ
Ｍ信号に変換することができ、これにより音声信号の帯
域から十分にはなれた所にＰＷＭ信号によるスペクトラ
ムがあらわれるため、音声信号の帯域内にもれこむＰＷ
Ｍ信号のサンドバンドの影響をひじょうに小さくできる
ために、歪特性の良化効果がきわめて大である。
第１図Ａ，Ｂは本発明の音声信号処理回路の動作原理を
示す波形図、第２図は本発明の一実施例における音声信
号処理回路のブロック図、第３図はその動作を説明する
ためのタイムチャート、第４図は本発明の別の実施例に
おける音声信号処理回路ブロック図、第５図はその動作
を説明するためのタイムチャートである。 ８……Ａ／Ｄ変換器、１１……音声処理部、１４……Ｄ
タイプ−フリップフロップ、１７……全加算器、２０…
…マルチプレクサ、２２……Ｄタイプフリップフロッ
プ、２６……プリセッタブルカウンター、２８……マル
チバイブレータ、３０……アンプ、３２……ローパスフ
ィルター。
示す波形図、第２図は本発明の一実施例における音声信
号処理回路のブロック図、第３図はその動作を説明する
ためのタイムチャート、第４図は本発明の別の実施例に
おける音声信号処理回路ブロック図、第５図はその動作
を説明するためのタイムチャートである。 ８……Ａ／Ｄ変換器、１１……音声処理部、１４……Ｄ
タイプ−フリップフロップ、１７……全加算器、２０…
…マルチプレクサ、２２……Ｄタイプフリップフロッ
プ、２６……プリセッタブルカウンター、２８……マル
チバイブレータ、３０……アンプ、３２……ローパスフ
ィルター。
Claims (2)
- 【請求項１】入力された音声信号をＡ／Ｄ変換器により
サンプリング周波数ｆｓでＰＣＭ信号に変換する手段
と、変換されたＰＣＭ信号を１サンプリング期間遅延さ
せる手段と、遅延されたＰＣＭ信号と次のサンプリング
期間でのＰＣＭ信号とを加算平均する加算手段と、サン
プリング周期τ（＝１／ｆｓ）で動作し、サンプリング
周期の前半で上記遅延させたＰＣＭ信号を選択し、後半
で上記加算平均したＰＣＭ信号を選択するマルチプレク
サーと、周波数２ｆｓで動作し、上記マルチプレクサー
の出力を周波数２ｆｓのＰＣＭ信号にして出力するＤ−
タイプフリップフロップと、上記周波数２ｆｓのＰＣＭ
信号をプリセット入力に供給し、周波数２ｆｓのタイミ
ングパルスとにより上記ＰＣＭ信号をＰＰＭ信号変換す
るプリセッタブルカウンターと、上記周波数２ｆｓのタ
イミングパルスと上記ＰＰＭ信号によりＰＷＭ信号に変
換するマルチバイブレータと、上記ＰＷＭ信号を増幅す
る増幅器と、前記増幅器の出力を低減濾波する低域フィ
ルターとからなることを特徴とする音声信号処理回路。 - 【請求項２】入力された音声信号をＡ／Ｄ変換器により
サンプリング周波数ｆｓでＰＣＭ信号に変換する手段
と、変換されたＰＣＭ信号を１サンプリング期間遅延さ
せる手段と、遅延させたＰＣＭ信号と次のサンプリング
期間でのＰＣＭ信号とを加算平均する第１の加算手段
と、その第１の加算平均出力信号と上記遅延させたＰＣ
Ｍ信号とを加算平均する第２の加算手段と、上記第１の
加算平均出力信号と上記次のサンプリング期間でのＰＣ
Ｍ信号とを加算平均する第３の加算手段とを備え、サン
プリング周期τ（＝１／ｆｓ）で動作し、サンプリング
周期の前半で上記遅延させたＰＣＭ信号を選択し、後半
で上記第２の加算平均したＰＣＭ信号を選択する第１の
マルチプレクサーと、サンプリング周期τで動作し、サ
ンプリング周期の前半で上記第１の加算平均したＰＣＭ
信号を選択し、後半で上記第３の加算平均したＰＣＭ信
号を選択する第２のマルチプレクサーと、周波数２２ｆ
ｓで動作し、上記第１、第２のマルチプレクサーの出力
を周波数２２ｆｓのＰＣＭ信号にして出力する第１、第
２のＤ−タイプフリップフロップと、上記周波数２２ｆ
ｓのＰＣＭ信号をプリセット入力に供給し、周波数２２
ｆｓのタイミングパルスとにより上記ＰＣＭ信号をＰＰ
Ｍ信号変換するプリセッタブルカウンターと、上記周波
数２２ｆｓのタイミングパルスと上記ＰＰＭ信号により
ＰＷＭ信号に変換するマルチバイブレータと、上記ＰＷ
Ｍ信号を増幅する増幅器と、前記増幅器の出力を低域濾
波する低域フィルターとで構成されることを特徴とする
音声信号処理回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57016024A JPH061864B2 (ja) | 1982-02-03 | 1982-02-03 | 音声信号処理回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57016024A JPH061864B2 (ja) | 1982-02-03 | 1982-02-03 | 音声信号処理回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58133043A JPS58133043A (ja) | 1983-08-08 |
| JPH061864B2 true JPH061864B2 (ja) | 1994-01-05 |
Family
ID=11904989
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57016024A Expired - Lifetime JPH061864B2 (ja) | 1982-02-03 | 1982-02-03 | 音声信号処理回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH061864B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003060443A (ja) * | 2001-08-21 | 2003-02-28 | Sony Corp | スイッチング増幅装置 |
| JP2003060450A (ja) * | 2001-08-21 | 2003-02-28 | Sony Corp | スイッチング増幅装置 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1988000772A1 (en) * | 1986-07-18 | 1988-01-28 | Robert Ponto | Audio amplifier system |
-
1982
- 1982-02-03 JP JP57016024A patent/JPH061864B2/ja not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003060443A (ja) * | 2001-08-21 | 2003-02-28 | Sony Corp | スイッチング増幅装置 |
| JP2003060450A (ja) * | 2001-08-21 | 2003-02-28 | Sony Corp | スイッチング増幅装置 |
| JP4710198B2 (ja) * | 2001-08-21 | 2011-06-29 | ソニー株式会社 | スイッチング増幅装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58133043A (ja) | 1983-08-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7436254B2 (en) | Class D amplifier | |
| JPH0129469B2 (ja) | ||
| JP3467975B2 (ja) | 位相検出回路 | |
| WO1990012451A1 (fr) | Modulateur de frequence | |
| JPH10303657A (ja) | Ｐｗｍ駆動装置 | |
| JPH061864B2 (ja) | 音声信号処理回路 | |
| JP3465455B2 (ja) | 信号伝送装置 | |
| JPH01296714A (ja) | デジタルアナログ変換器 | |
| JP3807036B2 (ja) | ディジタルデータ処理装置及び方法 | |
| JPH09214251A (ja) | Ｆｍ復調回路 | |
| Nguyen et al. | Up-sampling and natural sample value computation for digital pulse width modulators | |
| JP2589809B2 (ja) | Ｄ／ａ変換器 | |
| TW200427277A (en) | Detector, method, program and recording medium | |
| JP2525979Y2 (ja) | 簡易形デジタルフィルタ | |
| JP2969375B2 (ja) | Ｄ／ａ変換回路 | |
| JPH0129341B2 (ja) | ||
| JP2539157B2 (ja) | 乗算器 | |
| JPH02131651A (ja) | デジタル変調装置 | |
| JPH0295023A (ja) | Σ△変調形ａ／ｄ変換器 | |
| JP3047423B2 (ja) | 周波数変換回路 | |
| JPH03209918A (ja) | Ｐｃｍ変復調装置の積分補間装置 | |
| JP2001024748A (ja) | Ｄｔｍｆ信号発生回路 | |
| JP3220877B2 (ja) | π／４シフトＱＰＳＫ変調器 | |
| JPH08149170A (ja) | 変調装置 | |
| JPS60252395A (ja) | 変調効果装置 |