JPH09214251A - Ｆｍ復調回路 - Google Patents
Ｆｍ復調回路Info
- Publication number
- JPH09214251A JPH09214251A JP8347856A JP34785696A JPH09214251A JP H09214251 A JPH09214251 A JP H09214251A JP 8347856 A JP8347856 A JP 8347856A JP 34785696 A JP34785696 A JP 34785696A JP H09214251 A JPH09214251 A JP H09214251A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- pulse
- flop
- flip
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D3/00—Demodulation of angle-, frequency- or phase- modulated oscillations
- H03D3/02—Demodulation of angle-, frequency- or phase- modulated oscillations by detecting phase difference between two signals obtained from input signal
- H03D3/18—Demodulation of angle-, frequency- or phase- modulated oscillations by detecting phase difference between two signals obtained from input signal by means of synchronous gating arrangements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D3/00—Demodulation of angle-, frequency- or phase- modulated oscillations
- H03D3/02—Demodulation of angle-, frequency- or phase- modulated oscillations by detecting phase difference between two signals obtained from input signal
- H03D3/04—Demodulation of angle-, frequency- or phase- modulated oscillations by detecting phase difference between two signals obtained from input signal by counting or integrating cycles of oscillations
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Circuits Of Receivers In General (AREA)
Abstract
(57)【要約】
【課題】 一般的なディジタル素子を用いて簡単な構造
にすることにある。 【解決手段】 入力される周波数変調信号の周波数に相
応する大きさを有する信号を出力するＦＭ復調回路にお
いて、前記入力される周波数変調信号の上昇エッジごと
に所定のパルス幅を有するパルス信号を発生する第１パ
ルス発生部１０と、前記入力される周波数変調信号の下
降エッジごとに所定のパルス幅を有するパルス信号を発
生する第２パルス発生部２０と、前記第１パルス発生部
１０及び第２パルス発生部２０で発生されたパルス信号
を合成する合成部３０と、前記合成部３０で発生された
合成パルス信号を入力して低域変換を行い、入力される
周波数変調信号の周波数に相応する大きさを有する信号
を出力する低域通過フィルタ−４０とを含むことを特徴
とする。
にすることにある。 【解決手段】 入力される周波数変調信号の周波数に相
応する大きさを有する信号を出力するＦＭ復調回路にお
いて、前記入力される周波数変調信号の上昇エッジごと
に所定のパルス幅を有するパルス信号を発生する第１パ
ルス発生部１０と、前記入力される周波数変調信号の下
降エッジごとに所定のパルス幅を有するパルス信号を発
生する第２パルス発生部２０と、前記第１パルス発生部
１０及び第２パルス発生部２０で発生されたパルス信号
を合成する合成部３０と、前記合成部３０で発生された
合成パルス信号を入力して低域変換を行い、入力される
周波数変調信号の周波数に相応する大きさを有する信号
を出力する低域通過フィルタ−４０とを含むことを特徴
とする。
Description
【０００１】
【発明の属する技術分野】本発明はＦＭ（Frequency Mo
dulation; 以下、“ＦＭ”という）復調回路に係り、よ
り詳しくは一般的なディジタル素子を用いる簡単な構造
のＦＭ復調回路に関する。
dulation; 以下、“ＦＭ”という）復調回路に係り、よ
り詳しくは一般的なディジタル素子を用いる簡単な構造
のＦＭ復調回路に関する。
【０００２】
【従来の技術】周波数変調信号を復調するための多数の
方法が提示されている。代表的な方法としては、コイル
を用いて位相変換させて復調する直交 (Quadrature) 復
調方式、位相同期ル−プ（ Phase Locked Loop; 以下、
“ＰＬＬ”という）を用いるＰＬＬ復調方式などがあ
る。
方法が提示されている。代表的な方法としては、コイル
を用いて位相変換させて復調する直交 (Quadrature) 復
調方式、位相同期ル−プ（ Phase Locked Loop; 以下、
“ＰＬＬ”という）を用いるＰＬＬ復調方式などがあ
る。
【０００３】
【発明が解決しようとする課題】しかしながら、従来の
直交復調方式においては、外部のコイルを用いることが
不便であり、コイルに代えて周波数弁別器を用いるとき
は高コストとなる短所がある。一方、ＰＬＬ復調方式は
回路の構成が複雑であるという短所がある。
直交復調方式においては、外部のコイルを用いることが
不便であり、コイルに代えて周波数弁別器を用いるとき
は高コストとなる短所がある。一方、ＰＬＬ復調方式は
回路の構成が複雑であるという短所がある。
【０００４】本発明は前記問題点を解決するために案出
されたものであり、一般的なディジタル素子を用いる簡
単な構造のＦＭ復調回路を提供することをその目的とす
る。
されたものであり、一般的なディジタル素子を用いる簡
単な構造のＦＭ復調回路を提供することをその目的とす
る。
【０００５】
【課題を解決するための手段】前記目的を達成するため
に、請求項記載の第１の発明によるＦＭ復調回路は、入
力される周波数変調信号の周波数に相応する大きさを有
する信号を出力するＦＭ復調回路において、入力される
周波数変調信号の上昇エッジごとに所定のパルス幅を有
するパルス信号を発生する第１パルス発生部と、入力さ
れる周波数変調信号の下降エッジごとに所定のパルス幅
を有するパルス信号を発生する第２パルス発生部と、前
記第１パルス発生部及び第２パルス発生部で発生された
パルス信号を合成する合成部と、前記合成部で発生され
た合成パルス信号を入力して低域変換を行い、入力され
る周波数変調信号の周波数に相応する大きさを有する信
号を出力する低域通過フィルタ−とを含むことを要旨と
する。従って、一般的なディジタル素子を用いて簡単な
構造にできる。
に、請求項記載の第１の発明によるＦＭ復調回路は、入
力される周波数変調信号の周波数に相応する大きさを有
する信号を出力するＦＭ復調回路において、入力される
周波数変調信号の上昇エッジごとに所定のパルス幅を有
するパルス信号を発生する第１パルス発生部と、入力さ
れる周波数変調信号の下降エッジごとに所定のパルス幅
を有するパルス信号を発生する第２パルス発生部と、前
記第１パルス発生部及び第２パルス発生部で発生された
パルス信号を合成する合成部と、前記合成部で発生され
た合成パルス信号を入力して低域変換を行い、入力され
る周波数変調信号の周波数に相応する大きさを有する信
号を出力する低域通過フィルタ−とを含むことを要旨と
する。従って、一般的なディジタル素子を用いて簡単な
構造にできる。
【０００６】
【発明の実施の形態】以下、添付した図面に基づき本発
明の実施の形態を詳しく説明する。
明の実施の形態を詳しく説明する。
【０００７】図１は本発明によるＦＭ復調回路の構成を
示すブロック図である。図１に示した装置は、第１パル
ス発生部１０、第２パルス発生部２０、合成部３０及び
低域通過フィルタ−（ＬＰＦ）４０を備えている。
示すブロック図である。図１に示した装置は、第１パル
ス発生部１０、第２パルス発生部２０、合成部３０及び
低域通過フィルタ−（ＬＰＦ）４０を備えている。
【０００８】前記第１パルス発生部１０は、ＦＭ信号の
上昇エッジごとに所定のパルス幅を有する第１パルス信
号を発生する。ここで、第１パルス信号のパルス幅は周
波数変調信号の最小周期より小さいことが望ましい。
上昇エッジごとに所定のパルス幅を有する第１パルス信
号を発生する。ここで、第１パルス信号のパルス幅は周
波数変調信号の最小周期より小さいことが望ましい。
【０００９】前記第２パルス発生部２０は、ＦＭ信号の
下降エッジごとに所定のパルス幅を有する第２パルス信
号を発生する。ここで、第２パルス信号のパルス幅は周
波数変調信号の最小周期より小さいことが望ましい。
下降エッジごとに所定のパルス幅を有する第２パルス信
号を発生する。ここで、第２パルス信号のパルス幅は周
波数変調信号の最小周期より小さいことが望ましい。
【００１０】前記合成部３０は第１パルス信号と第２パ
ルス信号を受け入れて、第１パルス信号と第２パルス信
号が合成されたパルス列を発生する。
ルス信号を受け入れて、第１パルス信号と第２パルス信
号が合成されたパルス列を発生する。
【００１１】前記低域通過フィルタ−４０は合成部３０
の出力を低域濾波して低域変換信号を出力する。ここ
で、低域通過フィルタ−４０から出力される信号は、入
力される周波数変調信号の周波数に相応する大きさを有
する。
の出力を低域濾波して低域変換信号を出力する。ここ
で、低域通過フィルタ−４０から出力される信号は、入
力される周波数変調信号の周波数に相応する大きさを有
する。
【００１２】図２は図１に示した第１パルス発生部１
０、第２パルス発生部２０及び合成部３０の詳細な構成
を示すブロック図である。
０、第２パルス発生部２０及び合成部３０の詳細な構成
を示すブロック図である。
【００１３】前記第１パルス発生部１０は、入力される
周波数変調信号をそのクロック入力端子ＣＫに流入して
周波数変調信号の上昇エッジごとに正の出力を発生する
第１Ｄフリップフロップ１０ａと、第１Ｄフリップフロ
ップ１０ａの正の出力をそのＤ入力として流入し、その
正の出力を第１Ｄフリップフロップ１０ａのクリア入力
として提供する第２Ｄフリップフロップ１０ｂと、及び
第２Ｄフリップフロップ１０ｂの正の出力をそのＤ入力
として流入し、その正の出力を第２Ｄフリップフロップ
１０ｂのクリア入力として提供する第３Ｄフリップフロ
ップ１０ｃとを備えている。
周波数変調信号をそのクロック入力端子ＣＫに流入して
周波数変調信号の上昇エッジごとに正の出力を発生する
第１Ｄフリップフロップ１０ａと、第１Ｄフリップフロ
ップ１０ａの正の出力をそのＤ入力として流入し、その
正の出力を第１Ｄフリップフロップ１０ａのクリア入力
として提供する第２Ｄフリップフロップ１０ｂと、及び
第２Ｄフリップフロップ１０ｂの正の出力をそのＤ入力
として流入し、その正の出力を第２Ｄフリップフロップ
１０ｂのクリア入力として提供する第３Ｄフリップフロ
ップ１０ｃとを備えている。
【００１４】前記第２パルス発生部２０は、入力される
周波数変調信号の反転信号をそのクロック入力端子ＣＫ
に流入して周波数変調信号の下降エッジごとに正の出力
を発生する第４Ｄフリップフロップ２０ａと、第４Ｄフ
リップフロップ２０ａの正の出力をそのＤ入力として流
入し、その正の出力を第４Ｄフリップフロップ２０ａの
クリア入力として提供する第５Ｄフリップフロップ２０
ｂと、及び第５Ｄフリップフロップ２０ｂの正の出力を
そのＤ入力として流入し、その正の出力を第５Ｄフリッ
プフロップ２０ｂのクリア入力として提供する第６Ｄフ
リップフロップ２０ｃとを備えている。
周波数変調信号の反転信号をそのクロック入力端子ＣＫ
に流入して周波数変調信号の下降エッジごとに正の出力
を発生する第４Ｄフリップフロップ２０ａと、第４Ｄフ
リップフロップ２０ａの正の出力をそのＤ入力として流
入し、その正の出力を第４Ｄフリップフロップ２０ａの
クリア入力として提供する第５Ｄフリップフロップ２０
ｂと、及び第５Ｄフリップフロップ２０ｂの正の出力を
そのＤ入力として流入し、その正の出力を第５Ｄフリッ
プフロップ２０ｂのクリア入力として提供する第６Ｄフ
リップフロップ２０ｃとを備えている。
【００１５】ここで、第２Ｄフリップフロップ１０ｂ及
び第５Ｄフリップフロップ２０ｂは、クロック信号に応
答して動作する。一方、第３Ｄフリップフロップ１０ｃ
及び第６Ｄフリップフロップ２０ｃはインバータ２０ｈ
を介して反転されたクロック信号に応答して動作する。
び第５Ｄフリップフロップ２０ｂは、クロック信号に応
答して動作する。一方、第３Ｄフリップフロップ１０ｃ
及び第６Ｄフリップフロップ２０ｃはインバータ２０ｈ
を介して反転されたクロック信号に応答して動作する。
【００１６】前記合成部３０は、第２Ｄフリップフロッ
プ１０ｂの負の出力と第５Ｄフリップフロップ２０ｂの
負の出力とを入力してＮＡＮＤ演算を行う。
プ１０ｂの負の出力と第５Ｄフリップフロップ２０ｂの
負の出力とを入力してＮＡＮＤ演算を行う。
【００１７】図１及び図２に示した装置の動作を詳しく
説明する。
説明する。
【００１８】第１パルス発生部１０の第１Ｄフリップフ
ロップ１０ａは、ＦＭ信号をクロック入力として流入し
てＦＭ信号の上昇エッジで正の出力を発生させる。
ロップ１０ａは、ＦＭ信号をクロック入力として流入し
てＦＭ信号の上昇エッジで正の出力を発生させる。
【００１９】第２Ｄフリップフロップ１０ｂと第３Ｄフ
リップフロップ１０ｃは、第１Ｄフリップフロップ１０
ａの出力をそれに印加されるクロック信号の１周期ほど
遅らせて出力する。この際、第２Ｄフリップフロップ１
０ｂと第３フリップフロップ１０ｃの出力はそれぞれ第
１ＮＯＲゲ−ト１０ｄ、第２ＮＯＲゲ−ト１０ｅを通し
てリセット信号と負論理和してすぐ前のフリップフロッ
プのクリア入力として提供される。かつ、第３Ｄフリッ
プフロップ１０ｃはその負の出力を第１Ｄフリップフロ
ップ１０ａのＤ入力として提供すると共に、第４ＮＯＲ
ゲ−ト１０ｇ及び第３ＮＯＲゲ−ト１０ｆを通してその
クリア入力として提供する。
リップフロップ１０ｃは、第１Ｄフリップフロップ１０
ａの出力をそれに印加されるクロック信号の１周期ほど
遅らせて出力する。この際、第２Ｄフリップフロップ１
０ｂと第３フリップフロップ１０ｃの出力はそれぞれ第
１ＮＯＲゲ−ト１０ｄ、第２ＮＯＲゲ−ト１０ｅを通し
てリセット信号と負論理和してすぐ前のフリップフロッ
プのクリア入力として提供される。かつ、第３Ｄフリッ
プフロップ１０ｃはその負の出力を第１Ｄフリップフロ
ップ１０ａのＤ入力として提供すると共に、第４ＮＯＲ
ゲ−ト１０ｇ及び第３ＮＯＲゲ−ト１０ｆを通してその
クリア入力として提供する。
【００２０】したがって、第１パルス発生部１０はＦＭ
信号の上昇エッジごとに一つのパルス信号を発生する。
このパルス信号の周期は第２Ｄフリップフロップ１０ｂ
及び第３Ｄフリップフロップ１０ｃに印加されるクロッ
ク信号の周期と同一である。
信号の上昇エッジごとに一つのパルス信号を発生する。
このパルス信号の周期は第２Ｄフリップフロップ１０ｂ
及び第３Ｄフリップフロップ１０ｃに印加されるクロッ
ク信号の周期と同一である。
【００２１】第２パルス発生部２０は、ＦＭ信号の下降
エッジでクロック信号の周期に該当する周期を有する一
つのパルス信号を発生することと、入力されるＦＭ信号
がインバ−タ２０ｆを通して第４Ｄフリップフロップ２
０ａのクロック入力端子に入力されることを除いては、
第１パルス発生部１０の動作と同一である。
エッジでクロック信号の周期に該当する周期を有する一
つのパルス信号を発生することと、入力されるＦＭ信号
がインバ−タ２０ｆを通して第４Ｄフリップフロップ２
０ａのクロック入力端子に入力されることを除いては、
第１パルス発生部１０の動作と同一である。
【００２２】合成部３０は第１パルス発生部１０の第２
Ｄフリップフロップ１０ｂで発生されたパルス信号と第
２パルス発生部２０の第５Ｄフリップフロップ２０ｂで
発生されたパルス信号とを入力してＮＡＮＤ演算を行
う。その結果、ＦＭ信号周波数の２倍の周波数を有する
パルス列が出力される。
Ｄフリップフロップ１０ｂで発生されたパルス信号と第
２パルス発生部２０の第５Ｄフリップフロップ２０ｂで
発生されたパルス信号とを入力してＮＡＮＤ演算を行
う。その結果、ＦＭ信号周波数の２倍の周波数を有する
パルス列が出力される。
【００２３】低域通過フィルタ−４０は合成部３０の出
力を低域濾波して低域変換信号を出力する。これによ
り、ＤＣレベルの出力が得られる。低域変換信号の大き
さはＦＭ変調信号の周波数に相応する。
力を低域濾波して低域変換信号を出力する。これによ
り、ＤＣレベルの出力が得られる。低域変換信号の大き
さはＦＭ変調信号の周波数に相応する。
【００２４】図３は図２に示した装置の動作を示す波形
図である。ここで、図３のＡはクロック信号の波形を示
すものであり、図３のＢは第３のＤフリップフロップ１
０ｃの負の出力を示すものであり、図３のＣは入力され
るＦＭ信号の波形を示すものであり、図３のＤは第１Ｄ
フリップフロップ１０ａの正の出力を示すものであり、
図３のＥは第２Ｄフリップフロップ１０ｂの正の出力を
示すものであり、図３のＦは第３Ｄフリップフロップ１
０ｃの正の出力を示すものである。
図である。ここで、図３のＡはクロック信号の波形を示
すものであり、図３のＢは第３のＤフリップフロップ１
０ｃの負の出力を示すものであり、図３のＣは入力され
るＦＭ信号の波形を示すものであり、図３のＤは第１Ｄ
フリップフロップ１０ａの正の出力を示すものであり、
図３のＥは第２Ｄフリップフロップ１０ｂの正の出力を
示すものであり、図３のＦは第３Ｄフリップフロップ１
０ｃの正の出力を示すものである。
【００２５】図３のＧは第４Ｄフリップフロップ２０ａ
の正の出力を示すものであり、図３のＨは第５Ｄフリッ
プフロップ２０ｂの正の出力を示すものであり、図３の
Ｉは第６Ｄフリップフロップ２０ｃの正の出力を示すも
のである。
の正の出力を示すものであり、図３のＨは第５Ｄフリッ
プフロップ２０ｂの正の出力を示すものであり、図３の
Ｉは第６Ｄフリップフロップ２０ｃの正の出力を示すも
のである。
【００２６】図３のＪは第６Ｄフリップフロップ２０ｃ
の負の出力を示すものであり、図３のＫは第２Ｄフリッ
プフロップ１０ｂの負の出力を示すものであり、図３の
Ｌは第５Ｄフリップフロップ２０ｂの負の出力を示すも
のであり、図３のＭは合成部３０の出力を示すものであ
る。
の負の出力を示すものであり、図３のＫは第２Ｄフリッ
プフロップ１０ｂの負の出力を示すものであり、図３の
Ｌは第５Ｄフリップフロップ２０ｂの負の出力を示すも
のであり、図３のＭは合成部３０の出力を示すものであ
る。
【００２７】図４（Ａ）、図４（Ｂ）は図１に示した低
域通過フィルタ−４０の動作を示す波形図である。図４
（Ａ）は本発明のＦＭ復調回路に入力されるＦＭ変調信
号の波形を示すものであり、図４（Ｂ）は出力信号の波
形を示すものである。図４（Ａ）、図４（Ｂ）に示した
ように、ＦＭ復調動作を行うことがわかる。
域通過フィルタ−４０の動作を示す波形図である。図４
（Ａ）は本発明のＦＭ復調回路に入力されるＦＭ変調信
号の波形を示すものであり、図４（Ｂ）は出力信号の波
形を示すものである。図４（Ａ）、図４（Ｂ）に示した
ように、ＦＭ復調動作を行うことがわかる。
【００２８】
【発明の効果】上述したように第１の発明によるＦＭ復
調回路は、入力される周波数変調信号の上昇エッジごと
に所定のパルス幅を有するパルス信号を発生する第１パ
ルス発生部と、前記入力される周波数変調信号の下降エ
ッジごとに所定のパルス幅を有するパルス信号を発生す
る第２パルス発生部と、前記第１パルス発生部及び第２
パルス発生部で発生されたパルス信号を合成する合成部
と、前記合成部で発生された合成パルス信号を入力して
低域変換を行い、入力される周波数変調信号の周波数に
相応する大きさを有する信号を出力する低域通過フィル
タ−とを含むので、ＦＭ復調回路は簡単な構成を有し、
かつ、外部にコイルなどの特別な部品を用いることな
く、クロック信号のみで動作する回路を構成することが
できる。
調回路は、入力される周波数変調信号の上昇エッジごと
に所定のパルス幅を有するパルス信号を発生する第１パ
ルス発生部と、前記入力される周波数変調信号の下降エ
ッジごとに所定のパルス幅を有するパルス信号を発生す
る第２パルス発生部と、前記第１パルス発生部及び第２
パルス発生部で発生されたパルス信号を合成する合成部
と、前記合成部で発生された合成パルス信号を入力して
低域変換を行い、入力される周波数変調信号の周波数に
相応する大きさを有する信号を出力する低域通過フィル
タ−とを含むので、ＦＭ復調回路は簡単な構成を有し、
かつ、外部にコイルなどの特別な部品を用いることな
く、クロック信号のみで動作する回路を構成することが
できる。
【図１】本発明によるＦＭ復調回路の構成を示すブロッ
ク図である。
ク図である。
【図２】図１に示した第１パルス発生部、第２パルス発
生部及び合成部の詳細な構成を示すブロック図である。
生部及び合成部の詳細な構成を示すブロック図である。
【図３】Ａ〜Ｍは図２に示した装置の動作を示す波形図
である。
である。
【図４】図１に示した装置の動作を示す波形図である。
１０ 第１パルス発生部 ２０ 第２パルス発生部 ３０ 合成部 ４０ 低域通過フィルタ− １０ａ〜１０ｃ、２０ａ〜２０ｃ Ｄフリップフロップ ２０ｆ、２０ｇ インバータ
Claims (1)
- 【請求項１】 入力される周波数変調信号の周波数に相
応する大きさを有する信号を出力するＦＭ復調回路にお
いて、 前記入力される周波数変調信号の上昇エッジごとに所定
のパルス幅を有するパルス信号を発生する第１パルス発
生部と、 前記入力される周波数変調信号の下降エッジごとに所定
のパルス幅を有するパルス信号を発生する第２パルス発
生部と、 前記第１パルス発生部及び第２パルス発生部で発生され
たパルス信号を合成する合成部と、 前記合成部で発生された合成パルス信号を入力して低域
変換を行い、入力される周波数変調信号の周波数に相応
する大きさを有する信号を出力する低域通過フィルタ−
とを含むことを特徴とするＦＭ復調回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950069710A KR970055245A (ko) | 1995-12-30 | 1995-12-30 | 에프.엠 복조 회로 |
| KR1995-69710 | 1995-12-30 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09214251A true JPH09214251A (ja) | 1997-08-15 |
| JP3820295B2 JP3820295B2 (ja) | 2006-09-13 |
Family
ID=19448542
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34785696A Expired - Fee Related JP3820295B2 (ja) | 1995-12-30 | 1996-12-26 | Ｆｍ復調回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5850161A (ja) |
| JP (1) | JP3820295B2 (ja) |
| KR (1) | KR970055245A (ja) |
| CN (1) | CN1086862C (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3531477B2 (ja) * | 1998-06-05 | 2004-05-31 | 株式会社日立製作所 | 非接触カードの通信方法及び該通信に用いる集積回路 |
| FI20001000A (fi) * | 2000-04-27 | 2001-10-28 | Nokia Mobile Phones Ltd | Menetelmä ja järjestely taajuusmoduloidun signaalin vastaanottamiseksi |
| CN100433541C (zh) * | 2002-09-10 | 2008-11-12 | 华邦电子股份有限公司 | 频率信号产生装置及其方法 |
| US20040258176A1 (en) * | 2003-06-19 | 2004-12-23 | Harris Corporation | Precorrection of nonlinear distortion with memory |
| US20070237265A1 (en) * | 2006-04-11 | 2007-10-11 | Hsiang-Hui Chang | Demodulator and method thereof |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3244991A (en) * | 1962-12-07 | 1966-04-05 | Cons Electrodynamics Corp | Demodulator for fm signals utilizing pulse forming circuitry |
| JPS58137307A (ja) * | 1982-02-10 | 1983-08-15 | Hitachi Ltd | パルスカウントｆｍ検波回路 |
| US4614912A (en) * | 1985-06-05 | 1986-09-30 | Eastman Kodak Company | FM demodulator with temperature compensation |
| JPS639211A (ja) * | 1986-06-28 | 1988-01-14 | Nec Corp | Ｆｍ復調回路 |
| US4839606A (en) * | 1987-08-11 | 1989-06-13 | Rockwell International Corporation | Digital FM demodulator signal-to-noise improvement |
| US5214391A (en) * | 1989-12-06 | 1993-05-25 | Kabushiki Kaisha Toshiba | Demodulation apparatus having multipath detector for selecting a first or second demodulator |
| US5783531A (en) * | 1997-03-28 | 1998-07-21 | Exxon Research And Engineering Company | Manufacturing method for the production of polyalphaolefin based synthetic greases (LAW500) |
-
1995
- 1995-12-30 KR KR1019950069710A patent/KR970055245A/ko not_active Application Discontinuation
-
1996
- 1996-12-24 US US08/773,792 patent/US5850161A/en not_active Expired - Lifetime
- 1996-12-26 JP JP34785696A patent/JP3820295B2/ja not_active Expired - Fee Related
- 1996-12-27 CN CN96116719A patent/CN1086862C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US5850161A (en) | 1998-12-15 |
| JP3820295B2 (ja) | 2006-09-13 |
| CN1154599A (zh) | 1997-07-16 |
| KR970055245A (ko) | 1997-07-31 |
| CN1086862C (zh) | 2002-06-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04233357A (ja) | 変調搬送波信号を発生する電子的装置からなる送信器 | |
| JPH10510123A (ja) | 周波数シンセサイザー | |
| JP2962554B2 (ja) | 周波数又は位相の変調装置 | |
| CN106817082A (zh) | 一种数字频率合成电路 | |
| JPH09214251A (ja) | Ｆｍ復調回路 | |
| JPH06177651A (ja) | 周波数シンセサイザ | |
| CN109088633A (zh) | 一种脉冲产生器、脉冲产生方法及电子设备 | |
| JP3434627B2 (ja) | クロック発生回路 | |
| JP2943005B2 (ja) | クロック再生回路 | |
| CA2052589A1 (en) | Rate conversion apparatus | |
| JP2580833B2 (ja) | 周波数変換回路 | |
| JP2919328B2 (ja) | 変調回路 | |
| SU1506550A2 (ru) | Цифровой синтезатор частот | |
| JPH1155036A (ja) | 周波数発生回路 | |
| JPH01233935A (ja) | スイッチトキャパシタフィルタを用いたスペクトル反転秘話装置 | |
| JPH0983597A (ja) | Ｐｓｋ搬送波信号再生装置 | |
| JPS5857848A (ja) | デイジタル多層ｐｓｋ変調方式 | |
| JPH05327353A (ja) | 信号出力回路 | |
| JPS63179616A (ja) | ジツタ付加装置 | |
| JPS5873208A (ja) | 変調器 | |
| JPH0482407A (ja) | デジタル型信号発生装置 | |
| JPH11317627A (ja) | 寄生結合の少ない変調器 | |
| JPS61142842A (ja) | 搬送波引込み補助方式 | |
| JPS62279713A (ja) | ５６ＫＨｚクロツク発生回路 | |
| JPH04133545A (ja) | デジタル信号変調装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040803 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20041102 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20041115 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041221 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050201 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060613 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060619 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100623 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100623 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110623 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110623 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120623 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |