JPS58137307A - パルスカウントfm検波回路 - Google Patents
パルスカウントfm検波回路Info
- Publication number
- JPS58137307A JPS58137307A JP57018744A JP1874482A JPS58137307A JP S58137307 A JPS58137307 A JP S58137307A JP 57018744 A JP57018744 A JP 57018744A JP 1874482 A JP1874482 A JP 1874482A JP S58137307 A JPS58137307 A JP S58137307A
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- pulse train
- frequency
- output
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D3/00—Demodulation of angle-, frequency- or phase- modulated oscillations
- H03D3/02—Demodulation of angle-, frequency- or phase- modulated oscillations by detecting phase difference between two signals obtained from input signal
- H03D3/04—Demodulation of angle-, frequency- or phase- modulated oscillations by detecting phase difference between two signals obtained from input signal by counting or integrating cycles of oscillations
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Circuits Of Receivers In General (AREA)
- Manipulation Of Pulses (AREA)
- Measuring Pulse, Heart Rate, Blood Pressure Or Blood Flow (AREA)
- Radar Systems Or Details Thereof (AREA)
- Television Signal Processing For Recording (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は、パルスカウントFM検波回路に関する。
従来のパルスカウントFM検波回路は、FMリミッタで
パルス列にされた周波数変調(FM)信号を、単安定マ
ルチバイブレータ(以下、モノマルチと称す)で1周期
毎(シングル)又は半周期毎(ダブル)K一定のパルス
幅になるパルス列に変換(パルス幅変調)シス、これを
ローパスフィルタに通すことKよつ′CFM検波出力を
得ている。
パルス列にされた周波数変調(FM)信号を、単安定マ
ルチバイブレータ(以下、モノマルチと称す)で1周期
毎(シングル)又は半周期毎(ダブル)K一定のパルス
幅になるパルス列に変換(パルス幅変調)シス、これを
ローパスフィルタに通すことKよつ′CFM検波出力を
得ている。
この検波方式では、上記パルス幅変調されたパルス列は
、2値のパルス信号であるので、その高周波成分及びキ
ャリア成分が出力に現られれ易く。
、2値のパルス信号であるので、その高周波成分及びキ
ャリア成分が出力に現られれ易く。
FM検波出力のS/N比が悪いという欠点がある。
この発明の目的は、S/N比の改善を図ることができる
パルスカラン)FM検波回路を提供することにある。
パルスカラン)FM検波回路を提供することにある。
この発明の他の目的は、応答性の向上をrlJ−vたパ
ルスカラン)FM検波回路を提供するととkある。
ルスカラン)FM検波回路を提供するととkある。
この発明の更に他の目的は、以下の説明及び図面から明
らかになるであろう。
らかになるであろう。
以下、この発明を実施例とともに詳細に説明する。
第1 A5りlcは、この発明をダブルカウント方式の
FM検波回路に適用した場合の一実施例のブロック図が
示されている。
FM検波回路に適用した場合の一実施例のブロック図が
示されている。
LAは、FM中間周波増幅出力信号FMIFを受けて、
一定振幅のパルス列V、に波形変換するり之ツタアンプ
である。
一定振幅のパルス列V、に波形変換するり之ツタアンプ
である。
MM、は、上記パルス列v1を受けるモノマルチであり
、特に制限されないが、上記パルス列vsの立ち上りエ
ツジに同期して一定のパルス幅の出力パルス列V、を形
成する。MM、は、インバータIV、を通して反転され
た上記パルス列V、を受けるモノマルチであり、上記同
様にパルス列f1の立ち上り(パルス列V、の立ち下り
)エツジに同期して上記同様に一定のパルス幅の出力パ
ルス列V、を形成する。この実施例では、上記篭ノ→ル
チMM、、MM、 ′c−形成される出力パルス列v、
。
、特に制限されないが、上記パルス列vsの立ち上りエ
ツジに同期して一定のパルス幅の出力パルス列V、を形
成する。MM、は、インバータIV、を通して反転され
た上記パルス列V、を受けるモノマルチであり、上記同
様にパルス列f1の立ち上り(パルス列V、の立ち下り
)エツジに同期して上記同様に一定のパルス幅の出力パ
ルス列V、を形成する。この実施例では、上記篭ノ→ル
チMM、、MM、 ′c−形成される出力パルス列v、
。
■、の各パルス幅は、従来のパルスカウント検波回路と
異なり、パルス列V、の周波数が中間周波数(無変調時
の周波数)のときのパルス列v1のパルス幅?ICハP
1岬しく設定されている。
異なり、パルス列V、の周波数が中間周波数(無変調時
の周波数)のときのパルス列v1のパルス幅?ICハP
1岬しく設定されている。
そして、上記モノマルチMM、、MM、の出力V、、V
、は、抵抗Rを通してそれぞれ共通化するととにより、
アナログ加算される。この加算されたパルス信号カロー
パスフィルタLPFに伝えられ、その出力からFM検波
出力DETを得るものである。
、は、抵抗Rを通してそれぞれ共通化するととにより、
アナログ加算される。この加算されたパルス信号カロー
パスフィルタLPFに伝えられ、その出力からFM検波
出力DETを得るものである。
上記モノマルチMM1.MM、からの出カッくルxV、
、V、kt、入力パルス列viの半周期毎に出力される
ので、ダブル方式のノ(ルスカウントFM検波動作が行
なわれる。
、V、kt、入力パルス列viの半周期毎に出力される
ので、ダブル方式のノ(ルスカウントFM検波動作が行
なわれる。
この実施例回路の動作を、第1B図のタイミング図に従
って説明する。
って説明する。
パルス列V、が、同図に示すように、低い周波数から中
間周波数(無変調時の周波数)をへて高い周波数に変調
される場合について説明する。モノマルチMM、の出力
パルス列V、は、パルス列V、の立ち上りエツジに同期
した一定のパルス幅のパルス列となる。一方、モノマル
チMM、の出力パルス列V 、は、パルス列V、の立ち
下りエツジに同期した一定のパルス幅のパルス列となる
。
間周波数(無変調時の周波数)をへて高い周波数に変調
される場合について説明する。モノマルチMM、の出力
パルス列V、は、パルス列V、の立ち上りエツジに同期
した一定のパルス幅のパルス列となる。一方、モノマル
チMM、の出力パルス列V 、は、パルス列V、の立ち
下りエツジに同期した一定のパルス幅のパルス列となる
。
上記パルス列V、、V、が、それぞれ等しいパルス幅を
有する点は、従来のパルスカラン)FM検波回路と同様
であるが、そのパルス幅を上述のように大きくしている
点と、両者のアナログ加算を行な5点において、技術思
想上大きく異なっている。
有する点は、従来のパルスカラン)FM検波回路と同様
であるが、そのパルス幅を上述のように大きくしている
点と、両者のアナログ加算を行な5点において、技術思
想上大きく異なっている。
すなわち、上記モノマルチMM、、MM、からの出力パ
ルス列V、、V、は、抵抗Rを通して合成(アナログ加
算)されている。したがって、アナログ加算電圧v4は
、同図に示すように、上記パルス列V、、V、が共にロ
ウレベル状態のときにロウレベル(0ボルト)になり、
上記パルス列V、又はv3のうちいずれか一方のみがノ
)イレベル状態にあるときに抵抗Rで分圧されて中間レ
ベル(V/2)Kなる。そして、上記パルス列■、。
ルス列V、、V、は、抵抗Rを通して合成(アナログ加
算)されている。したがって、アナログ加算電圧v4は
、同図に示すように、上記パルス列V、、V、が共にロ
ウレベル状態のときにロウレベル(0ボルト)になり、
上記パルス列V、又はv3のうちいずれか一方のみがノ
)イレベル状態にあるときに抵抗Rで分圧されて中間レ
ベル(V/2)Kなる。そして、上記パルス列■、。
V、が共にハイレベルのとき、アナログ加算電圧v4は
ハイレベル(V)になる。
ハイレベル(V)になる。
言い換える−と、入力パルス列■1の周波数が中間周波
数より低いときには、上記パルス列v、。
数より低いときには、上記パルス列v、。
V、が同時にハイレベルとなることがないから、アナロ
グ加算電圧v4は上記中間レベル(V/2 )とハイレ
ベル(V)との間で変化するパルス列となる。
グ加算電圧v4は上記中間レベル(V/2 )とハイレ
ベル(V)との間で変化するパルス列となる。
次に、入力パルス列v1の周波数が中間周波に一致する
と、パルス列V、、V、が交互に間断なくハイレベルに
なるため、アナログ加算電圧v4は中間レベルV/2に
一致する。
と、パルス列V、、V、が交互に間断なくハイレベルに
なるため、アナログ加算電圧v4は中間レベルV/2に
一致する。
そして、入力パルス列v1の周波数が中間周波数より高
くなると、上記パルス列V、、V、のハイレベルが重な
り合う部分が生じる。この重なり合う期間上記アナログ
加算−圧v4はハイレベル(V)Kなり、いずれか一方
のパルス列V!又はV、のみがハイレベルのときに中間
レベルV/2となる。したがってアナログ加算電圧v4
は上記中間レベル(V/2 )とハイレベル(V)との
間で変化するパルス列となる。
くなると、上記パルス列V、、V、のハイレベルが重な
り合う部分が生じる。この重なり合う期間上記アナログ
加算−圧v4はハイレベル(V)Kなり、いずれか一方
のパルス列V!又はV、のみがハイレベルのときに中間
レベルV/2となる。したがってアナログ加算電圧v4
は上記中間レベル(V/2 )とハイレベル(V)との
間で変化するパルス列となる。
以上のことよりアナログ概算電圧V、は、上記入力パル
ス列V、の周波数に応じて、パルス幅及びパルスのレベ
ルが共に変化する変調信号になる。
ス列V、の周波数に応じて、パルス幅及びパルスのレベ
ルが共に変化する変調信号になる。
したがって、同一レベルのFM検波出力DETを得る場
合、従来のパルスカラン)FM検波回路に比べ、この実
施例回路では、ローパスフィルpLPFへの入力パルス
の振幅を1/2に小さくできる。
合、従来のパルスカラン)FM検波回路に比べ、この実
施例回路では、ローパスフィルpLPFへの入力パルス
の振幅を1/2に小さくできる。
したがっ【、ローパスフィルタLPFへの入力パルスの
振幅の大きさに応じて発生するローパスフィルタLPF
の出・力信号中のリップル成分を約1/2に小さくでき
る。
振幅の大きさに応じて発生するローパスフィルタLPF
の出・力信号中のリップル成分を約1/2に小さくでき
る。
また、第1B図に示すよつに、無変調時にはローパスフ
ィルタへの入力信号v4のレベルが変化せず中間レベル
V/2に一致する。したがってキャリア(中間周波)成
分がローパスフィルタLPFの出力に現われない。以上
のことより、極めて低歪の検波出力信号DgTを得るこ
とかで鎗る。
ィルタへの入力信号v4のレベルが変化せず中間レベル
V/2に一致する。したがってキャリア(中間周波)成
分がローパスフィルタLPFの出力に現われない。以上
のことより、極めて低歪の検波出力信号DgTを得るこ
とかで鎗る。
さらに、アナログ加算電圧v4は、ロウレベル(0ボル
ト)、中間レベル(V/2 )及びハイレベル(V)の
間で変化するものであり、しかも、これらが入力パルス
列■、の半周期毎(ダブル)に得られるので応答性の高
いF’M検波出力DETを得ることができる。
ト)、中間レベル(V/2 )及びハイレベル(V)の
間で変化するものであり、しかも、これらが入力パルス
列■、の半周期毎(ダブル)に得られるので応答性の高
いF’M検波出力DETを得ることができる。
第2A図および第2B図には、この発明をシングルカウ
ント方式のFM検波回路に適用した一実施例のブロック
図および動作タイミング図が示されている。
ント方式のFM検波回路に適用した一実施例のブロック
図および動作タイミング図が示されている。
この実施例では、リミッタアンプLAを通して形成され
たパルス列■1が、1/2分周回路によっ°て、その周
波数が1/2と低くされている。したがって、分周出力
パルス列v1の周期は、上記人カバルス列V、02倍と
なっ【いる。
たパルス列■1が、1/2分周回路によっ°て、その周
波数が1/2と低くされている。したがって、分周出力
パルス列v1の周期は、上記人カバルス列V、02倍と
なっ【いる。
そして、上記第1A図と同様な構成のモノマルチMM’
、、 Mmt及びアナログ加算抵抗R#によりパルス幅
及びパルスレベルを変調したアナログ加算電圧v4を得
て、ローパスフィルタLPFK伝えている。この実施例
では、上記アナログ加算抵抗V−をバッファアンプBA
を通してローパスフィルタLPPK伝えるようKなっ【
いる。
、、 Mmt及びアナログ加算抵抗R#によりパルス幅
及びパルスレベルを変調したアナログ加算電圧v4を得
て、ローパスフィルタLPFK伝えている。この実施例
では、上記アナログ加算抵抗V−をバッファアンプBA
を通してローパスフィルタLPPK伝えるようKなっ【
いる。
また、モノマルチMM、、MM、の出力パルス列v會*
vsのパルス幅は、パルス列V、の周波数が中間周
波数のときのパルス列V/ のパルス幅にlt[等しく
設定されている。
vsのパルス幅は、パルス列V、の周波数が中間周
波数のときのパルス列V/ のパルス幅にlt[等しく
設定されている。
このようK パルス幅を設定することによって、パルス
列V、の周波数が中間周波数のと#K、アナログ加算電
圧V、が、そのとりうる値(OV〜1■)の中間レベル
(V/2))Cなるように設定できる。
列V、の周波数が中間周波数のと#K、アナログ加算電
圧V、が、そのとりうる値(OV〜1■)の中間レベル
(V/2))Cなるように設定できる。
この実施例では、シングル方式となっているため、応答
性は多少悪くなる反面、モノマルチMM’、。
性は多少悪くなる反面、モノマルチMM’、。
11よ
MM、→応答速度の低いもの、言い換えると低コストの
回路を利用できるという利点がある。
回路を利用できるという利点がある。
第3A、・38図には、この発明をダブル方式のFM検
波回路に適用した場合の他の実施例のプルツク図及び動
作タイミング図が示されている。
波回路に適用した場合の他の実施例のプルツク図及び動
作タイミング図が示されている。
り電ツタアンプLAで形成された入力パルス列■、は、
一方において1/2分周されてモノマルチMM□に入力
される。また、上記分周されたパルス列は、インバータ
IV、、を通してモノマルチMM□に入力される。これ
らのモノマルチMM、1゜MM、の出力はワイヤードオ
アによって論理和信号V、に変換される。
一方において1/2分周されてモノマルチMM□に入力
される。また、上記分周されたパルス列は、インバータ
IV、、を通してモノマルチMM□に入力される。これ
らのモノマルチMM、1゜MM、の出力はワイヤードオ
アによって論理和信号V、に変換される。
上記人力パルス列V、は、他方においてインバータIV
、で反転され、1/2分周回路で分周されてモノマルチ
MM□に入力される。上記分局されたパルス列V、は、
インバータIV、、を通してモノマルチMMn<入力さ
れる。これらのモノマルチMMl、、MMnの出力はワ
イヤードオアによって論理和信号v、に変換される。
、で反転され、1/2分周回路で分周されてモノマルチ
MM□に入力される。上記分局されたパルス列V、は、
インバータIV、、を通してモノマルチMMn<入力さ
れる。これらのモノマルチMMl、、MMnの出力はワ
イヤードオアによって論理和信号v、に変換される。
そして、上記論理和信号V、、V、が前記同様に抵抗R
をそれぞれ通して共通化され、アナログ加算電圧V、が
形成される。また、アナログ加算電圧■4は、バッファ
アンプBAを通してローパスフィルタLPFに伝えられ
、ここでFM検波出力信号DETに変換される。
をそれぞれ通して共通化され、アナログ加算電圧V、が
形成される。また、アナログ加算電圧■4は、バッファ
アンプBAを通してローパスフィルタLPFに伝えられ
、ここでFM検波出力信号DETに変換される。
この実施例では、上記モノマルチMM、、ないしMM能
の出力パルス幅は、パルス列■、の周波数が中間周波数
(無変調時の周波数)のときのパルス列V、のパルス幅
に#t#It等しく設定されている。
の出力パルス幅は、パルス列■、の周波数が中間周波数
(無変調時の周波数)のときのパルス列V、のパルス幅
に#t#It等しく設定されている。
この実施例では、1組のモノマルチMM□。
MM、及びMM、、、MM、の出力は、それぞれ論理和
をとっているので、実質的には第1A図の回路と同様な
動作を行なう。
をとっているので、実質的には第1A図の回路と同様な
動作を行なう。
第4A図には、上記第3A図の実施例を変形して、さら
に低歪率化を図ったパルスカラン)FM検波回路の一実
施例のブロック図が示されている。
に低歪率化を図ったパルスカラン)FM検波回路の一実
施例のブロック図が示されている。
この実施例では、ローパスフィルタLPFの入力側のア
ナログ加算電圧V、のレベルが、例えばov、Lv、
監v、 3−v及びlVのように5つの4 4
4 レベルを有するように構成されている。
ナログ加算電圧V、のレベルが、例えばov、Lv、
監v、 3−v及びlVのように5つの4 4
4 レベルを有するように構成されている。
リミッタアンプLAで形成された入力パルス列■1は、
リングカウンタRCKよって1分周された分周出力C3
ないしC4&c変換される。
リングカウンタRCKよって1分周された分周出力C3
ないしC4&c変換される。
これらのi分周されたパルス列C1ないしC4は、それ
ぞれ一方のモノマルチM M 、、ないしMN%。
ぞれ一方のモノマルチM M 、、ないしMN%。
に入力される。また、上記パルス列C1ないしC1は、
それぞれインバータI V、1ないしIV14を通して
反転され、他方のモノマルチMM、、ないしMM、。
それぞれインバータI V、1ないしIV14を通して
反転され、他方のモノマルチMM、、ないしMM、。
k入力される。
上記モノマルチMM1..MM!lの出力は、ワイヤー
ドオアにより【その論理和信号VUに変換される。他の
組のモノマルチMM1..MM、、等についても同様で
ある。
ドオアにより【その論理和信号VUに変換される。他の
組のモノマルチMM1..MM、、等についても同様で
ある。
そして、これらの論理和信号VllないしVS2は。
それぞれ抵抗Rを通して共通化され、アナログ加算電圧
■4が形成される。このアナログ加算電圧V、は、バッ
ファアンプBAを通してローノ(スフィルタLPFに伝
えられ、ここでFM検波出力信号DETが形成される。
■4が形成される。このアナログ加算電圧V、は、バッ
ファアンプBAを通してローノ(スフィルタLPFに伝
えられ、ここでFM検波出力信号DETが形成される。
上記モノマルチMM、、ないしM M 、、の出力)(
ルス幅は、パルス列■、の周波数が中間周波数のときの
パルス列V、のパルス幅の略2倍に等しく設定されてい
る。
ルス幅は、パルス列■、の周波数が中間周波数のときの
パルス列V、のパルス幅の略2倍に等しく設定されてい
る。
このようにパルス幅を設定することによって)(ルス列
v1の周波数が中間周波数のときにアナログ加算電圧■
、が、そのとりうる値(OV〜IV)の中間レベル(1
/2V)Kなるように設定できる。
v1の周波数が中間周波数のときにアナログ加算電圧■
、が、そのとりうる値(OV〜IV)の中間レベル(1
/2V)Kなるように設定できる。
この実施例回路の動作をIIE4B図のタイミング図に
従って説明する。
従って説明する。
パルス列v1が同図に示すように低い周波数から中間周
波数をへて高い周波数に変調される場合について説明す
る。
波数をへて高い周波数に変調される場合について説明す
る。
リングカウンタRCの分局出力CIは、特に制限されな
いが、入力パルス列V、02周期毎の立ち下りに同期し
てレベルが変化するので、その1周期は、入力パルス列
V、の周期の4倍の周期となる。
いが、入力パルス列V、02周期毎の立ち下りに同期し
てレベルが変化するので、その1周期は、入力パルス列
V、の周期の4倍の周期となる。
リングカウンタRCの他の分周出力CIないしC4は、
順次上記入力パルス列■、の半周部分遅れ【変化する。
順次上記入力パルス列■、の半周部分遅れ【変化する。
上記分周出力C1と、その反転信号を受けるモノマルチ
MM、l、MM、、の論理和出力Vllは、分局出力C
3の半周期毎K、つまり入カッ(ルス列vlの2周期毎
に、その立ち下りエツジに同期した一定のパルス幅を有
するパルス列となる。他の分局出力C!ないしC4VC
対する論理和出力V、ないしVS4は、上記パルス列■
1Kに対して順次入力パルス列V、の半周期分遅れたパ
ルス列となる。
MM、l、MM、、の論理和出力Vllは、分局出力C
3の半周期毎K、つまり入カッ(ルス列vlの2周期毎
に、その立ち下りエツジに同期した一定のパルス幅を有
するパルス列となる。他の分局出力C!ないしC4VC
対する論理和出力V、ないしVS4は、上記パルス列■
1Kに対して順次入力パルス列V、の半周期分遅れたパ
ルス列となる。
パルス列vlの周波数が中間周波数(無変調時の周波数
)のときには、上記パルス列V□ないしVS2のうちの
2つが順次同時にハイレベルとなるので、アナログ加算
電圧V、は、そのとりうる値(OV 〜I V )ノ中
間し/ヘル(1/2V ) Kなる。
)のときには、上記パルス列V□ないしVS2のうちの
2つが順次同時にハイレベルとなるので、アナログ加算
電圧V、は、そのとりうる値(OV 〜I V )ノ中
間し/ヘル(1/2V ) Kなる。
入力パルス列V、の周波数が中間周波数より小さくなる
と、まず、上記パルス列vnないしVS2のうちの1つ
がハイレベルになるかあるいは2つが同時にハイレベル
となるので、アナログ加算電圧v4は、上記中間レベル
(V/2 )と1/4レベル(V/4 ’)との間で変
化するパルス信号となる。
と、まず、上記パルス列vnないしVS2のうちの1つ
がハイレベルになるかあるいは2つが同時にハイレベル
となるので、アナログ加算電圧v4は、上記中間レベル
(V/2 )と1/4レベル(V/4 ’)との間で変
化するパルス信号となる。
入力パルス列V、の周波数がさらに小さくなると、上記
パルス列VttないしVS4のうちのいずれか2つ以上
が同時にハイレベルとなることがなくなる。その結果ア
ナログ加算電圧V、は、上記1/4レベル(1/4V)
とロウレベル(Ov)との間で変化するパルス信号とな
る。
パルス列VttないしVS4のうちのいずれか2つ以上
が同時にハイレベルとなることがなくなる。その結果ア
ナログ加算電圧V、は、上記1/4レベル(1/4V)
とロウレベル(Ov)との間で変化するパルス信号とな
る。
一方、パルス列V、の周波数が中間周波数より大きくな
ると、まず、パルス列v1.ないしVS2のうちのいず
れか2つまたは3つが順次同時K /Sイレペルとなる
ので、アナログ加算電圧v4は、上記中間レベル(V/
2 )と3/4レベル(3/4V)との間で変化するパ
ルス信号となる。
ると、まず、パルス列v1.ないしVS2のうちのいず
れか2つまたは3つが順次同時K /Sイレペルとなる
ので、アナログ加算電圧v4は、上記中間レベル(V/
2 )と3/4レベル(3/4V)との間で変化するパ
ルス信号となる。
パルス列■、の周波数がさらに大きくなると、上記パル
ス列v1.ないしVS2のうちのいずれか3つまたは4
つが順次同時にハイレベルとなるので、アナログ加算電
圧V、は、上記3/4レベル(3/4V)とハイレベル
(1v)との間で変化するパルス信号となる。
ス列v1.ないしVS2のうちのいずれか3つまたは4
つが順次同時にハイレベルとなるので、アナログ加算電
圧V、は、上記3/4レベル(3/4V)とハイレベル
(1v)との間で変化するパルス信号となる。
このようにアナログ加算電圧■4は、パルス列V、の周
波数に応じてパルスのとりうるレベルが変化する信号に
なるう したがって同一し、ベルのFM検波出力DETを得る場
合、従来のパルスカラン)FM検波回路に比べこの実施
例回路では、ローパスフィルタLPFへの入力パルスの
振幅を1/4に小さくできる。
波数に応じてパルスのとりうるレベルが変化する信号に
なるう したがって同一し、ベルのFM検波出力DETを得る場
合、従来のパルスカラン)FM検波回路に比べこの実施
例回路では、ローパスフィルタLPFへの入力パルスの
振幅を1/4に小さくできる。
したがって、ローパスフィルタへの入力パルスの振幅の
大きさに応じて発生するローパスフィルタLPFの出力
信号中のリップル成分を約1/4に小さくできる。
大きさに応じて発生するローパスフィルタLPFの出力
信号中のリップル成分を約1/4に小さくできる。
この発明2は、前記実施例に限定されない。
1組のモノマルチにおいて、一方のモノマルチをポジテ
ィブエツジトリガ型とし、他方のモノマルチをネガティ
ブエツジトリガ型として構成するととによりインバータ
xVt、IVttないしiv、4を省略するものとして
もよい。
ィブエツジトリガ型とし、他方のモノマルチをネガティ
ブエツジトリガ型として構成するととによりインバータ
xVt、IVttないしiv、4を省略するものとして
もよい。
また、上記第3人図ないし第4A図の論理和回路は一理
ゲー)(OR)回路を利用するものとしてもよい。
ゲー)(OR)回路を利用するものとしてもよい。
さらに、アナリグ加算回路は、演算増幅回路を用いて、
2V、4Vのように最大レベルを増幅してもよい。この
ようにしても検波出力を受ける後段の増幅器の利得を小
さくできるから、87N比は悪化することなく、入力側
での利得を大きくできることより、S/N比をよりいっ
そう改善することができる。
2V、4Vのように最大レベルを増幅してもよい。この
ようにしても検波出力を受ける後段の増幅器の利得を小
さくできるから、87N比は悪化することなく、入力側
での利得を大きくできることより、S/N比をよりいっ
そう改善することができる。
上記第4A図の実施例は、さらに分周比を大きくしC1
/SVづつ加算出力が変化するようkしてもよい。
/SVづつ加算出力が変化するようkしてもよい。
この発明は、FMラジオ受信装置の他、ビデイオテープ
レコーダ、ビデイオディスクプレーヤ等に広く利用でき
るものである。
レコーダ、ビデイオディスクプレーヤ等に広く利用でき
るものである。
第1A図、第1B図は、それぞれこの発明をダブルカウ
ント方式のFM検波回路に適用した場合の一実施例を示
すブロック図およびその動作タイ建ング図、第2A図、
第2B図はそれぞれこの発明をシングルカウント方式の
FM検波回路に適用した場合の一実施例を示すブロック
図およびその動作タイミング図、第3A図、第3B図は
それぞれこの発明をダブルパスカウントFM検波回路に
適用した場合の他の実施例を示すブロック図およびその
動作タイギング図、第4A図、第4B図はそれぞれ第3
A図、113B図の実施例の変形実施例を示すブロック
図およびその動作タイミング図である。 第1A図 第1B図 FT 第2B図 第3A図 第3B図 第4A図
ント方式のFM検波回路に適用した場合の一実施例を示
すブロック図およびその動作タイ建ング図、第2A図、
第2B図はそれぞれこの発明をシングルカウント方式の
FM検波回路に適用した場合の一実施例を示すブロック
図およびその動作タイミング図、第3A図、第3B図は
それぞれこの発明をダブルパスカウントFM検波回路に
適用した場合の他の実施例を示すブロック図およびその
動作タイギング図、第4A図、第4B図はそれぞれ第3
A図、113B図の実施例の変形実施例を示すブロック
図およびその動作タイミング図である。 第1A図 第1B図 FT 第2B図 第3A図 第3B図 第4A図
Claims (1)
- 【特許請求の範囲】 1、周波数変調(FM)波の立ち上りまたは立ち下りに
応答し、所定のパルス幅をもつ複数の信号を得るための
複数の単安定マルチバイブレータ。 上記複数の信号をアナログ加算するためのアナログ加算
回路および上記アナログ加算回路の出力信号を検波する
ためのローパスフィルタとを含み。 上記周波数変調波の周波数が無変調時の周波数(中間周
波数)とfi[等しいときに、上記アナログ加算回路の
出力信号レベルが、そのとりうる値の中心値となるよう
に上記所定のパルス幅を設定したことを特徴とするパル
スカラン)FM検波回路。 2、上記複数の信号は、周波数変調波(V、)の立ち上
りに応答した所定パルス幅のパルスからなる第1のパル
ス列(V、)と上記周波数変調波の立ち下りに応答した
所定パルス幅のパルスからなる第2のパルス列(Vs)
とであることを特徴とする特許請求の範囲第1項記載の
パルスカウントFM検波回路。 3、上記複数の信号は、周波数変調波(V、)の2周期
ごとの立ち上りに応答した所定パルス幅のパルスからな
る第1のパルス列(vl)と上記周波数変調波(V、)
の他の2周期ごとの立ち上りに応答した所定パルス幅の
パルスからなる第2のパルス列(V、)とであることを
特徴とする特許請求の範囲第1項記載のパルスカラン)
FM検波回路。 4、上記複数の信号は、周波数変調波(V、)の2周期
ごとの立ち上りに応答した所定パルス幅のパルスからな
る第1のパルス列(Vz*)、上記周波数変調波(■、
)の他の2周期ごとの立ち上りに応答した所定パルス幅
のパルスからなる第2のパルス列(vl4)−上記周波
数変調波(V、)の2周期ごとの立ち下りKE答した所
定パルス幅のパルスからなる第3のパルス列(V□)お
よび上記周波数変調波(V、)の他の2周期ごとの立ち
下りに応答した所定パルス幅のパルスからなる第4のパ
ルス列(V□)であることを特徴とする特許請求の範囲
第1項記載のパルスカラン)FM検波回路。
Priority Applications (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57018744A JPS58137307A (ja) | 1982-02-10 | 1982-02-10 | パルスカウントfm検波回路 |
DE19823244333 DE3244333A1 (de) | 1982-02-10 | 1982-11-30 | Fm-zaehldiskriminator |
GB08235289A GB2114832B (en) | 1982-02-10 | 1982-12-10 | A pulse count fm detector |
US06/462,961 US4504792A (en) | 1982-02-10 | 1983-02-01 | FM Detector using monostable multivibrators |
IT19501/83A IT1161606B (it) | 1982-02-10 | 1983-02-09 | Rivelatore fm a conteggio degli impulsi |
SG888/87A SG88887G (en) | 1982-02-10 | 1987-10-12 | A pulse count fm detector |
HK8/88A HK888A (en) | 1982-02-10 | 1988-01-07 | A pulse count fm detector |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57018744A JPS58137307A (ja) | 1982-02-10 | 1982-02-10 | パルスカウントfm検波回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS58137307A true JPS58137307A (ja) | 1983-08-15 |
Family
ID=11980160
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP57018744A Pending JPS58137307A (ja) | 1982-02-10 | 1982-02-10 | パルスカウントfm検波回路 |
Country Status (7)
Country | Link |
---|---|
US (1) | US4504792A (ja) |
JP (1) | JPS58137307A (ja) |
DE (1) | DE3244333A1 (ja) |
GB (1) | GB2114832B (ja) |
HK (1) | HK888A (ja) |
IT (1) | IT1161606B (ja) |
SG (1) | SG88887G (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60121317U (ja) * | 1984-01-26 | 1985-08-16 | 日本コロムビア株式会社 | Fm復調器 |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2556525B1 (fr) * | 1983-12-09 | 1991-06-14 | Plessey Overseas | Appareil de detection de signaux radioelectriques modules en frequence |
US4578653A (en) * | 1984-06-25 | 1986-03-25 | General Electric Company | Frequency selective filter circuit |
DK8504987A (ja) * | 1984-10-31 | 1986-05-01 | ||
US4614912A (en) * | 1985-06-05 | 1986-09-30 | Eastman Kodak Company | FM demodulator with temperature compensation |
KR970055245A (ko) * | 1995-12-30 | 1997-07-31 | 김광호 | 에프.엠 복조 회로 |
FI105610B (fi) * | 1998-09-22 | 2000-09-15 | Micro Analog Syst Oy | FM-demodulaattori |
FI20001000A (fi) * | 2000-04-27 | 2001-10-28 | Nokia Mobile Phones Ltd | Menetelmä ja järjestely taajuusmoduloidun signaalin vastaanottamiseksi |
US6437620B1 (en) * | 2000-08-03 | 2002-08-20 | Broadcom Corporation | Circuit and method for multi-phase alignment |
DE602006002112D1 (de) * | 2006-04-21 | 2008-09-18 | Alcatel Lucent | Daten-Slicer Schaltung, Demodulationsstufe, Empfangssystem und Methode zur Demodulation von sprungkodierten Signalen |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3244991A (en) * | 1962-12-07 | 1966-04-05 | Cons Electrodynamics Corp | Demodulator for fm signals utilizing pulse forming circuitry |
US3233181A (en) * | 1963-01-28 | 1966-02-01 | Ibm | Frequency shift signal demodulator |
GB1063641A (en) * | 1964-06-01 | 1967-03-30 | Thorn Electronics Ltd | Improvements in frequency discriminators |
GB1097845A (en) * | 1966-09-17 | 1968-01-03 | Thorn Electronics Ltd | Improvements in frequency discriminators |
US3571736A (en) * | 1969-01-14 | 1971-03-23 | Ibm | Demodulator for pulse width modulated signals |
US3763435A (en) * | 1971-04-17 | 1973-10-02 | B Holman | Circuit for deciding about the position of the repetition frequency of signal transitions in an input signal |
JPS5625811B2 (ja) * | 1971-09-18 | 1981-06-15 | ||
US3843928A (en) | 1972-07-28 | 1974-10-22 | Matsushita Electric Ind Co Ltd | Fm demodulation system providing noise reduction property |
GB1437325A (en) * | 1972-08-18 | 1976-05-26 | Rca Corp | Fm demodulator |
JPS4943619A (ja) * | 1972-08-29 | 1974-04-24 | ||
US3778638A (en) * | 1972-11-09 | 1973-12-11 | Gen Electric | Frequency-to-voltage converter having high noise immunity |
DE2610841A1 (de) * | 1976-03-15 | 1977-09-29 | Bosch Gmbh Robert | Schaltanordnung zur ableitung von impulsen definierter dauer aus einem triggersignal |
DE3024621C2 (de) * | 1980-06-30 | 1982-01-28 | Rohde & Schwarz GmbH & Co KG, 8000 München | Frequenzdemmodulator |
-
1982
- 1982-02-10 JP JP57018744A patent/JPS58137307A/ja active Pending
- 1982-11-30 DE DE19823244333 patent/DE3244333A1/de not_active Withdrawn
- 1982-12-10 GB GB08235289A patent/GB2114832B/en not_active Expired
-
1983
- 1983-02-01 US US06/462,961 patent/US4504792A/en not_active Expired - Fee Related
- 1983-02-09 IT IT19501/83A patent/IT1161606B/it active
-
1987
- 1987-10-12 SG SG888/87A patent/SG88887G/en unknown
-
1988
- 1988-01-07 HK HK8/88A patent/HK888A/xx unknown
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60121317U (ja) * | 1984-01-26 | 1985-08-16 | 日本コロムビア株式会社 | Fm復調器 |
JPH0210659Y2 (ja) * | 1984-01-26 | 1990-03-16 |
Also Published As
Publication number | Publication date |
---|---|
US4504792A (en) | 1985-03-12 |
GB2114832B (en) | 1986-10-01 |
GB2114832A (en) | 1983-08-24 |
IT8319501A0 (it) | 1983-02-09 |
IT1161606B (it) | 1987-03-18 |
SG88887G (en) | 1988-06-03 |
IT8319501A1 (it) | 1984-08-09 |
HK888A (en) | 1988-01-15 |
DE3244333A1 (de) | 1983-09-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS58137307A (ja) | パルスカウントfm検波回路 | |
JPS5831152B2 (ja) | カラ−映像信号の処理回路 | |
JPH02252306A (ja) | Fm復調装置 | |
JPH0821859B2 (ja) | D/a変換方式 | |
US3922593A (en) | Circuit for producing odd frequency multiple of an input signal | |
US3614641A (en) | Frequency demodulator | |
JPS639211A (ja) | Fm復調回路 | |
JPH04249913A (ja) | デジタルノッチフィルタ | |
JPH05191237A (ja) | 位相差検出回路 | |
JPS62299135A (ja) | 回線切替方式 | |
SU1571787A1 (ru) | Регенератор бипол рных сигналов | |
SU736164A1 (ru) | Устройство дл воспроизведени сигналов с магнитного носител | |
JPS5887916A (ja) | デジタル・アナログ変換器 | |
JPS59225604A (ja) | パルスカウント検波器 | |
SU482908A1 (ru) | Дельта-демодул тор синхронных сигналов | |
US3534275A (en) | System for eliminating periodic noise in an infinitesimal signal | |
SU1311009A1 (ru) | Способ формировани р да широтно-модулированных импульсных сигналов,равномерно сдвинутых по фазе,и устройство дл его осуществлени | |
SU960667A1 (ru) | Преобразователь значени коэффициента модул ции амплитудно-модулированного сигнала | |
JPS59230305A (ja) | パルスカウント検波器 | |
US3835405A (en) | Fm demodulation system | |
JPH01243608A (ja) | 検波装置 | |
JPS60121808A (ja) | Agc回路 | |
JPS61203942A (ja) | 心電図の入力装置 | |
JPS62274996A (ja) | 周波数変換回路 | |
JPH03276931A (ja) | アナログ信号伝送回路 |