CN106817082A - 一种数字频率合成电路 - Google Patents

Abstract

一种数字频率合成电路，包括DDS电路、调制器、时钟信号产生电路以及脉冲信号产生电路。其中，直接数字频率合成DDS电路，用于接收频率控制字，并根据所述频率控制字输出模拟电压信号；调制器，用于对所述DDS电路输出的模拟电压信号进行调制，将调制后的信号作为所述数字频率合成电路的输出；时钟信号产生电路，用于生成参考时钟信号，将所述参考时钟信号输出至所述DDS电路，作为所述DDS电路中部件同步工作的时钟信号；脉冲信号产生电路，用于生成第一脉冲信号，并将所述第一脉冲信号输出至所述调制器和所述DDS，所述第一脉冲信号与所述参考时钟信号相参，所述第一脉冲信号被用于对所述DDS电路输出的模拟电压信号进行调制。

Description

一种数字频率合成电路

技术领域

本发明涉及电子技术领域，特别涉及一种数字频率合成电路。

背景技术

在频率合成电路中，通常采用直接数字频率合成技术(Direct DigitalSynthesizer，DDS)实现所需波形的频率合成。在现有技术中，为实现对不同的输出波形进行不同的调制方式和输出，通常需要采用非常复杂的调制电路，比如在一个数字频率合成电路中设计多个不同功能的调制电路以实现对不同的输出波形进行不同方式的调制和输出导致电路结构复杂，成本高。

发明内容

本发明提供一种数字频率合成电路，用于解决数字频率合成电路结构复杂、成本高的问题。

本发明提供一种数字频率合成电路，该数字频率合成电路包括：

直接数字频率合成DDS电路，用于接收频率控制字，并根据所述频率控制字输出模拟电压信号；

调制器，用于对所述DDS电路输出的模拟电压信号进行调制，将调制后的信号作为所述数字频率合成电路的输出；

时钟信号产生电路，用于生成参考时钟信号，并将所述参考时钟信号输出至所述DDS电路，作为所述DDS电路中部件同步工作的时钟信号；

脉冲信号产生电路，用于生成第一脉冲信号，并将所述第一脉冲信号输出至所述调制器和所述DDS，所述第一脉冲信号与所述参考时钟信号相参，所述第一脉冲信号被用于对所述DDS电路输出的模拟电压信号进行调制：当述DDS输出的模拟电压信号为连续波信号时，所述第一脉冲信号用于控制所述调制器在输出调制后的射频信号的第一工作状态与不输出调制后的射频信号的第二工作状态之间进行切换；当所述DDS输出的模拟电压信号为线性调频信号时，所述第一脉冲信号用于控制所述调制器在输出调制后的射频信号的第一工作状态与不输出调制后的射频信号的第二工作状态之间进行切换；在所述DDS输出的模拟电压信号为线性调频信号时，所述第一脉冲信号还用于控制所述DDS在输出所述线性调频信号的第三工作状态与输出连续波信号的第四工作状态之间进行切换。

上述方案中，只采用了一个所述脉冲信号产生电路与一个所述调制器就达到了对不同的输出波形进行不同方式的调制和输出的技术效果，电路结构简单，不同与现有技术中需要额外设置多个不同功能的调制电路以实现调制器的不同调制方式的切换。通过本发明，可以简化数字频率合成电路的电路结构，降低成本。

可选的，本发明可以根据具体情况需要配置所述DDS电路参数，使得所述DDS电路输出任意波形的模拟电压信号，例如正弦波、方波以及三角波，等等，本发明不做具体限制。

可选的，所述脉冲信号产生电路与所述时钟信号产生电路的晶振相同。

可选的，所述脉冲信号产生电路还用于生成第二脉冲信号，所述第二脉冲信号与所述第一脉冲信号波形相同且相位不同，所述第二脉冲信号作为所述DDS电路的输入信号，用于控制所述DDS电路输出信号的相位清零。通过本方式，可以实现DDS输出、DDS的工作时钟以及参考时钟信号三者的相参。

可选的，在所述第二脉冲信号的上升沿和下降沿的物理延时不同时，所述第二脉冲信号用于控制所述DDS电路在所述第二脉冲信号的上升沿以及下降沿对所述DDS的输出信号进行相位清零。通过本方式，可以实现所述DDS电路输出的模拟电压信号、DDS的工作时钟以及参考时钟三者的相参，保持相位同步。

可选的，所述脉冲信号产生电路，还用于生成第三脉冲信号，所述第三脉冲信号被所述调制器用于对输出信号进行相位调制。

可选的，所述脉冲信号产生电路为现场可编程门阵列(Field－ProgrammableGate Array，FPGA)电路。通过本方式，用户可以根据不同应用场景，对FPGA编辑不同功能的程序，并进行灵活地调用，产生不同的电路功能。可以进一步简化数字频率合成电路的结构，降低成本。

可选的，所述DDS电路包括相位累加器、正余弦转换器、数模转换器以及低通滤波电路。其中，相位累加器，用于接收频率控制字(frequency control word，FTW)，实现相位累加，并输出相位码；正余弦转换器，用于将所述相位累加器输出的相位码转换为幅度码；数模转换器，用于根据所述正余弦转换器输出的所述幅度码生成阶梯电压信号；低通滤波电路，用于对所述数模转换器生成的所述阶梯电压信号进行过滤，输出所述模拟信号。通过本方式，使得频率合成电路频率分辨率高，稳定度高，频率变换速度快，并且频率变化时相位连续；同时由于频率的合成全部在数字域完成，使得相位、幅度和频率的调制更加方便。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简要介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域的普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1为本发明实施例中数字频率合成电路的结构示意图；

图2为本发明实施例中第一脉冲信号示意图；

图3为本发明实施例中线性调频信号波形示意图；

图4为本发明另一实施例中数字频率合成电路进行信号处理的示意图；

图5为本发明实施例中DDS电路输出线性调频信号时的信号频率时序图；

图6为本发明实施例中第二脉冲信号与第一脉冲信号的波形示意图；

图7为本发明实施例中DDS电路的结构示意图。

具体实施方式

下面通过附图以及具体实施例对本发明技术方案做详细的说明，应当理解本发明实施例以及实施例中的具体特征是对本发明技术方案的详细的说明，而不是对本发明技术方案的限定，在不冲突的情况下，本发明实施例以及实施例中的技术特征可以相互组合。

本发明提供一种数字频率合成电路，该数字频率合成电路包括：直接数字频率合成DDS电路100、调制器200、时钟信号产生电路300、脉冲信号产生电路400。

参照图1，时钟信号产生电路300生成参考时钟信号，并将参考时钟信号输出至DDS电路100；脉冲信号产生电路400生成第一脉冲信号，并将第一脉冲信号输出至调制器200和DDS电路100；DDS电路100将接收的参考时钟信号作为工作时钟信号，并根据接收的频率控制字进行工作产生模拟电压信号并将其输出至调制器200；调制器200基于接收的第一脉冲信号对DDS电路100输出的模拟电压信号的幅度和相位进行调制，并将调制后的信号作为数字频率合成电路的输出信号输出。

其中，调制器200对模拟电压信号的幅度和相位进行调制的具体过程为：

当DDS电路100输出的模拟电压信号为连续波信号时，第一脉冲信号用于控制所述调制器在输出调制后的射频信号的第一工作状态与不输出调制后的射频信号的第二工作状态之间进行切换。参照图2，第一脉冲信号为连续输出的频率稳定的高低电平信号。第一脉冲信号从脉冲信号产生电路400输出到调制器中作为连续波信号输出的触发信号，以控制调制器200对调制后的射频信号的输出：当第一脉冲信号为高电平时，启动调制器200连续波信号的输出模式，调制器200输出调制后的连续波信号；当第一脉冲信号为低电平时，关闭调制器200连续波信号的输出，停止调制器200输出调制后的连续波信号。通过本方式，可以实现调制器200在输出的连续波信号和不输出连续波信号两种模式之间自动切换。

当DDS电路100输出的模拟电压信号为线性调频信号时，第一脉冲信号用于控制DDS电路100在输出对线性调频信号进行调制后的信号的第三工作状态与基于所述线性调频信号输出连续波信号的第四工作状态之间进行切换。参照图3、图5，T1时刻至T2时刻，第一脉冲信号为高电平，此时DDS电路100为线性调频输出模式，DDS电路100输出信号为线性调频信号波形，线性调频信号的频率f随时间T线性增加，T1时刻线性调频信号的频率为f1，T2时刻线性调频信号的频率为f2，f1<f2；T2时刻至T3时刻，第一脉冲信号跳转为低电平，DDS电路100切换到连续波输出模式，DDS电路100输出信号为连续波信号，连续波信号的频率保持为f1不变；T3时刻至T4时刻，第一脉冲信号为高电平，此时DDS电路100为线性调频输出模式，DDS电路100输出信号为线性调频信号波形，线性调频信号的频率随时间线性增加，T3时刻线性调频信号的频率为f1，T4时刻线性调频信号的频率为f2，f1<f2；T4时刻至T5时刻，第一脉冲信号跳转为低电平，DDS电路100切换到连续波输出模式，DDS电路100输出信号为连续波信号，连续波信号的频率保持为f1不变。通过本方式，可以实现DDS电路100输出信号在频率稳定的连续波信号和频率线性增加的线性调频信号之间自动切换。

参照图5，第一脉冲信号还用于控制所述调制器200在输出调制后的线性调频信号的第一工作状态与不输出调制后的线性调频信号的第二工作状态之间进行切换。在T1至T2时刻、T3至T4时刻，即第一脉冲为高电平时，此时调制器200输出信号为频率线性增加的线性调频信号；在0至T1时刻、T2至T3时刻以及T4至T5时刻，即第一脉冲为低电平时，此时调制器200无信号输出。

上述方案中，当DDS电路100输出的模拟电压信号为连续波信号和线性调频信号时，第一脉冲信号用于控制所述调制器200在输出调制后的射频信号的第一工作状态与不输出调制后的射频信号的第二工作状态之间进行切换，使得数字频率合成电路的输出信号的幅度不连续；当DDS电路100输出的模拟电压信号为线性调频信号时，所述第一脉冲信号还用于控制所述DDS电路100在输出所述线性调频信号的第三工作状态与输出连续波信号的第四工作状态之间进行切换。上述方案只采用了一个所述脉冲信号产生电路400与一个所述调制器200就达到了对不同的输出波形进行不同方式的调制和输出的技术效果，电路结构简单，不同与现有技术中需要额外设置多个不同功能的调制电路以实现调制器的不同调制方式的切换。通过本发明，可以简化数字频率合成电路的电路结构，降低成本。

可选的，本发明可以根据具体情况需要配置DDS电路100工作参数，使得DDS电路100输出任意波形的模拟电压信号，例如正弦波、方波以及三角波，等等，本发明不做具体限制。如图2所示，模拟电压信号为连续输出的正弦波信号，仅在于举例，不能以此限定本发明实施例的范围。

可选的，DDS电路100输出信号为连续波信号时，DDS电路100使用小数模式输出连续波。使用小数模式可以有效消除量化误差，使DDS电路100输出的模拟电压信号的频率与理论值没有偏差，从而使使得输出的模拟电压信号与参考时钟信号相参。

可选的，时钟信号产生电路300为锁相环电路结构，使得输出的参考时钟信号与晶振500相参，同时提高参考时钟信号的分辨率、降低参考时钟信号的杂散。

可选的，脉冲信号产生电路400与时钟信号产生电路300的晶振500相同，使得脉冲信号产生电路400输出的第二脉冲信号和时钟信号产生电路300输出的参考时钟信号相参。

在现有技术中，DDS电路100输出信号为线性调频信号时，DDS电路100不支持小数模式，而非小数模式下的DDS电路100存在量化误差，导致DDS电路100输出的模拟电压信号、DDS的工作时钟信号以及参考时钟信号三者相位不相参。

为了解决该问题，参照图4，本发明的一个实施例中，脉冲信号产生电路400生成第一脉冲信号以及第二脉冲信号，并将第一脉冲信号以及第二脉冲信号发送至DDS电路100。参照图6，第二脉冲信号与第一脉冲信号波形相同且相位不同。脉冲信号产生电路400将生成的第二脉冲信号发送至DDS电路100，控制DDS电路100输出的模拟电压信号在第二脉冲信号的上升沿或下降沿时刻对相位自动清零，使得DDS电路100输出的模拟电压信号的相位和第二脉冲信号的相位相参；并且脉冲信号产生电路400和时钟信号产生电路300共用一个晶振500，所以第二脉冲信号和时钟信号产生电路300输出的参考时钟信号相参，使得每个第一脉冲信号宽度内射频信号输出期间，DDS电路100输出的模拟电压信号能够保持相位同步，从而实现DDS输出、DDS的工作时钟以及参考时钟信号三者的相参，解决了现有技术中三者难以同步的问题。

可选的，第二脉冲信号的上升沿和下降沿的物理延时不同，第二脉冲信号控制DDS电路100在第二脉冲信号的上升沿时刻以及下降沿时刻对DDS电路100的输出模拟电压信号均进行相位清零。如图6所示，第一脉冲信号的上升沿和第二脉冲信号的上升沿保持时间间隔t1，第一脉冲信号的下降沿和第二脉冲信号的下降沿保持时间间隔t1，并且第二脉冲信号的每个脉冲的时间宽度和周期均保持一致、每个第一脉冲信号的脉冲的时间宽度和周期保持一致。DDS电路100在每个第二脉冲信号的上升沿时刻和下降沿时刻启动DDS电路100自动对模拟电压信号的相位清零，使得DDS电路100输出的模拟电压信号在第二脉冲信号的下降沿开始保持相位同步，最终使得在每个第一脉冲信号的观察窗口内DDS电路100输出的模拟电压信号均能保持相位同步，从而实现DDS电路100输出的模拟电压信号、DDS的工作时钟以及参考时钟三者的相参，保持相位同步。

可选的，所述脉冲信号产生电路400，还用于生成第三脉冲信号，所述第三脉冲信号被所述调制器200用于对输出信号进行相位调制。

可选的，所述第三脉冲信号控制调制器200输出信号的相位是否翻转180度。

可选的，脉冲信号产生电路400为现场可编程门阵列(Field－Programmable GateArray，FPGA)电路，现场可编程门阵列FPGA电路包括FPGA芯片。FPGA具有大规模、高集成度以及可多次重复编程的优点，用户可以根据不同应用场景，对FPGA编辑不同功能的程序，并进行灵活地调用，产生不同的电路功能。因此，使用FPGA21对频率合成电路进行设计可以进一步简化数字频率合成电路的结构，降低成本；同时由于其可多次重复编辑的特性，极大地提高了电路设计的灵活性和通用性。

可选的，参考图7，DDS电路100包括：相位累加器101、正余弦转换器102、数模转换器103、低通滤波电路104。DDS电路100利用采样定理，通过查表法产生波形，具体工作过程为：

相位累加器101接收频率控字(frequency control word，FTW)，并在参考时钟信号的作用下，实现相位累加，并输出相位码；正余弦转换器102，接收相位累加器输出的相位码并通过查表将其转换为幅度码输出；数模转换器103根据正余弦转换器输出的幅度码生成阶梯电压信号；低通滤波电路104接收数模转换器生成的阶梯电压信号并对其进行过滤处理，最终输出模拟信号。

上述方案中，从相位概念出发直接合成所需波形，与传统的频率合成技术相比，DDS技术的频率分辨率高，稳定度高，频率变换速度快，并且频率变化时相位连续。由于频率的合成全部在数字域完成，使得相位、幅度和频率的调制更加方便。

本发明实施例中提供的一个或多个技术方案，至少具有如下技术效果或优点：

1、上述电路基于第一脉冲信号对DDS电路输出的不同的模拟电压信号采用不同的调制方式，并且只采用了一个脉冲信号产生电路与一个调制器就达到了对不同的输出波形进行不同方式的调制和输出的技术效果，电路结构简单，不同与现有技术中需要额外设置多个不同功能的调制电路以实现调制器的不同调制方式的切换。通过本发明，可以简化数字频率合成电路的电路结构，降低成本。

2、脉冲信号产生电路生成的第二脉冲信号与第一脉冲信号波形相同且相位不同，第二脉冲信号作为DDS电路的输入信号，用于控制所述DDS电路输出信号的相位清零，实现了DDS输出、DDS的工作时钟以及参考时钟信号三者的相参。

本领域内的技术人员应明白，本申请的实施例可提供为方法、系统、或计算机程序产品。因此，本申请可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本申请可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。

本申请是参照根据本申请实施例的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。

显然，本领域的技术人员可以对本申请进行各种改动和变型而不脱离本申请的精神和范围。这样，倘若本申请的这些修改和变型属于本申请权利要求及其等同技术的范围之内，则本申请也意图包含这些改动和变型在内。

Claims (10)

1.一种数字频率合成电路，其特征在于，包括：

直接数字频率合成DDS电路，用于接收频率控制字，并根据所述频率控制字输出模拟电压信号；

调制器，用于对所述DDS电路输出的模拟电压信号进行调制，将调制后的信号作为所述数字频率合成电路的输出；

时钟信号产生电路，用于生成参考时钟信号，并将所述参考时钟信号输出至所述DDS电路，作为所述DDS电路中部件同步工作的时钟信号；

脉冲信号产生电路，用于生成第一脉冲信号，并将所述第一脉冲信号输出至所述调制器和所述DDS，所述第一脉冲信号与所述参考时钟信号相参，所述第一脉冲信号被用于对所述DDS电路输出的模拟电压信号进行调制。

2.如权利要求1所述的电路，其特征在于，所述脉冲信号产生电路还用于生成第二脉冲信号，所述第二脉冲信号与所述第一脉冲信号波形相同且相位不同，所述第二脉冲信号作为所述DDS电路的输入信号，用于控制所述DDS电路输出信号的相位清零。

3.如权利要求2所述的电路，其特征在于，在所述第二脉冲信号的上升沿和下降沿的物理延时不同时，所述第二脉冲信号用于控制所述DDS电路在所述第二脉冲信号的上升沿以及下降沿对所述DDS的输出信号进行相位清零。

4.如权利要求1至3任一项所述的电路，其特征在于，在所述DDS输出的模拟电压信号为连续波信号时，所述第一脉冲信号用于控制所述调制器在输出调制后的射频信号的第一工作状态与不输出调制后的射频信号的第二工作状态之间进行切换。

5.如权利要求1至3任一项所述的电路，其特征在于，在所述DDS输出的模拟电压信号为线性调频信号时，所述第一脉冲信号用于控制所述调制器在输出调制后的射频信号的第一工作状态与不输出调制后的射频信号的第二工作状态之间进行切换。

6.如权利要求5所述的电路，其特征在于，在所述DDS输出的模拟电压信号为线性调频信号时，所述第一脉冲信号还用于控制所述DDS在输出所述线性调频信号的第三工作状态与输出所述连续波信号的第四工作状态之间进行切换。

7.如权利要求1至3任一项所述的电路，其特征在于，所述脉冲信号产生电路与所述时钟信号产生电路的晶振相同。

8.如权利要求7所述的电路，其特征在于，所述脉冲信号产生电路为现场可编程门阵列FPGA电路。

9.如权利要求1至3任一项所述的电路，其特征在于，所述DDS电路包括：

相位累加器，用于接收频率控制字，实现相位累加，并输出相位码；

正余弦转换器，用于将所述相位累加器输出的相位码转换为幅度码；

数模转换器，用于根据所述正余弦转换器输出的所述幅度码生成阶梯电压信号；

低通滤波电路，用于对所述数模转换器生成的所述阶梯电压信号进行过滤，输出所述模拟信号。

10.如权利要求1至3任一项所述的电路，其特征在于，所述脉冲信号产生电路还用于生成第三脉冲信号，所述第三脉冲信号被所述调制器用于对输出信号进行相位调制。