CN101163125A - 一种cpfsk信号调制装置 - Google Patents
一种cpfsk信号调制装置 Download PDFInfo
- Publication number
- CN101163125A CN101163125A CNA2006100631220A CN200610063122A CN101163125A CN 101163125 A CN101163125 A CN 101163125A CN A2006100631220 A CNA2006100631220 A CN A2006100631220A CN 200610063122 A CN200610063122 A CN 200610063122A CN 101163125 A CN101163125 A CN 101163125A
- Authority
- CN
- China
- Prior art keywords
- digital signal
- phase
- value
- digital
- sine wave
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 15
- 238000003786 synthesis reaction Methods 0.000 claims abstract description 15
- 238000001914 filtration Methods 0.000 claims abstract description 11
- 239000013078 crystal Substances 0.000 claims abstract description 10
- 238000000034 method Methods 0.000 claims abstract description 9
- 230000008569 process Effects 0.000 claims abstract description 9
- 238000006243 chemical reaction Methods 0.000 claims abstract description 7
- 230000001360 synchronised effect Effects 0.000 claims abstract description 4
- 238000005070 sampling Methods 0.000 claims description 6
- 230000009466 transformation Effects 0.000 claims description 3
- 238000009825 accumulation Methods 0.000 claims description 2
- 230000008676 import Effects 0.000 claims description 2
- 238000012545 processing Methods 0.000 abstract description 4
- 230000003139 buffering effect Effects 0.000 abstract 1
- 230000000694 effects Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 230000008901 benefit Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012797 qualification Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
本发明适用于信号处理领域，提供了一种CPFSK信号调制装置，所述装置包括：数据缓冲器，用于输入的数字信号流进行缓冲，输出匀速数字信号流；直接数字频率合成器，用于对所述匀速数字信号流进行直接数字频率合成，输出正弦波数字信号；数/模转换器，用于将正弦波数字信号转换为正弦波模拟信号；晶体振荡器，用于提供参考时钟同步所述直接数字频率合成器的直接数字频率合成过程；以及低通滤波器，用于对所述正弦波模拟信号进行滤波，输出滤波后更为纯净的正弦波模拟信号。本发明在对数字信号流进行直接数字频率合成时先把数字信号流转换成三角波数字信号，再把三角波数字信号转换成正弦波数字信号，省去了直接转换成正弦波数字信号时所需的幅度表格，在一般的单片机中都可实现，不需要专用的MODEM IC，降低了实现成本，节省了PCB电路板的占用面积，可适应多种调制解调标准。
Description
技术领域
本发明属于信号处理领域，尤其涉及一种CPFSK信号调制装置。
背景技术
在数据通信的过程中，信号之间经常需要进行转换，如模拟信号转换成数字信号，或者数字信号转换成模拟信号。目前，数字信号转换成模拟信号一般通过连续相位频移键控(Continuous-Phase Frequency Shift Keying，CPFSK)调制解调器完成，转换过程需要用调制解调器芯片(MODEM IC)完成。虽然这种方式简单，方便，但实现成本过高。同时，由于调制解调标准有多种，而每种MODEM IC芯片只针对一种标准，一旦选定MODEM IC芯片，完成印刷电路板(Printed Circuit Board，PCB)制作后则不易改动，并且由于需要安装MODEM IC芯片，占用了不少宝贵的PCB板的面积。
发明内容
本发明的目的在于提供一种CPFSK信号调制的装置，旨在解决现有技术中数字信号转换成模拟信号通过MODEM IC芯片实现，导致实现成本高，PCB板的占用面积大，实现不灵活的问题。
为解决上述技术问题，本发明提供一种CPFSK信号调制装置，所述装置包括：
数据缓冲器，用于输入的数字信号流进行缓冲，输出匀速数字信号流；
直接数字频率合成器，用于对所述匀速数字信号流进行直接数字频率合成，输出正弦波数字信号；
数/模转换器，用于将正弦波数字信号转换为正弦波模拟信号；
晶体振荡器，用于提供参考时钟同步所述直接数字频率合成器的直接数字频率合成过程；以及
低通滤波器，用于对所述正弦波模拟信号进行滤波，输出滤波后更为纯净的正弦波模拟信号。
所述直接数字频率合成器包括：
相位增量选择器，用于每隔ΔT对输入的数字信号流进行一次相位增量选择，输出相位增量；
累加器，用于每隔ΔT将相位增量选择器输出的相位增量与上一ΔT的相位值，以及所述定时器的定时值分别进行累加；当相位累加值达到或超过N时，将相位累加值减去N，保留余数继续与下一个ΔT时相位增量选择器输出的相位增量进行累加；当所述定时器的定时值累加值达到L值时，将定时值累加值减去L，保留余数继续与下一个ΔT时所述定时器的定时值进行累加；
累加寄存器，用于保存所述累加器的相位值以及定时值的累加结果；
相位/幅度转换器，用于每隔ΔT对所述累加器输出的相位值进行相位/幅度线性转换，输出三角波数字信号；以及
数字低通滤波器，用于对所述三角波数字信号进行滤波，输出正弦波数字信号；
其中，ΔT是抽样间隔。f0是本装置所能输出的最小频率，即分辨率。f0的周期是T0＝1/f0，是最大周期。N＝T0/ΔT，N为在一个最大周期内抽样的幅度值数量。L为输入1比特数据所包含的抽样次数，相当于1比特数据占用的时间。
本发明在对数字信号流进行直接数字频率合成时先把数字信号流转换成三角波数字信号，再把三角波数字信号转换成正弦波数字信号，省去了直接转换成正弦波数字信号时所需的幅度表格，在一般的单片机中都可实现，不需要专用的MODEM IC，降低了实现成本，节省了PCB电路板的占用面积，可适应多种调制解调标准。同时，三角波数字信号在输出前经过数字低通滤波消除三角波数字信号的尖顶，形成正弦波数字信号。
附图说明
图1是本发明提供的CPFSK信号调制装置的结构图；
图2是本发明提供的直接频率合成器的控制图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
本发明直接在单片机微处理机控制单元(Microprocessor Control Unit，MCU)中完成数字信号到模拟信号的转换，实现数据的CPFSK调制，可以省去MCU外部的MODEM IC芯片，既降低了成本，又节省了PCB面积，同时提高了信号转换的灵活性，能够适应多种调制解调标准。
图1示出了本发明提供的CPFSK信号调制装置的结构，MCU11在晶体振荡器12的控制下对输入的数字信号流进行转换处理，输出正弦波模拟信号，经低通滤波器(Low Pass Filter，LPF)13平滑滤波，输出滤波后的更为纯净的正弦波模拟信号。
由于数字信号流进入MCU11时的瞬时速率并不是相同的，可能在一段时间内有很多数字信号流进入MCU11，同样也可能在另一段时间内没有数字信号流进入MCU 11，而直接频率合成器(Direct Digital Frequency Synthesis，DDFS)112要求进入其中的数字信号流的速度必须匀速。因此，数字信号流输入直接频率合成器112前先经数据缓冲器111进行缓冲，输出匀速的数字信号流。直接频率合成器112将数据缓冲器111输出的匀速数字信号流进行直接数字频率合成得到正弦波数字信号。在直接频率合成器112将输入的数字信号流进行直接数字频率合成的过程中，晶体振荡器12提供参考时钟来同步整个直接数字频率合成器112各个组成部分的直接数字频率合成过程。
数/模转换器113对直接频率合成器112输出的正弦波数字信号进行数/模转换，输出正弦波模拟信号，由低通滤波器13对此正弦波模拟信号进行滤波，输出滤波后的更为纯净的正弦波模拟信号。
由于三角波的相位与幅度呈线性关系，只要知道相位，就可计算出幅度，无需保存任何幅度表格，本发明在对直接数字频率合成过程中先把数字信号流调制成三角波数字信号，再把三角波信号转换成正弦波数字信号。
如图2所示，定时器26根据晶体振荡器12提供的脉冲信号来确定ΔT，ΔT＝T*K，T为MCU晶体振荡器的一个时钟周期，K为MCU内部定时器值。相位增量选择器21每隔ΔT对输入的数字信号流进行一次相位增量选择，输出相位增量。如果输入数据是1，则相位增量为m，如果输入数据是0，则相位增量为s。以V.23标准为例，fm表示CPFSK信号中代表1的频率，fm＝mf0；fs表示CPFSK信号中代表0的频率，fs＝sf0；f0是频率分辨率，一般f0＝1Hz，fs频率的相位增量为s＝fs/f0＝2100，fm频率的相位增量为m＝fm/f0＝1300。
累加器22每隔ΔT将相位增量选择器21输出的相位增量与累加寄存器23寄存的相位值进行累加，累加后的结果送至累加寄存器23保存，同时输出至相位/幅度转换器24。到下一个ΔT时，累加寄存器23将保存的累加器22在上一个ΔT作用后所产生的相位值反馈到累加器22的输入端，以使累加器22在下一个ΔT作用下继续累加。这样，累加器22在ΔT的作用下将相位值进行线性累加，每当相位累加值达到或超过N时，说明相位值超过2π，则累加器22把相位累加值减去N，保留余数并把所得余数送至累加寄存器23进行保存，继续累加，以保证三角波数字信号的波形呈现周期性。
累加器22在累加相位的同时，也对时间进行累加。假设输入1bit数据所占用的时间为L，就是比特率B的倒数，即L＝1/B。折算成定时器值，则L＝[(1/B)/ΔT]*K＝K/(BΔT)，其中K为MCU内部定时器值。每隔一个ΔT，累加器22就累加一个ΔT时间值，并把累加后的时间值保存在累加寄存器23。在下一ΔT时间内，累加寄存器23把时间值返回给累加器22进行下一次累加。当时间累加值达到L值时，说明1bit数据发送完成。此时，累加器22把时间累加值减去L，保留余数，并把余数保存入累加寄存器23，进入下一个bit位的发送。因此，上个数据结束时的相位累加值代表的就是当前频率的相位值，下个数据在相位累加值的基础上继续累加，从而保证了相位的连续性。
由于ΔT和L完全由定时器26确定，则比特率的准确性也由定时器26确定。而定时器26的准确性由MCU的时钟晶振确定。因此，只要选择足够精确和稳定的时钟晶振，就可保证符合要求的比特率。V.23标准中规定比特率误差≤±30ppm，故选择的MCU晶体的频率稳定度和精确度也要小于该值。
由于三角波的相位与幅度呈线性关系，相位/幅度转换器24每隔ΔT对累加器22输出的相位值进行相位/幅度线性转换计算，输出三角波数字信号。数字低通滤波器25每隔ΔT对相位/幅度转换器24输出的三角波数字信号进行滤波，消除它的尖顶，输出正弦波数字信号。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。
Claims (2)
1.一种CPFSK信号调制装置，其特征在于，所述装置包括：
数据缓冲器，用于输入的数字信号流进行缓冲，输出匀速数字信号流；
直接数字频率合成器，用于对所述匀速数字信号流进行直接数字频率合成，输出正弦波数字信号；
数/模转换器，用于将正弦波数字信号转换为正弦波模拟信号；
晶体振荡器，用于提供参考时钟同步所述直接数字频率合成器的直接数字频率合成过程；以及
低通滤波器，用于对所述正弦波模拟信号进行滤波，输出滤波后更为纯净的正弦波模拟信号。
2.根据权利要求1所述的CPFSK信号调制装置，其特征在于：所述直接数字频率合成器包括：
相位增量选择器，用于每隔ΔT对输入的数字信号流进行一次相位增量选择，输出相位增量；
累加器，用于每隔ΔT将相位增量选择器输出的相位增量与上一ΔT的相位值，以及所述定时器的定时值分别进行累加；当相位累加值达到或超过N时，将相位累加值减去N，保留余数继续与下一个ΔT时相位增量选择器输出的相位增量进行累加；当所述定时器的定时值累加值达到L值时，将定时值累加值减去L，保留余数继续与下一个ΔT时所述定时器的定时值进行累加；
累加寄存器，用于保存所述累加器的相位值以及定时值的累加结果；
相位/幅度转换器，用于每隔ΔT对所述累加器输出的相位值进行相位/幅度线性转换，输出三角波数字信号；以及
数字低通滤波器，用于对所述三角波数字信号进行滤波，输出正弦波数字信号；
其中，ΔT是抽样间隔。f0是本装置所能输出的最小频率，即分辨率。f0的周期是T0＝1/f0，是最大周期。N＝T0/ΔT，N为在一个最大周期内抽样的幅度值数量。L为输入1比特数据所包含的抽样次数，相当于1比特数据占用的时间。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2006100631220A CN101163125B (zh) | 2006-10-13 | 2006-10-13 | 一种cpfsk信号调制装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2006100631220A CN101163125B (zh) | 2006-10-13 | 2006-10-13 | 一种cpfsk信号调制装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101163125A true CN101163125A (zh) | 2008-04-16 |
| CN101163125B CN101163125B (zh) | 2011-05-18 |
Family
ID=39297953
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2006100631220A Expired - Fee Related CN101163125B (zh) | 2006-10-13 | 2006-10-13 | 一种cpfsk信号调制装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101163125B (zh) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103516652A (zh) * | 2012-06-25 | 2014-01-15 | 电子科技大学 | 一种连续相位bpsk调制方法及其调制装置 |
| CN104113507A (zh) * | 2013-04-18 | 2014-10-22 | 电子科技大学 | 连续相位16qam调制方法 |
| CN105573407A (zh) * | 2015-12-18 | 2016-05-11 | 电子科技大学 | 一种基于余数系统的数字频率合成器及rom压缩方法 |
| CN103595676B (zh) * | 2012-08-16 | 2017-03-15 | 电子科技大学 | 一种连续相位8psk调制方法 |
| CN106817082A (zh) * | 2016-12-07 | 2017-06-09 | 四川九洲电器集团有限责任公司 | 一种数字频率合成电路 |
| CN107209481A (zh) * | 2015-02-03 | 2017-09-26 | 华为技术有限公司 | 时间寄存器 |
| CN108173796A (zh) * | 2017-12-14 | 2018-06-15 | 北京遥测技术研究所 | 一种机载测控终端的2cpfsk调制系统及方法 |
| CN111092622A (zh) * | 2019-12-30 | 2020-05-01 | 浙江三维通信科技有限公司 | 扫频干扰信号产生方法和装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10030390C2 (de) * | 2000-06-21 | 2003-08-07 | Infineon Technologies Ag | Demodulationsverfahren und Demodulator für CPFSK-modulierte Signale |
| JP3962298B2 (ja) * | 2002-08-08 | 2007-08-22 | 旭化成エレクトロニクス株式会社 | Ｃｐｆｓｋ信号発生回路およびｃｐｆｓｋ信号発生方法 |
-
2006
- 2006-10-13 CN CN2006100631220A patent/CN101163125B/zh not_active Expired - Fee Related
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103516652B (zh) * | 2012-06-25 | 2016-06-15 | 电子科技大学 | 一种连续相位bpsk调制方法及其调制装置 |
| CN103516652A (zh) * | 2012-06-25 | 2014-01-15 | 电子科技大学 | 一种连续相位bpsk调制方法及其调制装置 |
| CN103595676B (zh) * | 2012-08-16 | 2017-03-15 | 电子科技大学 | 一种连续相位8psk调制方法 |
| CN104113507A (zh) * | 2013-04-18 | 2014-10-22 | 电子科技大学 | 连续相位16qam调制方法 |
| CN104113507B (zh) * | 2013-04-18 | 2017-03-08 | 电子科技大学 | 连续相位16qam调制方法 |
| CN107209481A (zh) * | 2015-02-03 | 2017-09-26 | 华为技术有限公司 | 时间寄存器 |
| CN107209481B (zh) * | 2015-02-03 | 2019-12-06 | 华为技术有限公司 | 时间寄存器 |
| CN105573407B (zh) * | 2015-12-18 | 2018-08-28 | 电子科技大学 | 一种基于余数系统的数字频率合成器及rom压缩方法 |
| CN105573407A (zh) * | 2015-12-18 | 2016-05-11 | 电子科技大学 | 一种基于余数系统的数字频率合成器及rom压缩方法 |
| CN106817082A (zh) * | 2016-12-07 | 2017-06-09 | 四川九洲电器集团有限责任公司 | 一种数字频率合成电路 |
| CN108173796A (zh) * | 2017-12-14 | 2018-06-15 | 北京遥测技术研究所 | 一种机载测控终端的2cpfsk调制系统及方法 |
| CN108173796B (zh) * | 2017-12-14 | 2020-10-23 | 北京遥测技术研究所 | 一种机载测控终端的2cpfsk调制系统及方法 |
| CN111092622A (zh) * | 2019-12-30 | 2020-05-01 | 浙江三维通信科技有限公司 | 扫频干扰信号产生方法和装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101163125B (zh) | 2011-05-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101163125B (zh) | 一种cpfsk信号调制装置 | |
| CN100568153C (zh) | 一种双通道可调相调幅的同步dds装置 | |
| CN101776935A (zh) | 一种基于dds的数字调制信号发生器 | |
| CN113434006B (zh) | 一种基于dds的高分辨率脉冲波形产生装置 | |
| CN102324927B (zh) | 波特率发生器 | |
| CN109307806A (zh) | 一种高准确度的标准信号源 | |
| CN1852087B (zh) | 包交换网络中的时钟同步方法及实现装置 | |
| JP2000505965A (ja) | 連続波形合成方法 | |
| CN1697324B (zh) | 传输信号去抖动的实现方法及其装置 | |
| EP1125383A2 (en) | A variable clock rate correlation circuit and method of operation | |
| CN111314005A (zh) | 通信单元、控制设备、现场设备、通信系统和方法 | |
| JP4068415B2 (ja) | 位相偏移変調方式の変調器 | |
| JPS61234153A (ja) | デイジタル変調器 | |
| US6057715A (en) | Clock signal generating circuit for generating a clock signal having an arbitrary frequency | |
| CN109270341B (zh) | 用于电能计量表的数字信号处理装置及电能计量表 | |
| CN110768665B (zh) | 一种二倍时钟采样速率的dds信号扫频源系统 | |
| US5942955A (en) | Quasi-GMSK modulator | |
| CA2052589A1 (en) | Rate conversion apparatus | |
| US5726609A (en) | Pulse amplitude modulator using direct digital synthesizer | |
| US20020090036A1 (en) | Waveform generator | |
| CN102984106A (zh) | 二进制移频键控调制系统 | |
| CN1203620C (zh) | 不同移动电话标准的移动通信接收信号的系统独立数字评估方法 | |
| WO1981001934A1 (en) | Apparatus for synthesizing a modulated carrier | |
| WO2006124949A2 (en) | Unified dual-mode gsm/umts clock | |
| ATE352919T1 (de) | Anordnung zur erfassung von daten |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20110518 |