JP3240375B2 - 変調回路 - Google Patents
変調回路Info
- Publication number
- JP3240375B2 JP3240375B2 JP03126191A JP3126191A JP3240375B2 JP 3240375 B2 JP3240375 B2 JP 3240375B2 JP 03126191 A JP03126191 A JP 03126191A JP 3126191 A JP3126191 A JP 3126191A JP 3240375 B2 JP3240375 B2 JP 3240375B2
- Authority
- JP
- Japan
- Prior art keywords
- low
- data
- filters
- pass
- pass filters
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Description
【０００１】
【産業上の利用分野】本発明は変調回路に関し、特に伝
送速度を広い範囲で任意に指定した入力データをベース
バンド段で帯域制限し直交変調波に変換する変調回路に
関する。
送速度を広い範囲で任意に指定した入力データをベース
バンド段で帯域制限し直交変調波に変換する変調回路に
関する。
【０００２】
【従来の技術】かかる変調回路の一例について、図３を
参照して説明する。
参照して説明する。
【０００３】チャンネルＩの送信データＳ１とチャンネ
ルＱの送信データＳ２は、クロック同期回路１８により
送信クロックＳ２０に同期したクロックＳ２１を用いて
動作するシフトレジスタ１，２及び送信帯域制限を行な
う送信フィルタ特性を格納したＲＯＭ３，４で構成され
た２つのディジタルフィルタ回路により帯域制限され
る。各ディジタルフィルタ回路では、シフトレジスタの
出力Ｓ４，Ｓ５、つまり、送信データＳ１，Ｓ２の前後
ビットの極性関係からきまるアナログ振幅値をＲＯＭ
３，４からディジタル符号Ｓ６，Ｓ７として読み出し、
Ｄ／Ａ変換器５，６を介してアナログ値Ｓ８，９に変換
している。この時、送信データＳ１，Ｓ２の各前後ｎビ
ットの極性関係情報をＲＯＭ３，４の記憶データの読み
出しアドレスとして読み込むため、送信クロックＳ２０
の周波数（入力データ速度）ｆs に対して送信クロック
Ｓ２０に同期した周波数ｎｆs のクロックＳ２１を用い
る。
ルＱの送信データＳ２は、クロック同期回路１８により
送信クロックＳ２０に同期したクロックＳ２１を用いて
動作するシフトレジスタ１，２及び送信帯域制限を行な
う送信フィルタ特性を格納したＲＯＭ３，４で構成され
た２つのディジタルフィルタ回路により帯域制限され
る。各ディジタルフィルタ回路では、シフトレジスタの
出力Ｓ４，Ｓ５、つまり、送信データＳ１，Ｓ２の前後
ビットの極性関係からきまるアナログ振幅値をＲＯＭ
３，４からディジタル符号Ｓ６，Ｓ７として読み出し、
Ｄ／Ａ変換器５，６を介してアナログ値Ｓ８，９に変換
している。この時、送信データＳ１，Ｓ２の各前後ｎビ
ットの極性関係情報をＲＯＭ３，４の記憶データの読み
出しアドレスとして読み込むため、送信クロックＳ２０
の周波数（入力データ速度）ｆs に対して送信クロック
Ｓ２０に同期した周波数ｎｆs のクロックＳ２１を用い
る。
【０００４】今、送信データＳ１，Ｓ２のベースバンド
信号をｇ（ｔ）とし、ｇ（ｔ）をｆs ／２に帯域制限し
たディジタルフィルタ出力信号ｇs （ｔ）は
信号をｇ（ｔ）とし、ｇ（ｔ）をｆs ／２に帯域制限し
たディジタルフィルタ出力信号ｇs （ｔ）は
【０００５】
【０００６】入力信号ｇ（ｔ）のパワースペクトラム
（フーリエ級数）をＧ（ω）、ディジタルフィルタ出力
信号ｇs （ｔ）のパワースペクトラムをＧs （ω）とす
ると、
（フーリエ級数）をＧ（ω）、ディジタルフィルタ出力
信号ｇs （ｔ）のパワースペクトラムをＧs （ω）とす
ると、
【０００７】
【０００８】となり、Ｇs （ω）中のｆs ／２以下の所
要成分以外の成分はこの所要成分が間隔ｎωs ＝２πｎ
／Ｔs で配置された同期スペクトルの標本値に等しく、
信号ｇ（ｔ）のスペクトルの折り返し信号で不要波とな
る。
要成分以外の成分はこの所要成分が間隔ｎωs ＝２πｎ
／Ｔs で配置された同期スペクトルの標本値に等しく、
信号ｇ（ｔ）のスペクトルの折り返し信号で不要波とな
る。
【０００９】アナログ信号Ｓ８，Ｓ９に変換されたディ
ジタルフィルタ出力信号は、送信データＳ１，Ｓ２の伝
送速度ｆs の約２倍前後の帯域を持つポストフィルタ
７，８を通り、ディジタルフィルタによる帯域制限時の
折り返し信号やクロック信号のリーク等の不要波が除去
され、信号Ｓ１０，Ｓ１１となる。信号Ｓ１０，１１を
レベル変換器９，１０で変調器１１，１２の入力レベル
にレベル変換し、変調器１１，１２と加算器１３と分岐
器１６と９０度移相器１７とからなる直交変調器に入力
して４相位相変調波Ｓ３を得ている。
ジタルフィルタ出力信号は、送信データＳ１，Ｓ２の伝
送速度ｆs の約２倍前後の帯域を持つポストフィルタ
７，８を通り、ディジタルフィルタによる帯域制限時の
折り返し信号やクロック信号のリーク等の不要波が除去
され、信号Ｓ１０，Ｓ１１となる。信号Ｓ１０，１１を
レベル変換器９，１０で変調器１１，１２の入力レベル
にレベル変換し、変調器１１，１２と加算器１３と分岐
器１６と９０度移相器１７とからなる直交変調器に入力
して４相位相変調波Ｓ３を得ている。
【００１０】ディジタルフィルタは、入力データの前後
何ビットの極性関係で出力信号を決定するかにより、つ
まり、入力データのクロック周波数ｆs とディジタルフ
ィルタで使用するクロック周波数ｎｆs との比ｎにより
その構成がきまり、入力データ速度そのものによっては
変らないので、動作速度の制限は別として、入力データ
速度が変化しても構成を変更することなく対応できる。
上述した比ｎを増すことにより出力精度は向上し、同時
に構成が複雑化する。そのため、所要の出力精度が得ら
れる最小の値にｎを設定する。
何ビットの極性関係で出力信号を決定するかにより、つ
まり、入力データのクロック周波数ｆs とディジタルフ
ィルタで使用するクロック周波数ｎｆs との比ｎにより
その構成がきまり、入力データ速度そのものによっては
変らないので、動作速度の制限は別として、入力データ
速度が変化しても構成を変更することなく対応できる。
上述した比ｎを増すことにより出力精度は向上し、同時
に構成が複雑化する。そのため、所要の出力精度が得ら
れる最小の値にｎを設定する。
【００１１】ディジタルフィルタのこの特徴から、図３
の従来例は現在のように送信伝送速度が多様化している
場合に広く用いられている。
の従来例は現在のように送信伝送速度が多様化している
場合に広く用いられている。
【００１２】
【発明が解決しようとする課題】送信伝送速度が多様化
したシステムの１つにＩＤＲ（Ｉｎｔｅｒｍｉｄｉａｔ
ｅ Ｄａｔａ Ｒａｔｅ）システムがある。このシステ
ムでは、伝送すべき情報のデータ速度が９．６ｋｂｐｓ
から８．４４８Ｍｂｐｓまで変化し、かつ、誤り訂正信
号処理の相異等による付加符号の違いにより送信伝送速
度は数十種類以上となる。
したシステムの１つにＩＤＲ（Ｉｎｔｅｒｍｉｄｉａｔ
ｅ Ｄａｔａ Ｒａｔｅ）システムがある。このシステ
ムでは、伝送すべき情報のデータ速度が９．６ｋｂｐｓ
から８．４４８Ｍｂｐｓまで変化し、かつ、誤り訂正信
号処理の相異等による付加符号の違いにより送信伝送速
度は数十種類以上となる。
【００１３】上述した従来の変調回路では、送信伝送速
度がこのように広い範囲で変化すると、ディジタルフィ
ルタの構成は変更することなく対応できるが、ポストフ
ィルタ７，８については変更を必要とするという問題が
ある。
度がこのように広い範囲で変化すると、ディジタルフィ
ルタの構成は変更することなく対応できるが、ポストフ
ィルタ７，８については変更を必要とするという問題が
ある。
【００１４】上述した比ｎを増大させることによりディ
ジタルフィルタの折り返し信号の周波数を十分高くし
て、ポストフィルタ７，８を変更することなくすませる
ことが考えられる。しかし、上述したような広い範囲で
送信伝送速度が変化すると、変化範囲の最高の場合にも
ディジタルフィルタの所要出力成分がポストフィルタ
８，９の通過帯域波にあり、変化範囲の最低の場合にも
折り返し信号はポストフィルタ８，９の阻止帯域内にあ
るように比ｎを設定しようとすると、比ｎはディジタル
フィルタの複雑化のために実現不可能な大きな値になっ
てしまう。
ジタルフィルタの折り返し信号の周波数を十分高くし
て、ポストフィルタ７，８を変更することなくすませる
ことが考えられる。しかし、上述したような広い範囲で
送信伝送速度が変化すると、変化範囲の最高の場合にも
ディジタルフィルタの所要出力成分がポストフィルタ
８，９の通過帯域波にあり、変化範囲の最低の場合にも
折り返し信号はポストフィルタ８，９の阻止帯域内にあ
るように比ｎを設定しようとすると、比ｎはディジタル
フィルタの複雑化のために実現不可能な大きな値になっ
てしまう。
【００１５】そのため、ポストフィルタ８，９の帯域
を、送信スペクトラムには影響を与えず、かつ、折り返
し信号を十分除去できる様な帯域のものに変えなければ
ならず、送信伝送速度の変更のつど定数の変更又は適す
る帯域のポストフィルタに取り換える必要がある。
を、送信スペクトラムには影響を与えず、かつ、折り返
し信号を十分除去できる様な帯域のものに変えなければ
ならず、送信伝送速度の変更のつど定数の変更又は適す
る帯域のポストフィルタに取り換える必要がある。
【００１６】本発明の目的は、ハードウェアの取り換え
や定数変更をすることなく広い範囲の送信伝送速度の変
更に対応できる変調回路を提供することにある。
や定数変更をすることなく広い範囲の送信伝送速度の変
更に対応できる変調回路を提供することにある。
【００１７】
【課題を解決するための手段】本発明の変調回路は、２
系統の送信データを帯域制限する２つのディジタルフィ
ルタと、これらディジタルフィルタの出力を受ける２つ
のＤ／Ａ変換器と、前記送信データがとり得るデータ速
度を複数の範囲にグループ分けしたそれぞれのグループ
のデータ速度の範囲に対応してそれぞれ通過帯域幅が異
り前記Ｄ／Ａ変換器の出力を受けて前記ディジタルフィ
ルタで発生した折り返し信号の成分を除去する複数の低
域ろ波器をそれぞれ有する２つの低域ろ波器群と、前記
送信データのデータ速度がいずれの前記グループに属す
るかを示すデータ速度情報に基づきそれぞれ１つの前記
低域ろ波器を前記低域ろ波器群のそれぞれから選択する
２つの切換回路と、前記低域ろ波器の相互間の通過損失
の相異を補正する補正手段と、前記Ｄ／Ａ変換器が出力
し前記切換器が選択した前記低域ろ波器を通り前記補正
手段により振幅を補正された２つの信号で変調した変調
波を出力する直交変調器とを備えている。
系統の送信データを帯域制限する２つのディジタルフィ
ルタと、これらディジタルフィルタの出力を受ける２つ
のＤ／Ａ変換器と、前記送信データがとり得るデータ速
度を複数の範囲にグループ分けしたそれぞれのグループ
のデータ速度の範囲に対応してそれぞれ通過帯域幅が異
り前記Ｄ／Ａ変換器の出力を受けて前記ディジタルフィ
ルタで発生した折り返し信号の成分を除去する複数の低
域ろ波器をそれぞれ有する２つの低域ろ波器群と、前記
送信データのデータ速度がいずれの前記グループに属す
るかを示すデータ速度情報に基づきそれぞれ１つの前記
低域ろ波器を前記低域ろ波器群のそれぞれから選択する
２つの切換回路と、前記低域ろ波器の相互間の通過損失
の相異を補正する補正手段と、前記Ｄ／Ａ変換器が出力
し前記切換器が選択した前記低域ろ波器を通り前記補正
手段により振幅を補正された２つの信号で変調した変調
波を出力する直交変調器とを備えている。
【００１８】前記補正手段は、前記低域ろ波器のうち通
過損失がもっとも大きい前記低域ろ波器を除く前記低域
ろ波器のそれぞれに縦続接続した複数の可変減衰器であ
ってもよく、また、前記Ｄ／Ａ変換器の基準電圧を前記
切換器の選択に対応し変化させて発生する電圧発生手段
であってもよい。
過損失がもっとも大きい前記低域ろ波器を除く前記低域
ろ波器のそれぞれに縦続接続した複数の可変減衰器であ
ってもよく、また、前記Ｄ／Ａ変換器の基準電圧を前記
切換器の選択に対応し変化させて発生する電圧発生手段
であってもよい。
【００１９】前記電圧発生手段は、前記低域ろ波器のそ
れぞれに対応した前記基準電圧を数値化した複数のデー
タを蓄積した記憶回路と、この記憶回路から前記データ
速度情報に基づき読み出した２つのデータを受け２つの
前記基準電圧を出力する２つのＤ／Ａ変換器とを含んで
構成されていてもよい。
れぞれに対応した前記基準電圧を数値化した複数のデー
タを蓄積した記憶回路と、この記憶回路から前記データ
速度情報に基づき読み出した２つのデータを受け２つの
前記基準電圧を出力する２つのＤ／Ａ変換器とを含んで
構成されていてもよい。
【００２０】
【実施例】次に本発明について図面を参照して説明す
る。
る。
【００２１】図１は本発明の第１の実施例を示すブロッ
ク図である。
ク図である。
【００２２】この第１の実施例は、チャンネルＩ，Ｑの
２系統の送信データＳ１，Ｓ２を２系統のディジタルフ
ィルタで帯域制限し、これらディジタルフィルタの出力
中の不要成分をポストフィルタにより除去して所要の成
分のみを直交変調器に入力し、４相移送変調波Ｓ３を得
るものである。
２系統の送信データＳ１，Ｓ２を２系統のディジタルフ
ィルタで帯域制限し、これらディジタルフィルタの出力
中の不要成分をポストフィルタにより除去して所要の成
分のみを直交変調器に入力し、４相移送変調波Ｓ３を得
るものである。
【００２３】送信データＳ１，Ｓ２は、伝送すべき情報
データを誤り訂正符号化したデータである。情報データ
のデータ速度は広い範囲に亘る多数の速度のうちの指定
された１つであり、符号化率も指定により変る。そのた
め、送信データＳ１，Ｓ２のデータ速度は広い範囲に亘
る。
データを誤り訂正符号化したデータである。情報データ
のデータ速度は広い範囲に亘る多数の速度のうちの指定
された１つであり、符号化率も指定により変る。そのた
め、送信データＳ１，Ｓ２のデータ速度は広い範囲に亘
る。
【００２４】図１の実施例では、送信データＳ１，Ｓ２
のとり得るデータ速度を低い方から順にｌグループにグ
ループ分けし、それぞれのグループに対応して各ｌ個の
ポストフィルタ２１〜２４及び２５〜２８を設けてい
る。各ポストフィルタの帯域は、対応するグループのデ
ータ速度の範囲内で最適になるように、それぞれ異なる
値に設定される。送信データＳ１，Ｓ２のデータ速度が
ｌグループのうちどのグループに属するかを示す情報
（データ速度情報）である外部からの信号Ｓ３０により
切換回路１９，２０を切り換えて、ポストフィルタ２１
〜２４，２５〜２８のうち最適の２つを選択する。
のとり得るデータ速度を低い方から順にｌグループにグ
ループ分けし、それぞれのグループに対応して各ｌ個の
ポストフィルタ２１〜２４及び２５〜２８を設けてい
る。各ポストフィルタの帯域は、対応するグループのデ
ータ速度の範囲内で最適になるように、それぞれ異なる
値に設定される。送信データＳ１，Ｓ２のデータ速度が
ｌグループのうちどのグループに属するかを示す情報
（データ速度情報）である外部からの信号Ｓ３０により
切換回路１９，２０を切り換えて、ポストフィルタ２１
〜２４，２５〜２８のうち最適の２つを選択する。
【００２５】送信データＳ１，Ｓ２は、シフトレジスタ
１及びＲＯＭ３からなるディジタルフィルタ及びシフト
レジスタ２及びＲＯＭ４からなるディジタルフィルタに
より帯域制限される。すなわち、送信データＳ１，Ｓ２
のクロックＳ２０に同期しクロック周波数がクロックＳ
２０のクロック周波数のｎ倍であるクロックＳ２１をク
ロック同期回路１８で発生し、クロックＳ２１によりシ
フトレジスタ１，２から送信データＳ１，Ｓ２の各前後
ｎビットをアドレスＳ４，Ｓ５として出力させ、アドレ
スＳ４，Ｓ５でＲＯＭ３，４を読み出し、ディジタル符
号Ｓ６，Ｓ７を得る。ＲＯＭ３，４は、送信データＳ
１，Ｓ２の各前後ｎビットからなるアドレスにこれら前
後ｎビットからなる入力に対応する出力アナログ振幅値
のディジタル符号を格納する形でディジタルフィルタの
伝送特性を記憶しているので、読み出したディジタル符
号Ｓ６，Ｓ７は送信データＳ１，Ｓ２を帯域制限した信
号のデータになっている。
１及びＲＯＭ３からなるディジタルフィルタ及びシフト
レジスタ２及びＲＯＭ４からなるディジタルフィルタに
より帯域制限される。すなわち、送信データＳ１，Ｓ２
のクロックＳ２０に同期しクロック周波数がクロックＳ
２０のクロック周波数のｎ倍であるクロックＳ２１をク
ロック同期回路１８で発生し、クロックＳ２１によりシ
フトレジスタ１，２から送信データＳ１，Ｓ２の各前後
ｎビットをアドレスＳ４，Ｓ５として出力させ、アドレ
スＳ４，Ｓ５でＲＯＭ３，４を読み出し、ディジタル符
号Ｓ６，Ｓ７を得る。ＲＯＭ３，４は、送信データＳ
１，Ｓ２の各前後ｎビットからなるアドレスにこれら前
後ｎビットからなる入力に対応する出力アナログ振幅値
のディジタル符号を格納する形でディジタルフィルタの
伝送特性を記憶しているので、読み出したディジタル符
号Ｓ６，Ｓ７は送信データＳ１，Ｓ２を帯域制限した信
号のデータになっている。
【００２６】ディジタル符号Ｓ６，Ｓ７はＤ／Ａ変換器
５，６でアナログ信号Ｓ８，Ｓ９となる。アナログ信号
Ｓ８，Ｓ９は、前述したように、信号Ｓ３０に制御され
て切換器１９，２０が選択したポストフィルタ２１〜２
４，２５〜２８の各１つに入力され、ディジタルフィル
タによる帯域制限時の折り返し信号やクロック信号のリ
ーク等の不要波が除去されて信号Ｓ１０，Ｓ１１とな
り、レベル変換器９，１０によりレベル変換され、信号
Ｓ１２，Ｓ１３として直交変調器に入力される。
５，６でアナログ信号Ｓ８，Ｓ９となる。アナログ信号
Ｓ８，Ｓ９は、前述したように、信号Ｓ３０に制御され
て切換器１９，２０が選択したポストフィルタ２１〜２
４，２５〜２８の各１つに入力され、ディジタルフィル
タによる帯域制限時の折り返し信号やクロック信号のリ
ーク等の不要波が除去されて信号Ｓ１０，Ｓ１１とな
り、レベル変換器９，１０によりレベル変換され、信号
Ｓ１２，Ｓ１３として直交変調器に入力される。
【００２７】チャンネルＩ側の信号Ｓ１２とチャンネル
Ｑ側の信号Ｓ１３との振幅誤差は、Ｄ／Ａ変換器５，６
の基準電圧Ｓ２２，Ｓ２３を変えることにより補正して
いる。さらに、２系統各ｌ個のポストフィルタ２１〜２
４，２５〜２８を切り換えた時に生じる振幅誤差をそれ
ぞれのポストフィルタに対応した可変減衰器２９〜３４
により、もっとも帯域の狭いポストフィルタ２１，２５
の通過損失を基準として補正する。
Ｑ側の信号Ｓ１３との振幅誤差は、Ｄ／Ａ変換器５，６
の基準電圧Ｓ２２，Ｓ２３を変えることにより補正して
いる。さらに、２系統各ｌ個のポストフィルタ２１〜２
４，２５〜２８を切り換えた時に生じる振幅誤差をそれ
ぞれのポストフィルタに対応した可変減衰器２９〜３４
により、もっとも帯域の狭いポストフィルタ２１，２５
の通過損失を基準として補正する。
【００２８】外部から供給された直交変調器の局部信号
は、増幅器１４で増幅され、不要波，高調波をフィルタ
回路１５で除去された後、直交変調器の分岐器１６で分
岐され、一方が９０度移相器Ｓ１９で移相されて相対位
置が９０度である２つの局部信号Ｓ１８，Ｓ１９とな
り、変調器１１，１２で信号Ｓ１２，Ｓ１３によって２
相位相変調される。２相位相変調波Ｓ１４，Ｓ１５は加
算器１３により加算されて４相位送変調波Ｓ３となる。
は、増幅器１４で増幅され、不要波，高調波をフィルタ
回路１５で除去された後、直交変調器の分岐器１６で分
岐され、一方が９０度移相器Ｓ１９で移相されて相対位
置が９０度である２つの局部信号Ｓ１８，Ｓ１９とな
り、変調器１１，１２で信号Ｓ１２，Ｓ１３によって２
相位相変調される。２相位相変調波Ｓ１４，Ｓ１５は加
算器１３により加算されて４相位送変調波Ｓ３となる。
【００２９】図２は本発明の第２の実施例を示すブロッ
ク図である。
ク図である。
【００３０】図１の実施例がポストフィルタ２１〜２
４，２５〜２８を切り換えたとき各ポストフィルタの帯
域の相違による通過損失の相違に起因して生じる振幅誤
差を可変減衰器２９〜３４によって補正しているのに対
し、図２の実施例は、Ｄ／Ａ変換器５，６の基準電圧を
信号Ｓ３０で変化させることにより振幅誤差を補正して
いる。
４，２５〜２８を切り換えたとき各ポストフィルタの帯
域の相違による通過損失の相違に起因して生じる振幅誤
差を可変減衰器２９〜３４によって補正しているのに対
し、図２の実施例は、Ｄ／Ａ変換器５，６の基準電圧を
信号Ｓ３０で変化させることにより振幅誤差を補正して
いる。
【００３１】Ｄ／Ａ変換器５，６の基準電圧を変化させ
るために、図２の実施例は図１の実施例にエンコーダ３
５、記憶回路３６及びＤ／Ａ変換器３７，３８を付加
し、又、可変減衰器２９〜３４は不要のため除去してい
る。
るために、図２の実施例は図１の実施例にエンコーダ３
５、記憶回路３６及びＤ／Ａ変換器３７，３８を付加
し、又、可変減衰器２９〜３４は不要のため除去してい
る。
【００３２】エンコーダ３５はポストフィルタ選択情報
を信号Ｓ３０から得て、記憶回路３６のアドレスＳ２４
を作っている。記憶回路３６にはチャンネルＩ，Ｑの信
号Ｓ１２，Ｓ１３の振幅誤差及びポストフィルタ２１〜
２４，２５〜２８の切換時に生じた振幅誤差を補正する
ような基準電圧Ｓ２８，Ｓ２９のデータを記憶してお
り、アドレスＳ２４の指定に対応したチャンネルＩ用の
メモリデータＳ２５をチャンネルＩ用のＤ／Ａ変換器３
７へ、チャンネルＱ用のメモリデータＳ２６をチャンネ
ルＱ用のＤ／Ａ変換器３８へ送出する。メモリデータＳ
２５，Ｓ２６はＤ／Ａ変換器３７，３８でアナログ化さ
れ、それぞれチャンネルＩ，Ｑ用の基準電圧Ｓ２８，Ｓ
２９となる。この基準電圧Ｓ２８，Ｓ２９を用いてチャ
ンネルＩ，Ｑの信号Ｓ１２，Ｓ１３の振幅誤差、及び、
ポストフィルタ２１〜２４，２５〜２８の切替時に生じ
た振幅誤差を補正する。
を信号Ｓ３０から得て、記憶回路３６のアドレスＳ２４
を作っている。記憶回路３６にはチャンネルＩ，Ｑの信
号Ｓ１２，Ｓ１３の振幅誤差及びポストフィルタ２１〜
２４，２５〜２８の切換時に生じた振幅誤差を補正する
ような基準電圧Ｓ２８，Ｓ２９のデータを記憶してお
り、アドレスＳ２４の指定に対応したチャンネルＩ用の
メモリデータＳ２５をチャンネルＩ用のＤ／Ａ変換器３
７へ、チャンネルＱ用のメモリデータＳ２６をチャンネ
ルＱ用のＤ／Ａ変換器３８へ送出する。メモリデータＳ
２５，Ｓ２６はＤ／Ａ変換器３７，３８でアナログ化さ
れ、それぞれチャンネルＩ，Ｑ用の基準電圧Ｓ２８，Ｓ
２９となる。この基準電圧Ｓ２８，Ｓ２９を用いてチャ
ンネルＩ，Ｑの信号Ｓ１２，Ｓ１３の振幅誤差、及び、
ポストフィルタ２１〜２４，２５〜２８の切替時に生じ
た振幅誤差を補正する。
【００３３】図２の実施例は、以上説明した構成及び動
作の相異点を除いては図１の実施例と同じであり、図１
の実施例と同じ効果を有する。
作の相異点を除いては図１の実施例と同じであり、図１
の実施例と同じ効果を有する。
【００３４】以上、４相位送変調方式を用いる場合につ
いて本発明の実施例を説明したが、本発明は４相位送変
調方式に限らず、多値直交振幅変調方式等の直交変調方
式をとるすべての変調回路に適用でき、同じ効果を得る
ことができる。
いて本発明の実施例を説明したが、本発明は４相位送変
調方式に限らず、多値直交振幅変調方式等の直交変調方
式をとるすべての変調回路に適用でき、同じ効果を得る
ことができる。
【００３５】
【発明の効果】以上説明したように本発明は、ディジタ
ルフィルタで発生した折り返し信号を除去するためにそ
れぞれ通過帯域幅が異る複数の低域ろ波器を備え、送信
データのデータ速度に基づきこれら低域ろ波器を選択し
て使用することにより、ハードウェアの取り換え等をす
ることなく、広い範囲の送信伝送速度の変更に対応でき
る効果があり、又、直交変調器に入力する２つのベース
バンド信号の振幅が低域ろ波器の選択により変るのを補
正しているので、高品質の直交変調波が得られる効果が
ある。
ルフィルタで発生した折り返し信号を除去するためにそ
れぞれ通過帯域幅が異る複数の低域ろ波器を備え、送信
データのデータ速度に基づきこれら低域ろ波器を選択し
て使用することにより、ハードウェアの取り換え等をす
ることなく、広い範囲の送信伝送速度の変更に対応でき
る効果があり、又、直交変調器に入力する２つのベース
バンド信号の振幅が低域ろ波器の選択により変るのを補
正しているので、高品質の直交変調波が得られる効果が
ある。
【図１】本発明の第１の実施例を示すブロック図であ
る。
る。
【図２】本発明の第２の実施例を示すブロック図であ
る。
る。
【図３】従来の変調回路の一例を示すブロック図であ
る。
る。
１，２ シフトレジスタ ３，４ ＲＯＭ ５，６ Ｄ／Ａ変換器 １１，１２ 変調器 １３ 加算器 １６ 分岐器 １７ ９０度移相器 １８ クロック同期回路 １９，２０ 切換回路 ２１〜２８ ポストフィルタ ２９〜３４ 可変減衰器 ３５ エンコーダ ３６ 記憶回路 ３７，３８ Ｄ／Ａ変換器
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平１−173948（ＪＰ，Ａ) 特開 平３−207148（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H04L 27/00 - 27/38 H04J 11/00
Claims (4)
- 【請求項１】 ２系統の送信データを帯域制限する２つ
のディジタルフィルタと、これらディジタルフィルタの
出力を受ける２つのＤ／Ａ変換器と、前記送信データが
とり得るデータ速度を複数の範囲にグループ分けしたそ
れぞれのグループのデータ速度の範囲に対応してそれぞ
れ通過帯域幅が異り前記Ｄ／Ａ変換器の出力を受けて前
記ディジタルフィルタで発生した折り返し信号の成分を
除去する複数の低域ろ波器をそれぞれ有する２つの低域
ろ波器群と、前記送信データのデータ速度がいずれの前
記グループに属するかを示すデータ速度情報に基づきそ
れぞれ１つの前記低域ろ波器を前記低域ろ波器群のそれ
ぞれから選択する２つの切換回路と、前記低域ろ波器の
相互間の通過損失の相異を補正する補正手段と、前記Ｄ
／Ａ変換器が出力し前記切換器が選択した前記低域ろ波
器を通り前記補正手段により振幅を補正された２つの信
号で変調した変調波を出力する直交変調器とを備えたこ
とを特徴とする変調回路。 - 【請求項２】 前記補正手段は、前記低域ろ波器のうち
通過損失がもっとも大きい前記低域ろ波器を除く前記低
域ろ波器のそれぞれに縦続接続した複数の可変減衰器で
あることを特徴とする請求項１記載の変調回路。 - 【請求項３】 前記補正手段は、前記Ｄ／Ａ変換器の基
準電圧を前記切換器の選択に対応し変化させて発生する
電圧発生手段であることを特徴とする請求項１記載の変
調回路。 - 【請求項４】 前記電圧発生手段は、前記低域ろ波器の
それぞれに対応した前記基準電圧を数値化した複数のデ
ータを蓄積した記憶回路と、この記憶回路から前記デー
タ速度情報に基づき読み出した２つのデータを受け２つ
の前記基準電圧を出力する２つのＤ／Ａ変換器とを含む
ことを特徴とする請求項３記載の変調回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03126191A JP3240375B2 (ja) | 1991-02-27 | 1991-02-27 | 変調回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03126191A JP3240375B2 (ja) | 1991-02-27 | 1991-02-27 | 変調回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04271550A JPH04271550A (ja) | 1992-09-28 |
| JP3240375B2 true JP3240375B2 (ja) | 2001-12-17 |
Family
ID=12326407
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03126191A Expired - Lifetime JP3240375B2 (ja) | 1991-02-27 | 1991-02-27 | 変調回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3240375B2 (ja) |
-
1991
- 1991-02-27 JP JP03126191A patent/JP3240375B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04271550A (ja) | 1992-09-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2968350B2 (ja) | 直交変調回路 | |
| US5369378A (en) | Digital DQPSK modulator | |
| FI103159B (fi) | Sisääntulosignaalin suoraan kvadratuurinäytteyttävä vastaanotin | |
| JP3169714B2 (ja) | ディジタル無線変調器 | |
| US6025758A (en) | Method and apparatus for performing digital data signal modulation | |
| US3935386A (en) | Apparatus for synthesizing phase-modulated carrier wave | |
| US5604770A (en) | PI/4 DQPSK modulation with coarse mapper precession and fine filter precession | |
| US4680556A (en) | Digital modulation apparatus | |
| JPH03235553A (ja) | π／４シフトＱＰＳＫ変調器及びそれを用いた通信装置 | |
| JP3240375B2 (ja) | 変調回路 | |
| US5942955A (en) | Quasi-GMSK modulator | |
| JP2002208971A (ja) | 波形発生装置 | |
| EP0620667A1 (en) | Pi/4 shift QPSK modulator | |
| US7065145B2 (en) | Digital carrierless amplitude and phase modulation (CAP) transmitter using vector arithmetic structure (VAS) | |
| JP3191895B2 (ja) | Ｓｓｂ変調器 | |
| JP3398989B2 (ja) | Ｐｓｋ変調装置 | |
| SU1262741A1 (ru) | Система передачи дискретной информации | |
| JPH0344247A (ja) | 全ディジタル形搬送波再生回路 | |
| JPH06103893B2 (ja) | ディジタル位相変調器 | |
| JP3397840B2 (ja) | π／４シフトＱＰＳＫ変調方法及び回路 | |
| SU1112386A1 (ru) | Устройство дл преобразовани сигналов | |
| KR940004196B1 (ko) | Gmsk디지틀 변조장치 및 방법 | |
| KR950005149B1 (ko) | 지엠에스케이 디지탈 변조회로 | |
| RU2172554C2 (ru) | Дельта-кодек | |
| JPH04152736A (ja) | 直交信号発生回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010904 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081019 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081019 Year of fee payment: 7 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081019 Year of fee payment: 7 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091019 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091019 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101019 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111019 Year of fee payment: 10 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111019 Year of fee payment: 10 |