SU1262741A1 - Система передачи дискретной информации - Google Patents

Abstract

Изобретение относитс  к радиотехнике . Увеличиваетс  объем передаваемой информации. Система на передающей стороне содержит источник дискретной информации, блок синхронизации , формирователь (Ф) синхросигнала кодовых групп,Ф синхросигнала линейных посылок, 1-и сумматор, преобразователь основани  кода. Вновь введены блок стробировани , источник сигналов служебной св зи, 2-й сумматор, фильтр верхних частот, блок сдвига, частотный модул тор, последовательный регистр, инвертор, два счетчика, блок пам ти, параллельный регистр и блок запрета. На приемной стороне система содержит приемник (П) дискретной информации, Ф двоичного сигнала, блок восстановле-, ни  границ информационных посылок, ЗТ1Ч, преобразователь основани  сигнала , 1-й решающий блок, блок восстановлени  границ линейных посыпок, блок восстановлени  границ кодовых групп, регистратор ошибок, состо щий из счетчика и блока индикации. Вновь введены блок контрол , коррел ционный П, состо щий из двух перемножителей , управл емого фазовращател , Ф сигнала ошибки, элемента задержки, с € двух интеграторов, двух фильтров (Л нижних частот, двух фазовращателей и блока селекции,П сигналов служебной св зи, и последовательно соединенные 2-й решающий 6noKji декодер. Преобразование двоичного основани  в четвертичное осуществл етс  в соответствии с таблицей, приведенной в описании изобретени , 1 з.п. ф-лы. 2 ил., 1 табл.

Description

Изобретение относитс  к радиотехнике и может использоватьс  дл  передачи дискретной информации.

Цель изобретени  - увеличение объема передаваемой информации.

На фиг. 1 предстайлена структурна  электрическа  схема передающей стороны системы передачи дискретной информации; на фиг. 2 - структурна  электрическа  схема приемной стороны системы передачи дискретной информации .

Система передачи дискретной информации содержит на передающей стороне (фиг. 1) источник 1 сигналов служебной св зи, источник 2 дискретной информации, блок 3 синхронизации первый счетчик 4, инвертор 5, формирователь 6 синхросигнала кодовых групп, формирователь 7 синхросигнала линейных посылок, блок 8 сдвига, последовательный регистр 9, параллельный регистр 10, блок 11 пам ти, блок 12 запрета, преобразователь 13 основани  кода, второй счетчик 14, частотньй модул тор 15, фильтр 16 верхних частот, блок 17 стробировани , первьш и второй сумматоры 18 и 19, а на приемной стороне содержит (фиг. 2) приемник 20 сигналов служебной св зи, приемник 21 дискретной информации, формирователь 22 двоичного сигнала, блок 23 восстановлени  границ информационных посылок, усилитель 24 промежуточной частоты, коррел ционньй приемник 25, состо щий из двух перемножйтелёй 26 и 27, управл емого фазовращател  28, формировател  29 сигнала ошибки, элемента задержки 30, двух интеграторов 31 и 32, двух фильтров 33 и 34 нижних частот, двух фазовращателей 35 и 36 и блока 37 селекции, преобразователь 38 основани  сигнала, первьй и второй решающие блоки 39 и 40, блок 41 восстановлени  границ линейных посылок , декодер 42, блок 43 восстановлени  границ кодовых групп, блок 44 контрол , регистратор 45 ошибок, СОСТОЯЩИЙ из счетчика 46 и блока 47

индикации.

Система передачи дискретной информации работает слёдуюпрвд образом.

Преобразование двоичного основани  в четвертичное осуществл етс  в соответствии со следующей таблицей.

В таблице р дом с каждой четвертичной кодовой группой указано значение цифровой суммы в данной группе, вычисленное как алгебраическа  сумма амплитуд импульсов в кодовой группе при условии, что символам 0,1,2,3 кода поставлено в соответствие нормированное напр жение -3, -1, +1, +3.

Claims (2)

1. Над каждой из трех колонок кодовых групп указано значение цифровой суммы на границе кодовых групп, хран щейс  в блоке 11 пам ти на передающей стороне (фиг. 1) к моменту поступлени  следующей двоичной группы, состо щей из трех символов, с выхода источника 2 дискретной информации, синхронизируемого блоком 3 синхронизации , и записываемой в последовательньш регистр 9 инверсной двоичной тактовой частотой с вьпсода инвертора 5. Три символа, записанные в последовательном регистре 9, переписываютс  инверсным кодовым синхросигналом с второго выхода формировател  6 синхросигнала кодовых групп в параллельный регистр 10 и хран тс  там в течение времени, равного трем двоичным тактовым интервалам. На вторую группу входов преобразовател  13 основани  кода с выхода блока 11 пам ти поступает значение предшествующей цифровой суммы на границе кодовых групп, представленное в двоичном виде, а на первьй вход - кодовый синхросигнал с первого выхода формирорзател  6, который также подаетс  через формирователь 7 и блок 8 на первый счетчик 4. Причем нуль в кодовом синхросигнале соответствует первому четвертичному С1тмволу на выходе преобразовател  13, а единица второму , и четыре его выхода соответ ствуют шинам четыре:: символов О, 1 , 2 и 3, Так,если ЦС -2 (соответствует сигналу 100 на выходе блока 11 пам ти), то в соответствии с таблицей приход ща  двоична  группа, например 011, кодируетс  группой из левой колонки таблицы в данном случае 32, котора  на выходе первого сумматора 18 представл етс  двум  импульсами с амплитудами +3+1. Подсчитанна  в первом счетчике 4 цифро ва  сумма (дл  группы 32 цифрова  сумма равна +4) складываетс  во втором счетчике -140 предыдущим значением (в нашем примере - 2 +4) и результата +2 (двоичное представле:ние 001) записываетс  в блок 11 па-, м ти (в случае разрешени  с блока 12 запрета инверсным кодовым синхросигналом с второго выхода формировател  6 синхросигнала кодовых групп). Следующа  двоична  группа, например 001 должна кодироватьс  группой из правой колонки таблицы (в данном случае 02 с цифровой суммой в кодовой группе - 2) и т.д. Таким образом при пос туплении сигнала с преобразовател  1 на вькоде первого сумматора 18 получают четьфехуровневый балансный сигнал , прошедший через блок 17 стробировани , в энергетическом спектре которого отсутствуют посто нна  составл юща , а мошность низкочастотных составл ющих незначительна. Поэтому четьфехуровневый сигнал на выходе фильтра 16 верхних частот практически не искажаетс , а мощность помех в канале служебной св зи на выходе:- , второго сумматора 19 пренебрежимо мала. Суммарный сигнал с выхода второго сумматора 19 по команде с источ ника 1 поступает на вход частотного модул тора 15 и далее в радиотракт. На приемной стороне (фиг. 2э) сиг нал с выхода усилител  24 промежуточ .ной частоты поступает на управл емый фазовращатель 28 коррел ционного приемника 25, создающий начальный сдвиг фаз между сигналами, приход шдми на первый и второй перемножители 26 и 27. После перемножени  и интегрировани  в обоих фильтрах 33 и 34 нижних частот на их выходах формируютс  двоичные сигналы. Выходы фильтров 33 и 34 ни:кних частот подк.пючены к входам блока 37 селекции, который выдел ет напр жени  квадратурных составл ющих,.наход щихс  в первом или третьем квадрантах сигнала фазоразностной модул ции (ФРМ). Выбор первого или третьего квадранта определ етс  тем, что в этих квадрантах знаки квадратурных составл ющих одинаковы, что позволит однозначно определить величину и знак сигнала ошибки. Выходы блока 37 селекции соединены с входами интегратора 31 и 32, которые формируют напр жени , подаваемые на формирователь 29, пропорциональные средним значени м напр жений квадратурных составл ющих при передаче сигнала ФРМ в первом или третьем квадрантах. Сигнал ошибки с выхода формировател  29 подаетс  на вход управл емого фазовращател  28, который компенсирует сдвиг фаз, возникающий между поступающими на первый и второй перемножители 26 и 27 напр жени ми и, тем самым, исключает уменьшение помехоустойчивости приема вследствие , действи  нестабильности частоты несущей . Сигналы управлени  на перемножители 26 и 27 поступают через элемент 30 задержки и фазовращатели 35 и 36. С выходов фильтров 33 и 34 нижних частот сигналы поступают соответственно на первые входы решающих блоков, на вторые входы которых поступает тактовый синхросигнал, выделенный из сигналов с выходов фильтров 33 и 34 нижних частот в блоке 41 восстановлени  границ линейных посыпок. Двоичные последовательности с выходов первого и второго решающих блоков 39 и 40 преобразуютс  в декодере 42 в четьфе двоичных последовательности, соответствующие символам О, 1, 2 и 3 четвертичного основани , которые поступают на соответствующие входы преобразовател  38 основани  кода и блока 44 контрол . С выхода блока 44 сигналы, пройд  блоки 43 и 23, поступают на другие входы преобразовател  38. На выходе преобразовател  38 формируютс  два цифровых потока, полученных в результате обратного пре- образовани  четвертичных символов в двоичные в соответствии с таблицей. Эти два цифровых потока, пройд  флр .мирователь 22, поступают в приемник 21. Нормальна  работа преобразовател  38 основани  сигнала обеспечиваетс  двум  импульсными последователь ност ми, следующими на границах кодовых групп и на границах информационных посылок. Перва  из последовательностей создаетс  в блоке 43 восстановлени  границ кодовых групп, а втора  - в блоке 23 восстановлени  границ информационных посылок. Причем сигналы служебной св зи с выхода усилител  24 поступают в приемник 20 сигналов служебной св зи. Под нарушени ми правил четвертичного кодировани  в коде ЗВ20 (см. таблицу) понимаютс  превышени  граничных значений цифровой суммы (ЦС +2 и ЦС -2), которые возникают при наличии ошибочных символов в принимаемом сигнале. При этом все единичные ошибки; в принимаемом сигнале привод т к превышению гранич|ных значений цифровой суммы. Дл  контрол  и регистрации нарушений граничных значений служит регистратор 45. При этом подсчет превышений .граничных значений цифровой суммы в счетчике 46 и индикаци  в блоке 47 позвол ет контролировать все ошибки возникающие в принимаемом сигнале, Формула изобретени  1. Система передачи дискретной информации, содержаща  на передающей стороне первый сумматор, источник дискретной информации и блок син хронизации, выход которого подключен к входу формировател  синхросигнала кодовых групп, первый выход которог подключен к входу формировател  син хросигнала линейных посылок и к одн му входу преобразовател  основани  кода, а на приемной стороне - усили тель промежуточной частоты, регистр тор ошибок и блок восстановлени  границ линейных посьшок, выход кото рого подключен к управл ющему входу первого решающего блока и первому входу блока восстановлени  границ код вых групп, выход которого соединен с входом блока восстановлени  границ информационных посылок и с одним входом преобразовател  основани  си нала, другой вход и выходы которого соединены соответственно с выходом блока восстановлени  границ информационных посылок и входами формировател  двоичного сигнала, выход которого подключен к входу приемника дискретной информации, отличающа  с   тем, что, с целью увеличени  объема передаваемой информации, в ней на передающей стороне введены блок стробировани , источник сигналов служебной св зи, второр сумматор, фильтр верхних частот,блок сдвига, частотный модул тор, последовательный регистр, инвертор, два счетчика, блок пам ти, параллельный регистр и блок запрета , выход которого подключен к одному входу блока пам ти, другой вход и выходы которого соединены соответственно с вторым выходом формировател  синхросигнала кодовых групп и с другими входами преобразовател  основани  кода, выходы которого подключены к одним входам первого счетчика, выходы которого соединены с одними входами второго.счетчика , и к одним входам блока стробировани , выходы которого соединены с входами первого сумматора, выход которого через фильтр верхних частот подключен к первом входу второго сумматора,второй вход и выход которого соединены соответственно с выходом источника сигналов служебной св зи и входом частотного модул тора,при этом,выход источника дискретной информации подключен к одному входу последовательного регистра, другой вход и выходы которого соединены . сответственно с выходом инвертора, К . входу которого подключен выход блока синхронизации, и с одними входами параллельного регистра, выходы которого подключены к соответствующим входам преобразовател  основани  кода , выходы блока пам ти подключены к входам блока запрета и к другим входам второго счетчика, выходы которого соединены с соответствующими входами блока пам ти, а соответствующие входы первого счетчика соединены с выходом блока сдвига и с вторым выходомi формировател  синхросигнала линейных посьшок, первый выход которого подключен к другому входу блока стробировани  и к первому входу блока сдвига , второй вход которого соединен с первым выходом формировател  синхросигнала кодовых групп, второй выход которого

   подключен к другому входу параллельного регистра, на приемной стороне введены блок контрол , коррел ционный приемник, приемник сигналов служебной св зи и последовательно соединенные второй решающий блок и декодер, выходы которого подключены к дополнительным входам преобразовател  основани  сигнала и к входам блока контрол , выход которого соединен с входом регистратора ошибок и с вторым входом блока восстановлени  границ кодовых групп, причем вькод усилител  промежуточной частоты подключен к входу приемника сигналов служебной св зи и к входу коррел ционного приемника , вьпсоды которого соединены с сигнальными входами первого и второго решающих блоков и с входами блока восстановлени  границ линейных посылок , выход которого подключен ко вто , рому входу декодера, третий вход , которого соединен с выходом первого решающего блока.
2. 2. Система по п. 1, о т л и ч аю щ а   с   тем, что : коррел ционньй приемник содержит два перемножител , управл емый фазовращатель, два фильтра нижних частот, элемент задержки , два фазовращател , два интегратора , формирователь сигнала ошибки и блок селекции, выходы которого через интеграторы подключены к входам формировател  сигнала ошибки, выход которого подключен к управл ющему входу управл емого фазовращател , сигнальный вход которого соединен с сигнальными входами первого и второго перемножителей, управл ющие, входы которых соединены соответственно с выходами первого и второго фазовращателей , к входам которых подкл1- чены выход элемента задержки, вход которого соединен с выходом I управл емого фазовращател , сигнальный вход которого  вл етс  входом коррел ционного приемника, выходами которого  вл ютс  выходы первого и второго фильтров нижних частот, к входам которых J oдключeны соответственно выходы первого и второго перемножителей, выходы фильтров нижних частот соединены с входами блока селекции.