CN102984106A - 二进制移频键控调制系统 - Google Patents
二进制移频键控调制系统 Download PDFInfo
- Publication number
- CN102984106A CN102984106A CN2012105507511A CN201210550751A CN102984106A CN 102984106 A CN102984106 A CN 102984106A CN 2012105507511 A CN2012105507511 A CN 2012105507511A CN 201210550751 A CN201210550751 A CN 201210550751A CN 102984106 A CN102984106 A CN 102984106A
- Authority
- CN
- China
- Prior art keywords
- frequency
- chip
- shift keying
- binary
- frequency synthesis
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
本发明涉及二进制移频键控调制系统,系统由FPGA芯片、频率合成芯片和低通滤波器连接构成,采用直接频率合成DDS的方式,使用现场可编程芯片FPGA与频率合成芯片直连,并通过控制总线的方式对频率合成芯片的频率调谐字进行配置,然后经低通滤波器输出二进制移频键控2FSK调制信号;根据实现调制的方法步骤,其最大输出载波频率由系统参考频率决定,载波相位连续、频偏可调、占用带宽较窄,方便、灵活,实现了高速二进制数据的移频键控调制,是一种实用的二进制移频键控调制系统。
Description
技术领域
本发明涉及通信技术,特别涉及一种二进制移频键控(2FSK)调制系统,该二进制移频调制系统可将二进制高速数据直接调制至指定中频,且频偏、带宽可调,并通过固定带宽的滤波器实现频域的收敛。
背景技术
移频键控(FSK),为利用数字基带信号离散取值特点去键控载波频率,以传递信息的一种数字调制技术。该调制技术是信息传输中使用较早的一种调制方式,实现较容易,且抗噪声与抗衰落的性能较好,在现代通信中得到了广泛的应用。
二进制移频键控(2FSK)属于移频键控(FSK)调制技术的一种,它通过用所传送的数字信息控制载波的频率来实现数字信息的传送,即数字信息所包涵的符号‘1’、‘0’分别对应不同的载频,从而实现二进制数据的调制。
二进制移频键控(2FSK)通常采用键控法实现,即利用受矩形脉冲序列控制的开关电路对2个不同频率的独立频率源进行选通。该调制方法实现简单,但由于2个信号源的输出相互独立,致使调制载波的相位不连续,频谱利用率低,而且由于信号源输出频率固定,改变调制载波频率需要重新更换信号源,因此,该种方法的灵活度较差,不能满足现今对产品设计的需求。
发明内容
本发明的目的就是根据现有技术的不足,为了克服传统二进制移频键控调制调制载波不连续、频谱利用率低,提供一种二进制移频键控(2FSK)调制系统的设计方案,以求利用当今流行的大规模现场可编程集成电路芯片(FPGA)和成熟的频率合成芯片进行2FSK调制系统的设计,可灵活实现相位连续、频率可调、频带占用窄的二进制移频键控调制系统。
为了实现上述目的,本发明采取的技术方案是:二进制移频键控(2FSK)调制系统,其特征在于,由FPGA芯片、频率合成芯片和低通滤波器连接构成,采用直接频率合成(DDS)的方式,使用现场可编程芯片(FPGA)与频率合成芯片直连,并通过控制总线的方式对频率合成芯片的频率调谐字进行配置,然后经低通滤波器输出二进制移频键控(2FSK)调制信号。
二进制移频键控(2FSK)调制系统的实现方法,包括如下步骤:
1)时钟信号进入现场可编程芯片(FPGA),FPGA芯片采用100MHz系统时钟,其内部的数字时钟管理模块将该100MHz系统时钟分频至30MHz后,经过“REF_CLK”管脚输出至频率合成芯片,再由频率合成芯片内置的6×REF_CLK功能电路6倍频至180MHz,作为频率合成芯片频率合成电路的系统参考时钟;
2)FPGA芯片XC6SLX9通过自定义的I/O端口连接至频率合成芯片AD9851的W_CLK、FQ_UD、REF_CLK及 D0~D7 配置管脚,对该芯片进行配置,从而实现二进制数据的FSK调制。
3)配置过程中,FPGA芯片XC6SLX9通过8位并行数据端口D0~D7,将配置数据字W0~W4经写入时钟W_CLK写入频率合成芯片AD9851内部的40位配置寄存器,然后由FQ_UD端口将配置寄存器中的数据传输至频率合成芯片AD9851内核电路,实现频率及相位字的设定,从而完成频率合成芯片的配置;
4)频率调谐字转化为相位累加器的相位增量Δphase,并在波形查找表中读出对应波形的数字值,通过D/A转换为模拟信号,最后经过匹配、滤波电路平滑输出载波,并滤除采样过程中产生的混迭、镜频等杂散信号,输出纯净的2FSK调制载波信号:
其输出频率 ;
Δphase为步进间隔,由设定的频率调谐字M决定;
M为N比特位宽频率调谐字的十进制整数,介于0~N之间;
本发明的有益效果是:方便、灵活的实现了高速二进制数据的移频键控调制,其最大输出载波频率由系统参考频率决定,载波相位连续、频偏可调、占用带宽较窄,是一种实用的二进制移频键控(2FSK)调制系统。
附图说明
图1是本发明的原理示意图;
图2是频率合成过程的配置时序图;
图3是载波合成过程的原理示意图。
具体实施方案
下面结合附图对本系统进行进一步说明。
如图1所示,二进制移频键控(2FSK)调制系统,其特征在于,由FPGA芯片、频率合成芯片和低通滤波器连接构成,采用直接频率合成(DDS)的方式,使用现场可编程芯片(FPGA)与频率合成芯片直连,并通过控制总线的方式对频率合成芯片的频率调谐字进行配置,然后经低通滤波器输出二进制移频键控(2FSK)调制信号;
FPGA芯片采用Xilinx公司的FPGA芯片SPARTAN-6。
频率合成芯片采用AD公司的频率合成芯片AD9851。
FPGA芯片采用100MHz系统时钟,其内部的数字时钟管理模块将该100MHz系统时钟分频至30MHz后,经过REF_CLK管脚输出至频率合成芯片,再由频率合成芯片内置的6×REF_CLK功能电路6倍频至180MHz,作为频率合成芯片频率合成电路的系统参考时钟。
FPGA芯片XC6SLX9通过自定义的I/O端口连接至频率合成芯片AD9851的W_CLK管脚、FQ_UD管脚、REF_CLK管脚及 D0~D7管脚,对该芯片进行配置,从而实现二进制数据的FSK调制。
配置过程中,FPGA芯片通过8位并行数据端口D0~D7,将配置数据字W0~W4经写入时钟W_CLK管脚写入频率合成芯片AD9851内部的40位配置寄存器,然后由FQ_UD端口将配置寄存器中的数据传输至频率合成芯片AD9851内核电路,实现频率及相位字的设定,从而完成频率合成芯片的配置,配置时序如图2所示。
如图3所示,根据频率合成输出频率计算公式fout=(Δphase×fsc)/2N ,并将两载频的初始相位设置为0°,载波生成及调制过程如图3所示。
根据上述说明,结合本领域技术可实现本发明的方案。
Claims (2)
1.二进制移频键控调制系统,其特征在于,由FPGA芯片、频率合成芯片和低通滤波器连接构成,采用直接频率合成DDS的方式,使用现场可编程芯片FPGA与频率合成芯片直连,并通过控制总线的方式对频率合成芯片的频率调谐字进行配置,然后经低通滤波器输出二进制移频键控调制信号。
2.二进制移频键控调制系统的实现方法,包括如下步骤:
1)时钟信号进入现场可编程芯片FPGA,FPGA芯片采用100MHz系统时钟,其内部的数字时钟管理模块将该100MHz系统时钟分频至30MHz后,经过REF_CLK管脚输出至频率合成芯片,再由频率合成芯片内置的6×REF_CLK功能电路6倍频至180MHz,作为频率合成芯片频率合成电路的系统参考时钟;
2)FPGA芯片XC6SLX9通过自定义的I/O端口连接至频率合成芯片AD9851的W_CLK、FQ_UD、REF_CLK及 D0~D7 配置管脚,对该芯片进行配置,从而实现二进制数据的FSK调制;
3)配置过程中,FPGA芯片XC6SLX9通过8位并行数据端口D0~D7,将配置数据字W0~W4经写入时钟W_CLK写入频率合成芯片AD9851内部的40位配置寄存器,然后由FQ_UD端口将配置寄存器中的数据传输至频率合成芯片AD9851内核电路,实现频率及相位字的设定,从而完成频率合成芯片的配置;
4)频率调谐字转化为相位累加器的相位增量Δphase,并在波形查找表中读出对应波形的数字值,通过D/A转换为模拟信号,最后经过匹配、滤波电路平滑输出载波,并滤除采样过程中产生的混迭、镜频等杂散信号,输出纯净的2FSK调制载波信号:
Δphase为步进间隔,由设定的频率调谐字M决定;
M为N比特位宽频率调谐字的十进制整数,介于0~N之间;
频率调谐字和相位累加器的位宽N决定了输出载波的频率精度,其调谐分辨率为;
相位累加器保证输出载波的相位连续。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210550751.1A CN102984106B (zh) | 2012-12-18 | 2012-12-18 | 二进制移频键控调制系统 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210550751.1A CN102984106B (zh) | 2012-12-18 | 2012-12-18 | 二进制移频键控调制系统 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102984106A true CN102984106A (zh) | 2013-03-20 |
CN102984106B CN102984106B (zh) | 2015-03-04 |
Family
ID=47857857
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201210550751.1A Active CN102984106B (zh) | 2012-12-18 | 2012-12-18 | 二进制移频键控调制系统 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102984106B (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104683273A (zh) * | 2013-11-27 | 2015-06-03 | 中国航空工业集团公司雷华电子技术研究所 | 一种基于dds芯片的gmsk信号产生方法 |
CN104836763A (zh) * | 2015-06-09 | 2015-08-12 | 哈尔滨工业大学 | 一种提高传信率的多通道2fsk调制方法与多通道信号输出系统 |
CN107404353A (zh) * | 2017-08-11 | 2017-11-28 | 成都理工大学 | 基于FPGA的LiFi信号调制方法及调制器 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101776935A (zh) * | 2009-12-30 | 2010-07-14 | 电子科技大学 | 一种基于dds的数字调制信号发生器 |
CN102468868A (zh) * | 2010-11-03 | 2012-05-23 | 北京普源精电科技有限公司 | Dds信号发生器及跳频方法 |
-
2012
- 2012-12-18 CN CN201210550751.1A patent/CN102984106B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101776935A (zh) * | 2009-12-30 | 2010-07-14 | 电子科技大学 | 一种基于dds的数字调制信号发生器 |
CN102468868A (zh) * | 2010-11-03 | 2012-05-23 | 北京普源精电科技有限公司 | Dds信号发生器及跳频方法 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104683273A (zh) * | 2013-11-27 | 2015-06-03 | 中国航空工业集团公司雷华电子技术研究所 | 一种基于dds芯片的gmsk信号产生方法 |
CN104836763A (zh) * | 2015-06-09 | 2015-08-12 | 哈尔滨工业大学 | 一种提高传信率的多通道2fsk调制方法与多通道信号输出系统 |
CN104836763B (zh) * | 2015-06-09 | 2018-03-30 | 哈尔滨工业大学 | 一种提高传信率的多通道信号输出系统 |
CN107404353A (zh) * | 2017-08-11 | 2017-11-28 | 成都理工大学 | 基于FPGA的LiFi信号调制方法及调制器 |
Also Published As
Publication number | Publication date |
---|---|
CN102984106B (zh) | 2015-03-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103490776B (zh) | 一种基于数字上变频的超宽带跳频频率合成器 | |
CN102724162B (zh) | 一种多通道核磁共振射频信号发射机 | |
CN102386946B (zh) | 一种数据传输快速跳频电台 | |
CN102035472B (zh) | 可编程数字倍频器 | |
CN101572558B (zh) | 一种中频收发芯片 | |
CN105450310A (zh) | 可变符号速率的gmsk信号发生器 | |
CN105223558A (zh) | 一种超宽带任意波形信号产生方法 | |
CN108471303A (zh) | 一种基于fpga的可编程纳秒级定时精度脉冲发生器 | |
CN204633753U (zh) | 基于hmc835宽带低相噪低杂散跳频源 | |
CN102984106B (zh) | 二进制移频键控调制系统 | |
CN107247252A (zh) | 产生多路相参模拟信号的装置 | |
CN104300975A (zh) | 一种小数_整数分频器电路及其实现方法 | |
US9634694B2 (en) | Transmitter with a reduced complexity digital up-converter | |
CN106209310A (zh) | 一种可变符号率调制器装置及实现方法 | |
CN108881099B (zh) | 一种通信信号的生成系统和生成方法 | |
CN103179065A (zh) | 偏移正交相移键控调制方法、装置和数字信号发生器 | |
CN201509196U (zh) | 一种中频收发芯片 | |
CN202978895U (zh) | 一种低相噪频率合成器 | |
CN104836763B (zh) | 一种提高传信率的多通道信号输出系统 | |
CN208046596U (zh) | 一种用于多通道数字tr组件的发射通道信号处理系统 | |
CN208046598U (zh) | 一种用于多通道数字tr组件的接收通道信号处理系统 | |
CN104714774A (zh) | 一种基于数字电路的真随机数的产生方法 | |
CN201813398U (zh) | 用于实现二进制移频键控调制的数字电路 | |
CN102801668B (zh) | 一种无线射频发射机 | |
CN211860071U (zh) | 一种基于dds、dac的多采样率数字中频激励系统 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |