CN102386946B - 一种数据传输快速跳频电台 - Google Patents

Abstract

一种数据传输快速跳频电台，可以根据用户实际要求，对滤波器等电路作相应修改，即可实现175MHz到240MHz宽频段范围内的无线跳频通信。电台跳频带宽可调，支持5MHz、10MHz和20MHz等带宽，跳频速率可达1000跳每秒以上，频率步进值最小可达0.12Hz。本发明在结构上可分为基带模块和射频模块两部分，基带模块位于射频模块下方，二者通过插针连接。其中，射频模块采用双通道的直接数字频率合成器及其相应的信号调理电路作为跳频本振，具有跳频速率快和精度高的优点。本电台可以根据自定协议实现定频通信和快速跳频通信，具有体积小、跳频速率快、抗干扰性强的优点。

Description

一种数据传输快速跳频电台

技术领域

本发明为一种数据传输快速跳频电台的实现方法，属于无线通信领域，涉及跳频扩展频谱通信技术。可用于无线数字传输，并且易于扩展为语音通信和图像传输。

背景技术

传统的无线电台，特点是只在单一频点上通信，当该频点受到干扰时就很容易发生通信中断的现象。随着通信事业的发展，各类通信网的建立使得有限的频率资源更加拥挤，相互之间的干扰尤为严重。因此，现代通信面临的一个重要问题是抗干扰问题。

跳频技术是在电子对抗中兴起的一种有效抗干扰技术，最早应用于军事领域，其特点是信息在传输过程中空间频率不断跳变，可有效地“躲避”其他信号的干扰。此外，跳频系统还具有抗衰落性，与窄带系统兼容和码分多址性等优点，使得它不仅可以用于军事领域，在民用领域也有较大的应用前景。

发明内容

本发明提供了一种数据传输快速跳频电台，该跳频电台的特点是跳频速率快，（可达每秒1000跳以上）、体积小、抗干扰性强。除此之外，通信频率可以根据用户实际需要而改变，变化范围是175MHz～230MHz；跳频带宽支持10MHz、20MHz等多种范围可选；频率步进值最小可达0.12Hz。

本发明所述的数据传输快速跳频电台，各模块之间的连接关系及其功能如下：

一种数据传输快速跳频电台，由下层板和上层板组成，二者通过插针式接插件连接，其特征在于：

下层板是跳频电台基带模块，包括电平转换模块1、现场可编程门阵列FPGA电路模块3、数模转换电路模块4、模数转换模块6、可控增益放大电路模块7；下层板的功能是：电平转换、芯片的寄存器配置、用户数字信号的FSK调制和解调、数模转换、模数转换以及信号幅值变换；

上层板是跳频电台射频模块，包括直接数字频率合成器模块8、模拟上变频电路模块9和模拟下变频电路模块17；上层板的功能是进行模拟信号处理，通过模拟集成芯片实现跳频、解跳频、信号功率放大、滤波以及收发切换；上层板中的直接数字频率合成器模块8是构成跳频电台的核心部件，主要功能是为模拟上变频电路模块9和模拟下变频电路模块17提供本振信号源，输出频率分辨率最高可达0.12Hz；模拟上变频电路模块9进行中频信号跳频，模拟下变频电路模块17进行射频信号解跳频。

进一步的，该数据传输快速跳频电台的跳频带宽可调，根据实际需要可分别配置为5MHz、10MHz或者20MHz，实现如下：

改变发射信号带通滤波器模块10和接收信号带通滤波器模块15的中心频率和带宽，带宽根据实际需要分别设定为5MHz、10MHz和20MHz；

通过FPGA电路模块3配置直接数字频率合成器模块8的变化频率范围。

该数据传输快速跳频电台的射频频率在175MHz～230MHz范围内可调，实现方法如下：

通过FPGA电路模块3设置FSK调制信号中心频率是50MHz，通过FPGA电路模块3改变写入直接数字频率合成器模块8的频率字，输出频率在125MHz～180MHz范围内跳变；

改变发射信号带通滤波器模块10和接收信号带通滤波器模块15中心频率和带宽。

改变跳频电台的处理增益的方法如下：

通过FPGA电路模块3修改FSK调制中两个调制频率的差值；

通过FPGA电路模块3修改直接数字频率合成器模块8的频率范围；

改变发射信号带通滤波器模块10和接收信号带通滤波器模块15的带宽。

该跳频电台根据自定协议配置为定频通信模式和快速跳频通信模式，两种模式下的配置方法如下：

跳频电台处于定频发射状态时，通过发射电台的FPGA电路模块3对直接数字频率合成器模块8的寄存器写入配置数据和频率值；

跳频电台处于定频接收状态时，通过接收电台的FPGA电路模块3对直接数字频率合成器模块8的寄存器写入配置数据和频率值，接收电台和发射电台写入各自直接数字频率合成器模块8寄存器的配置数据和频率值保持相同；

跳频电台处于快速跳频发射状态时，通过发射电台的FPGA电路模块3按照通信电台事先约定好的频率变化规律快速改变写入直接数字频率合成器模块8的频率值；

跳频电台处于快速跳频接收状态时，接收电台的FPGA电路模块3写入直接数字频率合成器模块8的频率值与发射电台FPGA电路模块3写入直接数字频率合成器模块8的频率值快速变化的时候保持相同。

本发明具有以下优点：

1.系统中发射链路和接收链路采用同一个跳频本振源提供跳频本振信号，不仅节省了硬件成本，而且减少了因为本振源的时钟误差而带来的系统同步误差。在电路板的实现上，采用模块化设计便于独立进行调试，按照各个模块完成功能的紧密程度和数字模拟电路的隔离，整个系统可分为两块电路板实现，通过插针连接，减小了系统的面积。

2.跳频电台的跳频带宽可变。通过修改发射信号带通滤波器模块10和接收信号带通滤波器模块15的带宽，同时通过FPGA电路模块3改变直接数字频率合成器模块8的频率变化范围即可改变跳频带宽。

3.跳频电台的处理增益可调。处理增益是跳频系统的跳频带宽与频道带宽之比，它是综合跳频电台抗干扰能力的一个指标。频道带宽是跳频电台在一个频点时占用的频谱宽度。对于FSK调制来说，其频道带宽△f约为：

△f=|f₂-f₁|+2f_s

其中，f₁、f₂分别为信源传输“0”符号和“1”符号时所对应的调制频率，f_s为信源信号的传输速率。在信源速率f_s固定的情况下，通过FPGA电路模块3改变FSK调制的两个频率值f₁和f₂，即可对频道带宽△f进行调整。由于跳频带宽和频道带宽均可变，因此可以将处理增益调整到用户需要的值。

4.跳频电台的频率分辨率高。直接数字频率合成器模块8的频率分辨率最高可达0.12Hz，因此跳频电台的频率分辨率最高可达到0.12Hz。

附图说明：

图1跳频通信系统原理框图；

图2跳频电台总体结构框图；

图3跳频电台基带模块结构框图；

图4跳频电台射频模块结构框图；

图5FPGA电路模块组成框图；

图6直接数字频率合成器模块结构框图。

具体实施方式

跳频电台可以分下层板和上层板两块电路板实现。下面参照附图具体说明跳频带宽是10MHz，跳频范围是210MHz～220MHz，跳频速率是1000跳每秒以上的数据传输快速跳频电台的实现方法。

图1所示为跳频通信系统原理框图，系统工作模式为半双工模式，通过双工器将接收链路和发送链路连接起来，实现了收发切换。跳频电台总体结构框图如图2所示，基带模块主要功能是进行收发控制和寄存器配置，射频模块主要功能是完成射频信号处理，提供电源等。

图3所示是本发明下层板跳频电台基带模块的结构框图，图4所示是上层板跳频电台射频模块的结构框图。两个电路板通过插针连接。下层板完成的功能包括：电平转换、芯片的寄存器配置、用户数字信号的FSK调制和解调、数模转换、模数转换以及信号幅值变换等功能。上层板主要是模拟信号处理，通过模拟集成芯片以及定制滤波器模块实现，主要功能包括：跳频、解跳频、信号功率放大、滤波以及收发切换等功能。下层板包括：电平转换模块1、串行数据端口2、现场可编程门阵列FPGA电路模块3、数模转换电路模块4、时钟分配电路模块5、模数转换电路模块6、可控增益放大电路模块7；上层板包括：直接数字频率合成器模块8、模拟上变频电路模块9、发射信号带通滤波器模块10、功率放大器模块11、低通滤波器模块12、天线13、电子切换开关模块14、接收信号带通滤波器模块15、低噪声放大器模块16、模拟下变频电路模块17、基带信号带通滤波器模块18。

参照图3，通过一个串行数据端口2与计算机终端进行数据传输。二进制数字信号通过串行数据端口2送入FPGA电路模块3后，在FPGA内部进行FSK调制，调制后的数字信号经过一个高速的数模转换芯片进行数模转换，转换为可以进行模拟上变频的信号1，其中心频率为40MHz。信号1通过插针送往上层板进行上变频和滤波等处理。

直接数字频率合成器模块8通过控制线1与FPGA电路模块3连接，电子切换开关模块14通过控制线2与FPGA连接。FPGA向直接数字频率合成器模块8写入数据可以控制直接数字频率合成器模块8输出相应频率的正弦信号，如果电台需要设置为跳频通信状态，则FPGA按照一组频率集（即跳频图案）依次改变送入直接数字频率合成器模块8的值，此时直接数字频率合成器模块8输出的正弦信号频率就会快速地跳变。为了实现射频频率在210MHz～220MHz范围内变化，通过FPGA电路模块3控制直接数字频率合成器模块8的输出信号频率，其变化范围是170MHz～180MHz。FPGA向电子切换开关模块14写入数据可以改变电子切换开关模块14与低通滤波器模块12和接收信号带通滤波器模块15的连接状态，其功能是实现收发状态的切换。

参照图4，来自下层板的信号1与直接数字频率合成器模块8产生的载波信号在模拟上变频电路模块9进行模拟混频，模拟上变频电路模块9输出端会产生信号1与载波信号的和频与差频，经过发射信号带通滤波器模块10将差频信号滤掉，只保留需要的跳频频率，然后通过功率放大器模块11进行信号功率放大，再经过低通滤波器模块12滤除杂波。本电台中发射信号带通滤波器模块10中心频率是215MHz，带宽10MHz。电台处于发送状态时，电子切换开关模块14与低通滤波器模块12连通，信号即可通过天线13发射出去。

电台处于接收状态时，电子切换开关模块14与接收信号带通滤波器15连通。接收带通滤波器模块15的性能指标参数与发射带通滤波器模块10相同，因此只保留频率在210MHz～220MHz范围内的信号，带外信号功率均受到衰减。接收到的信号经过低噪声放大器模块16进行功率放大，然后与直接数字频率合成器模块8产生的载波信号在模拟下变频电路模块17进行模拟混频。直接数字频率合成器模块8两个通道可以独立进行控制，此时需要根据相应的跳频同步方案使接收电台直接数字频率合成器模块8送往接收链路的载波信号频率值与发送电台直接数字频率合成器模块8送往发射链路的载波信号频率值同步变化，即可完成解跳频。模拟下变频后的信号送往基带带通滤波器模块18进行滤波处理。基带带通滤波器模块18中心频率是40MHz，带宽2MHz。滤波后的信号即信号2通过插针送往下层板进行进一步处理。

参照图3，来自上层板的信号2，首先在可控增益放大电路模块7处进行幅值放大或缩小，以便于模数转换电路模块6对信号进行处理。模数转换电路模块6可将模拟信号转换为12位的数字信号，然后送往FPGA电路模块2进行FSK解调，恢复出原始的数据信息。恢复出的二进制数据信息最后通过串行数据端口2送往计算机终端。至此完成整个工作的过程。

跳频电台的跳频频率在175MHz～230MHz范围内可调，且带宽可根据实际需要配置为5MHz、10MHz以及20MHz等。上述过程中，通过FPGA电路模块3与数模转换电路模块4产生频率为40MHz的信号1，通过FPGA电路模块3修改直接数字频率合成器模块8的寄存器值，产生的载波信号频率值为170MHz～180MHz快速跳变，同时发射信号带通滤波器模块10和接收信号带通滤波器模块15的带宽定制为10MHz，即实现了跳频带宽是10MHz，跳频范围是210MHz～220MHz的跳频通信。通过与此类似的过程，即可将跳频电台的跳频带宽配置为其他所需的频率范围。

跳频电台的处理增益可调：通过FPGA电路模块3修改FSK调制中两个调制频率的差值，同时通过FPGA电路模块3修改直接数字频率合成器模块8的频率范围，改变发射信号带通滤波器模块10和接收信号带通滤波器模块15的带宽。

跳频电台采用FPGA作为系统的控制核心，完成的功能较多，而且FSK调制频率较高，因此，FPGA在选型上要在性能上满足系统指标的要求并留有一定量。图5为FPGA电路模块组成框图，主要包括：配置电路、时钟电路、RS232接口电路、复位开关和控制开关、滤波（去耦）电路、锁相环电路以及射频模块及外设接口电路等。配置电路用来向FPGA写入程序，RS232接口电路用来与计算机进行数据通信，复位开关和控制开关用来对系统进行复位和其他控制操作，滤波（去耦）电路作用是滤除电源纹波，锁相环电路作用是实现系统时钟的分频和倍频。FPGA电路模块3、数模转换电路模块4以及模数转换电路模块6的工作时钟由时钟分配电路模块5提供，这种设计的优点是这三者的工作时钟能够精确地保持同步，很好地完成FSK调制、FSK解调，同时为跳频电台其他软件功能的实现提供了很大的方便，避免了使用FPGA系统时钟的分频或倍频为数模转换电路模块4和模数转换电路模块6提供工作时钟所带来的时钟不同步。

图6为直接数字频率合成器模块结构框图。模块的核心器件为直接数字频率合成器芯片，外接高精度晶振为其提供精准的时钟源。为了给直接数字频率合成器芯片提供稳定的工作电压，来自电平转换模块1的3.3V和1.8V电源信号经过电源滤波电路后与芯片连接。该模块中寄存器配置接口用于对直接数字频率合成器芯片寄存器进行配置，生成具有特定频率、幅值和相位的信号。在整个电台中，通过控制线1来实现对该模块的配置。直接数字频率合成器芯片双通道输出外接200MHz低通滤波电路，以便滤除高频杂散信号，提供比较纯净的本振信号供给跳频电台的其他电路模块。由于直接数字频率合成器芯片频率切换时间小于1μs，所以可以实现每秒1000次以上的频率变化。

整个电台需要外部5V直流供电，通过下层板的电源转换模块，将5V电平转换为5V、3.3V、1.8V、2.5V、1.2V供给各个模块正常工作。

本发明特点是体积小，可编程灵活性大。

最后应当说明的是：以上实施例仅用以说明本发明的技术方案而非对其限制；尽管参照较佳实施例对本发明进行了详细的说明，所属领域的普通技术人员应当理解：依然可以对本发明的具体实施方式进行修改或者对部分技术特征进行等同替换；而不脱离本发明技术方案的精神，其均应涵盖在本发明请求保护的技术方案范围当中。

Claims (5)

1.一种数据传输快速跳频电台，由下层板和上层板组成，二者通过插针式接插件连接，其特征在于：

下层板是跳频电台基带模块，包括电平转换模块（1）、现场可编程门阵列FPGA电路模块（3）、数模转换电路模块（4）、模数转换模块（6）、可控增益放大电路模块（7）；下层板的功能是：电平转换、芯片的寄存器配置、用户数字信号的FSK调制和解调、数模转换、模数转换以及信号幅值变换；

上层板是跳频电台射频模块，包括直接数字频率合成器模块（8）、模拟上变频电路模块（9）和模拟下变频电路模块（17）；上层板的功能是进行模拟信号处理，通过模拟集成芯片实现跳频、解跳频、信号功率放大、滤波以及收发切换；上层板中的直接数字频率合成器模块（8）是构成跳频电台的核心部件，主要功能是为模拟上变频电路模块（9）和模拟下变频电路模块（17）提供本振信号源，输出频率分辨率最高可达0.12Hz；模拟上变频电路模块（9）进行中频信号跳频，模拟下变频电路模块（17）进行射频信号解跳频。

2.根据权利要求1所述的数据传输快速跳频电台，其特征在于：该数据传输快速跳频电台还包括发射信号带通滤波器模块（10）和接收信号带通滤波器模块（15），这两个滤波器模块的带宽根据发射信号带宽不同而定制：

改变发射信号带通滤波器模块（10）和接收信号带通滤波器模块（15）的中心频率和带宽，带宽根据实际需要分别设定为5MHz、10MHz和20MHz；

通过FPGA电路模块（3）配置直接数字频率合成器模块（8）的频率变化范围。

3.根据权利要求1所述的数据传输快速跳频电台，其特征在于：射频频率在175MHz～230MHz范围内，实现如下：

通过FPGA电路模块（3）设置FSK调制信号中心频率是50MHz，通过FPGA电路模块（3）改变写入直接数字频率合成器模块（8）的频率字，输出频率在125MHz～180MHz范围内跳变；

改变发射信号带通滤波器模块（10）和接收信号带通滤波器模块（15）中心频率和带宽。

4.根据权利要求1所述的数据传输快速跳频电台，其特征在于：跳频电台的处理增益可变，实现如下：

通过FPGA电路模块（3）修改FSK调制中两个调制频率的差值；

通过FPGA电路模块（3）修改直接数字频率合成器模块（8）的频率范围；

改变发射信号带通滤波器模块（10）和接收信号带通滤波器模块（15）的带宽。

5.根据权利要求1所述的数据传输快速跳频电台，其特征在于：该跳频电台根据自定协议配置为定频通信模式和快速跳频通信模式：

跳频电台处于定频发射状态时，通过发射电台的FPGA电路模块（3）对直接数字频率合成器模块（8）的寄存器写入配置数据和频率值；

跳频电台处于定频接收状态时，通过接收电台的FPGA电路模块（3）对直接数字频率合成器模块（8）的寄存器写入配置数据和频率值，接收电台和发射电台写入各自直接数字频率合成器模块（8）寄存器的配置数据和频率值保持相同；

跳频电台处于快速跳频发射状态时，通过发射电台的FPGA电路模块（3）按照通信电台事先约定好的频率变化规律快速改变写入直接数字频率合成器模块（8）的频率值；

跳频电台处于快速跳频接收状态时，接收电台的FPGA电路模块（3）写入直接数字频率合成器模块（8）的频率值与发射电台FPGA电路模块（3）写入直接数字频率合成器模块（8）的频率值快速变化的时候保持相同。

Images