CN101820296B - 数据处理终端系统以及使用其的发射和接收方法 - Google Patents

数据处理终端系统以及使用其的发射和接收方法 Download PDF

Info

Publication number
CN101820296B
CN101820296B CN201010165161.8A CN201010165161A CN101820296B CN 101820296 B CN101820296 B CN 101820296B CN 201010165161 A CN201010165161 A CN 201010165161A CN 101820296 B CN101820296 B CN 101820296B
Authority
CN
China
Prior art keywords
signal
processing unit
microprocessor signals
receiving
reception
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CN201010165161.8A
Other languages
English (en)
Other versions
CN101820296A (zh
Inventor
大贺敬之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN101820296A publication Critical patent/CN101820296A/zh
Application granted granted Critical
Publication of CN101820296B publication Critical patent/CN101820296B/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/03—Constructional details, e.g. casings, housings
    • H04B1/036—Cooling arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/0003—Software-defined radio [SDR] systems, i.e. systems wherein components typically implemented in hardware, e.g. filters or modulators/demodulators, are implented using software, e.g. by involving an AD or DA conversion stage such that at least part of the signal processing is performed in the digital domain
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0079—Receiver details

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Transceivers (AREA)
  • Circuits Of Receivers In General (AREA)
  • Transmitters (AREA)
  • Communication Control (AREA)
  • Input Circuits Of Receivers And Coupling Of Receivers And Audio Equipment (AREA)

Abstract

一种信息处理终端系统包括信息处理终端(6)；以及发射和接收单元(5)，其可以附加到信息处理终端上。发射和接收单元(5)将来自网络的接收波信号转换为接收模拟基带信号。发射和接收单元(5)与时钟同步地将接收模拟基带信号转换为接收数字基带信号。信息处理终端(6)与时钟同步地将接收数字基带信号转换为接收数据，并与时钟同步地将发射数据转换为发射数字基带信号。发射和接收单元(5)与时钟同步地将发射数字基带信号转换为发射模拟基带信号。发射和接收单元(5)将发射模拟基带信号转换为发射调制波信号，以输出到网络。

Description

数据处理终端系统以及使用其的发射和接收方法
本申请是2004年3月31日提交的中国专利申请No.200480009256.3的发明名称为“数据处理终端系统以及使用其的发射和接收方法”的分案申请。
技术领域
本发明涉及一种数据处理终端系统，其中组合了作为发射和接收装置的通信装置以及数据处理终端，并涉及一种使用该系统的发射和接收方法。
背景技术
常常使用数据处理终端来连接到网络。据此，近年来已经开发了通过无线方式连接到网络的通信系统。
作为上述通信系统，具体地说，用于通过无线方式连接到网络的通信装置与具有内置微处理器的数据处理终端具有良好的兼容性，并且常常被结合为数据处理终端的一部分。因此，作为无线接口所需的条件，除了一般的通信装置所需的条件之外，还必须满足数据处理终端所需的条件，具体地说，这些条件是小尺寸、低功耗及低发热。另一方面，存在对更高传输容量的需求。
作为第一传统示例中的数据处理终端系统，在日本专利申请早期公开2002-64399中提到了“软件无线装置”。第一传统示例中的数据处理终端系统具有CPU(中央处理单元)、天线控制单元、RF/IF单元、D/A转换器、以及A/D转换器。
在第一传统示例中，CPU用于控制通信功能模块，并且CPU没有安装到数据处理终端系统中，以便执行通用数据处理，这是数据处理终端的最初目的(例如，除了通信之外的处理，例如电子表格处理和字处理)。由于这一原因，在第一传统示例中的数据处理终端系统中，信号处理部分(CPU)通过专用信号线与天线控制单元、RF/IF单元、D/A转换器、A/D转换器等紧密连接起来，所有这些都被配置为不能轻易取出。
然而，因为在没有连接到网络时不使用通信装置的功能，所以希 望数据处理终端系统具有这样的配置：其中能够容易地随意附上以及拆除通信装置，以便在使用数据处理终端系统作为数据处理终端时不失去便携性。
图1示出了使用微波波段正交幅度调制波的数据处理终端系统的配置，作为第二传统示例中的数据处理终端系统。第二传统示例中的数据处理终端系统具有天线51、微波发射和接收单元17、以及微处理器信号处理单元18。天线51与微波发射和接收单元17是发射和接收装置(通信装置)。微处理器信号处理单元18是数据处理终端。
微波发射和接收单元17在接收时解调通过天线51作为调制波接收到的接收RF(射频)信号为接收数据，并且将解调后的接收数据输出到微处理器信号处理单元18。微波发射和接收单元17在发射时将来自微处理器信号处理单元18的发射数据转换为发射RF信号作为调制波，并且通过天线51发射转换后的发射RF信号。
微波发射和接收单元17具有高频处理单元21、以及调制和解调处理单元89。
高频处理单元21在接收时解调通过天线51将接收到的接收RF信号转换为接收IF(中频)信号；并且将转换后的接收IF信号输出到调制和解调处理单元89。高频处理单元21在发射时将来自调整和解调处理单元89的发射IF信号转换为发射RF信号，并且将转换后的发射RF信号通过天线51输出。
调制和解调处理单元89在接收时将来自高频处理单元21的接收IF信号转换为接收数据，并且将转换后的接收数据输出到微处理器信号处理单元18。调制和解调处理单元89在发射时将来自微处理器信号处理单元18的发射数据转换为发射IF信号，并且将转换后的发射IF信号输出到高频处理单元21。
高频处理单元21具有双工器(DUP)52、低噪声放大器(LNA)53、带通滤波器(BPF)54、56、62和62、变频器(CONV)55和61、本地振荡器(OSC)57和58、以及功率放大器(PA)59。
双工器(DUP)52具有接收信号带通滤波器(未示出)和发射信号带通滤波器(未示出)。
本地振荡器(OSC)57和58生成本地振荡信号。
调制和解调处理单元89具有解调器(DEM)70、调制器(MOD)23、以及基带处理单元。基带处理单元具有模数(A/D)转换器24-1和24-2、数模(D/A)转换器25-1和25-2、时钟发生器(CLOCK GEN)27、解码器(DEC)71、编码器(ENC)72、以及微波发射和接收单元接口(I/F)73。
解调器(DEM)70具有载波再现电路(未示出)和接收符号时钟再现电路(未示出)。
微波发射和接收单元接口(I/F)73具有接收数据缓冲电路(未示出)、发射数据缓冲电路(未示出)、标识数据处理电路(未示出)、以及定时调整电路(未示出)。
微处理器信号处理单元18具有时钟发生器(CLOCK GEN)30、微处理器信号处理单元接口(I/F)74、以及作为CPU的微处理器信号处理电路75。
时钟发生器30生成参考时钟，并且将所生成的参考时钟输出到微处理器信号处理单元接口74和微处理器信号处理电路75。微处理器信号处理单元接口74向微波发射和接收单元接口73输出与参考时钟同步的总线时钟信号。
微处理器信号处理单元接口74具有接收数据缓冲电路(未示出)、发射数据缓冲电路(未示出)、以及定时调整电路(未示出)。
微处理器信号处理电路(CPU)75具有微处理器(未示出)、存储器(未示出)、输入和输出单元(未示出)等。在存储器中存储了多个程序(未示出)。
微处理器信号处理电路(CPU)75基于存储器中存储的多个程序中的通用程序(例如，电子表格处理程序和字处理程序)(未示出)执行通用数据处理(除了通信功能之外的处理)。第二传统示例的数据处理终端系统被配置为能够附上以及拆除微波发射和接收单元17。当执行通用数据处理时，不使用微波发射和接收单元17的功能。由于这一原因，用户可以将微波发射和接收单元17与微处理器信号处理单元18分开，并且使用第二传统示例中的数据处理终端系统作为数据处理 终端，其只具有微处理器信号处理单元18的功能。
接着，将描述在第二传统示例中的数据处理终端系统接收信号时的操作。
在双工器(DUP)52的接收信号带通滤波器中，设置接收RF信号的频带。接收信号带通滤波器只提取通过天线51接收到的接收RF信号，并且将所提取的接收RF信号输出到低噪声放大器(LNA)53。在正交幅度调制信号(QAM调制信号)的情形中，接收RF信号是具有载波频率的信号，其是如此生成的：利用同相载波和相位与该同相载波偏离90度的正交载波，对具有符号频率(接收符号频率)的接收模拟基带信号(接收模拟BB信号)进行正交调制。
低噪声放大器(LNA)53将来自双工器(DUP)52的接收RF信号放大到足以让解调器(DEM)70执行信号处理的电平。低噪声放大器(LNA)53然后将放大的接收RF信号通过带通滤波器(BPF)54输出到变频器(CONV)55。从来自低噪声放大器(LNA)53的接收RF信号中去除除了带通滤波器(BPF)54中所设置的载波频带之外的不期望的频率分量。
变频器(CONV)55将通过去除不期望的频率分量所获得的接收RF信号与由本地振荡器(OSC)57生成的本地振荡信号混合，以转换为接收中频信号(接收IF信号)。变频器(CONV)55将转换后的接收IF信号通过带通滤波器(BPF)56输出到调制和解调处理单元89。针对来自变频器(CONV)55的接收IF信号，来选择带通滤波器(BPF)56中所设置的载波频带。
解调器(DEM)70将来自带通滤波器(BPF)56的接收IF信号转换为接收模拟基带信号(接收模拟BB信号)。在QAM调制信号的情形中，解调器(DEM)70再现接收IF信号的载波，并且执行相干检测。也就是说，解调器(DEM)70的载波再现电路从接收IF信号生成(再现)同相载波和正交载波。解调器(DEM)70对QAM调制波(同相载波和正交载波)执行相干检测，以将QAM调制波(同相载波和正交载波)转换为模拟同相分量信号(模拟I信号)和模拟正交分量信号(模拟Q信号)作为接收模拟BB信号，并且将转换后的 模拟I信号和模拟Q信号输出到A/D转换器24-1和24-2。
解调器(DEM)70的接收符号时钟再现电路生成(再现)接收符号时钟，该时钟的频率比接收符号频率大n倍(n是整数)，并且被叠加到接收IF信号上。解调器(DEM)70的接收符号时钟再现电路将所生成(再现)的接收符号时钟输出到A/D转换器24-1和24-2、解码器(DEC)71、以及微波发射和接收单元接口73。
A/D转换器24-1和24-2利用与接收符号时钟同步的采样时钟，对来自解调器(DEM)70的模拟I信号和模拟Q信号执行采样。这样，A/D转换器24-1和24-2生成(转换为)数字同相分量信号(数字I信号)和数字正交分量信号(数字Q信号)作为接收数字基带信号(接收数字BB信号)，并且将所生成(转换)的数字I信号和数字Q信号输出到解码器(DEC)71。数字同相分量信号(数字I信号)和数字正交分量信号(数字Q信号)对应于采样时模拟I信号和模拟Q信号的载波幅度。
解码器(DEC)71对与接收符号时钟同步作为接收数字BB信号的数字I信号和数字Q信号执行纠错过程和解码过程，并且将处理过的数字I信号和数字Q信号输出到微波发射和接收单元接口73。
微波发射和接收单元接口73的标识数据处理电路输入来自解码器(DEC)71的接收数字BB信号；生成接收数据，其中对于该接收数据，已经在射频区域执行了对信号标识数据的去除过程(标识数据去除过程)；并且在接收数据缓冲电路中存储所生成的接收数据。微波发射和接收单元接口73的输入和输出是异步的。由于这一原因，定时调整电路执行定时调整过程，用于调整在接收数据缓冲电路中所存储的接收数据被输出到微处理器信号处理单元18时的定时。微波发射和接收单元接口73与来自微处理器信号处理单元18的总线时钟相同步地将接收数据输出到微处理器信号处理单元18。
微处理器信号处理单元18的微处理器信号处理单元接口74与来自时钟发生器30的参考时钟相同步地在接收数据缓冲电路中存储来自微波发射和接收单元17(微波发射和接收单元接口73)的接收数据。微处理器信号处理单元接口74的输入和输出是异步的。由于这一原 因，定时调整电路执行定时调整过程，用于调整在接收数据缓冲电路中所存储的接收数据被输出到微处理器信号处理电路(CPU)75时的定时。微处理器信号处理单元接口74与来自时钟发生器30的参考时钟相同步地将接收数据输出到微处理器信号处理电路(CPU)75。
微处理器信号处理电路(CPU)75执行存储器中存储的多个程序中的应用程序(例如，电子邮件处理程序)(未示出)。
基于应用程序(例如，电子邮件处理程序)(未示出)，微处理器信号处理电路(CPU)75与来自时钟发生器30的参考时钟相同步地处理来自微处理器信号处理单元接口74的接收数据。
接着，将描述第二传统示例中的数据处理终端系统发射信号时的操作。
微处理器信号处理电路(CPU)75与来自时钟发生器30的参考时钟相同步地将基于应用程序生成的发射数据输出到微处理器信号处理单元接口74。
微处理器信号处理单元接口74与来自时钟发生器30的参考时钟相同步地在发射数据缓冲电路中存储来自微处理器信号处理电路(CPU)75的发射数据。因为微处理器信号处理单元接口74的输入和输出是异步的，所以定时调整电路执行定时调整过程，用于调整在发射数据缓冲电路中所存储的发射数据被输出到微波发射和接收单元17(微波发射和接收单元接口73)时的定时。微处理器信号处理单元接口74与来自时钟发生器30的参考时钟相同步地将发射数据输出到微波发射和接收单元接口73。
时钟发生器27生成具有发射符号频率的发射符号时钟，并且将所生成的发射符号时钟输出到D/A转换器25-1和25-2、编码器(ENC)72、以及微波发射和接收单元接口73。
微波发射和接收单元接口73与来自微处理器信号处理单元接口74的总线时钟相同步地在发射数据缓冲电路中存储来自微处理器信号处理单元18的发射数据。因为微波发射和接收单元接口73的输入和输出是异步的，所以定时调整电路执行定时调整过程，用于调整在发射数据缓冲电路中所存储的发射数据被输出到编码器(ENC)72时 的定时。微波发射和接收单元接口73的标识数据处理电路与来自时钟发生器27的发射符号时钟相同步地在射频区域对发射数据执行信号标识数据添加过程(标识数据添加过程)，并且将处理过的发射数据输出到编码器(ENC)72。
编码器(ENC)72与来自时钟发生器27的发射符号时钟相同步地对来自微波发射和接收单元接口73的发射数据执行用于纠错的冗余数据添加过程以及编码过程。编码器(ENC)72然后生成数字I信号和数字Q信号作为发射数字基带信号(发射数字BB信号)，并且将所生成的数字I信号和数字Q信号输出到D/A转换器25-1和25-2。
D/A转换器25-1和25-2与来自时钟发生器27的发射符号时钟相同步地将数字I信号和数字Q信号转换为模拟I信号和模拟Q信号作为发射模拟基带信号(发射模拟BB信号)，这两个信号示出了载波的幅度。然后，D/A转换器25-1和25-2将转换得到的模拟I信号和模拟Q信号输出到调制器(MOD 23)。
调制器(MOD 23)利用同相载波和正交载波，对作为发射模拟基带信号(发射模拟BB信号)的模拟I信号和模拟Q信号执行正交调制，并且生成发射IF信号。调制器(MOD 23)然后将所生成的发射IF信号通过带通滤波器(BPF)62输出到变频器(CONV)61。此时，发射IF信号被限制到带通滤波器(BPF)62中所设置的载波频带。
变频器(CONV)61将来自带通滤波器(BPF)62的发射IF信号与本地振荡器(OSC)58生成的本地振荡信号混合，并且将混合后的发射IF信号转换为发射RF信号。变频器(CONV)61将转换后的发射RF信号通过带通滤波器(BPF)60输出到功率放大器(PA)59。从来自变频器(CONV)61的发射RF信号中去除除了带通滤波器(BPF)60中所设置的载波频带之外的其他不期望的频率分量。
功率放大器(PA)59将发射功率放大到将发射RF信号发射出去所必需的功率水平，并且将发射RF信号输出到双工器(DUP)52。
在双工器(DUP)52的发射信号带通滤波器中设置发射RF信号的频带。发射信号带通滤波器只提取来自功率放大器(PA)59的发射RF信号，并且将所提取的发射RF信号通过天线51输出到网络。
与时钟发生器30所生成的参考时钟相同步地执行微波发射和接收单元接口73与微处理器信号处理单元接口74之间的数据传输。参考时钟与解调器(DEM)70所生成的接收符号时钟以及时钟发生器27所生成的发射符号时钟相同步。数据传输系统的具体示例例如是外围元件互连总线(PCI总线)、卡总线等。
然而，在第二传统示例的数据处理终端系统中存在如下问题。
在第二传统示例的数据处理终端系统中，在微波发射和接收单元17中的解码器(DEC)71、编码器(ENC)72以及微波发射和接收单元接口73的标识数据处理电路中执行纠错过程、解码/编码过程、标识数据添加/去除过程等。由于这一原因，在第二传统示例的数据处理终端系统中，由于在微波发射和接收单元17中内置了用于在执行这些过程的电路，所以这种数据处理终端系统在尺寸上变得更大。
在第二传统示例的数据处理终端系统中，需要定时调整过程所涉及的接收数据缓冲电路、发射数据缓冲电路以及定时调整电路。因此，在第二传统示例的数据处理终端系统中，由于在微波发射和接收单元17以及微处理器信号处理单元18(微波发射和接收单元接口73以及微处理器信号处理单元接口74)中结合了执行定时调整过程的电路，所以这种数据处理终端系统在尺寸上变得更大。
希望得到能够实现小尺寸的数据处理终端系统。
在第二传统示例的数据处理终端系统中，微波发射和接收单元17结合了解码器(DEC)71、编码器(ENC)72以及微波发射和接收单元接口73的标识数据处理电路。由于这一原因，在第二传统示例的数据处理终端系统中，用于执行这些过程的电路消耗额外的功率。一般来说，功耗正比于信号处理时钟频率(接收符号时钟和发射符号时钟)。因此，如果随着信号容量的增加，微处理器信号处理电路(CPU)75的操作频率变高，则功耗增加。
在第二传统示例的数据处理终端系统中，为了执行定时调整过程，微波发射和接收单元17以及微处理器信号处理单元18(微波发射和接收单元接口73以及微处理器信号处理单元接口74)结合了接收数据缓冲电路、发射数据缓冲电路以及定时调整电路。由于这一原 因，在第二传统示例的数据处理终端系统中，用于执行定时调整过程的电路消耗额外的功率。
希望得到能够实现低功耗的数据处理终端系统。
在第二传统示例的数据处理终端系统中，微波发射和接收单元17结合了解码器(DEC)71、编码器(ENC)72以及微波发射和接收单元接口73的标识数据处理电路。由于这一原因，在第二传统示例的数据处理终端系统中，由于用于执行这些过程的电路，信号发射和接收(输入和输出)所生成的热量大大增加。如果随着信号容量的增加，微处理器信号处理电路(CPU)75的操作频率变高，则除了功耗之外，热量也增加。如果由于传输容量的增加而使信号处理时钟频率更高，则解码器(DEC)71、编码器(ENC)72以及微波发射和接收单元接口73的功耗增加，导致热量增加。
在第二传统示例的数据处理终端系统中，为了执行定时调整过程，微波发射和接收单元17以及微处理器信号处理单元18(微波发射和接收单元接口73以及微处理器信号处理单元接口74)结合了接收数据缓冲电路、发射数据缓冲电路以及定时调整电路。由于这一原因，在第二传统示例的数据处理终端系统中，由于用于执行定时调整过程的电路，发射和接收(输入和输出)所生成的热量大大增加。
希望得到能够实现低发热的数据处理终端系统。
如果微波发射和接收单元17的形状类似于卡，则用于散发由微波发射和接收单元17生成的热量的条件要比普通情况下更严格。因此，用于实现能够完全散发微波发射和接收单元17所生成的热量的配置的制造成本增加。
在第二传统示例的数据处理终端系统中，为了执行定时调整过程，微波发射和接收单元17以及微处理器信号处理单元18(微波发射和接收单元接口73以及微处理器信号处理单元接口74)结合了接收数据缓冲电路、发射数据缓冲电路以及定时调整电路。由于这一原因，在第二传统示例的数据处理终端系统中，为了制造执行定时调整过程的电路，制造成本大大增加。
希望得到能够实现低成本的数据处理终端系统。
在第二传统示例的数据处理终端系统中，存在这样的可能：定时调整过程导致传输延迟以及吞吐量减小。当微波发射和接收单元17(微波发射和接收单元接口73)与微处理器信号处理单元18(微处理器信号处理单元接口74)之间的部分中信号容量增加时，这一问题变得更为明显。
希望得到能够防止吞吐量减小的数据处理终端系统。
结合上述问题，在日本专利申请早期公开(JP-P2001-44882A)中公开了一种软件无线装置。该软件无线装置被配置为具有一个和多个天线、天线控制单元、无线信号处理单元、信号处理单元、以及外部接口单元。处理器分别结合到天线控制单元、无线信号处理单元、以及外部接口单元中。另外，在上述各个单元和信号处理单元之间提供用于传送控制数据的信号接口。该软件无线装置的特征在于具有这样的配置：其中，上述每个单元基于信号接口上的数据，使用所结合的处理器，以软件来控制其自身操作。这里，天线执行无线信号的发射和接收。天线控制单元执行天线发射和接收的切换、天线的方向性控制等。无线信号处理单元在接收时接收来自上述天线控制单元的信号，并且执行这样的信号处理：变频为IF频率或基带、波段限制、以及电平调整A/D转换。无线信号处理单元在发射时，在对所提供的信号执行例如D/A变换波段限制之类的信号处理之后，将所提供的信号变频为RF频率，并且将该信号输出到天线控制单元。信号处理单元在接收时接收由无线信号处理单元数字化的接收信号，并且执行解调信号处理。信号处理单元在发射时具有这样的功能：对通过外部接口单元所提供的信号执行调制信号处理，并将处理后的信号输出到无线信号处理单元。信号处理单元还具有这样的配置：其中，其可以通过所结合的处理器来对上述过程进行控制，并且可以切换处理器操作所必需的软件的至少一部分。外部接口单元在接收时输出由信号处理单元执行了解调信号处理的信号，这样获得与外部接口的匹配。外部接口单元在发射时向信号处理单元进行输出，这样获得与外部装置的接口匹配。
同样，在日本专利申请早期公开(JP-P2000-92142A)中公开了一 种数据传输系统。该数据传输系统的特征在于：具有发射单元，用于发射通过加入利用要被发射的主数据的调制输出的频带之外的子数据来调制的预定变频数据所获得的信号；以及接收单元，用于从发射信号的接收输出中提取上述变频数据，基于所提取的变频数据来控制在接收侧作为变频参考的信号，并且解码上述子数据。
同样，在日本专利申请早期公开(JP-P2001-151553A)中公开了一种信号传输装置。在信号传输装置在发射侧对IF信号执行变频并发射变频后的IF信号。该信号传输装置在接收侧对所接收到的信号执行变频以获得IF信号。在发射侧提供生成导频信号的部分以及将导频信号加到IF信号的部分。在接收侧提供提取上述导频信号的部分以及对上述导频信号执行变频的部分。该信号传输装置的特征在于：通过使用由变频所获得的上述导频信号为本地信号，来执行变频，以获得IF信号。
同样，在日本专利申请早期公开(JP-P2002-64845A)中公开了一种无线基站装置以及一种资源数据校验方法。该无线基站装置的特征在于：具有通信处理部分，其中硬件资源的配置根据所设置的资源数据随意可变；以及基站控制部分，用于以恒定时间间隔，利用预先记录的资源管理数据校验对通信处理部分所设置的硬件资源的资源数据，并且用于根据校验结果改变通信部分的配置。
发明内容
因此，本发明的目的是提供一种具有改进的实用性的信息处理终端系统。
本发明的另一目的是提供一种其中能够实现小型化的信息处理终端系统。
本发明的另一目的是提供一种其中能够实现低功耗的信息处理终端系统。
本发明的另一目的是提供一种其中能够实现低发热的信息处理终端系统。
本发明的另一目的是提供一种其中能够实现低成本的信息处理 终端系统。
本发明的另一目的是提供一种其中能够防止吞吐量降低的信息处理终端系统。
因为，为了达到上述目的，本发明的信息处理终端系统具有信息处理终端以及发射和接收单元，可以向/从信息处理终端附上/拆除发射和接收单元。发射和接收单元具有发射和接收处理部分、解调部分、调制部分、以及基带处理部分。当发射和接收单元被附加到信息处理终端时，发射和接收处理部分向解调部分输出来自网络的接收调制波信号，并且向网络发送来自调制部分的发射调制波信号。解调部分将来自发射和接收处理部分的接收调制波信号转换为接收模拟基带信号。基带处理部分将接收模拟基带信号转换为接收数字信号以输出到信息处理终端，并且将来自信息处理终端的发射数字信号转换为发射模拟基带信号。调制部分将发射模拟基带信号转换为发射调制波信号。基带处理部分和信息处理终端与一时钟同步操作。接收数字信号包含接收数据。发射数字信号包含发射数据。
在上述信息处理终端系统中，基带处理部分将接收模拟基带信号转换为接收数字基带信号作为接收数字信号，以输出到信息处理终端；并且将来自信息处理终端的作为发射数字信号的发射数字基带信号转换为发射模拟基带信号。信息处理终端将来自基带处理部分的接收数字基带信号转换为接收数据，并且将发射数据转换为发射数字基带信号。
在上述信息处理终端系统中，信息处理终端具有接口和控制单元，该控制单元被配置为将通过接口从基带处理部分提供的接收数字基带信号转换为接收数据，并且将发射数据转换为发射数字基带信号以通过接口输出到基带处理部分。解调部分生成某一频率的接收符号时钟并将其输出到基带处理部分、接口以及控制单元作为时钟。
在上述信息处理终端系统中，信息处理终端具有接口和控制单元，该控制单元被配置为将通过接口从基带处理部分提供的接收数字基带信号转换为接收数据，并且将发射数据转换为发射数字基带信号以通过接口输出到基带处理部分。发射和接收单元还包括时钟发生器。 解调部分生成某一频率的接收符号时钟并将其输出到时钟发生器。时钟发生器基于来自解调部分的接收符号时钟，生成第二接收符号时钟，以输出到基带处理部分、接口以及控制单元作为时钟。第二接收符号时钟与接收符号时钟同步，并且第二接收符号时钟的频率不同于接收符号时钟的频率。
在上述信息处理终端系统中，信息处理终端具有接口、控制单元和时钟发生器，其中该控制单元被配置为将通过接口从基带处理部分提供的接收数字基带信号转换为接收数据，并且将发射数据转换为发射数字基带信号以通过接口输出到基带处理部分。解调部分生成某一频率的接收符号时钟并将其输出到基带处理部分、接口以及时钟发生器作为时钟。时钟发生器接收来自解调部分的接收符号时钟作为第一时钟，生成与第一时钟同步的第二时钟并将第二时钟输出到控制单元作为时钟。在没有提供第一时钟时，时钟发生器通过自振荡生成第二时钟以输出到控制单元作为时钟。
在上述信息处理终端系统中，信息处理终端具有接口和控制单元，该控制单元被配置为将通过接口从基带处理部分提供的接收数字基带信号转换为接收数据，并且将发射数据转换为发射数字基带信号以通过接口输出到基带处理部分。发射和接收单元还包括时钟发生器。发射和接收处理部分生成某一频率的参考信号并将其输出到时钟发生器。时钟发生器基于来自发射和接收处理部分的参考信号，再现接收调制波信号的载波以输出到解调部分；并且生成接收符号时钟并将其输出到基带处理部分、接口和控制单元作为时钟。接收符号时钟与参考信号同步。解调部分、基带处理部分、接口和控制单元与接收符号时钟同步操作。
在上述信息处理终端系统中，信息处理终端具有接口和控制单元，该控制单元被配置为将通过接口从基带处理部分提供的接收数字基带信号转换为接收数据，并且将发射数据转换为发射数字基带信号以通过接口输出到基带处理部分。发射和接收单元还包括时钟发生器。时钟发生器通过自振荡生成时钟，并将其输出到基带处理部分、接口和控制单元。
在上述信息处理终端系统中，信息处理终端具有：接口；控制单元，该控制单元被配置为将通过接口从基带处理部分提供的接收数字基带信号转换为接收数据；以及时钟发生器，该时钟发生器被配置为将发射数据转换为发射数字基带信号。时钟发生器通过自振荡生成时钟，以输出到基带处理部分、接口和控制单元。
在上述信息处理终端系统中，基带处理部分将接收模拟基带信号转换为接收数据作为接收数字信号，以输出到信息处理终端；并且将来自信息处理终端的作为发射数字信号的发射数据转换为发射模拟基带信号。
在上述信息处理终端系统中，信息处理终端具有接口和控制单元，该控制单元被配置为通过接口接收来自基带处理部分的接收数据，并且将发射数据通过接口输出到基带处理部分。解调部分生成某一频率的接收符号时钟并将其输出到基带处理部分、接口以及控制单元作为时钟。
在上述信息处理终端系统中，信息处理终端具有接口和控制单元，该控制单元被配置为通过接口接收来自基带处理部分的接收数据，并且将发射数据通过接口输出到基带处理部分。发射和接收单元还包括时钟发生器。解调部分生成某一频率的接收符号时钟并将其输出到时钟发生器。时钟发生器基于来自解调部分的接收符号时钟，生成第二接收符号时钟，以输出到基带处理部分、接口以及控制单元作为时钟。第二接收符号时钟与接收符号时钟同步，并且第二接收符号时钟的频率不同于接收符号时钟的频率。
在上述信息处理终端系统中，信息处理终端具有接口、控制单元和时钟发生器，其中该控制单元被配置为通过接口接收来自基带处理部分的接收数据，并且将发射数据通过接口输出到基带处理部分。解调部分生成某一频率的接收符号时钟并将其输出到基带处理部分、接口以及时钟发生器作为时钟。时钟发生器接收来自解调部分的接收符号时钟作为第一时钟，生成与第一时钟同步的第二时钟并将第二时钟输出到控制单元作为时钟。在没有接收到第一时钟时，时钟发生器通过自振荡生成第二时钟以输出到控制单元作为时钟。
在上述信息处理终端系统中，信息处理终端具有接口和控制单元，该控制单元被配置为通过接口接收来自基带处理部分的接收数据，并且将发射数据通过接口输出到基带处理部分。发射和接收单元还包括时钟发生器。发射和接收处理部分生成某一频率的参考信号并将其输出到时钟发生器。时钟发生器基于来自发射和接收处理部分的参考信号，再现接收调制波信号的载波以输出到解调部分，并且生成接收符号时钟并将其输出到基带处理部分、接口和控制单元作为时钟。接收符号时钟与参考信号同步。解调部分、基带处理部分、接口和控制单元与接收符号时钟同步操作。
在上述信息处理终端系统中，信息处理终端具有接口和控制单元，该控制单元被配置为通过接口接收来自基带处理部分的接收数据，并且将发射数据通过接口输出到基带处理部分。发射和接收单元还包括时钟发生器。时钟发生器通过自振荡生成时钟，以输出到述基带处理部分、接口和控制单元。
在上述信息处理终端系统中，信息处理终端具有接口和控制单元，该控制单元被配置为通过接口接收来自基带处理部分的接收数据，并且将发射数据通过接口输出到基带处理部分。发射和接收单元还包括时钟发生器。时钟发生器通过自振荡生成时钟，以输出到基带处理部分、接口和控制单元。
为了达到上述目的，本发明的信息处理终端系统包括信息处理终端以及发射和接收单元，可以向/从信息处理终端附上/拆除发射和接收单元。发射和接收单元包括发射和接收处理部分、解调部分、调制部分、以及基带处理部分。当发射和接收单元被附加到信息处理终端时，发射和接收处理部分向解调部分输出来自网络的接收调制波信号，并且向网络发送来自调制部分的发射调制波信号。解调部分将来自发射和接收处理部分的接收调制波信号转换为接收模拟基带信号。基带处理部分将接收模拟基带信号转换为接收数字信号，并且将来自信息处理终端的发射数字基带信号转换为发射模拟基带信号。调制部分将发射模拟基带信号转换为发射调制波信号。信息处理终端将来自基带处理部分的接收数字基带信号转换为接收数据，并且将发射数据转换 为发射数字基带信号。
为了达到上述目的，本发明的信息处理终端的发射和接收方法是附加到可拆除的发射和接收单元的信息处理终端的发射和接收方法。该发射和接收方法包括：(a)在发射和接收单元中，解调来自网络的接收调制波信号以转换为接收模拟基带信号；(b)在发射和接收单元中，与时钟相同步地将接收模拟基带信号转换为包含接收数据的接收数字信号；(c)在信息处理终端中，与时钟相同步地接收接收数字信号；(d)在信息处理终端中，与时钟相同步地发送包含发射数据的发射数字信号；(e)在发射和接收单元中，与时钟相同步地将发射数字信号转换为发射模拟基带信号；(f)在发射和接收单元中，与时钟相同步地将发射模拟基带信号转换为发射调制波信号；以及(g)在发射和接收单元中，将转换后的发射调制波信号发送到网络。
在上述信息处理终端的发射和接收方法中，(b)步骤包括(b1)在发射和接收单元中，将接收模拟基带信号转换为接收数字基带信号作为接收数字信号。(c)步骤包括(c1)在信息处理终端中，将接收数字基带信号转换为接收数据。(d)步骤包括(d1)在信息处理终端中，将发射数据转换为发射数字基带信号作为发射数字信号。(e)步骤包括(e1)在发射和接收单元中，将发射数字基带信号转换为发射模拟基带信号。
在上述信息处理终端的发射和接收方法中，(b)步骤包括(b2)在发射和接收单元中，将接收模拟基带信号转换为接收数据作为接收数字信号。(c)步骤包括(c2)在信息处理终端中，接收接收数据。(d)步骤包括(d2)在信息处理终端中，向发射和接收单元输出发射数据作为发射数字信号。(e)步骤包括(e2)在发射和接收单元中，将发射数据转换为发射模拟基带信号。
为了达到上述目的，本发明的信息处理终端的发射和接收方法是附加了可拆除的发射和接收单元的信息处理终端的发射和接收方法。该信息处理终端的发射和接收方法包括：(h)在发射和接收单元中，解调来自网络的接收调制波信号，以转换为接收模拟基带信号；(i)在发射和接收单元中，将接收模拟基带信号转换为接收数字基带信号； (j)在信息处理终端中，将接收数字基带信号转换为接收数据；(k)在信息处理终端中，将发射数据转换为发射数字基带信号；(l)在发射和接收单元中，将发射数字基带信号转换为发射模拟基带信号；(m)在发射和接收单元中，将发射模拟基带信号转换为发射调制波信号；以及(n)在发射和接收单元中，将发射调制波信号发送到网络。
为了达到上述目的，本发明的发射和接收单元被用于由信息处理终端以及该发射和接收单元组成的信息处理终端系统，其中可以向/从信息处理终端附上/拆除发射和接收单元。该发射和接收单元具有发射和接收处理部分、解调部分、调制部分、以及基带处理部分。当发射和接收单元被附加到信息处理终端时，发射和接收处理部分向解调部分输出来自网络的接收调制波信号，并且向网络发送来自调制部分的发射调制波信号。解调部分将来自发射和接收处理部分的接收调制波信号转换为接收模拟基带信号。基带处理部分将接收模拟基带信号转换为接收数字信号以输出到信息处理终端，并且将来自信息处理终端的发射数字信号转换为发射模拟基带信号。调制部分将发射模拟基带信号转换为发射调制波信号。基带处理部分和信息处理终端与一时钟同步操作。接收数字信号包含接收数据，并且发射数字信号包含发射数据。
在上述发射和接收单元中，基带处理部分将接收模拟基带信号转换为接收数字基带信号作为接收数字信号，以输出到信息处理终端；并且将来自信息处理终端的作为发射数字信号的发射数字基带信号转换为发射模拟基带信号。信息处理终端将来自基带处理部分的接收数字基带信号转换为接收数据，并且将发射数据转换为发射数字基带信号。
在上述发射和接收单元中，基带处理部分将接收模拟基带信号转换为接收数据作为接收数字信号，以输出到信息处理终端；并且将来自信息处理终端的作为发射数字信号的发射数据转换为发射模拟基带信号。
为了达到上述目的，本发明的信息处理终端被用于由信息处理终端以及发射和接收单元组成的信息处理终端系统，其中可以向/从信息 处理终端附上/拆除发射和接收单元。该发射和接收单元具有发射和接收处理部分、解调部分、调制部分、以及基带处理部分。当发射和接收单元被附加到信息处理终端时，发射和接收处理部分向解调部分输出来自网络的接收调制波信号，并且向网络发送来自调制部分的发射调制波信号。解调部分将来自发射和接收处理部分的接收调制波信号转换为接收模拟基带信号。基带处理部分将接收模拟基带信号转换为接收数字信号以输出到信息处理终端，并且将来自信息处理终端的发射数字信号转换为发射模拟基带信号。调制部分将发射模拟基带信号转换为发射调制波信号。基带处理部分和信息处理终端与时钟同步操作。接收数字信号包含接收数据，并且发射数字信号包含发射数据。
在上述信息处理终端中，基带处理部分将接收模拟基带信号转换为接收数字基带信号作为接收数字信号，以输出到信息处理终端；并且将来自信息处理终端的作为发射数字信号的发射数字基带信号转换为发射模拟基带信号。信息处理终端将来自基带处理部分的接收数字基带信号转换为接收数据，并且将发射数据转换为发射数字基带信号。
在上述信息处理终端中，基带处理部分将接收模拟基带信号转换为接收数据作为接收数字信号，以输出到信息处理终端；并且将来自信息处理终端的作为发射数字信号的发射数据转换为发射模拟基带信号。
为了达到上述目的，本发明的发射和接收单元被用于由信息处理终端以及该发射和接收单元组成的信息处理终端系统，其中可以向/从信息处理终端附上/拆除发射和接收单元。该发射和接收单元具有发射和接收处理部分、解调部分、调制部分、以及基带处理部分。当发射和接收单元被附加到信息处理终端时，发射和接收处理部分向解调部分输出来自网络的接收调制波信号，并且向网络发送来自调制部分的发射调制波信号。解调部分将来自发射和接收处理部分的接收调制波信号转换为接收模拟基带信号。基带处理部分将接收模拟基带信号转换为接收数字基带信号，并且将来自信息处理终端的发射数字基带信号转换为发射模拟基带信号。调制部分将发射模拟基带信号转换为发射调制波信号。
为了达到上述目的，本发明的信息处理终端被用于由信息处理终端以及发射和接收单元组成的信息处理终端系统，其中可以向/从信息处理终端附上/拆除发射和接收单元。该发射和接收单元具有发射和接收处理部分、解调部分、调制部分、以及基带处理部分。当发射和接收单元被附加到信息处理终端时，发射和接收处理部分向解调部分输出来自网络的接收调制波信号，并且向网络发送来自调制部分的发射调制波信号。解调部分将来自发射和接收处理部分的接收调制波信号转换为接收模拟基带信号。基带处理部分将接收模拟基带信号转换为接收数字基带信号，并且将来自信息处理终端的发射数字基带信号转换为发射模拟基带信号。调制部分将发射模拟基带信号转换为发射调制波信号。信息处理终端将来自基带处理部分的接收数字基带信号转换为接收数据，并且将发射数据转换为发射数字基带信号。
附图说明
图1示出了第二传统示例的信息处理终端系统的配置；
图2示出了根据本发明第一实施例的信息处理终端系统的配置；
图3示出了根据本发明第二实施例的信息处理终端系统的配置；
图4示出了根据本发明第三实施例的信息处理终端系统的配置；
图5示出了根据本发明第四实施例的信息处理终端系统的配置；
图6示出了根据本发明第五实施例的信息处理终端系统的配置；
图7示出了根据本发明第六实施例的信息处理终端系统的配置；
图8示出了根据本发明第七实施例的信息处理终端系统的配置；
图9示出了根据本发明第八实施例的信息处理终端系统的配置；
图10示出了根据本发明第一实施例的信息处理终端系统的修改；
图11示出了根据本发明第二实施例的信息处理终端系统的修改；
图12示出了根据本发明第三实施例的信息处理终端系统的修改；
图13示出了根据本发明第四实施例的信息处理终端系统的修改；
图14示出了根据本发明第五实施例的信息处理终端系统的修改；
图15示出了根据本发明第六实施例的信息处理终端系统的修改；
图16示出了根据本发明第七实施例的信息处理终端系统的修改；
图17示出了根据本发明第八实施例的信息处理终端系统的修改；
图18示出了其中根据第四实施例的信息处理终端系统应用于根据第二实施例的信息处理终端系统中的信息处理终端系统的配置；
图19示出了其中根据第五实施例的信息处理终端系统应用于根据第二实施例的信息处理终端系统中的信息处理终端系统的配置；
图20示出了其中根据第六实施例的信息处理终端系统应用于根据第二实施例的信息处理终端系统中的信息处理终端系统的配置；
图21示出了其中根据第七实施例的信息处理终端系统应用于根据第二实施例的信息处理终端系统中的信息处理终端系统的配置；
图22示出了其中根据第八实施例的信息处理终端系统应用于根据第二实施例的信息处理终端系统中的信息处理终端系统的配置；
图23示出了根据本发明第四实施例的信息处理终端系统的修改；
图24示出了根据本发明第五实施例的信息处理终端系统的修改；
图25示出了根据本发明第六实施例的信息处理终端系统的修改；
图26示出了根据本发明第七实施例的信息处理终端系统的修改；
图27示出了根据本发明第八实施例的信息处理终端系统的修改；
具体实施方式
后文将参考附图详细描述根据本发明的数据处理终端系统。
【第一实施例】
图2示出了使用微波波段正交幅度调制波的数据处理终端系统的配置，作为根据本发明第一实施例的数据处理终端系统。在第一实施例的数据处理终端系统中，实现了尺寸、发热以及成本的减小，并且改进了实用性(便携性、经济效率)。
第一实施例的数据处理终端系统具有连接到网络的天线51、微波发射和接收单元1、以及微处理器信号处理单元2。天线51与微波发射和接收单元1是发射和接收装置(通信装置)。微处理器信号处理单元2是数据处理终端。PDA(个人数字助理)和便携式计算机是该数据处理终端的示例。
微波发射和接收单元1在接收时解调通过天线51作为调制波接 收到的接收高频信号(接收RF信号)，为接收数字基带信号(接收数字BB信号)，并且将转换后的接收数字基带信号输出到微处理器信号处理单元2。微波发射和接收单元1在发射时将来自微处理器信号处理单元2的发射数字基带信号(发射数字BB信号)转换为发射高频信号(发射RF信号)作为调制波，并且通过天线51发射转换后的发射射频信号。
微波发射和接收单元1具有高频处理单元21、以及调制和解调处理单元81。高频处理单元21与第二传统示例中的高频处理单元21相同(见图1)。
高频处理单元21在接收时将通过天线51接收到的接收RF信号转换为接收中频信号(接收IF信号)；并且将转换后的接收IF信号输出到调制和解调处理单元81。高频处理单元21在发射时将来自调整和解调处理单元81的发射IF信号转换为发射RF信号，并且将转换后的发射RF信号通过天线51输出。
调制和解调处理单元81在接收时将来自高频处理单元21的作为接收调制波信号的接收IF信号转换为接收数字BB信号，并且将转换后的接收数字BB信号输出到微处理器信号处理单元2。调制和解调处理单元81在发射时将来自微处理器信号处理单元2的发射数字BB信号转换为发射IF信号作为发射调制波信号，并且将转换后的发射IF信号输出到高频处理单元21。
高频处理单元21具有双工器(DUP)52、低噪声放大器(LNA)53、带通滤波器(BPF)54、56、60和62、变频器(CONV)55和61、本地振荡器(OSC)57和58、以及功率放大器(PA)59。
双工器(DUP)52具有接收信号带通滤波器(未示出)和发射信号带通滤波器(未示出)。
调制和解调处理单元81具有解调器(DEM)22、调制器(MOD)23、以及基带处理单元。基带处理单元具有模数(A/D)转换器24-1和24-2、数模(D/A)转换器25-1和25-2、时钟发生器(CLOCK GEN)27、以及微波发射和接收单元接口(I/F)28。
解调器(DEM)22具有载波再现电路(未示出)和接收符号时 钟再现电路(未示出)。
微波发射和接收单元接口(I/F)28具有接收数据缓冲电路(未示出)、发射数据缓冲电路(未示出)、转换电路(未示出)、以及定时调整电路(未示出)。
微处理器信号处理单元2具有时钟发生器(CLOCK GEN)30、微处理器信号处理单元接口(I/F)29、以及作为CPU(中央处理单元)的微处理器信号处理电路26。
时钟发生器30生成参考时钟，并且将所生成的参考时钟输出到微处理器信号处理单元接口29和微处理器信号处理电路(CPU)26。
微处理器信号处理单元接口29生成与参考时钟同步的总线时钟信号，并且与参考时钟同步地将所生成的总线时钟信号输出到微波发射和接收单元接口28。微处理器信号处理单元接口29具有接收数据缓冲电路(未示出)、发射数据缓冲电路(未示出)、转换电路(未示出)、以及定时调整电路(未示出)。
微处理器信号处理电路(CPU)26具有微处理器(未示出)、存储器(未示出)、输入和输出单元(未示出)等。在存储器中存储了多个程序(未示出)。
第一实施例的数据处理终端系统具有这样的配置：其中，能够向/从微处理器信号处理单元2中附上/拆除微波发射和接收单元1。即使在微波发射和接收单元1与微处理器信号处理单元2分离时，微处理器信号处理电路(CPU)26也能与来自时钟发生器30的参考时钟相同步地执行存储器中存储的多个程序中的通用程序(例如，电子表格处理程序和字处理)(未示出)。这样，微处理器信号处理电路(CPU)26不用使用微波发射和接收功能就能执行通用数据处理(其中，只使用数据处理终端的功能)。换言之，用户可以使用第一实施例的数据处理终端系统作为只具有微处理器信号处理单元2的功能的数据处理终端。
首先，将描述高频处理单元21。
在双工器(DUP)52的接收信号带通滤波器中，设置接收RF信号的频带。接收信号带通滤波器只提取通过天线51接收到的接收RF 信号，并且将所提取的接收RF信号输出到低噪声放大器(LNA)53。在正交幅度调制信号(QAM调制信号)的情形中，接收RF信号是具有载波频率的信号，其是如此生成的：利用同相载波和相位与该同相载波偏离90度的正交载波，对具有符号频率(接收符号频率)的接收数字BB信号进行正交调制。
在双工器(DUP)52的发射信号带通滤波器中设置发射RF信号的频带。发射信号带通滤波器只提取来自功率放大器(PA)59的发射RF信号，并且将所提取的发射RF信号通过天线51发送到网络。
低噪声放大器(LNA)53将来自双工器(DUP)52的接收RF信号放大到足以让解调器(DEM)22执行信号处理的电平，并且将放大的接收RF信号通过带通滤波器(BPF)54输出到变频器(CONV)55。从来自低噪声放大器(LNA)53的接收RF信号中去除除了带通滤波器(BPF)54中所设置的载波频带之外的不期望的频率分量。
本地振荡器(OSC)57生成本地振荡信号。
变频器(CONV)55将其中去除了不期望的频率分量的接收RF信号与由本地振荡器(OSC)57生成的本地振荡信号混合，以将混合后的信号转换为接收IF信号，并将转换后的接收IF信号通过带通滤波器(BPF)56输出到调制和解调处理单元81。针对来自变频器(CONV)55的接收IF信号，来选择带通滤波器(BPF)56中所设置的载波频带。
来自调制和解调处理单元81的发射IF信号通过带通滤波器(BPF)62输出到变频器(CONV)61。针对所输出的发射IF信号来选择带通滤波器(BPF)62中设置的载波频带。
本地振荡器(OSC)58生成本地振荡信号。
变频器(CONV)61将来自带通滤波器(BPF)62的发射IF信号与本地振荡器(OSC)58生成的本地振荡信号混合，以将混合后的信号转换为发射RF信号，并且将转换后的发射RF信号通过带通滤波器(BPF)60输出到功率放大器(PA)59。从来自变频器(CONV)61的发射RF信号中去除除了带通滤波器(BPF)60中所设置的载波频带之外的其他不期望的频率分量。
功率放大器(PA)59将发射RF信号放大到将发射RF信号发射出去所必需的功率水平，并且将放大后的发射RF信号输出到双工器(DUP)52。
接着，将描述调制和解调处理单元81。
解调器(DEM)22将来自带通滤波器(BPF)56的接收IF信号转换为接收模拟基带信号。在QAM调制信号的情形中，解调器(DEM)22再现接收IF信号的载波，并且执行相干检测。
也就是说，解调器(DEM)22的载波再现电路从接收IF信号再现同相载波和正交载波。通过使用所生成(再现)的同相载波和正交载波，解调器(DEM)22对QAM调制波(同相载波和正交载波)执行相干检测，以将经历过相干检测的QAM调制波转换为接收模拟BB信号，即，模拟同相分量信号(模拟I信号)和模拟正交分量信号(模拟Q信号)。解调器(DEM)22然后将转换后的接收模拟BB信号输出到A/D转换器24-1和24-2。
解调器(DEM)22的接收符号时钟再现电路生成(再现)接收符号时钟，该时钟的频率是叠加在接收模拟BB信号上的接收符号的频率的n倍(n是整数)，并且将所生成(再现)的接收符号时钟输出到A/D转换器24-1和24-2、以及微波发射和接收单元接口28。
A/D转换器24-1和24-2以与接收符号时钟同步的采样时钟，对来自解调器(DEM)22的模拟I信号和模拟Q信号执行采样。A/D转换器24-1和24-2然后生成(转换为)与采样时模拟I信号和模拟Q信号所表现出的载波幅度相对应的数字同相分量信号(数字I信号)和数字正交分量信号(数字Q信号)作为接收数字基带信号(接收数字BB信号)，并且将所生成(转换)的数字I信号和数字Q信号输出到微波发射和接收单元接口28。
当接收符号频率是10MHz并且接收符号时钟的频率是接收符号频率的4倍时(n＝4，四倍过采样)，采样时钟是40MHz。当A/D转换器24-1和24-2满量程是8位时，假设存在数字I信号和数字Q信号两个通道，接收数字BB信号(数字I信号和数字Q信号)的带宽是每秒80M字节。
时钟发生器27具有生成发射符号频率的发射符号时钟，并且将所生成的发射符号时钟输出到D/A转换器25-1和25-2、以及微波发射和接收单元接口28。
微波发射和接收单元接口28的转换电路对接收数字BB信号(数字I信号和数字Q信号)和发射数字BB信号(数字I信号和数字Q信号)执行信号电平转换过程和并行位转换过程。信号电平转换过程用于转换每个输入和输出的电流、电压等的数值。并行位转换过程用于在输入和输出的数据位宽不同时考虑到传输效率而对数据进行混合和分离。例如，当接收数字BB信号以两个8位为单位提供给微波发射和接收单元接口28时，即每个接收符号时钟16位，如果微波发射和接收单元接口28与微处理器信号处理单元接口29之间的数据位宽是32位，则通过将两个接收符号时钟内的接收数字BB信号混合，就只需要一次传输。
微波发射和接收单元接口28的转换电路在接收时与来自解调器(DEM)22的接收符号时钟相同步地对来自A/D转换器24-1和24-2的接收数字BB信号(数字I信号和数字Q信号)执行并行位转换过程，并且与接收符号时钟同步地将处理过的接收数字BB数字信号存储在接收数据缓冲电路中。转换电路对存储在接收数据缓冲电路中的接收数字BB信号(数字I信号和数字Q信号)执行信号电平转换处理。微波发射和接收单元接口28的输入和输出是异步的。由于这一原因，定时调整电路执行定时调整过程，用于调整在接收数据缓冲电路中所存储的接收数字BB信号(数字I信号和数字Q信号)被输出到微处理器信号处理单元2时的定时。微波发射和接收单元接口28与来自微处理器信号处理单元2的总线时钟相同步，并且将接收数字BB信号(数字I信号和数字Q信号)输出到微处理器信号处理单元2。
与接收符号时钟相同步，接收数字BB信号被周期性地提供给微波发射和接收单元接口28，并且与接收符号时钟同步地存储在接收数据缓冲电路中。因为数据缓冲电路具有有限容量，所以当溢出发生时存在数据丢失的问题。为了防止这种情况，在定时调整过程时，微处理器信号处理单元2的微处理器信号处理电路(CPU)26在预定定时 处监视微波发射和接收单元接口28的接收数据缓冲电路中存储的数据(表示接收数字BB信号的数据)量。在出现溢出之前，微处理器信号处理单元2的微处理器信号处理电路(CPU)26指示存储的数据(表示接收数字BB信号的数据)通过微处理器信号处理单元接口29输出到微处理器信号处理电路(CPU)26。
溢出检测电路(未示出)和中断电路(未示出)还可以被结合在微波发射和接收单元接口28的接收数据缓冲电路中。这种情形中，在定时调整过程中，溢出检测电路监视接收数据缓冲电路中存储的数据(接收数字BB信号)量。当该数量可能超过参考水平以致发生溢出时，溢出检测电路从中断电路通过微处理器信号处理单元接口29向微处理器信号处理电路(CPU)26输出中断信号，以提示读出接收数据缓冲电路中存储的数据(表示接收数字BB信号的数据)。
微波发射和接收单元接口28的转换电路在发射时与来自微处理器信号处理单元2的总线时钟相同步地对来自微处理器信号处理单元2的作为发射数字BB信号的数字I信号和数字Q信号执行并行位转换过程，并且与总线时钟相同步地将处理过的数字I信号和数字Q信号存储在发射数据缓冲电路中。转换电路对发射数据缓冲电路中存储的发射数字BB信号(数字I信号和数字Q信号)执行信号电平转换过程。微波发射和接收单元接口28的输入和输出是异步的。由于这一原因，定时调整电路执行定时调整过程，以调整在发射数据缓冲电路中所存储的发射数字BB信号(数字I信号和数字Q信号)被输出到D/A转换器25-1和25-2时的定时。微波发射和接收单元接口28与来自时钟发生器27的发射符号时钟相同步地将发射数字BB信号(数字I信号和数字Q信号)输出到D/A转换器25-1和25-2。
发射数字BB信号(数字I信号和数字Q信号)被存储在微波发射和接收单元接口28的发射数据缓冲电路中，并且与发射符号时钟相同步地被周期性输出。如果发射数据缓冲电路中存储的数据(表示发射数字BB信号的数据)变为空，则不能执行数据输出。为了防止这种情况，在定时调整过程中，微处理器信号处理电路(CPU)26在预定定时处监视微波发射和接收单元接口28的发射数据缓冲电路中存 储的数据(表示发射数字BB信号的数据)量，并且在发射数据缓冲电路中存储的数据变空之前对发射数据缓冲电路进行写入或输出数据(表示发射数字BB信号的数据)。
数据缺乏检测电路(未示出)和中断电路(未示出)还可以被结合在微波发射和接收单元接口28的发射数据缓冲电路中。这种情形中，在定时调整过程中，数据缺乏检测电路监视发射数据缓冲电路中存储的数据(发射数字BB信号)量。当这一数量可能减小到低于参考水平以至于变空时，数据缺乏检测电路从中断电路通过微处理器信号处理单元接口29向微处理器信号处理电路(CPU)26输出中断信号，以提示写入数据(向发射数据缓冲电路输出数据)。
D/A转换器25-1和25-2与来自时钟发生器27的发射符号时钟相同步地将数字I信号和数字Q信号转换为模拟I信号和模拟Q信号作为发射模拟基带信号(发射模拟BB信号)，这两个信号示出了载波的幅度，并且将转换得到的模拟I信号和模拟Q信号输出到调制器(MOD)23。
当D/A转换器25-1和25-2的满量程是8位且发射符号时钟是10MHz时，以每秒20M字节的信号带宽来从微波发射和接收单元接口28向D/A转换器25-1和25-2输出数字I信号和数字Q信号，并且它们被转换为发射模拟BB信号。
调制器(MOD 23)利用同相载波和正交载波，对作为发射模拟基带信号(发射模拟BB信号)的模拟I信号和模拟Q信号执行正交调制，以生成发射中频信号(发射IF信号)，并且将所生成的发射IF信号通过带通滤波器(BPF)62输出到变频器(CONV)61。
接着，将描述微处理器信号处理单元2。
微处理器信号处理单元接口29中的接收数据缓冲电路、发射数据缓冲电路、转换电路、以及定时调整电路的功能与微波发射和接收单元接口28中的接收数据缓冲电路、发射数据缓冲电路、转换电路、以及定时调整电路的功能相同。
微处理器信号处理单元接口29的转换电路在接收时与来自时钟发生器30的参考时钟相同步地对来自微波发射和接收单元1(的微波 发射和接收单元接口28)的接收数字BB信号(数字I信号和数字Q信号)执行并行位转换过程，并且与参考时钟相同步地将处理过的接收数字BB数字信号存储在接收数据缓冲电路中。转换电路对接收数据缓冲电路中存储的接收数字BB信号(数字I信号和数字Q信号)执行信号电平转换过程。定时调整电路执定时调整过程，以调整在接收数据缓冲电路中所存储的接收数字BB信号(数字I信号和数字Q信号)被输出到微处理器信号处理电路(CPU)26时的定时。微处理器信号处理单元接口29与来自时钟发生器30的参考时钟相同步地将接收数字BB信号(数字I信号和数字Q信号)输出到微处理器信号处理电路(CPU)26。
微处理器信号处理单元接口29的转换电路在发射时与来自时钟发生器30的参考时钟相同步地对来自微处理器信号处理电路(CPU)26的发射数字BB信号(数字I信号和数字Q信号)执行并行位转换过程，并且与参考时钟相同步地将处理过的发射数字BB信号存储在发射数据缓冲电路中。转换电路对发射数据缓冲电路中存储的发射数字BB信号(数字I信号和数字Q信号)执行信号电平转换过程。定时调整电路执行定时调整过程，以调整在发射数据缓冲电路中所存储的发射数字BB信号(数字I信号和数字Q信号)被输出到微波发射和接收单元1(的微波发射和接收单元接口28)时的定时。微处理器信号处理单元接口29与来自时钟发生器30的参考时钟相同步地将发射数字BB信号(数字I信号和数字Q信号)输出到微波发射和接收单元接口28。
微处理器信号处理电路(CPU)26执行存储器中存储的多个程序中的通信处理程序(未示出)。通信处理程序具有：用于执行纠错过程的软件算法；加入用于纠错的冗余数据的过程；编码和解码的过程；在射频区域加入信号标识数据的过程(标识数据添加过程)；在射频区域去除信号标识数据的过程(标识数据去除过程)；傅立叶变换；反傅立叶变换；以及数字波形整形处理。
微处理器信号处理电路(CPU)26在接收时基于通信处理程序，与来自时钟发生器30的参考时钟相同步地对来自微处理器信号处理 单元接口29的接收数字BB信号(数字I信号和数字Q信号)执行纠错过程、解码过程、标识数据去除过程、傅立叶变换、以及数字波形整形处理，以生成接收数据。微处理器信号处理电路(CPU)26还根据应用程序(例如，电子邮件处理程序)对接收数据进行处理。
微处理器信号处理电路(CPU)26在发射时基于应用程序(例如，电子邮件处理程序)生成发射数据。微处理器信号处理电路(CPU)26基于通信处理程序，与来自时钟发生器30的参考时钟相同步地对发射数据执行用于纠错的冗余数据添加过程、编码过程、标识数据添加过程、反傅立叶变换、以及数字波形整形处理，以生成发射数字BB信号(数字I信号和数字Q信号)，并且与参考时钟相同步地将所生成的发射数字BB信号输出到微处理器信号处理单元接口29。
近年来的微处理器结合了数字信号处理器。通过数字信号处理器，可以以比第二传统示例中的微处理器更高的速度来执行操作。除了具有上述功能的微处理器之外，数字信号处理器可以被安装在微处理器信号处理电路(CPU)26中。
微处理器信号处理电路(CPU)26对接收数字BB信号执行纠错过程和解码过程的功能等同于传统数据处理终端系统的解码器(DEC)71的功能。这被称作DEC功能。利用DEC功能，可以通过(通过监视数据)监视纠错数量来获取射频区域中的条件数据。通过使用该数据，还可以将目的地侧的发射功率控制为最优值，并且在多种纠错方法和多种编码方法中自动选择最优纠错方法和最优编码方法。
在传统的数据处理终端系统中，DEC功能(解码器(DEC)71)被提供给微波发射和接收单元1。因此，需要一种用于从微波发射和接收单元1向微处理器信号处理单元18中的微处理器信号处理电路(CPU)75发送上述监视数据的机制(传送机制)。
在第一实施例的数据处理终端系统中，因为在微处理器信号处理单元2中微处理器信号处理电路(CPU)26具有DEC功能，所以上述传送机制不是必需的。这样，通过仅执行通信处理程序(软件算法)，微处理器信号处理电路(CPU)26就能够从监视数据中获取射频区域中的条件数据，并且发出切换到最优通信方法的指令。因此，在第一 实施例的数据处理终端系统中，可以以比传统数据处理终端系统更高的速度来执行从DEC功能的反馈过程。
微处理器信号处理电路(CPU)26对发射数据执行用于纠错的冗余数据添加过程以及编码过程的功能等同于传统数据处理终端系统的编码器(ENC)72的功能。CPU必须控制ENC功能，从而基于射频区域中的条件来选择最优纠错方法和最优编码方法。
在传统数据处理终端系统中，ENC功能(编码器(ENC)72)被提供给微波发射和接收单元1。因此，需要一种用于从微处理器信号处理单元18中的微处理器信号处理电路(CPU)75向编码器(ENC)72发送控制数据的机制(传输机制)。控制数据控制ENC功能，从而执行最优纠错方法和最优编码方法。
在第一实施例的数据处理终端系统中，因为在微处理器信号处理单元2中微处理器信号处理电路(CPU)26具有ENC功能，所以上述传送机制不是必需的。这样，通过仅执行通信处理程序(软件算法)，微处理器信号处理电路(CPU)26就能够根据最优纠错算法和最优编码算法对发射数据执行用于纠错的冗余数据添加过程以及编码过程。由此，在第一实施例的数据处理终端系统中，可以以比传统数据处理终端系统更高的速度来执行ENC功能的控制。
接着，将描述在第一实施例中的数据处理终端系统在接收信号时的操作。
由天线51接收到的接收RF信号被双工器(DUP)52输出到低噪声放大器(LNA)53。接收RF信号被低噪声放大器(LNA)53放大，然后由带通滤波器(BPF)54去除载波频带之外的不期望的频率分量。
变频器(CONV)55将去除了不期望的频率分量的接收RF信号与由本地振荡器(OSC)57生成的本地振荡信号混合，并且被转换为接收IF信号。带通滤波器(BPF)56为接收IF信号选择载波频带，接收IF信号又被输出到解调器(DEM)22。
解调器(DEM)22将来自带通滤波器(BPF)56的接收IF信号转换为作为接收模拟BB信号的模拟I信号和模拟Q信号，并且转换 后的模拟I信号和模拟Q信号被输出到A/D转换器24-1和24-2。解调器(DEM)22的接收符号时钟再现电路再现接收符号时钟(该时钟与接收符号频率同步并且被包含在接收模拟BB信号中)，并被输出到A/D转换器24-1和24-2以及微波发射和接收单元接口28。
A/D转换器24-1和24-2利用与接收符号时钟同步的采样时钟，对来自解调器(DEM)22的模拟I信号和模拟Q信号执行采样，并且这两个信号被转换为数字I信号和数字Q信号作为接收数字BB信号，并被输出到微波发射和接收单元接口28。
微波发射和接收单元接口28的转换电路与来自解调器(DEM)22的接收符号时钟相同步地对来自A/D转换器24-1和24-2的接收数字BB信号(数字I信号和数字Q信号)执行并行位转换过程，然后与接收符号时钟相同步地将接收数字BB信号存储在微波发射和接收单元接口28的接收数据缓冲电路中。接收数据缓冲电路中存储的接收数字BB信号(数字I信号和数字Q信号)由微波发射和接收单元接口28的转换电路来执行信号电平转换过程，由微波发射和接收单元接口28的定时调整电路来执行定时调整过程，并且与来自微处理器信号处理单元2的总线时钟相同步地被输出到微处理器信号处理单元接口29。
微处理器信号处理单元接口29的转换电路与来自时钟发生器30的参考时钟相同步地对来自微波发射和接收单元接口28的接收数字BB信号(数字I信号和数字Q信号)执行并行位转换过程，然后与参考时钟相同步地将接收数字BB信号存储在微处理器信号处理单元接口29的接收数据缓冲电路中。接收数据缓冲电路中存储的接收数字BB信号(数字I信号和数字Q信号)由微处理器信号处理单元接口29的转换电路来执行信号电平转换过程，由微处理器信号处理单元接口29的定时调整电路来执行定时调整过程，并且与来自时钟发生器30的参考时钟相同步地被输出到微处理器信号处理电路(CPU)26。
基于微处理器信号处理电路(CPU)26所执行的通信处理程序，来自微处理器信号处理单元接口29的接收数字BB信号(数字I信号和数字Q信号)与来自时钟发生器30的参考时钟相同步地经历了纠 错过程、解码过程、标识数据去除过程、傅立叶变换、以及数字波形整形处理，然后被转换为接收数据。微处理器信号处理电路(CPU)26基于应用程序(例如，电子邮件处理程序)来处理所生成的接收数据。
接着，将描述在第一实施例中的数据处理终端系统发射信号时的操作。
微处理器信号处理电路(CPU)26在利用应用程序(例如，电子邮件处理程序)生成发射数据之后，基于通信处理程序，与来自时钟发生器30的参考时钟相同步地对发射数据执行用于纠错的冗余数据添加过程、反傅立叶变换、以及数字波形整形处理，以转换为发射数字BB信号(数字I信号和数字Q信号)；并且与参考时钟相同步地将转换后的发射数字BB信号输出到微处理器信号处理单元接口29。
微处理器信号处理单元接口29的转换电路与来自时钟发生器30的参考时钟相同步地对来自微处理器信号处理电路(CPU)26的发射数字BB信号(数字I信号和数字Q信号)执行并行位转换过程，然后与参考时钟相同步地将发射数字BB信号存储在微处理器信号处理单元接口29的发射数据缓冲电路中。发射数据缓冲电路中所存储的发射数字BB信号(数字I信号和数字Q信号)由微处理器信号处理单元接口29的转换电路执行信号电平转换过程，由微处理器信号处理单元接口29的定时调整电路执行定时调整过程，然后与来自时钟发生器30的参考时钟相同步地被输出到微波发射和接收单元接口28。
微波发射和接收单元接口28的转换电路与来自微处理器信号处理单元接口29的总线时钟相同步地对来自微处理器信号处理单元接口29的发射数字BB信号(数字I信号和数字Q信号)执行并行位转换过程，然后与总线时钟相同步地将发射数字BB信号存储在微波发射和接收单元接口28的发射数据缓冲电路中。发射数据缓冲电路中所存储的发射数字BB信号(数字I信号和数字Q信号)由微波发射和接收单元接口28的转换电路执行信号电平转换过程，由微波发射和接收单元接口28的定时调整电路执行定时调整过程，然后与来自时钟发生器27的发射符号时钟相同步地被输出到D/A转换器25-1和25-2。
来自微波发射和接收单元接口28的发射数字BB信号(数字I信号和数字Q信号)被D/A转换器25-1和25-2与来自时钟发生器27的发射符号时钟相同步地转换为发射模拟BB信号(模拟I信号和模拟Q信号)，然后被输出到调制器(MOD)23。
来自D/A转换器25-1和25-2的发射模拟BB信号(模拟I信号和模拟Q信号)被调制器(MOD)23转换为发射IF信号，以输出到带通滤波器(BPF)62。通过带通滤波器(BPF)62，发射IF信号被限制到载波频带，并且被输出到变频器(CONV)61。
变频器(CONV)61将来自带通滤波器(BPF)62的发射IF信号与本地振荡器(OSC)58生成的本地振荡信号混合，以转换为发射RF信号。带通滤波器(BPF)60从发射RF信号中去除载波频带之外的其他不期望的频率分量。
去除了不期望的频率分量的发射RF信号被功率放大器(PA)59放大，并且从双工器(DUP)52通过天线51被发射到网络上。
在第一实施例的数据处理终端系统中，微处理器信号处理单元2的微处理器信号处理电路(CPU)26执行纠错过程、用于纠错的冗余数据添加过程、编码和解码过程、标识数据添加及去除过程等。所有这些过程都是数字信号过程。在微处理器信号处理电路(CPU)26中，为了执行这些过程，标识数据处理电路的功能由第二传统示例的数据处理终端系统中的微波发射和接收单元17中的解码器(DEC)71、编码器(ENC)72、以及微波发射和接收单元接口73提供。由于这一原因，第一实施例的数据处理终端系统可以做得比第二传统示例的数据终端处理系统更小。这样，可以在第一实施例的数据处理终端系统中实现小型化。
在第一实施例的数据处理终端系统中，如上所述，在微处理器信号处理电路(CPU)26中提供了解码器(DEC)71、编码器(ENC)72、以及微波发射和接收单元接口73的标识数据处理电路的功能。由于这一原因，第一实施例的数据处理终端系统相对于第二传统示例的数据终端处理系统可以减小功耗。这样，可以在第一实施例的数据处理终端系统中实现低功耗。
在第一实施例的数据处理终端系统中，不必将第二传统示例的数据处理终端系统中的微波发射和接收单元17中的解码器(DEC)71、编码器(ENC)72、以及微波发射和接收单元接口73的标识数据处理电路结合到微波发射和接收单元1中。因此，在发射和接收信号(输入和输出)时微波发射和接收单元1中生成的热量小于第二传统示例的数据处理终端系统中的微波发射和接收单元17中所生成的热量。
在第一实施例的数据处理终端系统中，如上所述，在微处理器信号处理电路(CPU)26中提供了解码器(DEC)71、编码器(ENC)72、以及微波发射和接收单元接口73的标识数据处理电路的功能。由于这一原因，在第一实施例的数据处理终端系统中，通过利用生成热量的微处理器信号处理单元2的散热机构，易于处理从微处理器信号处理单元2生成的热量。
这样，第一实施例的数据处理终端系统中的散热过程变得容易。
如果微波发射和接收单元1的形状类似于卡，则用于散发从微波发射和接收单元1生成的热量的条件要比普通情况严格。通常，当从微波发射和接收单元1生成的热量被散发时，需要制造散热所必需的机制的制造成本。在第一实施例的数据处理终端系统中，因为可以实现低发热，所以不需要上述制造成本。这样，在第一实施例的数据处理终端系统中，可以实现降低成本。
以这样的方式来配置第一实施例的数据处理终端系统：可以附上及拆除微波发射和接收单元1。当第一实施例的数据处理终端系统被用作用于执行通用数据处理的数据处理终端时，不使用发射和接收装置(微波发射和接收单元1)的功能。由于这一原因，用户可以将微波发射和接收单元1与微处理器信号处理单元2分离，并且将数据处理终端系统用作只具有微处理器信号处理单元2的功能的数据处理终端。因此，在第一实施例的数据处理终端系统中，改进了用作数据处理终端时的便携性。
在第一实施例的数据处理终端系统中，因为可以分离为硬件(微波发射和接收单元1)和软件(微处理器信号处理单元2)，所以可以单独替换硬件和软件。在第一实施例的数据处理终端系统中，当基于硬件的规范(例如，无线频率)改变时，只需要替换硬件(微波发射和接收单元1)。因此，第一实施例的数据处理终端系统在经济效率方面优越，因为在规范改变时其不必单独准备一套装置。
这样，在第一实施例的数据处理终端系统中，改进了实用性(便携性、经济效率)。
另外，在第一实施例的数据处理终端系统中，调制和解调处理单元81在接收时将来自高频处理单元21的作为调制波信号的接收中频信号(接收IF信号)转换为接收数字BB信号，以输出到微处理器信号处理单元2。调制和解调处理单元81在发射时将来自微处理器信号处理单元2的发射数字BB信号转换为发射中频信号(发射IF信号)作为发射调制波信号，以将转换后的发射IF信号输出到高频处理单元21。然而，本发明并不限于前述形式。也就是说，调制和解调处理单元81还可以在接收时将来自高频处理单元21的作为接收调制波信号的接收RF信号转换为接收数字BB信号，以将转换后的接收数字BB信号输出到微处理器信号处理单元2，并且在发射时将来自微处理器信号处理单元2的发射数字BB信号转换为发射RF信号作为发射调制波信号，以将转换后的发射RF信号输出到高频处理单元21。
在这种情形中，在本发明的数据处理终端系统的修改中，如图10所示，高频处理单元21具有双工器(DUP)52、低噪声放大器(LNA)53、带通滤波器(BPF)54和60、以及功率放大器(PA)59。
解调器(DEM)22将来自带通滤波器(BPF)54的接收RF信号转换为接收模拟BB信号(模拟I信号和模拟Q信号)，并且将转换后的接收模拟BB信号输出到A/D转换器24-1和24-1。
解调器(DEM)22的接收符号时钟再现电路生成(再现)接收符号时钟，该时钟的频率是接收模拟BB信号上叠加的接收符号频率的n倍(n是整数)，并且将所生成(再现)的接收符号时钟输出到微波发射和接收单元接口28。
调制器(MOD)23将发射模拟BB信号(模拟I信号和模拟Q信号)转换为发射RF信号；并且将转换后的发射RF信号通过带通滤波器(BPF)60输出到功率放大器(PA)59。
【第二实施例】
图3示出了使用微波波段正交幅度调制波的数据处理终端系统的配置，作为根据本发明第二实施例的数据处理终端系统。在第一实施例的数据处理终端系统中，实现了小型化、低发热以及低成本，，防止了吞吐量的减小，并且改进了实用性(便携性、经济效率)。在第二实施例中，省略与前面重复的描述。
第二实施例的数据处理终端系统具有连接到网络的天线51、微波发射和接收单元3、以及微处理器信号处理单元4。天线51与微波发射和接收单元3是发射和接收装置(通信装置)。微处理器信号处理单元4是数据处理终端。即，第二实施例的数据处理终端系统具有微波发射和接收单元3以及微处理器信号处理单元4，而不是第一实施例的数据处理终端系统中的微波发射和接收单元1以及微处理器信号处理单元2。
微波发射和接收单元3在接收时解调通过天线51作为调制波接收到的接收高频信号(接收RF信号)为接收数据，并且将解调后的接收数据输出到微处理器信号处理单元4。微波发射和接收单元3在发射时将来自微处理器信号处理单元4的发射数据转换为发射射频信号(发射RF信号)作为调制波，并且通过天线51发射转换后的发射RF信号。
微波发射和接收单元3具有高频处理单元21、以及调制和解调处理单元82。高频处理单元21与第一实施例中的高频处理单元21相同(见图2)。
高频处理单元21在接收时将通过天线51接收到的接收RF信号转换为接收中频信号(接收IF信号)；并且将转换后的接收IF信号输出到调制和解调处理单元82。高频处理单元21在发射时将来自调整和解调处理单元82的发射IF信号转换为发射RF信号，并且将转换后的发射RF信号通过天线51发射。
调制和解调处理单元82在接收时将来自高频处理单元21的作为接收调制波信号的接收IF信号转换为接收数据，并且将转换后的接收 数据输出到微处理器信号处理单元4。调制和解调处理单元82在发射时将来自微处理器信号处理单元4的发射数据转换为发射IF信号作为发射调制波信号，并且将转换后的发射IF信号输出到高频处理单元21。
调制和解调处理单元82具有解调器(DEM)22、调制器(MOD)23、以及基带处理单元。基带处理单元具有模数(A/D)转换器24-1和24-2、数模(D/A)转换器25-1和25-2、解码器(DEC)71、编码器(ENC)72、以及微波发射和接收单元接口(I/F)46。解调器(DEM)22、调制器(MOD)23、A/D转换器24-1和24-2、以及D/A转换器25-1和25-2与第一实施例中相同(见图2)。即，调制和解调处理单元82具有解码器(DEC)71、编码器(ENC)72、以及微波发射和接收单元接口46，而不是第一实施例中的调制和解调处理单元81的时钟发生器27以及微波发射和接收单元接口28。
微处理器信号处理单元4具有微处理器信号处理单元接口(I/F)47、以及微处理器信号处理电路(CPU)48。
微处理器信号处理电路(CPU)48包含微处理器(未示出)、存储器(未示出)、输入和输出单元(未示出)等。在存储器中存储了多个程序(未示出)。
微处理器信号处理单元4还具有时钟发生器(未示出)。
以这样的方式来配置第二实施例的数据处理终端系统：能够向/从微处理器信号处理单元4中附上/拆除微波发射和接收单元3。即使在微波发射和接收单元3与微处理器信号处理单元4分离时，微处理器信号处理电路(CPU)48也能与来自微处理器信号处理单元4的时钟相同步地执行存储器中存储的多个程序中不使用微波发射和接收功能的通用程序(例如，电子表格处理和字处理)(未示出)。还可以执行通用数据处理(只使用数据处理终端的功能的处理)。换言之，用户可以使用第二实施例的数据处理终端系统中只具有微处理器信号处理单元4的功能的一部分作为数据处理终端。
首先，将描述调制和解调处理单元82。
解调器(DEM)22具有载波再现电路(未示出)和接收符号时 钟再现电路(未示出)。解调器(DEM)22的载波再现电路与第一实施例中调制和解调处理单元81的解调器(DEM)22的载波再现电路相同。
解调器(DEM)22的接收符号时钟再现电路与第一实施例中调制和解调处理单元81的解调器(DEM)22的接收符号时钟再现电路具有不同的接收符号时钟输出目的地。接收符号时钟再现电路生成(再现)接收符号时钟，该时钟的频率是叠加在接收模拟BB信号上的接收符号频率的n倍(n是整数)，并且将所生成(再现)的接收符号时钟输出到A/D转换器24-1和24-2、解码器(DEC)71、D/A转换器25-1和25-2、编码器(ENC)72、微波发射和接收单元接口46、微处理器信号处理单元接口47、以及微处理器信号处理电路(CPU)48。
A/D转换器24-1和24-2以与接收符号时钟同步的采样时钟，对来自解调器(DEM)22的模拟I信号和模拟Q信号执行采样，生成(转换为)分别与采样时模拟I信号和模拟Q信号的幅度相对应的数字同相分量信号(数字I信号)和数字正交分量信号(数字Q信号)作为接收数字基带信号(接收数字BB信号)，并且将所生成(转换)的接收数字BB信号输出到解码器(DEC)71。
解码器(DEC)71与来自解调器(DEM)22的接收数据时钟相同步地对接收数字BB信号的数字I信号和数字Q信号执行纠错和解码过程，并且与接收符号时钟相同步地将处理过的数字I信号和数字Q信号输出到微波发射和接收单元接口46。
微波发射和接收单元接口46具有转换和标识数据处理电路(未示出)。转换和标识数据处理电路结合了与第一实施例中调制和解调处理单元81的微波发射和接收单元接口28的转换电路具有相同功能的转换电路。该转换电路对接收数据和发射数据执行信号电平转换过程和并行位转换过程。
微波发射和接收单元接口46的转换和标识数据处理电路在接收时，与来自解调器(DEM)22的接收符号时钟相同步地对来自解码器(DEC)71的接收数据执行信号电平转换过程、并行位转换过程、以及射频区域中信号标识数据的去除过程(标识数据去除过程)，并且与 来自解调器(DEM)22的接收符号时钟相同步地将所处理的接收数据输出到微处理器信号处理单元4(微处理器信号处理单元接口47)。
微波发射和接收单元接口46的转换和标识数据处理电路在发射时，与来自解调器(DEM)22的接收符号时钟相同步地对来自微处理器信号处理单元4(微处理器信号处理单元接口47)的发射数据执行信号电平转换过程、并行位转换过程、以及射频区域中信号标识数据添加过程(标识数据添加过程)，并且与来自解调器(DEM)22的接收符号时钟相同步地将处理过的发射数据输出到编码器(ENC)72。
编码器(ENC)72与来自解调器(DEM)22的接收符号时钟相同步地对来自微波发射和接收单元接口46的发射数据执行用于纠错的冗余数据添加过程和编码过程，生成数字I信号和数字Q信号作为发射数字基带信号(发射数字BB信号)；并且与接收符号时钟相同步地将所生成的数字I信号和数字Q信号输出到D/A转换器25-1和25-2。
D/A转换器25-1和25-2与来自解调器(DEM)22的接收符号时钟相同步地将数字I信号和数字Q信号转换为模拟I信号和模拟Q信号作为发射模拟基带信号(发射模拟BB信号)，以表示出载波信号的幅度，并且将转换后的模拟I信号和模拟Q信号输出到调制器(MOD)23。
调制器(MOD)23对发射模拟基带信号(发射模拟BB信号)的模拟I信号和模拟Q信号执行正交特征，以生成发射中频信号(发射IF信号)，并且将所生成的发射IF信号通过带通滤波器(BPF)62输出到变频器(CONV)61。
接着，将描述微处理器信号处理单元4。
微处理器信号处理单元接口47基于微波发射和接收单元3是否被附加到微处理器信号处理单元4，来切换输出到微处理器信号处理电路(CPU)48的时钟源。
当微波发射和接收单元3被附加到微处理器信号处理单元4时，微处理器信号处理单元接口47将来自解调器(DEM)22的接收符号时钟输出到微处理器信号处理电路(CPU)48。此时，微处理器信号 处理单元接口47控制时钟发生器，从而来自微处理器信号处理单元4的时钟发生器的时钟不被输出到微处理器信号处理电路(CPU)48。
微处理器信号处理单元接口47具有转换电路(未示出)。该转换电路具有与第一实施例中微处理器信号处理单元2的微处理器信号处理单元29中的转换电路相同的功能。转换电路对接收数据和发射数据执行信号电平转换过程和并行位转换过程。
微处理器信号处理单元接口47的转换电路在接收时，与来自解调器(DEM)22的接收符号时钟相同步地对来自微波发射和接收单元3(微波发射和接收单元接口46)的接收数据执行信号电平转换过程和并行位转换过程，并且与来自解调器(DEM)22的接收符号时钟相同步地将接收数据输出到微处理器信号处理电路(CPU)48。
微处理器信号处理单元接口47的转换电路在发射时，与来自解调器(DEM)22的接收符号时钟相同步地对来自微处理器信号处理电路(CPU)48的发射数据执行信号电平转换过程和并行位转换过程，并且与接收符号时钟相同步地将发射数据输出到微波发射和接收单元接口46。
微处理器信号处理电路(CPU)48执行存储器中存储的多个程序中的应用程序(例如，电子邮件处理程序)(未示出)。
微处理器信号处理电路(CPU)48在接收时，基于应用程序(例如，电子邮件处理程序)，处理来自微处理器信号处理单元接口47的接收数据。
微处理器信号处理电路(CPU)48在发射时，与来自解调器(DEM)22的接收符号时钟相同步地向微处理器信号处理单元接口47输出基于应用程序(例如，电子邮件处理程序)生成的发射数据。
接着，将描述在第二实施例的数据处理终端系统接收信号时的操作。省略与第一实施例重复的操作的描述。
在解调器(DEM)22中，来自带通滤波器(BPF)56的接收IF信号被转换为作为接收模拟BB信号的模拟I信号和模拟Q信号，并且转换后的模拟I信号和模拟Q信号被输出到A/D转换器24-1和24-2。解调器(DEM)22的接收符号时钟再现电路再现接收符号时钟 (该时钟具有接收模拟BB信号中包含的接收符号的频率)，并且再现的接收符号时钟被输出到A/D转换器24-1和24-2、解码器(DEC)71、D/A转换器25-1和25-2、编码器(NEC)72、微波发射和接收单元接口46、微处理器信号处理单元接口47、以及微处理器信号处理电路(CPU)48。
在A/D转换器24-1和24-2中，利用与接收符号时钟同步的采样时钟，对来自解调器(DEM)22的模拟I信号和模拟Q信号采样，并且被采样的模拟I信号和模拟Q信号被转换为数字I信号和数字Q信号作为接收数字BB信号。转换后的数字I信号和数字Q信号然后与接收符号时钟相同步地输出到解码器(DEC)71。
在解码器(DEC)71中，来自A/D转换器24-1和24-2的数字I信号和数字Q信号经历与来自解调器(DEM)22的接收符号时钟同步地纠错和解码处理，然后与接收符号时钟相同步地输出到微波发射和接收单元接口46。
在微波发射和接收单元接口46中，来自解码器(DEC)71的接收数据与来自解调器(DEM)22的接收符号时钟同步地被转换为经历了信号电平转换过程、并行位转换过程、以及标识数据去除过程的接收数据，然后与接收符号时钟相同步地输出到微处理器信号处理单元接口47。
在微处理器信号处理单元接口47中，来自微波发射和接收单元接口46的接收数据经历与来自解调器(DEM)22的接收符号时钟同步地信号电平转换过程和并行位转换过程，然后与接收符号时钟相同步地输出到微处理器信号处理电路(CPU)48。
微处理器信号处理电路(CPU)48基于存储器中存储的应用程序(例如，电子邮件处理程序)与接收符号时钟相同步地处理来自微处理器信号处理单元接口47的接收数据。
接着，将描述在第二实施例中的数据处理终端系统发射信号时的操作。省略与第一实施例重复的操作的描述。
微处理器信号处理电路(CPU)48在基于应用程序(例如，电子邮件处理程序)生成发射数据之后，基于应用程序，与来自解调器 (DEM)22的接收符号时钟同步地将发射数据输出到微处理器信号处理单元接口47。
在微处理器信号处理单元接口47中，来自微处理器信号处理电路(CPU)48的发射数据经历与来自解调器(DEM)22的接收符号时钟同步地信号电平转换过程和并行位转换过程，然后与接收符号时钟相同步地输出到微波发射和接收单元接口46。
在微波发射和接收单元接口46中，来自微处理器信号处理单元接口47的接收数据经历与来自解调器(DEM)22的接收符号时钟同步地信号电平转换过程、并行位转换过程、以及标识数据添加过程，然后与接收符号时钟相同步地输出到编码器(ENC)72。
在编码器(ENC)72中，来自微波发射和接收单元接口46的发射数据与来自解调器(DEM)22的接收符号时钟同步地被转换为已经经历了用于纠错的冗余数据添加过程以及编码过程的数字I信号和数字Q信号，作为发射数字基带信号(发射数字BB信号)，然后与接收符号时钟相同步地输出到D/A转换器25-1和25-2。
在D/A转换器25-1和25-2中，来自编码器(ENC)72的数字I信号和数字Q信号与来自解调器(DEM)22的接收符号时钟同步地被转换为模拟I信号和模拟Q信号作为发射模拟BB信号，并且被输出到调制器(MOD)23。
在调制器(MOD)23中，来自D/A转换器25-1和25-2的发射模拟BB信号(模拟I信号和模拟Q信号)被转换为发射IF信号，并且被输出到带通滤波器(BPF)62。
在第二实施例的数据处理终端系统中，A/D转换器24-1和24-2、解码器(DEC)71、D/A转换器25-1和25-2、编码器(ENC)72、微波发射和接收单元接口46、微处理器信号处理单元接口47、以及微处理器信号处理电路(CPU)48以与来自解调器(DEM)22的接收符号时钟同步的定时操作。由于这一原因，在第二实施例的数据处理终端系统中，在第二传统示例的数据处理终端系统中所执行的定时调整过程不是必需的。因此，在第二实施例的数据处理终端系统中，与定时调整过程相关的接收数据缓冲电路、发射数据缓冲电路、以及定时 调整电路都不是必需的。由于这一原因，第二实施例的数据处理终端系统中的微波发射和接收单元3以及微处理器信号处理单元4(微波发射和接收单元接口46以及微处理器信号处理单元接口47)可以做得小于第二传统示例的数据处理终端系统中的微波发射和接收单元17以及微处理器信号处理单元18(微波发射和接收单元接口73以及微处理器信号处理单元接口74)。这样，可以在第二实施例的数据处理终端系统中实现小型化。
在第二实施例的数据处理终端系统中，微波发射和接收单元接口46以及微处理器信号处理单元接口47不需要包含接收数据缓冲电路、发射数据缓冲电路、以及定时调整电路。由于这一原因，第二实施例的数据处理终端系统的功耗可以低于第二传统示例的数据处理终端系统。这样，可以在第二实施例的数据处理终端系统中实现低功耗。
在第二实施例的数据处理终端系统中，微波发射和接收单元3以及微处理器信号处理单元4(微波发射和接收单元接口46以及微处理器信号处理单元接口47)不需要包含接收数据缓冲电路、发射数据缓冲电路、以及定时调整电路。由于这一原因，微波发射和接收单元3以及微处理器信号处理单元4(微波发射和接收单元接口46以及微处理器信号处理单元接口47)在发射和接收信号时(输入和输出)生成的热量可以小于第二传统示例的数据处理终端系统中微波发射和接收单元17以及微处理器信号处理单元18(微波发射和接收单元接口73以及微处理器信号处理单元接口74)生成的热量。这样，可以在第二实施例的数据处理终端系统中可以实现发热降低。
在第二实施例的数据处理终端系统中，微波发射和接收单元3以及微处理器信号处理单元4(微波发射和接收单元接口46以及微处理器信号处理单元接口47)不需要包含接收数据缓冲电路、发射数据缓冲电路、以及定时调整电路。由于这一原因，在第二实施例的数据处理终端系统中，微波发射和接收单元3以及微处理器信号处理单元4(微波发射和接收单元接口46以及微处理器信号处理单元接口47)的制造成本低于第二传统示例的数据处理终端系统中微波发射和接收单元17以及微处理器信号处理单元18(微波发射和接收单元接口73 以及微处理器信号处理单元接口74)的制造成本。这样，在第二实施例的数据处理终端系统中可以实现成本降低。
在第二传统示例的数据处理终端系统中，定时调整过程可能导致传输延迟和吞吐量降低。在第二实施例的数据处理终端系统中，如上所述，第二传统示例的数据处理终端系统中所执行的定时调整过程不是必需的。同样，A/D转换器24-1和24-2、解码器(DEC)71、D/A转换器25-1和25-2、编码器(ENC)72、微波发射和接收单元接口46、微处理器信号处理单元接口47、以及微处理器信号处理电路(CPU)48以与来自解调器(DEM)22的接收符号时钟同步的定时操作。由于这一原因，在第二传统示例的数据处理终端系统中防止了吞吐量减小。
可以以这样的方式来配置第二实施例的数据处理终端系统：可以附上及拆除微波发射和接收单元3。当第一实施例的数据处理终端系统被用作数据处理终端以便执行通用数据处理时，不使用发射和接收装置(微波发射和接收单元3)的功能。由于这一原因，用户可以将微波发射和接收单元3与微处理器信号处理单元4分离，并且将第二实施例的数据处理终端系统用作只具有微处理器信号处理单元4的功能的数据处理终端。因此，在第二实施例的数据处理终端系统中，改进了用作数据处理终端时的便携性。
在第二实施例的数据处理终端系统中，可以分离为硬件部分(微波发射和接收单元3)和软件部分(微处理器信号处理单元4)。因此，可以单独替换硬件和软件部分。在第二实施例的数据处理终端系统中，当基于硬件的规范(例如，无线频率)改变时，只需要替换硬件部分(微波发射和接收单元3)。因此，第二实施例的数据处理终端系统在经济效率方面优越，因为在规范改变时其不必单独准备一套装置。
这样，在第二实施例的数据处理终端系统中，改进了实用性(便携性、经济效率)。
另外，在第二实施例的数据处理终端系统中，调制和解调处理单元82在接收时将来自高频处理单元21的作为调制波信号的接收中频信号(接收IF信号)转换为接收数据，并且将转换后的接收数据输出 到微处理器信号处理单元4。调制和解调处理单元82在发射时将来自微处理器信号处理单元4的发射数据转换为发射中频信号(发射IF信号)作为发射调制波信号，并且将转换后的发射IF信号输出到高频处理单元21。然而，本发明并不限于前述形式。也就是说，调制和解调处理单元82还可以在接收时将来自高频处理单元21的作为接收调制波信号的接收RF信号转换为接收数据，并且将转换后的接收数据输出到微处理器信号处理单元4；并且在发射时将来自微处理器信号处理单元4的发射数据转换为发射RF信号作为发射调制波信号，并且将转换后的发射RF信号输出到高频处理单元21。
在这种情形中，在本发明第二实施例的数据处理终端系统的修改中，如图11所示，高频处理单元21具有双工器(DUP)52、低噪声放大器(LNA)53、带通滤波器(BPF)54和60、以及功率放大器(PA)59。
解调器(DEM)22将来自带通滤波器(BPF)54的接收RF信号转换为接收模拟BB信号(模拟I信号和模拟Q信号)，并且将转换后的接收模拟BB信号输出到A/D转换器24-1和24-1。
解调器(DEM)22的接收符号时钟再现电路生成(再现)接收符号时钟，该时钟的频率比接收模拟BB信号上叠加的接收符号频率大n倍(n是整数)，并且将所生成(再现)的接收符号时钟输出到A/D转换器24-1和24-1、解码器(DEC)71、D/A转换器25-1和25-1、编码器(ENC)72、微波发射和接收单元接口46、微处理器信号处理单元接口47、以及微处理器信号处理电路(CPU)48。
调制器(MOD)23将发射模拟BB信号(模拟I信号和模拟Q信号)转换为发射RF信号，并且将转换后的发射RF信号通过带通滤波器(BPF)60输出到功率放大器(PA)59。
【第三实施例】
图4示出了使用微波波段正交幅度调制波的数据处理终端系统的配置，作为本发明第三实施例的数据处理终端系统。在第三实施例的数据处理终端系统中，除了第一实施例的效果之外，还实现了第二实 施例的效果。在第三实施例中，省略与前面重复的描述。
第三实施例的数据处理终端系统具有连接到网络的天线51、微波发射和接收单元5、以及微处理器信号处理单元6。天线51与微波发射和接收单元5是发射和接收装置(通信装置)。微处理器信号处理单元6是数据处理终端。换言之，第三实施例的数据处理终端系统具有微波发射和接收单元5以及微处理器信号处理单元6，而不是第一实施例的数据处理终端系统中的微波发射和接收单元1以及微处理器信号处理单元2。
微波发射和接收单元5具有高频处理单元21、以及调制和解调处理单元83。高频处理单元21与第一实施例中的高频处理单元21相同(见图2)。
调制和解调处理单元83具有解调器(DEM)22、调制器(MOD)23、以及基带处理单元。基带处理单元具有模数(A/D)转换器24-1和24-2、数模(D/A)转换器25-1和25-2、以及微波发射和接收单元接口(I/F)31。解调器(DEM)22、调制器(MOD)23、A/D转换器24-1和24-2、以及D/A转换器25-1和25-2与第一实施例中相同(见图2)。换言之，调制和解调处理单元83具有微波发射和接收单元接口31，而不是第一实施例中的调制和解调处理单元81的时钟发生器27以及微波发射和接收单元接口28。
微处理器信号处理单元6具有微处理器信号处理单元接口(I/F)34、以及微处理器信号处理电路(CPU)26。微处理器信号处理电路(CPU)26与第一实施例中的微处理器信号处理电路(CPU)26相同(见图2)。即，微处理器信号处理单元6具有微处理器信号处理单元接口34，而不是第一实施例中微处理器信号处理单元2的微处理器信号处理单元接口29和时钟发生器30。
微处理器信号处理单元6还具有时钟发生器(未示出)。
可以以这样的方式来配置第三实施例的数据处理终端系统：能够向/从微处理器信号处理单元6中附上/拆除微波发射和接收单元5。即使在微波发射和接收单元5与微处理器信号处理单元6分离时，微处理器信号处理电路(CPU)26也能与来自微处理器信号处理单元6的 时钟发生器的时钟相同步地执行存储器中存储的多个程序中不使用微波发射和接收功能的通用程序(例如，电子表格处理和字处理)(未示出)，以执行通用数据处理(只使用数据处理终端的功能的处理)。换言之，用户可以将第三实施例的数据处理终端系统用作只具有微处理器信号处理单元6的功能的数据处理终端。
调制和解调处理单元83的解调器(DEM)22具有载波再现电路(未示出)和接收符号时钟再现电路(未示出)。调制和解调处理单元83的解调器(DEM)22的载波再现电路与第一实施例中调制和解调处理单元81的解调器(DEM)22的载波再现电路相同。
解调器(DEM)22的接收符号时钟再现电路与第一实施例中调制和解调处理单元81的解调器(DEM)22的接收符号时钟再现电路具有不同的接收符号时钟输出目的地。接收符号时钟再现电路生成(再现)接收符号时钟，该时钟的频率比叠加在接收模拟BB信号上的接收符号频率大n倍(n是整数)，并且将所生成(再现)的接收符号时钟输出到A/D转换器24-1和24-2、D/A转换器25-1和25-2、微波发射和接收单元接口31、微处理器信号处理单元接口34、以及微处理器信号处理电路(CPU)26。
A/D转换器24-1和24-2以与接收符号时钟同步的采样时钟，对来自解调器(DEM)22的模拟I信号和模拟Q信号执行采样，生成(转换为)与采样时由模拟I信号和模拟Q信号示出的的载波幅度相对应的数字同相分量信号(数字I信号)和数字正交分量信号(数字Q信号)作为接收数字基带信号(接收数字BB信号)，并且将所生成(转换)的接收数字BB信号输出到微波发射和接收单元接口31。
微波发射和接收单元接口31具有转换电路(未示出)。微波发射和接收单元接口31的转换电路的功能与第一实施例中调制和解调处理单元81的微波发射和接收单元接口28的转换电路的功能相同。
微波发射和接收单元接口31在接收时，与来自解调器(DEM)22的接收符号时钟相同步地对来自A/D转换器24-1和24-2的接收数字BB信号(数字I信号和数字Q信号)执行信号电平转换过程以及并行位转换过程，并且与接收符号时钟相同步地将处理过的接收数字 BB信号(数字I信号和数字Q信号)输出到微处理器信号处理单元6。
微波发射和接收单元接口31在发射时，与来自解调器(DEM)22的接收符号时钟相同步地对来自微处理器信号处理单元6(微处理器信号处理单元接口34)的作为发射数字基带信号(发射数字BB信号)的数字I信号和数字Q信号执行信号电平转换过程以及并行位转换过程，并且与接收符号时钟相同步地将处理的发射数字BB信号(数字I信号和数字Q信号)输出到D/A转换器25-1和25-2。
微处理器信号处理单元接口34基于微波发射和接收单元5是否被附加到微处理器信号处理单元6，来切换输出到微处理器信号处理电路(CPU)26的时钟源。
当微波发射和接收单元5被附加到微处理器信号处理单元6时，微处理器信号处理单元接口34将来自解调器(DEM)22的接收符号时钟输出到微处理器信号处理电路(CPU)26。此时，微处理器信号处理单元接口34控制时钟发生器，从而来自微处理器信号处理单元6的时钟发生器的时钟不被输出到微处理器信号处理电路(CPU)26。
微处理器信号处理单元接口34具有转换电路(未示出)。微处理器信号处理单元接口34的转换电路的功能与第一实施例中微处理器信号处理单元2的微波发射和接收单元接口29中的转换电路的功能相同。
微处理器信号处理单元接口34的转换电路在接收时，与来自解调器(DEM)22的接收符号时钟相同步地对来自微波发射和接收单元5(微波发射和接收单元接口31)的数字BB信号(数字I信号和数字Q信号)执行信号电平转换过程和并行位转换过程，并且与接收符号时钟相同步地将处理过的接收数字BB信号(数字I信号和数字Q信号)输出到微处理器信号处理电路(CPU)26。
微处理器信号处理单元接口34的转换电路在发射时，与来自解调器(DEM)22的接收符号时钟相同步地对来自微处理器信号处理电路(CPU)26的发射数字BB信号(数字I信号和数字Q信号)执行信号电平转换过程和并行位转换过程，并且与接收符号时钟相同步地将处理过的发射数字BB信号(数字I信号和数字Q信号)输出到微 波发射和接收单元接口31。
接着，将描述在第三实施例的数据处理终端系统接收信号时的操作。省略与第一实施例重复的操作的描述。
在解调器(DEM)22中，来自带通滤波器(BPF)56的接收IF信号被转换为作为接收模拟BB信号的模拟I信号和模拟Q信号，然后被输出到A/D转换器24-1和24-2。解调器(DEM)22的接收符号时钟再现电路再现接收符号时钟(该时钟与接收模拟BB信号中包含的接收符号的频率同步)，然后再现的接收符号时钟被输出到A/D转换器24-1和24-2、D/A转换器25-1和25-2、微波发射和接收单元接口31、微处理器信号处理单元接口34、以及微处理器信号处理电路(CPU)26。
在A/D转换器24-1和24-2中，利用与接收符号时钟同步的采样时钟，对来自解调器(DEM)22的模拟I信号和模拟Q信号采样，并且被采样的模拟I信号和模拟Q信号被转换为数字I信号和数字Q信号作为接收数字BB信号，然后与接收符号时钟相同步地输出到微波发射和接收单元接口31。
在微波发射和接收单元接口31的转换电路中，来自A/D转换器24-1和24-2的接收数字BB信号(数字I信号和数字Q信号)经历了与来自解调器(DEM)22的接收符号时钟同步地信号电平转换过程以及并行位转换过程，并且与接收符号时钟相同步地输出到微处理器信号处理单元接口34。
在微处理器信号处理单元接口34的转换电路中，来自微波发射和接收单元接口31的接收数字BB信号(数字I信号和数字Q信号)经历了与来自解调器(DEM)22的接收符号时钟同步地信号电平转换过程以及并行位转换过程，并且与接收符号时钟相同步地输出到微处理器信号处理电路(CPU)26。
基于微处理器信号处理电路(CPU)26所执行的通信处理程序，来自微处理器信号处理单元接口34的接收数字BB信号(数字I信号和数字Q信号)经历了与来自解调器(DEM)22的接收符号时钟同步地纠错过程、解码过程、标识数据去除过程、傅立叶变换、以及数 字波形整形处理，并且被转换为接收数据。微处理器信号处理电路(CPU)26基于应用程序(例如，电子邮件处理程序)来处理接收数据。
接着，将描述在第三实施例中的数据处理终端系统发射信号时的操作。省略与第一实施例重复的操作的描述。
在基于应用程序(例如，电子邮件处理程序)生成发射数据之后，微处理器信号处理电路(CPU)26基于通信处理程序，与来自解调器(DEM)22的接收符号时钟同步地对发射数据执行用于纠错的冗余数据添加过程、编码过程、标识数据添加过程、反傅立叶变换、以及数字波形整形处理，以将发射数据转换为发射数字BB信号(数字I信号和数字Q信号)，并且与接收符号时钟相同步地将转换后的发射数字BB信号输出到微处理器信号处理单元接口34。
在微处理器信号处理单元接口34的转换电路中，来自微处理器信号处理电路(CPU)26的发射数字BB信号(数字I信号和数字Q信号)经历与来自解调器(DEM)22的接收符号时钟同步地信号电平转换过程以及并行位转换过程，并且与接收符号时钟相同步地输出到微波发射和接收单元接口31。
在微波发射和接收单元接口31的转换电路中，来自微处理器信号处理单元接口34的发射数字BB信号(数字I信号和数字Q信号)经历了与来自解调器(DEM)22的接收符号时钟同步地信号电平转换过程以及并行位转换过程，并且与接收符号时钟相同步地输出到D/A转换器25-1和25-2。
在D/A转换器25-1和25-2中，来自微波发射和接收单元接口31的发射数字BB信号(数字I信号和数字Q信号)与来自解调器(DEM)22的接收符号时钟相同步地被转换为发射模拟BB信号(模拟I信号和模拟Q信号)，并且与接收符号时钟相同步地输出到调制器(MOD)23。
在调制器(MOD)23中，发射模拟BB信号(来自D/A转换器25-1和25-2的模拟I信号和模拟Q信号)被转换为发射IF信号，然后被输出到带通滤波器(BPF)62。
在第三实施例的数据处理终端系统中，A/D转换器24-1和24-2、解码器(DEC)71、D/A转换器25-1和25-2、微波发射和接收单元接口31、微处理器信号处理单元接口34、以及微处理器信号处理电路(CPU)26以与来自解调器(DEM)22的接收符号时钟同步的定时操作。由于这一原因，在第三实施例的数据处理终端系统中，在第二传统示例以及第一实施例的数据处理终端系统中所执行的定时调整过程不是必需的。因此，在第三实施例的数据处理终端系统中，与定时调整过程相关的接收数据缓冲电路、发射数据缓冲电路、定时调整电路、监控数据(信号)的功能、以及中断电路都不是必需的。这样，第三实施例的数据处理终端系统除了第一实施例的效果之外还实现了第二实施例的效果。
另外，在第三实施例的数据处理终端系统中，调制和解调处理单元83在接收时将来自高频处理单元21的作为接收调制波信号的接收中频信号(接收IF信号)转换为接收数字BB信号，以输出到微处理器信号处理单元6。调制和解调处理单元83在发射时将来自微处理器信号处理单元6的发射数字BB信号转换为发射中频信号(发射IF信号)作为发射调制波信号，以输出到高频处理单元21。然而，本发明并不限于前述形式。也就是说，调制和解调处理单元83还可以在接收时将来自高频处理单元21的作为接收调制波信号的接收RF信号转换为接收数字BB信号，并且输出到微处理器信号处理单元6；并且在发射时将来自微处理器信号处理单元6的发射数字BB信号转换为发射RF信号作为发射调制波信号，并且将转换后的发射RF信号输出到高频处理单元21。
在这种情形中，在本发明第三实施例的数据处理终端系统的修改中，如图12所示，高频处理单元21具有双工器(DUP)52、低噪声放大器(LNA)53、带通滤波器(BPF)54和60、以及功率放大器(PA)59。
解调器(DEM)22将来自带通滤波器(BPF)54的接收RF信号转换为接收模拟BB信号(模拟I信号和模拟Q信号)，并且将转换后的接收模拟BB信号输出到A/D转换器24-1和24-1。
解调器(DEM)22的接收符号时钟再现电路生成(再现)接收符号时钟，该时钟的频率比接收模拟BB信号上叠加的接收符号频率大n倍(n是整数)，并且将所生成(再现)的接收符号时钟输出到A/D转换器24-1和24-1、D/A转换器25-1和25-1、编码器(ENC)72、微波发射和接收单元接口31、微处理器信号处理单元接口34、以及微处理器信号处理电路(CPU)26。
调制器(MOD)23将发射模拟BB信号(模拟I信号和模拟Q信号)转换为发射RF信号，并且将转换后的发射RF信号通过带通滤波器(BPF)60输出到功率放大器(PA)59。
【第四实施例】
图5示出了使用微波波段正交幅度调制波的数据处理终端系统的配置，作为本发明第四实施例的数据处理终端系统。在第四实施例的数据处理终端系统中，除了第三实施例的效果之外，还可以根据符号时钟接收侧的应用来生成与接收符号时钟同步的符号时钟。在第四实施例中，省略与前面重复的描述。
第四实施例的数据处理终端系统具有连接到网络的天线51、微波发射和接收单元7、以及微处理器信号处理单元6。天线51与微波发射和接收单元7是发射和接收装置(通信装置)。微处理器信号处理单元6是数据处理终端。即，第四实施例的数据处理终端系统具有微波发射和接收单元7，而不是第三实施例的数据处理终端系统中的微波发射和接收单元5。
以这样的方式来配置第四实施例的数据处理终端系统：能够向/从微波发射和接收单元7中附上/拆除微处理器信号处理单元6。在微波发射和接收单元7与微处理器信号处理单元6分离时，用户可以将第四实施例的数据处理终端系统用作只具有微处理器信号处理单元6的功能的数据处理终端。
微波发射和接收单元7具有高频处理单元21以及调制和解调处理单元84。高频处理单元21与第一实施例的高频处理单元21相同(见图2)。
调制和解调处理单元84具有解调器(DEM)22、调制器(MOD)23、以及基带处理单元。基带处理单元具有模数(A/D)转换器24-1和24-2、数模(D/A)转换器25-1和25-2、微波发射和接收单元接口(I/F)31以及时钟发生器(CLOCK GEN)35。解调器(DEM)22、调制器(MOD)23、A/D转换器24-1和24-2、D/A转换器25-1和25-2、以及微波发射和接收单元接口31与第三实施例中相同(见图4)。即，调制和解调处理单元84除了第三实施例中调制和解调处理单元83的配置之外还具有时钟发生器35。
调制和解调处理单元84的解调器(DEM)22具有载波再现电路(未示出)和接收符号时钟再现电路(未示出)。调制和解调处理单元84的解调器(DEM)22的载波再现电路与第一实施例中调制和解调处理单元81的解调器(DEM)22的载波再现电路相同。
解调器(DEM)22的接收符号时钟再现电路与第三实施例中调制和解调处理单元83的解调器(DEM)22的接收符号时钟再现电路具有不同的接收符号时钟输出目的地。接收符号时钟再现电路生成(再现)接收符号时钟，该时钟的频率比叠加在接收模拟BB信号上的接收符号频率大n倍(n是整数)，并且将所生成(再现)的接收符号时钟输出到时钟发生器35。
作为时钟发生器35，可以使用分频器电路和PLL(锁相环)电路。基于来自解调器(DEM)22的接收符号时钟，时钟发生器35生成多个次级接收符号时钟，并且将所生成的次级接收符号时钟输出到A/D转换器24-1和24-2、D/A转换器25-1和25-2、微波发射和接收单元接口31、微处理器信号处理单元接口34、以及微处理器信号处理电路(CPU)26。虽然次级接收符号时钟与接收符号时钟同步，但是次级接收符号时钟具有不同于接收符号时钟的频率的多个频率。
当A/D转换器24-1和24-2执行4倍过采样(n＝4)以将接收模拟BB信号转换为接收数字BB信号时，时钟发生器35生成频率比接收符号频率大4倍的次级接收符号时钟，并且将所生成的次级接收符号时钟输出到A/D转换器24-1和24-2。当在D/A转换器25-1和25-2将发射数字BB信号转换为发射模拟BB信号时所使用的发射符号频 率是接收符号时钟频率的十分之一时，时钟发生器35生成频率是接收符号频率十分之一的次级接收符号时钟，并且将所生成的次级接收符号时钟输出到D/A转换器25-1和25-2。这样，在第四实施例的数据处理终端系统中，除了第三实施例的效果之外，还可以根据次级接收符号时钟的接收侧的应用，来生成与接收符号时钟同步的次级接收符号时钟。
接着，将描述在第四实施例的数据处理终端系统接收信号时的操作。省略与第三实施例重复的操作的描述。
在解调器(DEM)22中，来自带通滤波器(BPF)56的接收IF信号被转换为作为接收模拟BB信号的模拟I信号和模拟Q信号，然后被输出到A/D转换器24-1和24-2。解调器(DEM)22的接收符号时钟再现电路再现初级接收符号时钟(该时钟具有接收模拟BB信号中包含的接收符号的频率)，然后再现的初级接收符号时钟被输出到时钟发生器35。时钟发生器35输入初级接收符号时钟，生成多个次级接收符号时钟，并且将所生成的次级符号时钟输出到A/D转换器24-1和24-2、D/A转换器25-1和25-2、微波发射和接收单元接口31、微处理器信号处理单元接口34、以及微处理器信号处理电路(CPU)26。
在A/D转换器24-1和24-2中，利用与来自时钟发生器35的次级接收符号时钟同步的采样时钟，对来自解调器(DEM)22的模拟I信号和模拟Q信号采样，并且被采样的模拟I信号和模拟Q信号被转换为数字I信号和数字Q信号作为接收数字BB信号，然后被输出到微波发射和接收单元接口31。
在微波发射和接收单元接口31的转换电路中，来自A/D转换器24-1和24-2的接收数字BB信号(数字I信号和数字Q信号)经历了与来自时钟发生器35的次级接收符号时钟同步地信号电平转换过程以及并行位转换过程，然后与次级接收符号时钟同步地输出到微处理器信号处理单元接口34。
在微处理器信号处理单元接口34的转换电路中，来自微波发射和接收单元接口31的接收数字BB信号(数字I信号和数字Q信号)经历了与来自时钟发生器35的次级接收符号时钟同步地信号电平转 换过程以及并行位转换过程，然后与次级接收符号时钟同步地输出到微处理器信号处理电路(CPU)26。
在微处理器信号处理电路(CPU)26所执行的通信处理程序中，来自微处理器信号处理单元接口34的接收数字BB信号(数字I信号和数字Q信号)经历了与来自时钟发生器35的次级接收符号时钟同步地纠错过程、解码过程、标识数据去除过程、傅立叶变换、以及数字波形整形处理，然后与次级接收符号时钟同步地转换为接收数据。微处理器信号处理电路(CPU)26基于应用程序(例如，电子邮件处理程序)来处理接收数据。
接着，将描述在第四实施例中的数据处理终端系统发射信号时的操作。省略与第三实施例重复的操作的描述。
在基于应用程序(例如，电子邮件处理程序)生成发射数据之后，微处理器信号处理电路(CPU)26基于通信处理程序，与来自时钟发生器35的次级接收符号时钟同步地对发射数据执行用于纠错的冗余数据添加过程、编码过程、标识数据添加过程、反傅立叶变换、以及数字波形整形处理，将发射数据转换为发射数字BB信号(数字I信号和数字Q信号)；并且将转换后的发射数字BB信号输出到微处理器信号处理单元接口34。
在微处理器信号处理单元接口34的转换电路中，来自微处理器信号处理电路(CPU)26的发射数字BB信号(数字I信号和数字Q信号)经历与来自时钟发生器35的次级接收符号时钟同步地信号电平转换过程以及并行位转换过程，然后与次级接收符号时钟同步地输出到微波发射和接收单元接口31。
在微波发射和接收单元接口31的转换电路中，来自微处理器信号处理单元接口34的发射数字BB信号(数字I信号和数字Q信号)经历了与来自时钟发生器35的次级接收符号时钟同步地信号电平转换过程以及并行位转换过程，然后与次级接收符号时钟同步地输出到D/A转换器25-1和25-2。
在D/A转换器25-1和25-2中，来自微波发射和接收单元接口31的发射数字BB信号(数字I信号和数字Q信号)与来自时钟发生器 35的次级接收符号时钟相同步地被转换为发射模拟BB信号(模拟I信号和模拟Q信号)，然后被输出到调制器(MOD)23。
在调制器(MOD)23中，发射模拟BB信号(来自D/A转换器25-1和25-2的模拟I信号和模拟Q信号)被转换为发射IF信号，然后被输出到带通滤波器(BPF)62。
在第四实施例的数据处理终端系统中，除了第三实施例的效果之外，还可以根据次级接收符号时钟接收侧的应用来生成与接收符号时钟同步的次级接收符号时钟。
另外，在第四实施例的数据处理终端系统中，调制和解调处理单元84在接收时将来自高频处理单元21的作为接收调制波信号的接收中频信号(接收IF信号)转换为接收数字BB信号，并且将转换后的接收数字BB信号输出到微处理器信号处理单元6；在发射时，将来自微处理器信号处理单元6的发射数字BB信号转换为发射中频信号(发射IF信号)作为发射调制波信号，并且将转换后的发射IF信号输出到高频处理单元21。然而，本发明并不限于前述形式。也就是说，调制和解调处理单元84还可以在接收时将来自高频处理单元21的作为接收调制波信号的接收RF信号转换为接收数字BB信号，并且将转换后的接收数字BB信号输出到微处理器信号处理单元6；并且在发射时将来自微处理器信号处理单元6的发射数字BB信号转换为发射RF信号，并且将转换后的发射RF信号输出到高频处理单元21。
在这种情形中，在本发明第四实施例的数据处理终端系统的修改中，如图13所示，高频处理单元21具有双工器(DUP)52、低噪声放大器(LNA)53、带通滤波器(BPF)54和60、以及功率放大器(PA)59。
解调器(DEM)22将来自带通滤波器(BPF)54的接收RF信号转换为接收模拟BB信号(模拟I信号和模拟Q信号)，并且将转换后的接收模拟BB信号输出到A/D转换器24-1和24-1。
解调器(DEM)22的接收符号时钟再现电路生成(再现)接收符号时钟，该时钟的频率比接收模拟BB信号上叠加的接收符号频率大n倍(n是整数)，并且将所生成(再现)的接收符号时钟输出到时 钟发生器35。A/D转换器24-1和24-1、D/A转换器25-1和25-1、微波发射和接收单元接口31、微处理器信号处理单元接口34、以及微处理器信号处理电路(CPU)26与来自时钟发生器35的次级接收符号时钟相同步地操作。
调制器(MOD)23将发射模拟BB信号(模拟I信号和模拟Q信号)转换为发射RF信号；并且将转换后的发射RF信号通过带通滤波器(BPF)60输出到功率放大器(PA)59。
或者，在本发明第四实施例的数据处理终端系统中，如图18所示，第四实施例的数据处理终端系统可以应用于第二实施例的数据处理终端系统。
第四实施例的数据处理终端系统具有第二实施例中的微处理器信号处理单元4，而不是微处理器信号处理单元6。如上所述，微处理器信号处理单元4具有微处理器信号处理单元接口47以及微处理器信号处理电路(CPU)48。在第四实施例的数据处理终端系统中，微波发射和接收单元7具有调制和解调处理单元84′，而不是调制和解调处理单元84。调制和解调处理单元84′具有解调器(DEM)22、调制器(MOD)23、以及基带处理单元。基带处理单元具有A/D转换器24-1和24-1、D/A转换器25-1和25-1、解码器(DEC)71、编码器(ENC)72、微波发射和接收单元接口46、以及时钟发生器35。
这种情形中，时钟发生器35基于来自解调器(DEM)22的初级接收符号时钟来生成次级接收符号时钟，并且将所生成的次级接收符号时钟输出到A/D转换器24-1和24-1、D/A转换器25-1和25-1、解码器(DEC)71、编码器(ENC)72、微波发射和接收单元接口46、微处理器信号处理单元接口47、以及微处理器信号处理电路(CPU)48，它们是次级接收符号时钟的接收侧。A/D转换器24-1和24-1、D/A转换器25-1和25-1、解码器(DEC)71、编码器(ENC)72、微波发射和接收单元接口46、微处理器信号处理单元接口47、以及微处理器信号处理电路(CPU)48与来自时钟发生器35的次级接收符号时钟相同步地操作。
同样，在第四实施例的数据处理终端系统中，调制和解调处理单 元84′在接收时将来自高频处理单元21的作为接收调制波信号的接收中频信号(接收IF信号)转换为接收数据，并且将转换后的接收数据输出到微处理器信号处理单元4；在发射时将来自微处理器信号处理单元4的发射数据转换为发射中频信号(发射IF信号)作为发射调制波信号，并且将转换后的发射IF信号输出到高频处理单元21。然而，本发明并不限于前述形式。也就是说，调制和解调处理单元84′还可以在接收时将来自高频处理单元21的作为接收调制波信号的接收RF信号转换为接收数据，并且将转换后的接收数据输出到微处理器信号处理单元4；并且在发射时将来自微处理器信号处理单元4的发射数据转换为发射RF信号作为发射调制波信号，并且将转换后的发射RF信号输出到高频处理单元21。
在这种情形中，在本发明第四实施例的数据处理终端系统的修改中，如图23所示，高频处理单元21具有双工器(DUP)52、低噪声放大器(LNA)53、带通滤波器(BPF)54和60、以及功率放大器(PA)59。
解调器(DEM)22将来自带通滤波器(BPF)54的接收RF信号转换为接收模拟BB信号(模拟I信号和模拟Q信号)，并且将转换后的接收模拟BB信号输出到A/D转换器24-1和24-1。
解调器(DEM)22的接收符号时钟再现电路生成(再现)初级接收符号时钟，该时钟的频率是接收模拟BB信号上叠加的接收符号频率的n倍(n是整数)，并且将所生成(再现)的初级接收符号时钟输出到时钟发生器35。A/D转换器24-1和24-1、D/A转换器25-1和25-1、解码器(DEC)71、编码器(ENC)72、微波发射和接收单元接口46、微处理器信号处理单元接口47、以及微处理器信号处理电路(CPU)48与来自时钟发生器35的次级接收符号时钟相同步地操作。
调制器(MOD)23将发射模拟BB信号(模拟I信号和模拟Q信号)转换为发射RF信号；并且将转换后的发射RF信号通过带通滤波器(BPF)60输出到功率放大器(PA)59。
【第五实施例】
图6示出了使用微波波段正交幅度调制波的数据处理终端系统的配置，作为本发明第五实施例的数据处理终端系统。在第五实施例的数据处理终端系统中，除了第三施例的效果之外，即使不从微波发射和接收单元向微处理器信号处理单元输出接收符号时钟，微处理器信号处理电路(CPU)在所有时间都操作，而不需要切换输出到微处理器信号处理单元中微处理器信号处理电路(CPU)的时钟源。在第五实施例中，省略与前面重复的描述。
第五实施例的数据处理终端系统具有连接到网络的天线51、微波发射和接收单元9、以及微处理器信号处理单元10。天线51与微波发射和接收单元9是发射和接收装置(通信装置)。微处理器信号处理单元10是数据处理终端。即，在第三实施例的数据处理终端系统中，提供了微波发射和接收单元9以及微处理器信号处理单元10，而不是第三实施例的数据处理终端系统中的微波发射和接收单元5以及微处理器信号处理单元6。
微波发射和接收单元9具有高频处理单元21、以及调制和解调处理单元85。高频处理单元21与第一实施例中的高频处理单元21相同(见图2)。
调制和解调处理单元85具有解调器(DEM)22、调制器(MOD)23、以及基带处理单元。基带处理单元具有模数(A/D)转换器24-1和24-2、数模(D/A)转换器25-1和25-2、以及微波发射和接收单元接口(I/F)31。解调器(DEM)22、调制器(MOD)23、A/D转换器24-1和24-2、D/A转换器25-1和25-2、以及微波发射和接收单元接口31与第三实施例中相同(见图4)。
微处理器信号处理单元10具有微处理器信号处理单元接口(I/F)34、微处理器信号处理电路(CPU)26、以及时钟发生器(CLOCK GEN)36。微处理器信号处理单元接口34、微处理器信号处理电路26与第三实施例中相同(见图4)。
以这样的方式来配置第五实施例的数据处理终端系统：能够向/从微处理器信号处理单元10中附上/拆除微波发射和接收单元9。即使在微波发射和接收单元9与微处理器信号处理单元10分离时，微处 理器信号处理电路(CPU)26也可以与来自时钟发生器36的时钟(稍后描述)相同步地执行存储器中存储的多个程序中不使用微波发射和接收功能的通用程序(例如，电子表格处理和字处理)(未示出)，并且与所述时钟同步地执行通用数据处理(只使用数据处理终端的功能的处理)。换言之，用户可以将第五实施例的数据处理终端系统用作只具有微处理器信号处理单元10的功能的数据处理终端。
调制和解调处理单元85的解调器(DEM)22具有载波再现电路(未示出)和接收符号时钟再现电路(未示出)。调制和解调处理单元85的解调器(DEM)22的载波再现电路与第一实施例中调制和解调处理单元81的解调器(DEM)22的载波再现电路相同。
解调器(DEM)22的接收符号时钟再现电路与第三实施例中调制和解调处理单元83的解调器(DEM)22的接收符号时钟具有不同的接收符号时钟输出目的地。接收符号时钟再现电路生成(再现)接收符号时钟，该时钟的频率比叠加在接收模拟BB信号上的接收符号频率大n倍(n是整数)，并且将所生成(再现)的接收符号时钟输出到A/D转换器24-1和24-2、D/A转换器25-1和25-2、微波发射和接收单元接口31、微处理器信号处理单元接口34、以及时钟发生器36。
作为时钟发生器36，可以使用分频器电路和PLL(锁相环)电路。时钟发生器36输入来自解调器(DEM)22的接收符号时钟作为初级时钟，并且PLL电路生成与初级时钟同步的次级时钟，并将所生成的次级时钟输出到微处理器信号处理电路(CPU)26。当没有主时钟时，时钟发生器36自振荡，并且将次级时钟输出到微处理器信号处理电路(CPU)26。
接着，将描述在第五实施例的数据处理终端系统接收信号时的操作。省略与第三实施例重复的操作的描述。
在解调器(DEM)22中，来自带通滤波器(BPF)56的接收IF信号被转换为作为接收模拟BB信号的模拟I信号和模拟Q信号，然后被输出到A/D转换器24-1和24-2。解调器(DEM)22的接收符号时钟再现电路再现接收符号时钟(该时钟与接收模拟BB信号中包含的接收符号的频率同步)，然后再现的接收符号时钟被输出到A/D转 换器24-1和24-2、D/A转换器25-1和25-2、微波发射和接收单元接口31、微处理器信号处理单元接口34、以及时钟发生器36。时钟发生器36生成与来自解调器(DEM)22的接收符号时钟(初级时钟)同步的次级时钟，并且将所生成的次级时钟输出到微处理器信号处理电路(CPU)26。
基于微处理器信号处理电路(CPU)26所执行的通信处理程序中，来自微处理器信号处理单元接口34的接收数字BB信号(数字I信号和数字Q信号)经历了与来自时钟发生器36的次级时钟同步地纠错过程、解码过程、标识数据去除过程、傅立叶变换、以及数字波形整形处理，然后被转换为接收数据。微处理器信号处理电路(CPU)26基于应用程序(例如，电子邮件处理程序)来处理接收数据。
接着，将描述在第五实施例中的数据处理终端系统发射信号时的操作。省略与第三实施例重复的操作的描述。
在基于应用程序(例如，电子邮件处理程序)生成发射数据之后，微处理器信号处理电路(CPU)26基于通信处理程序，与来自时钟发生器36的次级时钟相同步地对发射数据执行用于纠错的冗余数据添加过程、编码过程、标识数据添加过程、反傅立叶变换、以及数字波形整形处理，然后将处理过的发射数据转换为发射数字BB信号(数字I信号和数字Q信号)；并且与次级时钟同步地将转换后的发射数字BB信号输出到微处理器信号处理单元接口34。
在第五实施例的数据处理终端系统中，如果接收停止或者如果微波发射和接收单元9与微处理器信号处理单元10因为某种原因而被分离，则微处理器信号处理单元10不能输入接收符号时钟(初级时钟)。即使在这种情形中，通过时钟发生器36的PLL电路的自振荡，还是向微处理器信号处理电路(CPU)26输出次级时钟。由于这一原因，即使在微波发射和接收单元9被附加到微处理器信号处理单元10或者在微波发射和接收单元9与微处理器信号处理单元10被分开时，微处理器信号处理电路(CPU)26也以与来自时钟发生器36的次级时钟同步的定时操作。这样，除了第三实施例的效果之外，在第五实施例中，即使在没有从微波发射和接收单元9向微处理器信号处理单元10 输出接收符号时钟，也不需要切换输出到微处理器信号处理单元10中的微处理器信号处理电路(CPU)26的时钟源，并且微处理器信号处理电路(CPU)26在所有时间都操作。
在该实施例中，时钟发生器36向微处理器信号处理电路(CPU)26提供与作为初级时钟的接收符号时钟同步的次级时钟。然而，时钟发生器36可以向微处理器信号处理电路(CPU)26提供频率与接收符号时钟频率不同的次级时钟。因此，在第五实施例的数据处理终端系统中，例如通过在低功率模式时降低微处理器信号处理电路(CPU)26的操作频率，可以容易地改变操作频率。
另外，在第五实施例的数据处理终端系统中，调制和解调处理单元85在接收时将来自高频处理单元21的作为接收调制波信号的接收中频信号(接收IF信号)转换为接收数字BB信号，并且将转换后的接收数字BB信号输出到微处理器信号处理单元10；在发射时，将来自微处理器信号处理单元10的发射数字BB信号转换为发射中频信号(发射IF信号)作为发射调制波信号，并且将转换后的发射IF信号输出到高频处理单元21。然而，本发明并不限于前述形式。也就是说，调制和解调处理单元85还可以在接收时将来自高频处理单元21的作为接收调制波信号的接收RF信号转换为接收数字BB信号，并且将转换后的接收数字BB信号输出到微处理器信号处理单元10；并且在发射时将来自微处理器信号处理单元10的发射数字BB信号转换为发射RF信号作为发射调制波信号，并且将转换后的发射RF信号输出到高频处理单元21。
在这种情形中，在本发明第五实施例的数据处理终端系统的修改中，如图14所示，高频处理单元21具有双工器(DUP)52、低噪声放大器(LNA)53、带通滤波器(BPF)54和60、以及功率放大器(PA)59。
解调器(DEM)22将来自带通滤波器(BPF)54的接收RF信号转换为接收模拟BB信号(模拟I信号和模拟Q信号)，并且将转换后的接收模拟BB信号输出到A/D转换器24-1和24-1。
解调器(DEM)22的接收符号时钟再现电路生成(再现)接收 符号时钟，该时钟的频率比接收模拟BB信号上叠加的接收符号频率大n倍(n是整数)，并且将所生成(再现)的接收符号时钟输出到A/D转换器24-1和24-1、D/A转换器25-1和25-1、微波发射和接收单元接口31、微处理器信号处理单元接口34、以及时钟发生器36。A/D转换器24-1和24-1、D/A转换器25-1和25-1、微波发射和接收单元接口31、微处理器信号处理单元接口34、以及时钟发生器36与来自解调器(DEM)22的接收符号时钟相同步地操作。微处理器信号处理电路(CPU)48与来自时钟发生器36的次级接收符号时钟相同步地操作。
调制器(MOD)23将发射模拟BB信号(模拟I信号和模拟Q信号)转换为发射RF信号；并且将转换后的发射RF信号通过带通滤波器(BPF)60输出到功率放大器(PA)59。
另外，在本发明第五实施例的数据处理终端系统中，如图19所示，第五实施例的数据处理终端系统可以应用于第二实施例的数据处理终端系统。
第五实施例的数据处理终端系统具有微处理器信号处理单元10′，而不是微处理器信号处理单元10。微处理器信号处理单元10′具有第二实施例的微处理器信号处理单元的微处理器信号处理单元接口47以及微处理器信号处理电路(CPU)48、以及上述时钟发生器36。在第五实施例的数据处理终端系统中，微波发射和接收单元9具有调制和解调处理单元85′，而不是调制和解调处理单元85调制和解调处理单元85′具有解调器(DEM)22、调制器(MOD)23、以及基带处理单元。基带处理单元具有A/D转换器24-1和24-1、D/A转换器25-1和25-1、解码器(DEC)71、编码器(ENC)72、以及微波发射和接收单元接口46。
这种情形中，解调器(DEM)22的接收符号时钟再现电路生成(再现)接收符号时钟，该时钟的频率比解调器(DEM)22中生成的接收模拟BB信号上叠加的接收符号的频率大n(n是整数)倍，并且将所生成(再现)的接收符号时钟输出到A/D转换器24-1和24-1、D/A转换器25-1和25-1、解码器(DEC)71、编码器(ENC)72、微 波发射和接收单元接口46、微处理器信号处理单元接口47、以及时钟发生器36。A/D转换器24-1和24-1、D/A转换器25-1和25-1、解码器(DEC)71、编码器(ENC)72、微波发射和接收单元接口46、微处理器信号处理单元接口47、以及时钟发生器36与来自解调器(DEM)22的接收符号时钟相同步地操作。微处理器信号处理电路(CPU)48与来自时钟发生器36的次级接收符号时钟相同步地操作。
同样，在第五实施例的数据处理终端系统中，调制和解调处理单元85′在接收时将来自高频处理单元21的作为接收调制波信号的接收中频信号(接收IF信号)转换为接收数据，并且将转换后的接收数据输出到微处理器信号处理单元10′；在发射时将来自微处理器信号处理单元10′的发射数据转换为发射中频信号(发射IF信号)作为发射调制波信号，并且将转换后的发射IF信号输出到高频处理单元21。然而，本发明并不限于前述形式。也就是说，调制和解调处理单元85′还可以在接收时将来自高频处理单元21的作为接收调制波信号的接收RF信号转换为接收数据，并且将转换后的接收数据输出到微处理器信号处理单元10′；并且在发射时将来自微处理器信号处理单元10′的发射数据转换为发射RF信号作为发射调制波信号，并且将转换后的发射RF信号输出到高频处理单元21。
在这种情形中，在本发明第五实施例的数据处理终端系统的修改中，如图24所示，高频处理单元21具有双工器(DUP)52、低噪声放大器(LNA)53、带通滤波器(BPF)54和60、以及功率放大器(PA)59。
解调器(DEM)22将来自带通滤波器(BPF)54的接收RF信号转换为接收模拟BB信号(模拟I信号和模拟Q信号)，并且将转换后的接收模拟BB信号输出到A/D转换器24-1和24-1。
解调器(DEM)22的接收符号时钟再现电路生成(再现)接收符号时钟，该时钟的频率比接收模拟BB信号上叠加的接收符号频率大n倍(n是整数)，并且将所生成(再现)的接收符号时钟输出到A/D转换器24-1和24-1、D/A转换器25-1和25-1、解码器(DEC)71、编码器(ENC)72、微波发射和接收单元接口46、微处理器信号 处理单元接口47、以及时钟发生器36。A/D转换器24-1和24-1、D/A转换器25-1和25-1、解码器(DEC)71、编码器(ENC)72、微波发射和接收单元接口46、微处理器信号处理单元接口47、以及时钟发生器36与来自解调器(DEM)22的接收符号时钟相同步地操作。微处理器信号处理电路(CPU)48与来自时钟发生器36的次级接收符号时钟相同步地操作。
调制器(MOD)23将发射模拟BB信号(模拟I信号和模拟Q信号)转换为发射RF信号；并且将转换后的发射RF信号通过带通滤波器(BPF)60输出到功率放大器(PA)59。
【第六实施例】
图7示出了使用微波波段正交幅度调制波的数据处理终端系统的配置，作为本发明第六实施例的数据处理终端系统。在第六实施例的数据处理终端系统中，除了第四实施例的效果之外，还可以简化用于再现载波的载波再现电路以及用于再现接收符号时钟的接收符号时钟再现电路，并且可以改进所再现的载波以及接收符号时钟的相位噪声。在第六实施例中，省略与前面重复的描述。
第六实施例的数据处理终端系统具有连接到网络的天线51、微波发射和接收单元11、以及微处理器信号处理单元6。天线51与微波发射和接收单元11是发射和接收装置(通信装置)。微处理器信号处理单元6是数据处理终端。即，第六实施例的数据处理终端系统具有微波发射和接收单元11，而不是第四实施例的数据处理终端系统中的微波发射和接收单元7。以这样的方式来配置第六实施例的数据处理终端系统：能够向/从微处理器信号处理单元6中附上/拆除微波发射和接收单元11。在微波发射和接收单元11与微处理器信号处理单元6分离时，用户可以将第六实施例的数据处理终端系统用作只具有微处理器信号处理单元6的功能的数据处理终端。
微波发射和接收单元11具有高频处理单元37以及调制和解调处理单元86。
高频处理单元37在接收时将天线51接收到的接收RF信号转换 为接收中频信号(接收IF信号)；并且将转换后的接收IF信号输出到调制和解调处理单元86。高频处理单元37在发射时将来自调制和解调处理单元86的发射IF信号转换为发射RF信号，并且将转换后的发射RF信号通过天线51发射出去。
调制和解调处理单元86在接收时将来自高频处理单元37的接收IF信号转换为接收数字基带信号(接收数字BB信号)，并且将转换后的接收数字BB信号输出到微处理器信号处理单元6。调制和解调处理单元86在发射时将发射数字基带信号(发射数字BB信号)转换为发射IF信号，并且将转换后的发射IF信号输出到高频处理单元37。
高频处理单元37具有双工器(DUP)52、低噪声放大器(LNA)53、带通滤波器(BPF)54、56、60和62、变频器(CONV)40和61、本地振荡器(OSC)57和58、以及功率放大器(PA)59。双工器(DUP)52、低噪声放大器(LNA)53、带通滤波器(BPF)54、56、60和62、变频器(CONV)61、本地振荡器(OSC)57和58、以及功率放大器(PA)59与第一实施例中相同(见图2)。即，高频处理单元37具有变频器(CONV)40，而不是第一实施例中微波发射和接收单元1的变频器(CONV)55。
调制和解调处理单元86具有解调器(DEM)38、调制器(MOD)23、以及基带处理单元。基带处理单元具有模数(A/D)转换器24-1和24-2、数模(D/A)转换器25-1和25-2、微波发射和接收单元接口(I/F)31以及时钟发生器(CLOCK GEN)39。调制器(MOD)23、A/D转换器24-1和24-2、D/A转换器25-1和25-2、以及微波发射和接收单元接口31与第四实施例中相同(见图5)。即，调制和解调处理单元86具有解调器(DEM)38和时钟发生器39，而不是第四实施例中调制和解调处理单元84的解调器(DEM)22和时钟发生器35。
变频器(CONV)40将由带通滤波器(BPF)54去除了多余频率分离的接收RF信号与本地振荡器(OSC)57所生成的本地振荡信号混合；将混合后的接收RF信号转换为接收中频接收中频信号(接收IF信号)；并且将转换后的接收IF信号通过带通滤波器(BPF)56输出到调制和解调处理单元86的解调器(DEM)38。
变频器(CONV)40生成(提取)来自带通滤波器(BPF)54的接收RF信号上叠加的参考相位信号，并且将所生成(提取)的参考相位信号输出到时钟发生器39。
时钟发生器39具有接收符号时钟再现电路(未示出)。
基于来自变频器(CONV)40的参考相位信号，时钟发生器39生成(再现)接收符号时钟，该时钟的频率比接收符号频率大n倍(n是整数)，并且将所生成(再现)的接收符号时钟输出到A/D转换器24-1和24-2、D/A转换器25-1和25-2、微波发射和接收单元接口31、微处理器信号处理单元接口34、以及微处理器信号处理电路(CPU)26。接收符号时钟与参考相位信号同步，并且其频率与参考相位信号的频率不同。
时钟发生器还具有载波再现电路(未示出)。
基于来自变频器(CONV)40的参考相位信号，时钟发生器39生成(再现)载波，并且将所生成(再现)的载波输出到解调器(DEM)38。载波与参考相位信号同步，并且其频率不同于参考相位信号的频率。
调制和解调处理单元86的解调器(DEM)38利用来自时钟发生器39的载波，执行相干检测，并且将来自带通滤波器(BPF)56的接收IF信号转换为接收模拟BB信号。在QAM调制信号的情形中，解调器(DEM)38根据从时钟发生器39提供的载波来生成(再现)同相载波和正交载波。通过使用所生成(再现)的同相载波和正交载波，解调器(DEM)38对QAM调制波(同相调制波和正交调制波)执行相干检测，以将QAM调制波转换为接收模拟BB信号，即，模拟同相分量信号(模拟I信号)和模拟正交分量信号(模拟Q信号)，并且将转换后的接收模拟BB信号输出到A/D转换器24-1和24-2。
A/D转换器24-1和24-2利用与来自时钟发生器39的接收符号时钟同步的采样时钟，对模拟I信号和模拟Q信号进行采样；生成(转换)与采样时模拟I信号和模拟Q信号所表现出的载波幅度相对应的数字同相分量信号(数字I信号)和数字正交分量信号(数字Q信号)作为接收数字基带信号(接收数字BB信号)；并且将所生成(转换) 的接收数字基带信号输出到微波发射和接收单元接口31。
接着，将描述在第六实施例的数据处理终端系统接收信号时的操作。省略与第四实施例重复的操作的描述。
由天线51接收到的接收RF信号被双工器(DUP)52输出到低噪声放大器(LNA)53。接收RF信号被低噪声放大器(LNA)53放大，然后由带通滤波器(BPF)54去除接收RF信号中载波频带之外的不期望的频率分量。
在变频器(CONV)40中，去除了不期望的频率分量的接收RF信号与由本地振荡器(OSC)57生成的本地振荡信号混合，然后被转换为接收IF信号。对于接收IF信号，由带通滤波器(BPF)56来选择载波频带，然后输出到解调器(DEM)38。
在变频器(CONV)40将接收RF信号转换为接收IF信号同时，变频器(CONV)40中的解复用器电路(未示出)将接收RF信号上叠加的参考相位信号分离出来，然后输出到时钟发生器39。在参考相位信号中，从时钟发生器39向A/D转换器24-1和24-2、D/A转换器25-1和25-2、微波发射和接收单元接口31、微处理器信号处理单元接口34、以及微处理器信号处理电路(CPU)26输出与参考相位信号同步的时钟。还从时钟发生器39向解调器(DEM)38输出从参考相位信号中再现的载波。
在解调器(DEM)38中，来自带通滤波器(BPF)56的接收IF信号被转换为模拟I信号和模拟Q信号作为接收模拟BB信号，然后被输出到A/D转换器24-1和24-2。
在A/D转换器24-1和24-2中，利用与来自时钟发生器39的接收符号时钟相同步的采样时钟，对来自解调器(DEM)38的模拟I信号和模拟Q信号执行采样，并且被转换为数字I信号和数字Q信号作为接收数字BB信号，然后与接收符号时钟同步地输出到微波发射和接收单元接口31。
在微波发射和接收单元接口31的转换电路中，接收数字BB信号(来自A/D转换器24-1和24-2的数字I信号和数字Q信号)经历了与来自时钟发生器39的接收符号时钟同步地信号电平转换过程以及 并行位转换过程，并且与接收符号时钟同步地输出到微处理器信号处理单元接口34。
在微处理器信号处理单元接口34的转换电路中，来自微波发射和接收单元接口31的接收数字BB信号(数字I信号和数字Q信号)经历了与来自时钟发生器39的接收符号时钟同步地信号电平转换过程以及并行位转换过程，然后与接收符号时钟同步地输出到微处理器信号处理电路(CPU)26。
基于微处理器信号处理电路(CPU)26所执行的通信处理程序中，来自微处理器信号处理单元接口34的接收数字BB信号(数字I信号和数字Q信号)经历了与来自时钟发生器39的接收符号时钟同步地纠错过程、解码过程、标识数据去除过程、傅立叶变换、以及数字波形整形处理，然后被转换为接收数据。微处理器信号处理电路(CPU)26基于应用程序(例如，电子邮件处理程序)来处理接收数据。
接着，将描述在第六实施例中的数据处理终端系统发射信号时的操作。省略与第四实施例重复的操作的描述。
在基于应用程序(例如，电子邮件处理程序)生成发射数据之后，微处理器信号处理电路(CPU)26基于通信处理程序，与来自时钟发生器39的接收符号时钟同步地对发射数据执行用于纠错的冗余数据添加过程、编码过程、标识数据添加过程、反傅立叶变换、以及数字波形整形处理；将发射数据转换为发射数字BB信号(数字I信号和数字Q信号)；并且与接收符号时钟同步地将转换后的发射数字BB信号输出到微处理器信号处理单元接口34。
在微处理器信号处理单元接口34的转换电路中，来自微处理器信号处理电路(CPU)26的发射数字BB信号(数字I信号和数字Q信号)经历与来自时钟发生器39的接收符号时钟同步地信号电平转换过程以及并行位转换过程，然后与接收符号时钟同步地输出到微波发射和接收单元接口31。
在微波发射和接收单元接口31的转换电路中，来自微处理器信号处理单元接口34的发射数字BB信号(数字I信号和数字Q信号)经历了与来自时钟发生器39的接收符号时钟同步地信号电平转换过 程以及并行位转换过程，然后与接收符号时钟同步地输出到D/A转换器25-1和25-2。
在D/A转换器25-1和25-2中，来自微波发射和接收单元接口31的发射数字BB信号(数字I信号和数字Q信号)与来自时钟发生器39的接收符号时钟相同步地被转换为发射模拟BB信号(模拟I信号和模拟Q信号)，然后被输出到调制器(MOD)23。
在调制器(MOD)23中，发射模拟BB信号(来自D/A转换器25-1和25-2的模拟I信号和模拟Q信号)被转换为发射IF信号，然后被输出到带通滤波器(BPF)62。
在第六实施例的数据处理终端系统中，不是第四实施例中的解调器(DEM)22使用调制波来再现载波以再现接收符号时钟，而是时钟发生器39使用来自变频器(CONV)40的参考相位信号来再现接收符号时钟和载波。由于这一原因，在第六实施例的数据处理终端系统中，可以简化载波再现电路和接收符号时钟再现电路的配置，因为载波和接收符号时钟是从相位比调制波更加清楚的参考相位信号中再现的。
在第六实施例的数据处理终端系统中，利用参考相位信号来再现载波和接收符号时钟。由于这一原因，在第六实施例的数据处理终端系统中，可以改进所再现的载波和接收符号时钟的相位噪声。
这样，在第六实施例的数据处理终端系统中，除了第四实施例的效果之外，还可以简化用于再现载波的载波再现电路以及用于再现接收符号时钟的接收符号时钟再现电路，并且可以改进所再现的载波以及接收符号时钟的相位噪声。在第六实施例中，省略与前面重复的描述。
应该注意，在该实施例中，时钟发生器39具有载波再现电路。然而，可以是解调器(DEM)38而不是时钟发生器39具有载波再现电路。在这种情形中，时钟发生器39向解调器(DEM)38输出与参考相位信号同步的信号(例如，可以是接收符号时钟或参考相位信号自身)。基于前面的描述，解调器(DEM)38生成(再现)同相载波和正交载波，并且对QAM调制波(同相调制波和正交调制波)执行 相干检测，以转换为接收模拟BB信号，即，模拟同相分量信号(模拟I信号)和模拟正交分量信号(模拟Q信号)，然后被输出到A/D转换器24-1和24-2。
另外，在第六实施例的数据处理终端系统中，调制和解调处理单元86在接收时将来自高频处理单元21的作为接收调制波信号的接收中频信号(接收IF信号)转换为接收数字BB信号，并且将转换后的接收数字BB信号输出到微处理器信号处理单元6；在发射时，将来自微处理器信号处理单元6的发射数字BB信号转换为发射中频信号(发射IF信号)作为发射调制波信号，并且将转换后的发射IF信号输出到高频处理单元21。然而，本发明并不限于前述形式。也就是说，调制和解调处理单元86还可以在接收时将来自高频处理单元21的作为接收调制波信号的接收RF信号转换为接收数字BB信号，并且将转换后的接收数字BB信号输出到微处理器信号处理单元6；并且在发射时将来自微处理器信号处理单元6的发射数字BB信号转换为发射RF信号作为发射调制波信号，并且将转换后的发射RF信号输出到高频处理单元21。
在这种情形中，在本发明第六实施例的数据处理终端系统的修改中，如图15所示，高频处理单元21具有双工器(DUP)52、低噪声放大器(LNA)53、带通滤波器(BPF)54和60、以及功率放大器(PA)59。带通滤波器(BPF)54具有接收信号带通滤波器(未示出)和参考信号带通滤波器(未示出)。
在带通滤波器(BPF)54的接收信号带通滤波器中，设置接收RF信号的频带。接收信号带通滤波器只提取从低噪声放大器(LNA)53提供的接收RF信号，并且将所提取的接收RF信号输出到解调器(DEM)38。在带通滤波器(BPF)54的参考相位信号带通滤波器中，设置参考相位信号的频带。参考相位信号带通滤波器只提取从从低噪声放大器(LNA)53提供的接收RF信号上叠加的参考相位信号，并且将所提取的参考相位信号输出到时钟发生器39。
基于来自带通滤波器(BPF)54的参考相位信号，时钟发生器39生成(再现)接收符号时钟，并且将所生成(再现)的接收符号时钟 输出到A/D转换器24-1和24-1、D/A转换器25-1和25-1、微波发射和接收单元接口31、微处理器信号处理单元接口34、以及微处理器信号处理电路(CPU)26。A/D转换器24-1和24-1、D/A转换器25-1和25-1、微波发射和接收单元接口31、微处理器信号处理单元接口34、以及微处理器信号处理电路(CPU)26与来自时钟发生器39的接收符号时钟相同步地操作。时钟发生器39还基于来自带通滤波器(BPF)54的参考相位信号，生成(再现)载波，以输出到解调器(DEM)38。
解调器(DEM)38将来自带通滤波器(BPF)54的接收RF信号转换为接收模拟BB信号(模拟I信号和模拟Q信号)，并且将转换后的接收模拟BB信号输出到A/D转换器24-1和24-1。
调制器(MOD)23将发射模拟BB信号(模拟I信号和模拟Q信号)转换为发射RF信号；并且将转换后的发射RF信号通过带通滤波器(BPF)60输出到功率放大器(PA)59。
另外，在本发明中，作为第六实施例的数据处理终端系统的修改，如图20所示，第六实施例的数据处理终端系统可以应用于第二实施例的数据处理终端系统。
第六实施例的数据处理终端系统具有第二实施例中的微处理器信号处理单元4，而不是微处理器信号处理单元6。如上所述，微处理器信号处理单元4具有微处理器信号处理单元接口47以及微处理器信号处理电路(CPU)48。在第六实施例的数据处理终端系统中，微波发射和接收单元11具有调制和解调处理单元86′，而不是调制和解调处理单元86。调制和解调处理单元86′具有解调器(DEM)38、调制器(MOD)23、以及基带处理单元。基带处理单元具有A/D转换器24-1和24-1、D/A转换器25-1和25-1、解码器(DEC)71、编码器(ENC)72、微波发射和接收单元接口46、以及时钟发生器39。
这种情形中，时钟发生器39基于来自变频器(CONV)40的参考相位信号来生成(再现)接收符号时钟，并且将所生成(再现)的接收符号时钟输出到A/D转换器24-1和24-1、D/A转换器25-1和25-1、解码器(DEC)71、编码器(ENC)72、微波发射和接收单元接口46、 微处理器信号处理单元接口47、以及微处理器信号处理电路(CPU)48。A/D转换器24-1和24-1、D/A转换器25-1和25-1、解码器(DEC)71、编码器(ENC)72、微波发射和接收单元接口46、微处理器信号处理单元接口47、以及微处理器信号处理电路(CPU)48与来自时钟发生器39的接收符号时钟相同步地操作。时钟发生器39还基于来自变频器(CONV)40的参考相位信号来生成(再现)载波，并且将所生成(再现)的载波输出到解调器(DEM)38。
另外，在第六实施例的数据处理终端系统中，调制和解调处理单元86′在接收时将来自高频处理单元21的作为接收调制波信号的接收中频信号(接收IF信号)转换为接收数据，并且将转换后的接收数据输出到微处理器信号处理单元4；在发射时将来自微处理器信号处理单元4的发射数据转换为发射中频信号(发射IF信号)作为发射调制波信号，并且将转换后的发射IF信号输出到高频处理单元21。然而，本发明并不限于前述形式。也就是说，调制和解调处理单元86′还可以在接收时将来自高频处理单元21的作为接收调制波信号的接收RF信号转换为接收数据，并且将转换后的接收数据输出到微处理器信号处理单元4；并且在发射时将来自微处理器信号处理单元4的发射数据转换为发射RF信号作为发射调制波信号，并且将转换后的发射RF信号输出到高频处理单元21。
在这种情形中，在本发明第六实施例的数据处理终端系统的修改中，如图25所示，高频处理单元21具有双工器(DUP)52、低噪声放大器(LNA)53、带通滤波器(BPF)54和60、以及功率放大器(PA)59。带通滤波器(BPF)54具有接收信号带通滤波器(未示出)和参考相位信号带通滤波器(未示出)。
在带通滤波器(BPF)54的接收信号带通滤波器中，设置接收RF信号的频带。接收信号带通滤波器只提取从低噪声放大器(LNA)53提供的接收RF信号，并且将所提取的接收RF信号输出到解调器(DEM)38。在带通滤波器(BPF)54的参考相位信号带通滤波器中，设置参考相位信号的频带。参考相位信号带通滤波器只提取从从低噪声放大器(LNA)53提供的接收RF信号上叠加的参考相位信号，并 且将所提取的参考相位信号输出到时钟发生器39。
基于来自带通滤波器(BPF)54的参考相位信号，时钟发生器39生成(再现)接收符号时钟，并且将所生成(再现)的接收符号时钟输出到A/D转换器24-1和24-1、D/A转换器25-1和25-1、解码器(DEC)71、编码器(ENC)72、微波发射和接收单元接口46、微处理器信号处理单元接口47、以及微处理器信号处理电路(CPU)48。A/D转换器24-1和24-1、D/A转换器25-1和25-1、解码器(DEC)71、编码器(ENC)72、微波发射和接收单元接口46、微处理器信号处理单元接口47、以及微处理器信号处理电路(CPU)48与来自时钟发生器39的接收符号时钟相同步地操作。时钟发生器39还基于来自带通滤波器(BPF)54的参考相位信号，生成(再现)载波，并且将所生成(再现)的载波输出到解调器(DEM)38。
解调器(DEM)38将来自带通滤波器(BPF)54的接收RF信号转换为接收模拟BB信号(模拟I信号和模拟Q信号)，并且将转换后的接收模拟BB信号输出到A/D转换器24-1和24-1。
调制器(MOD)23将发射模拟BB信号(模拟I信号和模拟Q信号)转换为发射RF信号；并且将转换后的发射RF信号通过带通滤波器(BPF)60输出到功率放大器(PA)59。
【第七实施例】
图8示出了使用微波波段正交幅度调制波的数据处理终端系统的配置，作为本发明第七实施例的数据处理终端系统。在第七实施例的数据处理终端系统中，除了第四实施例的效果之外，不必使用接收符号时钟再现电路。在第七实施例中，省略与前面重复的描述。
第七实施例的数据处理终端系统具有连接到网络的天线51、微波发射和接收单元13、以及微处理器信号处理单元6。天线51与微波发射和接收单元13是发射和接收装置(通信装置)。微处理器信号处理单元6是数据处理终端。即，第七实施例的数据处理终端系统具有微波发射和接收单元13，而不是第四实施例的数据处理终端系统中的微波发射和接收单元7。
以这样的方式来配置第七实施例的数据处理终端系统：能够向/从微处理器信号处理单元6中附上/拆除微波发射和接收单元13。在微波发射和接收单元13与微处理器信号处理单元6分离时，用户可以将第七实施例的数据处理终端系统用作只具有微处理器信号处理单元6的功能的数据处理终端。
微波发射和接收单元13具有高频处理单元21以及调制和解调处理单元87。高频处理单元21与第一实施例的高频处理单元21相同(见图2)。
调制和解调处理单元87具有解调器(DEM)42、调制器(MOD)23、以及基带处理单元。基带处理单元具有模数(A/D)转换器24-1和24-2、数模(D/A)转换器25-1和25-2、微波发射和接收单元接口(I/F)31以及系统时钟发生器(CLOCK GEN)41。调制器(MOD)23、A/D转换器24-1和24-2、D/A转换器25-1和25-2、以及微波发射和接收单元接口31与第四实施例中相同(见图5)。即，调制和解调处理单元87具有解调器(DEM)42和系统时钟发生器41，而不是第四实施例中调制和解调处理单元84的解调器(DEM)22和时钟发生器35。
调制和解调处理单元87的解调器(DEM)42具有载波再现电路(未示出)。解调器(DEM)42的载波再现电路与第一实施例中调制和解调处理单元81的解调器(DEM)22的载波再现电路相同。
系统时钟发生器41通过自振荡生成系统时钟，并且将所生成的系统时钟输出到A/D转换器24-1和24-2、D/A转换器25-1和25-2、微波发射和接收单元接口31、微处理器信号处理单元接口34、以及微处理器信号处理电路(CPU)26。
接着，将描述在第七实施例的数据处理终端系统接收信号时的操作。省略与第四实施例重复的操作的描述。
在解调器(DEM)42中，来自带通滤波器(BPF)56的接收IF信号被转换为模拟I信号和模拟Q信号作为接收模拟BB信号，然后被输出到A/D转换器24-1和24-2。
通过系统时钟发生器41的自振荡，从系统时钟发生器41向A/D 转换器24-1和24-2、D/A转换器25-1和25-2、微波发射和接收单元接口31、微处理器信号处理单元接口34、以及微处理器信号处理电路(CPU)26输出系统时钟。
在A/D转换器24-1和24-2中，利用与来自系统时钟发生器41的系统时钟同步的采样时钟，对来自解调器(DEM)38的模拟I信号和模拟Q信号采样，并且被转换为数字I信号和数字Q信号作为接收数字BB信号，然后被输出到微波发射和接收单元接口31。
在微波发射和接收单元接口31的转换电路中，接收数字BB信号(来自A/D转换器24-1和24-2的数字I信号和数字Q信号)经历了与来自系统时钟发生器41的系统时钟同步地信号电平转换过程以及并行位转换过程，然后与系统时钟同步地输出到微处理器信号处理单元接口34。
在微处理器信号处理单元接口34的转换电路中，来自微波发射和接收单元接口31的接收数字BB信号(数字I信号和数字Q信号)经历了与来自系统时钟发生器41的系统时钟同步地信号电平转换过程以及并行位转换过程，然后与系统时钟同步地输出到微处理器信号处理电路(CPU)26。
基于微处理器信号处理电路(CPU)26所执行的通信处理程序中，来自微处理器信号处理单元接口34的接收数字BB信号(数字I信号和数字Q信号)经历了与来自系统时钟发生器41的系统时钟同步地纠错过程、解码过程、标识数据去除过程、傅立叶变换、以及数字波形整形处理，然后被转换为接收数据。这样，在微处理器信号处理电路(CPU)26中，也对接收数字BB信号(数字I信号和数字Q信号)执行数字波形整形处理以便再现波形，从而确定接收数据。微处理器信号处理电路(CPU)26基于应用程序(例如，电子邮件处理程序)来处理接收数据。
接着，将描述在第七实施例中的数据处理终端系统发射信号时的操作。省略与第四实施例重复的操作的描述。
在基于应用程序(例如，电子邮件处理程序)生成发射数据之后，微处理器信号处理电路(CPU)26基于通信处理程序，与来自系统时 钟发生器41的系统时钟同步地对发射数据执行用于纠错的冗余数据添加过程、编码过程、标识数据添加过程、反傅立叶变换、以及数字波形整形处理；将发射数据转换为发射数字BB信号(数字I信号和数字Q信号)；并且与系统时钟同步地将转换后的发射数字BB信号输出到微处理器信号处理单元接口34。
在微处理器信号处理单元接口34的转换电路中，来自微处理器信号处理电路(CPU)26的发射数字BB信号(数字I信号和数字Q信号)经历与来自系统时钟发生器41的系统时钟同步地信号电平转换过程以及并行位转换过程，然后与系统时钟同步地输出到微波发射和接收单元接口31。
在微波发射和接收单元接口31的转换电路中，来自微处理器信号处理单元接口34的发射数字BB信号(数字I信号和数字Q信号)经历了与来自系统时钟发生器41的系统时钟同步地信号电平转换过程以及并行位转换过程，然后与系统时钟同步地输出到D/A转换器25-1和25-2。
在D/A转换器25-1和25-2中，来自微波发射和接收单元接口31的发射数字BB信号(数字I信号和数字Q信号)与来自系统时钟发生器41的系统时钟相同步地被转换为发射模拟BB信号(模拟I信号和模拟Q信号)，然后被输出到调制器(MOD)23。
在调制器(MOD)23中，发射模拟BB信号(来自D/A转换器25-1和25-2的模拟I信号和模拟Q信号)被转换为发射IF信号，然后被输出到带通滤波器(BPF)62。
在第七实施例的数据处理终端系统中，在微处理器信号处理电路(CPU)26中也对数字BB信号(数字I信号和数字Q信号)执行数字波形整形处理，以便再现波形从而确定接收数据。由于这一原因，在解调器(DEM)42中不必使用用于再现接收符号时钟的接收符号时钟再现电路。这样，在第七实施例的数据处理终端系统中，除了第四实施例的效果之外，接收符号时钟再现电路不是必要的。
另外，在第七实施例的数据处理终端系统中，调制和解调处理单元87在接收时将来自高频处理单元21的作为接收调制波信号的接收 中频信号(接收IF信号)转换为接收数字BB信号，并且将转换后的接收数字BB信号输出到微处理器信号处理单元6；在发射时，将来自微处理器信号处理单元6的发射数字BB信号转换为发射中频信号(发射IF信号)作为发射调制波信号，并且将转换后的发射IF信号输出到高频处理单元21。然而，本发明并不限于前述形式。也就是说，调制和解调处理单元87还可以在接收时将来自高频处理单元21的作为接收调制波信号的接收RF信号转换为接收数字BB信号，并且将转换后的接收数字BB信号输出到微处理器信号处理单元6；并且在发射时将来自微处理器信号处理单元6的发射数字BB信号转换为发射RF信号，并且将转换后的发射RF信号输出到高频处理单元21。
在这种情形中，在本发明第七实施例的数据处理终端系统的修改中，如图16所示，高频处理单元21具有双工器(DUP)52、低噪声放大器(LNA)53、带通滤波器(BPF)54和60、以及功率放大器(PA)59。
解调器(DEM)42将来自带通滤波器(BPF)54的接收RF信号转换为接收模拟BB信号(模拟I信号和模拟Q信号)，并且将转换后的接收模拟BB信号输出到A/D转换器24-1和24-2。A/D转换器24-1和24-2、D/A转换器25-1和25-2、微波发射和接收单元接口31、微处理器信号处理单元接口34、以及微处理器信号处理电路(CPU)26与来自系统时钟发生器41的系统时钟相同步地操作。
调制器(MOD)23将发射模拟BB信号(模拟I信号和模拟Q信号)转换为发射RF信号；并且将转换后的发射RF信号通过带通滤波器(BPF)60输出到功率放大器(PA)59。
另外，在本发明第七实施例的数据处理终端系统中，如图21所示，第七实施例的数据处理终端系统可以应用于第二实施例的数据处理终端系统。
第七实施例的数据处理终端系统可以具有第二实施例中的微处理器信号处理单元4，而不是微处理器信号处理单元6。如上所述，微处理器信号处理单元4具有微处理器信号处理单元接口47以及微处理器信号处理电路(CPU)48。在第七实施例的数据处理终端系统中， 微波发射和接收单元13具有调制和解调处理单元87′，而不是调制和解调处理单元87。调制和解调处理单元87′具有解调器(DEM)42以及基带处理单元。基带处理单元具有调制器(MOD)23、A/D转换器24-1和24-1、D/A转换器25-1和25-1、解码器(DEC)71、编码器(ENC)72、微波发射和接收单元接口46、以及系统时钟发生器41。
这种情形中，系统时钟发生器41通过自振荡生成系统时钟，并且将所生成的系统时钟输出到A/D转换器24-1和24-1、D/A转换器25-1和25-1、解码器(DEC)71、编码器(ENC)72、微波发射和接收单元接口46、微处理器信号处理单元接口47、以及微处理器信号处理电路(CPU)48。A/D转换器24-1和24-1、D/A转换器25-1和25-1、解码器(DEC)71、编码器(ENC)72、微波发射和接收单元接口46、微处理器信号处理单元接口47、以及微处理器信号处理电路(CPU)48与来自系统时钟发生器41的系统时钟相同步地操作。
同样，在第七实施例的数据处理终端系统中，调制和解调处理单元87′在接收时将来自高频处理单元21的作为接收调制波信号的接收中频信号(接收IF信号)转换为接收数据，并且将转换后的接收数据输出到微处理器信号处理单元4；在发射时将来自微处理器信号处理单元4的发射数据转换为发射中频信号(发射IF信号)作为发射调制波信号，并且将转换后的发射IF信号输出到高频处理单元21。然而，本发明并不限于前述形式。也就是说，调制和解调处理单元87′还可以在接收时将来自高频处理单元21的作为接收调制波信号的接收RF信号转换为接收数据，并且将转换后的接收数据输出到微处理器信号处理单元4；并且在发射时将来自微处理器信号处理单元4的发射数据转换为发射RF信号作为发射调制波信号，并且将转换后的发射RF信号输出到高频处理单元21。
在这种情形中，在本发明第七实施例的数据处理终端系统的修改中，如图26所示，高频处理单元21具有双工器(DUP)52、低噪声放大器(LNA)53、带通滤波器(BPF)54和60、以及功率放大器(PA)59。
解调器(DEM)42将来自带通滤波器(BPF)54的接收RF信号 转换为接收模拟BB信号(模拟I信号和模拟Q信号)，并且将转换后的接收模拟BB信号输出到A/D转换器24-1和24-1。A/D转换器24-1和24-1、D/A转换器25-1和25-1、解码器(DEC)71、编码器(ENC)72、微波发射和接收单元接口46、微处理器信号处理单元接口47、以及微处理器信号处理电路(CPU)48与来自系统时钟发生器41的系统时钟相同步地操作。
调制器(MOD)23将发射模拟BB信号(模拟I信号和模拟Q信号)转换为发射RF信号；并且将转换后的发射RF信号通过带通滤波器(BPF)60输出到功率放大器(PA)59。
【第八实施例】
图9示出了使用微波波段正交幅度调制波的数据处理终端系统的配置，作为本发明第八实施例的数据处理终端系统。在第八实施例的数据处理终端系统中，除了第七实施例的效果之外，即使微波发射和接收单元与微处理器信号处理单元由于某种原因被分开，微处理器信号处理单元中的微处理器信号处理电路(CPU)也能在所有时间都工作。在第八实施例中，省略与前面重复的描述。
第八实施例的数据处理终端系统具有连接到网络的天线51、微波发射和接收单元15、以及微处理器信号处理单元16。天线51与微波发射和接收单元15是发射和接收装置(通信装置)。微处理器信号处理单元16是数据处理终端。即，第八四实施例的数据处理终端系统具有微波发射和接收单元15以及微处理器信号处理单元16，而不是第七实施例的数据处理终端系统中的微波发射和接收单元13以及微处理器信号处理单元6。
微波发射和接收单元15具有高频处理单元21以及调制和解调处理单元88。高频处理单元21与第一实施例的高频处理单元21相同(见图2)。
调制和解调处理单元88具有解调器(DEM)42、调制器(MOD)23、以及基带处理单元。基带处理单元具有模数(A/D)转换器24-1和24-2、数模(D/A)转换器25-1和25-2、以及微波发射和接收单元 接口(I/F)101。解调器(DEM)42、调制器(MOD)23、A/D转换器24-1和24-2、D/A转换器25-1和25-2与第七实施例中相同(见图8)。微波发射和接收单元接口(I/F)101具有与上述微波发射和接收单元接口(I/F)31相同的功能，但是具有与微波发射和接收单元接口(I/F)31不同的系统时钟输入和输出。
微处理器信号处理单元16具有微处理器信号处理单元接口(I/F)102、微处理器信号处理电路(CPU)26、以及系统时钟发生器(CLOCKGEN)33。微处理器信号处理电路26与第七实施例中相同(见图8)。微处理器信号处理单元接口(I/F)102具有与上述微处理器信号处理单元接口(I/F)34相同的功能，但是具有与上述微处理器信号处理单元接口(I/F)34不同的系统时钟输入和输出。
系统时钟发生器33通过自振荡生成系统时钟，并且将所生成的系统时钟输出到A/D转换器24-1和24-2、D/A转换器25-1和25-2、微波发射和接收单元接口101、微处理器信号处理单元接口102、以及微处理器信号处理电路(CPU)26。
以这样的方式来配置第八实施例的数据处理终端系统：能够向/从微处理器信号处理单元16中附上/拆除微波发射和接收单元15。即使在微波发射和接收单元15与微处理器信号处理单元16分离时，微处理器信号处理电路(CPU)26也可以与来自系统时钟发生器33的系统时钟相同步地执行存储器中存储的多个程序中不使用微波发射和接收功能的通用程序(例如，电子表格处理和字处理)(未示出)。微处理器信号处理电路(CPU)26还可以执行通用数据处理(只使用数据处理终端的功能的处理)。换言之，用户可以将第八实施例的数据处理终端系统用作只具有微处理器信号处理单元16的功能的数据处理终端。
接着，将描述在第八实施例的数据处理终端系统接收信号时的操作。省略与第七实施例重复的操作的描述。
在解调器(DEM)42中，来自带通滤波器(BPF)56的接收IF信号被转换为模拟I信号和模拟Q信号作为接收模拟BB信号，然后被输出到A/D转换器24-1和24-2。
通过系统时钟发生器33的自振荡，从系统时钟发生器33向A/D转换器24-1和24-2、D/A转换器25-1和25-2、微波发射和接收单元接口101、微处理器信号处理单元接口102、以及微处理器信号处理电路(CPU)26输出系统时钟。
在A/D转换器24-1和24-2中，利用与来自系统时钟发生器33的系统时钟同步的采样时钟，对来自解调器(DEM)38的模拟I信号和模拟Q信号采样，并且被转换为数字I信号和数字Q信号作为接收数字BB信号，然后与系统时钟同步地输出到微波发射和接收单元接口101。
在微波发射和接收单元接口101的转换电路中，接收数字BB信号(来自A/D转换器24-1和24-2的数字I信号和数字Q信号)经历了与来自系统时钟发生器33的系统时钟同步地信号电平转换过程以及并行位转换过程，然后与系统时钟同步地输出到微处理器信号处理单元接口102。
在微处理器信号处理单元接口102的转换电路中，来自微波发射和接收单元接口101的接收数字BB信号(数字I信号和数字Q信号)经历了与来自系统时钟发生器33的系统时钟同步地信号电平转换过程以及并行位转换过程，然后与系统时钟同步地输出到微处理器信号处理电路(CPU)26。
基于微处理器信号处理电路(CPU)26所执行的通信处理程序中，来自微处理器信号处理单元接口102的接收数字BB信号(数字I信号和数字Q信号)经历了与来自系统时钟发生器33的系统时钟同步地纠错过程、解码过程、标识数据去除过程、傅立叶变换、以及数字波形整形处理，然后与系统时钟同步地转换为接收数据。这样，在微处理器信号处理电路(CPU)26中，对接收数字BB信号(数字I信号和数字Q信号)执行数字波形整形处理以便再现波形，以确定接收数据。微处理器信号处理电路(CPU)26基于应用程序(例如，电子邮件处理程序)来处理接收数据。
接着，将描述在第八实施例中的数据处理终端系统发射信号时的操作。省略与第七实施例重复的操作的描述。
在基于应用程序(例如，电子邮件处理程序)生成发射数据之后，微处理器信号处理电路(CPU)26基于通信处理程序，与来自系统时钟发生器33的系统时钟同步地对发射数据执行用于纠错的冗余数据添加过程、编码过程、标识数据添加过程、反傅立叶变换、以及数字波形整形处理；并且与系统时钟同步地将发射数字BB信号(数字I信号和数字Q信号)输出到微处理器信号处理单元接口102。
在微处理器信号处理单元接口102的转换电路中，来自微处理器信号处理电路(CPU)26的发射数字BB信号(数字I信号和数字Q信号)经历与来自系统时钟发生器33的系统时钟同步地信号电平转换过程以及并行位转换过程，然后与系统时钟同步地输出到微波发射和接收单元接口101。
在微波发射和接收单元接口101的转换电路中，来自微处理器信号处理单元接口102的发射数字BB信号(数字I信号和数字Q信号)经历了与来自系统时钟发生器33的系统时钟同步地信号电平转换过程以及并行位转换过程，然后与系统时钟同步地输出到D/A转换器25-1和25-2。
在D/A转换器25-1和25-2中，来自微波发射和接收单元接口101的发射数字BB信号(数字I信号和数字Q信号)与来自系统时钟发生器33的系统时钟相同步地被转换为发射模拟BB信号(模拟I信号和模拟Q信号)，然后被输出到调制器(MOD)23。
在调制器(MOD)23中，来自D/A转换器25-1和25-2的发射模拟BB信号(模拟I信号和模拟Q信号)被转换为发射IF信号，然后被输出到带通滤波器(BPF)62。
在上述第八实施例的数据处理终端系统中，微处理器信号处理单元16的系统时钟发生器33向A/D转换器24-1和24-2、D/A转换器25-1和25-2、微波发射和接收单元接口101、微处理器信号处理单元接口102、以及微处理器信号处理电路(CPU)26输出系统时钟。由于这一原因，即使微波发射和接收单元15与微处理器信号处理单元16由于某种原因被分开，也通过系统时钟发生器33的自振荡向微处理器信号处理电路(CPU)26输出系统时钟。因此，微处理器信号处 理电路(CPU)26与来自系统时钟发生器33的系统时钟相同步地定时操作。这样，在第八实施例的数据处理终端系统中，除了第七实施例的效果之外，即使微波发射和接收单元15与微处理器信号处理单元16由于上述原因被分开，微处理器信号处理单元16中的微处理器信号处理电路(CPU)26也在所有时间中都操作。
另外，在第八实施例的数据处理终端系统中，调制和解调处理单元88在接收时将来自高频处理单元21的作为接收调制波信号的接收中频信号(接收IF信号)转换为接收数字BB信号，并且将转换后的接收数字BB信号输出到微处理器信号处理单元16；在发射时，将来自微处理器信号处理单元16的发射数字BB信号转换为发射中频信号(发射IF信号)作为发射调制波信号，并且将转换后的发射IF信号输出到高频处理单元21。然而，本发明并不限于前述形式。也就是说，调制和解调处理单元88还可以在接收时将来自高频处理单元21的作为接收调制波信号的接收RF信号转换为接收数字BB信号，并且将转换后的接收数字BB信号输出到微处理器信号处理单元16；并且在发射时将来自微处理器信号处理单元16的发射数字BB信号转换为发射RF信号作为发射调制波信号，并且将转换后的发射RF信号输出到高频处理单元21。
在这种情形中，在本发明第八实施例的数据处理终端系统的修改中，如图17所示，高频处理单元21具有双工器(DUP)52、低噪声放大器(LNA)53、带通滤波器(BPF)54和60、以及功率放大器(PA)59。
解调器(DEM)42将来自带通滤波器(BPF)54的接收RF信号转换为接收模拟BB信号(模拟I信号和模拟Q信号)，并且将转换后的接收模拟BB信号输出到A/D转换器24-1和24-1。A/D转换器24-1和24-2、D/A转换器25-1和25-2、微波发射和接收单元接口101、微处理器信号处理单元接口102、以及微处理器信号处理电路(CPU)26与来自系统时钟发生器33的系统时钟相同步地操作。
调制器(MOD)23将发射模拟BB信号(模拟I信号和模拟Q信号)转换为发射RF信号；并且将转换后的发射RF信号通过带通滤 波器(BPF)60输出到功率放大器(PA)59。
另外，在本发明第八实施例的数据处理终端系统中，如图22所示，第八实施例的数据处理终端系统可以应用于第二实施例的数据处理终端系统。
第八实施例的数据处理终端系统具有微处理器信号处理单元16′，而不是微处理器信号处理单元16。微处理器信号处理单元16′具有第二实施例的微处理器信号处理电路(CPU)48、微处理器信号处理单元接口104、以及上述系统时钟发生器33。微处理器信号处理单元接口104具有与上述微处理器信号处理单元接口47相同的功能，但是具有与上述微处理器信号处理单元接口47不同的系统时钟输入和输出。
在第八实施例的数据处理终端系统中，微波发射和接收单元9具有调制和解调处理单元88′，而不是调制和解调处理单元88。调制和解调处理单元88′具有解调器(DEM)42、调制器(MOD)23、以及基带处理单元。基带处理单元具有A/D转换器24-1和24-1、D/A转换器25-1和25-1、解码器(DEC)71、编码器(ENC)72、以及微波发射和接收单元接口103。微波发射和接收单元接口103具有与上述微波发射和接收单元接口46相同的功能，但是具有与上述微波发射和接收单元接口46不同的系统时钟输入和输出。
这种情形中，系统时钟发生器33通过自振荡生成系统时钟，并且将所生成的系统时钟输出到A/D转换器24-1和24-1、D/A转换器25-1和25-1、解码器(DEC)71、编码器(ENC)72、微波发射和接收单元接口103、微处理器信号处理单元接口104、以及微处理器信号处理电路(CPU)48。A/D转换器24-1和24-1、D/A转换器25-1和25-1、解码器(DEC)71、编码器(ENC)72、微波发射和接收单元接口103、微处理器信号处理单元接口104、以及微处理器信号处理电路(CPU)48与来自系统时钟发生器33的系统时钟相同步地操作。
同样，在第八实施例的数据处理终端系统中，调制和解调处理单元88′在接收时将来自高频处理单元21的作为接收调制波信号的接收中频信号(接收IF信号)转换为接收数据，并且将转换后的接收数据输出到微处理器信号处理单元16′；在发射时将来自微处理器信号处理 单元16′的发射数据转换为发射中频信号(发射IF信号)作为发射调制波信号，并且将转换后的发射IF信号输出到高频处理单元21。然而，本发明并不限于前述形式。也就是说，调制和解调处理单元88′还可以在接收时将来自高频处理单元21的作为接收调制波信号的接收RF信号转换为接收数据，并且将转换后的接收数据输出到微处理器信号处理单元16′；并且在发射时将来自微处理器信号处理单元16′的发射数据转换为发射RF信号作为发射调制波信号，并且将转换后的发射RF信号输出到高频处理单元21。
在这种情形中，在本发明第八实施例的数据处理终端系统的修改中，如图27所示，高频处理单元21具有双工器(DUP)52、低噪声放大器(LNA)53、带通滤波器(BPF)54和60、以及功率放大器(PA)59。
解调器(DEM)42将来自带通滤波器(BPF)54的接收RF信号转换为接收模拟BB信号(模拟I信号和模拟Q信号)，并且将转换后的接收模拟BB信号输出到A/D转换器24-1和24-1。A/D转换器24-1和24-1、D/A转换器25-1和25-1、解码器(DEC)71、编码器(ENC)72、微波发射和接收单元接口103、微处理器信号处理单元接口104、以及微处理器信号处理电路(CPU)48与来自系统时钟发生器33的系统时钟相同步地操作。
调制器(MOD)23将发射模拟BB信号(模拟I信号和模拟Q信号)转换为发射RF信号；并且将转换后的发射RF信号通过带通滤波器(BPF)60输出到功率放大器(PA)59。
在第一至第八实施例以及修改中，并且在第四至第八实施例以及修改中，已经描述正交幅度调制信号(QAM调制信号)的情形。然而，本发明还可以应用于以符号为单位来传输数字数据的情形，包括幅度调制、相位调制、频率调制以及其他调制。另外，在第一至第八实施例中，本发明不仅可以应用于使用微波的无线通信，还可以应用于使用光的有线通信。在这种情形中，高频RF信号可以被作为在载波中使用光的调制波的高频信号代替
根据本发明第一实施例和第二实施例中的数据处理终端系统，可 以实现小型化。根据本发明第一实施例和第二实施例中的数据处理终端系统，可以实现低功耗。根据本发明第一实施例和第二实施例中的数据处理终端系统，可以实现低发热。根据本发明第一实施例和第二实施例中的数据处理终端系统，可以实现降低成本。根据本发明第二实施例中的数据处理终端系统，可以防止吞吐量减小。根据本发明第一实施例和第二实施例中的数据处理终端系统，改进了实用性(便携性、经济效率)。根据本发明第三实施例中的数据处理终端系统，除了第一实施例的效果之外，还实现了第二实施例的效果。根据本发明第四实施例中的数据处理终端系统，除了第三实施例的效果之外，还可以根据符号时钟接收侧的用途来改变与接收符号时钟同步的符号时钟。根据本发明第五实施例中的数据处理终端系统，除了第三实施例的效果之外，即使不从微波发射和接收单元向微处理器信号处理单元输出接收符号时钟，微处理器信号处理单元中的微处理器信号处理电路(CPU)也能在所有时间都操作。根据本发明第六实施例中的数据处理终端系统，除了第四实施例的效果之外，还可以简化用于再现载波的载波再现电路以及用于再现接收符号时钟的接收符号时钟再现电路，并且还能改进所再现的载波和接收符号时钟的相位噪声。根据本发明第七实施例中的数据处理终端系统，除了第四实施例的效果之外，接收符号时钟再现电路也不是必需的。根据本发明第八实施例中的数据处理终端系统，除了第七实施例的效果之外，即使在微波发射和接收单元与微处理器信号处理单元由于某种原因被分开时，微处理器信号处理单元中的微处理器信号处理电路(CPU)也能在所有时间都操作。

Claims (35)

1.一种无线电系统，包括：
微波发射和接收单元；以及
与所述微波发射和接收单元分开设置的微处理器信号处理单元，
其中所述微波发射和接收单元包括：
时钟生成电路，被配置为生成时钟；
发射和接收处理部分；
解调部分；
基带处理部分；以及
第一接口，
其中，当所述微波发射和接收单元被附加到所述微处理器信号处理单元时，所述发射和接收处理部分向所述解调部分输出来自网络的接收调制波信号，
所述解调部分将来自所述发射和接收处理部分的所述接收调制波信号转换为接收模拟基带信号，
所述基带处理部分将所述接收模拟基带信号转换为接收数字信号以通过所述第一接口输出到所述微处理器信号处理单元，以及
所述第一接口被配置为响应于所述时钟和所述接收数字信号进行操作，以及输出经所述第一接口操作的接收数字信号，以及
其中所述微处理器信号处理单元包括：
与所述第一接口连接的第二接口，被配置为接收经所述第一接口操作的接收数字信号，以及响应于所述时钟和经所述第一接口操作的接收数字信号进行操作；以及
微处理器信号处理电路，被配置为转换经所述第二接口操作的接收数字信号，并获取射频区域中的条件数据。
2.根据权利要求1所述的无线电系统，其中所述微处理器信号处理电路通过纠错过程获取所述射频区域中的条件数据。
3.根据权利要求1所述的无线电系统，其中所述微处理器信号处理电路基于所述射频区域中的条件数据执行反馈过程。
4.根据权利要求1所述的无线电系统，其中所述第一和第二接口之一具有并行位转换功能。
5.根据权利要求1所述的无线电系统，其中所述微处理器信号处理电路执行傅立叶变换过程。
6.根据权利要求1所述的无线电系统，其中所述基带处理部分响应于所述时钟进行操作。
7.根据权利要求1所述的无线电系统，其中所述微处理器信号处理电路响应于所述时钟进行操作。
8.根据权利要求1至7之一所述的无线电系统，其中所述微波发射和接收单元还包括：
调制部分，
其中当所述微波发射和接收单元被附加到所述微处理器信号处理单元时，
所述发射和接收处理部分向所述网络发送来自所述调制部分的发射调制波信号，
所述基带处理部分将来自所述微处理器信号处理单元的发射数字信号转换为发射模拟基带信号，
所述调制部分将所述发射模拟基带信号转换为所述发射调制波信号，以及
所述微处理器信号处理电路通过所述第二接口向所述微波发射和接收单元提供所述发射数字信号。
9.根据权利要求8所述的无线电系统，其中所述微处理器信号处理电路响应于所述时钟进行操作。
10.根据权利要求8所述的无线电系统，其中所述基带处理部分响应于所述时钟进行操作。
11.一种无线电系统，包括：
微波发射和接收单元；以及
与所述微波发射和接收单元分开设置的微处理器信号处理单元，
其中所述微波发射和接收单元包括：
用于生成时钟的时钟生成装置；
发射和接收处理部分；
解调部分；
基带处理部分；以及
第一接口装置，
其中，当所述微波发射和接收单元被附加到所述微处理器信号处理单元时，所述发射和接收处理部分向所述解调部分输出来自网络的接收调制波信号，
所述解调部分将来自所述发射和接收处理部分的所述接收调制波信号转换为接收模拟基带信号，
所述基带处理部分将所述接收模拟基带信号转换为接收数字信号以通过第一接口装置输出到所述微处理器信号处理单元，
所述第一接口装置用于响应于所述时钟和所述接收数字信号进行操作，以及输出经所述第一接口装置操作的接收数字信号，以及
其中所述微处理器信号处理单元包括：
与所述第一接口装置连接的第二接口装置，用于接收经所述第一接口装置操作的接收数字信号，以及响应于所述时钟和经所述第一接口装置操作的接收数字信号进行操作；以及
微处理器信号处理装置，用于转换经所述第二接口装置操作的接收数字信号，以及用于获取射频区域中的条件数据。
12.一种无线电系统，包括：
微波发射和接收单元；以及
与所述微波发射和接收单元分开设置的微处理器信号处理单元，
其中所述微波发射和接收单元包括：
第一接口，被配置为输出来自所述微处理器信号处理单元的时钟；
发射和接收处理部分；
解调部分；以及
基带处理部分，
其中，当所述微波发射和接收单元被附加到所述微处理器信号处理单元时，所述发射和接收处理部分向所述解调部分输出来自网络的接收调制波信号，
所述解调部分将来自所述发射和接收处理部分的所述接收调制波信号转换为接收模拟基带信号，
所述基带处理部分将所述接收模拟基带信号转换为接收数字信号以通过所述第一接口输出到所述微处理器信号处理单元，以及
其中所述微处理器信号处理单元包括：
时钟生成电路，被配置为生成所述时钟；
与所述第一接口连接的第二接口，被配置为接收经所述第一接口操作的接收数字信号，以及响应于所述时钟和经所述第一接口操作的接收数字信号进行操作以及；以及
微处理器信号处理电路，被配置为转换经所述第二接口操作的接收数字信号，并获取射频区域中的条件数据。
13.根据权利要求12所述的无线电系统，其中所述微处理器信号处理电路通过纠错过程获取所述射频区域中的条件数据。
14.根据权利要求12所述的无线电系统，其中所述微处理器信号处理电路基于所述射频区域中的条件数据执行反馈过程。
15.根据权利要求12所述的无线电系统，其中所述第一和第二接口之一具有并行位转换功能。
16.根据权利要求12所述的无线电系统，其中所述微处理器信号处理电路执行傅立叶变换过程。
17.根据权利要求12所述的无线电系统，其中所述基带处理部分响应于所述时钟进行操作。
18.根据权利要求12所述的无线电系统，其中所述微处理器信号处理电路响应于所述时钟进行操作。
19.根据权利要求12至18之一所述的无线电系统，其中所述微波发射和接收单元还包括：
调制部分，
其中当所述微波发射和接收单元被附加到所述微处理器信号处理单元时，
所述发射和接收处理部分向所述网络发送来自所述调制部分的发射调制波信号，
所述基带处理部分将来自所述微处理器信号处理单元的发射数字信号转换为发射模拟基带信号，
所述调制部分将所述发射模拟基带信号转换为所述发射调制波信号，以及
所述微处理器信号处理电路通过所述第二接口向所述微波发射和接收单元提供所述发射数字信号。
20.根据权利要求19所述的无线电系统，其中所述微处理器信号处理电路响应于所述时钟进行操作。
21.根据权利要求19所述的无线电系统，其中所述基带处理部分响应于所述时钟进行操作。
22.一种无线电系统，包括：
微波发射和接收单元；以及
与所述微波发射和接收单元分开设置的微处理器信号处理单元，
其中所述微波发射和接收单元包括：
用于输出来自所述微处理器信号处理单元的时钟的第一接口装置；
发射和接收处理部分；
解调部分；以及
基带处理部分，
其中，当所述微波发射和接收单元被附加到所述微处理器信号处理单元时，所述发射和接收处理部分向所述解调部分输出来自网络的接收调制波信号，
所述解调部分将来自所述发射和接收处理部分的所述接收调制波信号转换为接收模拟基带信号，
所述基带处理部分将所述接收模拟基带信号转换为接收数字信号以通过第一接口装置输出到所述微处理器信号处理单元，以及
其中所述微处理器信号处理单元包括：
时钟生成装置，被配置为生成所述时钟；
与所述第一接口装置连接的第二接口装置，用于接收经所述第一接口装置操作的接收数字信号以及响应于所述时钟和经所述第一接口装置操作的接收数字信号进行操作；以及
微处理器信号处理装置，用于转换经所述第二接口装置操作的接收数字信号，以及用于获取射频区域中的条件数据。
23.一种在根据权利要求1至7之一所述的无线电系统中定义的微波发射和接收单元。
24.一种在根据权利要求12至18之一所述的无线电系统中定义的微波发射和接收单元。
25.一种在根据权利要求1至7之一所述的无线电系统中定义的微处理器信号处理单元。
26.一种在根据权利要求12至18之一所述的无线电系统中定义的微处理器信号处理单元。
27.一种无线电系统，包括：
微波发射和接收电路；以及
与所述微波发射和接收电路分开设置的微处理器信号处理单元，
其中所述微波发射和接收电路包括：
时钟生成电路，被配置为生成时钟；
发射和接收处理部分；
解调部分；
基带处理部分；以及
第一接口，
其中，当所述微波发射和接收电路被附加到所述微处理器信号处理单元时，所述发射和接收处理部分向所述解调部分输出来自网络的接收调制波信号，
所述解调部分将来自所述发射和接收处理部分的所述接收调制波信号转换为接收模拟基带信号，
所述基带处理部分将所述接收模拟基带信号转换为接收数字信号以通过所述第一接口输出到所述微处理器信号处理单元，以及
所述第一接口被配置为响应于所述时钟和所述接收数字信号进行操作，以及输出经所述第一接口操作的接收数字信号，以及
其中，所述微处理器信号处理单元包括：
与所述第一接口连接的第二接口，被配置为接收经所述第一接口操作的接收数字信号，以及响应于所述时钟和经所述第一接口操作的接收数字信号进行操作；以及
微处理器信号处理电路，被配置为转换经所述第二接口操作的接收数字信号。
28.一种无线电系统，包括：
微波发射和接收电路；以及
与所述微波发射和接收电路分开设置的微处理器信号处理单元，
其中所述发射和接收电路包括：
发射和接收处理部分；
解调部分；
基带处理部分；以及
第一接口，
其中，当所述微波发射和接收电路被附加到所述微处理器信号处理单元时，所述发射和接收处理部分向所述解调部分输出来自网络的接收调制波信号，
所述解调部分将来自所述发射和接收处理部分的所述接收调制波信号转换为接收模拟基带信号，
所述基带处理部分将所述接收模拟基带信号转换为接收数字信号以通过所述第一接口输出到所述微处理器信号处理单元，
所述第一接口被配置为响应于时钟和所述接收数字信号进行操作，以及输出经所述第一接口操作的接收数字信号，以及
其中，所述微处理器信号处理单元包括：
时钟生成电路，被配置为生成所述时钟；
与所述第一接口连接的第二接口，被配置为接收经所述第一接口操作的接收数字信号，以及响应于所述时钟和经所述第一接口操作的接收数字信号进行操作；以及
微处理器信号处理电路，被配置为转换经所述第二接口操作的接收数字信号。
29.一种无线电系统，包括：
微波发射和接收电路；
与所述微波发射和接收电路分开设置的微处理器信号处理单元；以及
时钟生成电路，被配置为生成时钟，其被包括在所述微波发射和接收电路或所述微处理器信号处理单元中，
其中所述微波发射和接收电路包括：
发射和接收处理部分；
解调部分；以及
基带处理部分，
其中，当所述微波发射和接收电路被附加到所述微处理器信号处理单元时，所述发射和接收处理部分向所述解调部分输出来自网络的接收调制波信号，
所述解调部分将来自所述发射和接收处理部分的所述接收调制波信号转换为接收模拟基带信号，
所述基带处理部分响应于所述时钟将所述接收模拟基带信号转换为接收数字信号，以输出到所述微处理器信号处理单元，以及
其中所述微处理器信号处理单元包括：
微处理器信号处理电路，被配置为响应于所述时钟转换所述接收数字信号，以及执行通用数据处理；以及
散热机构，配置为散发在所述微处理器信号处理电路中生成的热量。
30.根据权利要求29所述的无线电系统，其中所述微波发射和接收电路被配置为响应于所述时钟，恢复用于解调的载波。
31.根据权利要求29或30所述的无线电系统，其中所述微波发射和接收电路还包括：
调制部分，
其中当所述微波发射和接收电路被附加到所述微处理器信号处理单元时，
所述发射和接收处理部分向所述网络发送来自所述调制部分的发射调制波信号，
所述基带处理部分将来自所述微处理器信号处理单元的发射数字信号转换为发射模拟基带信号，
所述调制部分将所述发射模拟基带信号转换为所述发射调制波信号，
所述微处理器信号处理电路响应于所述时钟向所述微波发射和接收电路提供所述发射数字信号。
32.根据权利要求29或30所述的无线电系统，
其中所述微波发射和接收电路包括：
第一接口，被配置为响应于所述时钟进行操作，
其中所述微处理器信号处理单元还包括：
与所述第一接口连接的第二接口，被配置为响应于所述时钟和所述接收数字信号进行操作；以及
其中通过所述第一和第二接口，从所述基带处理部分向所述微处理器信号处理电路提供所述接收数字信号。
33.根据权利要求31所述的无线电系统，
其中所述微波发射和接收电路包括：
第一接口，被配置为响应于所述时钟进行操作，
其中所述微处理器信号处理单元还包括：
与所述第一接口连接的第二接口，被配置为响应于所述时钟和所述接收数字信号进行操作；以及
其中通过所述第一和第二接口，从所述基带处理部分向所述微处理器信号处理电路提供所述接收数字信号。
34.根据权利要求33所述的无线电系统，其中通过所述第一和第二接口，从所述微处理器信号处理电路向所述基带处理部分提供所述发射数字信号。
35.一种无线电系统，包括：
微波发射和接收电路；
与所述微波发射和接收电路分开设置的微处理器信号处理单元；以及
时钟生成电路，被配置为生成时钟，其被包括在所述微波发射和接收电路或所述微处理器信号处理单元中，
其中所述微波发射和接收电路包括：
发射和接收处理部分；
解调部分；以及
基带处理部分，
其中，当所述微波发射和接收电路被附加到所述微处理器信号处理单元时，所述发射和接收处理部分向所述解调部分输出来自网络的接收调制波信号，
所述解调部分将来自所述发射和接收处理部分的所述接收调制波信号转换为接收模拟基带信号，
所述基带处理部分响应于所述时钟将所述接收模拟基带信号转换为接收数字信号，以输出到所述微处理器信号处理单元，以及
其中所述微处理器信号处理单元包括：
微处理器信号处理装置，用于响应于所述时钟，转换所述接收数字信号以及执行通用数据处理；以及
散热机构，配置为散发在所述微处理器信号处理装置中生成的热量。
CN201010165161.8A 2003-04-01 2004-03-31 数据处理终端系统以及使用其的发射和接收方法 Expired - Lifetime CN101820296B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2003-098295 2003-04-01
JP2003098295 2003-04-01
CN2004800092563A CN1771668B (zh) 2003-04-01 2004-03-31 数据处理终端系统以及使用其的发射和接收方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN2004800092563A Division CN1771668B (zh) 2003-04-01 2004-03-31 数据处理终端系统以及使用其的发射和接收方法

Publications (2)

Publication Number Publication Date
CN101820296A CN101820296A (zh) 2010-09-01
CN101820296B true CN101820296B (zh) 2015-07-22

Family

ID=33156668

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201010165161.8A Expired - Lifetime CN101820296B (zh) 2003-04-01 2004-03-31 数据处理终端系统以及使用其的发射和接收方法
CN2004800092563A Expired - Lifetime CN1771668B (zh) 2003-04-01 2004-03-31 数据处理终端系统以及使用其的发射和接收方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN2004800092563A Expired - Lifetime CN1771668B (zh) 2003-04-01 2004-03-31 数据处理终端系统以及使用其的发射和接收方法

Country Status (5)

Country Link
US (5) US7471926B2 (zh)
EP (4) EP3361643A1 (zh)
JP (4) JP4144622B2 (zh)
CN (2) CN101820296B (zh)
WO (1) WO2004091108A1 (zh)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7471926B2 (en) * 2003-04-01 2008-12-30 Nec Corporation Information processing terminal system and transmission/reception method using the same
EP1878122B1 (en) * 2005-05-04 2018-07-04 Thomson Licensing System and method for receiving multiple channels
US20060280202A1 (en) * 2005-06-13 2006-12-14 Analog Devices, Inc. MEMS sensor with configuration module
US20070169551A1 (en) * 2005-06-13 2007-07-26 Analog Devices, Inc. MEMS Sensor System with Configurable Signal Module
JP4118294B2 (ja) * 2005-10-18 2008-07-16 株式会社ウィルコム 移動通信用の無線通信モジュール
JP4621137B2 (ja) * 2005-12-28 2011-01-26 ルネサスエレクトロニクス株式会社 通信機器
WO2008012865A1 (fr) * 2006-07-24 2008-01-31 Panasonic Corporation dispositif de station parent, dispositif de station enfant et système de transmission de signaux optiques
US8089854B2 (en) * 2007-04-03 2012-01-03 Qualcomm, Incorporated Companded transmit path for wireless communication
JP2010114483A (ja) * 2008-11-04 2010-05-20 Renesas Technology Corp 通信装置及び通信システム
CN101605115B (zh) * 2009-07-13 2012-11-07 中国船舶重工集团公司第七一五研究所 被动定向浮标数字解复用器的实现方法
US8831073B2 (en) 2009-08-31 2014-09-09 Sony Corporation Wireless transmission system, wireless communication device, and wireless communication method
TWI385924B (zh) * 2009-09-24 2013-02-11 Richwave Technology Corp 非同步先進先出介面、介面操作方法和整合式接收器
CN101764817A (zh) * 2009-12-24 2010-06-30 中兴通讯股份有限公司 无线接入数据终端及其实现数据通信的系统和方法
JP2012023565A (ja) * 2010-07-14 2012-02-02 Sony Corp 通信システム並びに通信装置
JP5356444B2 (ja) * 2011-03-17 2013-12-04 株式会社東芝 バッファ回路、伝送回路および無線通信装置
JP6102275B2 (ja) * 2012-09-13 2017-03-29 株式会社リコー 増幅回路、アンテナモジュール及び無線通信装置
KR102022592B1 (ko) * 2013-03-04 2019-09-19 삼성전자주식회사 전자 장치에서 전송 정보를 관리하기 위한 방법 및 장치
DE102013112647A1 (de) * 2013-11-15 2015-05-21 Imst Gmbh Hochfrequenzmodule und Hochfrequenzsysteme
DE102015114541A1 (de) * 2015-08-31 2017-03-02 Intel IP Corporation Ein Empfänger und ein Verfahren zum Reduzieren einer Verzerrungskomponente innerhalb eines Basisbandempfangssignals
KR102595903B1 (ko) 2016-08-26 2023-10-30 삼성전자주식회사 모뎀 칩, 이를 포함하는 어플리케이션 프로세서 및 모뎀 칩의 동작방법
CN116209052B (zh) * 2017-05-04 2024-04-23 华为技术有限公司 同步信号的发送方法、同步信号的接收方法及相关设备
JP6498827B1 (ja) * 2018-08-28 2019-04-10 帝人株式会社 通信システム

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1113621A (zh) * 1994-04-26 1995-12-20 日本电气株式会社 无线电台设备及其信号传输方法
US5535252A (en) * 1993-03-29 1996-07-09 Kabushiki Kaisha Toshiba Clock synchronization circuit and clock synchronizing method in baseband demodulator of digital modulation type

Family Cites Families (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5023902A (en) * 1990-01-31 1991-06-11 At&T Bell Laboratories Radio channel unit message and control signal processing architecture
JPH0614069A (ja) 1992-06-29 1994-01-21 Hitachi Ltd ディジタル角度変調信号復調回路の同期検出装置
JPH06311104A (ja) * 1993-04-26 1994-11-04 Nec Corp 携帯電話装置
JP2970373B2 (ja) * 1993-12-17 1999-11-02 株式会社田村電機製作所 無線端末装置
JP3251443B2 (ja) * 1994-11-15 2002-01-28 シャープ株式会社 Ｆｍ多重放送受信装置
JPH08149035A (ja) 1994-11-17 1996-06-07 Sony Corp カード型無線通信装置
EP0767544A3 (en) * 1995-10-04 2002-02-27 Interuniversitair Micro-Elektronica Centrum Vzw Programmable modem using spread spectrum communication
US6078502A (en) * 1996-04-01 2000-06-20 Lsi Logic Corporation System having heat dissipating leadframes
JPH10135922A (ja) * 1996-10-31 1998-05-22 Matsushita Electric Ind Co Ltd シンボルクロック再生装置
WO1998020407A1 (fr) 1996-11-07 1998-05-14 Hitachi, Ltd. Circuit integre a semi-conducteurs et micro-ordinateur
JPH10200647A (ja) * 1997-01-16 1998-07-31 Mitsubishi Electric Corp 無線電話機
JPH11122377A (ja) * 1997-10-17 1999-04-30 Sony Corp コードレス電話機
JPH11191741A (ja) * 1997-12-25 1999-07-13 Sharp Corp Ｆｍ多重放送受信機のｆｍ多重信号復調回路ブロック
JPH11220698A (ja) * 1998-01-29 1999-08-10 Sony Corp 映像信号再生装置および映像信号再生方法
JPH11346186A (ja) * 1998-06-01 1999-12-14 Toyo Commun Equip Co Ltd 移動無線端末
JP2000013269A (ja) * 1998-06-22 2000-01-14 Matsushita Electric Ind Co Ltd 無線受信装置及び周波数偏差推定方法
JP4059569B2 (ja) 1998-06-24 2008-03-12 株式会社ケンウッド 無線通信装置
JP2000092142A (ja) 1998-09-11 2000-03-31 Hitachi Denshi Ltd データ伝送方式
JP2955285B1 (ja) 1998-09-30 1999-10-04 松下電器産業株式会社 デジタルオーディオ受信機
JP4160181B2 (ja) 1998-11-10 2008-10-01 株式会社東芝 信号伝送方法及び中継装置
JP2000165270A (ja) * 1998-11-26 2000-06-16 Sony Corp Ｆｍ受信機
JP2000224286A (ja) 1999-01-28 2000-08-11 Oki Electric Ind Co Ltd 携帯電話用携帯型スピーカホンキット
JP3689591B2 (ja) * 1999-06-08 2005-08-31 キヤノン株式会社 無線通信装置
JP3660550B2 (ja) 2000-02-29 2005-06-15 株式会社エヌ・ティ・ティ・ドコモ 無線通信ユニット
JP2001024542A (ja) 1999-07-07 2001-01-26 Matsushita Electric Ind Co Ltd 双方向型無線通信装置
JP3784208B2 (ja) 1999-07-15 2006-06-07 株式会社日立製作所 有料道路の自動料金収受システムの車載端末
JP3694196B2 (ja) 1999-07-29 2005-09-14 日本電信電話株式会社 ソフトウェア無線装置
US6137850A (en) * 1999-08-18 2000-10-24 Hughes Electronics Corporation Digital bit synchronizer for low transition densities
JP4239320B2 (ja) 1999-09-30 2009-03-18 株式会社富士通ゼネラル 受信データ再生装置
JP2001223760A (ja) 1999-11-12 2001-08-17 Sony Corp 通信制御装置及びそのホスト機器並びに通信方法
JP3840024B2 (ja) * 2000-01-14 2006-11-01 三菱電機株式会社 増幅回路およびそれを用いた受信装置
EP1260028A2 (en) * 2000-01-24 2002-11-27 Radioscape Limited Digital wireless basestation
EP1316240B1 (en) * 2000-07-14 2005-11-09 GN ReSound as A synchronised binaural hearing system
JP2002064845A (ja) 2000-08-22 2002-02-28 Matsushita Electric Ind Co Ltd 無線基地局装置およびリソース情報照合方法
JP2002076267A (ja) * 2000-08-22 2002-03-15 Hitachi Ltd 無線送受信装置
JP3634250B2 (ja) 2000-08-23 2005-03-30 日本電信電話株式会社 ソフトウェア無線装置
JP3851069B2 (ja) * 2000-09-19 2006-11-29 三洋電機株式会社 デジタル放送受信システム及びそれに用いられる記録装置
JP3473568B2 (ja) * 2000-11-02 2003-12-08 日本電気株式会社 移動無線通信アダプタ及び移動無線通信システム
JP2002183692A (ja) 2000-12-14 2002-06-28 Sony Corp Ｉｃカードおよびｉｃカードシステム
JP2002190765A (ja) 2000-12-20 2002-07-05 Nec Corp 移動端末の周波数制御方式
US6766153B2 (en) * 2001-04-02 2004-07-20 Itran Communications Ltd. Dynamic automatic gain control circuit employing kalman filtering
JP2002314449A (ja) * 2001-04-17 2002-10-25 Pioneer Electronic Corp 受信装置
JP2002328745A (ja) * 2001-04-27 2002-11-15 Sharp Corp 携帯型情報処理装置
JP4393014B2 (ja) 2001-05-30 2010-01-06 パナソニック株式会社 伝送装置及び伝送方法
US6764346B2 (en) 2001-06-08 2004-07-20 Sony Corporation Feature expansion module
JP2003018229A (ja) * 2001-07-03 2003-01-17 Nec Eng Ltd クロック再生回路
US20030039214A1 (en) * 2001-08-24 2003-02-27 Huffman Amber D. Method for determining the end of transmission in a software radio having multiple processors
JP4282345B2 (ja) * 2003-03-12 2009-06-17 株式会社日立製作所 半導体集積回路装置
US7471926B2 (en) * 2003-04-01 2008-12-30 Nec Corporation Information processing terminal system and transmission/reception method using the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5535252A (en) * 1993-03-29 1996-07-09 Kabushiki Kaisha Toshiba Clock synchronization circuit and clock synchronizing method in baseband demodulator of digital modulation type
CN1113621A (zh) * 1994-04-26 1995-12-20 日本电气株式会社 无线电台设备及其信号传输方法

Also Published As

Publication number Publication date
US20120114027A1 (en) 2012-05-10
EP1610470A1 (en) 2005-12-28
US20070026840A1 (en) 2007-02-01
EP2800277A3 (en) 2015-03-18
EP3361643A1 (en) 2018-08-15
US8538348B2 (en) 2013-09-17
JP4144622B2 (ja) 2008-09-03
CN101820296A (zh) 2010-09-01
US8126390B2 (en) 2012-02-28
US8447224B2 (en) 2013-05-21
US7471926B2 (en) 2008-12-30
JP2012023766A (ja) 2012-02-02
US20120184226A1 (en) 2012-07-19
EP2800277A2 (en) 2014-11-05
EP2421170B1 (en) 2019-10-30
EP2800277B1 (en) 2024-02-21
JP2008278485A (ja) 2008-11-13
EP1610470B1 (en) 2016-05-25
WO2004091108A1 (ja) 2004-10-21
EP2421170A3 (en) 2013-12-11
US20120155517A1 (en) 2012-06-21
CN1771668A (zh) 2006-05-10
US8489014B2 (en) 2013-07-16
EP2421170A2 (en) 2012-02-22
US20080317108A1 (en) 2008-12-25
JP4752860B2 (ja) 2011-08-17
CN1771668B (zh) 2010-06-16
JPWO2004091108A1 (ja) 2006-07-06
JP5505810B2 (ja) 2014-05-28
EP1610470A4 (en) 2013-10-09
JP2011135612A (ja) 2011-07-07

Similar Documents

Publication Publication Date Title
CN101820296B (zh) 数据处理终端系统以及使用其的发射和接收方法
CN102136843B (zh) 具有芯片间发射机的调谐器电路及提供芯片间链路帧的方法
US8340021B2 (en) Wireless communication unit
CN102386946B (zh) 一种数据传输快速跳频电台
CN105278404A (zh) 一种基于软件无线电的基带设备
US6931074B1 (en) Transmitter having programmable transmission parameters temporally aligned with payload and method therefor
CN101505186B (zh) 多制式高速调制解调器
KR20050062635A (ko) 듀얼 모드 통신 장치
US11012181B2 (en) Transmission apparatus and transmission method
Tachwali et al. Adaptability and configurability in cognitive radio design on small form factor software radio platform
CN204559572U (zh) 便携式双通道测试调制设备
US7856070B2 (en) Method and system for digital baseband receiver with digital RF/IF/VLIF support in GSM/GPRS/EDGE compliant handsets
KR100242132B1 (ko) 이동 통신시스템의 기지국에서 섹터별 지연 송신장치
CN104851272A (zh) 用于国网ii型集中器的小型化高速数传通讯模块
JP2008502267A (ja) 少なくとも２つのチャネルを介して同時に信号を送信する方法
Pratt A Hardware Platform for Cognitive Radio
JP2010074785A (ja) 波形生成回路およびタグ通信装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20150722