JP2008502267A - 少なくとも２つのチャネルを介して同時に信号を送信する方法 - Google Patents

少なくとも２つのチャネルを介して同時に信号を送信する方法 Download PDF

Info

Publication number
JP2008502267A
JP2008502267A JP2007526654A JP2007526654A JP2008502267A JP 2008502267 A JP2008502267 A JP 2008502267A JP 2007526654 A JP2007526654 A JP 2007526654A JP 2007526654 A JP2007526654 A JP 2007526654A JP 2008502267 A JP2008502267 A JP 2008502267A
Authority
JP
Japan
Prior art keywords
branch
digital
inverse fourier
transmitter
channels
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2007526654A
Other languages
English (en)
Inventor
ジ エル ヴァンデウィール，ベルトラン
コラドス，マネル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips NV
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips NV, Koninklijke Philips Electronics NV filed Critical Koninklijke Philips NV
Publication of JP2008502267A publication Critical patent/JP2008502267A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L5/00—Arrangements affording multiple use of the transmission path
    • H04L5/02—Channels characterised by the type of signal
    • H04L5/023—Multiplexing of multicarrier modulation signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/26—Systems using multi-frequency codes
    • H04L27/2601—Multicarrier modulation systems
    • H04L27/2602—Signal structure
    • H04L27/2603—Signal structure ensuring backward compatibility with legacy system
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/26—Systems using multi-frequency codes
    • H04L27/2601—Multicarrier modulation systems
    • H04L27/2626—Arrangements specific to the transmitter only

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Transmitters (AREA)
  • Arrangements For Transmission Of Measured Signals (AREA)

Abstract

少なくとも２つのチャネルを介して同時に信号を送信する装置（１）の送信器（１０）には、データ処理システム（３０）と、第１の逆フーリエ変換器（４０、４２）を備える第１の直列分岐（２０）と、第２の逆フーリエ変換器（４１）を備える第２の直列分岐（２１）と、ディジタル・アナログ変換システム（５０乃至５３）と、無線システム（６０乃至６３）が備えられており、第１の直列分岐及び第２の直列分岐は並列に結合される。この送信器（１０）の後方互換性は高い。無線システム（６０乃至６３）は、無線装置（６０、６１、６２）を直列分岐（２０、２１）毎に備えるか、又は、合成器（１５乃至１７）の後に配置してハードウェアを節減する。後者の場合、成分変換器（９０）又はアンプサンプリング／位相シフト器（１００）が、第１の直列分岐（２０）において必要である。ディジタル・アナログ変換システム（５０乃至５３）は、変換器（５０、５１、５２）を直列分岐（２０、２１）毎に備えるか、又は、合成器（１５乃至１７）の後に配置してハードウェアを節減する。後者の場合、アップサンプリング器（１０１）が、第２の直列分岐（２１）において必要である。

Description

本発明は、少なくとも２つのチャネルを介して同時に信号を送信する送信器を備える装置に関し、デバイス、送信器、方法、プロセッサ・プログラム、更なる装置、更なるデバイス、更なる送信器、更なる方法及び更なるプロセッサ・プログラムにも関する。
前述の装置の例及び前述の更なる装置の例は、無線ローカル・エリア・ネットワーク・カードであり、前述のデバイスの例及び前述の更なるデバイスの例は、パソコンや他の端末である。
従来技術の装置は、米国特許出願公報第2002/0003773号明細書によって公知である。上記文献には、直交周波数分割多重装置が開示されている。その図３に示されているように、第１、第２及び第３の情報ストリームが、第１、第２及び第３のチャネル符号器によって符号化され、第１、第２及び第３の周波数変換器によって周波数変換される。符号化され、変換された３つのストリームは、多重化装置によって多重化され、次いで、逆高速フーリエ変換器、ガード・インターバル付加器、変調器及び周波数変換器を通る。このようにして、その図２に示されているように、３つのストリームは、３つのチャネルを介して同時に送信することが可能である。
上記公知の装置は、特に、後方互換性が比較的低いことが理由で欠点がある。場合によっては、受信器が一度に一チャネルしか受信することが可能でない場合、送信器は、一度に一チャネルを介してしか送信することが可能でない。しかし、逆高速フーリエ変換器、ガード・インターバル付加器、変調器及び周波数変換器は、３つのストリームの多重化結果を扱い、３つのストリームのこうした多重化結果を３つのチャネルを介して同時に送信するよう特に企図されている。
本発明の目的は、特に、後方互換性が比較的高い装置を提供することである。
本発明の更なる目的は、特に、後方互換性が比較的高いデバイス、送信器、方法及びプロセッサ・プログラムを提供することである。
少なくとも２つのチャネルを介して同時に信号を送信する送信器を備える、本発明による装置は、送信器によって規定される。この送信器は、
データ処理システムと、
第１の逆フーリエ変換器を備える第１の直列分岐と、
第２の逆フーリエ変換器を備える第２の直列分岐と、
ディジタル・アナログ変換システムと、
無線システムとを備え、
第１の直列分岐及び第２の直列分岐は並列に結合される。
データ処理システムと、互いに並列に結合された直列分岐と、ディジタル・アナログ変換システムと、無線システムとを導入することによって、本発明による装置の後方互換性は比較的高い。逆フーリエ変換器（例えば、逆高速フーリエ変換器）の構成が並列であることによって、各逆フーリエ変換器がそれ自身のチャネルを担うことが可能になる。用いる必要があるチャネルが１つのみの場合、直列分岐のうちの一方のみを用いればよく、他方の直列分岐は非活性化することが可能である。１つのチャネルにこの一方の直列分岐を最適化させるには、わずかな適合が必要であるか、又は、適合が何ら必要でない。
当然、それぞれがそれ自身の逆フーリエ変換器を備える3つ以上の直列分岐は排除されるべきでない。
本発明による装置の実施例は、送信器によって規定される。送信器は更に、
第１分岐出力信号及び第２分岐出力信号を合成信号に合成する合成器を備える。
分岐出力信号を合成信号に合成することにより、送信する対象の信号を送信するうえで必要なアンテナは１つのみである。前述の合成器は例えば、加算器を備える。
本発明による装置の実施例は、第１の直列分岐の一部を形成する第１のディジタル・アナログ変換器と、第２の直列分岐の一部を形成する第２のディジタル・アナログ変換器とを備えるディジタル・アナログ変換システム、及び、第１の直列分岐の一部を形成し、第１分岐出力信号を生成する第１の無線装置と、第２の直列分岐の一部を形成し、第２分岐出力信号を生成する第２の無線装置とを備える無線システムとによって規定される。このようにして、各分岐は、それ自身のディジタル・アナログ変換器及びそれ自身の無線装置を備え、それによって、各ディジタル・アナログ変換器及び各無線装置がそれら自身のチャネルを担うことが可能になる。
本発明による装置の実施例は、合成信号を受信する入力を備える無線システムによって規定され、第１の逆フーリエ変換器及び第２の逆フーリエ変換器は同数のシンボルを用いる。このようにして、先行する実施例の２つの無線装置のうちの１つがなくて済み、ハードウェアが節減される。
本発明による装置の実施例は、第１の直列分岐の一部を形成する第１のディジタル・アナログ変換器と、第２の直列分岐の一部を形成し、第２分岐出力信号を生成する第２のディジタル・アナログ変換器とを備えるディジタル・アナログ変換システムによって規定され、送信器は更に、
第１の直列分岐の一部を形成し、第１分岐出力信号を生成する成分変換器を更に備え、成分変換器は、第１のディジタル・アナログ変換器の出力に結合された入力を備える。
直交周波数分割多重の場合、各ディジタル・アナログ変換器は、２つのディジタル・アナログ変換装置（１つは同相成分の変換用、もう１つは、直交成分の変換用）を備える。成分変換器は、同相成分及び直交成分と、複素キャリアexp(j2πf)（fは、例えば、20MHzに等しい）との複素乗算を行う。その場合、各ディジタル・アナログ変換器に入力される同相成分及び直交成分は20MHzでサンプリングされ、各ディジタル・アナログ変換器から出力される同相成分及び直交成分はそれぞれ、10MHzの帯域幅を有し、成分変換器から出力される同相成分及び直交成分はそれぞれ、30MHzの帯域幅を有する。無線システムから出力されるRF信号はその場合、40MHzの帯域幅を有することになる。
本発明による装置の実施例は、第１の直列分岐の一部を形成し、第１分岐出力信号を生成する第１のディジタル・アナログ変換器と、第２の直列分岐の一部を形成し、第２分岐出力信号を生成する第２のディジタル・アナログ変換器とを備えるディジタル・アナログ変換システムによって規定され、送信器は更に、
第１の直列分岐の一部を形成するアップサンプリング／位相シフト器を更に備え、アップサンプリング／位相シフト器は、第１の逆フーリエ変換器の出力に結合された入力、及び第１のディジタル・アナログ変換器の入力に結合された出力を備える。
このようにして、先行する実施例のアナログ成分変換器が、アナログ領域からディジタル領域にシフトされ、ディジタル・アップサンプリング／位相シフト器によって置き換えられる。このディジタル・アップサンプリング／位相シフト器は、ディジタル技術によって実施することが可能であり、例えば、3倍にアップサンプリングし、同相成分及び直交成分と、複素キャリアexp(j2πn/3)との複素乗算に相当する位相シフトを行う。第１のディジタル・アナログ変換器はその場合、第２のディジタル・アナログ変換器に対して３倍速い（60MHz対20MHｚ）ことが必要になる。
本発明による装置の実施例は、ディジタル・アナログ変換システムの出力に結合された入力を備える無線システム、合成信号を受信する入力を備えるディジタル・アナログ変換システム、第２の逆フーリエ変換器よりも多数のシンボルを用いて第１分岐出力を生成する第１の逆フーリエ変換器によって規定され、送信器は、
第２の直列分岐の一部を形成し、第２分岐出力信号を生成するアップサンプリング器を更に備え、アンプサンプリング器は、第２の逆フーリエ変換器の出力に結合される。
このようにして、先行する実施例の２つのディジタル・アナログ変換器のうちの１つがなくて済み、ハードウェアが節減される。第１の逆フーリエ変換器は例えば、１２８個のシンボルを用いるものであり、第２の逆フーリエ変換器はその場合、６４個のシンボルを用いる。その場合、第１の直列分岐から出力される同相成分及び直交成分は40MHzでサンプリングされ（帯域幅20MHz）、アップサンプリング器に入力される同相成分及び直交成分は20MHzでサンプリングされ（帯域幅10MHｚ）、ディジタル・アナログ変換システムから出力される同相成分及び直交成分はそれぞれ、20MHzの帯域幅を有する。ディジタル・アナログ変換システムはその場合、先行する実施例の第２のディジタル・アナログ変換器に対して２倍速い（40MHz対20MHｚ）ことが必要になる。
本発明による装置の実施例は、送信器によって規定される。送信器は、
分離器信号を第１分岐入力信号及び第２分岐入力信号に分離する分離器を更に備える。
前述の分離器は例えば、逆多重化装置を備える。
本発明による装置の実施例は、第１の直列分岐の一部を形成し、第１分岐入力信号を受信する第１のデータ処理装置と、第２の直列分岐の一部を形成し、第２分岐入力信号を受信する第２のデータ処理装置とを備えるデータ処理システムによって規定される。このようにして、各分岐はそれ自身のデータ処理装置を備え、それによって、各データ処理装置がそれ自身のチャネルを担うことが可能になる。
本発明による装置の実施例は、分離器信号を生成する出力を備えるデータ処理システムによって規定される。このようにして、先行する実施例のデータ処理装置のうちの１つがなくて済み、ハードウェアが節減される。共通の符号器を用いる場合、より高い符号化利得が達成される。当然、データ処理システムは、2倍速でデータを受信することになり、データ処理装置に対して2倍速いことを必要とすることになる。
本発明による装置の実施例は、逆フーリエ変換器の入力に結合された第１の挿入器と、逆フーリエ変換器の出力に結合された第２の挿入器とを備える各直列分岐によって規定される。第１の挿入器は例えば、シンボルを４８シンボルのブロックにグループ化し、パイロット・キャリア及び空きキャリアを挿入して、ブロック毎に６４シンボルを得る。第２の挿入器は、例えば、いくつかのブロック最終サンプルをそのブロックの最初に挿入するものであり、ガード・インターバル付加器としても知られている。
当然、逆フーリエ変換器、挿入器、データ処理システム／装置、成分変換器、アップサンプリング／位相シフト器、アップサンプリング器、ディジタル・アナログ変換システム、ディジタル・アナログ変換器、及び無線システム／装置を、（例えば、周波数及び帯域幅を調節するよう）調節可能にすることができる。更に、アップサンプリング／位相シフト器、及びアップサンプリング器はそれぞれ、それら自身の直列分岐から他方の直列分岐に（場合によっては調節可能な形式で）複製することができる。
本発明によるデバイスは、少なくとも２つのチャネルを介して同時に信号を送信する送信器を備える装置を備えることによって規定され、送信器は、
データ処理システムと、
第１の逆フーリエ変換器を備える第１の直列分岐と、
第２の逆フーリエ変換器を備える第２の直列分岐と、
ディジタル・アナログ変換システムと、
無線システムとを備え、
第１の直列分岐及び第２の直列分岐は並列に結合される。
少なくとも２つのチャネルを介して同時に信号を送信する、本発明による送信器は、
データ処理システムと、
第１の逆フーリエ変換器を備える第１の直列分岐と、
第２の逆フーリエ変換器を備える第２の直列分岐と、
ディジタル・アナログ変換システムと、
無線システムとを備えることによって規定され、
第１の直列分岐及び第２の直列分岐は並列に結合される。
少なくとも２つのチャネルを介して同時に信号を送信する、本発明による方法は、
データ処理を行う工程と、
第１の直列分岐を介して第１の逆フーリエ変換を行う工程と、
第２の直列分岐を介して第２の逆フーリエ変換を行う工程と、
ディジタル・アナログ変換を行う工程と、
無線変換を行う工程とを備えることによって規定され、
第１の直列分岐及び第２の直列分岐は並列である。
少なくとも２つのチャネルを介して同時に信号を送信する、本発明によるプロセッサ・プログラムは、
データ処理を行う機能と、
第１の直列分岐を介して第１の逆フーリエ変換を行う機能と、
第２の直列分岐を介して第２の逆フーリエ変換を行う機能と、
ディジタル・アナログ変換を行う機能と、
無線変換を行う機能とを備えることによって規定され、
第１の直列分岐及び第２の直列分岐は並列である。
本発明によるデバイスの実施例、本発明による送信器の実施例、本発明による方法の実施例、及び本発明によるプロセッサ・プログラムの実施例は、本発明による装置の実施例に対応する。
本発明は、３つのチャネルを介して同時に３つのストリームの多重化結果を送信する１つの直列分岐によって、装置の後方互換性が比較的低くなるという洞察に特に基づくものであり、直列分岐を並列に使用することによって、装置の後方互換性が比較的高くなるという基本的な考えに特に基づくものである。
本発明は、特に、後方互換性が比較的高い装置を提供するという課題を解決するものであり、この装置を種々の多くのやり方（それぞれのやり方はそれ自身の利点を有する）で実施することが可能であるという点で効果的である。少なくとも２つの直列分岐を並列に備える、本発明による装置は、直列分岐の一方（第２の直列分岐）を従来技術の分岐に等しくすることによって容易に後方互換にすることが可能である。その場合、従来技術の受信器は、一チャネルのみを介してであるが、本発明による送信器となお通信することが可能である。最後に、本発明による、対応する受信器は、本発明による送信器のブロックに相当するが、逆にされた機能を有するいくつかのブロックを備える。
本発明の更に別の目的は特に、比較的効率的な更なる装置を提供することである。
本発明の更なる目的は、特に、比較的効率的な更なるデバイス、更なる送信器、更なる方法及び更なるプロセッサ・プログラムを提供することである。
本発明による更なる装置は、少なくとも２つのチャネルを介して同時に送信する更なる送信器を備える。更なる送信器は、
データ処理システム、
シンボルをシンボル・ブロックにグループ化し、パイロット・キャリア及び空キャリアを挿入する第１の挿入器、
逆フーリエ変換器、
いくつかのブロック最終サンプルをそのブロックの最初に2度、挿入する第２の挿入器、
チャネルの帯域幅の和以上の帯域幅を有するディジタル・アナログ変換システム、及び、
チャネルの帯域幅の和以上の帯域幅を有する無線システムの直列分岐を備える。
本発明によるこうした更なる装置は、ハードウェアに鑑みれば最も効率的であるが、後方互換性は比較的低い。
本発明による更なる装置の実施例は、チャネルの端部での第１の空キャリアと、チャネルの非端部での第２の空キャリアとを備える空キャリアによって規定され、第２の空キャリアの少なくとも一部はデータによって満たされている。このようにして、本発明による更なる送信器の容量が増加する。
本発明による更なる装置の実施例は、１２８個のシンボルを用いた逆フーリエ変換器によって規定され、シンボル・ブロックは、48＋48＋xのデータ・キャリア（0≦x≦12）を備える。容量は、96個のデータ・キャリアから最大108個のデータ・キャリアに増やすことが可能であり、これは、10%を超える容量増加である。
本発明による更なるデバイスは、少なくとも２つのチャネルを介して同時に信号を送信する更なる送信器を備える更なる装置を備えることによって規定され、更なる送信器は、
データ処理システム、
シンボルをシンボル・ブロックにグループ化し、パイロット・キャリア及び空キャリアを挿入する第１の挿入器、
逆フーリエ変換器、
いくつかのブロック最終サンプルをそのブロックの最初に2度、挿入する第２の挿入器、
チャネルの帯域幅の和以上の帯域幅を有するディジタル・アナログ変換システム、及び、
チャネルの帯域幅の和以上の帯域幅を有する無線システムの直列分岐を備える。
少なくとも２つのチャネルを介して同時に信号を送信する、本発明による更なる送信器は、
データ処理システム、
シンボルをシンボル・ブロックにグループ化し、パイロット・キャリア及び空キャリアを挿入する第１の挿入器、
逆フーリエ変換器、
いくつかのブロック最終サンプルをそのブロックの最初に2度、挿入する第２の挿入器、
チャネルの帯域幅の和以上の帯域幅を有するディジタル・アナログ変換システム、及び、
チャネルの帯域幅の和以上の帯域幅を有する無線システムの直列分岐を備えることによって規定される。
少なくとも２つのチャネルを介して同時に信号を送信する、本発明による更なる方法は、
データ処理を行う工程、
シンボルをシンボル・ブロックにグループ化し、パイロット・キャリア及び空キャリアを挿入する工程、
逆フーリエ変換を行う工程、
いくつかのブロック最終サンプルをそのブロックの最初に2度、挿入する工程、
チャネルの帯域幅の和以上の帯域幅によってディジタル・アナログ変換を行う工程、及び、
チャネルの帯域幅の和以上の帯域幅によって無線変換する工程を備えることによって規定される。
少なくとも２つのチャネルを介して同時に信号を送信する、本発明によるプロセッサ・プログラムは、
データ処理を行う機能、
シンボルをシンボル・ブロックにグループ化し、パイロット・キャリア及び空キャリアを挿入する機能、
逆フーリエ変換を行う機能、
いくつかのブロック最終サンプルをそのブロックの最初に2度、挿入する機能、
チャネルの帯域幅の和以上の帯域幅によってディジタル・アナログ変換を行う機能、及び、
チャネルの帯域幅の和以上の帯域幅によって無線変換する機能を備えることによって規定される。
本発明の前述及びその他の局面は、以下で説明する実施例から明らかであり、そうした実施例を参照しながら明らかになるであろう。
図１に示す、本発明による装置１の実施例（独立チャネル・バインディング・アーキテクチャ）（例えば、無線ローカル・エリア・ネットワーク・カードなど）は、本発明による送信器１０、及び対応する受信器１１０を備える（何れもプロセッサ・システム９に結合される）。送信器１０は、プロセッサ・システム９から分離器信号を受信する入力を備え、第１の直列分岐２０及び第２の直列分岐２１に結合され、第１分岐入力信号及び第２分岐入力信号を供給する第１の出力及び第２の出力を備える分離器１１を備える。
第１（第２）の直列分岐２０（２１）は、第１（第２）分岐入力信号を受信する第１（第２）のデータ処理装置３０（３１）を備える。第１（第２）のデータ処理装置３０（３１）の出力は、第１の挿入器７０（７１）の入力に結合される。第１の挿入器７０（７１）の出力は、第１（第２）の逆（高速）フーリエ変換器４０（４１）の入力に結合される。第１（第２）の逆（高速）フーリエ変換器４０（４１）の出力は、第２の挿入器80（81）の入力に結合される。第２の挿入器80（81）の出力は、第１（第２）のディジタル・アナログ変換器50（51）の入力に結合される。第１（第２）のディジタル・アナログ変換器50（51）の出力は、第１（第２）の無線装置60（61）の入力に結合される。第１（第２）の無線装置６０（６１）の出力は、合成器１５の第１（第２）の入力に結合される。合成器１５の出力は、少なくとも２つのチャネルを介して同時に信号を送信するために、（場合によっては、図示していない無線回路を介して）図示していないアンテナに結合される。
第１の直列分岐２０の一部を形成する第１のディジタル・アナログ変換器５０、及び第２の直列分岐２１の一部を形成する第２のディジタル・アナログ変換器５１は併せて、ディジタル・アナログ変換システム５０、５１を形成する。第１の直列分岐２０の一部を形成し、第１の分岐出力信号を生成する第１の無線装置６０、及び第２の直列分岐２１の一部を形成し、第２の分岐出力信号を生成する第２の無線装置６１は併せて無線システム６０、６１を形成する。第１の直列分岐２０の一部を形成し、第１分岐入力信号を受信する第１のデータ処理装置３０、及び第２の直列分岐２１の一部を形成し、第２分岐入力信号を受信する第２のデータ処理装置３１は併せて、データ処理システム３０、３１を形成する。
送信器１０の技術は、例えば、5GHz無線直交周波数分割多重に基づくものであり得る。分離器１１は例えば、逆多重化装置を備える。第１（第２）のデータ処理装置３０（３１）は、例えば、符号器、パンクチャ装置、インタリーブ器及びマッピング装置の直列回路を備える。第１の挿入器７０（７１）は例えば、複素シンボルを４８個のシンボルのブロックにグループ化し、パイロット・キャリア及び空キャリアを挿入する。第２の挿入器８０（８１）は、例えば、いくつかのシンボル・ブロック最終サンプルをそのブロックの最初に挿入するものであり、ガード・インターバル付加器としても知られている。第２の挿入器８０（８１）から入力される同相成分及び直交成分は例えば、２０MHzでサンプリングされる。第１（第２）のディジタル・アナログ変換器５０（５１）はディジタル・アナログ変換を行い、それぞれが１０MHzの帯域幅を有する同相成分及び直交成分を生成する。直交周波数分割多重の場合、各ディジタル・アナログ変換器５０（５１）は、２つのディジタル・アナログ変換装置（１つは同相成分の変換用、もう１つは、直交成分の変換用）を備える。第１（第２）の無線装置６０（６１）は、例えば、同相成分及び直交成分を5GHｚに変換し、それによって、第１の無線装置６０は、第２の無線装置６１と比較すれば、２０MHｚの更なる周波数シフトをもたらすことになる。合成器１５は分岐出力信号を合成する（加える）。
対応する受信器１１０は、図示していないアンテナに結合された入力を備えており、第１の直列分岐１２０及び第２の直列分岐１２１に結合され、第１分岐入力信号及び第２分岐入力信号を供給する第１の出力及び第２の出力を備える分離器１１５を備える。
第１（第２）の直列分岐120（121）は、第１（第２）分岐入力信号を受信する第１（第２）の逆無線装置160（161）を備える。第１（第２）の無線装置160（161）の出力は、第１（第２）のアナログ・ディジタル変換器150（151）の入力に結合される。第１（第２）のアナログ・ディジタル変換器150（151）の出力は、逆第２挿入器180（181）の入力に結合される。逆第２挿入器180（181）の出力は、第１（第２）の（高速）フーリエ変換器140（141）の入力に結合される。第１（第２）の（高速）フーリエ変換器140（141）の出力は、逆第１挿入器170（171）の入力に結合される。逆第１挿入器170（171）の出力は、逆第１（第２）データ処理装置130（131）の入力に結合される。逆第１（第２）データ処理装置130（131）の出力は、合成器111の第１（第２）の入力に結合される。合成器１１１の出力は、プロセッサ・システム９に結合される。
受信器１１０の受信器部分の機能は、送信器１０の送信器部分の機能の逆である。
図２に示す、本発明による装置８（例えば、パソコンや他の端末など）は、装置１、モデム２、マンマシンインタフェース３、ビデオ・カード４、メモリ５及びインタフェース６に結合されたプロセッサ６を備える。
図３に示す、本発明による装置１の更なる実施例（独立チャネル・バインディング・アーキテクチャ）は、発明による送信器１０、及び対応する受信器１１０（何れもプロセッサ・システム９に結合される）を備える。この更なる実施例は、以下のこと以外は、図１に示す実施例に相当する。２つの無線装置６０、６１を備える無線システム６０、６１の代わりに、無線システム６２は、この場合、１つの無線装置６２のみを備え、ハードウェアが節減される。この無線装置６２は、合成器１６の後に配置させて、合成器１６から合成信号を受信する。この合成器１６は、5GHzでの分岐出力信号をもう合成しないが、ベースバンドで動作する。このことを可能にするために、成分変換器９０が第１の直列分岐２０に導入されている。この成分変換器９０は、第１の分岐出力信号を生成し、同相（I）成分及び直交（Q）成分を第１のディジタル・アナログ変換器５０から受信する。これらのI成分及びQ成分はそれぞれ１０MHzの帯域幅を有する。成分変換器９０から出力されるI’成分及びQ’成分はそれぞれ、３０MHｚの帯域幅を有する。成分変換器９０は更に詳細に図４に示す。
対応する受信器１１０は、図３中の送信器１０に対して行った変更に相当する変更以外は、図１に示す受信器１１０に相当する。図３に示す受信器１１０の受信器部分の機能は、図３に示す送信器１０の送信器部分の機能の逆である。
図３に示す、本発明による送信器１０の、図４に示す成分変換器９０は、３つの乗算器９１、９２、９５、及び５つの加算器９３、９４、９６、９７、９８を備える。乗算器９１は、I成分及びcos(2π20MHz)信号を受信し、その出力は、加算器９３の第１の（加算する）入力及び加算器９８の第１の（減算する）入力に結合される。乗算器９２はQ成分及びsin(2π20MHz)信号を受信し、その出力は、加算器９３の第２の（減算する）入力及び加算器９４の第１の（減算する）入力に結合される。加算器９６は、I成分及びQ成分を受信し、その出力は乗算器９５の第１の入力に結合される。加算器９７は、cos(2π20MHz)信号及びsin(2π20MHz)信号を受信し、その出力は乗算器95の第２の入力に結合される。乗算器95の出力は、加算器98の第２の（加算する）入力に結合され、その出力は、加算器94の第２の（加算する）入力に結合される。加算器93及び94はI’成分及びQ’成分を生成する。
図５に示す、本発明による装置１の更に別の実施例（独立チャネル・バインディング・アーキテクチャ）は、本発明による送信器１０、及び対応する受信器１１０を備える（何れもプロセッサ・システム９に結合される）。この更に別の実施例は、以下のこと以外は、図３に示す更なる実施例に相当する。図３中のディジタル・アナログ変換器５０及び成分変換器９０の組み合わせは、アップサンプリング／位相シフト器１００及びディジタル・アナログ変換器５２の組み合わせによって置き換えられている。よって、図３中の成分変換器９０はアナログ領域において動作し、アナログ領域では、アップサンプリング／位相シフト器１００はディジタル領域において動作する。前述のアップサンプリング／位相シフト器１００は例えば、3倍に、第２反転器８０から入力されるI成分及びQ成分をアップサンプリングするアンプサンプリング器（補間器）と、アンプサンプリングされたI成分及びQ成分をexp(j2πn/3)によって乗算する乗算器を備える位相シフト器とを備える。位相シフト器から出力されるI成分及びQ成分は60MHz（帯域幅30MHz）でサンプリングされ、その結果、ディジタル・アナログ変換器５２は、図１、図３におけるディジタル・アナログ変換器５０、５１よりも3倍速くなければならない。このディジタル・アナログ変換器５２から出力されるI成分及びQ成分はそれぞれ、３０MHzの帯域幅を有する。
対応する受信器１１０は、図５中の送信器１０に対して行われる変更に相当する変更以外は、図３に示す受信器１１０に相当する。図５に示す受信器１１０の受信器部分の機能は、図５に示す送信器１０の送信器部分の機能の逆である。
図６に示す、本発明による装置１の別の実施例（独立チャネル・バインディング・アーキテクチャ）は、本発明による送信器１０、及び対応する受信器１１０を備える（何れもプロセッサ・システム９に結合される）。こうした別の実施例は、以下のこと以外は、図５に示す更に別の実施例に相当する。図５において２つのディジタル・アナログ変換器５０乃至５２を備えるディジタル・アナログ変換システム５０乃至５２は、合成信号を合成器１７から受信し、よって合成器の後に配置される、１つのディジタル・アナログ変換器５３のみを備えるディジタル・アナログ変換システムによって置き換えられている。この合成器１７は、第１分岐出力信号及び第２分岐出力信号を受信する。このことを可能にするために、第１の直列分岐２０では、図９を利用して、より詳細に更に説明する第１の挿入器７２によって置き換えられており、第１の逆（高速）フーリエ変換器４０は、６４個のシンボルを用いる逆（高速）フーリエ変換器４０、４１とは対照的に１２８個のシンボルを用いる第１の逆（高速）フーリエ変換器４２によって置き換えられている。更に、第１の直列分岐２０では、第２の挿入器８０が第２の挿入器８２によって置き換えられている。第２の挿入器８２は、いくつかのブロック最終サンプルをそのブロックの最初に２度、挿入する。第２の挿入器８２から出力されるI成分及びQ成分は、その場合、４０MHzでサンプリングされる。第２の直列分岐２１では、第２の挿入器８１から入力されるI成分及びQ成分を2倍にアップサンプリングするアップサンプリング器１０１（補間器）が付加されている。ディジタル・アナログ変換器５３は、ディジタル・アナログ変換器５０、５１と比較して２倍速で動作する。このディジタル・アナログ変換器５３から出力されるI成分及びQ成分はそれぞれ、２０MHzの帯域幅を有する。無線装置６３は、第１の直列分岐が非活性化状態にある場合に無線装置５１のようにふるまい、さもなければ、無線装置６３は、キャリア周波数を10MHz、シフトさせなければならない。無線装置６３は、40MHzの帯域幅を必要とする。
対応する受信器１１０は、図６中の送信器１０に対して行われる変更に相当する変更以外は、図５に示す受信器１１０に相当する。図6に示す受信器１１０の受信器部分の機能は、図6に示す送信器１０の送信器部分の機能の逆である。
図７に示す、本発明による装置１の更に別の実施例（共通符号チャネル・バインディング・アーキテクチャ）は、本発明による送信器１０、及び対応する受信器１１０（何れもプロセッサ・システム９に結合される）を備える。こうした更に別の実施例は、以下のこと以外は、図6に示す更に別の実施例に相当する。２つのデータ処理装置３０、３１を備えるデータ処理システム３０、３１は、分離器１１の入力にシフトされている。データ処理システム３２はこの場合、分離器信号を生成する１つのデータ処理装置のみを備える。データ処理装置３２が、入力信号を2倍速で受信し、2倍の速度を有すること以外は、データ処理装置３２は、データ処理装置３０、３１に相当する。
対応する受信器１１０は、図７中の送信器１０に対して行われる変更に相当する変更以外は、図６に示す受信器１１０に相当する。図７に示す受信器１１０の受信器部分の機能は、図７に示す送信器１０の送信器部分の機能の逆である。
図８に示す、本発明による更なる装置３００の実施例（フルカスタム・チャネル・バインディング・アーキテクチャ）（例えば、無線ローカル・エリア・ネットワーク・カード）は、本発明による更なる送信器３１０、及び対応する更なる受信器を備える（何れもプロセッサ・システム３０９に結合される）。更なる送信器３１０は、プロセッサ・システム３０９から分岐入力信号を受信し、図示していないアンテナ宛の分岐出力信号を生成する直列分岐３２０を備える。本発明による更なる装置３００は、例えば、本発明による更なるデバイスの一部を形成し、本発明による更なるデバイスは、図２に示す、本発明によるデバイスに相当する。
直列分岐３２０は、分岐入力信号を受信するデータ処理装置３２２を備える。このデータ処理装置３３２は、前述のデータ処理装置３２に相当する。データ処理装置３３２の出力は第１の挿入器３７３の入力に結合される。この第１の挿入器３７３は、図９を利用して、より詳細に更に説明する。第１の挿入器３７３の出力は、逆（高速）フーリエ変換器３４２の入力に結合される。この逆（高速）フーリエ変換器３４２は、前述の逆（高速）フーリエ変換器４２に相当する。逆（高速）フーリエ変換器３４２の出力は、第２の挿入器３８２の入力に結合される。この第２の挿入器３８２は、前述の第２の挿入器８２に相当する。第２の挿入器３８２の出力はディジタル・アナログ変換器３５３の入力に結合される。このディジタル・アナログ変換器３５３は、前述のディジタル・アナログ変換器５３に相当する。ディジタル・アナログ変換器３５３の出力は、無線装置３６３の入力に結合される。この無線装置３６３は、前述の無線装置６３に相当する。無線装置３６３の出力を、図示していないアンテナに結合し、少なくとも２つのチャネルを介して同時に信号を送信する。
対応する更なる受信器４１０は、図示していないアンテナの分岐入力信号を受信し、プロセッサ・システム３０９宛の分岐出力信号を生成する直列分岐４２０を備える。
直列分岐４２０は、分岐入力信号を受信する逆無線装置４６３を備える。無線装置４６３の出力は、アナログ・ディジタル変換器４５３の入力に結合される。アナログ・ディジタル変換器４５３の出力は、逆第２挿入器４８２の入力に結合される。逆第２挿入器４８２の出力は（高速）フーリエ変換器４４２の入力に結合される。（高速）フーリエ変換器４４２の出力は、逆第１挿入器４７３の入力に結合される。逆第１挿入器４７３の出力は、逆データ処理装置４３２の入力に結合される。逆データ処理装置４３２の出力は、プロセッサ・システム３０９に結合される。
更なる受信器４１０の受信器部分の機能は、更なる送信器３１０の送信器部分の機能の逆である。
図１、図３、図５、図６、図７及び図８に示す、本発明による送信器１０、３００、３１０の、図９A乃至図９Fに示す第１の反転器７０、７２、３７３の機能については、図９Aには、第１の挿入器７０の機能を示す。第１の挿入器７０は、複素シンボルを４８個のシンボルのブロックにグループ化し、パイロット・キャリア及び空キャリアを挿入する。図９Aでは、パルス・シェーピング目的で６個の空キャリアが存在しており、パルス・シェーピング目的で、２４個のデータ・キャリア、４個のパイロット・キャリア、別の２４個のデータ・キャリア及び別の６個の空キャリアが続く。図９Bでは、キャリアは左部分及び右部分に分離され、図９Cでは、左側の６個の空キャリア、２４個のデータ・キャリア及び２個のパイロット・キャリアを左にシフトし、右側の６個の空キャリア、２４個のデータ・キャリア及び２個のパイロット・キャリアを右にシフトして、６４個のキャリアから１２８個のキャリアにし、１２８個のシンボルを用いた逆（高速）フーリエ変換を可能にする。図９Cは、第１の挿入器７２の実施形態を表す。こうした実施形態によって、第１の挿入器７２、第１の逆フーリエ変換器４２及び第２の挿入器８２の組み合わせの結果と、第１の挿入器７１、第２の逆フーリエ変換器４１、第２の挿入器８１及びアップサンプリング器１０１の組み合わせの結果とを合成器１７によって合成する（加える）ことが可能になる。図９D及び図９Eでは、それぞれの側での2個のパイロット・キャリアは又、データによって満たされる。図９Fでは、合成された（加えられた）結果が示されており、それによって、空キャリアの一部をデータによって満たして、送信器１０、３００の効率を更に向上させることができる。図９Fは、第１の挿入器３７３の実施形態を表す。よって、チャネルの端部に第１の空キャリアを備え、チャネルの非端部に第２の空キャリアを備える空キャリア全てのうちで、第２の空キャリアの少なくとも一部をデータによって満たすことが可能である。その場合、シンボル・ブロックは、４８＋４８＋xのデータ・キャリアを備える（ここで、0≦x≦12である）。
直列分岐の１つ（第２の直列分岐）が従来技術の分岐に等しいので、図１、図３及び図５に示す実施例が後方互換的であることは明らかとなろう。その場合、従来技術の受信器は、一チャネルのみを介してであるが、本発明による送信器となお通信することが可能である。図６及び図７に示す実施例は、アップサンプリング器１０１を調節可能にすることによって、容易に後方互換的にすることが可能である。後方互換的であるためには、そのアップサンプリング係数が１に等しくされるように調節されるべきである。
なお、上記実施例は本発明を限定するよりも例証するものであり、特許請求の範囲記載の範囲から逸脱することなく別の多くの実施例を当業者が企図することができるであろう。特許請求の範囲では、括弧内にある参照符号は何れも、本特許請求の範囲を限定するものとして解釈されないものとする。「to comprise」の動詞及びその活用形を用いていることは、特許請求の範囲記載のもの以外の構成要素又は工程が存在することを排除するものでない。構成要素に冠詞「a」又は「an」が先行していることは、前述の構成要素が複数存在することを排除するものでない。本発明は、別個のいくつかの構成要素を備えるハードウェアによって、かつ、適切にプログラムされるコンピュータによって実施することができる。いくつかの手段を列挙した装置クレームでは、これらの手段のいくつかを、同一のハードウェア・アイテムによって実施することができる。単に特定の方策が互いに別々の従属請求項に記載されていることは、こうした方策の組み合わせを利用することができないことを示すものでない。
本発明による送信器を備える、本発明による装置の実施例を略示する図である。 本発明による装置を備える、本発明によるデバイスを略示する図である。 本発明による送信器を備える、本発明による装置の更なる実施例を略示する図である。 図３に示す、本発明による送信器の成分変換器を示す図である。 本発明による送信器を備える、本発明による装置の更に別の実施例を略示する図である。 本発明による送信器を備える、本発明による装置の別の実施例を略示する図である。 本発明による送信器を備える、本発明による装置の更に別の実施例を略示する図である。 本発明による更なる送信器を備える、本発明による更なる装置の実施例を略示する図である。 Ａは、図１に示す、本発明の送信器の第１の反転器の機能を示す図である。Ｂは、図３に示す、本発明の送信器の第１の反転器の機能を示す図である。Ｃは、図５に示す、本発明の送信器の第１の反転器の機能を示す図である。Ｄは、図６に示す、本発明の送信器の第１の反転器の機能を示す図である。Ｅは、図７に示す、本発明の送信器の第１の反転器の機能を示す図である。Ｆは、図８に示す、本発明の送信器の第１の反転器の機能を示す図である。

Claims (22)

  1. 少なくとも２つのチャネルを介して同時に信号を送信する送信器を備える装置であって、
    前記送信器は、
    データ処理システムと、
    第１の逆フーリエ変換器を備える第１の直列分岐と、
    第２の逆フーリエ変換器を備える第２の直列分岐と、
    ディジタル・アナログ変換システムと、
    無線システムとを備え、
    前記第１の直列分岐及び前記第２の直列分岐が並列に結合されることを特徴とする装置。
  2. 請求項１記載の装置であって、前記送信器は、
    第１分岐出力信号及び第２分岐出力信号を合成信号に合成する合成器を更に備えることを特徴とする装置。
  3. 請求項２記載の装置であって、前記ディジタル・アナログ変換システムは、前記第１の直列分岐の一部を形成する第１のディジタル・アナログ変換器と、前記第２の直列分岐の一部を形成する第２のディジタル・アナログ変換器とを備え、前記無線システムは、前記第１の直列分岐の一部を形成し、前記第１分岐出力信号を生成する第１の無線装置と、前記第２の直列分岐の一部を形成し、前記第２分岐出力信号を生成する第２の無線装置とを備えることを特徴とする装置。
  4. 請求項２記載の装置であって、前記無線システムは、前記合成信号を受信する入力を備え、前記第１の逆フーリエ変換器及び前記第２の逆フーリエ変換器は同数のシンボルを用いることを特徴とする装置。
  5. 請求項４記載の装置であって、前記ディジタル・アナログ変換システムは、前記第１の直列分岐の一部を形成する第１のディジタル・アナログ変換器と、前記第２の直列分岐の一部を形成する第２のディジタル・アナログ変換器とを備え、前記送信器が、前記第１の直列分岐の一部を形成し、前記第１分岐出力信号を生成する成分変換器を更に備え、前記成分変換器は、前記第１のディジタル・アナログ変換器の出力に結合された入力を備えることを特徴とする装置。
  6. 請求項４記載の装置であって、前記ディジタル・アナログ変換システムは、前記第１の直列分岐の一部を形成し、前記第１分岐出力信号を生成する第１のディジタル・アナログ変換器と、前記第２の直列分岐の一部を形成し、前記第２分岐出力信号を生成する第２のディジタル・アナログ変換器とを備え、前記送信器は、
    前記第１の直列分岐の一部を形成するアップサンプリング／位相シフト器を更に備え、該アップサンプリング／位相シフト器は、前記第１の逆フーリエ変換器の出力に結合された入力、及び前記第１のディジタル・アナログ変換器の入力に結合された出力を備えることを特徴とする装置。
  7. 請求項２記載の装置であって、前記無線システムは、前記ディジタル・アナログ変換システムの出力に結合された入力を備え、前記ディジタル・アナログ変換システムは、前記合成信号を受信する入力を備え、前記第１の逆フーリエ変換器は、前記第２の逆フーリエ変換器よりも多数のシンボルを用いて前記第１分岐出力信号を生成するものであり、前記送信器は、
    前記第２の直列分岐の一部を形成し、前記第２分岐出力信号を生成するアップサンプリング器を更に備え、該アンプサンプリング器は、前記第２の逆フーリエ変換器の出力に結合される出力を備えることを特徴とする装置。
  8. 請求項１記載の装置であって、前記送信器は、
    分離器信号を第１分岐入力信号及び第２分岐入力信号に分離する分離器を更に備えることを特徴とする装置。
  9. 請求項８記載の装置であって、前記データ処理システムは、前記第１の直列分岐の一部を形成し、前記第１分岐入力信号を受信する第１のデータ処理装置と、前記第２の直列分岐の一部を形成し、前記第２分岐入力信号を受信する第２のデータ処理装置とを備えることを特徴とする装置。
  10. 請求項８記載の装置であって、前記データ処理システムは、前記分離器信号を生成する出力を備えることを特徴とする装置。
  11. 請求項１記載の装置であって、各直列分岐は、前記逆フーリエ変換器の入力に結合された第１の挿入器と、前記逆フーリエ変換器の出力に結合された第２の挿入器とを備えることを特徴とする装置。
  12. 少なくとも２つのチャネルを介して同時に信号を送信する送信器を備える装置を備えるデバイスであって、前記送信器は、
    データ処理システムと、
    第１の逆フーリエ変換器を備える第１の直列分岐と、
    第２の逆フーリエ変換器を備える第２の直列分岐と、
    ディジタル・アナログ変換システムと、
    無線システムとを備え、
    前記第１の直列分岐及び前記第２の直列分岐が並列に結合されることを特徴とするデバイス。
  13. 少なくとも２つのチャネルを介して同時に信号を送信する送信器であって、
    データ処理システムと、
    第１の逆フーリエ変換器を備える第１の直列分岐と、
    第２の逆フーリエ変換器を備える第２の直列分岐と、
    ディジタル・アナログ変換システムと、
    無線システムとを備え、
    前記第１の直列分岐及び前記第２の直列分岐が並列に結合されることを特徴とする送信器。
  14. 少なくとも２つのチャネルを介して同時に信号を送信する方法であって、
    データ処理を行う工程と、
    第１の直列分岐を介して第１の逆フーリエ変換を行う工程と、
    第２の直列分岐を介して第２の逆フーリエ変換を行う工程と、
    ディジタル・アナログ変換を行う工程と、
    無線変換を行う工程とを備えており、
    前記第１の直列分岐及び前記第２の直列分岐が並列であることを特徴とする方法。
  15. 少なくとも２つのチャネルを介して同時に信号を送信するプロセッサ・プログラムであって、
    データ処理を行う機能と、
    第１の直列分岐を介して第１の逆フーリエ変換を行う機能と、
    第２の直列分岐を介して第２の逆フーリエ変換を行う機能と、
    ディジタル・アナログ変換を行う機能と、
    無線変換を行う機能とを備えており、
    前記第１の直列分岐及び前記第２の直列分岐が並列であることを特徴とするプロセッサ・プログラム。
  16. 少なくとも２つのチャネルを介して同時に信号を送信する更なる送信器を備える更なる装置であって、前記更なる送信器は、
    データ処理システム、
    シンボルをシンボル・ブロックにグループ化し、パイロット・キャリアと空キャリアとを挿入する第１の挿入器、
    逆フーリエ変換器、
    いくつかのブロック最終サンプルをそのブロックの最初に2度、挿入する第２の挿入器、
    前記チャネルの帯域幅の和以上の帯域幅を有するディジタル・アナログ変換システム、及び、
    前記チャネルの帯域幅の和以上の帯域幅を有する無線システムの直列分岐を備えることを特徴とする、更なる装置。
  17. 請求項１６記載の更なる装置であって、前記空キャリアは、前記チャネルの端部に第１の空キャリアを備え、前記チャネルの非端部に第２の空キャリアを備えており、前記第２の空キャリアの少なくとも一部はデータによって満たされていることを特徴とする、更なる装置。
  18. 請求項１７記載の更なる装置であって、前記フーリエ変換器は１２８個のシンボルを用いており、シンボル・ブロックは、（４８＋４８＋x）個のデータ・キャリアを備え、0≦x≦12であることを特徴とする、更なる装置。
  19. 少なくとも２つのチャネルを介して同時に信号を送信する更なる送信器を備える更なる装置を備える更なるデバイスであって、
    データ処理システム、
    シンボルをシンボル・ブロックにグループ化し、パイロット・キャリアと空キャリアとを挿入する第１の挿入器、
    逆フーリエ変換器、
    いくつかのブロック最終サンプルをそのブロックの最初に2度、挿入する第２の挿入器、
    前記チャネルの帯域幅の和以上の帯域幅を有するディジタル・アナログ変換システム、及び、
    前記チャネルの帯域幅の和以上の帯域幅を有する無線システムの直列分岐を備えることを特徴とする、更なるデバイス。
  20. 少なくとも２つのチャネルを介して同時に信号を送信する更なる送信器であって、
    データ処理システム、
    シンボルをシンボル・ブロックにグループ化し、パイロット・キャリアと空キャリアとを挿入する第１の挿入器、
    逆フーリエ変換器、
    いくつかのブロック最終サンプルをそのブロックの最初に2度、挿入する第２の挿入器、前記チャネルの帯域幅の和以上の帯域幅を有するディジタル・アナログ変換システム、及び、
    前記チャネルの帯域幅の和以上の帯域幅を有する無線システムの直列分岐を備えることを特徴とする、更なる送信器。
  21. 少なくとも２つのチャネルを介して同時に信号を送信する更なる方法であって、
    データ処理を行う工程、
    シンボルをシンボル・ブロックにグループ化し、パイロット・キャリアと空キャリアとを挿入する工程、
    逆フーリエ変換を行う工程、
    いくつかのブロック最終サンプルをそのブロックの最初に2度、挿入する工程、
    前記チャネルの帯域幅の和以上の帯域幅によってディジタル・アナログ変換を行う工程、及び、前記チャネルの帯域幅の和以上の帯域幅によって無線変換する工程を備えることを特徴とする、更なる方法。
  22. 少なくとも２つのチャネルを介して同時に信号を送信する更なるプロセッサ・プログラムであって、
    データ処理を行う機能、
    シンボルをシンボル・ブロックにグループ化し、パイロット・キャリアと空キャリアとを挿入する機能、
    逆フーリエ変換を行う機能、
    いくつかのブロック最終サンプルをそのブロックの最初に2度、挿入する機能、
    前記チャネルの帯域幅の和以上の帯域幅によってディジタル・アナログ変換を行う機能、及び、
    前記チャネルの帯域幅の和以上の帯域幅によって無線変換する機能を備えることを特徴とする、更なるプロセッサ・プログラム。
JP2007526654A 2004-06-10 2005-06-08 少なくとも２つのチャネルを介して同時に信号を送信する方法 Withdrawn JP2008502267A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP04102640 2004-06-10
PCT/IB2005/051879 WO2005122459A2 (en) 2004-06-10 2005-06-08 Transmitting signals via at least two channels simultaneously

Publications (1)

Publication Number Publication Date
JP2008502267A true JP2008502267A (ja) 2008-01-24

Family

ID=34969237

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007526654A Withdrawn JP2008502267A (ja) 2004-06-10 2005-06-08 少なくとも２つのチャネルを介して同時に信号を送信する方法

Country Status (5)

Country Link
US (1) US20080205307A1 (ja)
EP (1) EP1759475A2 (ja)
JP (1) JP2008502267A (ja)
CN (1) CN1965522A (ja)
WO (1) WO2005122459A2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8816661B2 (en) * 2009-01-28 2014-08-26 International Rectifier Corporation Hybrid analog/digital power supply circuit including analog summer circuit to produce an error voltage

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5991308A (en) * 1995-08-25 1999-11-23 Terayon Communication Systems, Inc. Lower overhead method for data transmission using ATM and SCDMA over hybrid fiber coax cable plant
US6307868B1 (en) * 1995-08-25 2001-10-23 Terayon Communication Systems, Inc. Apparatus and method for SCDMA digital data transmission using orthogonal codes and a head end modem with no tracking loops
US6665308B1 (en) * 1995-08-25 2003-12-16 Terayon Communication Systems, Inc. Apparatus and method for equalization in distributed digital data transmission systems
US6356555B1 (en) * 1995-08-25 2002-03-12 Terayon Communications Systems, Inc. Apparatus and method for digital data transmission using orthogonal codes
ES2216133T3 (es) * 1996-11-08 2004-10-16 France Telecom Construccion de señales prototipo para transmision multiportadora.
US7406261B2 (en) * 1999-11-02 2008-07-29 Lot 41 Acquisition Foundation, Llc Unified multi-carrier framework for multiple-access technologies
KR100322476B1 (ko) * 1999-12-14 2002-02-07 오길록 디엠티-씨엠에프비 2단계로 구성된 다중-톤 변복조 시스템
KR100454519B1 (ko) * 2000-03-17 2004-11-05 마츠시타 덴끼 산교 가부시키가이샤 무선 통신 장치, 통신 단말 장치, 기지국 장치 및 무선 통신 방법
US20020154705A1 (en) * 2000-03-22 2002-10-24 Walton Jay R. High efficiency high performance communications system employing multi-carrier modulation
JP3799951B2 (ja) * 2000-04-13 2006-07-19 ソニー株式会社 Ｏｆｄｍ送信装置及び方法
EP1267513A3 (en) * 2001-06-11 2006-07-26 Unique Broadband Systems, Inc. Multiplexing of multicarrier signals

Also Published As

Publication number Publication date
WO2005122459A3 (en) 2006-03-30
US20080205307A1 (en) 2008-08-28
EP1759475A2 (en) 2007-03-07
CN1965522A (zh) 2007-05-16
WO2005122459A2 (en) 2005-12-22

Similar Documents

Publication Publication Date Title
USRE41797E1 (en) Polyphase channelization system
JP4409771B2 (ja) 改良高速畳み込みアルゴリズムに対する汎用性高度化
CN1701530B (zh) 在基于正交频分复用方案的移动通信系统中使用的传输设备和方法
CN1902876B (zh) Ofdm信号的调制与解调的方法及装置
EP1086542B1 (en) A method and apparatus for digital channelisation and de-channelisation
EP1113638A2 (en) Multicarrier transmitter
JPH06502754A (ja) データ信号多重処理の方法と装置
WO2002093805A1 (fr) Procede de communication a porteuses multiples et appareil de communication a porteuses multiples
EP0681382A2 (en) Digital modulator for cellular base stations
US7372927B2 (en) Digital filter for software-defined radio system, digital intermediate frequency signal processing apparatus having the digital filter, and method thereof
CN1826781B (zh) 调制装置、解调装置、调制方法及解调方法
CN100568863C (zh) 基于多子带滤波器组的发射、接收装置及其方法
WO2006078020A1 (ja) Ｏｆｄｍ変調装置、ｏｆｄｍ復調装置、ｏｆｄｍ変調方法及びｏｆｄｍ復調方法
CN1925474B (zh) 基于多子带滤波器组的单载波频分多址发射、接收装置及其方法
JP2008048092A (ja) Ｏｆｄｍを用いる無線送信方法、送信機及び受信機
JP3299952B2 (ja) ディジタル信号分波装置、ディジタル信号合波装置、ディジタル信号伝送装置
JP2007020072A (ja) 無線通信システム、無線通信装置及び無線通信方法
JP5699660B2 (ja) 無線通信システム、送信機、受信機及び無線通信方法
JP2008502267A (ja) 少なくとも２つのチャネルを介して同時に信号を送信する方法
EP1887685B1 (en) Apparatus and method of generating a plurality of synchronized radio frequency signals
US7072382B2 (en) Multiple bit complex bit modulation
US7072422B2 (en) Device and method for spectrally shaping a transmission signal in a radio transmitter
JP7083694B2 (ja) 送信装置及び送信方法
JPH11266223A (ja) マルチキャリア送受信方法並びにそれに用いる送信装置及び受信装置
JP3893078B2 (ja) マルチチャンネル受信機

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080605

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20090903