JP2010114483A - 通信装置及び通信システム - Google Patents
通信装置及び通信システム Download PDFInfo
- Publication number
- JP2010114483A JP2010114483A JP2008282807A JP2008282807A JP2010114483A JP 2010114483 A JP2010114483 A JP 2010114483A JP 2008282807 A JP2008282807 A JP 2008282807A JP 2008282807 A JP2008282807 A JP 2008282807A JP 2010114483 A JP2010114483 A JP 2010114483A
- Authority
- JP
- Japan
- Prior art keywords
- communication
- unit
- transmission
- control unit
- microcontroller
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004891 communication Methods 0.000 title claims abstract description 307
- 239000004065 semiconductor Substances 0.000 claims abstract description 37
- 230000005540 biological transmission Effects 0.000 claims description 119
- 239000000872 buffer Substances 0.000 claims description 30
- 230000001360 synchronised effect Effects 0.000 abstract description 6
- 238000000034 method Methods 0.000 description 25
- 238000010586 diagram Methods 0.000 description 7
- 230000001629 suppression Effects 0.000 description 6
- 230000006870 function Effects 0.000 description 5
- 230000007257 malfunction Effects 0.000 description 5
- 238000012545 processing Methods 0.000 description 5
- 230000008859 change Effects 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 4
- 230000006866 deterioration Effects 0.000 description 4
- 230000004044 response Effects 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 3
- 238000006731 degradation reaction Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000003908 quality control method Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 238000005549 size reduction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B15/00—Suppression or limitation of noise or interference
- H04B15/02—Reducing interference from electric apparatus by means located at or near the interfering apparatus
- H04B15/04—Reducing interference from electric apparatus by means located at or near the interfering apparatus the interference being caused by substantially sinusoidal oscillations, e.g. in a receiver or in a tape-recorder
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Semiconductor Integrated Circuits (AREA)
- Transceivers (AREA)
Abstract
【解決手段】通信用半導体デバイスのような通信部(102)とこれを制御する制御用半導体デバイスのような制御部(101)とを備え、通信部と制御部は非同期動作され、前記通信部はアナログ回路(109)を備え、制御部とインタフェースされる通信部のインタフェース回路(114)は前記通信部から供給されるクロック信号(S_CLK)を受け同期インタフェースを行い、前記制御部は前記通信部によるアナログ回路の動作中には上記クロック信号の供給を停止する。
【選択図】図1
Description
先ず、本願において開示される発明の代表的な実施の形態について概要を説明する。代表的な実施の形態についての概要説明で括弧を付して参照する図面中の参照符号はそれが付された構成要素の概念に含まれるものを例示するに過ぎない。
実施の形態について更に詳述する。
本発明の第1の実施の形態について、図1乃至図4を用いて説明する。図1は本発明の第1の実施の形態に係る通信システムおよび送信端末の構成を示す。第1の実施の形態に係る通信システムは、送信端末(TXNOD)100、受信端末(RXNOD)500から構成される。送信端末100は、受信端末500に、データ送信を行う。
本発明第2の実施の形態では、データを受信する受信端末に着目する。
本発明に係る第3の実施形態について、図9および図13を用いて説明する。図9は本発明第3の実施形態に係る通信システムおよび通信端末の構成である。本発明第3の実施形態に係る通信システムは、複数の通信端末(NOD)900a、900b、・・・から構成される。通信端末900aは、通信端末900bと、通信を行う。以降、1対1の通信について説明するが、1対複数、複数対複数の通信においても同様である。また、通信経路が有線であっても無線であっても構わない。なお、添え字のa、b、・・・は同一の構成要素であることを示し、以降、特別に必要のない場合は、添え字は省略する。
本発明に係る通信端末を用いたアプリケーションの一例について説明する。本発明によれば、ディジタルノイズのアナログ回路への回り込みを抑制することが可能であり、その方法は小型化が必要な通信端末に適している。従って、その応用の一例として、センサネットワークシステム(以下、センサネットという)への適用が考えられる。センサネットは、センサと無線通信機能とを有する端末(以下、センサノードという)を用いて、現実世界の様々な情報をリアルタイムに情報処理装置に取り込む無線通信システムである。センサノードは至る所、あらゆる物に設置され、センサによって収集した情報をネットワークへ送信する。収集されたデータは様々な形に加工され、現実世界にフィードバックされる。このようなセンサネットは、物流、ヘルスケア、品質管理、など様々な分野への応用が検討されている。センサノードを様々な場所に設置するために、センサノードの小型化が必須である。
101…マイクロコントローラ(MCU)
102…送信機(TX)
103…中央演算処理装置(CPU)
104…メモリ(MEM)
105、113…クロック生成器(CLK)
106、114…インタフェース回路(I/F)
107…送信用バッファ(TXBUF)
108…送信用ディジタル回路(TXDIG)
109…送信用アナログ回路(TXALG)
110…受信用バッファ(RXBUF)
111…受信用ディジタル回路(RXDIG)
112…受信用アナログ回路(RXALG)
500…受信端末(TXNOD)
502…受信機(RX)
900a、900b…通信端末(NOD)
902…通信機(COM)
1400a、1400b、1400c…センサノード(SNOD)
1401a、1401b…基地局(BAS)
1402…ネットワーク(NWK)
1403…サーバ(SRV)
1404…データベース(DBS)
1405…ターミナル(TRM)
1406…アンテナ(ANT)
1407…タイマ(TIM)
1408…センサ(SENS)
1409…電源(PWR)
S_CLK…クロック信号
S_RW…読み込みか書き込みかを選択する信号線
S_ADD…アドレス線
S_DAT…データ線
S_TXMNT…送信モニタ信号
S_RXMNT…受信モニタ信号
S_MNT…モニタ信号
Claims (16)
- 相互に非同期動作される通信部と制御部を有し、
前記通信部は通信用のアナログ回路と、前記制御部に接続されるインタフェース回路とを有し、
前記インタフェース回路は前記制御部から出力される第1のクロック信号に同期して前記制御部との間の同期インタフェースを行い、
前記制御部は、通信部に通信動作の指示を行った後、その指示に係る通信動作の終了を前記通信部から受取るまで通信部に対する前記第1のクロック信号の供給を停止する、通信装置。 - 前記通信部は送信部である、請求項1記載の通信装置。
- 前記制御部は送信動作の指示とは別に送信データを前記送信部に与える、請求項2記載の通信装置。
- 前記送信部は送信動作状態を前記制御部に通知するための通知信号を出力し、
前記制御部は前記通知信号によって前記送信動作の終了を受取る、請求項2記載の通信装置。 - 前記通信部は受信部である、請求項1記載の通信装置。
- 前記受信部は受信データをデータバッファに格納した後、受信動作の終了を前記制御部に与える、請求項5記載の通信装置。
- 前記受信部は受信動作状態を前記制御部に通知するための通知信号を出力し、
前記制御部は前記通知信号によって前記受信動作の終了を受取る、請求項5記載の通信装置。 - 前記通信部は送受信部である、請求項1記載の通信装置。
- 前記送受信部は通信動作状態を前記制御部に通知するための通知信号を出力し、
前記制御部は前記通知信号によって前記通信動作の終了を受取り、
前記通知信号は、第1のレベルによって送受信部が送信動作中又は受信動作中であることを示し、第2のレベルによって送受信部が送信動作中又は受信動作中の何れでもないことを示す、請求項8記載の通信装置。 - 前記インタフェース回路は、前記制御部から入力バッファに供給された信号を前記第1のクロック信号に同期してラッチする第1のラッチ回路と、前記第1のラッチ回路のラッチ信号を前記通信部で生成される第2のクロック信号に同期してラッチする第2のラッチ回路と、前記制御部に出力すべき信号を前記第2のクロック信号に同期してラッチする第3のラッチ回路と、前記第3のラッチ回路のラッチ信号を前記第1のクロック信号に同期してラッチし、ラッチ信号を出力バッファに与える第4のラッチ回路と、を有する請求項1記載の通信装置。
- 前記第1のクロック信号の周波数と第2のクロック信号の周波数が異なる、請求項10記載の通信装置。
- 前記制御部を構成する半導体集積回路チップと前記通信部を構成する別の半導体集積回路チップが搭載されてモジュール化された、請求項1記載の通信装置。
- 複数の通信装置を備えた通信システムであって、少なくとも一つの通信装置は相互に非同期動作される通信部と制御部を有し、
前記通信部は通信用のアナログ回路と、前記制御部に接続されるインタフェース回路とを有し、
前記インタフェース回路は前記制御部から出力される第1のクロック信号に同期して前記制御部との間の同期インタフェースを行い、
前記制御部は、通信部に通信動作の指示を行ったとき、前記アナログ回路の動作中は前記通信部に対する前記第1のクロック信号の供給を停止する、通信システム。 - 前記制御部は、通信部に通信動作の指示を行った後、その指示に係る通信動作の終了を前記通信部から受取るまで通信部に対する前記第1のクロック信号の供給を停止する、請求項13記載の通信システム。
- 前記複数の通信装置のうち少なくとも一つは基地局であり、
その他の通信装置は端末であり、
前記端末は、センサを備え、前記センサで取得したデータを前記基地局に送信する、請求項13記載の通信システム - 前記基地局がネットワークを介して接続されるサーバをさらに有する、請求項15記載の通信システム。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008282807A JP2010114483A (ja) | 2008-11-04 | 2008-11-04 | 通信装置及び通信システム |
US12/611,137 US20100111146A1 (en) | 2008-11-04 | 2009-11-03 | Communication device and communication system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008282807A JP2010114483A (ja) | 2008-11-04 | 2008-11-04 | 通信装置及び通信システム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010114483A true JP2010114483A (ja) | 2010-05-20 |
JP2010114483A5 JP2010114483A5 (ja) | 2011-12-08 |
Family
ID=42131358
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008282807A Pending JP2010114483A (ja) | 2008-11-04 | 2008-11-04 | 通信装置及び通信システム |
Country Status (2)
Country | Link |
---|---|
US (1) | US20100111146A1 (ja) |
JP (1) | JP2010114483A (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI538547B (zh) * | 2014-12-26 | 2016-06-11 | 台達電子工業股份有限公司 | 無線節點的關聯性架構及其最佳化方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0514540A (ja) * | 1991-07-05 | 1993-01-22 | Toshiba Corp | 携帯端末装置 |
JP2001186488A (ja) * | 1999-12-27 | 2001-07-06 | Toshiba Corp | 移動通信端末装置 |
JP2002261880A (ja) * | 2001-02-28 | 2002-09-13 | Sanyo Electric Co Ltd | 携帯電話機 |
WO2004091108A1 (ja) * | 2003-04-01 | 2004-10-21 | Nec Corporation | 情報処理端末システム及びそれを用いた送受信方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003037172A (ja) * | 2001-07-23 | 2003-02-07 | Niigata Seimitsu Kk | アナログ・デジタル混載集積回路 |
US7904695B2 (en) * | 2006-02-16 | 2011-03-08 | Vns Portfolio Llc | Asynchronous power saving computer |
-
2008
- 2008-11-04 JP JP2008282807A patent/JP2010114483A/ja active Pending
-
2009
- 2009-11-03 US US12/611,137 patent/US20100111146A1/en not_active Abandoned
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0514540A (ja) * | 1991-07-05 | 1993-01-22 | Toshiba Corp | 携帯端末装置 |
JP2001186488A (ja) * | 1999-12-27 | 2001-07-06 | Toshiba Corp | 移動通信端末装置 |
JP2002261880A (ja) * | 2001-02-28 | 2002-09-13 | Sanyo Electric Co Ltd | 携帯電話機 |
WO2004091108A1 (ja) * | 2003-04-01 | 2004-10-21 | Nec Corporation | 情報処理端末システム及びそれを用いた送受信方法 |
Also Published As
Publication number | Publication date |
---|---|
US20100111146A1 (en) | 2010-05-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10133692B2 (en) | Device including a single wire interface and a data processing system having the same | |
US20170168966A1 (en) | Optimal latency packetizer finite state machine for messaging and input/output transfer interfaces | |
CN107786764B (zh) | 调制解调器和rf芯片、包括芯片的应用处理器及操作方法 | |
CN106464612B (zh) | 用于在物理传输介质上提供功率节省和干扰缓解的系统和方法 | |
US10572410B2 (en) | Function-specific communication on a multi-drop bus for coexistence management | |
JP5173880B2 (ja) | シリアルデータ転送装置 | |
US20150063377A1 (en) | Configurable clock tree | |
KR101477512B1 (ko) | 액티브 클럭 쉴딩 구조의 회로 및 이를 포함하는 반도체집적 회로 | |
CN108476158A (zh) | 多个通信总线上的基于优先级的数据通信 | |
WO2019203939A1 (en) | General purpose input output triggered interface message | |
WO2015076009A1 (ja) | 高周波装置及び該高周波装置の制御方法 | |
JP2005092480A (ja) | インターフェース回路及び電子機器 | |
US20120023358A1 (en) | Host device, peripheral device, communication system, and communication method | |
JP5217946B2 (ja) | 半導体回路及び信号伝送システム | |
JP2009177774A (ja) | 信号処理装置、携帯通信端末装置及び無線通信システム | |
US7398409B2 (en) | Semiconductor integrated circuit and its power-saving control method and program | |
JP2010114483A (ja) | 通信装置及び通信システム | |
CN101023592B (zh) | 利用中断信号控制无线电装置的处理器的设备及相关方法 | |
US6978391B2 (en) | Asynchronous bus interface circuit, method of controlling the circuit, microcomputer, and device controlling method | |
JP6007674B2 (ja) | 無線装置および無線信号処理方法 | |
JP2008515355A (ja) | 無線機分離のためにデジタルシグナルプロセッサを制御するための装置、および関連する方法 | |
WO2010119616A1 (ja) | 通信システム、通信装置、集積回路及び通信方法 | |
JP4880739B2 (ja) | 無線lanシステム、データ通信制御方法、及びアクセスポイント | |
US8006012B2 (en) | Data storage system | |
US20070242530A1 (en) | Memory controller for supporting double data rate memory and related method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20100527 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111025 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20111025 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121227 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130502 |