JP6007674B2 - 無線装置および無線信号処理方法 - Google Patents

Description

本発明は、通信機能をソフトウェア処理により行う無線装置および無線信号処理方法に関する。

移動無線通信においては、次々に新たな通信方式が標準化されて実用化されている。これらの通信方式は徐々に切り替えが行われる。このため、通信方式の移行期においては、一つの無線装置（携帯端末）において、ＷＣＤＭＡやＬＴＥ（Ｌｏｎｇ Ｔｅｒｍ Ｅｖｏｌｕｔｉｏｎ）などの複数の通信方式（ＲＡＴ：Ｒａｄｉｏ Ａｃｃｅｓｓ Ｔｅｃｈｎｏｌｏｇｙ）が運用される。ここで、複数の通信方式毎に専用のハードウェアを用いる方法では、携帯端末の回路規模が大きくなり、コストの増加や消費電力の増加などの問題が生じる。この通信方式は、定期的に規格の更新があり、この更新に柔軟に対応できることが必要となっている。また、携帯端末の無線信号処理は、ＬＳＩ等により機能を集積した半導体チップ（ＳｏＣ：Ｓｙｓｔｅｍ ｏｎ Ｃｈｉｐ）を用いて通信機能が実現されてきている。

そして、携帯端末のハードウェアの変更には少なくても数カ月以上の長い時間を要する。このため、携帯端末への通信処理をプロセッサのソフトウェア（プログラム）等を用いて行うソフトウェア・デファインド・ラジオ（ＳＤＲ：Ｓｏｆｔｗａｒｅ Ｄｅｆｉｎｅｄ Ｒａｄｉｏ）により実現されてきている。

ＳＤＲは、プロセッサを用いる方法やリコンフィギャラブルなハードウェアを用いる方法などがある。ＳＤＲは、開発手法が一般的なＤＳＰにより実現する方が容易であり、主流になっている（例えば、下記特許文献１参照。）。また、プロセッサを用いてＳＤＲを実現し、プロセッサの処理の遅延等の進捗を監視し、監視結果により、その後に実行する処理内容を決定する技術がある（例えば、下記特許文献２参照。）。

特開２００８−１６５７８０号公報 特開２０１０−２７８８２９号公報

しかしながら、ＳＤＲをＤＳＰで実現する場合には、ＤＳＰ処理アルゴリズムの実現のために原理的に必要なメモリの他に、ＤＳＰの命令を保持する命令メモリが必要になる。そして、近年の無線方式の複雑化に伴い、ＤＳＰにも高い性能が要求されている。また、通信処理のための複雑な命令セットや並列度の高い命令など、命令語長が長くなるとともに、プログラムサイズも大きくなっている。この命令メモリは、ＤＳＰのクロックサイクルと同じく高速速度で動作させる必要があるため、命令メモリをＳＲＡＭで構成する場合は、ＳｏＣ内に配置する必要があり、ＳｏＣのチップサイズが増大する。また、複数の無線方式（ＲＡＴ）を一つのハードウェアで実現する場合、各ＲＡＴの最大の命令メモリに合わせたメモリ容量を用意する必要が生じる。

一方、ＳｏＣ外部に低速なＳＤＲＡＭ等を接続し、ＳｏＣ内部に通常のプロセッサで使用されるような小容量の高速メモリ（キャッシュメモリ）を搭載する構成が考えられる。ＳＤＲＡＭは、１ｂｉｔのメモリセルを一つのトランジスタで構成でき、ＳＲＡＭと比較して小さな面積で同容量のメモリを実現できるが、読み出し手順が複雑であり、読み出しが開始されるまでに遅延を生じる。無線のレイヤ１の通信処理は、無線フレーム信号に同期して行われるため、リアルタイム処理が必要となる。ここで、携帯端末のようにＳＤＲＡＭを複数の機能ブロックで共有し、データ転送帯域を十分に取れない構成では、命令の読み出し遅延が発生し、通信の規定時間までに得られる処理量が小さくなる。この場合、ＤＳＰの処理能力を引き出すことができない。上記のように、従来の命令メモリの構成のいずれにおいてもメモリの面積や性能面で課題を有している。

上記課題により、全てのプログラムを高速なＳＲＡＭに置く方法を取ると、ＳｏＣのチップサイズが増大する。ＳｏＣのチップサイズ増大は、ＳｏＣの価格上昇を招くとともに、装置を小型化できない。

一つの側面では、本発明は、ＳＤＲ通信において、各種通信方式に対応しつつ、ＳｏＣの高速メモリサイズを小さくできることを目的とする。

一つの案では、無線通信処理の一部あるいは全てをソフトウェア実行により行う無線装置であって、前記無線通信処理を行うプロセッサと、前記無線通信処理のプログラムモジュールを記憶し、第１クロックで動作する第１メモリと、前記第１メモリから転送された前記プログラムモジュールを記憶し、前記プロセッサにより読み出して実行される前記第１クロックよりも高速な第２クロックで動作する第２メモリと、無線通信の遷移状態に基づいて、前記プロセッサが実行処理する前記プログラムモジュールを決定し、当該決定したプログラムモジュールを前記第１メモリから前記第２メモリに転送制御する制御部と、
を有する無線装置を用いる。

一つの実施形態によれば、ＳＤＲ通信において、各種通信方式に対応しつつ、ＳｏＣの高速メモリサイズを小さくできる。

図１は、実施の形態にかかる無線装置の機能を示すブロック図である。 図２は、実施の形態にかかるデータ転送にかかる構成例を示す図である。 図３は、携帯端末の状態遷移例を示す図である。 図４は、制御情報生成部が行う状態遷移に基づく転送制御情報生成の例を示す図である。 図５は、状態遷移に基づくプログラムモジュール転送例のタイミングチャートである。 図６は、プログラムモジュール転送にかかる各機能部の処理内容を示すフローチャートである。 図７は、実施の形態にかかるデータ転送にかかる他の構成例を示す図である。

（実施の形態）
以下に添付図面を参照して、開示技術の好適な実施の形態を詳細に説明する。図１は、実施の形態にかかる無線装置の機能を示すブロック図である。この実施の形態では、無線装置の一例として無線網等により通信を行う携帯端末１００を例に説明する。

携帯端末１００は、無線通信（ＲＦ）回路１０１と、通信処理（ベースバンド処理）を行う通信処理部（通信用ＳｏＣ）１０２と、携帯端末１００上における入出力処理等を制御するアプリケーション処理部（アプリケーション用ＳｏＣ）１０３とを含む。

通信処理部（通信用ＳｏＣ）１０２には、外部メモリとしてＳＤＲＡＭ１４１が接続される。このＳＤＲＡＭ１４１には、通信処理部（通信用ＳｏＣ）１０２の各機能部の通信処理を実行するためのデータ（プログラムモジュール）が格納されている。アプリケーション処理部（アプリケーション用ＳｏＣ）１０３には、外部メモリとしてＳＤＲＡＭ（第１メモリ）１４２が接続される。このＳＤＲＡＭ１４２には、アプリケーション処理部（アプリケーション用ＳｏＣ）１０３におけるアプリケーション処理を実行するためのデータが格納されている。

ＲＦ回路１０１は、アンテナ１１１を介して携帯無線網等の無線網に無線電波を送信し、無線網から無線電波を受信する。図１に示す例では、無線電波の受信は２本のアンテナを使用し、送信は１本のアンテナを使用する。これら送受信したデジタルの無線信号は、ＲＦ回路１０１により、通信用ＳｏＣ１０２との間で入出力される。

通信用ＳｏＣ１０２は、無線信号処理（ベースバンド処理）のための各種通信処理をＬＳＩ等の半導体チップに集積してなる。通信用ＳｏＣ１０２は、受信した無線信号をＩＰ（Ｉｎｔｅｒｎｅｔ Ｐｒｏｔｏｃｏｌ）信号に変換し、送信する無線信号は、ＩＰ信号を無線信号に変換する。通信用ＳｏＣ１０２は、複数の機能ブロックを有し、Ｌ１（レイヤ１）制御部１２１と、サーチ部１２２と、復調部１２３と、復号化部１２４と、変調部１２５と、符号化部１２６と、Ｌ２（レイヤ２）制御部１２７とを含む。

Ｌ１制御部１２１は、レイヤ１、すなわち、通信の多層レイヤモデルの最下層（物理層）における通信処理を制御する。サーチ部１２２は、携帯端末１００の無線電波を接続する基地局（不図示）を見つける。復調部１２３は、受信した無線信号を復調する。復号化部１２４は、復調部１２３により復調された無線信号に誤り訂正などの復号化処理を施しＬ２制御部１２７に出力する。

Ｌ２制御部１２７は、ＣＰＵ１２７ａを含み、レイヤ２、すなわち、通信の多層レイヤモデルの第２層（データリンク層）の通信処理を制御する。このＬ２制御部１２７では、受信した無線信号（パケット）の秘匿解読などを行い、ＩＰパケットに変換する。ＩＰ信号は、アプリケーション用ＳｏＣ１０３に出力される。

符号化部１２６は、Ｌ２制御部１２７から出力される送信用のデータの符号化を行う。変調部１２５は、符号化部１２６により符号化されたデータを変調してＲＦ回路１０１に出力する。ＲＦ回路１０１は、変調部１２５により変調されたデータを無線信号として無線網に送信する。

アプリケーション用ＳｏＣ１０３は、通信用ＳｏＣ１０２に接続される。このアプリケーション用ＳｏＣ１０３には、通信用ＳｏＣ１０２から出力される受信したデータに対する画像表示や音声出力、および送信するデータの入力等の処理を行う複数のアプリケーション用プログラムが実装される。

図１の下部には、復調部１２３の内部構成例を示す。復調部１２３は、プロセッサ（ＤＳＰ）１２３ａと、データメモリ１２３ｂと、命令メモリ１２３ｃと、ハードウェアアクセラレータ１２３ｄと、インターフェース１２３ｅと、制御部１２３ｆと、を含む。

ＤＳＰ１２３ａは、復調の処理アルゴリズムを実行するためにデータメモリ１２３ｂを用い、命令メモリ１２３ｃは、ＤＳＰ１２３ａの命令を保持する。この命令メモリ１２３ｃは、ＤＳＰ１２３ａのクロックサイクルと同じクロックサイクル（第２クロック）で動作するＳＲＡＭ等の高速メモリ（第２メモリ）を用いることができる。上記ＳＤＲＡＭ（第１メモリ）１４２は、ＤＳＰ１２３ａのクロックサイクルより低速な第１クロックで動作する。

ハードウェアアクセラレータ１２３ｄは、復調の一部の処理について専用の回路として設けられ、ＤＳＰ１２３ａを用いるよりも高速に効率よく処理を行う。ハードウェアアクセラレータ１２３ｄは、機能別の複数の回路として設けることもできる。インターフェース１２３ｅは、この復調部１２３に接続される前後のブロック（ＲＦ回路１０１および復号化部１２４）に対するデータ入出力を行う。

制御部１２３ｆは、復調部１２３におけるＤＳＰ１２３ａの処理実行に必要なプログラムモジュールの転送制御を行う。この転送制御では、低速メモリ（ＳＤＲＡＭ）１４１から高速メモリ（ＳＲＡＭ）１２３ｃにプログラムモジュールを転送する（詳細は後述する）。

上記説明では、復調部１２３の内部構成を説明したが、通信用ＳｏＣ１０２の他の機能部である、Ｌ１制御部１２１、サーチ部１２２、復号化部１２４、変調部１２５、符号化部１２６についても、それぞれ復調部１２３と同様の内部構成（ＤＳＰ、命令メモリ等）を有する。低速メモリ（ＳＤＲＡＭ）１４１には、通信用ＳｏＣ１０２の各機能（Ｌ１制御部１２１〜符号化部１２６）の実行処理に必要な全てのプログラムモジュールが予め格納されている。そして、通信用ＳｏＣ１０２の各機能（Ｌ１制御部１２１〜符号化部１２６）の要求により、該当するプログラムモジュールを各機能（Ｌ１制御部１２１〜符号化部１２６）がそれぞれ有する高速メモリ（ＳＲＡＭ）１２３ｃに転送する。

（無線通信の状態遷移に基づく命令メモリへのデータ転送について）
この実施の形態では、無線信号処理を行う通信用ＳｏＣ１０２におけるレイヤ１の各機能部（Ｌ２制御部１２７を除く）においてプロセッサ（ＤＳＰ）が実行するプログラム（プログラムモジュール）を無線通信の状態遷移に基づき識別する。

図２は、実施の形態にかかるデータ転送にかかる構成例を示す図である。図２の例では、図１の復調部１２３のＤＳＰ１２３ａの実行処理に必要なプログラムモジュールのデータ転送を例に説明する。

制御部１２３ｆは、ＤＳＰ１２３ａの実行処理に必要なプログラムモジュールのデータ転送を制御する。この制御部１２３ｆは、ステートマシン１２３ｆａと、制御情報生成部１２３ｆｂとを含む。転送制御部１２３ｇは、ＤＳＰ１２３ａの機能の一部である。

ステートマシン１２３ｆａは、無線接続状態や無線フレームタイミング（例えば、Ｌ１タイミング）をトリガとして携帯端末１００（復調部１２３）の状態遷移（状態情報）を管理する。このほか、状態遷移のトリガとして、無線タイミング信号、無線信号の制御チャネル（ＰＤＣＣＨ：Ｐｈｙｓｉｃａｌ Ｄｏｗｎｌｉｎｋ Ｃｏｎｔｒｏｌ ＣＨａｎｎｅｌ、物理レイヤの下り制御信号を送信するチャネル）をＤＳＰ１２３ａが解読した制御情報を使用できる。

Ｌ１制御コマンドは、例えば基地局からの下り受信データの受信を開始したり休止状態に入ったりするような指示のコマンドであり、大きな粒度の指示となる。また、ステートマシン１２３ｆａは、コマンドが有効になる時刻を、無線フレームなどを単位として指定して、無線フレームタイミングと合わせて状態制御を行う。ＤＳＰ１２３ａから入力される制御情報には、より細かな情報が含まれている。例えば、下り受信データ送信に使用されているアンテナ構成（例：送信アンテナ数、送信レイヤ数…）などを識別できる。

制御情報生成部１２３ｆｂは、ステートマシン１２３ｆａによって管理される状態情報（無線接続状態や無線フレームタイミング）に基づいて、データ転送の制御情報を生成し、転送制御部１２３ｇに出力する。この制御情報生成部１２３ｆｂは、データ転送のアドレスやサイズ、転送タイミングの情報を生成する。

転送制御部１２３ｇは、無線接続状態に基づき、制御情報生成部１２３ｆｂが生成したデータ転送の制御情報に基づいて、低速メモリ（ＳＤＲＡＭ）１４１から高速メモリ（ＳＲＡＭ）１２３ｃへのプログラムモジュールのデータ転送を実行制御する。

低速メモリ（ＳＤＲＡＭ）１４１から高速メモリ（ＳＲＡＭ）１２３ｃへのデータ転送は、一般的なキャッシュメモリの手法と同様である。一般的なキャッシュメモリでは、キャッシュミスや単純な先読みによりデータ転送を制御する。これに対し、実施の形態では、無線接続状態の情報を元に、プロセッサ（ＤＳＰ）１２３ａが処理する内容を特定して高速なキャッシュ（ＳＲＡＭ１２３ｃ）に転送するデータ（プログラムモジュール）を決定する。

プロセッサ（ＤＳＰ）１２３ａは、高速メモリ（ＳＲＡＭ）１２３ｃにアクセスし、プログラムモジュールを読み出して実行する。上記のように、データ転送において、プログラムモジュールは、無線接続状態や無線フレームタイミングを使用している。これにより、ＤＳＰ１２３ａは、遷移状態に対応したプログラムモジュールを実行できるようになる。

（携帯端末の状態遷移について）
図３は、携帯端末の状態遷移例を示す図である。携帯端末１００に電源投入し、実際の通信を行い、待受け状態に移行する場合の例を表現している。はじめに、携帯端末１００の電源を入れると（状態Ｓ３０１）、初期セルサーチが行われて接続すべき基地局が探索される（状態Ｓ３０２）。探索により基地局が見つかると、基地局に対して携帯端末１００自身を登録するためにＲＡＣＨ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ ＣＨａｎｎｅｌ）送信が行われる（状態Ｓ３０３）。このＲＡＣＨは、携帯端末１００が基地局に最初にアクセスするチャネルであり、送信時刻は規定されていない。

ＲＡＣＨ送信が正常に完了すると、基地局に携帯端末１００が登録されて通常の通信（ＳＣＨ：Ｓｈａｒｅｄ ＣＨａｎｎｅｌ）が行える状態になる（状態Ｓ３０４）。このＳＣＨは、ユーザデータを送信するチャネルであり、複数ユーザ（携帯端末１００）がリソースを分け合って使用するようになっている。このＳＣＨ送受信が通常ユーザが使用する状態である。この状態にある場合（ＳＣＨ送受信中）には電波状況に従って最適な伝送モード（伝送モード１〜８）を切り替えて送受信する。

この後、データの送受信を行わなくなると、待受け状態（ＤＲＸ：Ｄｉｓｃｏｎｔｉｎｕｏｕｓ Ｒｅｃｅｐｔｉｏｎ）に移行する（状態Ｓ３０５）。このＤＲＸは、不連続の受信、すなわち待受け状態であり、受信をＲｘ、送信をＴｘと表現するためＤＲＸと表現している。

ＤＲＸ状態では、携帯端末１００は、基本的にデータの送受信の動作を停止する。しかし、携帯端末１００は、定期的に起動して、基地局から送信される制御信号（ＰＤＣＣＨ）を受信モニタし、自携帯端末１００宛のデータがあるかどうかチェックを行う（状態Ｓ３０６）。この後、現在接続中の基地局の電波に十分な強度があるか自セル測定を行う（状態Ｓ３０７）。この後、より電波強度の強い隣接する基地局が存在しないか周辺セルサーチおよび周辺セル測定を行う（状態Ｓ３０８）。これらの測定完了後、状態Ｓ３０５に移行する。そして、携帯端末１００は、近隣の基地局の電波強度が上がればハンドオーバを行い、接続する基地局を変更する。

図３は、通信方式がＬＴＥの例を示している。ＬＴＥでは、基地局からの下りデータはＳＣＨ（Ｓｈａｒｅｄ ＣＨａｎｎｅｌ）により各携帯端末１００に送信される。各携帯端末１００は、データが送信されるのと同じ無線フレームで送信される制御信号を確認し、自分宛のデータの復調、復号を行う。ＳＣＨの送信に際して、基地局は、携帯端末１００に最適なアンテナ数や変調方式を選択する。基地局の選択により携帯端末１００の処理内容は変わる。伝送モードについても状態遷移として扱われる。そして、携帯端末１００が基地局に登録された状態で送受信するデータがなくなるとＤＲＸ状態になる。

（状態遷移に基づく転送制御情報生成の例）
図４は、制御情報生成部が行う状態遷移に基づく転送制御情報生成の例を示す図である。制御情報生成部１２３ｆｂは、ステートマシン１２３ｆａが管理する状態（遷移状態）に対応してＤＳＰ１２３ａが実行するプログラムモジュールを選択する。そして、制御情報生成部１２３ｆｂは、選択したプログラムモジュールの転送に必要な制御情報を生成する。

図４に示すように、制御情報生成部１２３ｆｂには、一つの状態に対して一つ以上のプログラムモジュールが対応して予め設定記憶されている。各プログラムモジュールについては、アドレス（例えば、開始アドレス）とサイズの情報が記憶されている。アドレス情報は、プロセッサ（ＤＳＰ１２３ａ）からの読み出しアドレスを、高速メモリ（ＳＲＡＭ）１２３ｃのアドレスに変換する際に使用される。またサイズの情報は、低速メモリ（ＳＤＲＡＭ）１４１から高速メモリ１２３ｃに転送する際のデータ数の情報として使用される。

例えば、図４において、遷移状態が初期セルサーチ（状態Ｓ３０２）の時には、プログラムモジュールとして、初期セルサーチと、自セル測定と、周辺セルサーチ周辺セル測定が選択される。そして、初期セルサーチ（状態Ｓ３０２）の時には、転送制御部１２３ｇは、これら選択した初期セルサーチと、自セル測定と、周辺セルサーチ周辺セル測定の３つのプログラムモジュールが高速メモリ（ＳＲＡＭ）１２３ｃにロードされる。このとき、高速メモリ（ＳＲＡＭ）１２３ｃは、これら選択した３つのプログラムモジュールだけを保持すればよく、他のプログラムモジュールは削除される。これに限らず、選択した３つのプログラムモジュールを高速メモリ（ＳＲＡＭ）１２３ｃに所定のアドレス領域に上書きしてこのアドレス領域だけを有効にしてもよい。この場合、他のアドレス領域を削除しなくてよい。

例えば、遷移状態が伝送モード１〜３のＳＣＨ送受信（状態Ｓ３０４）に遷移した時には、プログラムモジュールとして、ＰＤＣＣＨ受信と、ＳＣＨ送受信共通と、ＳＣＨ送受信伝送モード１〜３が選択され、これら５つのプログラムモジュールが高速メモリ（ＳＲＡＭ）１２３ｃにロードされる。

この後、遷移状態が伝送モード４〜８のＳＣＨ送受信に遷移した時には、プログラムモジュールとして、ＰＤＣＣＨ受信と、ＳＣＨ送受信共通と、ＳＣＨ送受信伝送モード４〜８が選択され、これら７つのプログラムモジュールが高速メモリ（ＳＲＡＭ）１２３ｃにロードされる。

この際、既に高速メモリ（ＳＲＡＭ）１２３ｃにロード済みの、２つのプログラムモジュール（ＰＤＣＣＨ受信、ＳＣＨ送受信共通）は削除しない構成としてもよい。この場合、新たにロードする５つのプログラムモジュール（ＳＣＨ送受信伝送モード４〜８）をロード済みの２つのプログラムと異なる領域にロードすればよい。

（状態遷移に基づくプログラムモジュール転送のタイミング例）
図５は、状態遷移に基づくプログラムモジュール転送例のタイミングチャートである。横軸は時間であり、縦軸には、データ転送にかかる機能部（図１の例の復調部１２３の各機能部）の処理を示している。制御部１２３ｆは、Ｌ１制御部１２１からのＬ１制御コマンド５０１を受信すると（ステップＳ５０１）、このときの遷移状態に対応した必要なプログラムモジュールを内部の高速メモリ（ＳＲＡＭ）１２３ｃにロードし（ステップＳ５０２）、ＤＳＰ１２３ａによる処理２を実行させる（ステップＳ５０３）。ＤＳＰ１２３ａは、処理完了時にＬ１制御部１２１に処理完了を通知する（ステップＳ５０４）。Ｌ１制御コマンドには、処理開始タイミング等の時刻情報（ステップＳ５０５）などが含まれる。

実際にＬ１の信号処理を行うのは、Ｌ１（物理レイヤ）である。図５に示す無線状態１において、処理１が実行されている場合を考える。処理１が終了すると、処理１の完了をＬ１制御レイヤ（Ｌ１制御部１２１）に通知する。Ｌ１制御レイヤは、処理完了を認識して、次に処理すべき内容をＬ１制御コマンドとしてＬ１の機能部（図１の例では復調部１２３）に通知する。Ｌ１では、通知されたコマンドに従い、内部状態を無線状態１から無線状態２に遷移させる。この無線状態の遷移に伴って対応するプログラムモジュールが選択されて低速メモリ（ＳＤＲＡＭ）１４１から高速メモリ（ＳＲＡＭ）１２３ｃに転送される。

Ｌ１制御コマンドが実際に処理されるタイミングは、Ｌ１制御コマンド内に無線フレームタイミング等で記述されており、ＤＳＰ１２３ａは、記述されたタイミング（時期ｔ１）で実行を開始する。この実行開始の時期ｔ１までにプログラムの転送（ステップＳ５０２）を終了すればよく、これにより無線信号処理の動作を正常に行えるようになる。

上記の制御動作は、Ｌ１制御コマンド毎に繰り返し実行される。これにより、小容量の高速メモリ（ＳＲＡＭ）１２３ｃであってもＬ１信号処理を実現できるようになる。

また、プログラムモジュールのデータ伝送について、上述したＬ１制御コマンド以外をトリガとする場合であっても同様な手順で行うことができる。例えば、基地局からの制御信号により伝送モードの切り替えが行われた場合には、Ｌ１制御コマンドほど大きなプログラムモジュールの入替は行わずに、該当する部分のプログラムモジュール（伝送モードのプログラムモジュール）のみ入替を行えばよい。伝送モードの切り替えは、通常無線サブフレーム（１ｍｓ程度）で行われるが、入れ替えるプログラムモジュールの大きさは余裕をもって切り替えられる程度である。通信用ＳｏＣ１０２内部のデータ転送能力は、数Ｇｂｐｓ（Ｇｉｇａ ｂｉｔ ｐｅｒ ｓｅｃｏｎｄ）程度有しており、プログラムモジュールの大きさが数百ＫＢｙｔｅ程度であれば、転送能力の１％程度の負荷しかかからない。

（プログラムモジュール転送にかかる各機能部の処理内容）
図６は、プログラムモジュール転送にかかる各機能部の処理内容を示すフローチャートである。Ｌ１制御部１２１は、次に処理すべき内容をＬ１制御コマンドとしてＬ１の機能部（例えば、図１の復調部１２３に相当）に通知する（ステップＳ５０１）。また、復調部１２３（ＤＳＰ１２３ａ）は、Ｌ１制御部１２１から通知された処理が終了すると、Ｌ１制御部１２１に対し完了通知を行う（ステップＳ５０４）。

通信用ＳｏＣ１０２に設けられる各機能部は、それぞれの機能を実行するが、図１の例でみて一つの機能部（復調部１２３の例では制御部１２３ｆ）では、Ｌ１制御部１２１からのＬ１制御コマンドの受信により（ステップＳ５０１）、状態更新を行う（状態遷移、ステップＳ６０１）。そして、機能部（制御部１２３ｆ）は、転送制御部１２３ｇに対し、この遷移状態に対応したプログラムモジュールの転送の開始指示を行う（ステップＳ６０２）。これにより、転送制御部１２３ｇは、遷移状態に対応したプログラムモジュールを低速メモリ（ＳＤＲＡＭ）１４１から高速メモリ（ＳＲＡＭ）１２３ｃへＤＭＡによりデータ転送する（ステップＳ６０３）。転送制御部１２３ｇは、プログラムモジュールのデータ転送が完了すると、機能部（制御部１２３ｆ）に対して完了通知する（ステップＳ６０４）。

この後、機能部（制御部１２３ｆ）は、プログラムモジュールのＤＭＡ転送が完了し、かつ、ＤＳＰ１２３ａによるプログラムモジュールを用いた所定の処理開始タイミングになるまで待機する（ステップＳ６０５：Ｎｏ）。そして、機能部（制御部１２３ｆ）は、プログラムモジュールのＤＭＡ転送が完了し、かつ、ＤＳＰ１２３ａの処理開始タイミングになると（ステップＳ６０５：Ｙｅｓ）、ＤＳＰ１２３ａによる処理を実行させる（ステップＳ６０６）。復調部１２３の例では、ＤＳＰ１２３ａが各遷移状態に対応して高速メモリ（ＳＲＡＭ）１２３ｃにロードされたプログラムモジュールによる処理を実行する。このプログラムモジュールを用いた処理が終了すると、機能部（制御部１２３ｆ）は、処理の完了通知をＬ１制御部１２１に通知する（ステップＳ５０４）。

（データ転送にかかる他の構成例）
図７は、実施の形態にかかるデータ転送にかかる他の構成例を示す図である。図２の構成と同じ構成部には同じ符号を付してある。プロセッサ（ＤＳＰ）１２３ａに対して、遷移状態に基づいた処理のみを実装（プログラムモジュール転送）する場合には、上述した高速メモリ（ＳＲＡＭ）１２３ｃを実装するだけで処理できる。しかし、ＤＳＰ１２３ａに対し、状態遷移（無線状態の変化）に基づかない処理、例えば、例外処理なども同時に実装する必要が生じることがある。

このような場合には、無線状態遷移には直接関連がない緊急の割込み処理にプログラムモジュールの転送が間に合わない場合が想定される。このため、図７に示すように、状態遷移に関係しないプログラムモジュールを予め固定して記憶する固定高速メモリ７０１を用意してもよい。固定高速メモリ７０１は、上述した状態遷移毎のデータ転送を行わず、機能部（復調部１２３）が頻繁に使用するプログラムモジュール（例えば、図４において頻繁にロード対象となるＰＤＣＣＨ受信のプログラムモジュール）が固定して記憶させておく。そして、命令メモリ選択部７０２は、ＤＳＰ１２３ａが生成する読み出しアドレスに従って、２つの高速メモリ１２３ｃ，７０１を切り替えて使用する。

これにより、例外処理など無線通信の遷移状態に依存しない処理を実装する必要が生じても、この処理の遅延が生じないようにできる。図７の例では、２つの高速メモリ１２３ｃ，７０１を設ける構成としているが、これに限らずに、一つのＳＲＡＭを用い、固定高速メモリ７０１に書き換え禁止とした専用の固定アドレスを割り当てる構成とすることができる。

以上説明した実施の形態によれば、携帯端末の無線通信にかかる状態遷移に対応して、実行すべきプログラムモジュールを特定し、プログラムモジュールをＳｏＣ外部の低速メモリからＳｏＣ内部の高速メモリに転送する。これにより、状態遷移毎に必要なプログラムモジュールをプロセッサ直近の小サイズの高速メモリに転送して実行処理できるとともに、ＳｏＣ内部のメモリチップ面積の増大を抑えることができ、ＳｏＣを低コスト化できるようになる。プロセッサが実行する通信処理に必要なプログラムは、予めモジュール化され、プログラムサイズが小さいため転送も短時間で行え、プロセッサが直ちに実行可能にできる。

また、ＳＤＲによる無線方式の変更にも柔軟に対応できる。多数の無線方式に対応する場合であっても、これらの無線方式に用いるプログラムモジュールはＳｏＣ外部の低速なメモリに記憶しておくことができ、ＳｏＣ内部の高速メモリは、プロセッサの実行処理時にデータ転送させればよい。

なお、本実施の形態で説明した無線信号処理方法は、予め用意されたプログラムをコンピュータで実行することにより実現することができる。また、このプログラムは、ハードディスク、フレキシブルディスク、ＣＤ−ＲＯＭ、ＭＯ、ＤＶＤ等のコンピュータで読み取り可能な記録媒体に記録され、コンピュータによって記録媒体から読み出されることによって実行される。また、このプログラムは、インターネット等のネットワークを介して配布してもよい。

上述した各実施の形態に関し、さらに以下の付記を開示する。

（付記１）無線通信処理の一部あるいは全てをソフトウェア実行により行う無線装置であって、
前記無線通信処理を行うプロセッサと、
前記無線通信処理のプログラムモジュールを記憶し、第１クロックで動作する第１メモリと、
前記第１メモリから転送された前記プログラムモジュールを記憶し、前記プロセッサにより読み出して実行される前記第１クロックよりも高速な第２クロックで動作する第２メモリと、
無線通信の遷移状態に基づいて、前記プロセッサが実行処理する前記プログラムモジュールを決定し、当該決定したプログラムモジュールを前記第１メモリから前記第２メモリに転送制御する制御部と、
を有することを特徴とする無線装置。

（付記２）前記プロセッサと、前記第２メモリと、前記制御部は、前記無線通信の複数の機能の一部として半導体チップに集積され、
前記第１メモリは、前記半導体チップに外部接続され、前記無線通信の複数の機能の全ての前記プログラムモジュールが格納されていることを特徴とする付記１に記載の無線装置。

（付記３）前記制御部は、
無線通信の状態情報と、無線通信のタイミングおよび無線装置の状態情報に基づき、状態遷移を行うステートマシンと、
前記ステートマシンの状態遷移に基づき、転送が必要な前記プログラムモジュールを決定し、該当する前記プログラムモジュールの転送を制御する制御情報を生成する制御情報生成部と、
を有することを特徴とする付記２に記載の無線装置。

（付記４）前記第２メモリを複数のアドレスに分割し、前記プログラムモジュールのうち、頻繁に使用するプログラムモジュールを固定領域に記憶しておき、他の領域に前記第１メモリから前記プログラムモジュールが転送されることを特徴とする付記１〜３のいずれか一つに記載の無線装置。

（付記５）前記制御部は、
レイヤ１の通信制御にかかるＬ１制御コマンドの通知に基づいて状態遷移し、当該状態遷移に伴って対応する前記プログラムモジュールを決定し、前記Ｌ１制御コマンドが示す処理タイミングに対応して前記プログラムモジュールを転送制御することを特徴とする付記１〜４のいずれか一つに記載の無線装置。

（付記６）無線通信処理の一部あるいは全てをプロセッサのソフトウェア実行により行う無線装置の無線信号処理方法であって、
無線通信の遷移状態に基づいて、前記プロセッサが実行処理するプログラムモジュールを決定する工程と、
前記決定したプログラムモジュールを、第１クロックで動作する第１メモリから、前記第１クロックよりも高速な第２クロックで動作する第２メモリに転送制御する工程と、
前記第２メモリに転送された前記プログラムモジュールを前記プロセッサにより実行する工程と、
を含むことを特徴とする無線信号処理方法。

（付記７）前記第１メモリに、前記無線通信の複数の機能の全ての前記プログラムモジュールを格納する工程を含み、
前記無線通信の遷移状態に基づき、前記プロセッサの処理が必要な前記プログラムモジュールを決定し、前記第１メモリから前記第２メモリに転送することを特徴とする付記６に記載の無線信号処理方法。

１００ 無線装置（携帯端末）
１０１ ＲＦ回路
１０２ 通信用ＳｏＣ
１０３ アプリケーション用ＳｏＣ
１１１ アンテナ
１２１ Ｌ１制御部
１２２ サーチ部
１２３ 復調部
１２３ａ プロセッサ（ＤＳＰ）
１２３ｂ データメモリ
１２３ｃ 命令メモリ（ＳＲＡＭ）
１２３ｄ ハードウェアアクセラレータ
１２３ｅ インターフェース
１２３ｆ 制御部
１２３ｆａ ステートマシン
１２３ｆｂ 制御情報生成部
１２３ｇ 転送制御部
１２４ 復号化部
１２５ 変調部
１２６ 符号化部
１２７ Ｌ２制御部
１４１ ＳＤＲＡＭ
７０１ 固定高速メモリ
７０２ 命令メモリ選択部

Claims (5)

1. 無線通信処理の一部あるいは全てをソフトウェア実行により行う無線装置であって、
   前記無線通信処理を行うプロセッサと、
   前記無線通信処理のプログラムモジュールを記憶し、第１クロックで動作する第１メモリと、
   前記第１メモリから転送された前記プログラムモジュールを記憶し、前記プロセッサにより読み出して実行される前記第１クロックよりも高速な第２クロックで動作する第２メモリと、
   レイヤ１の通信制御にかかるＬ１制御コマンドの通知に基づいて状態遷移し、当該状態遷移に伴って対応する前記プログラムモジュールであって、前記プロセッサが実行処理する前記プログラムモジュールを決定し、前記Ｌ１制御コマンドが示す処理タイミングに対応して、決定した前記プログラムモジュールを前記第１メモリから前記第２メモリに転送制御する制御部と、
   を有することを特徴とする無線装置。
2. 前記プロセッサと、前記第２メモリと、前記制御部は、前記無線通信の複数の機能の一部として半導体チップに集積され、
   前記第１メモリは、前記半導体チップに外部接続され、前記無線通信の複数の機能の全ての前記プログラムモジュールが格納されていることを特徴とする請求項１に記載の無線装置。
3. 前記制御部は、
   無線通信の状態情報と、無線通信のタイミングおよび無線装置の状態情報に基づき、状態遷移を行うステートマシンと、
   前記ステートマシンの状態遷移に基づき、転送が必要な前記プログラムモジュールを決定し、該当する前記プログラムモジュールの転送を制御する制御情報を生成する制御情報生成部と、
   を有することを特徴とする請求項２に記載の無線装置。
4. 前記第２メモリを複数のアドレスに分割し、前記プログラムモジュールのうち、頻繁に使用するプログラムモジュールを固定領域に記憶しておき、他の領域に前記第１メモリから前記プログラムモジュールが転送されることを特徴とする請求項１〜３のいずれか一つに記載の無線装置。
5. 無線通信処理の一部あるいは全てをプロセッサのソフトウェア実行により行う無線装置の無線信号処理方法であって、
   レイヤ１の通信制御にかかるＬ１制御コマンドの通知に基づいて状態遷移し、当該状態遷移に伴って対応するプログラムモジュールであって、前記プロセッサが実行処理する前記プログラムモジュールを決定する工程と、
   前記Ｌ１制御コマンドが示す処理タイミングに対応して、前記決定したプログラムモジュールを、第１クロックで動作する第１メモリから、前記第１クロックよりも高速な第２クロックで動作する第２メモリに転送制御する工程と、
   前記第２メモリに転送された前記プログラムモジュールを前記プロセッサにより実行する工程と、
   を含むことを特徴とする無線信号処理方法。

Images