JP4028555B2

JP4028555B2 - 通信方法および通信装置

Info

Publication number: JP4028555B2
Application number: JP2005053927A
Authority: JP
Inventors: 晶子大輝; 桂路岸根; 和彦寺田; 登岩崎
Original assignee: Nippon Telegraph and Telephone Corp
Current assignee: Nippon Telegraph and Telephone Corp
Priority date: 2005-02-28
Filing date: 2005-02-28
Publication date: 2007-12-26
Anticipated expiration: 2025-02-28
Also published as: JP2006238377A

Description

本発明は、無線端末または有線端末の信号処理の高速化と低消費電力化を両立する通信方法および通信装置に関する。

カフェやレストラン、ホテル、空港などに設置された公衆無線ＬＡＮサービス圏内に無線ＬＡＮ機器を持ち込み、公衆無線ＬＡＮサービス圏内のアクセスポイントから新聞記事や路線案内、英会話等の学習ソフトや電子書籍ソフトなどのコンテンツデータをダウンロードできるサービスが普及しつつある。また、公衆無線ＬＡＮサービス圏内を通過するだけで、所定のコンテンツデータを自動ダウンロードできるサービスも提供されている。

このような状況では、公衆無線ＬＡＮサービス圏内を通過する間にコンテンツデータの受信を完了するために、高速信号に対応する無線端末の信号処理の高速化が望まれる。一方、無線端末の電源を入れた状態での消費電力の低減も大きな課題になっている。なお、このような信号処理の高速化と低消費電力化が求められるのは無線端末だけでなく、有線（電気，光）で通信を行う有線端末でも同様である。

高速信号に対応する無線端末の信号処理技術としては、例えば特許文献１に記載のものがある。本技術は、高速のデータ信号をシリアル／パラレル変換して複数の回線で伝送し、受信側でパラレル／シリアル変換して合成することにより、元の高速のデータ信号を得る伝送方式であり、単位時間あたりのデータ伝送量を上げることができる。

一方、低消費電力化技術としては、例えば特許文献２に記載のものがある。本技術は、移動局の待機状態が継続する場合に送受信モードからパワーセーブモードに移行し、発信および着信のいずれかが検知された場合にパワーセーブモードから送受信モードに移行するものである。これにより、待機状態での消費電力の低減が可能になっている。
特開平０９−１３０３２４号公報特開平１１−２５２００４号公報

特許文献１に記載の従来技術は、複数の回線で伝送される信号を処理するために、複数の物理層回路を同時に動作させる必要があり、高速伝送は可能になるものの消費電力が大きくなる問題がある。

引用文献２に記載の従来技術は、リンクが確立するまでの待機状態での消費電力の低減には有効であるが、リンクが確立してからデータ送受信が終了するまでは送受信モードが継続することになり、その間の消費電力の低減がさらなる課題となる。

本発明は、無線端末および有線端末の信号処理の高速化と低消費電力化の両立を図ることができる通信方法および通信装置を提供することを目的とする。

本発明は、物理層インタフェースを介して受信された伝送フレームから、ＯＳＩ参照モデルの各レイヤに対応する信号処理に必要な情報を取得し、ＯＳＩ参照モデルのレイヤ１（物理層）に対応するデータ伝送速度などの規定、レイヤ２（データリンク層）に対応する伝送フレームと端末間のデータ転送方法の制御に関する信号処理、レイヤ３（ネットワーク層）に対応するＩＰアドレスによる伝送制御に関する信号処理、レイヤ４（トランスポート層）に対応するデータ転送の品質保証に関する信号処理、レイヤ５（セッション層）に対応する相手とのコネクションの確立および開放に関する信号処理、レイヤ６（プレゼンテーション層）に対応するデータの表現形式の変換に関する信号処理を除く部分、レイヤ７（アプリケーション層）に対応する表示・通信の各種情報サービスに関する信号処理を除く部分をハードウェアで行う通信方法であって、ＯＳＩ参照モデルの各レイヤに対応しハードウェアで行う信号処理に必要な情報を、ＭＡＣフレームの中のフレーム・ボディの空き（予備）スペースに格納し、レイヤ３以上に対応する信号処理をデータリンク層レベルの低位レイヤで実行可能とする。

本発明の通信装置は、信号処理をソフトウェアで行うソフトウェア処理部と、信号処理をハードウェアで行うハードウェア処理部と、物理層インタフェースを有する処理部とを備え、ハードウェア処理部は、物理層インタフェースを介して受信した受信ＭＡＣフレームを解読する受信ＭＡＣフレーム解読部と、送信ＭＡＣフレームを作成する送信ＭＡＣフレーム作成部と、受信ＭＡＣフレーム解読部および送信ＭＡＣフレーム作成部とソフトウェア処理部との間で信号処理を行う制御部とを備え、ハードウェア処理部の制御部は、ソフトウェア処理部から読み込んだパラメータ、受信ＭＡＣフレーム解読部から受け取った受信ＭＡＣフレームに格納されていた情報、各部の状態をもとに、ＯＳＩ参照モデルのレイヤ３（ネットワーク層）に対応するＩＰアドレスによる伝送制御に関する信号処理、レイヤ４（トランスポート層）に対応するデータ転送の品質保証に関する信号処理、レイヤ５（セッション層）に対応する相手とのコネクションの確立および開放に関する信号処理、レイヤ６（プレゼンテーション層）に対応するデータの表現形式の変換に関する信号処理を除く部分、レイヤ７（アプリケーション層）に対応する表示・通信の各種情報サービスに関する信号処理を除く部分を行う構成であり、ＯＳＩ参照モデルの各レイヤに対応しハードウェア処理部で行う信号処理に必要な情報を、ＭＡＣフレームの中のフレーム・ボディの空き（予備）スペースに格納し、ハードウェア処理部の制御部は、ソフトウェア処理部から読み込んだパラメータ、受信ＭＡＣフレームのフレーム・ボディの空き（予備）スペースに格納されていた情報、各部の状態をもとに、レイヤ３以上に対応する信号処理をデータリンク層レベルの低位レイヤで行う構成である。

本発明の通信方法および通信装置は、従来のＩＰ通信技術でＯＳＩ参照モデルのレイヤ３以上に分類され、ソフトウェアで処理されていた制御のうち、レイヤ３以上の例えばデータ分割、再送制御、認証に対応する部分をハードウェアで行い、ハードウェアでの処理が困難なその他の部分のみをソフトウェアで処理する。すなわち、レイヤ３〜レイヤ５に限らず、レイヤ６およびレイヤ７に対応する信号処理でも、ハードウェアで処理可能なものはハードウェアで処理を行う。これにより、ハードウェアで処理する割合が増え、無線通信装置または有線通信装置における信号処理の高速化と低消費電力化の両立を図ることができる。

図１は、本発明の通信方法による信号処理形態を示す。なお、参考のために従来のＩＰ通信技術による信号処理形態を併せて示す。ここでは、ＯＳＩ（Open System Interconnection:開放型システム間相互接続）参照モデルを想定している。

図において、従来のＩＰ通信技術では、ＯＳＩ参照モデルのレイヤ１〜レイヤ２に対応する処理をハードウェアで行い、レイヤ３〜レイヤ７に対応する信号処理をソフトウェアで行っている。すなわち、レイヤ１（物理層）に対応するデータ伝送速度などの規定、レイヤ２（データリンク層）に対応する伝送フレームと端末間のデータ転送方法の制御に関する信号処理をハードウェアで行う。

レイヤ３（ネットワーク層）に対応するＩＰアドレスによる伝送制御に関する信号処理（経路選択）、レイヤ４（トランスポート層）に対応するデータ転送の品質保証に関する信号処理（データ分割・再送制御）、レイヤ５（セッション層）に対応する相手とのコネクションの確立および開放に関する信号処理、レイヤ６（プレゼンテーション層）に対応するデータの表現形式の変換に関する信号処理、レイヤ７（アプリケーション層）に対応する表示・通信の各種情報サービスに関する信号処理をソフトウェアで行う。このように、従来のＩＰ通信技術はソフトウェアで行う処理が多いために、速度が遅く、消費電力が大きくなっていた。

一方、本発明における信号処理技術では、従来のＩＰ通信技術でＯＳＩ参照モデルのレイヤ３以上に分類され、ソフトウェアで処理されていた制御のうち、レイヤ３〜レイヤ５（例えばデータ分割、再送制御、認証）に対応する部分と、レイヤ６，７に対応する信号処理の一部をハードウェアで行い、ハードウェアでの処理が困難な初期設定やデータ格納プログラムなどの部分のみをソフトウェアで処理する。ハードウェアは、ソフトウェアよりも信号処理速度が速く、消費電力が少ない特徴があるので、ハードウェアで処理する割合を増やすことにより、信号処理の高速化と低消費電力化の両立を図ることが可能になる。また、ソフトウェアの処理に用いるＣＰＵの処理負担を軽減できるので、処理能力の低いＣＰＵでも対応可能となる。

このようにレイヤ３〜レイヤ５に対応する部分やレイヤ６，７に対応する一部の処理をハードウェアで処理可能とするために、従来のＩＰ通信技術（有線（電気，光）、無線を問わない）をベースとした独自のＭＡＣフレームを用いる。例えば、各レイヤに対応する信号処理に必要な情報を従来のＩＰ通信技術のＭＡＣフレームの空き部分に格納する。これにより、レイヤ３以上に対応する信号処理をデータリンク層レベルの低位レイヤで行うことができ、ハードウェアでの処理が可能となる。なお、ＭＡＣフレームに格納する情報としては、例えばデータサイズの情報、大容量データを分割して送信する場合にはデータ分割数の情報、データが正常に受信されたか否かを示す情報、データの再送を行うか否かを示す情報、認証に関する情報となる。

ここで、無線ＬＡＮ（IEEE802.11b)への適用例について説明する。物理層インタフェースは、無線チップを指す。IEEE802.11b 規格をベースとした独自のＭＡＣフレームの例を図２に示す。ＬＬＣ（Logical Link Control：論理リンク制御）副層〜セッション層に対応する信号処理に必要な情報を、ＭＡＣフレームの中のフレーム・ボディの空き（予備）スペースに格納する。図２の例では、IEEE802.11b 規格のアソシエーション応答のフレーム・ボディの空きスペースに、データサイズやデータ分割数などの情報を格納する。なお、IEEE802.11b 規格で定められているフレーム・ボディには、Capability Information、Status Code 、Association ID、Supported Rates があるが、これらは高々16oct であり、フレーム・ボディのサイズ2312oct に比べてわずかであり、約2300oct の空きスペースがある。この空きスペースに格納する情報は、格納場所（順序）や情報格納部分のサイズ（ビット数）が予め決められている。例えばデータ分割数が10で、情報格納部分のサイズが16ビットとした場合には、"0000000000001010"と記述される。

図３は、本発明の通信装置の構成例を示す。ここでは、無線通信装置を例に説明する。図において、無線通信装置は、アンテナ１１に接続される無線回路１２、ベースバンドプロセッサ（ＢＢＰ）１３、専用ＬＳＩまたはＦＰＧＡ（Field Programmable Gate Array)を用いた信号処理用ハードウェア１４、信号処理用ソフトウェアを処理するプロセッサ（ＣＰＵ）１５により構成される。信号処理用ハードウェア１４は、ＢＢＰ１３との接続処理を行うハードウェア−ＢＢＰ間インタフェース１４１、受信ＭＡＣフレーム解読部１４２、送信ＭＡＣフレーム作成部１４３、制御部１４４、ＣＰＵ１５との接続処理を行うハードウェア−ＣＰＵ間インタフェース１４５により構成される。

受信ＭＡＣフレーム解読部１４２は、ＢＢＰ１３から入力する受信ＭＡＣフレームａを解読し、解読した受信データ、その他の受信ＭＡＣフレームに格納されていた情報、動作状態ｂを制御部１４４に送る。制御部１４４は、受信ＭＡＣフレーム解読部１４２で解読された受信データおよび動作状態ｃをＣＰＵ１５に送り、制御情報ｄを受信ＭＡＣフレーム解読部１４２に送る。

また、制御部１４４は、ＣＰＵ１５から読み込んだ送信データおよびパラメータｅを処理し、送信データ、その他の送信ＭＡＣフレームに格納する情報、制御情報ｆを送信ＭＡＣフレーム作成部１４３に送る。送信ＭＡＣフレーム作成部１４３は、その動作状態ｇを制御部１４４に送り、ＣＰＵ１５から読み込んだ送信データ、その他の送信ＭＡＣフレームに格納する情報から送信ＭＡＣフレームｈを作成し、ＢＢＰ１３に送る。

このように、制御部１４４は、ＣＰＵ１５から読み込んだパラメータ、受信ＭＡＣフレーム解読部１４２から受け取った受信ＭＡＣフレームに格納されていた情報、各部の状態をもとに信号処理用ハードウェア１４の全体を制御し、上記のレイヤ３〜レイヤ５に対応する処理を行う。

ここで、信号処理用ハードウェア１４を構成するＦＰＧＡ（Field Programmable Gate Array)について説明する。これは、プログラミング可能なＬＳＩであり、ハードウェアでありながらソフトウェアのように論理回路の書換修正ができる再構成可能な論理デバイスである。ＦＰＧＡ上にあるメモリを書き換えることにより論理回路を書き換え、動作内容を変更することができ、また何度でも書き換えることができる。プログラムは、ＶＨＤＬ（Very high-speed integrated circuit Hardware Description Language）などのハードウェア記述言語で記述される。

ＦＰＧＡは、新規に設計製造される専用ＬＳＩと比較して安価に製造することができる。なお、専用ＬＳＩより動作は遅くなるが、ソフトウェアでの処理よりは高速に動作する。使用方法は、ディジタル回路図に相当するプログラムをハードウェア記述言語で記述し、コンピュータ上でコンパイルしてできたビットストリームデータをケーブルを介してＦＰＧＡへダウンロードする。ダウンロードが完了すれば、ＦＰＧＡはそのディジタル回路図通りの機能を果たす１つのチップとなる。実際に動作させ、不具合があればディジタル回路図（プログラム）を修正し、コンパイルして再度ダウンロードすればよい。

本発明の通信方法による信号処理形態を説明する図。 IEEE802.11b 規格をベースとした独自のＭＡＣフレームの例を示す図。本発明の通信装置の構成例を示す図。

符号の説明

１１アンテナ
１２無線回路
１３ベースバンドプロセッサ（ＢＢＰ）
１４信号処理用ハードウェア
１５信号処理用ソフトウェア（ＣＰＵ）
１４１ハードウェア−ＢＢＰ間インタフェース
１４２受信ＭＡＣフレーム解読部
１４３送信ＭＡＣフレーム作成部
１４４制御部
１４５ハードウェア−ＣＰＵ間インタフェース

Claims

物理層インタフェースを介して受信された伝送フレームから、ＯＳＩ参照モデルの各レイヤに対応する信号処理に必要な情報を取得し、
ＯＳＩ参照モデルのレイヤ１（物理層）に対応するデータ伝送速度などの規定、レイヤ２（データリンク層）に対応する伝送フレームと端末間のデータ転送方法の制御に関する信号処理、レイヤ３（ネットワーク層）に対応するＩＰアドレスによる伝送制御に関する信号処理、レイヤ４（トランスポート層）に対応するデータ転送の品質保証に関する信号処理、レイヤ５（セッション層）に対応する相手とのコネクションの確立および開放に関する信号処理、レイヤ６（プレゼンテーション層）に対応するデータの表現形式の変換に関する信号処理を除く部分、レイヤ７（アプリケーション層）に対応する表示・通信の各種情報サービスに関する信号処理を除く部分をハードウェアで行う通信方法であって、
前記ＯＳＩ参照モデルの各レイヤに対応し前記ハードウェアで行う信号処理に必要な情報を、ＭＡＣフレームの中のフレーム・ボディの空き（予備）スペースに格納し、レイヤ３以上に対応する信号処理をデータリンク層レベルの低位レイヤで行う
ことを特徴とする通信方法。
信号処理をソフトウェアで行うソフトウェア処理部と、信号処理をハードウェアで行うハードウェア処理部と、物理層インタフェースを有する処理部とを備え、
前記ハードウェア処理部は、前記物理層インタフェースを介して受信した受信ＭＡＣフレームを解読する受信ＭＡＣフレーム解読部と、送信ＭＡＣフレームを作成する送信ＭＡＣフレーム作成部と、前記受信ＭＡＣフレーム解読部および前記送信ＭＡＣフレーム作成部と前記ソフトウェア処理部との間で信号処理を行う制御部とを備え、
前記ハードウェア処理部の制御部は、前記ソフトウェア処理部から読み込んだパラメータ、前記受信ＭＡＣフレーム解読部から受け取った受信ＭＡＣフレームに格納されていた情報、各部の状態をもとに、ＯＳＩ参照モデルのレイヤ３（ネットワーク層）に対応するＩＰアドレスによる伝送制御に関する信号処理、レイヤ４（トランスポート層）に対応するデータ転送の品質保証に関する信号処理、レイヤ５（セッション層）に対応する相手とのコネクションの確立および開放に関する信号処理、レイヤ６（プレゼンテーション層）に対応するデータの表現形式の変換に関する信号処理を除く部分、レイヤ７（アプリケーション層）に対応する表示・通信の各種情報サービスに関する信号処理を除く部分を行う構成であり、
前記ＯＳＩ参照モデルの各レイヤに対応し前記ハードウェア処理部で行う信号処理に必要な情報を、ＭＡＣフレームの中のフレーム・ボディの空き（予備）スペースに格納し、
前記ハードウェア処理部の制御部は、前記ソフトウェア処理部から読み込んだパラメータ、前記受信ＭＡＣフレームのフレーム・ボディの空き（予備）スペースに格納されていた情報、各部の状態をもとに、レイヤ３以上に対応する信号処理をデータリンク層レベルの低位レイヤで行う構成である
ことを特徴とする通信装置。