WO2004091108A1 - 情報処理端末システム及びそれを用いた送受信方法 - Google Patents

情報処理端末システム及びそれを用いた送受信方法 Download PDF

Info

Publication number
WO2004091108A1
WO2004091108A1 PCT/JP2004/004618 JP2004004618W WO2004091108A1 WO 2004091108 A1 WO2004091108 A1 WO 2004091108A1 JP 2004004618 W JP2004004618 W JP 2004004618W WO 2004091108 A1 WO2004091108 A1 WO 2004091108A1
Authority
WO
WIPO (PCT)
Prior art keywords
signal
transmission
reception
information processing
processing terminal
Prior art date
Application number
PCT/JP2004/004618
Other languages
English (en)
French (fr)
Inventor
Toshiyuki Oga
Original Assignee
Nec Corporation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to EP11188292.4A priority Critical patent/EP2421170B1/en
Priority to EP04724789.5A priority patent/EP1610470B1/en
Priority to US10/551,415 priority patent/US7471926B2/en
Priority to EP18161686.3A priority patent/EP3361643A1/en
Priority to JP2005505219A priority patent/JP4144622B2/ja
Priority to EP14170865.1A priority patent/EP2800277B1/en
Application filed by Nec Corporation filed Critical Nec Corporation
Priority to CN2004800092563A priority patent/CN1771668B/zh
Publication of WO2004091108A1 publication Critical patent/WO2004091108A1/ja
Priority to US12/193,829 priority patent/US8126390B2/en
Priority to US13/350,289 priority patent/US8538348B2/en
Priority to US13/353,131 priority patent/US8489014B2/en
Priority to US13/370,037 priority patent/US8447224B2/en

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02Transmitters
    • H04B1/03Constructional details, e.g. casings, housings
    • H04B1/036Cooling arrangements
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/0003Software-defined radio [SDR] systems, i.e. systems wherein components typically implemented in hardware, e.g. filters or modulators/demodulators, are implented using software, e.g. by involving an AD or DA conversion stage such that at least part of the signal processing is performed in the digital domain
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40Circuits
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/0079Receiver details

Definitions

  • the present invention relates to an information processing terminal system in which a communication device as a transmission / reception device is combined with an information processing terminal, and a transmission / reception method therefor.
  • the information processing terminal system of the first conventional example includes a signal processing unit (CPU: CentralProcSessingUnit), an antenna control unit, an RF / IF unit, a D / A converter, and an AZD converter.
  • CPU CentralProcSessingUnit
  • the signal processing unit (CPU) is provided solely for controlling the communication function block, and is used for general information processing that is an intended use of the information processing terminal (for example, spreadsheets and document creation). It is not installed in the information processing terminal system for the purpose of performing processing other than communication. For this reason, In the information processing terminal system of the first conventional example, the signal processing unit (CPU) is tightly connected to the antenna control unit, RF / IF unit, D / A converter, AZD converter, etc. via dedicated signal lines. However, they are not designed to be easily removed.
  • the communication device since the functions of the communication device are not used when not connected to the network, the communication device can be easily provided as an option in order to maintain portability when using the information processing terminal system as an information processing terminal. It is desirable to have a structure that can be attached to and detached from.
  • FIG. 1 shows a configuration of an information processing terminal system using a microphone mouthband quadrature amplitude modulated wave as a second conventional information processing terminal system.
  • the information processing terminal system of the second conventional example includes an antenna 51 connected to a network, a microphone mouth wave transmitting / receiving unit 17 and a microprocessor-one signal processing unit 18.
  • the antenna 51 and the microphone mouth wave transmitting / receiving unit 17 are a transmitting / receiving device (communication device).
  • the microprocessor signal processing section 18 is an information processing terminal.
  • the microphone mouth-wave transmitter / receiver 17 demodulates the received high-frequency signal ⁇ received RF (Radio Frequency) signal ⁇ , which is a modulated wave, received via the antenna 51 when receiving, and converts it to received data. And outputs it to the microprocessor signal processor 18.
  • the microwave transmission / reception unit 17 converts the transmission data from the microphone port processor signal processing unit 18 into a transmission high-frequency signal (transmission RF signal) that is a modulated wave, and transmits the signal via the antenna 51. .
  • the microwave transmission / reception unit 17 includes a high-frequency processing unit 21 and a modulation / demodulation processing unit 89.
  • the high-frequency processing unit 21 receives the signal received via the antenna 51 when receiving.
  • the RF signal is demodulated and converted into a reception intermediate frequency signal ⁇ receive IF (Intermediate Frequency) signal ⁇ and output to the modulation / demodulation processing unit 89. I do.
  • the high-frequency processing unit 21 converts the transmission IF signal from the modulation / demodulation processing unit 89 into a transmission RF signal and transmits the signal via the antenna 51.
  • the modulation / demodulation processing unit 89 Upon reception, the modulation / demodulation processing unit 89 converts the reception IF signal from the high-frequency processing unit 21 into reception data and outputs the reception data to the microprocessor signal processing unit 18. Upon transmission, the modulation / demodulation processing section 89 converts the transmission data from the microprocessor signal processing section 18 into a transmission IF signal and outputs it to the high frequency processing section 21.
  • the high-frequency processing unit 21 consists of a duplexer (DUP) 52, a low-noise amplifier (LNA) 53, a band-pass filter (BPF) 54, 56, 60, 62, and a frequency converter (CO NV). ) 55, 61, local oscillator (OSC) 57, 58, and power amplifier (PA) 59.
  • DUP duplexer
  • LNA low-noise amplifier
  • BPF band-pass filter
  • CO NV frequency converter
  • the duplexer (DUP) 52 includes a reception signal band-pass filter (not shown) and a transmission signal band-pass filter (not shown).
  • Local oscillators (OSC) 57, 58 generate local oscillation signals.
  • the modulation / demodulation processing unit 89 includes a demodulator (DEM) 70, a modulator (MOD) 23, and a baseband processing unit.
  • the baseband processing unit is an analog Z digital (A / D) converter 24-1, 24-2, a digital / analog (DZA) converter 25-1, 25-2, a clock It has a generator (CLOCKGEN) 27, a decoder (DEC) 71, an encoder (ENC) 72, and a microwave transceiver interface (I / F) 73.
  • the demodulator (DEM) 70 includes a carrier recovery circuit (not shown) and a reception simple clock recovery circuit (not shown).
  • the microphone mouth wave transmission / reception unit interface 73 includes a reception data buffer circuit (not shown), a transmission data buffer circuit (not shown), an identification information processing circuit (not shown), and a timing adjustment circuit (not shown). ing.
  • the microprocessor signal processing section 18 is a clock generator (CLCKCKGEN) 30 and the microprocessor signal processing section interface (I / F) 74, a microprocessor-single signal processing circuit 75 as a CPU.
  • the clock generator 30 generates a reference clock and outputs it to the microprocessor-one signal processing unit interface 74 and the microprocessor-one signal processing circuit (CPU) 75, and the microprocessor signal processing unit interface 74
  • the bus clock signal synchronized with the reference clock is output to the microphone mouth wave transmitting / receiving unit interface 73.
  • the microprocessor-signal processing unit interface 74 includes a reception data buffer circuit (not shown), a transmission data buffer circuit (not shown), and a timing adjustment circuit (not shown).
  • the microprocessor signal processing circuit (CPU) 75 includes a microprocessor (not shown), a memory (not shown), an input / output device (not shown), and the like. I do not say).
  • the microprocessor-signal processing circuit (CPU) 75 performs general information processing by a general program (for example, a spreadsheet program or a document creation program) (not shown) among a plurality of programs stored in the memory. (Processing other than the communication function).
  • the information processing terminal system of the second conventional example has a structure in which the magic mouth wave transmitting / receiving unit 17 can be attached and detached. When performing general information processing, the function of the microwave transmission / reception unit 17 is not used. For this reason, the user separates the microphone mouth wave transmitting / receiving section 17 and the microprocessor signal processing section 18 so that the information processing terminal system of the second conventional example can be realized only by the function of the microprocessor signal processing section 18. It can be used as an information processing terminal. Next, an operation when the information processing terminal system of the second conventional example receives a signal will be described.
  • the frequency band of the received RF signal is set in the duplexer (DUP) 52 of the received signal band-pass filter 1.
  • the received signal band pass filter The filter extracts only the received RF signal received by the antenna 51 and outputs it to the low noise amplifier (LNA) 53.
  • LNA low noise amplifier
  • the received RF signal is obtained by converting a received analog baseband signal (received analog BB signal) having a symbol frequency (received symbol frequency) into 90 ° phase from the in-phase carrier and the in-phase carrier. This is a signal having a carrier frequency, which is generated by orthogonally modulating with a quadrature carrier wave shifted by.
  • the low noise amplifier (LNA) 53 amplifies the received RF signal from the duplexer (DUP) 52 to a level sufficient for the demodulator (DEM) 70 to perform signal processing. Output to the frequency converter (CONV) 55 through the band pass filter (BPF) 54. From the received RF signal from the low noise amplifier (LNA) 53, unnecessary frequency components other than the carrier frequency band set in the bandpass filter (BPF) 54 are removed.
  • the frequency converter (CONV) 55 mixes the received RF signal from which unnecessary frequency components have been removed with the local oscillation signal generated by the local oscillator (OSC) 57 and mixes the received intermediate frequency signal (received IF Signal), and outputs the signal to a modulation / demodulation processing unit 89 via a band-pass filter (BPF) 56.
  • BPF band-pass filter
  • the demodulator (DEM) 70 converts the received IF signal from the band pass filter (BPF) 56 into a received analog baseband signal (received analog BB signal).
  • a demodulator (DEM) 70 recovers the carrier of the received IF signal and performs synchronous detection. That is, the carrier recovery circuit of the demodulator (DEM) 70 generates (reproduces) an in-phase carrier and a quadrature carrier from the received IF signal.
  • the demodulator (DEM) 70 detects the analog in-phase component signal (analog I signal) and analog quadrature component signal as a received analog BB signal by performing synchronous detection on the QAM modulated wave (in-phase carrier and quadrature carrier). Signal (analog Q signal) and output to the AZD converters 24-1, 24-2. Power.
  • the received symbol clock recovery circuit of the demodulator (DEM) 70 generates (reproduces) a received symbol clock having a frequency n times (n is an integer) the received symbol frequency superimposed on the received IF signal. Then, it outputs to A / D converters 24-1, 24-2, decoder (DEC) 71, and microwave transceiver interface 73.
  • the AZD converters 24-1 and 24-2 sample the analog I signal and analog Q signal from the demodulator (DEM) 70 at the sampling frequency synchronized with the received symbol clock. Generates a digital in-phase component signal (digital I signal) and a digital quadrature component signal (digital Q signal) corresponding to the carrier amplitude indicated by the analog I signal and analog Q signal as a received digital baseband signal (received digital BB signal) (Conversion) and output to the decoder (DEC) 71.
  • DEC decoder
  • the decoder (DEC) 71 performs error correction and decoding processing on the digital I and digital Q signals, which are the received digital BB signals, in synchronization with the received symbol clock. Output to Yuichi Face 7 3
  • the identification information processing circuit of the microphone mouth wave transmitter / receiver interface 73 receives the received digital BB signal from the decoder (DEC) 71 and removes the signal identification information in the wireless section (identification information).
  • the received data subjected to the removal processing is generated and stored in the received data buffer circuit.
  • the input / output of the microwave transmission / reception unit interface 73 is asynchronous. Therefore, the timing adjustment circuit performs a timing adjustment process for adjusting the timing at which the reception data stored in the reception data buffer circuit is output to the microprocessor signal processing unit 18.
  • the microwave transmitter / receiver interface 3 transmits the received data to the microprocessor signal processor 18 in synchronization with the bus clock from the microphone port processor signal processor 18. Output to
  • the microprocessor signal processing section interface 74 of the microprocessor signal processing section 18 synchronizes with the reference clock from the clock generator 30 to transmit the microwave transmission / reception section 17 (microwave transmission / reception section interface 7). 3) Store the received data from the received data buffer circuit.
  • the input and output of the microphone port processor-signal processing unit interface 74 are asynchronous. For this reason, the timing adjustment circuit performs timing adjustment processing for adjusting the timing of outputting the received data stored in the received data buffer circuit to the microprocessor-one signal processing circuit (CPU) 75.
  • the microprocessor-signal processing unit interface 74 outputs the received data to the microprocessor signal processing circuit (CPU) 75 in synchronization with the reference clock from the clock generator 30.
  • the microprocessor signal processing circuit (CPU) 75 executes an application program (for example, an electronic mail processing program) (not shown) among a plurality of programs stored in the memory.
  • an application program for example, an electronic mail processing program
  • the microprocessor-signal processing circuit (CPU) 75 is connected to the microprocessor signal processing unit interface 74 in synchronization with the reference clock from the clock generator 30 by an application program (for example, an e-mail processing program). Process the received data.
  • an application program for example, an e-mail processing program.
  • the microprocessor signal processing circuit (CPU) 75 outputs the transmission data generated by the application program to the microprocessor signal processing unit interface 74 in synchronization with the reference clock from the clock generator 30.
  • the microprocessor-signal processing unit interface 74 synchronizes with the reference clock from the clock generator 30 to
  • the transmission data from the processing circuit (CPU) 75 is stored in the transmission data buffer circuit. Since the input / output of the microprocessor signal processing unit interface 74 is asynchronous, the timing adjustment circuit transmits the transmission data stored in the transmission data buffer circuit to the microwave transmission / reception unit 17 (microwave transmission / reception unit interface). Performs timing adjustment processing to adjust the timing output to one face 7 3).
  • the microprocessor-one signal processing unit interface 74 synchronizes with the reference clock from the clock generator 30 and outputs the transmission data to the microwave transmission / reception unit interface 73.
  • the clock generator 27 generates a transmission symbol clock having a transmission symbol frequency and generates DZA converters 25-1, 25-2, an encoder (ENC) 72, a microphone mouth wave transmission / reception unit interface 7 3 Output to
  • the microwave transmission / reception unit interface 73 transmits the transmission data from the microprocessor signal processing unit 18 in synchronization with the bus clock from the microprocessor signal processing unit interface 74, and transmits the transmission data buffer circuit. To store. Since the input and output of the microphone mouthpiece transmitting / receiving interface 73 are asynchronous, the timing adjustment circuit outputs the transmission data stored in the transmission data buffer circuit to the encoder (ENC) 72. A timing adjustment process is performed to adjust the timing of the operation.
  • the identification information processing circuit of the microwave transmission / reception unit interface 73 adds the signal identification information in the wireless section to the transmission data in synchronization with the transmission symbol clock from the clock generator 27 (identification information addition processing). And outputs it to the encoder (ENC) 72.
  • the encoder (ENC) 72 is a process for adding error correction redundant information to the transmission data from the microwave transmission / reception unit interface 73 in synchronization with the transmission symbol clock from the clock generator 27. After encoding, it is converted to a digital baseband signal (transmitted digital BB signal). Generates an I signal and a digital Q signal and outputs them to the DZ A converters 25-1, 25-2.
  • D / A converters 25-1, 25-2 transmit digital I signal and digital Q signal in synchronization with the transmit symbol clock from clock generator 27.
  • Analog baseband signal transmit analog BB signal
  • the signal is converted into an analog I signal and an analog Q signal indicating the amplitude of the carrier wave and output to the modulator (MOD) 23.
  • the modulator (MOD) 23 modulates the analog I signal and analog Q signal, which are the transmission analog baseband signal (transmission analog BB signal), with an in-phase carrier and a quadrature carrier to transmit a transmission intermediate frequency signal (transmission IF signal). ) Generates and passes through a bandpass filter (BPF) 62 to a frequency converter (CON
  • the frequency converter (C ⁇ NV) 61 mixes the transmission IF signal from the band-pass filter (BPF) 62 with the local oscillation signal generated by the local oscillator ( ⁇ SC) 58 to transmit the high-frequency signal ( The signal is transmitted to a power amplifier (PA) 59 through a band-pass filter (BPF) 60. From the transmission RF signal from the frequency converter (CONV) 61, unnecessary frequency components other than the carrier frequency band set in the band-pass filter (BPF) 60 are removed.
  • the power amplifier (PA) 59 amplifies the transmission power to the power required to transmit the transmission RF signal, and amplifies the transmission RF signal to a duplexer (DU).
  • the frequency band of the transmission RF signal is set in the transmission signal band-pass filter of the duplexer (DUP) 52.
  • the transmission signal band-pass filter extracts only the transmission RF signal from the power amplifier (PA) 59 and transmits it to the network via the antenna 51.
  • Data transmission between the microphone mouth wave transmitting / receiving unit interface 73 and the microphone mouth processor-one signal processing unit interface 74 is performed in synchronization with the reference clock generated by the clock generator 30.
  • This reference clock is asynchronous between the received symbol clock generated by the demodulator (DEM) 70 and the transmission symbol clock generated by the clock generator 27.
  • Specific examples of this data transmission method include Peripheral Computer Components Interconnect bus (PCI bus) and Cardbus.
  • the information processing terminal system of the second conventional example has the following problems.
  • a decoder (DEC) 71, an encoder (ENC) 72, and a microwave transmission / reception section interface 73 in a microwave transmission / reception section 17 are provided.
  • the identification information processing circuit performs error correction processing, code / decoding processing, identification information addition / removal processing, and so on. For this reason, in the information processing terminal system of the second conventional example, the circuit for performing such processing is built in the microphone mouth wave transmitting / receiving section 17, and the information processing terminal system becomes larger.
  • the circuit for performing the timing adjustment processing is composed of the microwave transmission / reception unit 17 and the microprocessor / signal processing unit 18 (microwave transmission / reception unit interface 73, microprocessor The information processing terminal system becomes large because it is built into one signal processing unit interface 7 4).
  • An information processing terminal system capable of realizing miniaturization is desired.
  • a decoder (DEC) 71 In the information processing terminal system of the second conventional example, a decoder (DEC) 71, an encoder (ENC) 72, and a microwave transmission / reception
  • the identification information processing circuit of the interface 73 is built in. For this reason, in the information processing terminal system of the second conventional example, power is excessively consumed by the circuit that performs such processing. Power consumption is generally proportional to the signal processing clock frequency (received symbol clock, transmitted symbol clock). Therefore, when the operating frequency of the microprocessor signal processing circuit (CPU) 75 is increased with an increase in signal capacity, power consumption increases.
  • the microwave transmission / reception unit 17 and the microprocessor / signal processing unit 18 (microwave transmission / reception unit interface 73, microprocessor signal processing The unit interface 7 4) has a built-in receive data buffer circuit, transmit data buffer circuit, and timing adjustment circuit. For this reason, in the information processing terminal system of the second conventional example, the circuit that performs the evening adjustment process consumes extra power.
  • An information processing terminal system capable of realizing low power consumption is desired.
  • the microwave transmitter / receiver 17 has a decoder (DEC) 71, an encoder (ENC) 72, and a microphone mouth wave transmitter / receiver interface 73. Built-in circuit. For this reason, in the information processing terminal system of the second conventional example, the amount of heat generated by transmitting and receiving signals (input / output) is further increased by the circuit that performs such processing. When the operating frequency of the microprocessor-signal processing circuit (CPU) 75 is increased with the increase in signal capacity, the heat generation increases with the power consumption.
  • DEC decoder
  • ENC encoder
  • microphone mouth wave transmitter / receiver interface 73 Built-in circuit.
  • the microwave transmission / reception unit 17 and the microprocessor-signal processing unit 1 in order to perform the timing adjustment processing, the microwave transmission / reception unit 17 and the microprocessor-signal processing unit 1
  • the signal processing interface 74 has a built-in receive data buffer circuit, transmit data buffer circuit, and timing adjustment circuit. For this reason, in the information processing terminal system of the second conventional example, the amount of heat generated by signal transmission / reception (input / output) is further increased by the circuit for performing the timing adjustment processing.
  • An information processing terminal system capable of realizing low heat generation is desired.
  • the microwave transmitting / receiving unit 17 When the microwave transmitting / receiving unit 17 has a force-like shape, conditions for radiating heat generated by the microwave transmitting / receiving unit 17 are set more strictly than usual. Therefore, a production cost for producing a structure capable of sufficiently radiating the heat generated by the microphone mouth wave transmitting / receiving unit 17 is generated.
  • the microwave transmission / reception unit 17 and the microprocessor-signal processing unit 1 in order to perform the timing adjustment processing, the microwave transmission / reception unit 17 and the microprocessor-signal processing unit 1
  • microphone transmission / reception unit interface 73 microprocessor signal processing unit interface 74
  • Japanese Patent Application Laid-Open Publication No. 2001-44882 discloses a technique of a software wireless device.
  • This software radio is It comprises at least one antenna, an antenna control unit, a radio signal processing unit, a signal processing unit, and an external interface unit.
  • a processor is built in each of the antenna control unit, the radio signal processing unit, and the external interface unit.
  • a signal interface for transmitting and receiving control information is provided between each of the above units and each unit including the signal processing unit.
  • the software radio apparatus is characterized in that each of the units controls its own operation based on control information on a signal interface by software using a built-in processor. However, the antenna transmits and receives radio signals.
  • the antenna control unit performs switching between transmission and reception of the antenna, directivity control of the antenna, and the like.
  • the radio signal processing unit receives the signal from the antenna control unit and performs signal processing such as frequency conversion to IF frequency or base span, band limitation, level adjustment A / D conversion, etc.
  • the input signal is subjected to signal processing such as Dz'A conversion band limitation and then frequency-converted to an RF frequency, and a signal is output to the antenna control unit.
  • the signal processing unit receives the digitized reception signal by the radio signal processing unit and performs demodulation signal processing upon reception.When transmitting, the signal processing unit processes the signal input via the external interface unit.
  • the external interface unit outputs the signal demodulated by the signal processing unit after receiving the signal after matching it with the external interface at the time of reception, and transmits the signal to the external device at the time of transmission. After matching the interface, the signal is output to the signal processing unit.
  • a data transmission technique is disclosed in Japanese Patent Application Laid-Open No. 2000-092142.
  • This data transmission method uses a predetermined frequency conversion information modulated with sub data outside the modulation output band of the main data to be transmitted.
  • a transmitting unit for transmitting the frequency conversion information from the reception output of the transmission signal, controlling a signal serving as a reference for frequency conversion on the receiving side based on the frequency conversion information, and It has a receiving unit for decoding data.
  • a technique of a signal transmission device is disclosed in Japanese Patent Application Laid-Open No. 2000-151553.
  • This signal transmission device converts the frequency of an IF signal on the transmitting side and transmits the signal, and converts the frequency of the received signal on the receiving side to obtain an IF signal.
  • the transmitting side includes means for generating a pilot signal, and means for adding the pilot signal to the IF signal.
  • the receiving side includes means for extracting the pilot signal, and means for frequency-converting the pilot signal. It is characterized in that the pilot signal obtained by frequency conversion is frequency-converted as a local signal to obtain an IF signal.
  • Japanese Patent Application Laid-Open No. 2002-64845 discloses a technique of a radio base station apparatus and a resource information matching method.
  • This radio base station apparatus includes communication processing means capable of arbitrarily changing the configuration of hardware resources according to the set resource information, resource information set in the hardware resources of the communication processing means, and a resource recorded in advance.
  • Base station control means for collating management information at regular time intervals and changing the configuration of the communication means in accordance with the result of the collation. Disclosure of the invention
  • an object of the present invention is to provide an information processing terminal system with improved usability.
  • Another object of the present invention is to provide an information processing terminal system capable of realizing miniaturization.
  • Still another object of the present invention is to provide an information processing terminal system capable of realizing low cost.
  • Still another object of the present invention is to provide an information processing terminal system for preventing a decrease in throughput.
  • an information processing terminal system of the present invention includes an information processing terminal and a transmitting / receiving device that is detachable from the information processing terminal.
  • the transmission / reception device includes a transmission / reception processing unit, a demodulation unit, a modulation unit, and a baseband processing unit.
  • the transmission / reception processing unit When the transmission / reception device is mounted on the information processing terminal, the transmission / reception processing unit outputs a reception modulation wave signal from the network to the demodulation unit and transmits a transmission modulation wave signal from the modulation unit to the network.
  • Network The demodulation unit converts the received modulated wave signal from the transmission / reception processing unit into a received analog base spanned signal.
  • the baseband processing unit converts the received analog baseband signal into a received digital signal and outputs it to the information processing terminal, and converts a transmission digital signal from the information processing terminal into a transmission analog baseband signal.
  • the modulator converts the transmission analog baseband signal into the transmission modulation wave signal.
  • the baseband processing unit and the information processing terminal operate in synchronization with a clock.
  • the received digital signal includes the received data.
  • the transmission digital signal includes transmission data.
  • the baseband processing unit converts the received analog baseband signal into a received digital baseband signal as a received digital signal, and outputs the received digital baseband signal to the information processing terminal.
  • the transmitting digital baseband signal as the transmitting digital signal from the terminal is converted into the transmitting analog baseband signal.
  • the information processing terminal uses the received digital base from the baseband processing unit. It converts the band signal to received data and the transmitted data to the transmitted digital baseband signal.
  • the information processing terminal converts the received digital baseband signal input from the interface and the baseband processing unit via the interface into the received data. And a control unit for converting the transmission data into the transmission digital baseband signal and outputting the transmission digital baseband signal to the baseband processing unit via the interface.
  • the demodulation unit generates a received symbol clock having a frequency and outputs the generated symbol clock to the baseband processing unit, the interface, and the control unit as the clock.
  • the information processing terminal converts the received digital baseband signal input from the interface and the baseband processing unit via the interface.
  • a control unit that converts the data into reception data, converts the transmission data into the transmission digital baseband signal, and outputs the digital baseband signal to the baseband processing unit via the interface.
  • the transmission / reception device further includes a clock generator.
  • the demodulation unit generates a received symbol clock having a frequency and outputs the generated symbol clock to the clock generator.
  • the clock generator generates a secondary reception symbol clock based on the reception symbol clock from the demodulation unit and outputs the clock to the baseband processing unit, its interface, and its control unit as the clock. I do.
  • the secondary received symbol clock is synchronized with the received symbol clock and has a frequency different from the frequency of the received symbol clock.
  • the information processing terminal converts the received digital baseband signal input from the interface and the baseband processing unit via the interface into the received data, Convert the transmit data to its transmit digital baseband signal And a control unit for outputting to the baseband processing unit via the interface, and a clock generator.
  • the demodulation section generates a received symbol clock having a frequency and outputs the received symbol clock to the baseband processing section, the interface, and the clock generator as the clock.
  • the clock generator inputs the received symbol clock from the demodulation unit as a primary clock, generates a secondary clock synchronized with the primary clock, and outputs it as the clock to the control unit. If the next clock is not input, the secondary clock is generated by free-running oscillation and output to the control unit as that clock.
  • the information processing terminal In the above information processing terminal system, the information processing terminal
  • the transmission / reception device further includes a clock generator.
  • the transmission / reception processing unit generates a reference signal having a frequency and outputs the signal to the clock generator. Based on the reference signal from the transmission / reception processing unit, the clock generator reproduces the carrier of the received modulated wave signal, outputs the carrier to the demodulation unit, and generates a received symbol clock to generate the received symbol clock.
  • the clock is output to the baseband processing unit, its interface, and its control unit.
  • the received symbol clock is synchronized with the reference signal.
  • the demodulator, its baseband processor, its interface, and its controller operate in synchronization with the received symbol clock.
  • the information processing terminal converts the received digital baseband signal input from the interface and the baseband processing unit via the interface into the received data. Converts the transmission data to the transmission digital baseband signal. And a control unit for outputting to the baseband processing unit via the interface.
  • the transmission / reception device further includes a clock generator.
  • the clock generator generates the clock by free-running oscillation and outputs the clock to the baseband processing unit, the interface, and the control unit.
  • the information processing terminal transmits the received digital baseband signal input from the baseband processing unit via the interface to the interface.
  • a control unit for converting the transmission data into the transmission digital baseband signal and outputting the converted digital baseband signal to the baseband processing unit via the interface.
  • the clock generator generates the clock by free-running oscillation and outputs the clock to the baseband processing unit, its interface, and its control unit.
  • the baseband processing unit converts the received analog baseband signal into a reception signal as the reception digital signal and outputs the converted signal to the information processing terminal.
  • the transmission data as a transmission digital signal is converted into a transmission analog baseband signal.
  • the information processing terminal inputs the received data from the interface and the baseband processing unit via the interface, and transmits the transmission data to the baseband via the interface. And a control unit for outputting to the processing unit.
  • the demodulation unit generates a received symbol clock having a frequency and outputs the generated symbol clock to the baseband processing unit, the interface, and the control unit as the clock.
  • the information processing terminal inputs the received data from the interface and the baseband processing unit via the interface, and transmits the transmission data to the interface. And a control unit for outputting the data to the baseband processing unit through the control unit.
  • the transmitting / receiving device further includes a clock generator.
  • the demodulation section generates a received symbol clock having a frequency and outputs the generated symbol clock to the clock generator.
  • the clock generator generates a secondary reception symbol clock based on the received symbol clock from the demodulation section and outputs the generated clock to the baseband processing section, the interface, and the control section as the clock.
  • the secondary reception symbol clock is synchronized with the reception symbol clock and has a frequency different from the frequency of the reception symbol clock.
  • the information processing terminal inputs the received data from the interface and the baseband processing unit via the interface, and transmits the transmission data to the interface.
  • a control unit that outputs the signal to the baseband processing unit via the interface; and a clock generator.
  • the demodulation section generates a received symbol clock having a frequency and outputs the received symbol clock to the baseband processing section, the interface, and the clock generator as the clock.
  • the clock generator inputs the received symbol clock from the demodulation unit as a primary clock, generates a secondary clock synchronized with the primary clock, and outputs it as the clock to the control unit. If the next clock is not input, the secondary clock is generated by free-running oscillation and output to the control unit as that clock.
  • the information processing terminal inputs the reception data from the interface and the baseband processing unit via the interface, and transmits the transmission data to the interface. And a control unit for outputting to the baseband processing unit via the interface.
  • the transmitting / receiving device further includes a clock generator.
  • the transmission / reception processing unit generates a reference signal having a frequency and outputs it to the clock generator.
  • the clock generator based on the reference signal from the transmission / reception processing unit, The carrier wave of the received modulated wave signal is reproduced and output to the demodulation unit, and the received symbol clock is generated and output as the clock to the baseband processing unit, the interface, and the control unit.
  • the received symbol clock is synchronized with the reference signal.
  • the demodulation unit, the baseband processing unit, the interface, and the control unit operate in synchronization with the received symbol clock.
  • the information processing terminal inputs the reception data from the interface and the baseband processing unit via the interface, and transmits the transmission data to the interface. And a control unit for outputting to the base band processing unit via one face.
  • the transmitting / receiving device further includes a clock generator.
  • the clock generator generates the clock by free-running oscillation and outputs the clock to the baseband processing unit, its interface, and its control unit.
  • the information processing terminal inputs the received data from the interface and the baseband processing unit via the interface, and transmits the transmission data to the interface.
  • the clock generator generates the clock by free-running oscillation and outputs the clock to the baseband processing unit, the interface, and the control unit.
  • an information processing terminal system includes an information processing terminal, and a transmitting / receiving device that is detachable from the information processing terminal.
  • the transmission / reception device includes a transmission / reception processing unit, a demodulation unit, a modulation unit, and a baseband processing unit.
  • the transmission / reception processing unit When the transmission / reception device is mounted on the information processing terminal, the transmission / reception processing unit outputs a reception modulation wave signal from the network to the demodulation unit, and transmits a transmission modulation wave signal from the modulation unit to the network. Send to talk.
  • the demodulation unit receives the received modulation from the transmission / reception processing unit.
  • the wave signal is converted into a received analog baseband signal.
  • the baseband processing unit converts the received analog baseband signal into a received digital baseband signal, and converts a transmission digital baseband signal from the information processing terminal into a transmission analog baseband signal.
  • the modulator converts the transmission analog baseband signal into the transmission modulation wave signal.
  • the information processing terminal converts the received digital baseband signal from the baseband processing unit into reception data, and converts transmission data into the transmission digital baseband signal.
  • a transmitting / receiving method of an information processing terminal of the present invention is a transmitting / receiving method of an information processing terminal equipped with a detachable transmitting / receiving device.
  • the step (b) includes the step of (b1) converting the received analog baseband signal into a received digital baseband signal as the received digital signal in the transmitting / receiving apparatus.
  • the (c) step is (c 1) Converting the received digital baseband signal into the received data.
  • the (d) step includes a step (d1) of converting the transmission data into a transmission digital baseband signal as the transmission digital signal in the information processing terminal.
  • the (e) step includes (e 1) converting the transmission digital baseband signal into the transmission analog baseband signal in the transmission / reception device.
  • the (b) step includes (b2) converting the received analog baseband signal into the received data as the received digital signal in the transmitting and receiving apparatus.
  • the (c) step includes (c2) a step of receiving the received data at the information processing terminal.
  • the (d) step includes: (d 2) outputting, in the information processing terminal, the transmission data as the transmission digital signal to the transmission / reception device.
  • the (e) step includes (e 2) converting the transmission data into a transmission analog baseband signal in the transmission / reception device.
  • a transmitting / receiving method of an information processing terminal is a transmitting / receiving method of an information processing terminal equipped with a detachable transmitting / receiving device.
  • the transmitting and receiving device demodulates the received modulated wave signal from the network and converts it into a received analog baseband signal; and (i) the transmitting and receiving device receives the received analog baseband signal.
  • J) converting the received digital baseband signal into received data at the information processing terminal; and (k) converting the transmitted data at the information processing terminal.
  • (1) converting the transmission digital baseband signal into a transmission analog baseband signal in the transmitting / receiving apparatus; and (m) converting the transmission analog baseband signal in the transmitting / receiving apparatus. Step of converting baseband signal to transmission modulated wave signal (N) transmitting and receiving the transmission modulated wave signal to the network in the transmission / reception device.
  • a transmitting / receiving device of the present invention is used for an information processing terminal system including an information processing terminal and a transmitting / receiving device that is detachable from the information processing terminal. It includes a transmission / reception processing unit, a demodulation unit, a modulation unit, and a baseband processing unit.
  • the transmission / reception processing unit When the transmission / reception device is mounted on the information processing terminal, the transmission / reception processing unit outputs a reception modulation wave signal from the network to the demodulation unit, and outputs a transmission modulation wave signal from the modulation unit to the network.
  • the demodulation unit converts the received modulated signal from the transmission / reception processing unit into a received analog baseband signal.
  • the baseband processing unit converts the received analog base-span signal into a received digital signal, outputs the digital signal to the information processing terminal, and converts a digital signal transmitted from the information processing terminal into a transmitted analog baseband signal.
  • the modulator converts the transmission analog baseband signal into the transmission modulation wave signal.
  • the baseband processing unit and the information processing terminal operate in synchronization with a clock.
  • the received digital signal includes received data.
  • the transmitted digital signal includes transmitted data.
  • the base span processing unit converts the received analog base span signal into a reception digital baseband signal as a reception digital signal, and outputs the reception digital baseband signal to the information processing terminal. And converts the transmitted digital baseband signal as the transmitted digital signal into a transmitted analog baseband signal.
  • the information processing terminal converts the received digital baseband signal from the baseband processing unit into received data, and converts the transmitted data into the transmitted digital baseband signal.
  • the baseband processing unit converts the received analog baseband signal into reception data as the reception digital signal.
  • the data is converted and output to the information processing terminal, and the transmission data as the transmission digital signal from the information processing terminal is converted into a transmission analog baseband signal.
  • an information processing terminal is used for an information processing terminal system including an information processing terminal and a transmitting / receiving device that is detachable from the information processing terminal.
  • the transmission / reception device includes a transmission / reception processing unit, a demodulation unit, a modulation unit, and a baseband processing unit.
  • the transmission / reception processing unit When the transmission / reception device is mounted on the information processing terminal, the transmission / reception processing unit outputs a reception modulation wave signal from the network to the demodulation unit, and outputs a transmission modulation wave signal from the modulation unit. Send to that network.
  • the demodulation unit converts the received modulated wave signal from the transmission / reception processing unit into a received analog baseband signal.
  • the baseband processing unit converts the received analog baseband signal into a received digital signal, outputs the digital signal to the information processing terminal, and converts a transmission digital signal from the information processing terminal into a transmission analog baseband signal.
  • the modulator converts the transmission analog baseband signal into the transmission modulation wave signal.
  • the baseband processing unit and the information processing terminal operate in synchronization with a clock.
  • the received digital signal includes received data
  • the transmitted digital signal includes transmitted data.
  • the baseband processing unit converts the received analog baseband signal into a received digital baseband signal as the received digital signal and outputs the converted signal to the information processing terminal.
  • the transmission digital baseband signal as the transmission digital signal is converted into the transmission analog baseband signal.
  • the information processing terminal converts the received digital baseband signal from the baseband processing unit into reception data, and converts the transmission data into the transmission digital baseband signal.
  • the baseband processing unit includes The analog baseband signal is converted into reception data as a reception digital signal and output to the information processing terminal, and the transmission data as the transmission digital signal from the information processing terminal is converted into a transmission analog base span signal. .
  • a transmitting / receiving device of the present invention is used for an information processing terminal system including an information processing terminal and a transmitting / receiving device that is detachable from the information processing terminal. It includes a transmission / reception processing unit, a demodulation unit, a modulation unit, and a base processing unit.
  • the transmission / reception processing unit When the transmission / reception device is mounted on the information processing terminal, the transmission / reception processing unit outputs a reception modulation wave signal from the network to the demodulation unit, and transmits a transmission modulation wave signal from the modulation unit to the demodulation unit. Send to network.
  • the demodulation unit converts the received modulated wave signal from the transmission / reception processing unit into a received analog baseband signal.
  • the baseband processing unit converts the received analog baseband signal into a received digital baseband signal, and converts a transmission digital baseband signal from the information processing terminal into a transmission analog baseband signal.
  • the modulator converts the transmission analog baseband signal into the transmission modulation wave signal.
  • the information processing terminal converts the received digital baseband signal from the baseband processing unit into received data, and converts the transmission data into the transmitted digital baseband signal.
  • an information processing terminal is used for an information processing terminal system including an information processing terminal and a transmitting / receiving device that is detachable from the information processing terminal.
  • the transmission / reception device includes a transmission / reception processing unit, a demodulation unit, a modulation unit, and a baseband processing unit.
  • the transmission / reception processing unit When the transmission / reception device is mounted on the information processing terminal, the transmission / reception processing unit outputs a reception modulation wave signal from the network to the demodulation unit, and a transmission modulation wave signal from the modulation unit.
  • the demodulation unit converts the received modulated wave signal from the transmission / reception processing unit into a received analog baseband signal. Replace.
  • the baseband processing unit converts the received analog baseband signal into a received digital baseband signal, and converts a transmitted digital baseband signal from the information processing terminal into a transmitted analog baseband signal.
  • the modulator converts the transmission analog baseband signal into the transmission modulation signal.
  • the information processing terminal converts the received digital baseband signal from the baseband processing unit into received data, and converts the transmitted data into the transmitted digital baseband signal.
  • FIG 2 shows the configuration of the information processing terminal system according to the first embodiment of the present invention.
  • FIG 3 shows a configuration of the information processing terminal system according to the second embodiment of the present invention.
  • FIG 4 shows the configuration of the information processing terminal system according to the third embodiment of the present invention.
  • FIG 5 shows the configuration of the information processing terminal system according to the fourth embodiment of the present invention.
  • FIG 6 shows the configuration of the information processing terminal system according to the fifth embodiment of the present invention.
  • FIG 7 shows the configuration of the information processing terminal system according to the sixth embodiment of the present invention.
  • FIG. 8 shows the configuration of the information processing terminal system according to the seventh embodiment of the present invention.
  • FIG 9 shows the configuration of the information processing terminal system according to the eighth embodiment of the present invention.
  • FIG. 11 shows a modification of the information processing terminal system according to the second embodiment of the present invention.
  • FIG. 2 shows a modification of the information processing terminal according to the third embodiment of the present invention.
  • FIG. 13 shows a modification of the information processing terminal system according to the fourth embodiment of the present invention.
  • FIG. 4 shows a modification of the information processing terminal system according to the fifth embodiment of the present invention. Show.
  • FIG. 15 shows a modification of the information processing terminal system according to the sixth embodiment of the present invention.
  • FIG. 16 shows a modification of the information processing terminal system according to the seventh embodiment of the present invention.
  • FIG. 17 shows a modification of the information processing terminal system according to the eighth embodiment of the present invention.
  • FIG. 18 shows a configuration of an information processing terminal system in which the information processing terminal system according to the fourth embodiment is applied to the information processing terminal system according to the second embodiment as an information processing terminal system according to the fourth embodiment of the present invention. Show.
  • FIG. 19 shows the configuration of an information processing terminal system in which the information processing terminal system according to the fifth embodiment is applied to the information processing terminal system according to the second embodiment as an information processing terminal system according to the fifth embodiment of the present invention. Show.
  • FIG. 20 shows a configuration of an information processing terminal system in which the information processing terminal system according to the sixth embodiment is applied to the information processing terminal system according to the second embodiment as an information processing terminal system according to the sixth embodiment of the present invention. Show.
  • FIG. 21 shows the configuration of an information processing terminal system in which the information processing terminal system of the seventh embodiment is applied to the information processing terminal system of the second embodiment as an information processing terminal system of the seventh embodiment of the present invention. Show.
  • FIG. 22 shows a configuration of an information processing terminal system in which the information processing terminal system according to the eighth embodiment is applied to the information processing terminal system according to the second embodiment as the information processing terminal system according to the eighth embodiment of the present invention. Is shown.
  • FIG. 23 shows a modification of the information processing terminal system according to the fourth embodiment of the present invention.
  • FIG. 24 shows a modification of the information processing terminal system according to the fifth embodiment of the present invention.
  • FIG. 25 shows a modification of the information processing terminal system according to the sixth embodiment of the present invention. Is shown.
  • FIG. 26 shows a modification of the information processing terminal system according to the seventh embodiment of the present invention.
  • FIG. 27 shows a modification of the information processing terminal system according to the eighth embodiment of the present invention.
  • FIG. 2 shows a configuration of an information processing terminal system using a microphone mouthband quadrature amplitude modulated wave as the information processing terminal system according to the first embodiment of the present invention.
  • miniaturization, low heat generation, and low cost are realized, and the usability (portability, economy) is improved.
  • the information processing terminal system includes an antenna 51 connected to a network, a microphone mouth wave transmitting / receiving unit 1, and a microprocessor signal processing unit 2.
  • the antenna 51 and the microwave transmission / reception unit 1 are transmission / reception devices (communication devices).
  • the microprocessor signal processing unit 2 is an information processing terminal.
  • a PDA Pearsona1DigitalAssistant
  • a portable computer are applicable as the information processing terminal.
  • the microphone mouth wave transmitting / receiving unit 1 demodulates a received high frequency signal ⁇ receive RF (Radio Frequency) signal ⁇ , which is a modulated wave, received via the antenna 51 at the time of reception, and receives the received digital baseband signal (receive digital BB). Signal) and outputs it to the microprocessor signal processing unit 2.
  • the microphone mouth wave transmitting / receiving unit 1 converts the transmission digital baseband signal (transmission digital BB signal) from the microprocessor-one signal processing unit 2 during transmission. The signal is converted into a harmonic transmission RF signal (transmission RF signal) and transmitted via the antenna 51.
  • the microphone mouth wave transmitting / receiving unit 1 includes a high frequency processing unit 21 and a modulation / demodulation processing unit 81.
  • the high-frequency processing unit 21 is the same as the high-frequency processing unit 21 of the second conventional example (see FIG. 1).
  • the high-frequency processing unit 21 demodulates the received RF signal received via the antenna 51, converts it to a received intermediate frequency signal— ⁇ received IF (Intermediate Frequency) signal ⁇ , and sends it to the modulation / demodulation processing unit 81. Output.
  • the high-frequency processing unit 21 converts the transmission IF signal from the modulation / demodulation processing unit 81 into a transmission RF signal and transmits the RF signal via the antenna 51.
  • the modulation / demodulation processing section 81 converts a reception IF signal, which is a reception modulation wave signal from the high frequency processing section 21, into a reception digital BB signal at the time of reception, and outputs the reception digital BB signal to the microprocessor processor 1 signal processing section 2 .
  • the modulation / demodulation processing section 81 converts the transmission digital BB signal from the microprocessor signal processing section 2 into a transmission IF signal that is a transmission modulation wave signal, and outputs the transmission IF signal to the high frequency processing section 21.
  • the high-frequency processing unit 21 is a duplexer (DUP) 52, a low-noise amplifier (LNA) 53, a band-pass filter (BPF) 54, 56, 60,
  • PA power amplifier
  • the duplexer (DUP) 52 includes a reception signal band-pass filter (not shown) and a transmission signal band-pass filter (not shown).
  • the modulation / demodulation processing section 81 includes a demodulator (DEM) 22, a modulator (MOD) 23, and a baseband processing section.
  • the baseband processing section consists of analog / digital (A / D) converters 24-1, 24-2, digital Z analog (DZA) converters 25-1, 25-2, clock Generator (CL ⁇ CKG
  • the demodulator (DEM) 22 includes a carrier recovery circuit (not shown) and a reception simple clock recovery circuit (not shown).
  • the microphone mouth wave transmission / reception unit interface 28 includes a reception data buffer circuit (not shown), a transmission data buffer circuit (not shown), a conversion circuit (not shown), and a timing adjustment circuit (not shown). ing.
  • the microprocessor signal processing unit 2 is a clock signal generator (CLOCKGEN) 30, a microprocessor signal processing unit interface (I / F) 29, and a microprocessor (Central Processing Unit). It has 2 6.
  • the clock generator 30 generates a reference clock and outputs the generated reference clock to the microprocessor-one signal processing unit interface 29 and the microprocessor signal processing circuit (CPU) 26.
  • the microprocessor-one signal processing unit interface 29 generates a bus clock signal synchronized with the reference clock and outputs the bus clock signal to the microphone mouthpiece transmitting / receiving unit interface 28.
  • the microprocessor-signal processing unit interface 29 includes a reception data buffer circuit (not shown), a transmission data buffer circuit (not shown), a conversion circuit (not shown), and a timing adjustment circuit (not shown). It has.
  • the microprocessor signal processing circuit (CPU) 26 includes a microprocessor (not shown), a memory (not shown), an input / output device (not shown), and the like. No) is stored.
  • the information processing terminal system of the first embodiment has a structure in which a microwave transmitting / receiving unit 1 can be attached to and detached from a microprocessor signal processing unit 2. Even when the microwave transmission / reception unit 1 and the microprocessor signal processing unit 2 are separated, the microprocessor-one signal processing circuit (CPU) 26 synchronizes with the reference clock from the clock generator 30 to The memory stored in memory Of the number of programs, it is possible to execute general programs (not shown) such as spreadsheets and documents that do not use the microphone mouthpiece transmission / reception function. Is used. That is, the user can use the information processing terminal system of the first embodiment as an information processing terminal only with the function of the microprocessor-one signal processing unit 2.
  • the high-frequency processing unit 21 will be described.
  • the frequency band of the received RF signal is set in the received signal band-pass filter of the duplexer (DUP) 52.
  • the received signal bandpass filter extracts only the received RF signal received by the antenna 51 and outputs it to the low noise amplifier (LNA) 53.
  • LNA low noise amplifier
  • the received RF signal is obtained by converting a received digital BB signal having a symbol frequency (received symbol frequency) into an in-phase carrier and a quadrature carrier 90 ° out of phase with the in-phase carrier. This is a signal having a carrier frequency generated by quadrature modulation with.
  • the frequency band of the transmission RF signal is set in the transmission signal bandpass filter of the duplexer (DUP) 52.
  • the transmission signal band-pass filter extracts only the transmission RF signal from the power amplifier (PA) 59 and transmits it to the network via the antenna 51.
  • the low-noise amplifier (LNA) 53 amplifies the received RF signal from the duplexer (DUP) 52 to a level sufficient for the demodulator (DEM) 22 to perform signal processing. Output to frequency converter (CONV) 55 through pass filter (BPF) 54.
  • the received RF signal from the low-noise amplifier (LNA) 53 removes unnecessary frequency components other than the carrier frequency band set in the band-pass filter (BPF) 54.
  • the local oscillator ( ⁇ SC) 57 generates a local oscillation signal.
  • the frequency converter (CO NV) 55 receives the signal from which unnecessary frequency components have been removed.
  • the RF signal is mixed with the local oscillation signal generated by the local oscillator (0SC) 57 to convert it into a reception intermediate frequency signal (reception IF signal), which is then passed through a band-pass filter (BPF) 56.
  • reception IF signal a reception intermediate frequency signal
  • BPF band-pass filter
  • the carrier frequency band set by the band-pass filter (BPF) 56 is selected for the received IF signal from the frequency converter (CONV) 55.
  • the transmission IF signal from the modulation / demodulation processing unit 81 is output to the frequency converter (CONV) 61 via the band-pass filter (BPF) 62 and the carrier wave set by the band-pass filter (BPF) 62
  • the frequency band is selected.
  • the local oscillator (OSC) 58 generates a local oscillation signal.
  • the frequency converter (CONV) 61 mixes the transmission IF signal from the band-pass filter (BPF) 62 with the local oscillation signal generated by the local oscillator (OSC) 58, and transmits the transmission high-frequency signal (transmission RF signal) and output to the power amplifier (PA) 59 via the band pass filter (BPF) 60. From the transmission RF signal from the frequency converter (C QNV) 61, unnecessary frequency components other than the carrier frequency band set in the band pass filter (B PF) 60 are removed.
  • the power amplifier (PA) 59 amplifies the power required to transmit the transmission RF signal, and outputs the amplified power to the duplexer (DUP) 52.
  • the demodulator (DEM) 22 converts the received IF signal from the bandpass filter (BPF) 56 into a received analog baseband signal. In the case of a QAM modulated signal, the demodulator (DEM) 22 reproduces the carrier of the received IF signal and performs synchronous detection.
  • the carrier recovery circuit of the demodulator (DEM) 22 generates (reproduces) an in-phase carrier and a quadrature carrier from the received IF signal.
  • Synchronous detection converts the received analog BB signal into an analog in-phase component signal (analog I signal) and an analog quadrature component signal (analog Q signal) to form A / D converters 24-1, 24-2. Output.
  • the received symbol clock recovery circuit of the demodulator (DEM) 22 generates (reproduces) a received symbol clock having a frequency n times (n is an integer) the reception symbol frequency superimposed on the received analog BB signal. Then, the signals are output to the A / D converters 24-1, 24-2 and the microwave transceiver interface 28.
  • the AZD converters 24-1 and 24-2 sample the analog I signal and analog Q signal from the demodulator (DEM) 22 at a sampling frequency synchronized with the received symbol clock, and perform sampling. Digital in-phase component signal corresponding to the carrier amplitude indicated by the analog I signal and analog Q signal
  • Digital I signal and digital quadrature component signal are generated (converted) as a reception digital baseband signal (reception digital BB signal) and output to the microphone mouth-wave transmission / reception unit interface 28 .
  • the bandwidth of the received digital BB signal (digital I signal and digital Q signal) is 80 Mbytes, considering that there are two channels of digital I signal and digital Q signal. G Z seconds.
  • the clock generator 27 generates a transmission symbol clock having a transmission symbol frequency and outputs it to the D / A converters 25-1, 25-2 and the microwave transceiver interface 28.
  • the conversion circuit of the microwave transmission / reception unit interface 28 receives digital BB signal (digital I signal and digital Q signal) and digital BB signal for transmission.
  • the signal level conversion process is a process of converting physical standards such as current and voltage of each input / output.
  • the parallel bit conversion process is a process of fusing and separating data in consideration of transmission efficiency when the input and output data bit widths are different. For example, if the received digital; BB signal is input to the microwave transmitter / receiver interface 28 twice as many as 8 bits per received symbol clock, that is, 16 bits, the microwave transmitter / receiver interface 28 — If the data bit width between the microprocessor signal processing unit interfaces 29 is 32 bits, only one transfer is required by fusing the received digital BB signals for two received symbol clocks.
  • the conversion circuit of the microwave transmission / reception unit interface 28 upon reception, synchronizes with the reception symbol clock from the demodulator (DEM) 22 and receives the reception digital from the A / D converters 24-1, 24-2. Performs parallel bit conversion processing on the BB signal (digital I signal, digital Q signal) and stores it in the received data buffer circuit.
  • the conversion circuit performs signal level conversion processing on the received digital BB signal (digital I signal, digital Q signal) stored in the received data buffer circuit.
  • the input and output of the microwave transmitter / receiver interface 28 are asynchronous. Therefore, the timing adjustment circuit adjusts the timing of outputting the reception digital BB signal (digital I signal, digital Q signal) stored in the reception data buffer circuit to the microprocessor signal processing unit 2. Perform the adjustment process.
  • the microwave transmission / reception unit interface 28 outputs the received digital BB signal (digital I signal, digital Q signal) to the microprocessor signal processing unit 2 in synchronization with the bus clock from the microprocessor signal processing unit 2.
  • the reception digital BB signal is periodically input to the microwave transmission / reception unit interface 28 in synchronization with the reception symbol clock, and stored in the reception data buffer circuit.
  • This data buffer circuit has a finite capacity Therefore, there is a problem that data is lost when an overflow occurs.
  • the microprocessor signal processing circuit (CPU) 26 of the microprocessor signal processing unit 2 sends the data to the reception data buffer circuit of the microwave transmission / reception unit interface 28 at a predetermined timing.
  • the amount of the stored data (data representing the received digital BB signal) is monitored, and the accumulated data (data representing the received digital BB signal) is transferred to the microprocessor signal processing unit before overflow occurs.
  • An instruction is issued to output to the microprocessor one signal processing circuit (CPU) 26 via the interface 29.
  • an overflow detection circuit (not shown) and an interrupt circuit (not shown) may be incorporated in the reception data buffer circuit of the microwave transmission / reception unit interface 28.
  • the overflow detection circuit monitors the amount of data (received digital ⁇ ⁇ signal) stored in the reception data buffer circuit, and the overflow is likely to occur when the amount exceeds the reference.
  • an interrupt signal is output from the interrupt circuit to the microprocessor signal processing circuit (CPU) 26 via the microprocessor signal processing unit interface 29, and the received data buffer circuit is output. To read out the data (data representing the received digital BB signal) stored in the memory.
  • the conversion circuit of the microwave transmission / reception section interface 28 synchronizes with the bus clock from the microprocessor / signal processing section 2 to transmit the digital I / B signal, which is the transmission digital BB signal from the microphone port processor signal processing section 2.
  • the signal and digital Q signal are subjected to parallel bit conversion and stored in the transmission buffer circuit.
  • the conversion circuit performs signal level conversion processing on the transmission digital BB signal (digital I signal, digital Q signal) stored in the transmission data buffer circuit.
  • the input / output of the microwave transceiver interface 28 is asynchronous. is there. For this reason, the timing adjustment circuit outputs the transmission digital BB signal (digital I signal, digital Q signal) stored in the transmission data buffer circuit to the D / A converters 25-1, 25_2. Perform the evening adjustment process to adjust the timing.
  • the microwave transmission / reception unit interface 28 synchronizes with the transmission symbol clock from the clock generator 27 and converts the transmission digital BB signal (digital I signal, digital Q signal) to the DZA converters 25-1, 25, Output to 2.
  • the transmission digital BB signal is stored in the transmission data buffer circuit of the microwave transmission / reception unit interface 28, and is periodically output in synchronization with the transmission symbol clock. If the data (data representing the transmission digital BB signal) stored in the transmission data buffer circuit becomes empty, data output cannot be performed. In order to prevent this, as a timing adjustment process, the microprocessor one signal processing circuit (CPU) 26 transmits the data stored in the transmission data buffer circuit of the microwave transmission / reception unit interface 28 at a predetermined timing. Monitor the amount of digital BB signal) and write the data (data representing the transmission digital BB signal) before the data stored in the transmission data buffer circuit becomes empty. Output to transmission data buffer circuit).
  • CPU microprocessor one signal processing circuit
  • a data non-detection circuit (not shown) and an interrupt circuit (not shown) may be incorporated in the transmission data buffer circuit of the microwave transmission / reception unit interface 28.
  • the data non-detection circuit monitors the amount of data (transmitted digital BB signal) stored in the transmission data buffer circuit, and the amount is below the reference and is likely to be empty.
  • an interrupt signal is output from the interrupt circuit to the microprocessor-signal processing circuit (CPU) 26 via the microprocessor-signal processing unit interface 29, and the data writing is performed (the transmission data Output to the evening buffer circuit).
  • No-eight converters 25-1, 25-2 transmit digital I and digital Q signals in synchronization with the transmit symbol clock from clock generator 27.
  • Analog baseband signal transmit analog BB signal
  • the signal is converted into an analog I signal and an analog Q signal indicating the amplitude of the carrier wave and output to the modulator (MOD) 23.
  • the digital I signal and the digital Q signal are 20 Mbytes Z seconds.
  • the signal is transmitted from the microphone mouth wave transmitter / receiver interface 28 to the DZA converters 25-1, 25-2 in the signal band of, and is converted into a transmission analog BB signal.
  • the modulator (MOD) 23 modulates the analog I signal and analog Q signal, which are the transmission analog baseband signal (transmission analog BB signal), with an in-phase carrier and a quadrature carrier to transmit a transmission intermediate frequency signal (transmission IF signal). ) Is generated and output to a frequency converter (CONV) 61 through a band-pass filter (BPF) 62.
  • CONV frequency converter
  • BPF band-pass filter
  • microprocessor-one signal processing unit 2 Next, the microprocessor-one signal processing unit 2 will be described.
  • reception data buffer circuit The functions of the reception data buffer circuit, transmission data buffer circuit, conversion circuit, and timing adjustment circuit of the microprocessor-signal processing unit interface 29 are the same as those of the microwave transmission / reception unit interface 28. It has the same functions as the buffer circuit, transmission data buffer circuit, conversion circuit, and timing adjustment circuit.
  • the conversion circuit of the microprocessor signal processing unit interface 29 synchronizes with the reference clock from the clock generator 30 and outputs the signal from the microphone mouth wave transmission / reception unit 1 (microwave transmission / reception unit interface 28). Performs parallel bit conversion processing on the received digital BB signal (digital I signal, digital Q signal) and stores it in the received data buffer circuit.
  • the conversion circuit converts the reception digital BB signal stored in the reception data buffer circuit. Signal (digital I signal, digital Q signal).
  • the timing adjustment circuit adjusts the timing at which the reception digital BB signal (digital I signal, digital Q signal) stored in the reception data buffer circuit is output to the microprocessor signal processing circuit (CPU) 26. Do.
  • the conversion circuit of the microprocessor-signal processing unit interface 29 synchronizes with the reference clock from the clock generator 30 and transmits the transmission digital signal BB signal from the microphone processor signal processing circuit (CPU) 26.
  • Signal (digital I signal, digital Q signal) is subjected to parallel bit conversion processing and stored in the transmission data buffer circuit.
  • the conversion circuit performs signal level conversion processing on the transmission digital BB signal (digital I signal, digital Q signal) stored in the transmission data buffer circuit.
  • the timing adjustment circuit outputs the transmission digital BB signal (digital I signal, digital Q signal) stored in the transmission data buffer circuit to the microphone mouth wave transmitting / receiving section 1 (micro mouth wave transmitting / receiving section interface 28). Perform the evening adjustment process to adjust the timing.
  • the microprocessor signal processing unit interface 29 synchronizes with the reference clock from the clock generator 30 and transmits the transmission digital BB signal (digital I signal and digital Q signal) to the microphone mouth wave transmission / reception unit interface. Output to interface 28.
  • the microprocessor-one signal processing circuit (CPU) 26 executes a communication processing program (not shown) among a plurality of programs stored in the memory.
  • This communication processing program includes error correction processing, processing for adding redundant information for error correction, coding * decoding processing, signal identification in the wireless section.
  • Software processing for adding processing information (identification information addition processing), signal identification information removal processing in radio sections (identification information removal processing), Fourier transform, inverse Fourier transform, and digital waveform processing. Have.
  • the microprocessor-one signal processing circuit (CPU) 26 receives the data from the microprocessor-one signal processing unit interface 29 in synchronization with the reference clock from the clock generator 30 by the communication processing program at the time of reception. Performs error correction processing, decoding processing, identification information removal processing, Fourier transform, and digital waveform processing on digital BB signals (digital I and digital Q signals) to generate received data.
  • the microprocessor one signal processing circuit (CPU) 26 processes received data by an application program (for example, an e-mail processing program).
  • the microprocessor signal processing circuit (CPU) 26 generates a transmission data using an application program (for example, an e-mail processing program) at the time of transmission.
  • Microprocessor-one signal processing circuit (CPU 26 uses a communication processing program to add redundant information for error correction to its transmission data in synchronization with the reference clock from clock generator 30, coding processing, and identification. It performs information addition processing, inverse Fourier transform, and digital waveform processing to generate a transmission digital BB signal (digital I signal, digital Q signal) and outputs it to the microprocessor signal processor interface 29.
  • Recent microprocessors Has a built-in digital signal processor.
  • This digital signal processor enables higher-speed operations than the second conventional microprocessor.Microprocessor signal processing circuit (CPU) 26
  • CPU Microprocessor signal processing circuit
  • a digital signal A processor can be installed.
  • Microprocessor signal processing circuit (CPU) 26 receives digital B
  • the function of performing error correction processing and decoding processing on the B signal Corresponds to the function of the terminal system decoder (DEC) 71.
  • This is called the DEC function.
  • DEC function it is possible to grasp the condition information of the wireless section by monitoring the error correction amount (from one monitor information). Also, by using this information, the transmission power of the other party can be controlled to an optimal value, and the optimal error correction method and optimal encoding method can be selected from among multiple error correction methods and multiple encoding methods. Can be selected.
  • the DEC function ⁇ decoder (DEC) 7 1 ⁇ is provided in the microwave transmission / reception unit 17, the above-mentioned monitor information is transmitted from the microphone mouth wave transmission / reception unit 17 to the microprocessor 1.
  • a mechanism (transmission mechanism) for transmitting the signal to the microprocessor signal processing circuit (CPU) 75 in the signal processing section 18 was required.
  • the microphone opening processor signal processing circuit (CPU) 26 in the microphone opening processor one signal processing section 2 has a DEC function, the transmission mechanism described above becomes unnecessary, and The processor signal processing circuit (CPU) 26 executes only the communication processing program (software algorithm) to grasp the condition information of the wireless section from the monitor information and issue an instruction to shift to the optimal communication method. Can be. For this reason, in the information processing terminal system of the first embodiment, feedback from the DEC function can be executed faster than in the conventional information processing terminal system.
  • the function of the microprocessor-one signal processing circuit (CPU) 26 to add redundant information for error correction to the transmission data and to perform the encoding process is the function of the encoder (ENC) 72 of the conventional information processing terminal system. Corresponds to function. This is called the ENC function.
  • C PU is an E N so that the optimal error correction method and the optimal coding method selected based on the condition of the wireless section are executed.
  • this ENC function ⁇ encoder (ENC) 7 2 ⁇ is provided in the microwave transmission / reception unit 17, so that control information for controlling the ENC function to execute the optimum error correction method and the optimum coding method is transmitted to the microprocessor signal processing unit 1.
  • a mechanism (transmission mechanism) was required to transmit the signal from the microprocessor-signal processing circuit (CPU) 75 in 8 to the encoder (ENC) 72.
  • the microprocessor signal processing circuit (CPU) 26 in the microphone opening processor-one signal processing unit 2 has an NC function, the transmission mechanism is not required, and By executing only the communication processing program (software algorithm), the processor signal processing circuit (CPU) 26 uses the optimal error correction method and the optimal coding method to transmit the redundant information for error correction in the transmission data overnight. Addition processing and encoding processing can be performed. As a result, the information processing terminal system of the first embodiment is faster than the conventional information processing terminal system.
  • Control of the ENC function can be executed.
  • the received RF signal received by the antenna 51 is output to a low noise amplifier (LNA) 53 by a duplexer (DUP) 52.
  • the received RF signal is amplified by a low-noise amplifier (LNA) 53, and unnecessary frequency components other than the carrier frequency band are removed by a band-pass filter (BPF) 54.
  • LNA low noise amplifier
  • BPF band-pass filter
  • the received RF signal from which unnecessary frequency components have been removed is mixed with a local oscillation signal generated by a local oscillator ( ⁇ SC) 57 by a frequency converter (CONV) 55 and converted into a received IF signal.
  • the carrier frequency band of the received IF signal is selected by a band pass filter (BPF) 56 and output to a demodulator (DEM) 22.
  • the received IF signal from the band pass filter (BPF) 56 is converted to a demodulator (D EM) 2 2 converts the received analog BB signal into an analog I signal and analog Q signal, and outputs them to AZD converters 24-1 and 24-2.
  • the reception symbol clock synchronized with the reception symbol frequency included in the reception analog BB signal is reproduced by the reception symbol clock recovery circuit of the demodulator (DEM) 22, and the AZD converters 24-1, 24, and 2.
  • the analog I signal and analog Q signal from the demodulator (DEM) 22 are sampled by the AZD converters 24-1 and 24-2 at a sampling frequency synchronized with the received symbol clock, and the received digital The signal is converted into a digital I signal and a digital Q signal as a BB signal and output to the microphone mouth wave transmitting / receiving unit interface 28.
  • the digital BB signals (digital I signal and digital Q signal) received from the A / D converters 24_1 and 244-2 are converted by the conversion circuit of the microwave transmitter / receiver interface 28.
  • a parallel bit conversion process is performed in synchronization with the symbol clock received from the demodulator (DEM) 22, and is stored in the reception data buffer circuit of the microwave transmission / reception unit interface 28.
  • the reception digital BB signal (digital I signal, digital Q signal) stored in the reception data buffer circuit is subjected to signal level conversion processing by the conversion circuit of the microwave transmission / reception unit interface 28, and the microwave transmission is performed.
  • Timing adjustment processing is performed by the timing adjustment circuit of the reception unit interface 28, and the microphone opening processor-signal processing unit interface 2 is synchronized with the bus interface from the microprocessor-signal processing unit 2.
  • the received digital BB signal (digital I signal, digital Q signal) from the microwave transmission / reception unit interface 28 is converted from the clock generator 30 by the conversion circuit of the microprocessor / signal processing unit interface 29. Parallel bit conversion processing is performed in synchronization with the reference clock.
  • the reception digital BB signal (digital I signal, digital Q signal) stored in the reception data buffer circuit is subjected to signal level conversion processing by the conversion circuit of the microprocessor processor-signal processing section interface 29, and the microprocessor signal is processed.
  • the timing adjustment processing is performed by the timing adjustment circuit of the processing unit interface 29, and the microprocessor signal processing circuit is synchronized with the reference clock from the clock generator 30.
  • the received digital BB signal (digital I signal, digital Q signal) from the microprocessor-signal processing section interface 29 is converted by the communication processing program executed by the microprocessor-signal processing circuit (CPU) 26.
  • the microprocessor-signal processing circuit (CPU) 26 processes the received data generated by an application program (for example, an e-mail processing program).
  • the microprocessor-signal processing circuit (CPU) 26 generates a transmission data by an application program (for example, an e-mail processing program), and then generates a transmission data by a communication processing program to a reference clock from the clock generator 30. Synchronously, it applies processing to add redundant information for error correction to transmission data, encoding processing, identification information addition processing, inverse Fourier transform, and digital waveform processing to transmit digital BB signals (digital I signals, digital Q signals) ) And outputs it to the microprocessor-one signal processing unit interface 29.
  • the transmission digital BB signal (digital I signal, digital Q signal) from the microprocessor-signal processing circuit (CPU) 26 is converted into the clock generator 3 by the conversion circuit of the microprocessor signal processing section interface 29.
  • parallel bit conversion processing is performed and stored in the transmission data buffer circuit of the microprocessor signal processing unit interface 29.
  • the transmission digital BB signal (digital I signal, digital Q signal) stored in the transmission data buffer circuit is subjected to signal level conversion processing by the conversion circuit of the micro processor signal processing unit interface 29, Timing adjustment processing is performed by the timing adjustment circuit of the microphone processor signal processing unit interface 29, and is output to the microwave transmission / reception unit interface 28 in synchronization with the reference clock from the clock generator 30.
  • the transmission data BB signal (digital I signal .. digital Q signal) from the microphone port processor-signal processing section interface 29 is converted to the micro-wave by the conversion circuit of the microwave transmission / reception section interface 28.
  • the parallel bit conversion process is performed in synchronization with the bus clock from the processor-signal processing unit interface 29, and is stored in the transmission data buffer circuit of the microwave transmission / reception unit interface 28.
  • the transmission digital BB signal (digital I signal, digital Q signal) stored in the transmission data buffer circuit is subjected to signal level conversion processing by the conversion circuit of the microwave transmission / reception unit interface 28, and is subjected to microwave processing. Timing adjustment processing is performed by the evening adjustment circuit of the transmitter / receiver interface 28, and the D / A converters 25-1, 25 are synchronized with the transmission symbol clock from the clock generator 27. — Output to 2.
  • the digital BB signals (digital I signal and digital Q signal) transmitted from the microwave transmitting / receiving unit interface 28 are converted to DZA converters 25-1, 2
  • the transmission symbol clock from clock generator 27 is synchronized. At the same time, it is converted to a transmission analog BB signal (analog I signal, analog Q signal) and output to the modulator (MOD) 23.
  • BB signal analog I signal, analog Q signal
  • Transmitted analog BB signals (analog I signal, analog Q signal) from D / A converters 25-1, 25-2 are converted into transmit IF signals by modulator (MOD) 23, and the Output to the passing filter (BPF) 62.
  • This transmission IF signal is limited to a carrier frequency band by a band-pass filter (BPF) 62 and output to a frequency converter (CONV) 61.
  • the transmission IF signal from the bandpass filter (BPF) 62 is mixed with the local oscillation signal generated by the local oscillator (OSC) 58 by the frequency converter (CONV) 61 and converted to a transmission RF signal. Is done. From this transmission RF signal, unnecessary frequency components other than the carrier frequency band are removed by a band-pass filter (BPF) 60.
  • BPF band-pass filter
  • the transmission RF signal from which unnecessary frequency components have been removed is amplified by a power amplifier (PA) 59 and radiated from a duplexer (DUP) 52 to a network via an antenna 51.
  • PA power amplifier
  • DUP duplexer
  • the microphone port processor signal processing circuit (CPU) 26 of the microprocessor signal processing unit 2 performs error correction processing, processing for adding redundant information for error correction, code It performs compounding processing, identification information addition / removal processing, and so on. These processes are all digital signal processes.
  • the microprocessor signal processing circuit (CPU) 26 includes a decoder (DEC) 71 in the microwave transmission / reception unit 17 of the information processing terminal system of the second conventional example and a coder ( ENC) 72, the functions of the identification information processing circuit of the microwave transceiver interface 73 are integrated.
  • DEC decoder
  • ENC coder
  • the microprocessor (CPU) 26 has a decoder (DEC) 71, an encoder (ENC) 72, and a microphone mouth wave transmitting and receiving unit. Identification of interface 73
  • the functions of the information processing circuit are integrated. For this reason, the information processing terminal system of the first embodiment can consume less power than the information processing terminal system of the second conventional example. Thus, the information processing terminal system according to the first embodiment can achieve low power consumption.
  • the decoder (DEC) 71, the encoder (ENC) 72, and the microwave transceiver interface in the microwave transceiver 17 of the information processing terminal system of the second conventional example It is not necessary to incorporate the identification information processing circuit in the microwave transceiver unit 1. For this reason, the amount of heat generated by the microphone mouthpiece transmitting / receiving unit 1 due to signal transmission / reception (input / output) is smaller than the amount of heat generated by the microwave transmitting / receiving unit 17 in the information processing terminal system of the second conventional example. small.
  • the microprocessor-one signal processing circuit (CPU) 26 has a decoder (DEC) 71, an encoder (ENC) 72, and a microwave transceiver. Identification of interface 73 The functions of the information processing circuit are integrated. For this reason, in the information processing terminal system of the first embodiment, the microphone port processor signal processing unit 2 generates heat. However, by utilizing the heat radiation structure of the microprocessor signal processing unit 2, the microprocessor port signal processing unit 2 generates heat. It is easy to handle the heat generation.
  • the heat radiation processing is facilitated.
  • the microwave transmission / reception unit 1 When the microwave transmission / reception unit 1 has a card-like shape, conditions for radiating heat generated by the microwave transmission / reception unit 1 are set stricter than usual. Normally, when radiating the heat generated by the microwave transmitting / receiving unit 1, Manufacturing costs for manufacturing are incurred. In the information processing terminal system of the first embodiment, since the heat generation of the microwave transmitting / receiving unit 1 can be reduced, the above-described manufacturing cost does not occur. Thus, the information processing terminal system according to the first embodiment can achieve low cost.
  • the information processing terminal system of the first embodiment has a structure in which the microwave transmitting / receiving unit 1 can be attached and detached.
  • the function of the transmission / reception device microwave transmission / reception unit 1
  • the user separates the microphone mouth wave transmitting / receiving unit 1 and the microprocessor signal processing unit 2 and processes the information processing terminal system of the first embodiment only with the function of the microprocessor / signal processing unit 2.
  • the information processing terminal system of the first embodiment hardware (microwave transmission / reception unit 1) and software (microprocessor / signal processing unit 2) 'can be separated, so that hardware and software can be replaced individually. .
  • a hardware-dependent specification example: radio frequency
  • the modulation / demodulation processing unit 81 receives a reception intermediate frequency signal (reception IF signal), which is a reception modulation wave signal from the high frequency processing unit 21, during reception.
  • the signal is converted to a BB signal and output to the microprocessor signal processing unit 2.
  • the transmission digital BB signal from the signal processor 2 is converted into a transmission intermediate frequency signal (transmission IF signal), which is a transmission modulation wave signal, and output to the high-frequency processing unit 21.
  • transmission IF signal transmission intermediate frequency signal
  • the present invention is not limited to this. .
  • the modulation / demodulation processing section 81 Upon reception, the modulation / demodulation processing section 81 converts the received RF signal into a reception digital BB signal as a reception modulated wave signal from the high-frequency processing section 21 and outputs it to the microphone opening processor signal processing section 2, and at the time of transmission, the microprocessor
  • the transmission digital BB signal from the signal processing unit 2 is converted into a transmission RF signal as a transmission modulation wave signal and output to the high-frequency processing unit 21
  • a high frequency processing unit 21 includes a duplexer (DUP) 52, a low noise amplifier (L NA) 53, band pass filter (BPF) 54, 60, and power amplifier (PA) 59.
  • DUP duplexer
  • L NA low noise amplifier
  • BPF band pass filter
  • PA power amplifier
  • the demodulator (DEM) 22 converts the received RF signal from the band-pass filter (BPF) 54 into a received analog BB signal (analog I signal, analog Q signal) and converts it into an A / D converter. Output to 2 4—1, 2 4—2.
  • the reception symbol clock recovery circuit of the demodulator (DEM) 22 generates a reception symbol clock having a frequency of n times (n is an integer) the reception symbol frequency superimposed on the reception analog BB signal (n is an integer). Playback) and output to A / D converters 24-1, 24-2 and microwave transceiver interface 28.
  • the modulator (MOD) 23 modulates the transmission analog BB signal (analog I signal, analog Q signal) to convert it to the transmission RF signal, and passes it through a band-pass filter (BPF) 60 to a power amplifier (PA). 5 Output to 9.
  • BB signal analog I signal, analog Q signal
  • PA power amplifier
  • FIG. 3 shows a configuration of an information processing terminal system using a micro mouthband quadrature amplitude modulated wave as the information processing terminal system according to the second embodiment of the present invention.
  • the information processing terminal system according to the second embodiment includes an antenna 51 connected to a network, a microwave transmitting / receiving unit 3, and a microprocessor signal processing unit 4.
  • the antenna 51 and the microwave transmitting / receiving unit 3 are a transmitting / receiving device (communication device).
  • the microprocessor-one signal processing unit 4 is an information processing terminal.
  • the information processing terminal system of the second embodiment is different from the information processing terminal system of the first embodiment in that the microwave transmitting / receiving section 1 and the microphone processor signal processing section 2 are replaced by a microwave transmitting / receiving section 3 and a microphone port.
  • a processor signal processing unit 4 is provided.
  • the microphone mouth-wave transmitting / receiving unit 3 demodulates the received high-frequency signal (received RF signal), which is a modulated wave, received via the antenna 51 during reception, converts the demodulated received high-frequency signal (received RF signal) into reception data, and converts the signal into a microphone mouth processor-one signal processing unit 4 Output to At the time of transmission, the microwave transmission / reception unit 3 converts the transmission data from the microprocessor signal processing unit 4 into a transmission high-frequency signal (transmission RF signal), which is a modulated wave, and transmits the signal via the antenna 51. .
  • the microphone mouth wave transmitting / receiving unit 3 includes a high frequency processing unit 21 and a modulation / demodulation processing unit 82.
  • This high-frequency processing unit 21 is the same as in the first embodiment (see FIG. 2).
  • the high frequency processing section 21 demodulates the received RF signal received via the antenna 51, converts it to a received intermediate frequency signal (received IF signal), and outputs it to the modulation / demodulation processing section 82.
  • the high-frequency processing unit 21 converts the transmission IF signal from the modulation / demodulation processing unit 82 into a transmission RF signal and transmits the signal via the antenna 51.
  • the modulation and demodulation processing unit 82 converts the reception IF signal, which is a reception modulation wave signal from the high-frequency processing unit 21, into reception data during reception, and converts the reception IF signal into a microprocessor. Output to the signal processing unit 4.
  • the modulation / demodulation processing unit 82 converts the transmission data from the microprocessor single signal processing unit 4 into a transmission IF signal, which is a transmission modulation wave signal, and outputs it to the high frequency processing unit 21.
  • the modulation / demodulation processing unit 82 includes a demodulator (DEM) 22, a modulator (MOD) 23, and a baseband processing unit.
  • the baseband processing section is an analog Z digital (A / D) converter 24-1, 24-2, a digital Z analog (DZA) converter 25-1, 25-2, decoding (DEC) 71, encoder (ENC) 72, and microwave transceiver interface (IZF) 46.
  • the demodulator (DEM) 22, modulator (MOD) 23, A / D converter 24-1, 24-2, DZA converter 25-1, 25-2 are the first embodiment. (See Figure 2).
  • the modulation / demodulation processing unit 82 includes a decoder (DEC) 71 and an encoder in place of the clock generator 27 and the microphone mouth wave transmission / reception unit interface 28 of the modulation / demodulation processing unit 81 in the first embodiment.
  • DEC decoder
  • ENC Encoder
  • Microwave transceiver interface 46 Microwave transceiver interface 46.
  • the microprocessor-one signal processing unit 4 includes a microprocessor-one signal processing unit interface (IZF) 47 and a microprocessor-one signal processing circuit (CPU) 48.
  • IZF microprocessor-one signal processing unit interface
  • CPU microprocessor-one signal processing circuit
  • the microprocessor signal processing circuit (CPU) 48 includes a microprocessor (not shown), a memory (not shown), an input / output device (not shown), and the like. No) is stored.
  • the microprocessor signal processing unit 4 further includes a clock generator (not shown).
  • the information processing terminal system of the second embodiment has a structure in which the microwave transmission / reception unit 3 can be attached to and detached from the microprocessor signal processing unit 4. Microwave transceiver 3 and microprocessor signal processor 4 are separated
  • the microprocessor signal processing circuit (CPU) 48 transmits and receives microwaves from among multiple programs stored in the memory in synchronization with the clock from the clock generator of the microprocessor 1 signal processing unit 4.
  • General programs (not shown) such as spreadsheets and document creation that do not use functions can be executed, and the general information processing (processing using only the functions of the information processing terminal) can be performed. is there. That is, the user can use the information processing terminal system of the second embodiment as an information processing terminal only with the function of the microprocessor signal processing unit 4 alone.
  • the demodulator (DEM) 22 includes a carrier recovery circuit (not shown) and a reception simple clock recovery circuit (not shown).
  • the carrier recovery circuit of the demodulator (DEM) 22 is the same as the carrier recovery circuit of the demodulator (DEM) 22 of the modem 81 in the first embodiment.
  • the demodulator (D EM) 22 receives symbol clock recovery circuit, and the demodulator (D EM) 22 of the modulation and demodulation processing unit 81 in the first embodiment receives the reception symbol clock from the reception symbol clock recovery circuit.
  • the output destination of the symbol cook is different.
  • the received symbol clock recovery circuit generates (regenerates) a received symbol clock having a frequency that is n times (n is an integer) the received symbol frequency superimposed on the received analog BB signal, and generates an AZD converter 24.
  • Decoder DEC
  • DZA DZA converter 25-1, 25-2
  • Encoder EEC
  • Microwave transceiver interface 46 Microprocessor It outputs to one signal processing unit interface 47, microprocessor signal processing circuit (CPU) 48.
  • the AZD converters 24-1 and 24-2 sample the analog I signal and analog Q signal from the demodulator (DEM) 22 at a sampling frequency synchronized with the received symbol clock.
  • Digital in-phase component signal corresponding to the carrier amplitude indicated by the analog I signal and analog Q signal Digital I signal and digital quadrature component signal (Digital Q signal) are generated (converted) as a received digital baseband signal (received digital BB signal) and output to the decoder (DEC) 71.
  • the decoder (DEC) 71 synchronizes with the reception symbol clock from the demodulator (DEM) 22 and converts the digital I and digital Q signals, which are the received digital BB signals, into error correction and decoding signals.
  • the signal is processed and output to the microwave transmission / reception unit interface 46.
  • the microphone mouth wave transmitting / receiving unit interface 46 includes a conversion / identification information processing circuit (not shown).
  • This conversion / identification information processing circuit incorporates a conversion circuit having the same function as the conversion circuit of the microphone mouth wave transmission / reception unit interface 28 of the modulation / demodulation processing unit 81 in the first embodiment.
  • This conversion circuit performs signal level conversion processing and parallel bit conversion processing on received data and transmitted data.
  • the identification information processing circuit synchronizes with the received symbol clock from the demodulator (DEM) 22 at the time of reception, and transmits the data from the decoder (DEC) 71
  • the received digital BB signal is subjected to signal level conversion processing, parallel pit conversion processing, and signal identification information removal processing (identification information removal processing) in the wireless section to generate reception data.
  • Output to processing unit 4 microprocessor-signal processing unit interface-phase 47).
  • the conversion and identification information processing circuit of the microphone mouth wave transmitting / receiving section interface 46 synchronizes with the received symbol clock from the demodulator (DEM) 22 and transmits the signal to the microprocessor signal processing section 4 (microprocessor signal).
  • the transmission data from the signal processing unit interface 47 7) is subjected to signal level conversion processing, parallel bit conversion processing, and processing for adding signal identification information in the radio section (identification information addition processing), and the encoder ( ENC) 72 Output to 2.
  • the encoder (ENC) 72 is the symbol received from the demodulator (DEM) 22 Synchronizing with the clock, processing to add error correction redundant information to the transmission data from the microphone mouthpiece transmission / reception unit interface 46 and encoding is performed, and the transmission digital baseband signal (transmission digital BB It generates a digital I signal and a digital Q signal as signals) and outputs them to the DZA converters 25_1 and 25-2.
  • the DZA converters 25-1, 25-2 transmit digital I signals and digital Q signals in synchronization with the reception symbol clock from the demodulator (DEM) 22 and transmit analog baseband signals (transmission
  • the analog BB signal is converted to an analog I signal and an analog Q signal indicating the amplitude of the carrier wave and output to the modulator (M ⁇ D) 23.
  • the modulator (MOD) 23 modulates the analog I signal and analog Q signal, which are the transmission analog baseband signal (transmission analog BB signal), with the in-phase carrier and the quadrature carrier to transmit the intermediate frequency signal (transmission IF Signal) and outputs it to the frequency converter (CONV) 61 via the band-pass filter (BPF) 62.
  • microprocessor-one signal processing unit 4 Next, the microprocessor-one signal processing unit 4 will be described.
  • Microphone mouth processor signal processing section interface 47 outputs to microprocessor one signal processing circuit (CPU) 48 depending on whether microwave transmission / reception section 3 is attached to microphone mouth processor signal processing section 4 or not. The source of the generated clock.
  • CPU microprocessor one signal processing circuit
  • the microprocessor-signal processing section interface 47 converts the received symbol clock from the demodulator (DEM) 22 into a microprocessor signal processing circuit ( Output to CPU) 48. At this time, the microprocessor signal processing unit interface 47 generates the clock so that the clock from the clock generator of the microprocessor signal processing unit 4 is not output to the microprocessor signal processing circuit (CPU) 48.
  • vessel Control When the microwave transmitting / receiving section 3 is mounted on the microprocessor signal processing section 4, the microprocessor-signal processing section interface 47 converts the received symbol clock from the demodulator (DEM) 22 into a microprocessor signal processing circuit ( Output to CPU) 48. At this time, the microprocessor signal processing unit interface 47 generates the clock so that the clock from the clock generator of the microprocessor signal processing unit 4 is not output to the microprocessor signal processing circuit (CPU) 48.
  • vessel Control When the microwave transmitting / receiving section 3 is mounted on the microprocessor signal processing section 4, the microprocessor-signal processing section interface 47 converts the
  • the microprocessor signal processing unit interface 47 includes a conversion circuit (not shown).
  • This conversion circuit has a built-in conversion circuit having the same function as the conversion circuit of the microwave transmission / reception unit interface 29 of the microprocessor signal processing unit 2 in the first embodiment.
  • This conversion circuit performs signal level conversion processing and parallel bit conversion processing on received data and transmitted data.
  • the conversion circuit of the microprocessor-signal processing unit interface 47 synchronizes with the symbol clock received from the demodulator (DEM) 22 during reception, and the microphone mouth-wave transmission / reception unit 3 (microphone mouth-wave transmission / reception unit) A signal level conversion process and a parallel bit conversion process are performed on the data received from the interface 46), and the received data is output to a microprocessor signal processing circuit (CPU) 48.
  • CPU microprocessor signal processing circuit
  • the conversion circuit of the microphone port processor-signal processing unit interface 47 is synchronized with the received symbol clock from the demodulator (DEM) 22 during transmission.
  • the microprocessor-signal processing circuit (CPU) 48 A signal level conversion process and a parallel bit conversion process are performed on the transmission data, and the transmission data is output to the microwave transmission / reception unit interface 46.
  • the microprocessor-one signal processing circuit (CPU) 48 executes an application program (for example, an e-mail processing program) (not shown) among a plurality of programs stored in the memory.
  • an application program for example, an e-mail processing program
  • the microprocessor signal processing circuit (CPU) 48 processes the data received from the microphone processor signal processing unit interface 47 by an application program (for example, an e-mail processing program) at the time of reception.
  • an application program for example, an e-mail processing program
  • the microprocessor signal processing circuit (CPU) 48 is generated by an application program (for example, an e-mail processing program) during transmission.
  • the transmission data obtained is output to the microprocessor-signal processing unit interface 47 in synchronization with the reception symbol clock from the demodulator (DEM) 22.
  • DEM demodulator
  • the received IF signal from the band-pass filter (BPF) 56 is converted into an analog I signal and analog Q signal as a received analog BB signal by a demodulator (DEM) 22, and the AZD converter 24-1, 2 Output to 4-2.
  • the received symbol clock synchronized with the received symbol frequency included in the received analog BB signal is recovered by the received symbol clock recovery circuit of the demodulator (DEM) 22, and the A / D converter 24-1, 2 4-2, Decoder (DEC) 7 1, D / A converter 2 5-1, 2 5-2, Encoder (ENC) 7 2, Microwave transceiver
  • the signal is output to the processor-signal processing unit interface 47 and the microprocessor-signal processing circuit (CPU) 48.
  • the analog I signal and analog Q signal from the demodulator (DEM) 22 are sampled by the A / D converters 24-1 and 24-2 at the sampling frequency synchronized with the received symbol clock and received. It is converted to a digital I signal and a digital Q signal as a digital BB signal, and output to the decoder (DEC) 71.
  • DEC decoder
  • the digital I signal and digital Q signal from the AZD converters 24-1 and 24-2 are subjected to error correction and decoding processing by the decoder (DEC) 71, and the demodulator (DEM) 2 It is output to the microphone mouth wave transmitting / receiving unit interface 46 in synchronization with the reception symbol clock from 2.
  • DEC decoder
  • DEM demodulator
  • the data received from the decoder (DEC) 71 is received by the microwave transmitter / receiver interface 46, and the reception symbol from the demodulator (DEM) 22 is received. Synchronized with the clock, the signal is converted into a reception data that has been subjected to signal level conversion processing, parallel bit conversion processing, and identification information removal processing, and output to the microprocessor signal processing unit interface 47.
  • the reception data from the microwave transmission / reception unit interface 46 is converted into a signal level by the microphone processor signal processing unit interface 47 in synchronization with the reception symbol clock from the demodulator (DEM) 22. Processing and parallel bit conversion are performed and output to the microprocessor-one signal processing circuit (CPU) 48.
  • the microprocessor-one signal processing circuit (CPU) 48 processes the data received from the microphone processor signal processing unit interface 47 by an application program (for example, an e-mail processing program) stored in the memory.
  • an application program for example, an e-mail processing program
  • the microprocessor signal processing circuit (CPU) 48 generates transmission data using an application program (for example, an e-mail processing program), and then uses the application program to generate a reception symbol clock from the demodulator (DEM) 22. Synchronously, the transmission data is output to the microprocessor signal processing unit interface 47.
  • an application program for example, an e-mail processing program
  • DEM demodulator
  • the transmission data from the microprocessor signal processing circuit (CPU) 48 is synchronized with the reception symbol clock from the demodulator (DEM) 22 by the microprocessor signal processing unit interface 47 to perform signal level conversion processing and parallel processing. Bit conversion processing is performed, and the result is output to the microwave transceiver interface 46.
  • the demodulator (D) The signal level conversion processing, the parallel bit conversion processing, and the identification information addition processing are performed in synchronization with the reception symbol clock from the EM) 22 and output to the encoder (ENC) 72.
  • the transmission data from the microwave transmission / reception section interface 46 is transmitted by the encoder (ENC) 72 in synchronization with the reception symbol clock from the demodulator (DEM) 22 and transmitted digital baseband signal (transmission digital BB signal) As a result, the signal is converted into a digital I signal and a digital Q signal that have been subjected to processing for adding error correction redundant information and encoding processing, and output to the D / A converter 25-1-25-2.
  • the digital I signal and digital Q signal from the encoder (ENC) 72 are D
  • the A / A converter 25 _ 1 2 5 1-2 synchronizes with the reception symbol clock from the demodulator (DEM) 22 and converts it into an analog I signal and an analog Q signal as a transmission analog BB signal.
  • the signal is output to a modulator (MOD) 23.
  • the transmission analog BB signal (analog I signal, analog Q signal) from the DZA converter 25-1 25-2 is converted to a transmission IF signal by the modulator (MOD) 23.
  • Interface for the microphone mouth wave transmission / reception section 46, interface for the microprocessor and signal processing section 47, the processor for the microprocessor and signal processing circuit (CPU) 48, the demodulator (DEM) 22 It operates at the timing synchronized with the received symbol clock from. Therefore, in the information processing terminal system of the second embodiment, the timing adjustment processing performed in the information processing terminal system of the second conventional example is unnecessary. Therefore, in the information processing terminal system according to the second embodiment, the reception data is transmitted along with the timing adjustment processing. No need for overnight buffer circuit, transmission data buffer circuit, and timing adjustment circuit. As a result, the microwave transmitting / receiving unit 3 and the
  • the microprocessor-signal processor 4 (microwave transmitter-receiver interface 46, microprocessor signal processor interface 47) has the microwave transmitter-receiver 17 of the second conventional information processing terminal system. However, it can be made smaller than the microphone processor signal processing section 18 (microwave transmission / reception section interface 73, microprocessor signal processing section interface 74). Thus, the information processing terminal system according to the second embodiment can be downsized.
  • the information processing terminal system of the second embodiment it is necessary to incorporate a reception data buffer circuit, a transmission data buffer circuit, and a timing adjustment circuit in the microphone mouth wave transmission / reception section interface 46 and the microprocessor signal processing section interface 47. There is no. Therefore, the information processing terminal system of the second embodiment can reduce power consumption compared to the information processing terminal system of the second conventional example. Thus, the information processing terminal system of the second embodiment can achieve low power consumption.
  • the microphone mouth wave transmitting / receiving unit 3, the microphone mouth processor signal processing unit 4 receive the reception data.
  • the microwave transmitting / receiving unit 3 and the microprocessor signal processing unit 4 generate heat as the signal is transmitted / received (input / output).
  • the calorific value is calculated by the microwave transceiver 17 and the microprocessor signal processor 18 (microwave transceiver interface 73, microprocessor The heat generated by the sensor-signal interface 7 4) is smaller than the amount of heat generated. in this way
  • the microphone mouth wave transmitting / receiving unit 3, the microprocessor-one signal processing unit 4 (the microwave transmitting / receiving unit interface 46, the microprocessor signal processing unit interface 47)
  • the microwave transmission / reception unit 3 and the microprocessor-one signal processing unit 4 are manufactured.
  • the manufacturing costs are as follows: the microwave transceiver 17 in the information processing terminal system of the second conventional example, the microprocessor processor-signal processor 18 (microwave transmitter-receiver interface 73, microprocessor signal processor interface 74) ) Is cheaper than the manufacturing cost.
  • the information processing terminal system according to the second embodiment can achieve low cost.
  • the timing adjustment processing performed in the information processing terminal system of the second conventional example is unnecessary, and the A / D converters 24-1, 24-2 , Decoder (DEC) 71, D / A converter 25-1, 25-2, Encoder (ENC) 72, Microwave transmitter / receiver interface 46, Microprocessor signal processor interface 4 7.
  • the microprocessor signal processing circuit (CPU) 48 operates at the timing synchronized with the reception symbol clock from the demodulator (DEM) 22. For this reason, in the information processing terminal system of the second embodiment, a decrease in throughput is prevented.
  • the information processing terminal system of the second embodiment has a structure in which the microphone mouth wave transmitting / receiving unit 3 can be attached and detached.
  • the function of the transmission / reception device microwave transmission / reception unit 3
  • the microprocessor signal processing unit 4 uses the information processing terminal system of the second embodiment as an information processing terminal using only the function of the microprocessor signal processing unit 4. it can. Therefore, in the information processing terminal system of the second embodiment, portability when used as an information processing terminal is improved.
  • the information processing terminal system of the second embodiment hardware (microwave transmitting / receiving section 3) and software (microprocessor signal processing section 4) can be separated, so that hardware.
  • the hardware-dependent specification example: radio frequency
  • the hardware microwave transmission / reception unit 3
  • the information processing terminal system according to the second embodiment is economical because there is no need to prepare a separate set of devices when the specifications are changed.
  • the modulation and demodulation processing unit 82 converts the reception intermediate frequency signal (reception IF signal), which is the reception modulation wave signal from the high frequency processing unit 21, into reception data during reception. , And outputs the signal to the microprocessor signal processing unit 4.
  • reception IF signal the reception intermediate frequency signal
  • transmission IF signal a transmission intermediate frequency signal
  • the force output to the high-frequency processing unit 21 is not limited to this.
  • the modulation / demodulation processing unit 82 converts the received RF signal into reception data as a reception modulated wave signal from the high-frequency processing unit 21.
  • the signal may be output to the microprocessor-signal processing unit 4 and, at the time of transmission, the transmission data from the microprocessor-signal processing unit 4 may be converted into a transmission RF signal as a transmission modulated wave signal and output to the high-frequency processing unit 21. it can.
  • a high-frequency processing unit 21 includes a duplexer (DUP) 52, a low-noise amplifier ( LNA) 53, bandpass filter (BPF) 54, 60, and power amplifier (PA) 59.
  • DUP duplexer
  • LNA low-noise amplifier
  • BPF bandpass filter
  • PA power amplifier
  • the demodulator (DEM) 22 converts the received RF signal from the band-pass filter (BPF) 54 into a received analog BB signal (analog I signal, analog Q signal) and converts it into an AZD converter 24-1, 2 Output to 4-2.
  • the received symbol clock recovery circuit of the demodulator (DEM) 22 generates (reproduces) a received symbol clock having a frequency that is n times (n is an integer) the received symbol frequency superimposed on the received analog BB signal.
  • the modulator (MOD) 23 modulates the transmit analog BB signal (analog I signal, analog Q signal) and converts it to the transmit RF signal.
  • the power amplifier passes through the band-pass filter (BPF) 60 (PA) Output to 59.
  • BPF band-pass filter
  • FIG. 4 shows a configuration of an information processing terminal system using a micro-waveband quadrature amplitude modulated wave as the information processing terminal system according to the third embodiment of the present invention.
  • the effects of the second embodiment are also realized.
  • description overlapping with the above description will be omitted.
  • the information processing terminal system according to the third embodiment is connected to a network.
  • An antenna 51, a microphone mouth wave transmitting / receiving unit 5, and a microphone mouth processor / signal processing unit 6 are provided.
  • the antenna 51 and the microwave transmission / reception unit 5 are transmission / reception devices (communication devices).
  • the microprocessor signal processing unit 6 is an information processing terminal. That is, the information processing terminal system of the third embodiment is different from the information processing terminal system of the first embodiment in that the microwave transmission / reception unit 1 and the microphone processor signal processing unit 2 are replaced by a microwave transmission / reception unit 5 and a microphone port.
  • a processor-signal processing unit 6 is provided.
  • the microwave transmission / reception unit 5 includes a high-frequency processing unit 21 and a modulation / demodulation processing unit 83.
  • This high-frequency processing unit 21 is the same as in the first embodiment (see FIG. 2).
  • the modulation / demodulation processing unit 83 includes a demodulator (DEM) 22, a modulator (MOD) 23, and a baseband processing unit.
  • the baseband processing section consists of analog / digital (A / D) converters 24-1, 24-2, digital / analog (D / A) converters 25-1, 25-2 It has a microwave transceiver interface (IZF) 31.
  • Demodulator (DEM) 22 2 Modulator
  • (MOD) 23 A / D converters 24-1, 24-2 and DZA converters 25-11, 25-2 are the same as those in the first embodiment (see FIG. 2). That is, instead of the clock generator 27 and the microwave transmission / reception unit interface 28 of the modulation / demodulation processing unit 81 in the first embodiment, the modulation / demodulation processing unit 83 is replaced with a microphone mouth wave transmission / reception unit interface 3. It has one.
  • the microprocessor signal processing unit 6 includes a microprocessor signal processing unit interface (I / F) 34 and a microprocessor-one signal processing circuit (CPU) 26.
  • CPU 26 is the same as in the first embodiment (see FIG. 2). That is, instead of the microprocessor signal processing unit interface 29 of the microprocessor signal processing unit 2 in the first embodiment, the microprocessor signal processing unit 6 has a microprocessor signal processing unit interface. The case has 3-4.
  • the microprocessor-one signal processing unit 6 further includes a clock generator (not shown).
  • the information processing terminal system of the third embodiment has a structure in which the microwave transmission / reception unit 5 can be attached to and detached from the microprocessor signal processing unit 6. Even when the microwave transmission / reception unit 5 and the microprocessor signal processing unit 6 are separated, the microprocessor-one signal processing circuit (CPU) 26 receives the clock from the clock generator of the microphone port processor signal processing unit 6. Synchronously, a general program (not shown) such as a spreadsheet or a document creation that does not use the microwave transmission / reception function can be executed among the plurality of programs stored in the memory. It is possible to perform processing (processing using only the functions of the information processing terminal). That is, the user can use the information processing terminal system of the third embodiment as an information processing terminal using only the function of the microprocessor-one signal processing unit 6.
  • the demodulator (DEM) 22 of the modulation / demodulation processing unit 83 includes a carrier recovery circuit (not shown) and a reception symbol clock recovery circuit (not shown).
  • the carrier recovery circuit of the demodulator (DEM) 22 of the modulation / demodulation processing unit 83 is the same as the carrier recovery circuit of the demodulator (DEM) 22 of the modulation / demodulation processing unit 81 in the first embodiment.
  • the reception symbol clock recovery circuit of the demodulator (D EM) 22 is different from the reception symbol clock recovery circuit of the demodulator (D EM) 22 of the modem 81 in the first embodiment. Output destination is different.
  • the reception symbol clock recovery circuit generates (reproduces) a reception symbol clock having a frequency n times (n is an integer) the reception symbol frequency superimposed on the reception analog BB signal, and generates an AZD converter 24_ 1, 2
  • the AZD converters 24-1 and 24-2 sample the analog I signal and analog Q signal from the demodulator (DEM) 22 at a sampling frequency synchronized with the reception symbol clock, and perform sampling at the time of sampling.
  • Digital I signal and digital quadrature component signal are generated (converted) as a reception digital baseband signal (reception digital BB signal) and output to the microphone mouth wave transmission / reception unit interface 31.
  • the microphone mouth wave transmitting / receiving unit interface 31 has a conversion circuit (not shown).
  • the function of the conversion circuit of the microwave transmission / reception unit interface 31 is the same as the function of the conversion circuit of the microwave transmission / reception unit interface 28 of the modulation / demodulation processing unit 81 in the first embodiment.
  • the microphone mouth wave transmitting / receiving section interface 31 receives the demodulator (D
  • EM Synchronizes with the received symbol clock from 22 and converts the signal level to the received digital BB signal (digital I signal, digital signal Q signal) from the octal / zero converters 24-1 and 24-2 Then, it performs parallel pit conversion processing and outputs the received digital BB signal (digital I signal, digital Q signal) to the microphone processor signal processing unit 6.
  • the microphone mouth wave transmission / reception section interface 31 synchronizes with the received symbol clock from the demodulator (DEM) 22 and transmits the signal to the microprocessor signal processing section 6 (microprocessor signal processing section interface).
  • the digital I signal and the digital Q signal which are the digital baseband signals (transmitted digital BB signals) from the above, are subjected to signal level conversion processing and parallel bit conversion processing, and the transmission digital BB signals (digital I signal, Digital Q signal) is output to D / A converters 25-1 and 25-2.
  • the microprocessor-to-signal processing unit interface 3 4 determines whether the microwave transmission / reception unit 5 is attached to the microprocessor-to-signal processing unit 6.
  • the source of the clock output to the microprocessor-one signal processing circuit (CPU) 26 is switched depending on whether or not it is determined.
  • the microprocessor signal processing unit interface 34 when the microwave transmission / reception unit 5 is attached to the microphone opening processor signal processing unit 6, converts the symbol clock received from the demodulator (DEM) 22 into a microprocessor signal processing circuit. (CPU) Output to 26. At this time, the microprocessor signal processing unit interface 34 prevents the clock from the clock generator of the microprocessor signal processing unit 6 from being output to the microphone processor signal processing circuit (CPU) 26. Control the clock generator.
  • Microprocessor-signal processing section interface 3 4 is conversion circuit
  • the function of the conversion circuit of the microprocessor signal processing unit interface 34 is the same as that of the conversion circuit of the microprocessor-signal processing unit interface 29 of the microprocessor-signal processing unit 2 in the first embodiment. .
  • the conversion circuit of the microprocessor signal processing section interface 34 synchronizes with the reception symbol clock from the demodulator (DEM) 22 and transmits and receives the signal to the microwave transmission / reception section 5 (microwave transmission / reception section interface 31).
  • Digital BB signal digital I signal, digital Q signal
  • the receiver performs signal level conversion processing and parallel bit conversion processing
  • BB Outputs the B signal (digital I signal and digital Q signal) to the microprocessor signal processing circuit (CPU) 26.
  • CPU microprocessor signal processing circuit
  • the conversion circuit of the microprocessor-signal processing section interface 34 synchronizes with the received symbol clock from the demodulator (DEM) 22 to transmit the microprocessor-signal processing circuit (CPU) 26 Performs signal level conversion processing and parallel bit conversion processing on the transmission digital BB signal (digital I signal, digital Q signal) from the Output signal to the microwave transceiver interface 31.
  • the received IF signal from the band-pass filter (BPF) 56 is converted by a demodulator (DEM) 22 as a received analog BB signal into an analog I signal and analog Q signal, and an octave / 0 converter 24-1 , 24-2 are output.
  • the received symbol clock synchronized with the received symbol frequency included in the received analog BB signal is recovered by the received symbol clock recovery circuit of the demodulator (DEM) 22 and the octave / 0 converters 24-1, 4 -2, D / A converter 25-1, 25-2, Microwave transceiver interface 31, Microprocessor-signal processing interface 34, Microprocessor signal processing circuit (CPU) 26 .
  • the analog I signal and analog Q signal from the demodulator (DEM) 22 are sampled by the AZD converters 24-1 and 24-2 at the sampling frequency synchronized with the received symbol clock. It is converted into a digital I signal and a digital Q signal as a reception digital BB signal, and output to the microphone mouth-wave transmission / reception unit interface 31.
  • the digital BB signals (digital I signal and digital Q signal) received from the A / D converter 24-1, 4_2 are demodulated by the conversion circuit of the microwave transceiver interface 31.
  • (DEM) 22 A signal level conversion process and a parallel bit conversion process are performed in synchronization with the received symbol clock from 22 and output to the microprocessor signal processing unit interface 34.
  • the received digital BB signal (digital I signal, digital Q signal) from the microwave transceiver in-face 3 1 is a microprocessor signal.
  • the conversion circuit of the processing unit interface 34 performs signal level conversion processing and parallel bit conversion processing in synchronization with the received symbol clock from the demodulator (DEM) 22, and the microprocessor signal processing circuit (CPU) 2 Output to 6.
  • the digital BB signals (digital I signal and digital Q signal) received from the microphone port processor-signal processing section interface 34 are processed by a communication processing program executed by the microprocessor-signal processing circuit (CPU) 26.
  • the microprocessor-signal processing circuit (CPU) 26 processes received data according to an application program (for example, an electronic mail processing program).
  • the microprocessor signal processing circuit (CPU) 26 generates transmission data using an application program (for example, an e-mail processing program), and then synchronizes with the receiving symbol clock from the demodulator (DEM) 22 using a communication processing program. Then, it applies processing to add redundant information for error correction to the transmission data overnight, coding processing, identification information addition processing, inverse Fourier transform, and digital waveform processing to transmit digital BB signals (digital I signal, digital Q signal). Signal) and outputs it to the microprocessor signal processor interface 34.
  • an application program for example, an e-mail processing program
  • DEM demodulator 22
  • processing applies processing to add redundant information for error correction to the transmission data overnight, coding processing, identification information addition processing, inverse Fourier transform, and digital waveform processing to transmit digital BB signals (digital I signal, digital Q signal). Signal) and outputs it to the microprocessor signal processor interface 34.
  • the transmission digital signal BB signal (digital I signal, digital Q signal) from the microprocessor signal processing circuit (CPU) 26 is converted to a demodulator (D) signal by the conversion circuit of the microprocessor signal processing unit interface 34.
  • the signal level conversion processing is synchronized with the received symbol clock from 2
  • the data is then subjected to parallel bit conversion processing and output to the microwave transmission / reception unit interface 31.
  • the transmission digital BB signal (digital I signal, digital Q signal) from the microprocessor signal processing unit interface 34 is converted to a demodulator (DEM) by the conversion circuit of the microwave transmission / reception unit interface 31.
  • DEM demodulator
  • Signal level conversion processing and parallel bit conversion processing are performed in synchronization with the reception symbol clock from 22 and output to the D / A converters 25-1, 25-2.
  • the digital digital BB signal (digital I signal, digital Q signal) from the microphone mouth wave transmitting / receiving unit input / output interface 31 is converted to a demodulator (DEM) 2 by the DZA converters 25-1, 25-2. Synchronized with the received symbol clock from 2, it is converted to a transmit analog BB signal (analog I signal, analog Q signal) and output to the modulator (MOD) 23.
  • DEM demodulator
  • Transmitted analog BB signals (analog I signal, analog Q signal) from D / A converters 25-1, 25-2 are converted to transmit IF signals by modulator (MOD) 23, and the bandwidth is changed.
  • the A / D converters 24-1 and 24-2, the decoder (DEC) 71, the DZA converters 25-1 and 25-2, the microwave transmission and reception Unit interface 31, Microprocessor signal processing unit interface 34, Microprocessor signal processing circuit (CPU) 26 operates at timing synchronized with the symbol clock received from demodulator (DEM) 22 . Therefore, in the information processing terminal system of the third embodiment, the timing adjustment processing performed in the information processing terminal system of the second conventional example and the first embodiment becomes unnecessary. Therefore, in the information processing terminal system of the third embodiment, the reception data buffer circuit, the transmission data buffer circuit, the timing adjustment circuit, the data (signal) No monitoring function and no interrupt circuit are required. As described above, the information processing terminal system according to the third embodiment realizes the effect of the second embodiment in addition to the effect of the first embodiment.
  • the modulation / demodulation processing unit 83 receives a reception intermediate frequency signal (reception IF signal), which is a reception modulation wave signal from the high-frequency processing unit 21, during reception.
  • the BB signal is converted to a BB signal and output to the microprocessor signal processing unit 6.
  • the transmission digital BB signal from the microprocessor signal processing unit 6 is a transmission intermediate frequency signal (transmission IF signal), which is a transmission modulation wave signal. ) Is output to the high-frequency processing unit 21, but is not limited to this.
  • the modulation / demodulation processing section 83 Upon reception, the modulation / demodulation processing section 83 converts the received RF signal into a received digital BB signal as a received modulated wave signal from the high-frequency processing section 21 and outputs the converted signal to the microprocessor signal processing section 6. It is also possible to convert the transmission digit BB signal from one signal processing unit 6 into a transmission RF signal as a transmission modulation wave signal and output it to the high frequency processing unit 21.
  • a high-frequency processing unit 21 includes a duplexer (DUP) 52 and a low-noise amplifier. (L NA) 53, band pass filter (BPF) 54, 60, and power amplifier (PA) 59.
  • DUP duplexer
  • L NA low-noise amplifier
  • BPF band pass filter
  • PA power amplifier
  • the demodulator (DEM) 22 converts the received RF signal from the bandpass filter (BPF) 54 into a received analog BB signal (analog I signal, analog Q signal) and converts it to an AZD converter 24-1 , 2 4— output to 2.
  • the received symbol clock recovery circuit of the demodulator (DEM) 22 generates (reproduces) a received symbol clock having a frequency that is n times (n is an integer) the received symbol frequency superimposed on the received analog BB signal.
  • n is an integer
  • CPU microprocessor signal processing circuit
  • the modulator (MOD) 23 modulates the transmission analog BB signal (analog I signal, analog Q signal) and converts it to a transmission RF signal, and passes through a band-pass filter (BPF) 60 to a power amplifier (PA). Output to 5-9.
  • BB signal analog I signal, analog Q signal
  • BPF band-pass filter
  • PA power amplifier
  • FIG. 5 shows a configuration of an information processing terminal system using a micro mouthband quadrature amplitude modulated wave as an information processing terminal system according to a fourth embodiment of the present invention.
  • a symbol clock synchronized with the received symbol clock can be generated according to the use of the receiving side of the symbol clock.
  • the description overlapping with that described above is omitted.
  • the information processing terminal system includes an antenna 51 connected to a network, a microphone mouth wave transmitting / receiving unit 7, and a microprocessor signal processing unit 6.
  • the antenna 51 and the microwave transmission / reception unit 7 are transmission / reception devices (communication devices).
  • the microprocessor signal processing unit 6 is an information processing terminal. That is, the information processing terminal system according to the fourth embodiment includes a microwave transmission / reception unit '7 instead of the microphone mouth wave transmission / reception unit 5 of the information processing terminal system according to the third embodiment.
  • the information processing terminal system of the fourth embodiment has a structure in which a microwave transmission / reception unit 7 can be attached to and detached from a microprocessor signal processing unit 6.
  • a microwave transmission / reception unit 7 and the microprocessor / signal processing unit 6 are separated, the user uses the information processing terminal system of the fourth embodiment as an information processing terminal using only the function of the microprocessor / signal processing unit 6. it can.
  • the microwave transmission / reception unit 7 includes a high frequency processing unit 21 and a modulation / demodulation processing unit 84.
  • This high-frequency processing unit 21 is the same as in the first embodiment (see FIG. 2).
  • the modulation / demodulation processing unit 84 includes a demodulator (DEM) 22, a modulator (MOD) 23, and a baseband processing unit.
  • the baseband processing unit is an analog / digital (A / D) converter 24-1, 24-2, a digital Z analog (DZA) converter 25-1, 25-2, micro It has an interface (IZF) 31 and a clock generator (CLOCKGE) 35.
  • the interface 31 is the same as that of the third embodiment (see FIG. 4). That is, the modulation / demodulation processing unit 84 further includes a clock generator 35 in addition to the configuration of the modulation / demodulation processing unit 83 in the third embodiment.
  • the demodulator (DEM) 22 of the modem unit 84 includes a carrier recovery circuit (not shown) and a received symbol clock recovery circuit (not shown).
  • the demodulator (DEM) 22 of the modulation / demodulation processing section 84 is a carrier demodulation circuit of the modulation / demodulation processing section of the first embodiment.
  • the received symbol clock recovery circuit of the demodulator (DEM) 22 is different from the demodulator (DEM) 22 of the modulation / demodulation processing unit 83 in the third embodiment in the reception symbol clock recovery circuit.
  • the output destination is different.
  • the reception symbol clock recovery circuit generates (regenerates) a reception symbol clock having a frequency n times (n is an integer) the reception symbol frequency superimposed on the reception analog BB signal, and supplies the clock to the clock generator 35. Output.
  • the clock generator 35 As the clock generator 35, a frequency dividing circuit and a PLL (Pose Locked Loop) circuit are used.
  • the clock generator 35 generates a secondary reception symbol clock based on the reception symbol clock from the demodulator (DEM) 22, and generates an AZD converter which is a receiving side of the secondary reception symbol clock.
  • 2 4 1, 2 4-2, DZ A converter 2 5—1, 2 5-2, Microwave transceiver interface 31 1, Microprocessor signal processing interface 34, Microprocessor signal processing circuit (CPU) 26
  • This secondary reception symbol clock is synchronized with the reception symbol clock, but has a frequency different from the reception symbol clock frequency.
  • the clock generator 3 5 Generates a secondary reception symbol clock having a frequency four times the reception symbol frequency and outputs it to the A / D converters 24-1 and 24-2.
  • the transmit symbol frequency used by the D / A converters 25-1, 25-2 to convert the transmit digital BB signal to the transmit analog BB signal is one tenth of the frequency of the received symbol clock.
  • the clock generator 35 generates the secondary reception symbol clock output to DZA converter 2 5-1 3 ⁇ 4 2 5-2 by having a (1/1 0) times the frequency of the received symbol frequency.
  • the information processing terminal system according to the fourth embodiment provides the secondary reception symbol clock synchronized with the reception symbol clock with the reception side of the secondary reception symbol clock. Can be generated according to the application.
  • the received IF signal from the bandpass filter (BPF) 56 is converted to a demodulator (D
  • EM 2 2 converts the received analog BB signal into an analog I signal and analog Q signal, and outputs them to AZD converters 24-1 and 24-2.
  • the primary reception symbol clock synchronized with the reception symbol frequency included in the reception analog BB signal is reproduced by the reception symbol clock recovery circuit of the demodulator (DEM) 22 and output to the clock generator 35 Is done. With this primary receive symbol clock as input, the kuup generator 35 generates a secondary receive symbol clock.
  • the analog I signal and analog Q signal from the demodulator (DEM) 22 are sampled by the A70 converters 24-1 and 244-2 in synchronization with the secondary received symbol clock from the clock generator 35. It is sampled at the sampling frequency, converted to a digital I signal and a digital Q signal as a received digital BB signal, and output to the microwave transceiver interface 31.
  • the digital BB signals (digital I and digital Q signals) received from the AZD converters 24-1 and 24-1 are converted by the clock generator 3 by the conversion circuit of the microwave transceiver interface 31.
  • the signal level conversion processing and the parallel bit conversion processing are performed in synchronization with the secondary reception symbol clock from 5 and output to the microprocessor signal processing unit interface 34.
  • the received digital signal BB signal (digital I signal, digital Q signal) from the microphone mouth wave transmitting / receiving unit interface 31 is converted from the clock generator 35 by the conversion circuit of the microprocessor signal processing unit interface 34.
  • a signal level conversion process and a parallel bit conversion process are performed in synchronization with the second received symbol clock of the second reception symbol clock, and the result is output to the microphone opening processor signal processing circuit (CPU) 26.
  • the digital BB signals (digital I signal and digital Q signal) received from the microphone port processor-signal processing section interface 34 are transmitted to the communication processing program executed by the microprocessor-signal processing circuit (CPU) 26. Therefore, the secondary reception symbol clock from the clock generator 35 is synchronized with the error correction processing, the decoding processing, the identification information removing processing, the Fourier transform, Digital waveform processing is performed and converted to received data.
  • the microprocessor-one signal processing circuit (CPU) 26 processes the received data by an application program (for example, an e-mail processing program).
  • the microprocessor-one signal processing circuit (CPU) 26 generates transmission data using an application program (for example, an e-mail processing program), and then synchronizes with the secondary reception symbol clock from the clock generator 35 using a communication processing program. Then, processing to add redundant information for error correction to the transmission data overnight, coding processing, identification information addition processing, inverse Fourier transform, and digital waveform processing are performed and the transmission digital BB signal (digital I signal, digital Q signal) and output it to the microprocessor signal processor interface 34.
  • an application program for example, an e-mail processing program
  • processing to add redundant information for error correction to the transmission data overnight coding processing, identification information addition processing, inverse Fourier transform, and digital waveform processing are performed and the transmission digital BB signal (digital I signal, digital Q signal) and output it to the microprocessor signal processor interface 34.
  • the transmission digital signal BB signal (digital signal I signal, digital Q signal) from the microprocessor signal processing circuit (CPU) 26 is clock-generated by the conversion circuit of the microprocessor signal processing section interface 34. Signal level conversion processing and parallel bit conversion processing are performed in synchronization with the secondary reception symbol clock from the generator 35, and the result is output to the microphone mouth wave transmission / reception unit interface 31.
  • the transmission digital BB signal (digital I signal, digital Q signal) from the microprocessor-signal processing section interface 34 is converted from the clock generator 35 by the conversion circuit of the microwave transmission / reception section interface 31.
  • the signal level conversion processing and the parallel bit conversion processing are performed in synchronization with the second reception symbol clock, and output to the DZA converters 25-1, 25-2. '
  • Digital BB signal transmitted from microphone interface transmitter / receiver interface 3 1 Signals are transmitted by the DZA converters 25-1, 25-2 in synchronization with the secondary reception symbol clock from the clock generator 35, and the transmitted analog BB signal (analog I Signal, analog Q signal) and output to the modulator (MOD) 23.
  • Transmit analog BB signals (analog I signal, analog Q signal) from DZA converters 25-1, 25-2 are converted to transmit IF signals by modulator (MOD) 23, and band-pass filter (BPF) Output to 62.
  • modulator MOD
  • BPF band-pass filter
  • a secondary reception symbol clock synchronized with the reception symbol clock can be generated according to the use of the secondary reception symbol clock receiving side.
  • the modulation / demodulation processing unit 84 receives a reception intermediate frequency signal (reception IF signal), which is a reception modulation wave signal from the high frequency processing unit 21, during reception.
  • reception IF signal a reception intermediate frequency signal
  • E Converts to a BB signal and outputs it to the microprocessor-one signal processing unit 6.
  • the transmission digital BB signal from the microprocessor-one signal processing unit 6 is a transmission intermediate frequency signal that is a transmission modulation wave signal. (Transmitted IF signal) and output to the high-frequency processing unit 21.
  • the present invention is not limited to this.
  • the modulation / demodulation processing section 84 Upon reception, the modulation / demodulation processing section 84 converts the received RF signal into a reception digital BB signal as a reception modulated wave signal from the high-frequency processing section 21 and outputs it to the microphone processor 1 signal processing section 6.
  • the transmission digital BB signal from the processor signal processing unit 6 can be converted into a transmission RF signal as a transmission modulation wave signal and output to the high-frequency processing unit 21.
  • the high-frequency processing unit 21 includes a duplexer (DUP) 52, a low-noise amplifier ( L NA) 5'3, band pass filter
  • the demodulator (DEM) 22 converts the received RF signal from the band-pass filter (BPF) 54 into a received analog BB signal (analog I signal, analog Q signal) and converts it into an A / D converter 24 Output to 1, 2 4—2.
  • the received symbol clock recovery circuit of the demodulator (DEM) 22 generates (reproduces) a received symbol clock having a frequency that is n times (n is an integer) the received symbol frequency superimposed on the received analog BB signal. 'And output it to clock generator 35.
  • the processing circuit (CPU) 26 operates in synchronization with the secondary reception symbol clock from the clock generator 35.
  • the modulator (MOD) 23 modulates the transmission analog BB signal (analog I signal, analog Q signal) to convert it to the transmission RF signal, and passes it through a band-pass filter (BPF) 60 to a power amplifier (PA). 5 Output to 9.
  • BB signal analog I signal, analog Q signal
  • PA power amplifier
  • the information processing terminal system of the fourth embodiment is applied to the information processing terminal system of the second embodiment as the information processing terminal system of the fourth embodiment. Can be.
  • the information processing terminal system of the fourth embodiment includes a microprocessor signal processing unit 4 of the second embodiment, instead of the microprocessor signal processing unit 6.
  • the microprocessor signal processing unit 4 includes the microprocessor signal processing unit interface 47 and the microphone port processor signal processing circuit (CPU) 48.
  • the microwave transmitting / receiving section 7 includes a modulation / demodulation processing section 84' instead of the modulation / demodulation processing section 84.
  • the modulation / demodulation processing unit 84 ' includes a demodulator (DEM) 22, a modulator (MOD) 23, and a baseband processing unit.
  • the baseband processing unit is an 8/0 converter 24
  • DEC Decoder
  • the clock generator 35 generates a secondary reception symbol clock based on the primary reception symbol clock from the demodulator (DEM) 22 and receives the secondary reception symbol clock.
  • AZD converters 24-1, 24-2, DZA converters 25-1, 2, 5-2, decoder (DEC) 71, encoder (ENC) 72, microphone mouth wave transmitter / receiver interface 46, the microprocessor-one signal processing unit interface 47, and the microprocessor-one signal processing circuit (CPU) 48 operate in synchronization with the secondary reception symbol clock from the clock generator 35.
  • the modulation / demodulation processing section 84 ′ converts the reception intermediate frequency signal (reception IF signal), which is the reception modulation wave signal from the high-frequency processing section 21, upon reception.
  • the signal is converted into reception data and output to the microphone processor signal processing unit 4.
  • the transmission data from the microprocessor 1 signal processing unit 4 is converted into a transmission intermediate frequency signal (transmission IF signal), which is a transmission modulation wave signal. It is converted and output to the high frequency processing unit 21, but is not limited to this.
  • the modulation / demodulation processing section 84 ′ Upon reception, the modulation / demodulation processing section 84 ′ converts the received RF signal into reception data as a reception modulated wave signal from the high-frequency processing section 21 and outputs the data to the microprocessor signal processing section 4.
  • the transmission data from the processor-one signal processing unit 4 can be converted into a transmission RF signal as a transmission modulation wave signal and output to the high-frequency processing unit 21.
  • FIG. It has a DUP 52, a low-noise amplifier (LNA) 53, a band-pass filter (BPF) 54, 60, and a power amplifier (PA) 59.
  • LNA low-noise amplifier
  • BPF band-pass filter
  • PA power amplifier
  • the demodulator (DEM) 22 converts the received RF signal from the band-pass filter (BPF) 54 into a received analog BB signal (analog I signal, analog Q signal) and converts it into an AZD converter 24-1, Output to 2 4—2.
  • the reception symbol clock recovery circuit of the demodulator (DEM) 22 generates (reproduces) a primary symbol clock having a frequency of n times (n is an integer) the reception symbol frequency superimposed on the reception analog BB signal. ) And outputs it to clock generator 35.
  • 80 converter 2 4-1, 24-2, D / A converter 25-1, 25-2, decoder (DEC) 71, encoder (ENC) 72, microwave transmitter / receiver interface One interface 46, microprocessor One signal processing unit interface 47, and microprocessor signal processing circuit (CPU) 48 operate in synchronization with the secondary reception symbol clock from the clock generator 35.
  • the modulator (MOD) 23 modulates the transmission analog BB signal (analog I signal, analog Q signal) to convert it to a transmission RF signal, and transmits the power amplifier (PA) through a band-pass filter (BPF) 60. ) Output to 5-9.
  • BB signal analog I signal, analog Q signal
  • PA power amplifier
  • BPF band-pass filter
  • FIG. 6 shows a configuration of an information processing terminal system using a micro mouthband quadrature amplitude modulated wave as an information processing terminal system according to a fifth embodiment of the present invention.
  • the microprocessor / signal processing unit in addition to the effects of the third embodiment, even when the reception symbol clock is not output from the microwave transmission / reception unit to the microprocessor / signal processing unit, the microprocessor / signal processing unit does not perform the processing.
  • the microprocessor's signal processing circuit (CPU) always operates without having to switch the source of the clock output to the microprocessor signal processing circuit (CPU) in the unit.
  • a description that is the same as that described above will be omitted.
  • the information processing terminal system includes an antenna 51 connected to a network, a microwave transmission / reception unit 9, and a microprocessor signal processing unit 10.
  • the antenna 51 and the microwave transmission / reception unit 9 are a transmission / reception device (communication device).
  • the microprocessor signal processing unit 10 is an information processing terminal. That is, the information processing terminal system of the fifth embodiment is different from the information processing terminal system of the third embodiment in that the microphone mouth wave transmitting / receiving section 5 and the microprocessor signal processing section 6 are replaced by a microphone mouth wave transmitting / receiving section 9 and a microprocessor.
  • the signal processing unit 10 is provided.
  • the microphone mouth wave transmitting / receiving section 9 includes a high frequency processing section 21 and a modulation / demodulation processing section 85.
  • This high-frequency processing unit 21 is the same as in the first embodiment (see FIG. 2).
  • the modulation / demodulation processing unit 85 includes a demodulator (DEM) 22, a modulator (MOD) 23, and a baseband processing unit.
  • the baseband processing section is an analog / digital (A / D) converter 24-1, 24-2.
  • a microphone mouth wave transmission / reception unit interface (IZF) 31 is provided.
  • the face 31 is the same as in the third embodiment (see FIG. 4).
  • the microprocessor-one signal processing unit 10 includes a microprocessor signal processing unit interface (IZF) 34, a microprocessor-one signal processing circuit (CPU) 26, and a clock generator (CLOCK GEN) 36. .
  • the microprocessor-signal processing section interface 34 and the microprocessor-signal processing circuit 26 are the same as those in the third embodiment (see FIG. 4).
  • the information processing terminal system of the fifth embodiment has a structure in which the microwave transmission / reception unit 9 can be attached to and detached from the microprocessor signal processing unit 10. Microphone Even when the mouth wave transmitting / receiving unit 9 and the microprocessor signal processing unit 10 are separated, the microprocessor
  • the processor-signal processing circuit (CPU) 26 synchronizes with a clock, which will be described later, from the clock generator 36, and executes a spreadsheet that does not use the microwave transmission / reception function among a plurality of programs stored in the memory.
  • a general program (not shown) such as document creation can be executed, and the above-described general information processing (processing using only the function of the information processing terminal) can be performed. That is, the user can use the information processing terminal system of the fifth embodiment as an information processing terminal using only the function of the microprocessor signal processing unit 10.
  • the demodulator (DEM) 22 of the modulation / demodulation processing unit 85 includes a carrier recovery circuit (not shown) and a received symbol clock recovery circuit (not shown).
  • the carrier recovery circuit of the demodulator (DEM) 22 of the modulation / demodulation processing unit 85 is the same as the carrier recovery circuit of the demodulator (DEM) 22 of the modulation / demodulation processing unit 81 in the first embodiment.
  • the reception symbol clock recovery circuit of the demodulator (DEM) 22 differs from the demodulator (DEM) 22 of the modulation / demodulation processing unit 83 in the third embodiment in the output destination of the reception symbol clock.
  • the reception symbol clock regeneration circuit generates (reproduces) a reception symbol clock having a frequency that is n times (n is an integer) the reception symbol frequency superimposed on the reception analog BB signal, and generates an A / D converter. 2 4—1, 2 4—2, D / A converter 2 5—1, 2 5—2, microphone mouth wave transmitter / receiver interface 31 1, microprocessor and signal processor interface 3 4 And output to the clock generator 36.
  • clock generator 36 As the clock generator 36, a frequency dividing circuit and a PLL (Pase Locked Loop) circuit are used. Clock generator 36 Input symbol clock received from demodulator (DEM) 22 as primary clock The PLL circuit generates a secondary clock synchronized with the primary clock and outputs it to the microprocessor signal processing circuit (CPU) 26. When there is no primary clock, the clock generator 36 oscillates and outputs a secondary clock to the microprocessor signal processing circuit (CPU) 26.
  • PLL Phase Locked Loop
  • the received IF signal from the band pass filter (BPF) 56 is converted by the demodulator (DEM) 22 as a received analog BB signal into an analog I signal and analog Q signal, and the A / D converter 24 1 , 24-2 are output.
  • the received symbol clock synchronized with the received symbol frequency included in the received analog BB signal is recovered by the received symbol clock recovery circuit of the demodulator (DEM) 22, and the AZD converters 24-1, 24-2 , DZA converters 25-1, 25-2, Microwave transceiver interface 31, Microphone processor-Signal processor interface 34, Output to clock generator 36.
  • the clock generator 36 generates a secondary clock synchronized with the reception symbol clock (primary clock) from the demodulator (DEM) 22 and outputs it to the microprocessor signal processing circuit (CPU) 26.
  • the received digital BB signal (digital I signal, digital Q signal) from the microprocessor-one signal processing unit interface 34 is converted by the communication processing program executed by the microprocessor-one signal processing circuit (CPU) 26.
  • the microprocessor-one signal processing circuit (CPU) 26 In synchronization with the secondary clock from the clock generator 36, error correction processing, decoding processing, identification information removal processing, Fourier transform, and digital waveform processing are performed, and the data is converted into received data.
  • the microprocessor signal processing circuit (CPU) 26 is used for application programs (for example, e-mail processing ) To process the received data.
  • the microprocessor-one signal processing circuit (CPU) 26 generates transmission data using an application program (for example, an e-mail processing program), and then synchronizes with the secondary clock from the clock generator 36 using a communication processing program.
  • the data is processed by adding redundant information for error correction to the transmission data, encoding, identification information addition processing, inverse Fourier transform, digital waveform processing, and transmission digital BB signal (digital I signal, digital Q signal) And outputs it to the microprocessor signal processing unit interface 34.
  • the microprocessor signal The processing unit 10 cannot input the received symbol clock (primary clock). Even in this case, the secondary clock is output to the microprocessor one signal processing circuit (CPU) 26 by the free-running oscillation of the PLL circuit of the clock generator 36. For this reason, even when the microphone transmission / reception unit 9 is attached to the microphone transmission / reception processor 10 or when the microwave transmission / reception unit 9 and the microprocessor / signal processing unit 10 are separated from each other.
  • the microphone port processor The signal processing circuit (CPU) 26 operates at a timing synchronized with the secondary clock from the clock generator 36.
  • the reception symbol clock is transmitted from the microphone mouthwave transmission / reception unit 9 to the microprocessor signal processing unit 1.
  • the clock output to the microprocessor signal processing circuit (CPU) 26 in the microphone port processor signal processor 10 There is no need to switch the source of the clock, and its microprocessor-signal processing circuit (CPU) 26 always operates.
  • the clock generator 36 supplies a secondary clock synchronized with the reception clock as the primary clock to the microprocessor signal processing circuit (CPU) 26.
  • a secondary clock having a frequency different from that of the microprocessor 26 can be supplied to the microprocessor signal processing circuit (CPU) 26.
  • the modulation / demodulation processing unit 85 receives a reception intermediate frequency signal (reception IF signal), which is a reception modulation wave signal from the high frequency processing unit 21, during reception.
  • the signal is converted to a BB signal and output to the microphone-mouth processor signal processing unit 10.
  • the transmission digital BB signal from the microprocessor-mouth processor signal processing unit 10 is a transmission intermediate frequency signal that is a transmission modulation wave signal. (Transmitted IF signal) and output to the high-frequency processing unit 21, but the present invention is not limited to this.
  • the modulation and demodulation processing unit 85 Upon reception, the modulation and demodulation processing unit 85 converts the received RF signal into a reception digital BB signal as a reception modulated wave signal from the high-frequency processing unit 21 and outputs it to the microphone processor 1 signal processing unit 10.
  • the transmission digital BB signal from the microprocessor signal processing unit 10 can be converted into a transmission RF signal as a transmission modulation wave signal and output to the high frequency processing unit 21.
  • the high frequency processing unit 21 includes a duplexer (DUP) 52, a low noise amplifier ( L NA) 5 3, Bandpass filter
  • the demodulator (DEM) 22 is a bandpass filter (BPF) 54 Converts the received RF signal to a received analog BB signal (analog I signal, analog Q signal) and outputs it to A / D converters 24-1, 24-2.
  • the received symbol clock recovery circuit of the demodulator (DEM) 22 generates (reproduces) a received symbol clock having a frequency that is n times (n is an integer) the received symbol frequency superimposed on the received analog BB signal.
  • the demodulator 36 operates in synchronization with the received symbol clock from the demodulator (DEM) 22.
  • the microprocessor signal processing circuit (CPU) 48 operates in synchronization with the secondary reception symbol clock from the clock generator 36.
  • the modulator (MOD) 23 modulates the transmission analog BB signal (analog I signal, analog Q signal) to convert it to a transmission RF signal, and transmits the power amplifier (PA) through a band-pass filter (BPF) 60. ) Output to 5-9.
  • BB signal analog I signal, analog Q signal
  • PA power amplifier
  • BPF band-pass filter
  • the information processing terminal system of the fifth embodiment is applied to the information processing terminal system of the second embodiment as the information processing terminal system of the fifth embodiment. Can be.
  • the information processing terminal system includes a microprocessor-one signal processing unit 10 ′ instead of the microprocessor signal processing unit 10.
  • the microprocessor signal processing unit 10 ′ includes a microprocessor signal processing unit interface 47 of the microprocessor signal processing unit 4 of the second embodiment, a microprocessor signal processing circuit (CPU) 48, Clock generator 36.
  • the microwave transmission / reception unit 9 is connected to the modulation / demodulation processing unit 85.
  • a modulation / demodulation processing unit 85 ' is provided.
  • the modulation / demodulation processing section 85 ' is provided with a demodulator (DEM) 22, a modulator (MOD) 23, and a baseband processing section.
  • the baseband processing unit consists of an 8/0 converter 24-1, 24-2, a D / A converter 25-1, 25-2, a decoder (DEC) 71, and an encoder (ENC) 72, equipped with a microwave transceiver interface 46.
  • DEC decoder
  • EEC encoder
  • the received symbol clock recovery circuit of the demodulator (DEM) 22 has n times (n is an integer) times the received symbol frequency superimposed on the received analog BB signal generated by the demodulator (DEM) 22.
  • the unit interface 46, the microprocessor signal processing unit interface 47, and the clock generator 36 operate in synchronization with the symbol clock received from the demodulator (DEM) 22.
  • the microprocessor one signal processing circuit (CPU) 48 operates in synchronization with the secondary reception symbol clock from the clock generator 36.
  • the modulation / demodulation processing section 85 ′ receives the intermediate frequency signal (reception IF signal), which is a reception modulated wave signal from the high-frequency processing section 21 at the time of reception. Is converted into reception data and output to the microprocessor processor signal processing unit 10 ′ .At the time of transmission, the transmission data from the microprocessor-one signal processing unit 10 ′ is transmitted as a transmission modulated wave signal. It is converted to a frequency signal (transmission IF signal) and output to the high-frequency processing unit 21.
  • the present invention is not limited to this.
  • the modulation processing unit 85 ′ converts the received RF signal into reception data as a reception modulated wave signal from the high-frequency processing unit 21 and outputs it to the microprocessor signal processing unit 10 ′.
  • the transmission data from one signal processing unit 10 ′ can be converted into a transmission RF signal as a transmission modulation wave signal and output to the high-frequency processing unit 21.
  • the high-frequency processing unit 21 includes a duplexer (DUP) 52 and a low-noise amplifier (L NA) 53, band-pass filter (BPF) 54, 60, and power amplifier (PA) 59.
  • DUP duplexer
  • L NA low-noise amplifier
  • BPF band-pass filter
  • PA power amplifier
  • the demodulator (DEM) 22 converts the received RF signal from the band-pass filter 1 (BPF) 54 into a received analog BB signal (analog I signal, analog Q signal) and converts it into an A / D converter 24 — 1, 2 4— Output to 2.
  • the reception symbol clock recovery circuit of the demodulator (DEM) 22 2 generates (reproduces) a reception symbol clock having a frequency that is n times (n is an integer) the reception symbol frequency superimposed on the reception analog BB signal.
  • the microprocessor-signal processing unit interface 47 and the clock generator 36 operate in synchronization with the symbol clock received from the demodulator (DEM) 22.
  • the microprocessor-one signal processing circuit (CPU) 48 operates in synchronization with the secondary reception symbol clock from the clock generator 36.
  • the modulator (MOD) 23 modulates the transmission analog BB signal (analog ⁇ signal, analog Q signal) and converts it to a transmission RF signal, and a bandpass filter -Output to the power amplifier (PA) 59 via (BPF) 60.
  • PA power amplifier
  • FIG. 7 shows a configuration of an information processing terminal system using a micro mouthband quadrature amplitude modulated wave as an information processing terminal system according to a sixth embodiment of the present invention.
  • a carrier recovery circuit for recovering a carrier and a reception symbol clock recovery circuit for recovering a received symbol clock can be simplified and reproduced.
  • the carrier and phase noise of the received symbol clock can be improved.
  • the description overlapping with that described above is omitted.
  • the information processing terminal system includes an antenna 51 connected to a network, a microphone transmission / reception unit 11, and a microprocessor signal processing unit 6.
  • the antenna 51 and the microwave transmission / reception unit 11 are transmission / reception devices (communication devices).
  • the microprocessor signal processing unit 6 is an information processing terminal. That is, the information processing terminal system of the sixth embodiment includes a microwave transmission / reception unit 11 instead of the microwave transmission / reception unit 7 of the information processing terminal system of the fourth embodiment.
  • the information processing terminal system of the sixth embodiment has a structure in which the microwave transmission / reception unit 11 can be attached to and detached from the microprocessor signal processing unit 6. When the microphone mouth wave transmitting / receiving unit 11 and the microphone mouth processor signal processing unit 6 are separated, the user can process the information processing terminal system of the sixth embodiment by using only the function of the microprocessor signal processing unit 6. Can be used as a terminal.
  • the microphone mouth wave transmitting / receiving section 11 includes a high frequency processing section 37 and a modulation / demodulation processing section 86.
  • the high-frequency processing unit 37 demodulates the received RF signal received by the antenna 51, converts it into a received intermediate frequency signal (received IF signal), and outputs it to the modulation / demodulation processing unit 86.
  • the high-frequency processing unit 37 converts the transmission IF signal from the modulation / demodulation processing unit 86 into a transmission RF signal and transmits the RF signal via the antenna 51. And send.
  • the modulation / demodulation processing unit 86 converts the reception IF signal from the high-frequency processing unit 37 into a reception digital baseband signal (reception digital BB signal) and outputs it to the microprocessor signal processing unit 6 at the time of reception.
  • the modulation / demodulation processing unit 86 converts the transmission digital baseband signal (transmission digital BB signal) from the microprocessor signal processing unit 6 into a transmission IF signal and outputs the signal to the high frequency processing unit 37.
  • the high-frequency processing section 37 is composed of a duplexer (DUP) 52, a low-noise amplifier (LNA) 53, a band-pass filter (BPF) 54, 56, 60, 62, and a frequency converter (C ONV) 40, 61, local oscillator ( ⁇ SC) 57, 58, and power amplifier (PA) 59.
  • Duplexer (DUP) 52, Low noise amplifier (LNA) 53, Band-pass filter (BPF) 54, 56, 60, 62 ⁇ Frequency converter (CONV) 61, Local oscillator (0 SC) 57, 58, and power amplifier (PA) 59 are the same as in the first embodiment (see FIG. 2). That is, the high-frequency processing unit 37 includes a frequency converter (CONV) 40 instead of the frequency converter (CONV) 55 of the microwave transmitting and receiving unit 1 in the first embodiment.
  • CONV frequency converter
  • the modulation / demodulation processing unit 86 includes a demodulator (DEM) 38, a modulator (MOD) 23, and a baseband processing unit.
  • the baseband processing section consists of an analog / digital (A / D) converter 24-1, 24-2, and a digital Z analog (D / A) converter 25-1, 25-2.
  • a microphone mouth wave transmitting / receiving unit interface (I / F) 31 and a clock generator (CLOCKGEN) 39 are provided.
  • Modulator (MOD) 23, A / D converter 24-1, 24-2, D / A converter 25-1, 25-2, microwave transceiver interface 31 This is the same as the embodiment (see FIG. 5). That is, the modulation / demodulation processing unit 86 is provided with the demodulator (D) of the modulation / demodulation processing unit 84 in the fourth embodiment.
  • the frequency converter (CONV) 40 mixes the received RF signal from which unnecessary frequency components have been removed by the band-pass filter (BPF) 54 with the local oscillation signal generated by the local oscillator (0 SC) 57. Then, the signal is converted into a reception intermediate frequency signal (reception IF signal) and output to a demodulator (DEM) 38 of a modulation / demodulation processing unit 86 via a band pass filter (BPF) 56.
  • BPF band-pass filter
  • the frequency converter (CONV) 40 generates (extracts) a reference phase signal superimposed on the received RF signal from the band pass filter (BPF) 5 • 4 and outputs the signal to the clock generator 39.
  • the clock generator 39 includes a received symbol clock recovery circuit (not shown).
  • the peak generator 39 Based on the reference phase signal from the frequency converter (CONV) 40, the peak generator 39 generates a reception symbol clock having a frequency that is n times (n is an integer) the reception symbol frequency (where n is an integer). Playback), A./D converter 24-1, 24-2, DZA converter 25-1, 25-2, microphone mouth wave transmitting / receiving interface 31 1, microprocessor signal processing Output to the interface 34, microprocessor-one signal processing circuit (CPU) 26.
  • the reception symbol clock is synchronized with the reference phase signal and has a frequency different from the frequency of the reference phase signal.
  • the clock generator 39 includes a carrier recovery circuit (not shown).
  • the clock generator 39 generates (regenerates) a carrier based on the reference phase signal from the frequency converter (CONV) 40 and outputs the carrier to the demodulator (DEM) 38.
  • the carrier is synchronized with the reference phase signal and has a different frequency than the frequency of the reference phase signal.
  • the demodulator (DEM) 38 of the modulation / demodulation processing unit 86 performs synchronous detection using the carrier wave input from the clock generation ⁇ 39, and performs a band-pass filter (B PF) Converts the received IF signal from 56 into a received analog BB signal.
  • the demodulator (DEM) 38 generates (reproduces) an in-phase carrier and a quadrature carrier from the carrier input from the clock generator 39.
  • the demodulator (DEM) 38 uses them to synchronously detect the QAM modulated wave (in-phase modulated wave and quadrature modulated wave) to receive a received analog BB signal, that is, an analog in-phase component signal (analog I signal).
  • the signal is converted to an analog quadrature component signal (analog Q signal) and output to A / D converters 24-1 and 24-2.
  • the A / D converters 24-1 and 24-2 are analog I and analog Q signals from the demodulator (DEM) 22 at a sampling frequency synchronized with the received symbol clock from the clock generator 39.
  • Digital I / O signals are sampled, and digital in-phase component signals (digital I signals) and digital quadrature component signals (digital Q signals) corresponding to the carrier amplitude indicated by the analog Q signal during sampling are received. It is generated (converted) as a baseband signal (received digital BB signal) and output to the microwave transceiver interface 31.
  • the received RF signal received by the antenna 51 is output to a low noise amplifier (LNA) 53 by a duplexer (DUP) 52.
  • the received RF signal is amplified by a low-noise amplifier (LNA) 53, and unnecessary frequency components other than the carrier frequency band are removed by a band-pass filter (BPF) 54.
  • LNA low noise amplifier
  • BPF band-pass filter
  • the received RF signal from which unnecessary frequency components have been removed is converted to a frequency converter (C O
  • the signal is mixed with the local oscillation signal generated by the local oscillator (OSC) 57 by the NV) 40 and converted into a received IF signal.
  • the received IF signal is in the band
  • the carrier frequency band is selected by the pass filter (BPF) 56 and output to the demodulator (DEM) 38.
  • the received RF signal is converted to a received IF signal by the frequency converter (CONV) 40, and at the same time, the reference phase signal superimposed on the received RF signal is demultiplexed in the frequency converter (CONV) 40. (Not shown) and output to the clock generator 39. With this reference phase signal, a clock synchronized with the reference phase signal is sent from the clock generator 39 to the AZD converter 2
  • the carrier recovered from the reference phase signal is output from the clock generator 39 to the demodulator (DEM) 38.
  • the received IF signal from the bandpass filter Yuichi (BPF) 56 is converted to a demodulator (D
  • E M) 38 converts the signal to analog I signal and analog Q signal to analog Q signal as B B signal and outputs to AZD converters 24-1 and 24-2.
  • the analog I signal and analog Q signal from the demodulator (DEM) 38 are synchronized with the received symbol clock from the clock generator 39 by the AZD converters 24-1 and 24-2. It is sampled at the sampling frequency, converted to a digital I signal and a digital Q signal as a received digital BB signal, and output to the microwave transceiver interface 31.
  • the digital BB signals (digital I signal, digital Q signal) received from the A / D converters 24-1, 24-2 are clocked by the conversion circuit of the microwave transmitter / receiver interface 31.
  • the signal level conversion processing and the parallel bit conversion processing are performed in synchronization with the reception symbol clock from the generator 39, and are output to the microprocessor signal processing unit interface 34.
  • the digital BB signal (digital I signal, digital Q signal) received from the microphone mouth wave transmitting / receiving section interface 31 is converted from the clock generator 39 by the conversion circuit of the microprocessor signal processing section interface 34.
  • the signal level conversion processing and the parallel bit conversion processing are performed in synchronization with the reception symbol clock, and are output to the microprocessor-one signal processing circuit (CPU) 26.
  • the digital BB signals (digital I signal and digital Q signal) received from the microprocessor signal processing interface 34 are sent to the clock generator by the communication processing program executed by the microprocessor signal processing circuit (CPU) 26.
  • the microprocessor signal processing circuit (CPU) 26 processes the received data according to an application program (for example, an electronic mail processing program).
  • the microprocessor signal processing circuit (CPU) 26 generates transmission data by an application program (for example, an e-mail processing program), and then synchronizes with a reception symbol clock from the clock generator 39 by a communication processing program. Performs processing to add redundant information for error correction to transmission data, coding processing, identification information addition processing, inverse Fourier transform, and digital waveform processing to transmit digital BB signals (digital I signal and digital Q signal). The signal is converted and output to the microprocessor signal processing unit interface 34.
  • an application program for example, an e-mail processing program
  • the digital signal BB signal (digital I signal, digital Q signal) from the microprocessor-one signal processing circuit (CPU) 26
  • the signal level conversion process and the parallel bit conversion process are performed by the conversion circuit of the signal signal processing section interface 34 in synchronization with the received symbol clock from the clock generator 39, and the microphone mouth wave transmission and reception is performed. It is output to the interface 31.
  • the transmission digital BB signal (digital I signal, digital Q signal) from the microprocessor signal processing unit interface 34 is received from the clock generator 39 by the conversion circuit of the microwave transmission / reception unit interface 31. Signal level conversion processing and parallel bit conversion processing are performed in synchronization with the symbol clock, and output to the D / A converters 25-1, 25-2.
  • the digital BB signal (digital I signal, digital Q signal) transmitted from the microphone mouth wave transmission / reception unit interface 31 is transmitted from the clock generator 39 by the DZA converters 25-1, 25-2. Synchronized with the received symbol clock, is converted to a transmission analog BB signal (analog I signal, analog Q signal) and output to the modulator (MOD) 23.
  • the transmission analog BB signal (7 analog I signal, analog Q signal) from the D / A converters 25-1 and 25-2 is converted into a transmission IF signal by the modulator (MOD) 23.
  • the demodulator (DEM) 22 of the fourth embodiment does not reproduce the carrier wave using the modulated wave to reproduce the reception symbol clock, but uses the frequency converter (C ONV) Using the reference phase signal from 40, the clock generator 39 recovers the received symbol clock and carrier. For this reason, in the information processing terminal system of the sixth embodiment, since the carrier wave and the received symbol clock are reproduced from the reference phase signal whose phase information is clearer than the modulated wave, the carrier wave reproduction circuit and the reception symbol clock reproduction circuit The configuration can be simplified. In the information processing terminal system according to the sixth embodiment, the carrier and the received symbol clock are reproduced using the reference phase signal. Therefore, in the information processing terminal system according to the sixth embodiment, it is possible to improve the phase noise of the reproduced carrier wave and the received symbol clock.
  • the carrier recovery circuit for recovering the carrier and the reception symbol clock recovery circuit for recovering the reception symbol clock can be simplified.
  • the phase noise of the recovered carrier and the received symbol clock can be improved.
  • the clock generator 39 includes a carrier recovery circuit.
  • the demodulator (DEM) 38 may include a carrier recovery circuit.
  • the clock generator 39 outputs a signal synchronized with the reference phase signal (for example, a received symbol clock or the reference phase signal itself) to the demodulator (DEM) 38.
  • the demodulator (DEM) 38 generates (reproduces) an in-phase carrier and a quadrature carrier based on the demodulator (DEM) 38 and synchronously detects the QAM modulated wave (in-phase modulated wave and quadrature modulated wave), thereby receiving the received analog BB signal, ie, analog signal.
  • the signal is converted into an in-phase component signal (analog I signal) and an analog quadrature component signal (analog Q signal) and output to AZD converters 24-1 and 24-2.
  • the modulation / demodulation processing unit 86 receives a reception intermediate frequency signal (reception IF signal), which is a reception modulation wave signal from the high-frequency processing unit 21, during reception.
  • the BB signal is converted to a BB signal and output to the microprocessor signal processing unit 6.
  • the transmission digital BB signal from the microprocessor signal processing unit 6 is a transmission intermediate frequency signal (transmission IF signal), which is a transmission modulation wave signal. ) And output to the high-frequency processing unit 21.
  • transmission IF signal transmission intermediate frequency signal
  • the modulation / demodulation processing unit 86 receives the RF signal as a reception modulated wave signal from the high-frequency processing unit 21 during reception.
  • the transmission digital BB signal from the microprocessor signal processing unit 6 is converted to a transmission RF signal as a transmission modulation wave signal and transmitted to a high frequency. It can also be output to the processing section 21.
  • a high frequency processing unit 21 includes a duplexer (DUP) 52, a low noise amplifier (L NA) 53, band pass filter (BPF) 54, 60, and power amplifier (PA) 59.
  • the band pass filter (BPF) 54 includes a received signal band pass filter (not shown) and a reference signal band pass filter (not shown).
  • the frequency band of the received RF signal is set in the received signal band-pass filter of the band-pass filter (BPF) 54, and the received signal band-pass filter is input from the low-noise amplifier (LNA) 53. Only the extracted received RF signal is extracted and output to the demodulator (DEM) 38.
  • the frequency band of the reference phase signal is set in the reference phase signal bandpass filter of the bandpass filter (BPF) 54.
  • the reference phase signal bandpass filter is a low noise amplifier (LNA) 53 Only the reference phase signal superimposed on the input received RF signal is extracted and output to the clock generator 39.
  • the clock generator 39 generates (reproduces) the received symbol clock based on the reference phase signal from the band pass filter (BPF) 54, and generates the D / D converters 24-1, 24,- 2, DZA converter 25-1, 25-2, Microwave transceiver interface 31, Microprocessor signal processor interface 34, Microprocessor signal output circuit (CPU) 26. AZD converter 24-1, 24-2, DZA converter 25-1, 25-2, Microwave transceiver interface 31 1, Microprocessor-signal processing interface 34, Microprocessor-signal
  • the processing circuit (CPU) 26 receives the symbol from the clock generator 39. It operates in synchronization with the clock. Further, the clock generator 39 generates (reproduces) a carrier based on the reference phase signal from the bandpass filter (BPF) 54 and outputs the carrier to the demodulator (DEM) 38.
  • the demodulator (DEM) 38 converts the received RF signal from the bandpass filter (BPF) 54 into a received analog BB signal (analog I signal, analog Q signal) and converts it into an AZD converter 24-1 , 2 4— output to 2.
  • the modulator (MOD) 23 modulates the transmit analog BB signal (analog I signal, analog Q signal) and converts it to a transmit RF signal, and passes through a band pass filter (BPF) 60 to a power amplifier (PA). 5 Output to 9.
  • BB signal analog I signal, analog Q signal
  • BPF band pass filter
  • PA power amplifier
  • the information processing terminal system according to the sixth embodiment is applied to the information processing terminal system according to the second embodiment as shown in FIG. Can be.
  • the information processing terminal system of the sixth embodiment includes a microprocessor signal processing unit 4 of the second embodiment instead of the microprocessor one signal processing unit 6.
  • the microprocessor signal processing unit 4 includes, as described above: a microprocessor-signal processing unit interface 47.
  • the microphone mouth wave transmitting / receiving section 11 includes a modulation / demodulation processing section 86' instead of the modulation / demodulation processing section 86.
  • the modulation / demodulation processing unit 86 ' includes a demodulator (DEM) 38, a modulator (MOD) 23, and a base-span processing unit.
  • the baseband processing section is composed of an 80 converter 24-1, 24-2, a D / 'A converter 25-1, 25-2, a decoder (DEC) 71, an encoder (ENC ) 72, a microwave transceiver interface 46, and a clock generator 39.
  • DEC decoder
  • EEC encoder
  • the clock generator 39 generates (regenerates) the received symbol clock based on the reference phase signal from the frequency converter (CONV) 40,
  • the microprocessor 46, the microprocessor-signal processing unit interface 47, and the microprocessor signal processing circuit (CPU) 48 operate in synchronization with the reception symbol clock from the clock generator 39.
  • the clock generator 39 generates (regenerates) a carrier based on the reference phase signal from the frequency converter (CONV) 40 and outputs the carrier to the demodulator (DEM) 38.
  • the modulation / demodulation processing section 86 ′ receives the intermediate frequency signal (reception IF signal), which is the reception modulation wave signal from the high-frequency processing section 21, during reception. Is converted to reception data and output to the microphone-mouth processor signal processing unit 4. At the time of transmission, the transmission data from the microprocessor-one signal processing unit 4 is a transmission modulation wave signal.
  • the transmission intermediate frequency signal (transmission IF signal) is output to the high frequency processing unit 21.
  • the present invention is not limited to this.
  • the modulation / demodulation processing unit 86 ′ Upon reception, the modulation / demodulation processing unit 86 ′ converts the received RF signal into reception data as a reception modulated wave signal from the high frequency processing unit 21 and outputs it to the microprocessor-one signal processing unit 4.
  • the transmission data from the chroma processor signal processing unit 4 can be converted into a transmission RF signal as a transmission modulated wave signal and output to the high frequency processing unit 21.
  • the high-frequency processing unit 21 includes a duplexer (DUP) 52 and a low-noise amplifier (L NA) 5 3, Bandpass filter
  • the band pass filter (BPF) 54 is a received signal band pass filter (illustrated) No) and a reference phase signal band-pass filter (not shown).
  • the frequency band of the received RF signal is set in the received signal band-pass filter of the band-pass filter (BPF) 54, and the received signal band-pass filter is the received RF signal input from the low noise amplifier (LNA) 53. Only the signal is extracted and output to the demodulator (DEM) 38.
  • the frequency band of the reference phase signal is set in the reference signal bandpass filter of the bandpass filter (BPF) 54.
  • the reference phase signal bandpass filter is input from the low noise amplifier (LNA) 53. Only the reference phase signal superimposed on the received RF signal is extracted and output to the clock generator 39.
  • the clock generator 39 generates (regenerates) the received symbol clock based on the reference phase signal from the bandpass filter (BPF) 54, and the A / D converters 24-1, 24, and 2, D / A converter 25-1, 25-2, Decoder (DEC) 71, Encoder (ENC) 72, Microphone Mouth Wave Transmitter / Receiver Unit 4 6, Microprocessor Output to the signal processing unit interface 47 and the microprocessor-one signal processing circuit (CPU) 48.
  • BPF bandpass filter
  • a / D converters 24-1, 24, and 2 D / A converter 25-1, 25-2
  • Decoder DEC
  • ENC Encoder
  • Microphone Mouth Wave Transmitter / Receiver Unit 4 6 Microprocessor Output to the signal processing unit interface 47 and the microprocessor-one signal processing circuit (CPU) 48.
  • the interface 46, the microprocessor signal processing section interface 47, and the microprocessor signal processing circuit (CPU) 48 operate in synchronization with the received symbol clock from the clock generator 39. Further, the clock generator 39 generates (reproduces) a carrier wave based on the reference phase signal from the bandpass filter (BPF) 54 and outputs it to the demodulator (DEM) 38.
  • BPF bandpass filter
  • the demodulator (DEM) 38 converts the received RF signal from the band-pass filter (BPF) 54 into a received analog BB signal (analog I signal, analog Q signal) and converts it into an AZD converter 24-1, 2 Output to 4-2.
  • the modulator (MOD) 23 transmits the analog BB signal (analog I signal,
  • the analog Q signal is modulated and converted to a transmit RF signal, which is output to a power amplifier (PA) 59 via a band pass filter (BPF) 60.
  • PA power amplifier
  • BPF band pass filter
  • FIG. 8 shows a configuration of an information processing terminal system using a micro mouthband quadrature amplitude modulated wave as an information processing terminal system according to a seventh embodiment of the present invention.
  • a reception symbol clock recovery circuit is not required.
  • the description overlapping with that described above will be omitted.
  • the information processing terminal system includes an antenna 51 connected to a network, a microwave transmission / reception unit 13, and a microprocessor signal processing unit 6.
  • the antenna 51 and the microwave transmission / reception unit 13 are transmission / reception devices (communication devices).
  • the microprocessor signal processing unit 6 is an information processing terminal. That is, the information processing terminal system of the seventh embodiment includes a microphone mouth wave transmitting / receiving unit 13 instead of the microphone mouth wave transmitting / receiving unit 7 of the information processing terminal system of the fourth embodiment.
  • the information processing terminal system according to the seventh embodiment has a structure in which the microwave transmission / reception unit 13 can be detached from the microprocessor signal processing unit 6.
  • the user can use the information processing terminal system of the seventh embodiment as an information processing terminal only with the function of the microprocessor signal processing section 6 alone. Can be used.
  • the microphone mouth wave transmitting / receiving section 13 includes a high frequency processing section 21 and a modulation / demodulation processing section 87.
  • This high-frequency processing unit 21 is the same as in the first embodiment (see FIG. 2).
  • the modulation / demodulation processing unit 87 includes a demodulator (DEM) 42, a modulator (MOD) 23, and a baseband processing unit.
  • Its baseband processing unit is an analog / digital (A / D) converter 24-1, 24-2, and a digital / analog converter.
  • Modulator (MOD) 23, AZD converter 24-1, 24-2, DZA converter 25-1, 25-2, microwave transceiver interface 31 are the fourth embodiment. (See Figure 5).
  • the modulation / demodulation processing unit 87 includes a demodulator (DEM) 42 and a clock instead of the demodulator (DEM) 22 and the clock generator 35 of the modulation / demodulation processing unit 84 in the fourth embodiment.
  • a generator 4 1 is provided.
  • the demodulator (DEM) 42 of the modem unit 87 has a carrier recovery circuit (not shown).
  • the carrier recovery circuit of the demodulator (DEM) 42 is the same as the carrier recovery circuit of the demodulator (DEM) 22 of the modem 81 in the first embodiment.
  • the clock generator 41 generates a clock by free-running oscillation and generates AZD converters 24-1, 2.4-2, D / A converters 25-1, 25-2, microwave transceiver. Outputs to interface 31, microprocessor-signal processing unit interface 34, and microprocessor signal processing circuit (CPU) 26.
  • the received IF signal from the band pass filter (BPF) 56 is converted by the demodulator (DEM) 42 as a received analog BB signal into an analog I signal and analog Q signal, and the A / D converter 24 Output to 1, 2 4—2.
  • the clock is generated by the free-running oscillation of clock generator 4 1
  • Microwave transceiver interface 31 1 Microprocessor —Output to the signal processor interface 34 and the microprocessor-signal processing circuit (CPU) 26.
  • the analog I signal and analog Q signal from the demodulator (DEM) 38 are converted by the AZD converters 24-1 and 244-2 at a sampling frequency synchronized with the clock from the clock generator 41. It is sampled, converted to a digital I signal and a digital Q signal as a received digital BB signal, and output to the microphone mouth-wave transmitting / receiving unit interface 31.
  • the digital BB signal (digital I signal, digital Q signal) received from the A / D converters 24-1, 24-2 is converted into a clock generator by the conversion circuit of the microwave transceiver interface 31. In synchronization with the clock from 41, signal level conversion processing and parallel bit conversion processing are performed, and output to the microphone processor signal processing unit interface 34.
  • the digital BB signal (digital I signal and digital Q signal) received from the microphone mouth wave transmitter / receiver interface 31 is converted to a clock generator by the conversion circuit of the microprocessor signal processor. In synchronization with the clock from 41, signal level conversion processing and parallel bit conversion processing are performed and output to the microprocessor signal processing circuit (CPU) 26.
  • CPU microprocessor signal processing circuit
  • the received digital BB signals (digital I and digital Q signals) from the microprocessor signal processing interface 34 are clocked by the communication processing program executed by the microprocessor signal processing circuit (CPU) 26.
  • the microprocessor signal processing circuit (CPU) 26 performs digital waveform processing on the received digital BB signal (digital I signal and digital Q signal) to reproduce the waveform and discriminate the received data. I do.
  • Microprocessor-one signal processing circuit (CPU) 26 processes the received data by an application program (for example, an e-mail processing program).
  • the microprocessor signal processing circuit (CPU) 26 generates transmission data using an application program (for example, an e-mail processing program), and then transmits the transmission data in synchronization with the clock from the clock generator 41 using the communication processing program. To add redundant information for error correction, encoding, identification information addition, inverse Fourier transform, and digital waveform processing to convert to digital BB signals (digital I signal, digital Q signal), Output to the signal processing interface 34.
  • the transmission digital BB signal (digital I signal, digital Q signal) from the microprocessor signal processing circuit (CPU) 26 is clock-generated by the conversion circuit of the microprocessor signal processing interface 34. Synchronized with the clock from the transmitter 41, the signal level conversion processing is performed on the parallel bit 1, conversion processing, and output to the microphone mouth wave transmission / reception unit interface 31.
  • the transmission digital BB signal (digital I signal, digital Q signal) from the microprocessor signal processor interface 34 is converted from the clock generator 41 by the conversion circuit of the microwave transmitter / receiver interface 31.
  • the signal level conversion and the parallel bit conversion are performed in synchronization with the clock of, and are output to the 0/8 converters 25-1, 25-2.
  • the digital digital B and B signals (digital I signal and digital Q signal) from the microphone mouth wave transmitter / receiver interface 1/31 are converted to D / A converters 25_1 and 2
  • the analog BB signals (analog I signal, analog Q signal) transmitted from the D / A converters 25-1 and 25-2 are converted to transmission IF signals by the modulator (MOD) 23 and band-passed. Output to the filter (BPF) 62.
  • a microprocessor signal processing circuit (CPU) 26 performs digital waveform processing on a received digital BB signal (digital I signal, digital Q signal) to reproduce a waveform. Determine the received data. Therefore, the demodulator (DEM) 42 does not need a receiving symbol clock recovery circuit for recovering the receiving symbol clock.
  • a reception symbol peak reproduction circuit is not required.
  • the modulation / demodulation processing unit 87 receives a reception intermediate frequency signal (reception IF signal), which is a reception modulation wave signal from the high-frequency processing unit 21, during reception.
  • the BB signal is converted to a BB signal and output to the microprocessor signal processing unit 6.
  • the transmission digital BB signal from the microprocessor signal processing unit 6 is a transmission intermediate frequency signal (transmission IF signal), which is a transmission modulation wave signal. ) Is output to the high-frequency processing unit 21, but is not limited to this.
  • the modulation and demodulation processing unit 87 converts the received RF signal into a reception digital BB signal as a reception modulated wave signal from the high-frequency processing unit 21 and outputs the signal to the microprocessor signal processing unit 6.
  • the transmission digital BB signal from the signal processing unit 6 can be converted into a transmission RF signal as a transmission modulation wave signal and output to the high-frequency processing unit 21.
  • a high frequency processing unit 21 includes a duplexer (DUP) 52, a low noise amplifier ( L NA) 5 3, Band-pass filter
  • the demodulator (DEM) 42 converts the received RF signal from the band-pass filter (BPF) 54 into a received analog BB signal (analog I signal, analog Q signal) and converts it to an A / D converter 24_ Output to 1, 2 4—2.
  • the microprocessor signal processing circuit (CPU) 26 operates in synchronization with the clock from the clock generator 41.
  • the modulator (MOD) 23 modulates the transmit analog BB signal (analog I signal, analog Q signal) and converts it to a transmit RF signal, and passes through a band pass filter (BPF) 60 to a power amplifier (PA). 5 Output to 9.
  • BB signal analog I signal, analog Q signal
  • BPF band pass filter
  • PA power amplifier
  • the information processing terminal system of the seventh embodiment is applied to the information processing terminal system of the second embodiment as the information processing terminal system of the seventh embodiment. be able to.
  • the information processing terminal system of the seventh and the seventh embodiments includes a microprocessor-one signal processing unit 4 of the second embodiment instead of the microprocessor signal processing unit 6.
  • the microprocessor-one signal processing unit 4 includes the microprocessor-one signal processing unit interface 47 and the microphone port processor signal processing circuit (CPU) 48.
  • the microwave transmission / reception unit 13 includes a modulation / demodulation processing unit 87 ′ instead of the modulation / demodulation processing unit 87.
  • the modulation / demodulation processing section 87 includes a demodulator (DEM) 42 and a baseband processing section.
  • the baseband processing section consists of a modulator (MOD) 23, an AZD converter 24-1, 24-2, a D / A converter 25-1, 25-2, and a decoder (DEC) 71. , An encoder (ENC) 72, a microwave transmission / reception unit interface 46, and a clock generator 41.
  • the clock generator 41 generates a clock by free-running oscillation and generates the AZD converters 24-1, 24_2, DZA converters 25-1, 25-2, Decoder (DEC) 71, Encoder (ENC) 72, Microwave transmission / reception unit interface 46, Microprocessor-signal processing unit Input-output interface 47, Microprocessor-signal processing circuit (CPU) Output to 48.
  • DEC decoder
  • ENC encoder
  • the evening interface 46, the microprocessor signal processing interface 47, and the microprocessor signal processing circuit (CPU) 48 operate in synchronization with the clock from the clock generator 41.
  • the modulation / demodulation processing section 87 ′ outputs the reception intermediate frequency signal (reception IF signal) which is the reception modulation wave signal from the high frequency processing section 21 at the time of reception. Is converted to reception data and output to the microphone-mouth processor signal processing unit 4. At the time of transmission, the transmission data from the microprocessor-one signal processing unit 4 is a transmission modulation wave signal.
  • the transmission intermediate frequency signal (transmission IF signal) is output to the high frequency processing unit 21.
  • the present invention is not limited to this.
  • the modulation / demodulation processing section 8 7 ′ Upon reception, the modulation / demodulation processing section 8 7 ′ converts the received RF signal into reception data as a reception modulated wave signal from the high frequency processing section 21 and outputs the data to the microprocessor signal processing section 4. It is also possible to convert the transmission data from the mouth processor-one signal processing unit 4 into a transmission RF signal as a transmission modulation wave signal and output it to the high frequency processing unit 21.
  • the high frequency processing unit 21 includes a duplexer (DUP) 52 low noise amplifier ( LNA) 53, band-pass filter (BPF) 54, 60, and power amplifier (PA) 59.
  • DUP duplexer
  • LNA low noise amplifier
  • BPF band-pass filter
  • PA power amplifier
  • the demodulator (DEM) 42 converts the received RF signal from the band-pass filter (BPF) 54 into a received analog BB signal (analog I signal, analog Q signal) and converts it into an A / D converter 24. Output to 1, 2 4—2.
  • the modulator (MOD) 23 modulates the transmission analog BB signal (analog I signal, analog Q signal) to convert it to a transmission RF signal, and passes the power amplifier (PA) through a band-pass filter (BPF) 60. ) Output to 5-9.
  • BB signal analog I signal, analog Q signal
  • PA power amplifier
  • BPF band-pass filter
  • FIG. 9 shows a configuration of an information processing terminal system using a micro mouthband quadrature amplitude modulated wave as the information processing terminal system according to the eighth embodiment of the present invention.
  • the microprocessor signal processing circuit (CPU) in the signal processing unit always operates.
  • a description that is the same as that described above will be omitted.
  • the information processing terminal system includes an antenna 51 connected to a network, a microphone mouth wave transmitting / receiving unit 15, and a microphone mouth processor signal processing unit 16.
  • the antenna 51 and the microwave transmission / reception unit 15 are transmission / reception devices (communication devices).
  • the microprocessor-one signal processing unit 16 is an information processing terminal. That is, the information processing terminal system of the eighth embodiment is different from the information processing terminal system of the seventh embodiment.
  • a microwave transmission / reception unit 15 and a microprocessor signal processing unit 16 are provided instead of the microwave transmission / reception unit 13 and the microprocessor-one signal processing unit 6 of the stem.
  • the microphone mouth wave transmitting / receiving section 15 includes a high frequency processing section 21 and a modulation / demodulation processing section 88.
  • This high-frequency processing unit 21 is the same as in the first embodiment (see FIG. 2).
  • the modulation / demodulation processing unit 88 includes a demodulator (DEM) 42, a modulator (MOD) 23, and a baseband processing unit.
  • the baseband processing section consists of analog / digital (A / D) converters 24-1, 24-2, digital / analog (DZA) converters 25-1, 25-2, micro A wave transceiver interface (I / F) 101 is provided.
  • the demodulator (DEM) 42, modulator (MOD) 23, AZD converters 24-1, 24-2, DZA converters 25-1, 25-2 are the same as in the seventh embodiment. (See Figure 8).
  • the function of the microwave transmission / reception unit interface (IZF) 101 is the same as that of the microphone mouth wave transmission / reception unit interface (IZF) 31 described above. Wave transmission / reception unit interface (I / F) 31
  • the microprocessor-one signal processing unit 16 includes a microprocessor-one signal processing unit interface (I / F) 102, a microprocessor-one signal processing circuit (CPU) 26, and a clock generator (CLOCKGEN) 33. .
  • the microprocessor-signal processing circuit 26 is the same as in the seventh embodiment (see FIG. 8).
  • the microprocessor signal processor interface (I / F) 102 has the same function as the microprocessor signal processor interface (I / F) 34 described above, but the clock input / output is the same as that of the microphone described above. Different from the processor signal processing unit interface (IF) 34.
  • the clock generator 33 generates clocks by free-running oscillation, and converts the A / D converters 24-1, 24-2, DZA converters 25-1, 25-2, microwave transmitter / receiver interface 101, Microprocessor signal processing section Interface 102, Microprocessor signal processing circuit (CPU) 26
  • the information processing terminal system of the eighth embodiment has a structure in which a microwave transmission / reception unit 15 can be attached to and detached from a microprocessor signal processing unit 16.
  • the microprocessor-signal processing circuit (CPU) 26 synchronizes with the clock from the clock generator 33 even when the microphone-wave transmitter / receiver 15 and the microphone-mouth processor signal processor 16 are separated.
  • a general program such as a spreadsheet or a document creation that does not use the microphone mouth wave transmitting / receiving function can be executed. Processing in which only the functions of the processing terminal are used). That is, the user can use the information processing terminal system of the eighth embodiment as an information processing terminal only with the function of the microprocessor signal processing unit 16 alone.
  • the received IF signal from the band-pass filter (BPF) 56 is converted by the demodulator (DEM) 42 as a received analog BB signal into an analog I signal and an analog Q signal, and the AZD converter 24 1 Output to 2 4—2
  • the clock is transferred from the clock generator 33 to the AZD converters 24-1, 24-2, D / A converters 25-1, 25-2,
  • the signals are output to the microwave transmission / reception unit interface 101, the microprocessor signal processing unit interface 102, and the microprocessor signal processing circuit (CPU) 26.
  • the analog I signal and analog Q signal from the demodulator (DEM) 38 are converted by the AZD converters 24-1 and 24-2 at a sampling frequency synchronized with the clock from the clock generator 33. Sampled, converted to digital I signal and digital Q signal as received digital signal BB signal, and output to microphone input / output unit interface 101. '
  • Received digital BB signal (digital) from A / D converters 24-1 and 24-2 Signal I signal and digital Q signal) are synchronized with the clock from the clock generator 33 by the conversion circuit of the microwave transmission / reception unit interface 101, and the signal level conversion processing and the parallel bit conversion processing are performed. The signal is then output to the microphone processor-signal processing unit interface 102.
  • the received digital BB signal (digital I signal, digital Q signal) from the microwave transceiver interface 101 is converted to the clock from the clock generator 33 by the conversion circuit of the microprocessor signal processing interface 102. Synchronously, signal level conversion processing and parallel bit conversion processing are performed and output to the microprocessor signal processing circuit (CPU) 26.
  • the digital BB signal (digital I signal and digital Q signal) received from the microprocessor-signal processing unit interface 102 is clock-generated by the communication processing program executed by the microprocessor processor-signal processing circuit (CPU) 26.
  • the microprocessor-one signal processing circuit (CPU) 26 performs digital waveform processing on the received digital BB signal (digital I signal, digital Q signal) to reproduce the waveform, and to process the received data. Determine.
  • the microprocessor signal processing circuit (CPU) 26 processes the received data by an application program (for example, an e-mail processing program).
  • the microprocessor-one signal processing circuit (CPU) 26 generates transmission data by an application program (for example, an e-mail processing program), and then executes a clock from the clock generator 33 by a communication processing program. Synchronize with the transmission data, apply the process of adding redundant information for error correction to the transmission data, perform the encoding process, add the identification information, perform the inverse Fourier transform, and perform the digital waveform processing to transmit the digital BB signal (digital I signal, digital Q signal ) And outputs it to the microprocessor signal processing unit interface 102.
  • the digital signal BB signal (digital I signal, digital Q signal) from the microprocessor signal processing circuit (CPU) 26 is converted to a clock signal by the conversion circuit of the microprocessor signal processing unit interface 102. 33 A signal level conversion process and a parallel bit conversion process are performed in synchronization with the clock from 33, and are output to the microphone mouth wave transmitting / receiving unit interface 101.
  • the digital BB signal (digital I signal, digital Q signal) transmitted from the microprocessor signal processing unit interface 102 is transmitted from the clock generator 33 by the conversion circuit of the microwave transmission / reception unit interface 101. Signal level conversion and parallel bit conversion are performed in synchronization with this clock, and output to the DZA converters 25-1, 25-2.
  • the transmission digital signal BB signal (digital I signal, digital Q signal) from the microphone mouth wave transmission / reception unit interface 101 is supplied to the clock generator 3 by the D.A converters 25_1 and 25-2. Synchronized with the clock from (3), it is converted to the transmission analog BB signal (analog I signal, analog Q signal) and output to the modulator (MOD) 23.
  • the transmitter analog BB signal (analog I signal, analog Q signal) from the octave converters 25-1, 25-2 is converted to a transmission IF signal by the modulator (MOD) 23 and band-passed. Output to filter (BPF) 62.
  • the clock generator 33 of the microprocessor signal processing unit 16 sets the clock to AZ
  • the D converter 24-1, 24-2, D / A converter 25-1, 25-2, My It outputs to the microwave transmission / reception unit interface 101, the microphone opening processor signal processing unit interface 102, and the microprocessor signal processing circuit (CPU) 26. Therefore, even if the microwave transmission / reception unit 15 and the microphone port processor signal processing unit 16 are separated for some reason, the clock is generated by the microprocessor 1 Output to the processing circuit (CPU) 26. Therefore, the microprocessor signal processing circuit (CPU) 26 operates at a timing synchronized with the clock from the clock generator 33. As described above, in the information processing terminal system of the eighth embodiment, in addition to the effects of the seventh embodiment, the microphone mouth wave transmitting / receiving unit 15 and the microphone mouth processor signal processing unit 16 are separated for some reason.
  • the microprocessor signal processing circuit (CPU) 26 in the microprocessor-signal processing unit 16 always operates.
  • the modulation / demodulation processing unit 88 receives a reception intermediate frequency signal (reception IF signal), which is a reception modulation wave signal from the high frequency processing unit 21, during reception. The signal is converted to a BB signal and output to the microprocessor signal processing unit 16.
  • reception IF signal reception intermediate frequency signal
  • the transmission digital BB signal from the microprocessor processor signal processing unit 16 is transmitted as a transmission intermediate frequency signal (a transmission modulated wave signal). It is converted to a transmission IF signal and output to the high-frequency processing unit 21.
  • the present invention is not limited to this.
  • the modulation and demodulation processing unit 8 8 converts the received RF signal into a reception digital BB signal as a reception modulated wave signal from the high-frequency processing unit 21 and outputs it to the microprocessor signal processing unit 16. It is also possible to convert the transmission digital BB signal from one signal processing unit 16 into a transmission RF signal as a transmission modulation wave signal and output it to the high frequency processing unit 21.
  • the high frequency processing unit 21 includes a duplexer (DUP) 52, a low noise amplifier ( LNA) 5 3, Bandpass filter (BPF) 54, 60 and power amplifier (PA) 59.
  • DUP duplexer
  • LNA low noise amplifier
  • BPF Bandpass filter
  • PA power amplifier
  • the demodulator (DEM) 42 converts the received RF signal from the band-pass filter (BPF) 54 into a received analog BB signal (analog I signal, analog Q signal) and converts it into an AZD converter 24 1 , 2 4— output to 2.
  • the modulator (MOD) 23 modulates the transmit analog BB signal (analog I signal, analog Q signal) and converts it to a transmit RF signal, and passes through a band pass filter (BPF) 60 to a power amplifier (PA). 5 Output to 9.
  • BB signal analog I signal, analog Q signal
  • BPF band pass filter
  • PA power amplifier
  • the information processing terminal system of the eighth embodiment is applied to the information processing terminal system of the second embodiment as the information processing terminal system of the eighth embodiment. Can be.
  • the information processing terminal system includes a microprocessor signal processing unit 16' instead of the microprocessor one signal processing unit 16.
  • the microprocessor signal processing unit 16 ′ includes a microprocessor signal processing circuit (CPU) 48 of the second embodiment, a microprocessor-one signal processing unit interface 104, and the above-described clock generator 33. ing.
  • the microwave transmission / reception unit 9 includes a modulation / demodulation processing unit 88' instead of the modulation / demodulation processing unit 88.
  • the modulation / demodulation processing unit 8 8 ′ includes a demodulator (DEM) 42, a modulator (M ⁇ D 23), and a baseband processing unit.
  • Converter 2 4 1, 24 ⁇ 2, D / A converter 2 5—1, 25 ⁇ 2, Decoder (DEC) 71, Encoder (ENC) 72, Microwave transceiver interface 1 0 3 is provided.
  • the microwave transceiver interface 103 has the same function as that of the microwave transceiver interface 46 described above, but the input and output of the clock are the same as those of the microwave transceiver interface 46 described above. different.
  • the clock generator 33 generates a clock by free-running oscillation and outputs the AZD converters 24-1, 24-2, D / A converters 25-1, 25-2, and a decoder ( DEC) 71, Encoder (ENC) 72, Microwave transceiver interface 103, Microprocessor signal processor interface 104, Microprocessor signal processing circuit (CPU) 4 8 Output to A / D converter 24-1, 24-2, D.ZA converter 25-1, 25-1, Decoder (DEC) 71, Encoder (ENC) 72, Microwave transmission / reception Unit interface 103, Microprocessor signal processing interface 104, Microprocessor signal processing circuit (CPU) 48 operates in synchronization with the clock from clock generator 33 I do.
  • DEC decoder
  • ENC Encoder
  • CPU Microprocessor signal processing circuit
  • the modulation / demodulation processing unit 88 ′ is configured such that the reception intermediate frequency signal (reception IF signal), which is the reception modulation wave signal from the high frequency processing unit 21 at the time of reception, Is converted into reception data and output to the microphone processor signal processing unit 16 ′ .At the time of transmission, the transmission data from the microprocessor signal processing unit 16 ′ is regarded as a transmission modulated wave signal. The signal is converted to a transmission intermediate frequency signal (transmission IF signal) and output to the high-frequency processing unit 21.
  • the present invention is not limited to this.
  • the high-frequency processing unit 21 includes a duplexer (DUP) 52 and a low-noise amplifier. (L NA) 53, band-pass filter (BPF) 54, 60, and power amplifier (PA) 59.
  • DUP duplexer
  • L NA low-noise amplifier
  • BPF band-pass filter
  • PA power amplifier
  • the demodulator (DEM) 42 converts the received RF signal from the band-pass filter (BPF) 54 into a received analog BB signal (analog I signal, analog Q signal) and converts it into an AZD converter 24-1, Output to 2 4—2.
  • the external interface 104, microprocessor signal processing circuit (CPU) 48 operates in synchronization with the clock from the clock generator 33.
  • the modulator (MOD) 23 modulates the transmission analog BB signal (analog I signal, analog Q signal) and converts it to a transmission RF signal, and transmits the power amplifier (PA) through a band-pass filter (BPF) 60. ) Output to 5-9.
  • BB signal analog I signal, analog Q signal
  • PA power amplifier
  • BPF band-pass filter
  • the case of the quadrature amplitude modulation signal (QAM modulation signal) has been described.
  • the present invention can be applied to a case where digital data is transmitted in symbol units including phase modulation, frequency modulation, and other modulations. Further, in the first to eighth embodiments, the present invention can be applied not only to wireless communication using microwaves but also to wired communication using light. In this case, the high-frequency RF signal is replaced by a high-frequency signal that is a modulated wave using light as a carrier.
  • miniaturization can be realized.
  • Information of the first and second embodiments of the present invention According to the processing terminal system, low power consumption can be realized. According to the information processing terminal systems of the first embodiment and the second embodiment of the present invention, low heat generation can be realized. According to the information processing terminal systems of the first and second embodiments of the present invention, cost reduction can be realized. According to the information processing terminal system of the second embodiment of the present invention, a decrease in throughput is prevented. According to the information processing terminal systems of the first embodiment and the second embodiment of the present invention, usability (portability, economy) is improved.
  • the effect of the second embodiment is realized in addition to the effect of the first embodiment.
  • the symbol clock synchronized with the received symbol clock can be changed according to the use of receiving the symbol clock.
  • the microprocessor-signal processing circuit (CPU) in the microprocessor-signal processing unit always operates. According to the information processing terminal system of the sixth embodiment of the present invention-.
  • a carrier recovery circuit for recovering a carrier and a reception symbol clock recovery circuit for recovering a reception symbol clock are simplified. Therefore, the phase noise of the recovered carrier and the received symbol clock can be improved.
  • the need for a receiving symbol reproduction circuit is eliminated.
  • the microprocessor-signal processing circuit (CPU) in the microprocessor-signal processing unit always operates. '

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Transceivers (AREA)
  • Circuits Of Receivers In General (AREA)
  • Transmitters (AREA)
  • Communication Control (AREA)
  • Input Circuits Of Receivers And Coupling Of Receivers And Audio Equipment (AREA)

Description

明細書
情報処理端末システム及びそれを用いた送受信方法 技術分野
本発明は、 送受信装置である通信装置と情報処理端末とを複合した情 報処理端末システムとその送受信方法に関する。 背景技術
情報処理端末を用いたネッ トワークへの接続が盛んに行われている。 これに伴い、 近年では、 無線を用いてネッ トワークへ接続する通信方式 が開発されている。
上記の通 f言方式として、 特に、 無線を用いてネッ トワークへ接続する 通信装置は、 マイク口プロセッサーが内蔵された情報処理端末との親和 性がよく、 情報処理端末の一部として組み込まれる場合が多い。 したが つて、 無線インターフェースに要求される条件として、 一般の通信装置 に要求される条件に加え . 情報処理端末に求められる条件を満たす必要 がある。 具体的には、 小型であること、 低消費電力であること、 発熱が 小さいことである。 一方、 伝送容量の更なる大容量化が求められている。 第 1従来例の情報処理端末システムとして特開 2 0 0 2 - 6 4 3 9 9 号公報に 「ソフトウェア無線装置」 が記載されている。 この第 1従来例 の情報処理端末システムは、 信号処理部 (C P U : C e n t r a l P r o c e s s i n g U n i t )、 アンテナ制御部、 R F/ I F部、 D / A変換器、 AZD変換器を具備する。
この例では、 信号処理部 (C P U) は、 専ら通信機能ブロックを制御 する目的で設けられており、 情報処理端末の本来の使用目的とされる一 般的な情報処理 (例えば表計算や文書作成など通信以外の処理) を行う 目的で情報処理端末システムに搭載されている訳ではない。 このため、 第 1従来例の情報処理端末システムでは、 信号処理部 (C P U) がアン テナ制御部、 R F/ I F部、 D/A変換器、 AZD変換器等と専用の信 号線で密に接続されており、 それらを容易に取り外せる構造になってい ない。
しかし、 ネッ トワークに接続しないときには通信装置の機能は使用し ないのであるから、 情報処理端末システムを情報処理端末として利用す るときの携帯性を損ねないためには、 オプショ ンとして通信装置を容易 に着脱できる構造であることが望ましい。
図 1は、 第 2従来例の情報処理端末システムとしてマイク口波帯直交 振幅変調波を用いる情報処理端末システムの構成を示す。 第 2従来例の 情報処理端末システムは、 ネッ トワークに接続されたアンテナ 5 1 と、 マイク口波送受信部 1 7 と、 マイクロプロセッサ一信号処理部 1 8 とを 具備する。 アンテナ 5 1 とマイク口波送受信部 1 7 とは、 送受信装置(通 信装置) である。 マイクロプロセッサー信号処理部 1 8は、 情報処理端 末である。
マイク口波送受信部 1 7は.. 受信時に、 7ンテナ 5 1 を介して受信し た、 変調波である受信高周波信号 {受信 R F (R a d i o F r e q u e n c y) 信号 } を復調し受信データに変換してマイクロプロセッサー 信号処理部 1 8に出力する。 マイクロ波送受信部 1 7は、 送信時に、 マ イク口プロセッサー信号処理部 1 8からの送信データを、 変調波である 送信高周波信号 (送信 R F信号) に変換してアンテナ 5 1 を介して送信 する。
このマイクロ波送受信部 1 7は、 高周波処理部 2 1、 変復調処理部 8 9を備えている。
高周波処理部 2 1は、 受信時に、 アンテナ 5 1 を介して受信した受信
R F信号を復調し受信中間周波信号 {受信 I F ( I n t e r m e d i a t e F r e q u e n c y) 信号 } に変換して変復調処理部 8 9に出力 する。 高周波処理部 2 1 は、 送信時に、 変復調処理部 8 9からの送信 I F信号を送信 R F信号に変換してアンテナ 5 1 を介して送信する。
変復調処理部 8 9は、 受信時に、 高周波処理部 2 1からの受信 I F信 号を受信データに変換してマイクロプロセッサー信号処理部 1 8 に出力 する。 変復調処理部 8 9は、 送信時に、 マイクロプロセッサー信号処理 部 1 8からの送信データを送信 I F信号に変換して高周波処理部 2 1 に 出力する。
高周波処理部 2 1 は、 デュープレクサー (D U P) 5 2、 低雑音増幅 器 (L NA) 5 3、 帯域通過フィルター (B P F) 5 4、 5 6、 6 0、 6 2、 周波数変換器 (C O NV) 5 5、 6 1 、 局部発振器 (O S C) 5 7、 5 8、 電力増幅器 (P A) 5 9 を備えている。
デュープレクサー (D U P ) 5 2は、 受信信号帯域通過フィルター (図 示しない)、 送信信号帯域通過フィルター (図示しない) を備えている。 局部発振器 (O S C) 5 7、 5 8は.、 局部発振信号を生成する。
変復調処理部 8 9は、 復調器 (D EM) 7 0、 変調器 (MOD) 2 3、 ベースバンド処理部を備えている。 そのベースバンド処理部は、 アナ口 グ Zデジタル (A/D) 変換器 2 4— 1 、 2 4 - 2 , デジタル/アナ口 グ(DZA)変換器 2 5 — 1、 2 5 — 2、クロック発生器(C L O C K G E N) 2 7、 復号器 (D E C) 7 1、 符号器 (E N C) 7 2、 マイクロ 波送受信部インターフェース ( I /F) 7 3 を備えている。
復調器 (D EM) 7 0は、 搬送波再生回路 (図示しない)、 受信シンポ ルクロック再生回路 (図示しない) を備えている。
マイク口波送受信部ィンターフェース 7 3 は、 受信データバッファ回 路 (図示しない)、 送信データバッファ回路 (図示しない)、 識別情報処 理回路 (図示しない)、 タイミング調整回路 (図示しない) を備えている。 マイクロプロセッサー信号処理部 1 8は、 クロック発生器 (C L〇 C K G E N) 3 0、 マイクロプロセッサ一信号処理部インタ一フェース ( I / F ) 7 4、 C P Uであるマイクロプロセッサ一信号処理回路 7 5 を備えている。
クロック発生器 3 0は、 基準クロックを生成してマイクロプロセッサ 一信号処理部インターフェース 7 4、 マイクロプロセッサ一信号処理回 路 (C P U ) 7 5 に出力し、 マイクロプロセッサー信号処理部インター フェース 7 4は、 この基準クロックに同期したバスクロック信号をマイ ク口波送受信部ィンターフェース 7 3に出力する。
マイクロプロセッサ一信号処理部インターフエ一ス 7 4は、 受信デー タバッファ回路 (図示しない)、 送信データバッファ回路 (図示しない)、 タイミング調整回路 (図示しない) を備えている。
マイクロプロセッサー信号処理回路 (C P U ) 7 5は、 マイクロプロ セッサ一 (図示しない)、 メモリ (図示しない)、 入出力装置 (図示しな い) 等を含み、 そのメモリ には、 複数のプログラム (図示しない) が記 'I思 d Άている。
マイクロプロセッサ一信号処理回路 ( C P U ) 7 5は、 メモリ に記憶 された複数のプログラムのうちの一般プログラム (例えば表計算プ口グ ラムや文書作成プログラム) (図示しない)により、一般的な情報処理(通 信機能以外の処理) を行う。 第 2従来例の情報処理端末システムは、 マ ィク口波送受信部 1 7 を着脱できる構造である。 一般的な情報処理を行 う場合、 マイクロ波送受信部 1 7の機能が使用されない。 このため、 ュ 一ザは、 マイク口波送受信部 1 7 とマイクロプロセッサー信号処理部 1 8 とを分離して、 マイクロプロセッサー信号処理部 1 8の機能のみで第 2従来例の情報処理端末システムを情報処理端末として使用できる。 次に、 第 2従来例の情報処理端末システムが信号を受信したときの動 作を説明する。
デュープレクサー (D U P ) 5 2の受信信号帯域通過フィルタ一には、 受信 R F信号の周波数帯域が設定されている。 その受信信号帯域通過フ ィルターは、アンテナ, 5 1により受信された受信 R F信号のみを抽出し、 低雑音増幅器 (L NA) 5 3に出力する。 直交振幅変調信号 (QAM変 調信号) の場合、 受信 R F信号は、 シンボル周波数 (受信シンボル周波 数) を有する受信アナログベースバンド信号 (受信アナログ B B信号) を同相搬送波と同相搬送波から 9 0 ° 位相をずらした直交搬送波とで直 交変調して生成された、 搬送波周波数を有する信号である。
低雑音増幅器 (L NA) 5 3は、 デュープレクサー (DU P) 5 2か らの受信 R F信号を、 復調器 (D E M) 7 0が信号処理を行うために十 分なレベルまで増幅して、 帯域通過フィルタ一 (B P F) 5 4を介して 周波数変換器 (C ONV) 5 5に出力する。 低雑音増幅器 (L NA) 5 3からの受信 R F信号は、 帯域通過フィルタ一 (B P F) 5 4に設定さ れた搬送波周波数帯域以外の不要の周波数成分が除去される。
周波数変換器 (C ONV) 5 5は、 不要の周波数成分が除去された受 信 R F信号を、 局部発振器 (O S C) 5 7により生成された局部発振信 号を混合し受信中間周波信号 (受信 I F信号) に変換して、 帯域通過フ ィルター (B P F) 5 6を介して変復調処理部 8 9に出力する。 周波数 変換器 (C ONV) 5 5からの受信 I F信号は、 帯域通過フィル夕一 ( B P F) 5 6に設定された搬送波周波数帯域が選択される。
復調器 ( D E M ) 7 0は、 帯域通過フィルター (B P F) 5 6からの 受信 I F信号を受信アナログベースバンド信号(受信アナログ B B信号) に変換する。 QAM変調信号の場合、 復調器 (D EM) 7 0は、 受信 I F信号の搬送波を再生し同期検波を行う。 すなわち、 復調器 (D EM) 7 0の搬送波再生回路は、 受信 I F信号から同相搬送波と直交搬送波と を生成 (再生) する。 復調器 (D EM) 7 0は、 Q AM変調波 (同相搬 送波と直交搬送波) に同期検波を行うことによって受信アナログ B B信 号としてアナログ同相成分信号 (アナログ I信号)、 アナログ直交成分信 号 (アナログ Q信号) に変換して AZD変換器 2 4— 1、 2 4— 2に出 力する。
復調器 (D EM) 7 0の受信シンボルクロック再生回路は、 この受信 I F信号に重畳されて、 受信シンボル周波数の n倍 ( nは整数) の周波 数を有する受信シンポルクロックを生成 (再生) して、 A/D変換器 2 4— 1、 2 4— 2、 復号器 (D E C) 7 1、 マイクロ波送受信部イ ンタ 一フェース 7 3 に出力する。
AZD変換器 2 4— 1、 2 4— 2は、 受信シンボルクロックに同期し たサンプリ ング周波数で復調器 (D EM) 7 0からのアナログ I 信号、 アナログ Q信号をサンプリ ングし、 サンプリ ング時のアナログ I 信号、 アナログ Q信号が示す搬送波の振幅に対応したデジタル同相成分信号 (デジタル I信号)、 デジタル直交成分信号 (デジタル Q信号) を受信デ ジタルベースバンド信号 (受信デジタル B B信号) として生成 (変換) して復号器 (D E C) 7 1 に出力する。
復号器 (D E C) 7 1 は、 受信シンボルクロックに同期して、 受信デ ジタル B B信号であるデジタル I 信号、 デジタル Q信号に誤り訂正、 復 号化の処理を施し . マイク口波送受信部ィン夕一フェース 7 3 に出力す る
マイク口波送受信部ィンターフェ一ス 7 3の識別情報処理回路は、 復 号器 (D E C) 7 1からの受信デジタル B B信号を入力し、 それに無線 区間での信号識別用情報の除去処理 (識別情報除去処理) を施した受信 データを生成して、 その受信データバッファ回路に蓄える。 マイクロ波 送受信部イ ンターフェース 7 3の入出力は非同期である。 このため、 そ のタイミング調整回路は、 その受信データバッファ回路に蓄えられた受 信デ一夕をマイクロプロセッサー信号処理部 1 8 に出力するタイミング を調整するタイミング調整処理を行う。 マイクロ波送受信部イン夕一フ エース Ί 3は、 マイク口プロセッサー信号処理部 1 8からのバスクロッ クに同期して、 その受信データをマイクロプロセッサー信号処理部 1 8 に出力する。
マイクロプロセッサ一信号処理部 1 8のマイクロプロセッサー信号処 理部インタ一フェース 7 4は、 クロック発生器 3 0からの基準クロック に同期して、 マイクロ波送受信部 1 7 (マイクロ波送受信部インターフ エース 7 3 ) からの受信データを、 その受信データバッファ回路に蓄え る。 マイク口プロセッサ一信号処理部ィン夕一フェース 7 4の入出力は 非同期である。 このため、 そのタイミング調整回路は、 その受信データ バッファ回路に蓄えられた受信デ一夕をマイクロプロセッサ一信号処理 回路 (C P U) 7 5に出力する夕イミングを調整するタイミング調整処 理を行う。 マイクロプロセッサ一信号処理部インタ一フェース 7 4は、 クロック発生器 3 0からの基準クロックに同期して、 その受信データを マイクロプロセッサー信号処理回路 (C P U) 7 5に出力する。
マイクロプロセッサー信号処理回路 (C P U) 7 5は、 メモリ に記憶 された複数のプログラムのうちの応用プログラム (例えば電子メ一ル処 理プログラムなど) (図示しない) を実行する。
マイクロプロセッサ一信号処理回路 (C P U) 7 5は . その応用プロ グラム (例えば電子メール処理プログラムなど) により、 クロック発生 器 3 0からの基準クロックに同期して、 マイクロプロセッサー信号処理 部インターフェース 7 4からの受信データを処理する。
次に、 第 2従来例の情報処理端末システムが信号を送信するときの動 作を説明する。
マイクロプロセッサ一信号処理回路 (C P U) 7 5は、 応用プロダラ ムによって生成された送信データを、 クロック発生器 3 0からの基準ク ロックに同期してマイクロプロセッサー信号処理部インターフェース 7 4に出力する。
マイクロプロセッサ一信号処理部インターフェース 7 4は、 クロック 発生器 3 0からの基準クロックに同期して、 マイクロプロセッサー信号 処理回路 ( C P U ) 7 5からの送信データを、 その送信データバッファ 回路に蓄える。 マイクロプロセッサー信号処理部インターフェース 7 4 の入出力は非同期であるため、 そのタイミ ング調整回路は、 その送信デ 一夕バッファ回路に蓄えられた送信データをマイクロ波送受信部 1 7 (マイクロ波送受信部インタ一フェース 7 3 ) に出力するタイミ ングを 調整するタイミング調整処理を行う。 マイクロプロセッサ一信号処理部 インタ一フェース 7 4は、 クロック発生器 3 0からの基準クロックに同 期して、 その送信データをマイクロ波送受信部インタ一フェース 7 3 に 出力する。
クロック発生器 2 7は、 送信シンボル周波数を有する送信シンボルク ロックを生成して D Z A変換器 2 5— 1 、 2 5 - 2 , 符号器 (E N C ) 7 2、 マイク口波送受信部ィンターフェース 7 3 に出力する。
マイクロ波送受信部イン夕一フェース 7 3 は、 マイクロプロセッサー 信号処理部インタ一フェース 7 4からのバスクロックに同期して、 マイ クロプロセッサー信号処理部 1 8からの送信データを、 その送信データ バッファ回路に蓄える。 マイク口波送受信部ィ ンターフェ一ス 7 3の入 出力は非同期であるため、 そのタイミング調整回路は、 その送信デ一夕 バッファ回路に蓄えられた送信データを符号器 (E N C ) 7 2 に出力す るタイミングを調整するタイミング調整処理を行う。 マイクロ波送受信 部インターフェース 7 3の識別情報処理回路は、 クロック発生器 2 7か らの送信シンボルクロックに同期して、 送信データに無線区間での信号 識別用情報の付加処理 (識別情報付加処理) を施して符号器 (E N C ) 7 2 に出力する。
符号器 ( E N C ) 7 2は、 クロック発生器 2 7からの送信シンボルク ロックに同期して、 マイクロ波送受信部イ ンタ一フェース 7 3からの送 信データに誤り訂正用冗長情報を付加する処理、 符号化の処理を施し、 送信デジタルベースバン ド信号 (送信デジタル B B信号) としてデジ夕 ル I信号、 デジタル Q信号を生成して DZ A変換器 2 5— 1、 2 5 - 2 に出力する。
D/A変換器 2 5— 1、 2 5— 2は、 クロック発生器 2 7からの送信 シンポルクロックに同期して、 デジタル I信号、 デジタル Q信号を送信 アナログベースバンド信号 (送信アナログ B B信号) として、 搬送波の 振幅を示すアナログ I信号、 アナログ Q信号に変換して変調器 (MOD) 2 3に出力する。
変調器 (MOD) 2 3は、 送信アナログベースバンド信号 (送信アナ ログ B B信号) であるアナログ I信号、 アナログ Q信号を同相搬送波と 直交搬送波とで直交変調して送信中間周波信号 (送信 I F信号) を生成 し、 帯域通過フィルター (B P F) 6 2を介して周波数変換器 (C ON
V) 6 1 に出力する。 このとき、 送信 I F信号は、 帯域通過フィルター
(B P F) 6 2に設定された搬送波周波数帯域に制限される。
周波数変換器 ( C〇 N V) 6 1は、 帯域通過フィルター ( B P F ) 6 2からの送信 I F信号を、 局部発振器 (〇 S C) 5 8により生成された 局部発振信号と混合して送信高周波信号 (送信 R F信号) に変換して、 帯域通過フィルター (B P F) 6 0を介して電力増幅器 (P A) 5 9に 出力する。 周波数変換器 (C ONV) 6 1からの送信 R F信号は、 帯域 通過フィルター (B P F) 6 0に設定された搬送波周波数帯域以外の不 要の周波数成分が除去される。
電力増幅器 (P A) 5 9は、 送信 R F信号を送信するために必要な電 力まで送信電力を増幅し、 その送信 R F信号をデュープレクサー (D U
P ) 5 2に出力する。
デュープレクサー (DU P) 5 2の送信信号帯域通過フィルターには、 送信 R F信号の周波数帯域が設定されている。 その送信信号帯域通過フ ィル夕一は、 電力増幅器 ( P A) 5 9からの送信 R F信号のみを抽出し、 アンテナ 5 1 を介してネッ トワークに送信する。 マイク口波送受信部ィンターフェース 7 3、 マイク口プロセッサ一信 号処理部イ ンタ一フェース 7 4間のデータの伝送は、 クロック発生器 3 0により生成された基準クロックに同期して行われる。 この基準クロッ クは、 復調器 (D EM) 7 0により生成される受信シンボルクロックと、 クロック発生器 2 7により生成される送信シンポルクロックとは非同期 である。このデータ伝送方式の具体例として、 P e r i p h e r a l C o mp o n e n t s I n t e r c o n n e c t b u s (P C I b u s )、 C a r d b u sなどが挙げられる。
しかしながら、 第 2従来例の情報処理端末システムには、 以下の問題 点がある。
第 2従来例の情報処理端末システムでは、 マイクロ波送受信部 1 7に おける復号器 (D E C) 7 1、 符号器 ( E N C ) 7 2、 マイクロ波送受 信部イ ンタ一フヱ一ス 7 3の識別情報処理回路で、誤り訂正処理、符号 · 複合化処理 . 識別情報付加 · 除去処理等を行っている。 このため、 第 2 従来例の情報処理端末システムでは、 このような処理を行う回路をマイ ク口波送受信部 1 7に内蔵する分、 情報処理端末システムが大型化して し つ。
第 2従来例の情報処理端末システムでは、 タイミング調整処理に伴う 受信デ一夕バッファ回路、 送信デ一夕バッファ回路、 タイミング調整回 路が必要である。 このため、 第 2従来例の情報処理端末システムでは、 タイミング調整処理を行う回路をマイクロ波送受信部 1 7、 マイクロプ 口セッサ一信号処理部 1 8 (マイクロ波送受信部インタ一フェース 7 3、 マイクロプロセッサ一信号処理部インターフェース 7 4 )に内蔵する分、 情報処理端末システムが大型化してしまう。
小型化を実現できる情報処理端末システムが望まれる。
第 2従来例の情報処理端末システムでは、 マイク口波送受信部 1 7に 復号器 (D E C) 7 1、 符号器 (E N C) 7 2、 マイクロ波送受信部ィ ンターフェース 7 3の識別情報処理回路を内蔵している。 このため、 第 2従来例の情報処理端末システムでは、 このような処理を行う回路によ つて電力を余計に消費してしまう。 消費電力は、 一般に信号処理クロッ ク周波数 (受信シンポルクロック、 送信シンボルクロック) に比例する。 したがって、 信号容量の増加に伴ってマイクロプロセッサー信号処理回 路 (C P U) 7 5の動作周波数を高くすると消費電力が増加する。
第 2従来例の情報処理端末システムでは、 タイミング調整処理を行う ために、 マイクロ波送受信部 1 7、 マイクロプロセッサ一信号処理部 1 8 (マイクロ波送受信部イ ンタ一フェース 7 3、 マイクロプロセッサー 信号処理部インターフェース 7 4) に受信データバッファ回路、 送信デ 一夕バッファ回路、 タイミ ング調整回路を内蔵している。 このため、 第 2従来例の情報処理端末システムでは、 夕イミング調整処理を行う回路 によって電力を余計に消費してしまう。
低消費電力を実現できる情報処理端末システムが望まれる。
第 2従来例の情報処理端末システムでは、 マイクロ波送受信部 1 7 に 復号器 (D E C) 7 1、 符号器 (E N C) 7 2 , マイク口波送受信部ィ ン夕一フェース 7 3の識別情報処理回路を内蔵している。 このため、 第 2従来例の情報処理端末システムでは、 信号の送受信 (入出力) に伴つ て発熱する発熱量が、 このような処理を行う回路によって余計に増加す る。 信号容量の増加に伴ってマイクロプロセッサ一信号処理回路 (C P U) 7 5の動作周波数を高くすると消費電力とともに発熱量が増加する。 伝送容量の大容量化のために信号処理クロック周波数を高くすると復号 器 (D E C) 7 1、 符号器 (E N C) 7 2、 マイクロ波送受信部インタ 一フェース 7 3の消費電力が増加し、 発熱量が増加する要因になる。 第 2従来例の情報処理端末システムでは、 タイミング調整処理を行う ために、 マイクロ波送受信部 1 7、 マイクロプロセッサ一信号処理部 1
8 (マイクロ波送受信部インターフエ一ス 7 3、 マイクロプロセッサー 信号処理部インターフェース 7 4 ) に受信データバッファ回路、 送信デ —夕バッファ回路、 タイミング調整回路を内蔵している。 このため、 第 2従来例の情報処理端末システムでは、 信号の送受信 (入出力) に伴つ て発熱する発熱量が、 タイミング調整処理を行う回路によって余計に増 加する。
低発熱化を実現できる情報処理端末システムが望まれる。
マイクロ波送受信部 1 7が力一ド状のような形状の場合、 マイクロ波 送受信部 1 7の発熱を放熱するための条件が通常より厳しく設定される。 したがって、 マイク口波送受信部 1 7の発熱を充分放熱できる構造に製 造するための製造コス トが発生する。
第 2従来例の情報処理端末システムでは、 タイミング調整処理を行う ために、 マイクロ波送受信部 1 7、 マイクロプロセッサ一信号処理部 1
8 (マイク口波送受信部ィ ンターフェ一ス 7 3、 マイクロプロセッサー 信号処理部インタ一フェース 7 4 ) に受信データバッファ回路、 送信デ 一夕バッファ回路、 タイミング調整回路を内蔵している。 このため、 第
2従来例の情報処理端末システムでは、 夕イミング調整処理を行う回路 を製造するための製造コス 卜が余計にかかる。
低コス ト化を実現できる情報処理端末システムが望まれる。
第 2従来例の情報処理端末システムでは、タイミング調整処理により、 伝達遅延が生じてしまい、 スループッ トの低下を起こしてしまう可能性 がある。 この問題は、 マイクロ波送受信部 1 7 (マイクロ波送受信部ィ ンタ一フエ一ス 7 3 ) とマイクロプロセッサー信号処理部 1 8 (マイク 口プロセッサー信号処理部ィンターフェース 7 4 ) とを接続する部分の 信号容量が増大するにつれて顕著になる。
スループッ トの低下を防止する情報処理端末システムが望まれる。 関連する技術として特開 2 0 0 1 — 4 4 8 8 2号公報にソフ トウェア 無線装置の技術が開示されている。 このソフ トウェア無線装置は、 少な く とも 1本のアンテナと、 アンテナ制御部と、 無線信号処理部と、 信号 処理部と、 外部ィンタフェース部とを含んで成る。 前記アンテナ制御部、 無線信号処理部、 外部インタフェース部に、 それぞれプロセッサを内蔵 せしめる。 それと共に、 上記各部と前記信号処理部を含む各部間に制御 情報を授受する信号インタフェースを設ける。ソフ トウェア無線装置は、 上記各部が、 自己の動作を、 信号インタフヱ一ス上の制御情報に基づい て、 内蔵するプロセッサを用いてソフ トウェアによって制御するように 構成されたことを特徴とする。 ただし、 アンテナは、 無線信号の送受信 を行う。 アンテナ制御部は、 該アンテナの送受信の切替や、 アンテナの 指向性制御等を行う。 無線信号処理部は、 受信に際しては、 上記アンテ ナ制御部からの信号を受けて I F周波数、 またはべ一スパンドへの周波 数変換、 帯域制限、 レベル調整 A / D変換等の信号処理を行い、 送信に 際しては、 入力された信号に対して、 D z ' A変換帯域制限等の信号処理 の後 R F周波数に周波数変換して、 前記アンテナ制御部に信号を出力 する。 信号処理部は、 受信に際しては、 前記無線信号処理部によりディ ジ夕ル化された受信信号を受けて復調信号処理し、 送信に際しては、 外 部イン夕フェース部を介して入力された信号に対して変調信号処理を行 い前記無線信号処理部に出力する機能を有し、 それらの制御を内蔵する プロセッサにより行い、 該プロセッサの動作に必要なソフ トウエアの少 なく とも一部を入れ替えることが可能な構成を有する。 外部イン夕フエ ース部は、 受信に際しては、 該信号処理部で復調信号処理した信号を、 外部のィン夕フェースとの整合を採ったうえで出力し、送信に際しては、 外部機器とのィン夕フェースの整合を採ったうえで前記信号処理部に出 力する。
関連する技術として特開 2 0 0 0 — 9 2 1 4 2号公報にデータ伝送方 式の技術が開示されている。 このデータ伝送方式は、 送信する主データ の変調出力の帯域外に、 副データで変調をかけた所定の周波数変換情報 を付加して送信する送信部と、 当該送信信号の受信出力から上記周波数 変換情報を抽出し、 当該周波数変換情報に基づき、 受信側における周波 数変換の基準となる信号を制御すると共に、 上記副データを復号する受 信部を有することを特徴とする。
関連する技術として特開 2 0 0 0— 1 5 1 5 5 3号公報に信号伝送装 置の技術が開示されている。 この信号伝送装置は、 送信側において I F 信号を周波数変換して送信し、 受信側において受信した信号を周波数変 換して I F信号を得る。 送信側に、 パイロッ ト信号を生成する手段と、 パイロッ ト信号を I F信号に付加する手段とを備える。 受信側に、 上記 パイロッ ト信号を抽出する手段と、 上記パイロッ ト信号を周波数変換す る手段とを備える。 周波数変換して得られた上記パイロッ ト信号をロー カル信号として周波数変換して I F信号を得ることを特徴とする。
関連する技術として特開 2 0 0 2 一 6 4 8 4 5号公報に無線基地局装 置およびリソース情報照合方法の技術が開示されている。 この無線基地 局装置は、 設定されたリソース情報によりハードウェアリソースの構成 を任意に変更可能な通信処理手段と、 この通信処理手段のハードウエア リソースに設定されたリソース情報とあらかじめ記録されたリ ソース管 理情報とを一定の時間間隔で照合し、 照合結果に従って前記通信手段の 構成を変更する基地局制御手段とを具備することを特徴とする。 発明の開示
したがって、 本発明の目的は、 利用性が向上する情報処理端末システ ムを提供することにある。
本発明の他の目的は、 小型化を実現できる情報処理端末システムを提 供することにある。
本発明の更に他の目的は、 低消費電力を実現できる情報処理端末シス テムを提供することにある。 本発明の更に他の目的は、 低発熱化を実現できる情報処理端末システ ムを提供することにある。
本発明の更に他の目的は、 低コス ト化を実現できる情報処理端末シス テムを提供することにある。
本発明の更に他の目的は、 スループッ トの低下を防止する情報処理端 末システムを提供することにある。
したがって、 上記課題を解決するために本発明の情報処理端末システ ムは、 情報処理端末と、 その情報処理端末に着脱可能な送受信装置とを 具備する。 その送受信装置は、 送受信処理部と、 復調部と、 変調部と、 ベースバンド処理部とを備える。 その送受信装置がその情報処理端末に 装着されているときに、 その送受信処理部は、 ネッ トワークからの受信 変調波信号をその復調部に出力し、 その変調部からの送信変調波信号を そのネッ トワークに送出する。 その復調部は、 その送受信処理部からの その受信変調波信号を受信アナログべ一スパンド信号に変換する。 その ベースバンド処理部は、 その受信アナログベースバン ド信号を受信デジ タル信号に変換してその情報処理端末に出力し、 その情報処理端末から の送信デジタル信号を送信アナログベースバンド信号に変換する。 その 変調部は、 その送信アナログベースバンド信号をその送信変調波信号に 変換する。 そのベースバンド処理部とその情報処理端末とは、 クロック により同期して動作する。 その受信デジタル信号は、 受信データを含む。 その送信デジタル信号は、 送信データを含む。
上記の情報処理端末システムにおいて、 そのベースバンド処理部は、 その受信アナログベースバンド信号をその受信デジタル信号としての受 信デジタルベースバンド信号に変換してその情報処理端末に出力し、 そ の情報処理端末からのその送信デジタル信号としての送信デジタルべ一 スバン ド信号をその送信アナログベースバン ド信号に変換する。 その情 報処理端末は、 そのべ一スバン ド処理部からのその受信デジタルベース バンド信号を受信データに変換し、 その送信データをその送信デジタル ベースバンド信号に変換する。
上記の情報処理端末システムにおいて、 その情報処理端末は、 イ ンタ 一フェースと、 そのべ一スバンド処理部からそのインタ一フェースを介 して入力されるその受信デジタルベースバンド信号をその受信データに 変換し、 その送信データをその送信デジタルベースバンド信号に変換し てそのインタ一フェースを介してそのべ一スバン ド処理部に出力する制 御部とを備える。 その復調部は、 周波数を有する受信シンボルクロック を生成してそのクロックとしてそのべ一スバンド処理部とそのイ ンター フェースとその制御部とに出力する。
' 上記の情報処理端末システムにおいて、 その情報処理端末は、 インタ 一フェースと、 そのべ一スバン ド処理部からそのイ ン夕一フェースを介 して入力されるその受信デジタルべ一スバンド信号をその受信データに 変換し、 その送信データをその送信デジタルベースバンド信号に変換し てそのインタ一フェースを介してそのベースバンド処理部に出力する制 御部とを備える。 その送受信装置は、 更に、 クロック発生器を備える。 その復調部は、 周波数を有する受信シンボルクロックを生成してそのク 口ック発生器に出力する。 そのクロック発生器は、 その復調部からのそ の受信シンボルクロックに基づいて 2次受信シンボルクロックを生成し てそのクロックとしてそのべ一スバン ド処理部とそのインタ一フェース とその制御部とに出力する。 その 2次受信シンボルクロックは、 その受 信シンポルクロックに同期し、 その受信シンポルクロックの周波数とは 異なる周波数を有する。
上記の情報処理端末システムにおいて、 その情報処理端末は、 インタ 一フェースと、 そのベースバンド処理部からそのインターフェースを介 して入力されるその受信デジタルべ一スバンド信号をその受信データに 変換し、 その送信データをその送信デジタルベースバンド信号に変換し てそのインターフェースを介してそのベースバンド処理部に出力する制 御部と、 クロック発生器とを備える。 その復調部は、 周波数を有する受 信シンボルクロックを生成してそのクロックとしてそのべ一スバンド処 理部とそのィン夕一フェースとそのクロック発生器とに出力する。 その クロック発生器は、 その復調部からのその受信シンポルクロックを 1次 クロックとして入力し、 その 1次クロックに同期した 2次クロックを生 成してそのクロックとしてその制御部に出力し、 その 1次クロックが入 力されない場合、 自走発振によりその 2次クロックを生成してそのクロ ックとしてその制御部に出力する。
上記の情報処理端末システムにおいて、 その情報処理端末は、 インタ
—フェースと、 そのベースバンド処理部からそのインターフエ一スを介 して入力されるその受信デジ夕ルベースバン ド信号をその受信データに 変換し、 その送信データをその送信デジタルベースバンド信号に変換し てそのイン夕一フェースを介してそのべ一スバン ド処理部に出力する制 御部とを備える。 その送受信装置は、 更に、 クロック発生器を備える。 その送受信処理部は.. 周波数を有する基準信号を生成してそのク ロ ッ ク 発生器に出力する。 そのク 口ック発生器は、 その送受信処理部からのそ の基準信号に基づいて、 その受信変調波信号の搬送波を再生してその復 調部に出力すると共に受信シンボルクロックを生成してそのクロ ックと してそのべ一スバン ド処理部とそのインターフェースとその制御部とに 出力する。 その受信シンボルクロックは、 その基準信号に同期する。 そ の復調部とそのべ一スバン ド処理部とそのイン夕一フエ一スとその制御 部とはその受信シンボルクロックにより同期して動作する。
上記の情報処理端末システムにおいて、 その情報処理端末は、 インタ 一フェースと、 そのベースバン ド処理部からそのィンターフェ一スを介 して入力されるその受信デジタルベースバン ド信号をその受信データに 変換し、 その送信データをその送信デジタルベースバン ド信号に変換し てそのインターフェースを介してそのベースバンド処理部に出力する制 御部とを備える。 その送受信装置は、 更に、 クロック発生器を備える。 そのクロック発生器は、 自走発振によりそのクロックを生成してそのべ ースバンド処理部とそのインターフェースとその制御部とに出力する。 上記の情報処理端末システムにおいて、 その情報処理端末は、 インタ 一フェースと、 'そのベースバンド処理部からそのィンターフェ一スを介 して入力されるその受信デジタルベースバンド信号をその受信デ一夕に 変換し、 その送信デ一夕をその送信デジタルベースバンド信号に変換し てそのイン夕一フェースを介してそのべ一スバン ド処理部に出力する制 御部と、 ク口ック発生器とを備える。 そのクロック発生器は、 自走発振 によりそのクロックを生成してそのべ一スバンド処理部とそのインター フェースとその制御部とに出力する。
上記の情報処理端末システムにおいて、 そのベースバンド処理部は、 その受信アナログベースバンド信号をその受信デジタル信号としての受 信デ一夕に変換してその情報処理端末に出力し、 その情報処理端末から のその送信デジタル信号としての送信デ一夕を送信アナログベースバン ド信号に変換する。
上記の情報処理端末システムにおいて、 その情報処理端末は、 インタ 一フェースと、 そのベースバンド処理部からそのインターフェースを介 してその受信データを入力し、 その送信データをそのインターフェース を介してそのベースバンド処理部に出力する制御部とを備える。 その復 調部は、 周波数を有する受信シンボルクロックを生成してそのクロック としてそのベースバンド処理部とそのインタ一フェースとその制御部と に出力する。
上記の情報処理端末システムにおいて、 その情報処理端末は、 イン夕 一フェースと、 そのベースバン ド処理部からそのィ ン夕一フェースを介 してその受信データを入力し、 その送信データをそのインターフェース を介してそのべ一スバンド処理部に出力する制御部とを備える。 その送 受信装置は、 更に、 クロック発生器を備える。 その復調部は、 周波数を 有する受信シンボルクロックを生成してそのクロック発生器に出力する。 そのクロック発生器は、 その復調部からのその受信シンボルクロックに 基づいて 2次受信シンポルクロックを生成してそのクロックとしてその ベースバンド処理部とそのインターフェースとその制御部とに出力する。 その 2次受信シンポルクロックは、その受信シンポルクロックに同期し、 その受信シンボルクロックの周波数とは異なる周波数を有する。
上記の情報処理端末システムにおいて、 その情報処理端末は、 インタ —フェースと、 そのベースバンド処理部からそのイン夕一フェースを介 してその受信データを入力し、 その送信データをそのィン夕一フェース を介してそのベースバンド処理部に出力する制御部と、 クロック発生器 とを備える。 その復調部は、 周波数を有する受信シンボルクロックを生 成してそのクロックとしてそのべ一スバンド処理部とそのイン夕一フエ —スとそのクロック発生器とに出力する。 そのクロック発生器は、 その 復調部からのその受信シンボルクロックを 1次クロックとして入力し、 その 1次クロックに同期した 2次クロックを生成してそのクロックとし てその制御部に出力し、 その 1次ク口ックが入力されない場合、 自走発 振によりその 2次クロックを生成してそのクロックとしてその制御部に 出力する。
上記の情報処理端末システムにおいて、 その情報処理端末は、 イ ンタ 一フェースと、 そのベースバンド処理部からそのイン夕一フエ一スを介 してその受信データを入力し、 その送信データをそのイ ンターフェース を介してそのベースバン ド処理部に出力する制御部とを備える。 その送 受信装置は、 更に、 クロック発生器を備える。 その送受信処理部は、 周 波数を有する基準信号を生成してそのクロック発生器に出力する。 その クロック発生器は、 その送受信処理部からのその基準信号に基づいて、 その受信変調波信号の搬送波を再生してその復調部に出力すると共に受 信シンボルクロックを生成してそのクロックとしてそのベースバン ド処 理部とそのインターフエ一スとその制御部とに出力する。 その受信シン ポルクロックは、 その基準信号に同期する。 その復調部とそのベースバ ンド処理部とそのインターフェースとその制御部とはその受信シンボル クロックにより同期して動作する。
上記の情報処理端末システムにおいて、 その情報処理端末は、 インタ 一フェースと、 そのベースバンド処理部からそのインタ一フエ一スを介 してその受信データを入力し、 その送信デ一夕をそのインタ一フェース を介してそのべ一スバン ド処理部に出力する制御部とを備える。 その送 受信装置は、 更に、 クロック発生器を備える。 そのクロック発生器は、 自走発振によりそのクロックを生成してそのべ一スバンド処理部とその インターフェースとその制御部とに出力する。
上記の情報処理端末システムにおいて. その情報処理端末は、 イン夕 —フェースと、 そのベースバン ド処理部からそのィン夕一フエ一スを介 してその受信データを入力し その送信データをそのイン夕一フェース を介してそのベースバン ド処理部に出力する制御部と、 クロック発生器 とを備える。 そのクロック発生器は、 自走発振によりそのクロックを生 成してそのベースバン ド処理部とそのインターフェースとその制御部と に出力する。
上記課題を解決するために本発明の情報処理端末システムは、 情報処 理端末と、 その情報処理端末に着脱可能な送受信装置とを具備する。 そ の送受信装置は、 送受信処理部と、 復調部と、 変調部と、 ベースバンド 処理部とを備える。 その送受信装置がその情報処理端末に装着されてい るときに、 その送受信処理部は、 ネッ トワークからの受信変調波信号を その復調部に出力し、 その変調部からの送信変調波信号をそのネッ トヮ ークに送出する。 その復調部は、 その送受信処理部からのその受信変調 波信号を受信アナログベースバンド信号に変換する。 そのベースバンド 処理部は、 その受信アナログベースバンド信号を受信デジタルベースバ ンド信号に変換し、 その情報処理端末からの送信デジタルベースバンド 信号を送信アナログベースバンド信号に変換する。 その変調部は、 その 送信アナログベースバンド信号をその送信変調波信号に変換する。 その 情報処理端末は、 そのベースバンド処理部からのその受信デジタルベー スパンド信号を受信データに変換し、 送信データをその送信デジタルべ 一スパンド信号に変換する。
上記課題を解決するために本発明の情報処理端末の送受信方法は、 着 脱可能な送受信装置が装着された情報処理端末の送受信方法である。
( a ) その送受信装置において、 そのネッ トワークからの受信変調波信 号を復調し、 受信アナログべ一スバン ド信号に変換するステップと、
( b ) その送受信装置において、 その受信アナログベースバンド信号を クロックに同期して受信データを含む受信デジタル信号に変換するステ ップと、 ( c ) その情報処理端末において、 その受信デジタル信号をその ク口ックに同期して受信するステップと . ( d )その情報処理端末におい て、 送信データを含む送信デジタル信号をそのクロックに同期して送信 するステップと、 ( e ) その送受信装置において、 その送信デジタル信号 をそのクロックに同期して送信アナログべ一スバン ド信号に変換するス テツプと、 ( ί ) その送受信装置において、 その送信アナログベースバン ド信号を送信変調波信号に変換するステツプと、 ( g )その送受信装置に おいて、 その変換された送信変調波信号をそのネッ トワークに送出する ステップとを有する。
上記の情報処理端末の送受信方法において、その( b )ステップは、( b 1 ) その送受信装置において、 その受信アナログベースバンド信号をそ の受信デジタル信号としての受信デジタルベースバンド信号に変換する ステップを備える。 その ( c ) ステップは、 ( c 1 ) その情報処理端末に おいて、 その受信デジタルベースバンド信号をその受信データに変換す るステップを備える。 その ( d ) ステップは、 ( d 1 ) その情報処理端末 において、 その送信データをその送信デジタル信号としての送信デジ夕 ルベースバンド信号に変換するステップを備える。 その ( e ) ステップ は、 ( e 1 ) その送受信装置において、 その送信デジタルベースバンド信 号をその送信アナログベースバンド信号に変換するステップを備える。
上記の情報処理端末の送受信方法において、その( b )ステップは、( b 2 ) その送受信装置において、 その受信アナログベースバンド信号をそ の受信デジタル信号としてのその受信データに変換するステップを備え る。 その ( c ) ステツプは、 ( c 2 ) その情報処理端末において、 その受 信デ一夕を受信するステツプを備える。 その ( d ) ステップは、 ( d 2 ) その情報処理端末において、 その送信デジタル信号としてのその送信デ 一夕をその送受信装置に出力するステップを備える。 その ( e ) ステツ プは、 ( e 2 ) その送受信装置において、 その送信データを送信アナログ ベースバンド信号に変換するステップを備える。
上記課題を解決するために本発明の情報処理端末の送受信方法は、 着 脱可能な送受信装置が装着された情報処理端末の送受信方法である。
( h ) その送受信装置において、 そのネッ トワークからの受信変調波信 号を復調し、 受信アナログベースバン ド信号に変換するステツプと、 ( i ) その送受信装置において、 その受信アナログベースバンド信号を 受信デジ夕ルベースバン ド信号に変換するステップと、 ( j )その情報処 理端末において、 その受信デジタルベースバンド信号を受信データに変 換するステップと、 ( k ) その情報処理端末において、 送信データをその 送信デジタルベースバンド信号に変換するステップと、 ( 1 )その送受信 装置において、 その送信デジタルベースバン ド信号を送信アナログベー スバンド信号に変換するステップと、 (m ) その送受信装置において、 そ の送信アナログベースバン ド信号を送信変調波信号に変換するステツプ と、 ( n ) その送受信装置において、 その送信変調波信号をそのネッ トヮ ークに送出するステップとを有する。
上記課題を解決するために本発明の送受信装置は、 情報処理端末と、 その情報処理端末に着脱可能な送受信装置とを具備する情報処理端末シ ステムに使用する。 送受信処理部と、 復調部と、 変調部と、 ベースバン ド処理部とを備える。 その送受信装置がその情報処理端末に装着されて いるときに、 その送受信処理部は、 ネッ トワークからの受信変調波信号 をその復調部に出力し、 その変調部からの送信変調波信号をそのネッ ト ワークに送出する。 その復調部は、 その送受信処理部からのその受信変 調波信号を受信アナログベースバンド信号に変換する。 そのベースバン ド処理部は、 その受信アナログべ一スパンド信号を受信デジタル信号に 変換してその情報処理端末に出力し、 その情報処理端末からの送信デジ タル信号を送信アナログベースバンド信号に変換する。 その変調部は、 その送信アナログベースバンド信号をその送信変調波信号に変換する。 そのベースバンド処理部とその情報処理端末とは、 クロックにより同期 して動作する。 その受信デジタル信号は、 受信デ一夕を含み.. その送信 デジタル信号は、 送信データを含む。
上記の送受信装置において、 そのべ一スパンド処理部は、 その受信ァ ナログべ一スパンド信号をその受信デジタル信号としての受信デジタル ベースバンド信号に変換してその情報処理端末に出力し、 その情報処理 端末からのその送信デジタル信号としての送信デジタルべ一スバン ド信 号をその送信アナログベースバンド信号に変換する。 その情報処理端末 は、 そのべ一スバンド処理部からのその受信デジタルベースバンド信号 を受信データに変換し、 その送信データをその送信デジタルベースバン ド信号に変換する。
上記の送受信装置において、 そのベースバンド処理部は、 その受信ァ ナログベースバンド信号をその受信デジタル信号としての受信データに 変換してその情報処理端末に出力し、 その情報処理端末からのその送信 デジタル信号としての送信データを送信アナログべ一スバンド信号に変 換する。
上記課題を解決するために本発明の情報処理端末は、情報処理端末と、 その情報処理端末に着脱可能な送受信装置とを具備する情報処理端末シ ステムに使用する。 その送受信装置は、 送受信処理部と、 復調部と、 変 調部と、 ベースバンド処理部とを備える。 その送受信装置がその情報処 理端末に装着されているときに、 その送受信処理部は、 ネッ トワークか らの受信変調波信号をその復調部に出力し、 その変調部からの送信変調 波信号をそのネッ トワークに送出する。 その復調部は、 その送受信処理 部からのその受信変調波信号を受信アナログベースバンド信号に変換す る。 そのベースバン ド処理部は、 その受信アナログベースバン ド信号を 受信デジタル信号に変換してその情報処理端末に出力し、 その情報処理 端末からの送信デジタル信号を送信アナログベースバンド信号に変換す る。 その変調部は、 その送信アナログベースバンド信号をその送信変調 波信号に変換する。 そのベースバンド処理部とその情報処理端末とは、 クロックにより同期して動作する。 その受信デジタル信号は、 受信デー 夕を含み、 その送信デジタル信号は、 送信データを含む。
上記の情報処理端末において、 そのベースバンド処理部は、 その受信 アナログベースバンド信号をその受信デジタル信号としての受信デジ夕 ルベースパンド信号に変換してその情報処理端末に出力し、 その情報処 理端末からのその送信デジタル信号としての送信デジタルベースバン ド 信号をその送信アナログベースバンド信号に変換する。 その情報処理端 末は、 そのべ一スバン ド処理部からのその受信デジタルべ一スバン ド信 号を受信データに変換し、 その送信データをその送信デジタルべ一スバ ンド信号に変換する。
上記の情報処理端末において、 そのベースバンド処理部は、 その受信 アナログベースバンド信号をその受信デジタル信号としての受信データ に変換してその情報処理端末に出力し、 その情報処理端末からのその送 信デジタル信号としての送信データを送信アナログべ一スパンド信号に 変換する。
上記課題を解決するために本発明の送受信装置は、 情報処理端末と、 その情報処理端末に着脱可能な送受信装置とを具備する情報処理端末シ ステムに使用する。 送受信処理部と、 復調部と、 変調部と、 ベ一スパン ド処理部とを備える。 その送受信装置がその情報処理端末に装着されて いるときに、 その送受信処理部は、 そのネッ トワークからの受信変調波 信号をその復調部に出力し、 その変調部からの送信変調波信号をそのネ ヅ トワークに送出する。 その復調部は、 その送受信処理部からのその受 信変調波信号を受信アナログベースバンド信号に変換する。 そのベース バンド処理部は、 その受信アナログベースバンド信号を受信デジタルべ 一スパンド信号に変換し、 その情報処理端末からの送信デジタルベース バンド信号を送信アナログベースバンド信号に変換する。その変調部は、 その送信アナログベースバンド信号をその送信変調波信号に変換する。 その情報処理端末は、 そのベースバン ド処理部からのその受信デジ夕 )レ ベースバンド信号を受信データに変換し、 送信データをその送信デジ夕 ルベースバンド信号に変換する。
上記課題を解決するために本発明の情報処理端末は、情報処理端末と、 その情報処理端末に着脱可能な送受信装置とを具備する情報処理端末シ ステムに使用する。 その送受信装置は、 送受信処理部と、 復調部と、 変 調部と、 ベースバンド処理部とを備える。 その送受信装置がその情報処 理端末に装着されているときに、 その送受信処理部は、 そのネッ トヮー クからの受信変調波信号をその復調部に出力し、 その変調部からの送信 変調波信号をそのネッ トワークに送出する。 その復調部は、 その送受信 処理部からのその受信変調波信号を受信アナログベースバンド信号に変 換する。 そのベースバンド処理部は、 その受信アナログベースバンド信 号を受信デジタルベースバンド信号に変換し、 その情報処理端末からの 送信デジタルべ一スパンド信号を送信アナログベースバンド信号に変換 する。 その変調部は、 その送信アナログベースバンド信号をその送信変 調波信号に変換する。 その情報処理端末は、 そのベースバンド処理部か らのその受信デジタルべ一スバンド信号を受信データに変換し、 送信デ 一夕をその送信デジタルベースバンド信号に変換する。 図面の簡単な説明
1 は、 第 2従来例の情報処理端末システムの構成を示す。
2は、本発明の第 1実施形態の情報処理端末システムの構成を示す。
3は、本発明の第 2実施形態の情報処理端末システムの構成を示す。
4は、本発明の第 3実施形態の情報処理端末システムの構成を示す。
5は 本発明の第 4実施形態の情報処理端末システムの構成を示す。
6は、本発明の第 5実施形態の情報処理端末システムの構成を示す。
7は、本発明の第 6実施形態の情報処理端末システムの構成を示す。
8は、本発明の第 7実施形態の情報処理端末システムの構成を示す。
9は、本発明の第 8実施形態の情報処理端末システムの構成を示す。
1 0 は、 本発明の第 1実施形態の情報処理端末システムの変形例を 示す
1 1 は、 本発明の第 2実施形態の情報処理端末システムの変形例を 示す
2は、 本発明の第 3実施形態の情報処理端 の変形例を
1 3 は、 本発明の第 4実施形態の情報処理端末システムの変形例を
4は、 本発明の第 5実施形態の情報処理端末システムの変形例を 示す。
図 1 5は、 本発明の第 6実施形態の情報処理端末システムの変形例を 示す。
図 1 6は、 本発明の第 7実施形態の情報処理端末システムの変形例を 示す。
図 1 7は、 本発明の第 8実施形態の情報処理端末システムの変形例を 示す。
図 1 8は、 本発明の第 4 ' 実施形態の情報処理端末システムとして、 第 4実施形態の情報処理端末システムを第 2実施形態の情報処理端末シ ステムに適用した情報処理端末システムの構成を示す。
図 1 9は、 本発明の第 5 ' 実施形態の情報処理端末システムとして、 第 5実施形態の情報処理端末システムを第 2実施形態の情報処理端末シ ステムに適用した情報処理端末システムの構成を示す。
図 2 0は、 本発明の第 6 ' 実施形態の情報処理端末システムとして、 第 6実施形態の情報処理端末システムを第 2実施形態の情報処理端末シ ステムに適用した情報処理端末システムの構成を示す。
図 2 1 は、 本発明の第 7 ' 実施形態の情報処理端末システムとして、 第 7実施形態の情報処理端末システムを第 2実施形態の情報処理端末シ ステムに適用した情報処理端末システムの構成を示す。
図 2 2は、 本発明の第 8 ' 実施形態の情報処理端末システムとして、 第 8実施形態の情報処理端末システム.を第 2実施形態の情報処理端末シ ステムに適用した情報処理端末システムの構成を示す。
図 2 3は、 本発明の第 4 ' 実施形態の情報処理端末システムの変形例 を示す。
図 2 4は、 本発明の第 5 ' 実施形態の情報処理端末システムの変形例 を示す。
図 2 5は、 本発明の第 6 ' 実施形態の情報処理端末システムの変形例 を示す。
図 2 6は、 本発明の第 7 ' 実施形態の情報処理端末システムの変形例 を示す。
図 2 7は、 本発明の第 8 ' 実施形態の情報処理端末システムの変形例 を示す。 発明を実施するための最良の形態
添付図面を参照して、 本発明による情報処理端末システムの実施の形 態を以下に説明する。
(第 1実施形態)
' 図 2は、 本発明の第 1実施形態の情報処理端末システムとしてマイク 口波帯直交振幅変調波を用いる情報処理端末システムの構成を示す。 こ の第 1実施形態の情報処理端末システムでは、 小型化、 低発熱化、 低コ ス ト化を実現し、 利用性 (携帯性、 経済性) が向上する。
第 1実施形態の情報処理端末システムは、 ネッ トワークに接続された アンテナ 5 1 と、 マイク口波送受信部 1 と、 マイクロプロセッサー信号 処理部 2 とを具備する。 アンテナ 5 1 とマイクロ波送受信部 1 とは、 送 受信装置 (通信装置) である。 マイクロプロセッサー信号処理部 2は、 情報処理端末である。 情報処理端末としては、 P DA (P e r s o n a 1 D i g i t a l A s s i s t a n t )、携帯コンピュータが該当す る。 ·
マイク口波送受信部 1は、 受信時に、 アンテナ 5 1 を介して受信した、 変調波である受信高周波信号 {受信 R F (R a d i o F r e q u e n c y ) 信号 } を復調し受信デジタルベースバンド信号 (受信デジタル B B信号) に変換してマイクロプロセッサー信号処理部 2に出力する。 マ イク口波送受信部 1 は、 送信時に、 マイクロプロセッサ一信号処理部 2 からの送信デジタルベースバンド信号 (送信デジタル B B信号) を、 変 調波である送信高周波信号 (送信 R F信号) に変換してアンテナ 5 1 を 介して送信する。
このマイク口波送受信部 1は、 高周波処理部 2 1、 変復調処理部 8 1 を備えている。 この高周波処理部 2 1は、 第 2従来例の高周波処理部 2 1 と同じである (図 1参照)。
高周波処理部 2 1は、 受信時に、 アンテナ 5 1を介して受信した受信 R F信号を復調し受信中間周波信号— {受信 I F ( I n t e r m e d i a t e F r e q u e n c y) 信号 } に変換して変復調処理部 8 1 に出力 する。 高周波処理部 2 1は、 送信時に、 変復調処理部 8 1からの送信 I F信号を送信 R F信号に変換してアンテナ 5 1を介して送信する。
' 変復調処理部 8 1は、 受信時に、 高周波処理部 2 1からの受信変調波 信号である受信 I F信号を受信デジタル B B信号に変換してマイクロプ 口セッサ一信号処理部 2に出力する。 変復調処理部 8 1は、 送信時に、 マイクロプロセッサー信号処理部 2からの送信デジタル B B信号を送信 変調波信号である送信 I F信号に変換して高周波処理部 2 1 に出力する。 高周波処理部 2 1は デュープレクサー (DUP) 5 2、 低雑音増幅 器 (L NA) 5 3、 帯域通過フィルター ( B P F ) 5 4、 5 6、 6 0、
6 2、 周波数変換器 ( C O N V) 5 5、 6 1、 局部発振器 (O S C ) 5
7、 5 8、 電力増幅器 (P A) 5 9を備えている。
デュープレクサー (DU P) 5 2は、 受信信号帯域通過フィルタ一 (図 示しない)、 送信信号帯域通過フィルター (図示しない) を備えている。 変復調処理部 8 1は、 復調器 (D EM) 2 2、 変調器 (MOD) 2 3、 ベースバンド処理部を備えている。 そのベースバンド処理部は、 アナ口 グ /デジタル ( A / D ) 変換器 2 4— 1、 2 4 - 2 , デジタル Zアナ口 グ(DZA)変換器 2 5— 1、 2 5— 2、クロック発生器(C L〇 C K G
E N) 2 7、 マイクロ波送受信部インターフェース ( I /F) 2 8を備 えている。 復調器 (D EM) 2 2は、 搬送波再生回路 (図示しない)、 受信シンポ ルクロック再生回路 (図示しない) を備えている。
マイク口波送受信部ィ ンターフェース 2 8は、 受信デ一夕バッファ回 路 (図示しない)、 送信データバッファ回路 (図示しない)、 変換回路 (図 示しない)、 タイミング調整回路 (図示しない) を備えている。
マイクロプロセッサー信号処理部 2は、 クロック発生器 (C L O C K G E N) 3 0、 マイクロプロセッサー信号処理部インタ一フェース ( I /F) 2 9、 C P U (C e n t r a l P r o c e s s i n g U n i t ) であるマイクロプロセッサ一信号処理回路 2 6を備えている。
クロック発生器 3 0は、 基準クロックを生成してマイクロプロセッサ 一信号処理部インタ一フエ一ス 2 9、 マイクロプロセッサー信号処理回 路 (C P U) 2 6に出力する。
マイクロプロセッサ一信号処理部イン夕一フェース 2 9は、 この基準 クロックに同期したバスクロック信号を生成してマイク口波送受信部ィ ン夕一フェース 2 8に出力する。 マイクロプロセッサ一信号処理部イン 夕一フェース 2 9は、 受信デ一夕バッファ回路 (図示しない)、 送信デ一 夕バッファ回路 (図示しない)、 変換回路 (図示しない) タイミング調 整回路 (図示しない) を備えている。
マイクロプロセッサー信号処理回路 (C P U) 2 6は、 マイクロプロ セッサ一 (図示しない)、 メモリ (図示しない)、 入出力装置 (図示しな い) 等を含み、 そのメモリ には、 複数のプログラム (図示しない) が記 憶されている。
第 1実施形態の情報処理端末システムは、 マイクロプロセッサー信号 処理部 2からマイクロ波送受信部 1 を着脱できる構造である。 マイクロ 波送受信部 1 とマイクロプロセッサー信号処理部 2 とが分離されている ときでも、 マイクロプロセッサ一信号処理回路 (C P U) 2 6は、 クロ ック発生器 3 0からの基準クロックに同期して、 メモリ に記憶された複 数のプログラムのうち、 マイク口波送受信機能を利用しない表計算や文 書作成など一般のプログラム (図示しない) を実行することができ、 前 記の一般的な情報処理 (情報処理端末の機能のみが使用される処理) を 行う ことが可能である。 つまり、 ユーザは、 マイクロプロセッサ一信号 処理部 2の機能のみでも第 1実施形態の情報処理端末システムを情報処 理端末として使用できる。
まず、 高周波処理部 2 1 について説明する。
デュープレクサー (D U P) 5 2の受信信号帯域通過フィルターには、 受信 R F信号の周波数帯域が設定されている。 その受信信号帯域通過フ ィルターは、アンテナ 5 1 により受信された受信 R F信号のみを抽出し、 低雑音増幅器 (L NA) 5 3 に出力する。 直交振幅変調信号 (Q AM変 調信号) の場合、 受信 R F信号は、 シンボル周波数 (受信シンポル周波 数) を有する受信デジタル B B信号を同相搬送波と同相搬送波から 9 0 ° 位相をずらした直交搬送波とで直交変調して生成された 搬送波周 波数を有する信号である。
デュープレクサー (D U P ) 5 2の送信信号帯域通過フィルターには、 送信 R F信号の周波数帯域が設定されている。 その送信信号帯域通過フ ィルターは、 電力増幅器 (P A) 5 9からの送信 R F信号のみを抽出し、 アンテナ 5 1 を介してネッ トワークに送信する。
低雑音増幅器 (L NA) 5 3は、 デュープレクサー (D U P ) 5 2か らの受信 R F信号を、 復調器 (D E M) 2 2が信号処理を行うために十 分なレベルまで増幅して、 帯域通過フィルター (B P F) 5 4を介して 周波数変換器 (C ONV) 5 5 に出力する。 低雑音増幅器 (L NA) 5 3からの受信 R F信号は、 帯域通過フィルター (B P F) 5 4に設定さ れた搬送波周波数帯域以外の不要の周波数成分が除去される。
局部発振器 (〇 S C) 5 7は、 局部発振信号を生成する。
周波数変換器 (C O NV) 5 5は、 不要の周波数成分が除去された受 信 R F信号を、 局部発振器 (0 S C) 5 7により生成された局部発振信 号と混合して受信中間周波信号 (受信 I F信号) に変換し、 帯域通過フ ィルター (B P F) 5 6を介して変復調処理部 8 1 に出力する。 周波数 変換器 (C ONV) 5 5からの受信 I F信号は、 帯域通過フィルター (B P F) 5 6にて設定された搬送波周波数帯域が選択される。
変復調処理部 8 1からの送信 I F信号は、 帯域通過フィルター (B P F) 6 2を介して周波数変換器 (C ONV) 6 1 に出力され、 帯域通過 フィルター (B P F) 6 2にて設定された搬送波周波数帯域が選択され る。
局部発振器 (O S C) 5 8は、 局部発振信号を生成する。
- 周波数変換器 (C ONV) 6 1は、 帯域通過フィルター (B P F ) 6 2からの送信 I F信号を、 局部発振器 (O S C) 5 8により生成された 局部発振信号と混合して送信高周波信号 (送信 R F信号) に変換して、 帯域通過フィル夕一 (B P F) 6 0を介して電力増幅器 (P A) 5 9に 出力する。 周波数変換器 (C QNV) 6 1からの送信 R F信号は、 帯域 通過フィルター (B P F) 6 0に設定された搬送波周波数帯域以外の不 要な周波数成分が除去される。
電力増幅器 (P A) 5 9は、 送信 R F信号を送信するために必要な電 力まで増幅し、 デュープレクサー (DU P) 5 2に出力する。
次に、 変復調処理部 8 1 について説明する。
復調器 (D EM) 2 2は、 帯域通過フィルタ一 (B P F) 5 6からの 受信 I F信号を受信アナログベースバンド信号に変換する。 Q AM変調 信号の場合、 復調器 (D EM) 2 2は、 受信 I F信号の搬送波を再生し 同期検波を行う。
すなわち、 復調器 (D EM) 2 2の搬送波再生回路は、 受信 I F信号 から同相搬送波と直交搬送波とを生成 (再生) する。 復調器 (D EM)
2 2は、 それらを用いて、 QAM変調波 (同相変調波と直交変調波) を 同期検波することによって受信アナログ B B信号、 すなわちアナログ同 相成分信号(アナログ I信号)、 アナログ直交成分信号(アナログ Q信号) に変換し、 A/D変換器 2 4— 1、 2 4— 2に出力する。
復調器 (D EM) 2 2の受信シンボルクロック再生回路は、 この受信 アナログ B B信号に重畳されている受信シンポル周波数の n倍 (nは整 数) の周波数を有する受信シンボルクロックを生成 (再生) して、 A/ D変換器 2 4— 1、 2 4— 2、 マイクロ波送受信部インターフェース 2 8に出力する。
AZD変換器 2 4— 1、 2 4 - 2は、 受信シンボルクロックに同期し たサンプリ ング周波数で復調器 (D EM) 2 2からのアナログ I 信号、 アナログ Q信号をサンプリ ングし、 サンプリ ング時のアナログ I信号、 アナ口グ Q信号が示す搬送波の振幅に対応したデジタル'同相成分信号
(デジタル I信号)、 デジタル直交成分信号 (デジタル Q信号) を受信デ ジタルべ一スバン ド信号 (受信デジタル B B信号) として生成 (変換) してマイク口波送受信部ィンターフェース 2 8に出力する。
受信シンポル周波数が 1 0 M H zであり、 受信シンボルクロックがそ の 4倍の周波数 ( n = 4 ; 4倍オーバーサンプリ ング) であるとさ、 サ ンプリ ング周波数は 4 0 MH z となる。 AZD変換器 2 4— 1、 2 4 -
2がフルスケールで 8ビッ トの場合、 デジタル I信号、 デジタル Q信号 の 2チャンネルあることを考慮すると、 受信デジタル B B信号 (デジ夕 ル I信号、 デジタル Q信号) の帯域幅は 8 0 Mバイ ト Z秒となる。
クロック発生器 2 7は、 送信シンポル周波数を有する送信シンボルク ロックを生成して D/A変換器 2 5— 1、 2 5— 2、 マイクロ波送受信 部インターフェース 2 8に出力する。
マイクロ波送受信部インタ一フェース 2 8の変換回路は、 受信デジ夕 ル B B信号 (デジタル I信号、 デジタル Q信号)、 送信デジタル B B信号
(デジタル I信号、 デジタル Q信号) に信号レベル変換処理、 パラレル ビッ ト変換処理を施す。 信号レベル変換処理は、 各入出力の電流、 電圧 等の物理規格を変換する処理である。 パラレルビッ ト変換処理は、 入出 力のデータビッ ト幅が異なる場合に伝送効率を考慮してデ一夕を融合、 分離する処理である。 例えば、 受信デジタル; B B信号が 1受信シンボル クロック当たり 8 ビッ トの 2倍、 つまり 1 6 ビッ トずつマイクロ波送受 信部インターフェース 2 8 に入力される場合、 マイクロ波送受信部イン ターフェース 2 8 —マイクロプロセッサー信号処理部インターフェース 2 9間のデータビッ ト幅が 3 2 ビッ トであれば、 2受信シンボルクロッ ク分の受信デジタル B B信号を融合することにより 1 回の転送で済む。 マイクロ波送受信部インターフェース 2 8の変換回路は、 受信時に、 復調器 (D E M ) 2 2からの受信シンボルクロックに同期して、 A / D 変換器 2 4— 1 、 2 4— 2からの受信デジタル B B信号 (デジタル I 信 号、 デジタル Q信号) にパラレルビッ ト変換処理を施し、 その受信デー 夕バッファ回路に蓄える。 その変換回路は その受信データバッファ回 路に蓄えられた受信デジタル B B信号 (デジタル I 信号、 デジタル Q信 号) に信号レベル変換処理を施す。 マイクロ波送受信部イン夕一フエ一 ス 2 8の入出力は非同期である。 このため、 そのタイミング調整回路は、 その受信デ一夕バッファ回路に蓄えられた受信デジタル B B信号 (デジ タル I 信号、 デジタル Q信号) をマイクロプロセッサー信号処理部 2 に 出力するタイミングを調整するタイミ ング調整処理を行う。 マイクロ波 送受信部インターフェース 2 8は、 マイクロプロセッサー信号処理部 2 からのバスクロックに同期して、 その受信デジタル B B信号 (デジタル I信号、 デジタル Q信号) をマイクロプロセッサー信号処理部 2 に出力 する。
受信デジタル B B信号は、 定期的に受信シンボルクロックに同期して マイクロ波送受信部インターフェース 2 8 に入力され、 その受信データ バッファ回路に蓄えられる。 このデータバッファ回路は、 容量が有限で あるため、 オーバーフローが発生するとデータが消失する問題がある。 これを防ぐため、 タイミング調整処理として、 マイクロプロセッサー信 号処理部 2のマイクロプロセッサー信号処理回路 ( C P U ) 2 6は、 所 定のタイミングでマイクロ波送受信部インターフェース 2 8の受信デ一 夕バッファ回路に蓄えられたデータ (受信デジタル B B信号を表すデ一 夕) の量を監視し、 オーバーフローが発生する前に、 蓄えられたデータ (受信デジタル B B信号を表すデータ) を、 マイクロプロセッサー信号 処理部インタ一フェース 2 9 を介してマイクロプロセッサ一信号処理回 路 (C P U ) 2 6 に出力するよう指示する。
また、 マイクロ波送受信部イン夕一フェース 2 8の受信データバッフ テ回路にオーバーフロー検出回路(図示しない)、割込回路(図示しなレ υ を内蔵してもよい。 この場合、 タイミング調整処理として、 オーバ一フ ロー検出回路は、 その受信データバッファ回路に蓄えられたデ一夕 (受 信デジタル Β Β信号) の量を監視し、 その量が基準を超えてオーバ一フ ローが発生しそうな場合に、 割込回路から割り込み信号を、 マイクロプ 口セッサー信号処理部ィン夕一フェース 2 9 を介してマイクロプロセツ サ一信号処理回路 ( C P U ) 2 6 に出力し、 その受信データバッファ回 路に蓄えられたデータ (受信デジタル B B信号を表すデータ) の読み出 しを促す。
マイクロ波送受信部インターフェース 2 8の変換回路は、 送信時に、 マイクロプロセッサ一信号処理部 2からのバスクロックに同期して、 マ イク口プロセッサー信号処理部 2からの送信デジタル B B信号であるデ ジタル I信号、 デジタル Q信号にパラレルビッ ト変換処理を施し、 その 送信デ一夕バッファ回路に蓄える。
その変換回路は、 その送信データバッファ回路に蓄えられた送信デジ夕 ル B B信号 (デジタル I信号、 デジタル Q信号) に信号レベル変換処理 を施す。 マイクロ波送受信部インタ一フェース 2 8の入出力は非同期で ある。 このため、 そのタイミング調整回路は、 その送信データバッファ 回路に蓄えられた送信デジタル B B信号 (デジタル I信号、 デジタル Q 信号) を D / A変換器 2 5 — 1 、 2 5 _ 2に出力するタイミ ングを調整 する夕イミング調整処理を行う。 マイクロ波送受信部インターフェース 2 8は、 クロック発生器 2 7からの送信シンボルクロックに同期して、 その送信デジタル B B信号 (デジタル I信号、 デジタル Q信号) を D Z A変換器 2 5— 1 、 2 5— 2に出力する。
送信デジタル B B信号は、 マイクロ波送受信部インターフェース 2 8 の送信データバッファ回路に蓄えられ、 定期的に送信シンポルクロック に同期して出力される。 その送信データバッファ回路に蓄えらたデ一タ (送信デジタル B B信号を表すデータ) が空になるとデータ出力ができ なくなる。 これを防ぐため、 タイミング調整処理として、 マイクロプロ セッサ一信号処理回路 ( C P U ) 2 6は、 所定のタイミングでマイクロ 波送受信部ィン夕ーフェース 2 8の送信データバッファ回路に蓄えられ たデータ (送信デジタル B B信号を表すデータ) の量を監視し、 その送 信データバッファ回路に蓄えらたデ一夕が空になる前にデ一夕 (送信デ ジタル B B信号を表すデー夕) を書き込む (その送信データバッファ回 路に出力する)。
また、 マイクロ波送受信部インターフェース 2 8の送信データバッフ ァ回路にデータ無検出回路 (図示しない)、 割込回路 (図示しない) を内 蔵してもよい。 この場合、 タイミ ング調整処理として、 データ無検出回 路は、 その送信データバッファ回路に蓄えらたデータ (送信デジタル B B信号) の量を監視し、 その量が基準以下であり空になりそうな場合に、 割込回路から割り込み信号を、 マイクロプロセッサー信号処理部インタ 一フェース 2 9 を介してマイクロプロセッサ一信号処理回路 (C P U ) 2 6 に出力し、 デ一夕の書き込みを (その送信デ一夕バッファ回路にデ 一夕を出力するよう) 促す。 0ノ八変換器 2 5— 1、 2 5— 2は、 クロック発生器 2 7からの送信 シンポルクロックに同期して、 デジタル I信号、 デジタル Q信号を送信 アナログベースバンド信号 (送信アナログ B B信号) として、 搬送波の 振幅を示すアナログ I信号、 アナログ Q信号に変換して変調器 (MOD) 2 3に出力する。
DZA変換器 2 5— 1、 2 5— 2がフルスケールで 8 ビッ トであり、 送信シンボルクロックが 1 0 M H zである場合、 デジタル I信号、 デジ タル Q信号が 2 0 Mバイ ト Z秒の信号帯域でマイク口波送受信部ィンタ 一フェース 2 8から DZA変換器 2 5— 1、 2 5— 2に出力され、 送信 アナログ B B信号に変換される。
変調器 (MOD) 2 3は、 送信アナログベースバンド信号 (送信アナ ログ B B信号) であるアナログ I信号、 アナログ Q信号を同相搬送波と 直交搬送波とで直交変調して送信中間周波信号 (送信 I F信号) を生成 し、 帯域通過フィルター (B P F) 6 2を介して周波数変換器 (C ON V) 6 1 に出力する。
次に、 マイクロプロセッサ一信号処理部 2について説明する。
マイクロプロセッサ一信号処理部イン夕一フェース 2 9の受信データ バッファ回路、 送信データバッファ回路、 変換回路、 タイミング調整回 路の機能は、 マイクロ波送受信部イン夕一フェース 2 8の受信デ一夕バ ッファ回路、 送信データバッファ回路、 変換回路、 タイミング調整回路 の機能と同じである。
マイクロプロセッサー信号処理部インターフェース 2 9の変換回路は、 受信時に、 クロック発生器 3 0からの基準クロックに同期して、 マイク 口波送受信部 1 (マイクロ波送受信部イ ンタ一フェース 2 8 ) からの受 信デジタル B B信号 (デジタル I信号、 デジタル Q信号) にパラレルビ ッ ト変換処理を施し、 その受信データバッファ回路に蓄える。 その変換 回路は、 その受信データバッファ回路に蓄えられた受信デジタル B B信 号 (デジタル I 信号、 デジタル Q信号) に信号レベル変換処理を施す。 そのタイミング調整回路は、 その受信データバッファ回路に蓄えられた 受信デジタル B B信号 (デジタル I信号、 デジタル Q信号) をマイクロ プロセッサー信号処理回路 (C P U ) 2 6 に出力するタイミングを調整 するタイミング調整処理を行う。 マイクロプロセッサ一信号処理部イ ン 夕一フェース 2
9は、 クロック発生器 3 0からの基準クロックに同期して、 その受信デ ジタル B B信号 (デジタル I 信号、 デジタル Q信号) をマイクロプロセ ッサ一信号処理回路 (C P U ) 2 6 に出力する。
マイクロプロセッサ一信号処理部インターフェース 2 9の変換回路は、 送信時に、 クロック発生器 3 0からの基準クロックに同期して、 マイク 口プロセッサー信号処理回路 ( C P U ) 2 6からの送信デジ夕ル B B信 号 (デジタル I信号、 デジタル Q信号) にパラレルビッ ト変換処理を施 し、 その送信データバッファ回路に蓄える。 その変換回路は、 その送信 デ一夕バッファ回路に蓄えられた送信デジタル B B信号 (デジタル I 信 号、 デジタル Q信号) に信号レベル変換処理を施す。 そのタイミング調 整回路は、 その送信データバッファ回路に蓄えられた送信デジタル B B 信号 (デジタル I信号、 デジタル Q信号) をマイク口波送受信部 1 (マ イク口波送受信部インターフェース 2 8 ) に出力するタイミングを調整 する夕イミング調整処理を行う。 マイクロプロセッサー信号処理部イ ン ターフェース 2 9は、 クロック発生器 3 0からの基準クロックに同期し て、 その送信デジタル B B信号 (デジタル I 信号、 デジタル Q信号) を マイク口波送受信部ィン夕ーフェース 2 8 に出力する。
マイクロプロセッサ一信号処理回路 (C P U ) 2 6は、 メモリに記憶 された複数のプログラムのうちの通信処理プログラム (図示しない) を 実行する。 この通信処理プログラムは、 誤り訂正の処理、 誤り訂正用冗 長情報を付加する処理、 符号化 * 復号化の処理、 無線区間での信号識別 用情報の付加処理 (識別情報付加処理)、 無線区間での信号識別用情報の 除去処理 (識別情報除去処理)、 フーリエ変換、 逆フーリエ変換、 デジ夕 ル波形処理を行うためのソフ トウエアアルゴリズムを有する。
マイクロプロセッサ一信号処理回路 (C P U) 2 6は、 受信時に、 そ の通信処理プログラムにより、 クロック発生器 3 0からの基準クロック に同期して、 マイクロプロセッサ一信号処理部インターフェース 2 9か らの受信デジタル B B信号 (デジタル I信号、 デジタル Q信号) に誤り 訂正の処理、 復号化の処理、 識別情報除去処理、 フーリエ変換、 デジ夕 ル波形処理を施して受信データを生成する。 また、 マイクロプロセッサ 一信号処理回路 (C P U) 2 6は、 応用プログラム (例えば電子メール 処理プログラムなど) により、 受信データを処理する。
マイクロプロセッサー信号処理回路 (C P U) 2 6は、 送信時に、 応 用プログラム (例えば電子メール処理プログラムなど) により、 送信デ 一夕を生成する。 マイクロプロセッサ一信号処理回路 (C P U 2 6は、 通信処理プログラムにより、 クロック発生器 3 0からの基準クロックに 同期して その送信データに誤り訂正用冗長情報を付加する処理、 符号 化の処理、 識別情報付加処理、 逆フーリエ変換、 デジタル波形処理を施 して送信デジタル B B信号 (デジタル I信号、 デジタル Q信号) を生成 し、マイクロプロセッサー信号処理部ィンタ一フェース 2 9に出力する。 最近のマイクロプロセッサーは、 デジ夕ルシグナルプロセッサーを内 蔵している。 このデジタルシグナルプロセッサ一により、 第 2従来例の マイクロプロセッサ一より も演算を高速に行う ことができる。 マイクロ プロセッサー信号処理回路 (C P U) 2 6中に上述の機能を有するマイ クロプロセッサ一とは別に、 デジタルシグナルプロセッサーを搭載する こともできる。
マイクロプロセッサー信号処理回路 (C P U) 2 6が受信デジタル B
B信号に誤り訂正の処理、 復号化の処理を施す機能は、 従来の情報処理 端末システムの復号器 (D E C) 7 1の機能に対応する。 これを D E C 機能と称する。 この D E C機能により、 誤り訂正量をモニターすること により (モニタ一情報により) 無線区間のコンディ ショ ン情報を把握す ることができる。 また、 この情報を用いると、 相手側の送信電力を最適 値に制御したり、 複数の誤り訂正方式、 複数の符号化方式の中から、 最 適な誤り訂正方式、 最適な符号化方式を動的に選択することができる。 従来の情報処理端末システムでは、 この D E C機能 {復号器 (D E C) 7 1 } がマイクロ波送受信部 1 7に備えられていたため、 上記のモニタ 一情報をマイク口波送受信部 1 7からマイクロプロセッサ一信号処理部 1 8内のマイクロプロセッサー信号処理回路 (C P U) 7 5に伝達する 仕組み (伝達機構) が必要であった。
第 1実施形態の情報処理端末システムでは、 マイク口プロセッサ一信 号処理部 2内のマイク口プロセッサー信号処理回路 (C P U) 2 6が D E C機能を有することにより、 上記の伝達機構は不要となり、 マイクロ プロセッサー信号処理回路 (C P U) 2 6は、 通信処理プログラム (ソ フ トウェアアルゴリズム) のみの実行で モニタ一情報により無線区間 のコンディ ショ ン情報を把握し、 最適な通信方式へ移行する指示を出す ことができる。 このため、 第 1実施形態の情報処理端末システムでは、 D E C機能からのフィードバックを従来の情報処理端末システムより も 高速に実行することができる。
マイクロプロセッサ一信号処理回路 (C P U) 2 6が送信データに誤 り訂正用冗長情報を付加する処理、 符号化の処理を施す機能は、 従来の 情報処理端末システムの符号器 (E N C) 7 2の機能に対応する。 これ を E N C機能と称する。 C P Uは、 無線区間のコンディ ショ ンを基に選 択された最適な誤り訂正方式、 最適な符号化方式を実行するように E N
C機能を制御する必要がある。
従来の情報処理端末システムでは、 この E N C機能 {符号器 (E N C) 7 2 } がマイクロ波送受信部 1 7に備えられていたため、 最適な誤り訂 正方式、 最適な符号化方式を実行するように E N C機能を制御するため の制御情報を、 マイクロプロセッサー信号処理部 1 8内のマイクロプロ セッサ一信号処理回路 (C P U) 7 5から符号器 (EN C) 7 2に伝達 する仕組み (伝達機構) が必要であった。
第 1実施形態の情報処理端末システムでは、 マイク口プロセッサ一信 号処理部 2内のマイクロプロセッサー信号処理回路 (C P U) 2 6が£ N C機能を有することにより、 上記の伝達機構は不要となり、 マイクロ プロセッサー信号処理回路 (C P U) 2 6は、 通信処理プログラム (ソ フ トウエアアルゴリズム) のみを実行することで、 最適な誤り訂正方式、 最適な符号化方式によって送信デ一夕に誤り訂正用冗長情報を付加する 処理、 符号化の処理を施すことができる。 これにより、 第 1実施形態の 情報処理端末システムでは、 従来の情報処理端末システムより も高速に
E N C機能の制御を実行することができる。
次に、 第 1実施形態の情報処理端末システムが信号を受信したときの 動作を説明する。
アンテナ 5 1により受信された受信 R F信号は、デュープレクサー(D U P) 5 2によって低雑音増幅器 (L NA) 5 3に出力される。 受信 R F信号は、 低雑音増幅器 (L NA) 5 3によって増幅され、 帯域通過フ ィル夕一 (B P F) 5 4によって搬送波周波数帯域以外の不要の周波数 成分が除去される。
不要の周波数成分が除去された受信 R F信号は、 周波数変換器 (C O N V) 5 5によって、 局部発振器 (〇 S C) 5 7により生成された局部 発振信号と混合され受信 I F信号に変換される。 受信 I F信号は、 帯域 通過フィルター (B P F) 5 6によって搬送波周波数帯域が選択され、 復調器 (D EM) 2 2に出力される。
帯域通過フィルター (B P F) 5 6からの受信 I F信号は、 復調器 (D EM) 2 2によって、 受信アナログ B B信号としてアナログ I信号、 ァ ナログ Q信号に変換され、 AZD変換器 2 4— 1、 2 4— 2に出力され る。 この受信アナログ B B信号に含まれる受信シンポル周波数に同期し た受信シンボルクロックが、 復調器 (D EM) 2 2の受信シンポルクロ ック再生回路によって再生され、 AZD変換器 2 4— 1、 2 4— 2、 マ イク口波送受信部イン夕一フェース 2 8に出力される。
復調器 (D EM) 2 2からのアナログ I信号、 アナログ Q信号は、 A ZD変換器 2 4— 1、 2 4— 2によって、 受信シンボルクロックに同期 したサンプリ ング周波数でサンプリ ングされ、 受信デジタル B B信号と してデジタル I信号、 デジタル Q信号に変換され、 マイク口波送受信部 インタ一フェース 2 8に出力される。
A / ' D変換器 2 4 _ 1、 2 4— 2からの受信デジタル B B信号 (デジ タル I信号、 デジタル Q信号) は、 マイクロ波送受信部イン夕一フエ一 ス 2 8の変換回路によって、 復調器 (D EM) 2 2からの受信シンボル クロックに同期して、 パラレルビッ ト変換処理が施され、 マイクロ波送 受信部ィンターフェース 2 8の受信データバヅファ回路に蓄えられる。 その受信データバッファ回路に蓄えられた受信デジタル B B信号 (デジ タル I信号、 デジタル Q信号) は、 マイクロ波送受信部インターフエ一 ス 2 8の変換回路によって信号レベル変換処理が施され、 マイクロ波送 受信部インタ一フェース 2 8のタイミング調整回路によってタイミング 調整処理が施され、 マイクロプロセッサ一信号処理部 2からのバスク口 ックに同期して、 マイク口プロセッサ一信号処理部ィンタ一フエ一ス 2 9に出力される。
マイクロ波送受信部インタ一フェース 2 8からの受信デジタル B B信 号 (デジタル I信号、 デジタル Q信号) は、 マイクロプロセッサ一信号 処理部インタ一フェース 2 9の変換回路によって、 クロック発生器 3 0 からの基準クロックに同期して、 パラレルビッ ト変換処理が施され、 マ イク口プロセッサー信号処理部インターフェース 2 9の受信データバッ ファ回路に蓄えられる。 その受信データバッファ回路に蓄えられた受信 デジタル B B信号 (デジタル I 信号、 デジタル Q信号) は、 マイクロプ 口セッサ一信号処理部インターフェース 2 9 の変換回路によって信号レ ベル変換処理が施され、 マイクロプロセッサー信号処理部インターフエ ース 2 9のタイミング調整回路によってタイミング調整処理が施され、 クロック発生器 3 0からの基準クロックに同期して、 マイクロプロセッ サー信号処理回路
( C P U ) 2 6 に出力される。
マイクロプロセッサ一信号処理部ィンターフェ一ス 2 9からの受信デ ジタル B B信号 (デジタル I信号、 デジタル Q信号) は、 マイクロプロ セッサ一信号処理回路 ( C P U ) 2 6が実行する通信処理プログラムに よって、 クロック発生器 3 0からの基準クロックに同期して、 誤り訂正 の処理、 復号化の処理、 識別情報除去処理、 フーリエ変換、 デジタル波 形処理が施され、 受信データに変換される。 マイクロプロセッサー信号 処理回路 ( C P U ) 2 6 は、 応用プログラム (例えば電子メール処理プ ログラム) により、 生成された受信データを処理する。
次に、 第 1実施形態の情報処理端末システムが信号を送信するとさの 動作を説明する。
マイクロプロセッサ一信号処理回路 ( C P U ) 2 6は、 応用プログラ ム (例えば電子メール処理プログラム) によって送信デ一夕を生成した 後、 通信処理プログラムによって、 クロック発生器 3 0からの基準クロ ックに同期して、 送信データに誤り訂正用冗長情報を付加する処理、 符 号化の処理、 識別情報付加処理、 逆フーリエ変換、 デジタル波形処理を 施して送信デジタル B B信号 (デジタル I信号、 デジタル Q信号) に変 換し、 マイクロプロセッサ一信号処理部ィン夕ーフェース 2 9 に出力す る。 マイクロプロセッサ一信号処理回路 (C P U ) 2 6からの送信デジタ ル B B信号 (デジタル I信号、 デジタル Q信号) は、 マイクロプロセッ サー信号処理部ィンターフェ一ス 2 9の変換回路によって、 クロック発 生器 3 0からの基準クロックに同期して、 パラレルビッ ト変換処理が施 され、 マイクロプロセッサー信号処理部インタ一フェース 2 9の送信デ 一夕バッファ回路に蓄えられる。 その送信データバッファ回路に蓄えら れた送信デジタル B B信号 (デジタル I 信号、 デジタル Q信号) は、 マ イク口プロセッサー信号処理部インターフェース 2 9の変換回路によつ て信号レベル変換処理が施され、 マイク口プロセッサー信号処理部ィン ターフェース 2 9のタイミング調整回路によってタイミング調整処理が 施され、 クロック発生器 3 0からの基準クロックに同期して、 マイクロ 波送受信部インターフェース 2 8に出力される。
マイク口プロセッサ一信号処理部ィ ン夕一フェース 2 9からの送信デ' ジ夕ル B B信号 (デジタル I 信号.. デジタル Q信号) は、 マイクロ波送 受信部インターフェース 2 8の変換回路によって、 マイクロプロセッサ 一信号処理部ィンターフェ一ス 2 9からのバスクロックに同期して パ ラレルビッ ト変換処理が施され、 マイクロ波送受信部インターフェース 2 8 の送信データバツファ回路に蓄えられる。 その送信データバッファ 回路に蓄えられた送信デジタル B B信号 (デジタル I 信号、 デジタル Q 信号) は、 マイクロ波送受信部インタ一フェース 2 8の変換回路によつ て信号レベル変換処理が施され、 マイクロ波送受信部インタ一フェース 2 8の夕イミング調整回路によってタイミング調整処理が施され、 ク口 ック発生器 2 7からの送信シンボルクロックに同期して、 D / A変換器 2 5— 1 、 2 5— 2に出力される。
マイクロ波送受信部イン夕一フェース 2 8からの送信デジタル B B信 号 (デジタル I信号、 デジタル Q信号) は、 D Z A変換器 2 5— 1 、 2
5— 2によって、 クロック発生器 2 7からの送信シンボルクロックに同 期して、 送信アナログ B B信号 (アナログ I信号、 アナログ Q信号) に 変換され、 変調器 (MOD) 2 3に出力される。
D/A変換器 2 5— 1、 2 5— 2からの送信アナログ B B信号 (アナ ログ I信号、 アナログ Q信号) は、 変調器 (MOD) 2 3によって、 送 信 I F信号に変換され、 帯域通過フィルター (B P F) 6 2に出力され る。 この送信 I F信号は、 帯域通過フィル夕一 (B P F) 6 2によって、 搬送波周波数帯域に制限され、 周波数変換器 (C ONV) 6 1 に出力さ れる。
帯域通過フィルタ一 (B P F) 6 2からの送信 I F信号は、 周波数変 換器 (C ONV) 6 1によって、 局部発振器 (O S C) 5 8により生成 された局部発振信号と混合され送信 R F信号に変換される。 この送信 R F信号は、 帯域通過フィルター (B P F) 6 0によって、 搬送波周波数 帯域以外の不要の周波数成分が除去される。
不要の周波数成分が除去された送信 R F信号は、 電力増幅器 (P A) 5 9によって、 増幅され、 デュープレクサ一 (DU P) 5 2からアンテ ナ 5 1 を介してネッ トワークに放射される。
第 1実施形態の情報処理端末システムでは、 マイクロプロセッサー信 号処理部 2のマイク口プロセッサー信号処理回路 (C P U) 2 6が、 誤 り訂正の処理、 誤り訂正用冗長情報を付加する処理、 符号 · 複合化の処 理、 識別情報付加 · 除去処理等を行っている。 これらの処理は全てデジ タル信号処理である。 マイクロプロセッサー信号処理回路 (C P U) 2 6には、 これらの処理を行う回路として、 第 2従来例の情報処理端末シ ステムのマイクロ波送受信部 1 7における復号器 (D E C) 7 1、 符号 器 (E N C) 7 2、 マイクロ波送受信部インタ一フェース 7 3の識別情 報処理回路の機能が集積される。 これにより、 第 1実施形態の情報処理 端末システムでは、 第 2従来例の情報処理端末システムより も小型にす ることができる。 このように、 第 1実施形態の情報処理端末システムで は、 小型化を実現できる。
第 1実施形態の情報処理端末システムでは、 上述のように、 マイクロ プロセッサー信号処理回路 (C P U) 2 6 に復号器 (D E C) 7 1 、 符 号器 (E N C) 7 2、 マイク口波送受信部ィンターフェース 7 3 の識別 情報処理回路の機能を集積している。 このため、 第 1実施形態の情報処 理端末システムは、 第 2従来例の情報処理端末システムよりも消費電力 を小さくすることができる。 このように、 第 1実施形態の情報処理端末 システムでは、 低消費電力を実現できる。
第 1実施形態の情報処理端末システムでは、 第 2従来例の情報処理端 末システムのマイクロ波送受信部 1 7 における復号器 (D E C) 7 1 、 符号器 (E N C) 7 2、 マイクロ波送受信部インターフェース 7 3 の識 別情報処理回路を、 マイクロ波送受信部 1 に内蔵する必要がない。 この ため、 信号の送受信 (入出力) に伴ってマイク口波送受信部 1が発熱す る発熱量は 第 2従来例の情報処理端末システムにおけるマイクロ波送 受信部 1 7が発熱する発熱量より も小さい。
第 1実施形態の情報処理端末システムでは、 上述のように.. マイクロ プロセッサ一信号処理回路 (C P U) 2 6 に復号器 (D E C ) 7 1 、 符 号器 (E N C) 7 2、 マイクロ波送受信部イ ン夕一フェース 7 3 の識別 情報処理回路の機能を集積している。 このため、 第 1実施形態の情報処 理端末システムでは、マイク口プロセッサー信号処理部 2が発熱するが、 マイクロプロセッサー信号処理部 2の放熱構造を流用することで、 マイ クロプロセッサー信号処理部 2の発熱を処理することが容易である。
このように、 第 1実施形態の情報処理端末システムでは、 放熱処理が 容易となる。
マイクロ波送受信部 1がカード状のような形状の場合、 マイクロ波送 受信部 1 の発熱を放熱するための条件が通常より厳しく設定される。 通 常、 マイクロ波送受信部 1 の発熱を放熱する場合、 その放熱に必要な構 造に製造する製造コス トが発生する。 第 1実施形態の情報処理端末シス テムでは、 マイクロ波送受信部 1 の低発熱化を実現できるため、 上記の 製造コス トが発生しない。 このように、 第 1実施形態の情報処理端末シ ステムでは、 低コス ト化を実現できる。
第 1実施形態の情報処理端末システムでは、 マイクロ波送受信部 1 を 着脱できる構造である。 一般的な情報処理を行うために第 1実施形態の 情報処理端末システムを情報処理端末として使用する場合、 送受信装置 装置 (マイクロ波送受信部 1 ) の機能が使用されない。 このため、 ユー ザは、 マイク口波送受信部 1 とマイクロプロセッサー信号処理部 2 とを 分離して、 マイクロプロセッサ一信号処理部 2の機能のみで第 1実施形 態の情報処理端末システムを情報処理端末として使用できる。 したがつ て、 第 1実施形態の情報処理端末システムでは、 情報処理端末として利 用するときの携帯性が向上する。
第 1実施形態の情報処理端末システムでは.. ハードウェア (マイクロ 波送受信部 1 ) とソフ トウェア (マイクロプロセッサ一信号処理部 2 ) 'とに分離できるため、 ハードウェア、 ソフ トウエアを個別に交換できる。 第 1実施形態の情報処理端末システムでは、 ハー ドウエアに依存した仕 様 (例示 : 無線周波数) を変更する場合、 ハードウェア (マイクロ波送 受信部 1 ) のみを交換すればよい。 したがって、 第 1実施形態の情報処 理端末システムでは、 仕様が変更された際に装置一式を別に用意する必 要がないため、 経済性に優れている。
このように、 第 1実施形態の情報処理端末システムでは、 利用性 (携 帯性、 経済性) が向上する。
なお、 第 1実施形態の情報処理端末システムでは、 変復調処理部 8 1 が、 受信時に、 高周波処理部 2 1からの受信変調波信号であるところの 受信中間周波信号 (受信 I F信号) を受信デジタル B B信号に変換して マイクロプロセッサー信号処理部 2 に出力し、 送信時に、 マイクロプロ セッサ一信号処理部 2からの送信デジタル B B信号を送信変調波信号で あるところの送信中間周波信号 (送信 I F信号) に変換して高周波処理 部 2 1 に出力しているが、 これに限定されない。 変復調処理部 8 1が、 受信時に、 高周波処理部 2 1からの受信変調波信号として受信 R F信号 を受信デジタル B B信号に変換してマイク口プロセッサー信号処理部 2 に出力し、 送信時に、 マイクロプロセッサー信号処理部 2からの送信デ ジタル B B信号を送信変調波信号として送信 R F信号に変換して高周波 処理部 2 1 に出力
することもできる。
この場合、 本発明の第 1実施形態の情報処理端末システムの変形例と して、 図 1 0に示されるように、 高周波処理部 2 1は、 デュープレクサ 一 (DU P) 5 2、 低雑音増幅器 (L NA) 5 3、 帯域通過フィルター (B P F) 5 4、 6 0、 電力増幅器 (P A) 5 9を備えている。
復調器 (D EM) 2 2は、 帯域通過フィ ル夕一 (B P F) 5 4からの 受信 R F信号を受信アナログ B B信号 (アナログ I信号、 アナログ Q信 号) に変換して A / D変換器 2 4— 1、 2 4— 2に出力する。
復調器 (D EM) 2 2の受信シンポルクロック再生回路は、 この受信 アナログ B B信号に重畳されている受信シンボル周波数の n倍 (nは整 数) の周波数を有する受信シンボルクロ ックを生成 (再生) して、 A/ D変換器 2 4— 1、 2 4— 2、 マイクロ波送受信部インターフェース 2 8に出力する。
変調器 (MOD) 2 3は、 送信アナログ B B信号 (アナログ I信号、 アナログ Q信号) を変調して送信 R F信号に変換し、 帯域通過フィルタ 一 (B P F) 6 0を介して電力増幅器 (P A) 5 9に出力する。
(第 2実施形態)
図 3は、 本発明の第 2実施形態の情報処理端末システムとして、 マイ ク口波帯直交振幅変調波を用いる情報処理端末システムの構成を示す。 この第 2実施形態の情報処理端末システムでは、 小型化、 低発熱化、 低 コス ト化を実現し、 スループッ トの低下を防止し、 利用性 (携帯性、 経 済性) が向上する。 第 2実施形態では、 前述と重複する説明を省略する。 第 2実施形態の情報処理端末システムは、 ネッ トワークに接続された アンテナ 5 1 と、 マイクロ波送受信部 3 と、 マイクロプロセッサー信号 処理部 4 とを具備する。 アンテナ 5 1 とマイクロ波送受信部 3 とは、 送 受信装置 (通信装置) である。 マイクロプロセッサ一信号処理部 4は、 情報処理端末である。 すなわち、 第 2実施形態の情報処理端末システム は、 第 1実施形態の情報処理端末システムのマイクロ波送受信部 1 、 マ イク口プロセッサー信号処理部 2 に代えて、 マイクロ波送受信部 3、 マ イク口プロセッサー信号処理部 4を具備する。
マイク口波送受信部 3は、 受信時に、 ァンテナ 5 1 を介して受信した、 変調波である受信高周波信号 (受信 R F信号) を復調し受信データに変 換してマイク口プロセッサ一信号処理部 4に出力する。 マイクロ波送受 信部 3は、 送信時に、 マイクロプロセッサー信号処理部 4からの送信デ 一夕を- 変調波である送信高周波信号 (送信 R F信号) に変換してアン テナ 5 1 を介して送信する。
このマイク口波送受信部 3は、 高周波処理部 2 1 、 変復調処理部 8 2 を備えている。 この高周波処理部 2 1 は、第 1実施形態と同じである (図 2参照)。
高周波処理部 2 1 は、 受信時に、 アンテナ 5 1 を介して受信した受信 R F信号を復調し受信中間周波信号 (受信 I F信号) に変換して変復調 処理部 8 2 に出力する。 高周波処理部 2 1 は、 送信時に、 変復調処理部 8 2からの送信 I F信号を送信 R F信号に変換してアンテナ 5 1 を介し て送信する。
変復調処理部 8 2は、 受信時に、 高周波処理部 2 1からの受信変調波 信号である受信 I F信号を受信データに変換してマイクロプロセッサー 信号処理部 4に出力する。 変復調処理部 8 2は、 送信時に、 マイクロプ 口セッサ一信号処理部 4からの送信データを送信変調波信号である送信 I F信号に変換して高周波処理部 2 1に出力する。
変復調処理部 8 2は、 復調器 (D EM) 2 2、 変調器 (MOD) 2 3、 ベースバンド処理部を備えている。 そのベースバンド処理部は、 アナ口 グ Zデジタル (A/D) 変換器 2 4— 1、 2 4 - 2 , デジタル Zアナ口 グ (DZA) 変換器 2 5— 1、 2 5— 2、 復号器 (D E C) 7 1、 符号 器 (E N C) 7 2、 マイクロ波送受信部インターフェース ( I Z F) 4 6を備えている。 復調器 (D EM) 2 2、 変調器 (MOD) 2 3、 A/ D変換器 2 4— 1、 2 4— 2、 DZA変換器 2 5— 1、 2 5— 2は、 第 1実施形態と同じである (図 2参照)。 すなわち、 変復調処理部 8 2は、 第 1実施形態における変復調処理部 8 1のクロック発生器 2 7、 マイク 口波送受信部ィンターフェース 2 8に代えて、 復号器 (D E C) 7 1、 符号器 (E N C) 7 2、 マイクロ波送受信部インターフェース 4 6を備 えている。
マイクロプロセッサ一信号処理部 4は、 マイクロプロセッサ一信号処 理部イ ンタ一フェース ( I ZF) 4 7、 マイクロプロセッサ一信号処理 回路 (C P U) 4 8を備えている。
マイクロプロセッサー信号処理回路 (C P U) 4 8は、 マイクロプロ セッサ一 (図示しない)、 メモリ (図示しない)、 入出力装置 (図示しな い) 等を含み、 そのメモリには、 複数のプログラム (図示しない) が記 憶されている。
マイクロプロセッサー信号処理部 4は、 更に、 クロック発生器 (図示 しない) を備えている。
第 2.実施形態の情報処理端末システムは、 マイクロプロセッサー信号 処理部 4からマイクロ波送受信部 3を着脱できる構造である。 マイクロ 波送受信部 3 とマイクロプロセッサー信号処理部 4とが分離されている ときでも、 マイクロプロセッサー信号処理回路 (C P U) 4 8は、 マイ ク口プロセッサ一信号処理部 4のクロック発生器からのクロックに同期 して、 メモリに記憶された複数のプログラムのうち、 マイクロ波送受信 機能を利用しない表計算や文書作成など一般のプログラム(図示しない) を実行することができ、 前記の一般的な情報処理 (情報処理端末の機能 のみが使用される処理) を行う ことが可能である。 つまり、 ユーザは、 マイクロプロセッサー信号処理部 4の機能のみでも第 2実施形態の情報 処理端末システムを情報処理端末として使用できる。
まず、 変復調処理部 8 2について説明する。
復調器 (D EM) 2 2は、 搬送波再生回路 (図示しない)、 受信シンポ ルクロック再生回路 (図示しない) を備えている。 復調器 (D EM) 2 2の搬送波再生回路は、 第 1実施形態における変復調処理部 8 1の復調 器 (D EM) 2 2の搬送波再生回路と同じである。
この復調器 (D EM) 2 2の受信シンボルクロック再生回路は、 第 1 実施形態における変復調処理部 8 1の復調器 (D EM) 2 2の受信シン ボルク口ック再生回路に対して、 受信シンボルク口ックの出力先が異な る。 その受信シンボルクロック再生回路は、 受信アナログ B B信号に重 畳されている受信シンボル周波数の n倍 ( nは整数) の周波数を有する 受信シンボルクロックを生成 (再生) して、 AZD変換器 2 4— 1、 2 4一 2、 復号器 (D E C) 7 1、 DZA変換器 2 5 - 1、 2 5— 2、 符 号器 (E N C) 7 2、 マイクロ波送受信部イ ンターフェース 4 6、 マイ クロプロセッサ一信号処理部ィンタ一フェース 4 7、 マイクロプロセッ サー信号処理回路 (C P U) 4 8に出力する。 ' AZD変換器 2 4— 1、 2 4 - 2は、 受信シンボルクロックに同期し たサンプリ ング周波数で復調器 (D E M) 2 2からのアナログ I信号、 アナログ Q信号をサンプリ ングし、 サンプリ ング時のアナログ I信号、 アナログ Q信号が示す搬送波の振幅に対応したデジタル同相成分信号 (デジタル I信号)、 デジタル直交成分信号 (デジタル Q信号) を受信デ ジタルベースバンド信号 (受信デジタル B B信号) として生成 (変換) して復号器 (D E C) 7 1 に出力する。
復号器 (D E C) 7 1は、 復調器 (D EM) 2 2からの受信シンポル クロックに同期して、 受信デジタル B B信号であるデジタル I信号、 デ ジ夕ル Q信号に誤り訂正、 復号化の処理を施し、 マイクロ波送受信部ィ ン夕一フエ一ス 4 6に出力する。
マイク口波送受信部ィンターフェース 4 6は、 変換 · 識別情報処理回 路 (図示しない) を備えている。 この変換 , 識別情報処理回路は、 第 1 実施形態における変復調処理部 8 1のマイク口波送受信部ィンターフェ ース 2 8の変換回路の機能と同じ変換回路が内蔵されている。 この変換 回路は、 受信データ 送信データに信号レベル変換処理、 パラレルビッ ト変換処理を施す。
マイク口波送受信部ィン夕一フェース 4 6の変換 · 識別情報処理回路 は、 受信時に、 復調器 (D EM) 2 2からの受信シンボルクロックに同 期して、 復号器 (D E C) 7 1からの受信デジタル B B信号に、 信号レ ベル変換処理、 パラレルピッ ト変換処理、 無線区間での信号識別用情報 の除去処理 (識別情報除去処理) を施した受信データを生成し、 マイク 口プロセッサ一信号処理部 4 (マイクロプロセッサ一信号処理部ィ ン夕 —フェース 4 7 ) に出力する。
マイク口波送受信部ィンターフェース 4 6の変換 · 識別情報処理回路 は、 送信時に、 復調器 (D EM) 2 2からの受信シンボルクロックに同 期して、 マイクロプロセッサー信号処理部 4 (マイクロプロセッサー信 号処理部インターフヱ一ス 4 7 ) からの送信データに、 信号レベル変換 処理、 パラレルビッ ト変換処理、 無線区間での信号識別用情報の付加処 理 (識別情報付加処理) を施して符号器 (E N C) 7 2に出力する。 符号器 (E N C ) 7 2は、 復調器 (D E M) 2 2からの受信シンボル クロックに同期して、 マイク口波送受信部ィン夕ーフェース 4 6からの 送信デ一夕に誤り訂正用冗長情報を付加する処理、符号化の処理を施し、 送信デジタルベースバンド信号 (送信デジタル B B信号) としてデジ夕 ル I信号、 デジタル Q信号を生成して DZA変換器 2 5 _ 1、 2 5 - 2 に出力する。
D Z A変換器 2 5— 1、 2 5— 2は、 復調器 (D EM) 2 2からの受 信シンポルクロックに同期して、 デジタル I信号、 デジタル Q信号を送 信アナログべ一スバンド信号 (送信アナログ B B信号) として、 搬送波 の振幅を示すアナログ I信号、 アナログ Q信号に変換して変調器 (M〇 D) 2 3に出力する。
. 変調器 (MOD) 2 3は、 送信アナログベースバンド信号 (送信アナ ログ B B信号) であるアナログ I信号、 アナログ Q信号を同相搬送波と 直交搬送波とで直交変調して送信中間周波信号 (送信 I F信号) を生成 し、 帯域通過フィルター (B P F) 6 2を介して周波数変換器 (C ON V) 6 1 に出力する。
次に、 マイクロプロセッサ一信号処理部 4について説明する。
マイク口プロセッサー信号処理部ィン夕一フェース 4 7は、 マイクロ 波送受信部 3がマイク口プロセッサー信号処理部 4に装着されているか 否かにより、 マイクロプロセッサ一信号処理回路 (C P U) 4 8に出力 されるクロックの発生源を切り替える。
マイクロプロセッサ一信号処理部インターフェース 4 7は、 マイクロ 波送受信部 3がマイクロプロセッサー信号処理部 4に装着されたとき、 復調器 (D EM) 2 2からの受信シンポルクロックをマイクロプロセッ サー信号処理回路 (C P U) 4 8に出力する。 このとき、 マイクロプロ セッサ一信号処理部インターフェース 4 7は、 マイクロプロセッサー信 号処理部 4のクロック発生器からのクロックがマイクロプロセッサー信 号処理回路 (C P U) 4 8に出力されないように、 そのクロック発生器 を制御する。
マイクロプロセッサー信号処理部インターフェース 4 7は、 変換回路 (図示しない) を備えている。 この変換回路は、 第 1実施形態における マイクロプロセッサー信号処理部 2のマイクロ波送受信部インターフエ ース 2 9の変換回路の機能と同じ変換回路が内蔵されている。 この変換 回路は、 受信デ一夕、 送信データに信号レベル変換処理、 パラレルビッ ト変換処理を施す。
マイクロプロセッサ一信号処理部インターフエ一ス 4 7の変換回路は、 受信時に、 復調器 (D EM) 2 2からの受信シンボルクロックに同期し て、 マイク口波送受信部 3 (マイク口波送受信部ィンターフェ一ス 4 6 ) からの受信デ一夕に信号レベル変換処理、 パラレルビッ 卜変換処理を施 し、 その受信データをマイクロプロセッサー信号処理回路 (C P U) 4 8に出力する。
マイク口プロセッサ一信号処理部イ ンターフェース 4 7の変換回路は、 送信時に、 復調器 (D E M) 2 2からの受信シンボルクロックに同期し て. マイクロプロセッサ一信号処理回路 (C P U) 4 8からの送信デ一 夕に信号レベル変換処理、 パラレルビッ ト変換処理を施し、 その送信デ 一夕をマイクロ波送受信部インタ一フェース 4 6に出力する。
マイクロプロセッサ一信号処理回路 ( C P U) 4 8は、 メモリに記憶 された複数のプログラムのうちの応用プロダラム (例えば電子メール処 理プログラムなど ) (図示しない) を実行する。
マイクロプロセッサー信号処理回路 (C P U) 4 8は、 受信時に、 そ の応用プログラム (例えば電子メール処理プログラムなど) により、 マ イク口プロセッサー信号処理部ィ ン夕ーフェース 4 7からの受信データ を処理する。
マイクロプロセッサー信号処理回路 (C P U) 4 8は、 送信時に、 応 用プログラム (例えば電子メール処理プログラムな ) によって生成さ れた送信データを、 復調器 (D EM) 2 2からの受信シンボルクロック に同期して、 マイクロプロセッサ一信号処理部インターフエ一ス 4 7に 出力する。
次に、 第 2実施形態の情報処理端末システムが信号を受信したときの 動作を説明する。 この動作については第 1実施形態と重複する説明を省 略する。
帯域通過フィルター (B P F) 5 6からの受信 I F信号は、 復調器 (D E M) 2 2によって、 受信アナログ B B信号としてアナログ I信号、 ァ ナログ Q信号に変換され、 AZD変換器 2 4— 1、 2 4— 2に出力され る。 この受信アナログ B B信号に含まれる受信シンボル周波数に同期し た受信シンボルクロックが、 復調器 (D EM) 2 2の受信シンボルクロ ック再生回路によって再生され、 A / D変換器 2 4— 1 、 2 4 - 2 , 復 号器 (D E C) 7 1、 D/A変換器 2 5— 1、 2 5— 2、 符号器 (E N C ) 7 2、 マイクロ波送受信部イン夕一フエ一ス 4 6 マイクロプロセ ッサ一信号処理部インターフエ一ス 4 7、 マイクロプロセッサ一信号処 理回路 (C P U) 4 8に出力される。
復調器 (D EM) 2 2からのアナログ I信号、 アナログ Q信号は、 A / D変換器 2 4— 1、 2 4— 2によって、 受信シンボルクロックに同期 したサンプリ ング周波数でサンプリ ングされ、 受信デジタル B B信号と してデジタル I信号、 デジタル Q信号に変換され、 復号器 (D E C) 7 1 に出力される。
AZD変換器 2 4— 1、 2 4— 2からのデジタル I信号、 デジタル Q 信号は、 復号器 (D E C) 7 1 によって、 誤り訂正、 復号化の処理が施 され、 復調器 (D EM) 2 2からの受信シンポルクロックに同期してマ イク口波送受信部インタ一フェース 4 6に出力される。
復号器 (D E C) 7 1からの受信データは、 マイクロ波送受信部イン ターフェ一ス 4 6によって、 復調器 (D EM) 2 2からの受信シンポル クロックに同期して、 信号レベル変換処理、 パラレルビッ ト変換処理、 識別情報除去処理が施された受信デ一夕に変換され、 マイクロプロセッ サー信号処理部インターフェース 4 7に出力される。
マイクロ波送受信部インターフェース 4 6からの受信デ一夕は、 マイ ク口プロセッサー信号処理部ィンターフェース 4 7によって、復調器(D EM) 2 2からの受信シンポルクロックに同期して、 信号レベル変換処 理、 パラレルビッ ト変換処理が施され、 マイクロプロセッサ一信号処理 回路 (C P U) 4 8に出力される。
マイクロプロセッサ一信号処理回路 (C P U) 4 8は、 メモリ に記憶 された応用プログラム (例えば電子メール処理プログラム) により、 マ イク口プロセッサー信号処理部インターフエ一ス 4 7からの受信データ を処理する。
次に、 第 2実施形態の情報処理端末システムが信号を送信するとさの 動作を説明する。 この動作については第 1実施形態と重複する説明を省 略する。
マイクロプロセッサー信号処理回路 (C P U) 4 8は、 応用プロダラ ム (例えば電子メール処理プログラム) によって送信データを生成した 後、 その応用プログラムによって、 復調器 (D EM) 2 2からの受信シ ンボルクロックに同期して、 その送信データをマイクロプロセッサー信 号処理部イ ンタ一フェース 4 7に出力する。
マイクロプロセッサー信号処理回路 (C P U) 4 8からの送信データ は、 マイクロプロセッサー信号処理部インターフェース 4 7によって、 復調器 (D E M) 2 2からの受信シンボルクロックに同期して、 信号レ ベル変換処理、 パラレルビッ ト変換処理が施され、 マイクロ波送受信部 インターフェース 4 6に出力される。
マイクロプロセッサ一信号処理部インタ一フェース 4 7からの送信デ
—タは、 マイクロ波送受信部インターフェース 4 6によって、復調器(D EM) 2 2からの受信シンポルクロックに同期して、 信号レベル変換処 理、 パラレルビッ ト変換処理、 識別情報付加処理が施され、 符号器 (E N C ) 7 2に出力される。
マイクロ波送受信部インターフェース 4 6からの送信データは、 符号 器 (E N C) 7 2によって、 復調器 (D E M) 2 2からの受信シンポル クロックに同期して、 送信デジタルベースバンド信号 (送信デジタル B B信号) として、 誤り訂正用冗長情報を付加する処理、 符号化の処理が 施されたデジタル I信号、 デジタル Q信号に変換され、 D/A変換器 2 5— 1 2 5— 2に出力される。
符号器 ( E N C ) 7 2からのデジタル I信号、 デジタル Q信号は、 D
/ A変換器 2 5 _ 1 2 5一 2によって 、 復調器 (D E M) 2 2からの 受信シンポルクロックに同期して、 送信アナログ B B信号としてアナ口 グ I信号、 アナ口グ Q信 に変換され、 変調器 (MO D ) 2 3に出力さ れる。
D ZA変換器 2 5 - 1 2 5— 2からの送信アナ口グ B B信号 (アナ 口グ I 信号、 アナログ Q信号) は、 変調器 (MOD) 2 3に て、 送 信 I F信号に変換され、 帯域通過フィルター ( B P F ) 6 2に出力され る。
第 2実施形態の情報処理端末システムでは、 A/D変換 2 4 ― 1 2 4 - 2 , 復号器 (D E C ) 7 1 D/ A変換器 2 5— 1 2 5 ― 2 符号器 ( E N C ) 7 2、 マィク口波送受信部ィンターフェ ス 4 6、 マ ィク口プロセッサ一信号処理部インタ一フェース 4 7、 マィク Πプロセ ッサ一信号処理回路 (C P U) 4 8は、 復調器 (D E M) 2 2からの受 信シンボルクロックに同期したタイミングで動作する。 このため 、 第 2 実施形態の情報処理端末システムでは、 第 2従来例の情報処理 末シス テムで行われるタイミング調整処理が不要である。 したが て 第 2実 施形態の情報処理端末システムでは、 タイミング調整処理に伴 受信デ 一夕バッファ回路、 送信データバッファ回路、 タイミング調整回路が必 要ない。 これにより、 第 2実施形態の情報処理端末システムのマイクロ 波送受信部 3、 マ
イク口プロセッサ一信号処理部 4 (マイクロ波送受信部インタ一フエ一 ス 4 6、 マイクロプロセッサー信号処理部ィンタ一フェース 4 7 ) では、 第 2従来例の情報処理端末システムのマイクロ波送受信部 1 7、 マイク 口プロセッサー信号処理部 1 8 (マイクロ波送受信部インタ一フェース 7 3、 マイクロプロセッサー信号処理部インタ一フェース 7 4 ) より も 小型にすることができる。 このように、 第 2実施形態の情報処理端末シ ステムでは、 小型化を実現できる。
' 第 2実施形態の情報処理端末システムでは、 マイク口波送受信部ィン ターフェース 4 6、 マイクロプロセッサー信号処理部インターフェース 4 7 に受信データバッファ回路、 送信データバッファ回路、 タイミング 調整回路を内蔵する必要がない。 このため、 第 2実施形態の情報処理端 末システムは、 第 2従来例の情報処理端末システムより も消費電力を小 さくすることができる。 このように、 第 2実施形態の情報処理端末シス テムでは、 低消費電力を実現できる。
第 2実施形態の情報処理端末システムでは、 マイク口波送受信部 3、 マイク口プロセッサー信号処理部 4 (マイク口波送受信部ィンターフェ —ス 4 6、 マイクロプロセッサー信号処理部インターフェース 4 7 ) に 受信デ一夕バッファ回路、 送信データバッファ回路、 タイミング調整回 路を内蔵する必要がない。 このため、 信号の送受信 (入出力) に伴って マイクロ波送受信部 3、 マイクロプロセッサー信号処理部 4 (マイクロ 波送受信部インタ一フェース 4 6、 マイクロプロセッサー信号処理部ィ ンターフェース 4 7 ) が発熱する発熱量は、 第 2従来例の情報処理端末 システムにおけるマイクロ波送受信部 1 7、 マイクロプロセッサー信号 処理部 1 8 (マイクロ波送受信部インターフエ一ス 7 3、 マイクロプロ セッサ一信号処理部インターフェース 7 4) が発熱する発熱量より も小 さい。 このように
、 第 2実施形態の情報処理端末システムでは、 低発熱化を実現できる。 第 2実施形態の情報処理端末システムでは、 マイク口波送受信部 3、 マイクロプロセッサ一信号処理部 4 (マイクロ波送受信部インタ一フエ ース 4 6、 マイクロプロセッサー信号処理部インターフエ一ス 4 7 ) に 受信データバッファ回路、 送信データバッファ回路、 タイミング調整回 路を内蔵する必要がない。 このため、 第 2実施形態の情報処理端末シス テムでは、 マイクロ波送受信部 3、 マイクロプロセッサ一信号処理部 4 (マイクロ波送受信部インターフェース 4 6、 マイクロプロセッサー信 号処理部インターフェース 4 7 ) を製造する製造コス トは、 第 2従来例 の情報処理端末システムにおけるマイクロ波送受信部 1 7、 マイクロプ 口セッサ一信号処理部 1 8 (マイクロ波送受信部インタ一フェース 7 3、 マイクロプロセッサー信号処理部インターフェース 7 4 ) を製造する製 造コス トよりも安い。 このように、 第 2実施形態の情報処理端末システ ムでは、 低コス ト化を実現できる。
第 2従来例の情報処理端末システムでは、夕ィミング調整処理により、 伝達遅延が生じてしまい、 スループッ トの低下を起こしてしまう可能性 がある。 第 2実施形態の情報処理端末システムでは、 上述のように、 第 2従来例の情報処理端末システムで行われるタイミング調整処理が不要 であり、 A/D変換器 2 4— 1、 2 4 - 2 , 復号器 (D E C) 7 1、 D /A変換器 2 5— 1、 2 5— 2、 符号器 (E N C) 7 2、 マイクロ波送 受信部インターフェース 4 6、 マイクロプロセッサー信号処理部インタ 一フェース 4 7、 マイクロプロセッサー信号処理回路 (C P U) 4 8は、 復調器 (D EM) 2 2からの受信シンポルクロックに同期したタイミ ン グで動作する。 このため、 第 2実施形態の情報処理端末システムでは、 スループッ トの低下を防止する。 第 2実施形態の情報処理端末システムでは、 マイク口波送受信部 3 を 着脱できる構造である。 一般的な情報処理を行うために第 2実施形態の 情報処理端末システムを情報処理端末として使用する場合、 送受信装置 (マイクロ波送受信部 3 ) の機能が使用されない。 このため、 ユーザは、 マイクロ波送受信部 3 とマイクロプロセッサー信号処理部 4とを分離し て、 マイクロプロセッサー信号処理部 4の機能のみで第 2実施形態の情 報処理端末システムを情報処理端末として使用できる。 したがって、 第 2実施形態の情報処理端末システムでは、 情報処理端末として利用する ときの携帯性が向上する。
第 2実施形態の情報処理端末システムでは、 ハードウェア (マイクロ 波送受信部 3 ) とソフ トウェア (マイクロプロセッサー信号処理部 4 ) とに分離できるため、 ハ一 ドウエア.. ソフ トウエアを個別に交換できる。 第 2実施形態の情報処理端末システムでは、 ハードウエアに依存した仕 様 (例示 : 無線周波数) を変更する場合、 ハー ドウェア (マイクロ波送 受信部 3 ) のみを交換すればよい。 したがって、 第 2実施形態の情報処 理端末システムでは、 仕様が変更された際に装置一式を別に用意する必 要がないため、 経済性に優れている。
このように、 第 2実施形態の情報処理端末システムでは、 利用性 (携 帯性、 経済性) が向上する。
なお、 第 2実施形態の情報処理端末システムでは、 変復調処理部 8 2 が、 受信時に、 高周波処理部 2 1からの受信変調波信号であるところの 受信中間周波信号 (受信 I F信号) を受信データに変換してマイクロプ 口セッサ一信号処理部 4に出力し、 送信時に、 マイクロプロセッサー信 号処理部 4からの送信データを送信変調波信号であるところの送信中間 周波信号 (送信 I F信号) に変換して高周波処理部 2 1 に出力している 力 これに限定されない。 変復調処理部 8 2が、 受信時に、 高周波処理 部 2 1からの受信変調波信号として受信 R F信号を受信データに変換し てマイクロプロセッサ一信号処理部 4に出力し、 送信時に、 マイクロプ 口セッサ一信号処理部 4からの送信データを送信変調波信号として送信 R F信号に変換して高周波処理部 2 1に出力することもできる。
この場合、 本発明の第 2実施形態の情報処理端末システムの変形例と して、 図 1 1に示されるように、 高周波処理部 2 1は、 デュープレクサ 一 (DUP) 5 2、 低雑音増幅器 (L NA) 5 3、 帯域通過フィルター (B P F) 5 4、 6 0、 電力増幅器 (P A) 5 9を備えている。
復調器 (D E M) 2 2は、 帯域通過フィルター (B P F) 5 4からの 受信 R F信号を受信アナログ B B信号 (アナログ I信号、 アナログ Q信 号) に変換して AZD変換器 2 4— 1、 2 4— 2に出力する。
復調器 (D EM) 2 2の受信シンボルクロック再生回路は、 この受信 アナログ B B信号に重畳されている受信シンポル周波数の n倍 ( nは整 数) の周波数を有する受信シンボルクロックを生成 (再生) して、 AZ D変換器 2 4— 1、 2 4 - 2 , 復号器 (D E C) 7 1、 D/A変換器 2 5 - 1、 2 5 - 2 , 符号器 (E N C) 7 2、 マイク口波送受信部ィン夕 —フェース 4 6 , マイクロプロセッサ一信号処理部インターフェース 4 7、 マイクロプロセッサー信号処理回路 (C P U) 4 8に出力する。 変調器 (MOD) 2 3は、 送信アナログ B B信号 (アナログ I 信号、 アナ口グ Q信号) を変調して送信 R F信号に変換し、 帯域通過フィル夕 — (B P F) 6 0を介して電力増幅器 (P A) 5 9に出力する。
(第 3実施形態)
図 4は、 本発明の第 3実施形態の情報処理端末システムとして、 マイ ク口波帯直交振幅変調波を用いる情報処理端末システムの構成を示す。 この第 3実施形態の情報処理端末システムでは、 第 1実施形態の効果に 加えて、 第 2実施形態の効果も実現する。 第 3実施形態では、 前述と重 複する説明を省略する。
第 3実施形態の情報処理端末システムは、 ネッ トワークに接続された アンテナ 5 1 と、 マイク口波送受信部 5 と、 マイク口プロセッサ一信号 処理部 6 とを具備する。 アンテナ 5 1 とマイクロ波送受信部 5 とは、 送 受信装置 (通信装置) である。 マイクロプロセッサー信号処理部 6は、 情報処理端末である。 すなわち、 第 3実施形態の情報処理端末システム は、 第 1実施形態の情報処理端末システムのマイクロ波送受信部 1、 マ イク口プロセッサー信号処理部 2に代えて、 マイクロ波送受信部 5、 マ イク口プロセッサ一信号処理部 6を具備する。
このマイクロ波送受信部 5は、 高周波処理部 2 1、 変復調処理部 8 3 を備えている。 この高周波処理部 2 1は、第 1実施形態と同じである (図 2参照)。
変復調処理部 8 3は、 復調器 (D EM) 2 2、 変調器 (MOD) 2 3、 ベースバン ド処理部を備えている。 そのベースバンド処理部は、 アナ口 グ /デジタル (A/D) 変換器 2 4— 1、 2 4— 2、 デジタル/アナ口 グ (D/A) 変換器 2 5— 1、 2 5— 2、 マイクロ波送受信部インター フェース ( I ZF) 3 1 を備えている。 復調器 (D EM) 2 2、 変調器
(MOD) 2 3 A/D変換器 2 4— 1、 2 4— 2、 DZ A変換器 2 5 一 1、 2 5— 2は、 第 1実施形態と同じである (図 2参照)。 すなわち、 変復調処理部 8 3は、 第 1実施形態における変復調処理部 8 1のクロッ ク発生器 2 7、 マイクロ波送受信部インターフェース 2 8に代えて、 マ イク口波送受信部ィン夕一フェース 3 1 を備えている。
マイクロプロセッサー信号処理部 6は、 マイクロプロセッサー信号処 理部インターフェース ( I / F ) 3 4、 マイクロプロセッサ一信号処理 回路 (C P U) 2 6を備えている。 マイクロプロセッサー信号処理回路
(C P U) 2 6は、 第 1実施形態と同じである (図 2参照)。 すなわち、 マイクロプロセッサー信号処理部 6は、 第 1実施形態におけるマイクロ プロセッサー信号処理部 2のマイクロプロセッサー信号処理部インター フェース 2 9に代えて、 マイクロプロセッサー信号処理部インターフエ ース 3 4を備えている。
マイクロプロセッサ一信号処理部 6は、 更に、 クロック発生器 (図示 しない) を備えている。
第 3実施形態の情報処理端末システムは、 マイクロプロセッサー信号 処理部 6からマイクロ波送受信部 5を着脱できる構造である。 マイクロ 波送受信部 5 とマイクロプロセッサー信号処理部 6 とが分離されている ときでも、 マイクロプロセッサ一信号処理回路 (C P U) 2 6は、 マイ ク口プロセッサー信号処理部 6のクロック発生器からのクロックに同期 して、 メモリに記憶された複数のプ igグラムのうち、 マイクロ波送受信 機能を利用しない表計算や文書作成など一般のプログラム(図示しない) を実行することができ、 前記の一般的な情報処理 (情報処理端末の機能 のみが使用される処理) を行う ことが可能である。 つまり、 ユーザは、 マイクロプロセッサ一信号処理部 6の機能のみでも第 3実施形態の情報 処理端末システムを情報処理端末として使用できる。
変復調処理部 8 3の復調器 (D EM) 2 2は、 搬送波再生回路 (図示 しない)、 受信シンポルク ロック再生回路 (図示しない) を備えている。 変復調処理部 8 3の復調器 (D E M) 2 2の搬送波再生回路は、 第 1実 施形態における変復調処理部 8 1の復調器 (D EM) 2 2の搬送波再生 回路と同じである。
この復調器 (D EM) 2 2の受信シンボルクロック再生回路は、 第 1 実施形態における変復調処理部 8 1の復調器 (D EM) 2 2の受信シン ボルクロック再生回路に対して、 受信シンボルクロックの出力先が異な る。 その受信シンボルクロック再生回路は、 受信アナログ B B信号に重 畳されている受信シンポル周波数の n倍 (nは整数) の周波数を有する 受信シンポルクロックを生成 (再生) して、 AZD変換器 2 4 _ 1、 2
4一 2、 D/A変換器 2 5— 1、 2 5 - 2 , マイクロ波送受信 インタ 一フェース 3 1、 マイクロプロセッサー信号処理部イ ンターフエ一ス 3 4、 マイクロプロセッサー信号処理回路 (C P U ) 2 6 に出力する。
A Z D変換器 2 4— 1 、 2 4— 2は、 受信シンポルクロックに同期し たサンプリ ング周波数で復調器 (D E M ) 2 2からのアナログ I 信号、 アナログ Q信号をサンプリ ングし、 サンプリ ング時のアナログ I 信号、 アナログ Q信号が示す搬送波の振幅に対応したデジタル同相成分信号
(デジタル I信号)、 デジタル直交成分信号 (デジタル Q信号) を受信デ ジタルベースバンド信号 (受信デジタル B B信号) として生成 (変換) してマイク口波送受信部ィンターフェース 3 1 に出力する。
マイク口波送受信部ィンタ一フェース 3 1 は、 変換回路 (図示しない) を備えている。 マイクロ波送受信部インタ一フェース 3 1 の変換回路の 機能は、 第 1実施形態における変復調処理部 8 1 のマイクロ波送受信部 インタ一フェース 2 8の変換回路の機能と同じである。
マイク口波送受信部ィ ンターフェ一ス 3 1 は、 受信時に、 復調器 (D
E M ) 2 2からの受信シンボルクロックに同期して、 八/ 0変換器 2 4 — 1 、 2 4— 2からの受信デジタル B B信号 (デジタル I信号、 デジ夕 ル Q信号) に信号レベル変換処理、 パラレルピッ ト変換処理を施し そ の受信デジタル B B信号 (デジタル I 信号、 デジタル Q信号) をマイク 口プロセッサー信号処理部 6に出力する。
マイク口波送受信部ィンタ一フェース 3 1 は、 送信時に、 復調器 ( D E M ) 2 2からの受信シンボルクロックに同期して、 マイクロプロセッ サー信号処理部 6 (マイクロプロセッサー信号処理部インターフェース
3 4 ) からの送信デジタルべ一スバンド信号 (送信デジタル B B信号) であるデジタル I 信号、 デジタル Q信号に信号レベル変換処理、 パラレ ルビッ ト変換処理を施し、 その送信デジタル B B信号 (デジタル I 信号、 デジタル Q信号) を D / A変換器 2 5— 1 、 2 5— 2 に出力する。
マイクロプロセッサ一信号処理部インターフェース 3 4は、 マイクロ 波送受信部 5がマイクロプロセッサ一信号処理部 6 に装着されているか 否かにより、 マイクロプロセッサ一信号処理回路 (C P U) 2 6に出力 されるクロックの発生源を切り替える。
マイクロプロセッサー信号処理部インターフェース 3 4は、 マイクロ 波送受信部 5がマイク口プロセッサー信号処理部 6に装着されたとき、 復調器 (D EM) 2 2からの受信シンボルクロックをマイクロプロセッ サ一信号処理回路 (C P U) 2 6に出力する。 このとき、 マイクロプロ セッサ一信号処理部インタ一フェース 3 4は、 マイクロプロセッサー信 号処理部 6のクロック発生器からのクロックがマイク口プロセッサ一信 号処理回路 (C P U) 2 6に出力されないように、 そのクロック発生器 を制御する。
マイクロプロセッサ一信号処理部ィンターフェ一ス 3 4は、 変換回路
(図示しない) を備えている。 マイクロプロセッサー信号処理部インタ 一フェース 3 4の変換回路の機能は、 第 1実施形態におけるマイクロプ 口セッサ一信号処理部 2のマイクロプロセッサ一信号処理部インターフ エース 2 9の変換回路の機能と同じである。
マイクロプロセッサー信号処理部インターフェース 3 4の変換回路は、 受信時に、 復調器 (D EM) 2 2からの受信シンポルクロックに同期し て、 マイクロ波送受信部 5 (マイクロ波送受信部イ ンターフェース 3 1 ) からの受信デジタル B B信号 (デジタル I信号、 デジタル Q信号) に信 号レベル変換処理、 パラレルビッ ト変換処理を施し、 その受信デジタル
B B信号 (デジタル I信号、 デジタル Q信号) をマイクロプロセッサー 信号処理回路 (C P U) 2 6に出力する。
マイクロプロセッサ一信号処理部インタ一フエ一ス 3 4の変換回路は、 送信時に、 復調器 (D EM) 2 2からの受信シンボルクロックに同期し て、 マイクロプロセッサ一信号処理回路 (C P U) 2 6からの送信デジ タル B B信号 (デジタル I信号、 デジタル Q信号) に信号レベル変換処 理、 パラレルピッ ト変換処理を施し、 その送信デジタル B B信号 (デジ タル I信号、 デジタル Q信号) をマイクロ波送受信部インターフェース 3 1に出力する。
次に、 第 3実施形態の情報処理端末システムが信号を受信したときの 動作を説明する。 この動作については第 1実施形態と重複する説明を省 略する。
帯域通過フィルター (B P F) 5 6からの受信 I F信号は、 復調器 (D E M) 2 2によって、 受信アナログ B B信号としてアナログ I信号、 ァ ナログ Q信号に変換され、 八/0変換器 2 4— 1、 2 4— 2に出力され る。 この受信アナログ B B信号に含まれる受信シンボル周波数に同期し た受信シンボルクロックが復調器 (D EM) 2 2の受信シンボルクロッ ク再生回路によって再生され、 八/0変換器 2 4— 1、 2 4 - 2 , D/ A変換器 2 5— 1、 2 5 - 2 , マイクロ波送受信部インターフェース 3 1、 マイクロプロセッサ一信号処理部インターフェース 3 4、 マイクロ プロセッサー信号処理回路 (C P U) 2 6に出力される。
復調器 (D EM) 2 2からのアナログ I信号、 アナログ Q信号は、 A ZD変換器 2 4— 1、. 2 4— 2によって.. 受信シンボルクロックに同期 したサンプリ ング周波数でサンプリ ングされ、 受信デジタル B B信号と してデジタル I信号、 デジタル Q信号に変換され、 マイク口波送受信部 インタ一フェース 3 1 に出力される。
A/D変換器 2 4— 1、 2 4 _ 2からの受信デジタル B B信号 (デジ タル I信号、 デジタル Q信号) は、 マイクロ波送受信部インタ一フエ一 ス 3 1の変換回路によって、 復調器 (D EM) 2 2からの受信シンボル クロックに同期して、 信号レベル変換処理、 パラレルビッ ト変換処理が 施され、 マイクロプロセッサー信号処理部イ ンタ一フェース 3 4に出力 される。
マイクロ波送受信部イン夕一フェース 3 1からの受信デジタル B B信 号 (デジタル I信号、 デジタル Q信号) は、 マイクロプロセッサー信号 処理部インターフェース 3 4の変換回路によって、 復調器 (D E M) 2 2からの受信シンボルクロックに同期して、 信号レベル変換処理、 パラ レルビッ ト変換処理が施され、 マイクロプロセッサー信号処理回路 ( C P U) 2 6 に出力される。
マイク口プロセッサ一信号処理部ィンターフェ一ス 3 4からの受信デ ジタル B B信号 (デジタル I信号、 デジタル Q信号) は、 マイクロプロ セッサ一信号処理回路 (C P U) 2 6が実行する通信処理プログラムに よって、 復調器 (D EM) 2 2からの受信シンボルクロックに同期して、 誤り訂正の処理、 復号化の処理、 識別情報除去処理、 フーリエ変換、 デ ジタル波形処理が施され、 受信データに変換される。 マイクロプロセッ サー信号処理回路 (C P U) 2 6は、 応用プログラム (例えば電子メー ル処理プログラム) により、 受信データを処理する。
次に、 第 3実施形態の情報処理端末システムが信号を送信するとさの 動作を説明する。 この動作については第 1実施形態と重複する説明を省 略する。
マイクロプロセッサー信号処理回路 (C P U) 2 6は 応用プログラ ム (例えば電子メール処理プログラム) によって送信データを生成した 後、 通信処理プログラムによって、 復調器 (D EM) 2 2からの受信シ ンボルクロックに同期して、 送信デ一夕に誤り訂正用冗長情報を付加す る処理、 符号化の処理、 識別情報付加処理、 逆フーリエ変換、 デジタル 波形処理を施して送信デジタル B B信号 (デジタル I 信号、 デジタル Q 信号) に変換し、 マイクロプロセッサー信号処理部インターフェース 3 4に出力する。
マイクロプロセッサー信号処理回路 ( C P U) 2 6からの送信デジ夕 ル B B信号 (デジタル I信号、 デジタル Q信号) は、 マイクロプロセッ サー信号処理部イン夕一フェース 3 4の変換回路によって、 復調器 (D
E M ) 2 2からの受信シンボルクロックに同期して、 信号レベル変換処 理、 パラレルビッ ト変換処理が施され、 マイクロ波送受信部インターフ エース 3 1 に出力される。
マイクロプロセッサー信号処理部ィン夕ーフェース 3 4からの送信デ ジタル B B信号 (デジタル I信号、 デジタル Q信号) は、 マイクロ波送 受信部インタ一フェース 3 1の変換回路によって、 復調器 (D EM) 2 2からの受信シンポルクロックに同期して、 信号レベル変換処理、 パラ レルビッ 卜変換処理が施され、 D/A変換器 2 5— 1、 2 5— 2に出力 される。
マイク口波送受信部ィン夕一フェース 3 1からの送信デジタル B B信 号 (デジタル I信号、 デジタル Q信号) は、 DZA変換器 2 5— 1、 2 5— 2によって、 復調器 ( D E M ) 2 2からの受信シンボルクロックに 同期して、 送信アナログ B B信号 (アナログ I信号、 アナ口グ Q信号) に変換され、 変調器 (MOD) 2 3に出力される。
D / A変換器 2 5— 1、 2 5— 2からの送信アナログ B B信号 (アナ ログ I信号、 アナログ Q信号) は、 変調器 (MOD) 2 3によって、 送 信 I F信号に変換され、 帯域通過フィル夕一 (B P F) 6 2に出力され る。
第 3実施形態の情報処理端末システムでは、 A/D変換器 2 4 - 1 , 2 4 - 2 , 復号器 (D E C) 7 1、 DZA変換器 2 5— 1、 2 5 - 2 , マイクロ波送受信部イン夕一フェース 3 1、 マイクロプロセッサー信号 処理部インターフェース 3 4、 マイクロプロセッサ一信号処理回路 ( C P U) 2 6は、 復調器 (D E M) 2 2からの受信シンボルクロックに同 期したタイミングで動作する。 このため、 第 3実施形態の情報処理端末 システムでは、 第 2従来例、 第 1実施形態の情報処理端末システムで行 われるタイミング調整処理が不要になる。 したがって、 第 3実施形態の 情報処理端末システムでは、 夕イミング調整処理に伴う受信データバッ ファ回路、 送信データバッファ回路、 タイミング調整回路、 データ (信 号) を監視する機能、 割込回路が必要ない。 このように、 第 3実施形態 の情報処理端末システムでは、 第 1実施形態の効果に加えて、 第 2実施 形態の効果も実現する。
なお、 第 3実施形態の情報処理端末システムでは、 変復調処理部 8 3 が、 受信時に、 高周波処理部 2 1からの受信変調波信号であるところの 受信中間周波信号 (受信 I F信号) を受信デジタル B B信号に変換して マイクロプロセッサー信号処理部 6に出力し、 送信時に、 マイクロプロ セッサ一信号処理部 6からの送信デジタル B B信号を送信変調波信号で あるところの送信中間周波信号 (送信 I F信号) に変換して高周波処理 部 2 1に出力しているが、 これに限定されない。 変復調処理部 8 3が、 受信時に、 高周波処理部 2 1からの受信変調波信号として受信 R F信号 を受信デジタル B B信号に変換してマイ クロプロセッサー信号処理部 6 に出力し、 送信時に、 マイクロプロセッサ一信号処理部 6からの送信デ ジ夕ル B B信号を送信変調波信号として送信 R F信号に変換して高周波 処理部 2 1に出力することもできる。
この場合、 本発明の第 3実施形態の情報処理端末システムの変形例と して、 図 1 2に示されるように、 高周波処理部 2 1は、 デュープレクサ 一 (DU P) 5 2、 低雑音増幅器 (L NA) 5 3、 帯域通過フィルター (B P F) 5 4、 6 0、 電力増幅器 (P A) 5 9を備えている。
復調器 ( D E M ) 2 2は、 帯域通過フィル夕一 (B P F) 5 4からの 受信 R F信号を受信アナログ B B信号 (アナログ I信号、 アナログ Q信 号) に変換して AZD変換器 2 4— 1、 2 4— 2に出力する。
復調器 (D EM) 2 2の受信シンボルクロック再生回路は、 この受信 アナログ B B信号に重畳されている受信シンボル周波数の n倍 (nは整 数) の周波数を有する受信シンポルクロックを生成 (再生) して、 AZ
D変換器 2 4— 1、 2 4— 2、 D / A変換器 2 5 - 1、 2 5 - 2 , マイ ク口波送受信部ィン夕一フェース 3 1、 マイクロプロセッサ一信号処理 部インターフエ一ス 3 4、 マイクロプロセッサー信号処理回路 ( C P U ) 2 6 に出力する。
変調器 (M O D ) 2 3は、 送信アナログ B B信号 (アナログ I 信号、 アナログ Q信号) を変調して送信 R F信号に変換し、 帯域通過フィルタ ― ( B P F ) 6 0 を介して電力増幅器 (P A ) 5 9 に出力する。
(第 4実施形態)
図 5は、 本発明の第 4実施形態の情報処理端末システムとして、 マイ ク口波帯直交振幅変調波を用いる情報処理端末システムの構成を示す。 この第 4実施形態の情報処理端末システムでは、 第 3実施形態の効果に 加えて、 受信シンボルクロックに同期したシンボルクロックを、 そのシ ンポルクロックの受け側の用途に合わせて生成できる。 第 4実施形態で は、 前述と重複する説明を省略する。
第 4実施形態の情報処理端末システムは、 ネッ トワークに接続された アンテナ 5 1 と、 マイ ク口波送受信部 7 と、 マイクロプロセッサー信号 処理部 6 とを具備する。 アンテナ 5 1 とマイクロ波送受信部 7 とは、 送 受信装置 (通信装置) である。 マイクロプロセッサー信号処理部 6は、 情報処理端末である。 すなわち、 第 4実施形態の情報処理端末システム は、 第 3実施形態の情報処理端末システムのマイク口波送受信部 5に代 えて、 マイクロ波送受信部 ' 7 を具備する。
第 4実施形態の情報処理端末システムは、 マイクロプロセッサー信号 処理部 6からマイクロ波送受信部 7 を着脱できる構造である。 マイクロ 波送受信部 7 とマイクロプロセッサ一信号処理部 6 とが分離されている とき、 ユーザは、 マイクロプロセッサ一信号処理部 6の機能のみで第 4 実施形態の情報処理端末システムを情報処理端末として使用できる。
マイクロ波送受信部 7は、 高周波処理部 2 1 、 変復調処理部 8 4を備 えている。 この高周波処理部 2 1 は、 第 1実施形態と同じである (図 2 参照)。 変復調処理部 8 4は、 復調器 (D EM) 2 2、 変調器 (MOD) 2 3、 ベースバンド処理部を備えている。 そのベースバンド処理部は、 アナ口 グ /デジタル (A/D) 変換器 2 4— 1、 2 4 - 2 , デジタル Zアナ口 グ (DZA) 変換器 2 5— 1、 2 5 - 2 , マイクロ波送受信部ィンタ一 フェース ( I ZF) 3 1、 クロック発生器 ( C L O C K G E ) 3 5 を備えている。 復調器 (D EM) 2 2、 変調器 (MOD) 2 3、 A/D 変換器 2 4— 1、 2 4 - 2 , DZA変換器 2 5— 1、 2 5 - 2 , マイク 口波送受信部ィンタ一フェース 3 1は、 第 3実施形態と同じである (図 4参照)。 すなわち、 変復調処理部 8 4は、 第 3実施形態における変復調 処理部 8 3の構成に加えて、 クロック発生器 3 5を更に備えている。
•変復調処理部 8 4の復調器 (D EM) 2 2は、 搬送波再生回路 (図示 しない)、 受信シンボルクロック再生回路 (図示しない) を備えている。 変復調処理部 8 4の復調器 (D EM) 2 2の搬送波再生回路は、 第 1実 施形態における変復調処
理部 8 1の復調器 (D EM) 2 2の搬送波再生回路と同じである。
この復調器 (D EM) 2 2の受信シンボルクロック再生回路は 第 3 実施形態における変復調処理部 8 3の復調器 (D EM) 2 2の受信シン ボルクロック再生回路に対して、 受信シンボルクロックの出力先が異な る。 その受信シンポルクロック再生回路は、 受信アナログ B B信号に重 畳されている受信シンボル周波数の n倍 ( nは整数) の周波数を有する 受信シンボルクロックを生成 (再生) して、 クロック発生器 3 5に出力 する。
クロック発生器 3 5 としては、 分周回路、 P L L (P h a s e L o e k e d L o o p) 回路が用いられる。 このクロック発生器 3 5は、 復調器 (D EM) 2 2からの受信シンボルクロックに基づいて、 2次受 信シンボルクロックを生成して、 その 2次受信シンポルクロックの受け 側である AZD変換器 2 4— 1、 2 4 - 2 , DZ A変換器 2 5 — 1、 2 5— 2、 マイクロ波送受信部インターフェース 3 1、 マイクロプロセッ サー信号処理部ィンターフェース 3 4、 マイクロプロセッサー信号処理 回路 (C P U) 2 6に出力する。 この 2次受信シンポルクロックは、 受 信シンボルクロックに同期しているが、 受信シンポルクロックの周波数 とは異なる周波数を有する。
A/D変換器 2 4— 1、 2 4— 2が、 受信アナログ B B信号を受信デ ジタル B B信号に変換するときに 4倍オーバーサンプリ ング (n = 4) で行う場合、 クロック発生器 3 5は、 受信シンボル周波数の 4倍の周波 数を有する 2次受信シンボルクロックを生成して A/D変換器 2 4 - 1 , 2 4— 2に出力する。 D/A変換器 2 5— 1、 2 5— 2が送信デジタル B B信号を送信アナログ B B信号に変換するときに用いられる送信シン ポル周波数が受信シンボルク口ックの周波数の 1 0分の 1である場合、 クロック発生器 3 5は、 受信シンボル周波数の ( 1 / 1 0 ) 倍の周波数 を有する 2次受信シンボルクロックを生成して D Z A変換器 2 5— 1 ¾ 2 5— 2に出力する。 このように、 第 4実施形態の情報処理端末システ ムでは、 第 3実施形態の効果に加えて, 受信シンボルクロックに同期し た 2次受信シンボルクロックを、 その 2次受信シンポルクロックの受け 側の用途に合わせて生成できる。
次に、 第 4実施形態の情報処理端末システムが信号を受信したとさの 動作を説明する。 この動作については第 3実施形態と重複する説明を省 略する。
帯域通過フィルタ一 (B P F) 5 6からの受信 I F信号は、 復調器 (D
EM) 2 2によって、 受信アナログ B B信号としてアナログ I信号、 ァ ナログ Q信号に変換され、 AZD変換器 2 4— 1、 2 4— 2に出力され る。 この受信アナログ B B信号に含まれる受信シンボル周波数に同期し た 1次受信シンポルクロックが復調器 (D EM) 2 2の受信シンボルク 口ック再生回路によつて再生され、 クロック発生器 3 5 に出力される。 この 1次受信シンボルクロックを入力として、 ク口ック発生器 3 5は 2 次受信シンポルクロックを生成し、. AZD変換器 2 4 _ 1、 2 4— 2、 D/A変換器 2 5— 1、 2 5 - 2 , マイクロ波送受信部イン夕一フエ一 ス 3 1、 マイクロプロセッサ一信号処理部インタ一フェース 3 4、 マイ クロプロセッサー信号処理回路 (C P U) 2 6に出力する。
復調器 (D EM) 2 2からのアナログ I信号、 アナログ Q信号は、 A 70変換器 2 4— 1、 2 4— 2によって、 クロック発生器 3 5からの 2 次受信シンボルクロックに同期したサンプリ ング周波数でサンプリ ング され、 受信デジタル B B信号としてデジタル I信号、 デジタル Q信号に 変換され、 マイクロ波送受信部イ ンターフェース 3 1 に出力される。
AZD変換器 2 4 - 1、 2 4一 2からの受信デジタル B B信号 (デジ 夕ル I信号、 デジタル Q信号) は、 マイクロ波送受信部インターフエ一 ス 3 1の変換回路によって、 クロック発生器 3 5からの 2次受信シンポ ルクロックに同期して、 信号レベル変換処理、 パラレルビッ ト変換処理 が施され、 マイクロプロセッサー信号処理部イン夕一フェース 3 4に出 力される。
マイク口波送受信部ィン夕ーフェース 3 1からの受信デジ夕ル B B信 号 (デジタル I信号、 デジタル Q信号) は、 マイクロプロセッサー信号 処理部インターフェース 3 4の変換回路によって、 クロック発生器 3 5 からの 2次受信シンボルクロ ックに同期して、 信号レベル変換処理、 パ ラ レルビッ ト変換処理が施され、マイク口プロセッサー信号処理回路( C P U) 2 6に出力される。
マイク口プロセッサ一信号処理部ィン夕ーフェース 3 4からの受信デ ジタル B B信号 (デジタル I信号、 デジタル Q信号) は、 マイクロプロ セッサ一信号処理回路 ( C P U) 2 6が実行する通信処理プログラムに よって、 クロック発生器 3 5からの 2次受信シンポルクロック ^同期し て、 誤り訂正の処理、 復号化の処理、 識別情報除去処理、 フーリエ変換、 デジタル波形処理が施され、 受信データに変換される。 マイクロプロセ ッサ一信号処理回路 (C P U ) 2 6は、 応用プログラム (例えば電子メ ール処理プログラム) により、 受信データを処理する。
次に、 第 4実施形態の情報処理端末システムが信号を送信するときの 動作を説明する。 この動作については第 3実施形態と重複する説明を省 略する。
マイクロプロセッサ一信号処理回路 ( C P U ) 2 6は、 応用プロダラ ム (例えば電子メール処理プログラム) によって送信データを生成した 後、 通信処理プログラムによって、 クロック発生器 3 5からの 2次受信 シンボルクロックに同期して、 送信デ一夕に誤り訂正用冗長情報を付加 する処理、 符号化の処理、 識別情報付加処理、 逆フーリエ変換、 デジ夕 ル波形処理を施して送信デジタル B B信号 (デジタル I 信号、 デジタル Q信号) に変換し、 マイクロプロセッサー信号処理部インターフェース 3 4に出力する。
マイクロプロセッサー信号処理回路 (C P U ) 2 6からの送信デジ夕 ル B B信号 (デジ夕ル I 信号、 デジタル Q信号) は、 マイクロプロセッ サー信号処理部ィン夕ーフェース 3 4の変換回路によって、 クロック発 生器 3 5からの 2次受信シンボルクロックに同期して、 信号レベル変換 処理、 パラレルビッ ト変換処理が施され、 マイク口波送受信部ィ ン夕ー フェース 3 1 に出力される。
マイクロプロセッサ一信号処理部ィンターフェース 3 4からの送信デ ジタル B B信号 (デジタル I 信号、 デジタル Q信号) は、 マイクロ波送 受信部インタ一フェース 3 1 の変換回路によって、 クロック発生器 3 5 からの 2次受信シンボルクロックに同期して、 信号レベル変換処理、 パ ラレルビッ ト変換処理が施され、 D Z A変換器 2 5— 1 、 2 5— 2 に出 力される。 '
マイク口波送受信部ィンターフェ一ス 3 1からの送信デジタル B B信 号 (デジタル I信号、 デジタル Q信号) は、 DZA変換器 2 5— 1、 2 5— 2によって、 クロック発生器 3 5からの 2次受信シンボルクロック に同期して、 送信アナログ B B信号 (アナログ I信号、 アナログ Q信号) に変換され、 変調器 (MOD) 2 3に出力される。
DZA変換器 2 5— 1、 2 5— 2からの送信アナログ B B信号 (アナ ログ I信号、 アナログ Q信号) は、 変調器 (MOD) 2 3によって、 送 信 I F信号に変換され、 帯域通過フィルター (B P F) 6 2に出力され る。
第 4実施形態の情報処理端末システムでは、 第 3実施形態の効果に加 えて、 受信シンポルクロックに同期した 2次受信シンボルクロックを、 その 2次受信シンポルクロックの受け側の用途に合わせて生成できる。
なお、 第 4実施形態の情報処理端末システムでは、 変復調処理部 8 4 が、 受信時に、 高周波処理部 2 1からの受信変調波信号であるところの 受信中間周波信号 (受信 I F信号) を受信デジ夕 )レ B B信号に変換して マイクロプロセッサ一信号処理部 6に出力し、 送信時に、 マイクロプロ セッサ一信号処理部 6からの送信デジタル B B信号を送信変調波信号で あるところの送信中間周波信号 (送信 I F信号) に変換して高周波処理 部 2 1 に出力しているが、 これに限定されない。 変復調処理部 8 4が、 受信時に、 高周波処理部 2 1からの受信変調波信号として受信 R F信号 を受信デジタル B B信号に変換してマイク口プロセッサ一信号処理部 6 に出力し、 送信時に、 マイクロプロセッサー信号処理部 6からの送信デ ジタル B B信号を送信変調波信号として送信 R F信号に変換して高周波 処理部 2 1に出力することもできる。
この場合、 本発明の第 4実施形態の情報処理端末システムの変形例と して、 図 1 3に示されるように、 高周波処理部 2 1は、 デュープレクサ 一 (D U P ) 5 2、 低雑音増幅器 (L NA) 5'3、 帯域通過フィルター
(B P F) 5 4、 6 0、 電力増幅器 (P A) 5 9を備えている。 復調器 (D EM) 2 2は、 帯域通過フィルター (B P F) 5 4からの 受信 R F信号を受信アナログ B B信号 (アナログ I信号、 アナログ Q信 号) に変換して A/D変換器 2 4— 1、 2 4— 2に出力する。
復調器 (D EM) 2 2の受信シンボルクロック再生回路は、 この受信 アナログ B B信号に重畳されている受信シンボル周波数の n倍 ( nは整 数) の周波数を有する受信シンボルクロックを生成 (再生)' して、 クロ ック発生器 3 5に出力する。 AZD変換器 2 4— 1、 2 4 - 2 , D/A 変換器 2 5— 1、 2 5— 2、 マイクロ波送受信部インターフェース 3 1、 マイクロプロセッサー信号処理部インターフェース 3 4、 マイクロプロ セッサ一信号処理回路 (C P U) 2 6は、 クロック発生器 3 5からの 2 次受信シンポルクロックに同期して動作する。
変調器 (MOD) 2 3は、 送信アナログ B B信号 (アナログ I 信号、 アナログ Q信号) を変調して送信 R F信号に変換し、 帯域通過フィルタ 一 (B P F) 6 0を介して電力増幅器 (P A) 5 9に出力する。
また、 本発明では、 第 4 ' 実施形態の情報処理端末システムとして、 図 1 8に示されるように、 第 4実施形態の情報処理端末システムを第 2 実施形態の情報処理端末システムに適用することができる。
第 4 ' 実施形態の情報処理端末システムは、 マイクロプロセッサー信 号処理部 6に代えて、 第 2実施形態のマイクロプロセッサー信号処理部 4を具備する。 このマイクロプロセッサー信号処理部 4は、 前述したよ うに、 マイクロプロセッサー信号処理部インターフェース 4 7、 マイク 口プロセッサー信号処理回路 (C P U) 4 8を備えている。 第 4 ' 実施 形態の情報処理端末システムでは、 マイクロ波送受信部 7は、 変復調処 理部 8 4に代えて、 変復調処理部 8 4 ' を備えている。 変復調処理部 8 4 ' は、 復調器 (D EM) 2 2、 変調器 (MOD) 2 3、 ベースバンド 処理部を備えている。 そのベースバン ド処理部は、 八/0変換器 2 4—
1、 2 4 - 2 , DZA変換器 2 5— 1、 2 5 - 2 , 復号器 (D E C) 7 1、 符号器 (E N C) 7 2、 マイクロ波送受信部インタ一フェース 4 6、 クロック発生器 3 5を備えている。
この場合、 クロック発生器 3 5は、 復調器 (D EM) 2 2からの 1次 受信シンボルクロックに基づいて、 2次受信シンボルク口ックを生成し て、 その 2次受信シンポルクロックの受け側である AZD変換器 2 4— 1、 2 4 - 2 , DZA変換器 2 5— 1、 2 5 - 2 , 復号器 (D E C) 7 1、 符号器 (E N C) 7 2、 マイクロ波送受信部インタ一フェース 4 6、 マイクロプロセッサー信号処理部インターフェース 4 7、 マイクロプロ セッサ一信号処理回路 (C P U) 4 8に出力する。 AZD変換器 2 4— 1、 2 4— 2、 DZA変換器 2 5 - 1、 2 5— 2、 復号器 (D E C) 7 1、 符号器 (E N C) 7 2、 マイク口波送受信部ィンタ一フェース 4 6、 マイクロプロセッサ一信号処理部インターフェース 4 7、 マイクロプロ セッサ一信号処理回路 (C P U) 4 8は、 クロック発生器 3 5からの 2 次受信シンボルクロックに同期して動作する。
また、 第 4 ' 実施形態の情報処理端末システムでは、 変復調処理部 8 4 ' が 受信時に、 高周波処理部 2 1からの受信変調波信号であるとこ ろの受信中間周波信号 (受信 I F信号) を受信データに変換してマイク 口プロセッサー信号処理部 4に出力し、 送信時に、 マイクロプロセッサ 一信号処理部 4からの送信データを送信変調波信号であるところの送信 中間周波信号 (送信 I F信号) に変換して高周波処理部 2 1に出力して いるが、 これに限定されない。 変復調処理部 8 4 ' が、 受信時に、 高周 波処理部 2 1からの受信変調波信号として受信 R F信号を受信データに 変換してマイクロプロセッサー信号処理部 4に出力し、 送信時に、 マイ クロプロセッサ一信号処理部 4からの送信データを送信変調波信号とし て送信 R F信号に変換して高周波処理部 2 1 に出力することもできる。
この場合、 本発明の第 4 ' 実施形態の情報処理端末システムの変形例 として、 図 2 3に示されるように、 高周波処理部 2 1は、 デュープレク サ一 (D UP) 5 2、 低雑音増幅器 (L NA) 5 3、 帯域通過フィル夕 ― (B P F) 5 4、 6 0、 電力増幅器 (P A) 5 9を備えている。
復調器 (D EM) 2 2は、 帯域通過フィルター (B P F) 5 4からの 受信 R F信号を受信アナログ B B信号 (アナログ I信号、 アナログ Q信 号) に変換して AZD変換器 2 4— 1、 2 4— 2に出力する。
復調器 (D EM) 2 2の受信シンポルクロック再生回路は、 この受信 アナログ B B信号に重畳されている受信シンボル周波数の n倍 ( nは整 数) の周波数を有する 1次シンポルクロックを生成 (再生) して、 クロ ック発生器 3 5に出力する。 八 0変換器 2 4— 1、 2 4 - 2 , D/A 変換器 2 5 - 1、 2 5 - 2 , 復号器 (D E C) 7 1、 符号器 (E N C) 7 2、 マイクロ波送受信部インタ一フェース 4 6、 マイクロプロセッサ 一信号処理部イ ンターフェース 4 7、 マイクロプロセッサー信号処理回 路 (C P U) 4 8は、 クロック発生器 3 5からの 2次受信シンポルクロ ックに同期して動作する。
変調器 (MOD) 2 3は、 送信アナログ B B信号 (アナログ I信号、 アナログ Q信号) を変調して送信 R F信号に変換し、 帯域通過フィル夕 一 (B P F) 6 0を介して電力増幅器 (P A) 5 9に出力する。
(第 5実施形態)
図 6は、 本発明の第 5実施形態の情報処理端末システムとして、 マイ ク口波帯直交振幅変調波を用いる情報処理端末システムの構成を示す。 この第 5実施形態の情報処理端末システムでは、 第 3実施形態の効果に 加えて、 受信シンポルクロックがマイクロ波送受信部からマイクロプロ セッサ一信号処理部に出力されない状況でも、 マイクロプロセッサ一信 号処理部内のマイクロプロセッサー信号処理回路 (C P U) に出力され るクロックの発生源を切り替える必要なしに、 そのマイクロプロセッサ 一信号処理回路 (C P U) が常に動作する。 第 5実施形態では、' 前述と 重複する説明を省略する。 第 5実施形態の情報処理端末システムは、 ネッ トワークに接続された アンテナ 5 1 と、 マイクロ波送受信部 9 と、 マイクロプロセッサー信号 処理部 1 0 とを具備する。 アンテナ 5 1 とマイクロ波送受信部 9 とは、 送受信装置 (通信装置) である。 マイクロプロセッサー信号処理部 1 0 は、 情報処理端末である。 すなわち、 第 5実施形態の情報処理端末シス テムは、第 3実施形態の情報処理端末システムのマイク口波送受信部 5、 マイクロプロセッサー信号処理部 6に代えて、 マイク口波送受信部 9、 マイクロプロセッサー信号処理部 1 0を具備する。
このマイク口波送受信部 9は、 高周波処理部 2 1、 変復調処理部 8 5 を備えている。 この高周波処理部 2 1は、第 1実施形態と同じである (図 2参照)。
変復調処理部 8 5は、 復調器 (D EM) 2 2、 変調器 (MOD) 2 3、 ベースバン ド処理部を備えている。 そのベースバンド処理部は、 アナ口 グ /デジタル ( A / D ) 変換器 2 4— 1、 2 4 - 2 . デジタル/アナ口 グ (D/A) 変換器 2 5 - 1 , 2 5 - 2 , マイク口波送受信部ィ ン夕一 フェース ( I Z F ) 3 1 を備えている。 復調器 ( D E M ) 2 2 変調器 (MOD) 2 3、 AZD変換器 2 4— 1、 2 4— 2、 D/A変換器 2 5 一 1、 2 5 - 2 , マイクロ波送受信部イ ンタ一フェース 3 1は、 第 3実 施形態と同じである (図 4参照)。
マイクロプロセッサ一信号処理部 1 0は、 マイクロプロセッサー信号 処理部インターフェース ( I ZF) 3 4、 マイクロプロセッサ一信号処 理回路 (C P U) 2 6、 クロック発生器 (C L O C K GE N) 3 6 を 備えている。 マイクロプロセッサ一信号処理部ィンタ一フェース 3 4、 マイクロプロセッサ一信号処理回路 2 6は、 第 3実施形態と同じである (図 4参照)。
第 5実施形態の情報処理端末システムは、 マイクロプロセッサー信号 処理部 1 0からマイクロ波送受信部 9を着脱できる構造である。 マイク 口波送受信部 9 とマイクロプロセッサー信号処理部 1 0 とが分離されて いるときでも、 マイクロプ
口セッサ一信号処理回路 (C P U) 2 6は、 クロック発生器 3 6からの 後述のクロックに同期して、 メモリ に記憶された複数のプログラムのう ち、 マイクロ波送受信機能を利用しない表計算や文書作成などの一般の プログラム (図示しない) を実行することができ、 前記の一般的な情報 処理 (情報処理端末の機能のみが使用される処理) を行う ことが可能で ある。 つまり、 ユーザは、 マイクロプロセッサー信号処理部 1 0の機能 のみでも第 5実施形態の情報処理端末システムを情報処理端末として使 用できる。
. 変復調処理部 8 5の復調器 (D EM) 2 2は、 搬送波再生回路 (図示 しない)、 受信シンボルクロック再生回路 (図示しない) を備えている。 変復調処理部 8 5の復調器 (D EM) 2 2の搬送波再生回路は、 第 1実 施形態における変復調処理部 8 1の復調器 (D EM) 2 2の搬送波再生 回路と同じである。
この復調器 (D EM) 2 2の受信シンボルクロック再生回路は., 第 3 実施形態における変復調処理部 8 3の復調器 (D EM) 2 2に対して、 受信シンボルクロックの出力先が異なる。 その受信シンボルクロック再 生回路は、 受信アナログ B B信号に重畳されている受信シンボル周波数 の n倍 ( nは整数) の周波数を有する受信シンボルクロックを生成 (再 生) して、 A/D変換器 2 4— 1、 2 4 - 2 , D/A変換器 2 5— 1、 2 5— 2、 マイク口波送受信部ィン夕ーフェース 3 1、 マイクロプロセ ッサ一信号処理部ィンターフェ一ス 3 4、 クロック発生器 3 6に出力す る。
クロック発生器 3 6 としては、 分周回路、 P L L (P a s e L o e k e d L o o ) 回路が用いられる。 クロック発生器 3 6ほ、 復調 器 (D EM) 2 2からの受信シンボルクロックを 1次クロックとして入 力し、 その P L L回路により、 その 1次クロックに同期した 2次クロッ クを生成し、 マイクロプロセッサー信号処理回路 (C P U) 2 6 に出力 する。 1次クロックがない場合、 クロック発生器 3 6は、 自走発振して 2次クロックをマイクロプロセッサー信号処理回路 (C P U) 2 6に出 力する。
次に、 第 5実施形態の情報処理端末システムが信号を受信したときの 動作を説明する。 この動作については第 3実施形態と重複する説明を省 略する。
帯域通過フィルター (B P F) 5 6からの受信 I F信号は、 復調器 (D E M ) 2 2によって、 受信アナログ B B信号としてアナログ I信号、 ァ ナログ Q信号に変換され、 A/D変換器 2 4— 1、 2 4— 2に出力され る。 この受信アナログ B B信号に含まれる受信シンボル周波数に同期し た受信シンボルクロックが復調器 (D EM) 2 2の受信シンボルクロッ ク再生回路によって再生され、 AZD変換器 2 4— 1、 2 4 - 2 , DZ A変換器 2 5— 1、 2 5— 2、 マイクロ波送受信部インタ一フェース 3 1、 マイク口プロセッサ一信号処理部ィ ン夕ーフェース 3 4、 クロック 発生器 3 6に出力される。 クロック発生器 3 6は、 復調器 (D E M) 2 2からの受信シンポルクロック ( 1次クロック) に同期した 2次クロッ クを生成し、 マイクロプロセッサー信号処理回路 (C P U) 2 6に出力 する。
マイクロプロセッサ一信号処理部イ ンターフェース 3 4からの受信デ ジタル B B信号 (デジタル I信号、 デジタル Q信号) は、 マイクロプロ セッサ一信号処理回路 (C P U) 2 6が実行する通信処理プログラムに よって、 クロック発生器 3 6からの 2次クロックに同期して、 誤り訂正 の処理、 復号化の処理、 識別情報除去処理、 フーリエ変換、 デジタル波 形処理が施され、 受信データに変換される。 マイクロプロセッサー信号 処理回路 (C P U) 2 6は、 応用プログラム (例えば電子メール処理プ ログラム) により、 受信データを処理する。
次に、 第 5実施形態の情報処理端末システムが信号を送信するときの 動作を説明する。 この動作については第 3実施形態と重複する説明を省 略する。
マイクロプロセッサ一信号処理回路 ( C P U ) 2 6は、 応用プロダラ ム (例えば電子メール処理プログラム) によって送信データを生成した 後、 通信処理プログラムによって、 クロック発生器 3 6からの 2次クロ ックに同期して、 送信データに誤り訂正用冗長情報を付加する処理、 符 号化の処理、 識別情報付加処理、 逆フーリエ変換、 デジタル波形処理を 施して送信デジタル B B信号 (デジタル I 信号、 デジタル Q信号) に変 換し、 マイクロプロセッサー信号処理部イ ンターフェース 3 4に出力す る。
第 5実施形態の情報処理端末システムでは、 受信断の場合、 又は、 マ ィク口波送受信部 9 とマイクロプロセッサー信号処理部 1 0 とが何らか の理由で分離された場合、 マイクロプロセッサ一信号処理部 1 0は、 受 信シンボルクロック ( 1次クロック) を入力できなくなる。 この場合で も、 クロック発生器 3 6の P L L回路の自走発振により、 2次クロック がマイクロプロセッサ一信号処理回路 (C P U ) 2 6 に出力される。 こ のため、 マイク口波送受信部 9がマイク口プロセッサ一信号処理部 1 0 に装着されている場合や、 マイクロ波送受信部 9 とマイクロプロセッサ 一信号処理部 1 0 とが分離されている場合でも、 マイク口プロセッサー 信号処理回路 (C P U ) 2 6は、 クロック発生器 3 6からの 2次クロッ クに同期したタイミングで動作する。 このように、 第 5実施形態の情報 処理端末システムでは、 第 3実施形態の効果に加えて、 受信シンボルク 口ックがマイク口波送受信部 9からマイクロプロセッサー信号処理部 1
0 に出力されない状況でも、 マイク口プロセッサー信号処理部 1 0内の マイクロプロセッサー信号処理回路 (C P U ) 2 6 に出力されるクロッ クの発生源を切り替える必要がなく、 そのマイクロプロセッサ一信号処 理回路 (C P U) 2 6が常に動作する。
本実施例では、 クロック発生器 3 6が、 1次クロックである受信シン ポルクロックに同期した 2次クロックをマイクロプロセッサー信号処理 回路 (C P U) 2 6に供給しているが、 受信シンポルクロックの周波数 とは異なる周波数を有する 2次クロックをマイクロプロセッサー信号処 理回路 (C P U) 2 6に供給することができる。 この結果、 第 5実施形 態の情報処理端末システムでは、 低電力モー ド時にマイクロプロセッサ 一信号処理回路 (C P U) 2 6の動作周波数を下げるなど、 動作周波数 の変更が容易になる。
なお、 第 5実施形態の情報処理端末システムでは、 変復調処理部 8 5 が、 受信時に、 高周波処理部 2 1からの受信変調波信号であるところの 受信中間周波信号 (受信 I F信号) を受信デジタル B B信号に変換して マイク口プロセッサー信号処理部 1 0に出力し、 送信時に、 マイクロプ 口セッサ一信号処理部 1 0からの送信デジタル B B信号を送信変調波信 号であるところの送信中間周波信号 (送信 I F信号) に変換して高周波 処理部 2 1に出力しているが、 これに限定されない。 変復調処理部 8 5 が、 受信時に、 高周波処理部 2 1からの受信変調波信号として受信 R F 信号を受信デジタル B B信号に変換してマイク口プロセッサ一信号処理 部 1 0に出力し、 送信時に、 マイクロプロセッサー信号処理部 1 0から の送信デジタル B B信号を送信変調波信号として送信 R F信号に変換し て高周波処理部 2 1に出力することもできる。
この場合、 本発明の第 5実施形態の情報処理端末システムの変形例と して、 図 1 4に示されるように、 高周波処理部 2 1は、 デュープレクサ 一 (D U P) 5 2、 低雑音増幅器 (L NA) 5 3、 帯域通過フィルター
( B P F ) 5 4、 6 0、 電力増幅器 (P A) 5 9を備えている。' 復調器 (D EM) 2 2は、 帯域通過フィルター (B P F) 5 4からの 受信 R F信号を受信アナログ B B信号 (アナログ I信号、 アナログ Q信 号) に変換して A/D変換器 2 4— 1、 2 4— 2に出力する。
復調器 (D EM) 2 2の受信シンボルクロック再生回路は、 この受信 アナログ B B信号に重畳されている受信シンボル周波数の n倍 ( nは整 数) の周波数を有する受信シンポルクロックを生成 (再生) して、 AZ D変換器 2 4— 1、 2 4 - 2 , D/A変換器 2 5— 1、 2 5— 2、 マイ クロ波送受信部インターフェース 3 1、 マイクロプロセッサー信号処理 部インターフェース 3 4、 クロック発生器 3 6に出力する。 AZD変換 器 2 4— 1、 2 4— 2、 D Z A変換器 2 5— 1、 2 5— 2、 マイクロ波 送受信部インターフェース 3 1、 マイクロプロセッサ一信号処理部ィ ン 夕一フェース 3 4、 クロック発生器 3 6は、 復調器 (D EM) 2 2から の受信シンボルクロックに同期して動作する。 マイクロプロセッサー信 号処理回路 (C P U) 4 8は、 クロック発生器 3 6からの 2次受信シン ボルクロックに同期して動作する。
変調器 (MOD) 2 3は、 送信アナログ B B信号 (アナログ I信号、 アナログ Q信号) を変調して送信 R F信号に変換し、 帯域通過フィル夕 一 (B P F) 6 0を介して電力増幅器 (P A) 5 9に出力する。
また、 本発明では、 第 5 ' 実施形態の情報処理端末システムとして、 図 1 9に示されるように、 第 5実施形態の情報処理端末システムを第 2 実施形態の情報処理端末システムに適用することができる。
第 5 ' 実施形態の情報処理端末システムは、 マイクロプロセッサー信 号処理部 1 0に代えて、 マイクロプロセッサ一信号処理部 1 0 ' を具備 する。 マイクロプロセッサー信号処理部 1 0 ' は、 第 2実施形態のマイ クロプロセッサー信号処理部 4のマイクロプロセッサー信号処理部イ ン タ一フェース 4 7、 マイクロプロセッサ一信号処理回路 (C P U) 4 8 と、 上述のクロック発生器 3 6 とを備えている。 第 5 ' 実施形 、の情報 処理端末システムでは、 マイクロ波送受信部 9は、 変復調処理部 8 5に 代えて、 変復調処理部 8 5 ' を備えている。 変復調処理部 8 5 ' は、 復 調器 (D E M) 2 2、 変調器 (M O D ) 2 3、 ベースバンド処理部を備 えている。 そのベースバン ド処理部は、 八/0変換器 2 4 — 1 、 2 4 - 2 、 D /A変換器 2 5 — 1 、 2 5 - 2 , 復号器 (D E C ) 7 1、 符号器 ( E N C ) 7 2、 マイクロ波送受信部インターフェース 4 6 を備えてい る。
この場合、 復調器 (D E M) 2 2の受信シンボルクロック再生回路は、 復調器 (D E M) 2 2で生成される受信アナログ B B信号に重畳されて いる受信シンボル周波数の n倍 (nは整数) の周波数を有する受信シン ボルクロックを生成 (再生) して、 AZD変換器 2 4 — 1 、 2 4 — 2 、 D ZA変換器 2 5 — 1 、 2 5 - 2 , 復号器 (D E C ) 7 1、 符号器 (E N C ) 7 2、 マイクロ波送受信部インターフェース 4 6、 マイクロプロ セッサ一信号処理部ィンタ一フェース 4 7 、 クロック発生器 3 6 に出力 する。 A/D変換器 2 4 — 1 、 2 4 - 2 , D / A変換器 2 5 — 1 、 2 5 一 2、 復号器 (D E C ) 7 1、 符号器 (E N C ) 7 2、 マイクロ波送受 信部インターフェース 4 6、 マイクロプロセッサー信号処理部イ ン夕一 フェース 4 7、 クロック発生器 3 6は、 復調器 (D E M) 2 2からの受 信シンボルクロックに同期して動作する。 マイクロプロセッサ一信号処 理回路 (C P U) 4 8は、 クロック発生器 3 6からの 2次受信シンボル クロックに同期して動作する。
また、 第 5 ' 実施形態の情報処理端末システムでは、 変復調処理部 8 5 ' が、 受信時に、 高周波処理部 2 1からの受信変調波信号であるとこ ろの受信中間周波信号 (受信 I F信号) を受信データに変換してマイク 口プロセッサー信号処理部 1 0 ' に出力し、 送信時に、 マイクロプロセ ッサ一信号処理部 1 0 ' からの送信データを送信変調波信号であるとこ ろの送信中間周波信号 (送信 I F信号) に変 ' 換して高周波処理部 2 1 に出力しているが、 これに限定されない。 変復 調処理部 8 5 ' が、 受信時に、 高周波処理部 2 1からの受信変調波信号 として受信 R F信号を受信データに変換してマイクロプロセッサー信号 処理部 1 0 ' に出力し、 送信時に、 マイクロプロセッサ一信号処理部 1 0 ' からの送信データを送信変調波信号として送信 R F信号に変換して 高周波処理部 2 1 に出力することもできる。
この場合、 本発明の第 5 ' 実施形態の情報処理端末システムの変形例 として、 図 2 4に示されるように、 高周波処理部 2 1は、 デュープレク サー (D U P ) 5 2、 低雑音増幅器 (L NA) 5 3、 帯域通過フィルタ ― (B P F) 5 4、 6 0、 電力増幅器 (P A) 5 9を備えている。
復調器 (D EM) 2 2は、 帯域通過フィルタ一 (B P F) 5 4からの 受信 R F信号を受信アナログ B B信号 (アナログ I信号、 アナログ Q信 号) に変換して A/D変換器 2 4— 1、 2 4— 2に出力する。
復調器 (D EM) 2 2の受信シンポルクロック再生回路は、 この受信 アナログ B B信号に重畳されている受信シンポル周波数の n倍 (nは整 数) の周波数を有する受信シンボルクロックを生成 (再生) して、 A/ D変換器 2 4— 1、 2 4 - 2 , D / A変換器 2 5— 1、 2 5 - 2 , 復号 器 (D E C) 7 1、 符号器 (EN C) 7 2、 マイクロ波送受信部インタ 一フエ一ス 4 6、 マイクロプロセッサ一信号処理部イン夕一フェース 4 7、 クロック発生器 3 6に出力する。 A/D変換器 2 4 - 1 , 2 4— 2、 DZA変換器 2 5 - 1 , 2 5— 2、 復号器 (D E C) 7 1、 符号器 (E N C ) 7 2、 マイクロ波送受信部インターフェース 4 6、 マイクロプロ セッサ一信号処理部インターフェース 4 7、 クロック発生器 3 6は、 復 調器 (D E M) 2 2からの受信シンボルクロックに同期して動作する。 マイクロプロセッサ一信号処理回路 (C P U) 4 8は、 クロック発生器 3 6からの 2次受信シンポルクロックに同期して動作する。
変調器 (MOD) 2 3は、 送信アナログ B B信号 (アナログ Ϊ信号、 アナログ Q信号) を変調して送信 R F信号に変換し、 帯域通過フィルタ ― ( B P F ) 6 0 を介して電力増幅器 ( P A ) 5 9 に出力する。
(第 6実施形態)
図 7は、 本発明の第 6実施形態の情報処理端末システムとして、 マイ ク口波帯直交振幅変調波を用いる情報処理端末システムの構成を示す。 この第 6実施形態の情報処理端末システムでは、 第 4実施形態の効果に 加えて、 搬送波を再生する搬送波再生回路と受信シンボルクロックを再 生する受信シンポルクロック再生回路とを簡略化でき、 再生された搬送 波、 受信シンポルクロックの位相雑音を改善することができる。 第 6実 施形態では、 前述と重複する説明を省略する。
第 6実施形態の情報処理端末システムは、 ネッ トワークに接続された ァンテナ 5 1 と、 マイク口波送受信部 1 1 と、 マイクロプロセッサー信 号処理部 6 とを具備する。アンテナ 5 1 とマイクロ波送受信部 1 1 とは、 送受信装置 (通信装置) である。 マイクロプロセッサー信号処理部 6は、 情報処理端末である。 すなわち, 第 6実施形態の情報処理端末システム は、 第 4実施形態の情報処理端末システムのマイクロ波送受信部 7 に代 えて、 マイクロ波送受信部 1 1 を具備する。 第 6実施形態の情報処理 端末システムは、 マイクロプロセッサー信号処理部 6からマイクロ波送 受信部 1 1 を着脱できる構造である。 マイク口波送受信部 1 1 とマイク 口プロセッサー信号処理部 6 とが分離されているとき、 ユーザは、 マイ クロプロセッサー信号処理部 6の機能のみで第 6実施形態の情報処理端 末システムを情報処理端末として使用できる。
マイク口波送受信部 1 1 は、 高周波処理部 3 7、 変復調処理部 8 6 を 備えている。
高周波処理部 3 7は、 受信時に、 アンテナ 5 1 により受信された受信 R F信号を復調し受信中間周波数信号 (受信 I F信号) に変換して変復 調処理部 8 6 に出力する。 高周波処理部 3 7 は、 送信時に、 変復調処理 部 8 6からの送信 I F信号を送信 R F信号に変換してアンテナ 5 1 を介 して送信する。
変復調処理部 8 6は、 受信時に、 高周波処理部 3 7からの受信 I F信 号を受信デジタルベースバンド信号 (受信デジタル B B信号) に変換し てマイクロプロセッサー信号処理部 6に出力する。変復調処理部 8 6は、 送信時に、 マイクロプロセッサー信号処理部 6からの送信デジタルベー スバンド信号 (送信デジタル B B信号) を送信 I F信号に変換して高周 波処理部 3 7に出力する。
高周波処理部 3 7は、 デュープレクサー (DU P) 5 2、 低雑音増幅 器 (L NA) 5 3、 帯域通過フィルター (B P F) 5 4、 5 6、 6 0、 6 2、 周波数変換器 (C ONV) 4 0、 6 1、 局部発振器 (〇 S C) 5 7、 5 8、 電力増幅器 (P A) 5 9を備えている。 デュープレクサー (D U P) 5 2、 低雑音増幅器 (L NA) 5 3、 帯域通過フィルター (B P F ) 5 4、 5 6、 6 0、 6 2ゝ 周波数変換器 (C ONV) 6 1、 局部発 振器 (0 S C) 5 7、 5 8、 電力増幅器 ( P A) 5 9は、 第 1実施形態 と同じである (図 2参照)。 すなわち、 高周波処理部 3 7は、 第 1実施形 態におけるマイクロ波送受信部 1の周波数変換器 (C ONV) 5 5に代 えて、 周波数変換器 (C ONV) 4 0を備えている。
変復調処理部 8 6は、 復調器 (D EM) 3 8、 変調器 (MOD) 2 3、 ベースバンド処理部を備えている。 そのベースバン ド処理部は、 アナ口 グ /デジタル (A/D) 変換器 2 4— 1、 2 4— 2、 デジタル Zアナ口 グ (D/A) 変換器 2 5— 1、 2 5 - 2 , マイク口波送受信部ィ ン夕ー フェース ( I / F ) 3 1、 クロック発生器 (C L O C K G E N) 3 9 を備えている。 変調器 (MOD) 2 3、 A/D変換器 2 4— 1、 2 4 - 2、 D/A変換器 2 5— 1、 2 5— 2、 マイクロ波送受信部インターフ エース 3 1は、 第 4実施形態と同じである (図 5参照)。 すなわち、 変復 調処理部 8 6は、 第 4実施形態における変復調処理部 8 4の復 ί周器 (D
Ε Μ) 2 2、 クロック発生器 3 5に代えて、 復調器 (D EM) 3 8、 ク ロック発生器 3 9を備えている。
周波数変換器 (C ONV) 4 0は、 帯域通過フィルター (B P F) 5 4により不要の周波数成分が除去された受信 R F信号を、局部発振器(0 S C) 5 7により生成された局部発振信号と混合して受信中間周波数信 号 (受信 I F信号) に変換し、 帯域通過フィルター (B P F) 5 6を介 して変復調処理部 8 6の復調器 (D EM) 3 8に出力する。'
周波数変換器 (C ONV) 4 0は、 帯域通過フィルター (B P F) 5 • 4からの受信 R F信号に重畳されている基準位相信号を生成 (抽出) し て、 クロック発生器 3 9に出力する。
クロック発生器 3 9は、 受信シンボルクロック再生回路 (図示しない) を備えている。
ク口ック発生器 3 9は、 周波数変換器 (C ONV) 4 0からの基準位 相信号に基づいて、 受信シンボル周波数の n倍 (nは整数) の周波数を 有する受信シンボルクロックを生成 (再生) し、 A./D変換器 2 4— 1 、 2 4— 2、 DZA変換器 2 5— 1、 2 5 - 2 , マイク口波送受信部ィ ン ターフェ一ス 3 1、 マイクロプロセッサー信号処理部イ ンターフェース 3 4、 マイクロプロセッサ一信号処理回路 (C P U) 2 6に出力する。 受信シンポルクロックは、 基準位相信号に同期し、 基準位相信号の周波 数とは異なる周波数を有する。
また、 クロック発生器 3 9は、 搬送波再生回路 (図示しない) を備え ている。
クロック発生器 3 9は、 周波数変換器 (C ONV) 4 0からの基準位 相信号に基づいて、 搬送波を生成 (再生) し、 復調器 (D EM) 3 8に 出力する。 搬送波は、 基準位相信号に同期し、 基準位相信号の周波数と は異なる周波数を有する。
変復調処理部 8 6の復調器 (D EM) 3 8は、 クロック発生^ 3 9か ら入力された搬送波を用いて同期検波を行い、 帯域通過フィルター (B P F) 5 6からの受信 I F信号を受信アナログ B B信号に変換する。 Q AM変調信号の場合、 復調器 (D EM) 3 8は、 クロック発生器 3 9か ら入力された搬送波から同相搬送波と直交搬送波とを生成 (再生) する。 復調器 (D EM) 3 8は、 それらを用いて、 QAM変調波 (同相変調波 と直交変調波) を同期検波することによって受信アナログ B B信号、 す なわちアナログ同相成分信号 (アナログ I信号)、 アナログ直交成分信号 (アナログ Q信号) に変換し、 A/D変換器 2 4— 1、 2 4— 2に出力 する。
A/D変換器 2 4 - 1、 2 4 - 2は、 クロック発生器 3 9からの受信 シンボルクロックに同期したサンプリ ング周波数で復調器 (D EM) 2 2からのアナログ I信号、 アナログ Q信号をサンプリ ングし、 サンプリ ング時のアナログ I信号、 アナ口グ Q信号が示す搬送波の振幅に対応し たデジタル同相成分信号 (デジタル I信号)、 デジタル直交成分信号 (デ ジタル Q信号) を受信デジタルベースバン ド信号 (受信デジタル B B信 号) として生成 (変換) してマイクロ波送受信部イン夕一フェース 3 1 に出力する。
次に、 第 6実施形態の情報処理端末システムが信号を受信したとさの 動作を説明する。 この動作については第 4実施形態と重複する説明を省 略する。
アンテナ 5 1 により受信された受信 R F信号は、デュープレクサー(D U P) 5 2によって低雑音増幅器 (L NA) 5 3に出力される。 受信 R F信号は、 低雑音増幅器 (L NA) 5 3によって増幅され、 帯域通過フ ィルター (B P F) 5 4によって搬送波周波数帯域以外の不要の周波数 成分が除去される。
不要の周波数成分が除去された受信 R F信号は、 周波数変換器 (C O
N V) 4 0によって、 局部発振器 (O S C) 5 7により生成された局部 発振信号と混合され受信 I F信号に変換される。 受信 I F信号は、 帯域 通過フィルタ一 (B P F) 5 6によって搬送波周波数帯域が選択され、 復調器 (D EM) 3 8に出力される。
周波数変換器 (C ONV) 4 0によって受信 R F信号は受信 I F信号 に変換されると同時に、 受信 R F信号に重畳された基準位相信号が周波 数変換器 (C ONV) 4 0内の分波回路 (図示しない) によって分離さ れ、 クロック発生器 3 9に出力される。 この基準位相信号により、 基準 位相信号に同期したクロックがクロック発生器 3 9から AZD変換器 2
4一 1、 2 4 - 2 , DZA変換器 2 5— 1、 2 5— 2、 マイクロ波送受 信部インタ一フェース 3 1、 マイクロプロセッサ一信号処理部イ ンター フェース 3 4、 マイクロプロセッサー信号処理回路 (C P U) 2 6に出 力される。 また、 この基準位相信号から再生された搬送波がクロック発 生器 3 9から復調器 (D E M) 3 8に出力される。
帯域通過フィ ル夕一 (B P F) 5 6からの受信 I F信号は、 復調器 ( D
E M) 3 8によって、 受信アナ口グ B B信号としてアナ口グ I信号 . 7 ナログ Q信号に変換され、 AZD変換器 2 4— 1、 2 4— 2に出力され る
復調器 (D EM) 3 8からのアナログ I信号、 アナ口グ Q信号は、 A ZD変換器 2 4— 1、 2 4— 2によって、 クロック発生器 3 9からの受 信シンボルクロックに同期したサンプリ ング周波数でサンプリ ングされ、 受信デジタル B B信号としてデジタル I信号、 デジタル Q信号に変換さ れ、 マイクロ波送受信部イ ンタ一フェース 3 1 に出力される。
A/D変換器 2 4— 1、 2 4— 2からの受信デジタル B B信号 (デジ タル I信号、 デジタル Q信号) は、 マイクロ波送受信部イン夕一フエ一 ス 3 1の変換回路によって、 クロック発生器 3 9からの受信シンボルク ロックに同期して、 信号レベル変換処理、 パラレルビッ ト変換処理が施 され、 マイクロプロセッサー信号処理部インターフェース 3 4に出力さ れる。 マイク口波送受信部ィンタ一フエ一ス 3 1からの受信デジタル B B信 号 (デジタル I信号、 デジタル Q信号) は、 マイクロプロセッサー信号 処理部インターフェース 3 4の変換回路によって、 クロック発生器 3 9 からの受信シンポルクロックに同期して、 信号レベル変換処理、 パラレ ルビッ ト変換処理が施され、 マイクロプロセッサ一信号処理回路 (C P U) 2 6に出力される。
マイクロプロセッサー信号処理部インターフェース 3 4からの受信デ ジタル B B信号 (デジタル I信号、 デジタル Q信号) は、 マイクロプロ セッサ一信号処理回路 (C P U) 2 6が実行する通信処理プログラムに よって、 クロック発生器 3 9からの受信シンボルクロックに同期して、 誤り訂正の処理、 復号化の処理、 識別情報除去処理、 フーリエ変換、 デ ジ夕ル波形処理が施され、 受信データに変換される。 マイクロプロセッ サ一信号処理回路 (C P U) 2 6は、 応用プログラム (例えば電子メー ル処理プログラム) により、 受信データを処理する。
次に、 第 6実施形態の情報処理端末システムが信号を送信するときの 動作を説明する。 この動作については第 4実施形態と重複する説明を省 略する。
マイクロプロセッサー信号処理回路 (C P U) 2 6は、 応用プロダラ ム (例えば電子メール処理プログラム) によって送信データを生成した 後、 通信処理プログラムによって、 クロック発生器 3 9からの受信シン ボルクロックに同期して、 送信データに誤り訂正用冗長情報を付加する 処理、 符号化の処理、 識別情報付加処理、 逆フーリエ変換、 デジタル波 形処理を施して送信デジタル B B信号 (デジタル I信号、 デジタル Q信 号) に変換し、 マイクロプロセッサー信号処理部インターフェース 3 4 に出力する。
マイクロプロセッサ一信号処理回路 (C P U) 2 6からの送'信デジ夕 ル B B信号 (デジタル I信号、 デジタル Q信号) は、 マイクロプロセッ サー信号処理部ィン夕一フェース 3 4の変換回路によって、 クロック発 生器 3 9からの受信シンボルクロックに同期して、信号レベル変換処理、 パラレルビッ ト変換処理が施され、 マイク口波送受信部ィンターフェ一 ス 3 1 に出力される。
マイクロプロセッサー信号処理部イン夕一フェース 3 4からの送信デ ジタル B B信号 (デジタル I信号、 デジタル Q信号) は、 マイクロ波送 受信部インターフェース 3 1の変換回路によって、 クロック発生器 3 9 からの受信シンボルクロックに同期して、 信号レベル変換処理、 パラレ ルビッ ト変換処理が施され、 D/A変換器 2 5— 1、 2 5— 2に出力さ れる。
マイク口波送受信部ィン夕ーフェース 3 1からの送信デジタル B B信 号 (デジタル I信号、 デジタル Q信号) は、 DZ A変換器 2 5— 1、 2 5— 2によって、 クロック発生器 3 9からの受信シンボルク口ックに同 期して . 送信ァナログ B B信号 (アナログ I信号、 アナログ Q信号) に 変換され、 変調器 (MOD) 2 3に出力される。
D / A変換器 2 5 - 1 , 2 5— 2からの送信アナログ B B信号 ( 7ナ ログ I信号、 アナログ Q信号) は、 変調器 (MOD) 2 3によって、 送 信 I F信号に変換され、 帯域通過フィルター (B P F) 6 2に出力され る。
第 6実施形態の情報処理端末システムでは、第 4実施形態の復調器(D EM) 2 2が変調波を用いて搬送波を再生して受信シンポルクロックを 再生するのではなく、 周波数変換器 (C ONV) 4 0からの基準位相信 号を用いて、 クロック発生器 3 9が受信シンポルクロック及び搬送波を 再生する。 このため、 第 6実施形態の情報処理端末システムでは、 変調 波に比べて位相情報が明確な基準位相信号から搬送波や受信シンボルク ロックを再生することから、 搬送波再生回路と受信シンポルクロック再 生回路の構成を簡略化できる。 第 6実施形態の情報処理端末システムでは、 基準位相信号を用いて、 搬送波、 受信シンボルクロックを再生する。 このため、 第 6実施形態の 情報処理端末システムでは、 再生された搬送波、 受信シンポルクロック の位相雑音を改善することができる。
このように、 第 6実施形態の情報処理端末システムでは、 第 4実施形 態の効果に加えて、 搬送波を再生する搬送波再生回路と受信シンボルク ロックを再生する受信シンボルクロック再生回路とを簡略化でき、 再生 された搬送波、 受信シンポルクロックの位相雑音を改善することができ る。
なお、 本実施例では、 クロック発生器 3 9が搬送波再生回路を備えて いるが、 クロック発生器 3 9の代わりに、 復調器 (D E M ) 3 8が搬送 波再生回路を備える場合がある。 この場合、 クロック発生器 3 9は、 復 調器 (D E M ) 3 8 に基準位相信号に同期した信号 (例えば受信シンポ ルクロックまたは基準位相信号そのものであっても良い。)を出力する。 復調器(D E M ) 3 8はそれを元に同相搬送波と直交搬送波とを生成(再 生) し Q A M変調波 (同相変調波と直交変調波) を同期検波すること によって受信アナログ B B信号、 すなわちアナログ同相成分信号 (アナ ログ I 信号)、 アナログ直交成分信号 (アナログ Q信号) に変換し、 A Z D変換器 2 4 - 1 、 2 4— 2 に出力する。
また、 第 6実施形態の情報処理端末システムでは、 変復調処理部 8 6 が、 受信時に、 高周波処理部 2 1からの受信変調波信号であるところの 受信中間周波信号 (受信 I F信号) を受信デジタル B B信号に変換して マイクロプロセッサー信号処理部 6 に出力し、 送信時に、 マイクロプロ セッサ一信号処理部 6からの送信デジタル B B信号を送信変調波信号で あるところの送信中間周波信号 (送信 I F信号) に変換して高周波処理 部 2 1 に出力しているが、 これに限定されない。 変復調処理部 8 6が、 受信時に、 高周波処理部 2 1からの受信変調波信号として受信 R F信号 を受信デジタル B B信号に変換してマイク口プロセッサー信号処理部 6 に出力し、 送信時に、 マイクロプロセッサー信号処理部 6からの送信デ ジタル B B信号を送信変調波信号として送信 R F信号に変換して高周波 処理部 2 1 に出力することもできる。
この場合、 本発明の第 6実施形態の情報処理端末システムの変形例と して、 図 1 5に示されるように、 高周波処理部 2 1は、 デュープレクサ 一 (DU P) 5 2、 低雑音増幅器 (L NA) 5 3、 帯域通過フィルター (B P F) 5 4、 6 0、 電力増幅器 (P A) 5 9を備えている。 帯域通 過フィルター (B P F) 5 4は、 受信信号帯域通過フィルター (図示し ない)、 基準信号帯域通過フィルタ一 (図示しない) を備えている。
- 帯域通過フィルター (B P F) 5 4の受信信号帯域通過フィルターに は、 受信 R F信号の周波数帯域が設定され、 その受信信号帯域通過フィ ル夕一は、 低雑音増幅器 (L NA) 5 3より入力された受信 R F信号の みを抽出し、 復調器 (D EM) 3 8に出力する。 帯域通過フィル夕一 (B P F) 5 4の基準位相信号帯域通過フィルターには、 基準位相信号の周 波数帯域が設定され、 その基準位相信号帯域通過フィルタ一は、 低雑音 増幅器 (L NA) 5 3より入力された受信 R F信号に重畳されている基 準位相信号のみを抽出し、 クロック発生器 3 9に出力する。
クロック発生器 3 9は、 帯域通過フィルタ一 ( B P F ) 5 4からの基 準位相信号に基づいて、 受信シンボルク口ックを生成 (再生) し、 / D変換器 2 4— 1、 2 4 - 2 , DZA変換器 2 5— 1、 2 5 - 2 , マイ ク ロ波送受信部インターフェース 3 1、 マイクロプロセッサー信号処理 部インターフェース 3 4、 マイクロプロセッサ一信号処理回路 (C P U) 2 6に出力する。 AZD変換器 2 4— 1、 2 4 - 2 , DZA変換器 2 5 — 1、 2 5 - 2 , マイクロ波送受信部インターフェース 3 1、 マイクロ プロセッサ一信号処理部ィンターフェース 3 4、 マイクロプロセッサ一 信号処理回路 (C P U) 2 6は、 クロック発生器 3 9からの受信シンポ ルクロックに同期して動作する。 また、 クロック発生器 3 9は、 帯域通 過フィルター (B P F) 5 4からの基準位相信号に基づいて、 搬送波を 生成 (再生) し、 復調器 (D EM) 3 8に出力する。
復調器 (D E M) 3 8は、 帯域通過フィル夕一 (B P F) 5 4からの 受信 R F信号を受信アナログ B B信号 (アナログ I信号、 アナログ Q信 号) に変換して AZD変換器 2 4— 1、 2 4— 2に出力する。
変調器 (MOD) 2 3は、 送信アナログ B B信号 (アナログ I信号、 アナログ Q信号) を変調して送信 R F信号に変換し、 帯域通過フィルタ 一 (B P F) 6 0を介して電力増幅器 (P A) 5 9に出力する。
また、 本発明では、 第 6 ' 実施形態の情報処理端末システムとして、 図 2 0に示されるように、 第 6実施形態の情報処理端末システムを第 2 実施形態の情報処理端末システムに適用することができる。
第 6 ' 実施形態の情報処理端末システムは、 マイクロプロセッサ一信 号処理部 6に代えて、 第 2実施形態のマイクロプロセッサー信号処理部 4を具備する。 このマイクロプロセッサー信号処理部 4は、 前述したよ うに: マイクロプロセッサ一信号処理部インターフェース 4 7 . マイク 口プロセッサー信号処理回路 (C P U) 4 8を備えている。 第 6 ' 実施 形態の情報処理端末システムでは、 マイク口波送受信部 1 1は、 変復調 処理部 8 6に代えて、 変復調処理部 8 6 ' を備えている。 変復調処理部 8 6 ' は、 復調器 (D EM) 3 8、 変調器 (MOD) 2 3、 ベ一スパン ド処理部を備えている。 そのべ一スバンド処理部は、 八 0変換器 2 4 — 1、 2 4— 2、 D /' A変換器 2 5 - 1 , 2 5— 2、 復号器 (D E C) 7 1、 符号器 (E N C) 7 2、 マイクロ波送受信部インターフェース 4 6、 クロック発生器 3 9を備えている。
この場合、 クロック発生器 3 9は、 周波数変換器 (C ON V) 4 0か らの基準位相信号に基づいて、 受信シンボルクロックを生成 (再生) し、
AZD変換器 2 4— 1、 2 4 - 2 , D/A変換器 2 5 - 1、 2 5— 2、 復号器 (D E C) 7 1、 符号器 (E N C) 7 2、 マイクロ波送受信部ィ ンタ一フェース 4 6、 マイクロプロセッサー信号処理部インターフエ一 ス 4 7、 マイクロプロセッサ一信号処理回路 (C P U) 4 8に出力する。
AZD変換器 2 4 - 1、 2 4 - 2 , D/A変換器 2 5 — 1、 2 5 - 2 , 復号器 (D E C) 7 1、 符号器 (E N C) 7 2、 マイクロ波送受信部ィ ンターフェ一ス 4 6、 マイクロプロセッサ一信号処理部インターフエ一 ス 4 7 、 マイクロプロセッサー信号処理回路 (C P U) 4 8は、 クロッ ク発生器 3 9からの受信シンポルクロックに同期して動作する。 また、 クロック発生器 3 9は、 周波数変換器 (C O N V) 4 0からの基準位相 信号に基づいて、 搬送波を生成 (再生) し、 復調器 (D EM) 3 8 に出 力する。
また、 第 6 ' 実施形態の情報処理端末システムでは、 変復調処理部 8 6 ' が、 受信時に、 高周波処理部 2 1からの受信変調波信号であるとこ ろの受信中間周波信号 (受信 I F信号) を受信データに変換してマイク 口プロセッサー信号処理部 4に出力し、 送信時に、 マイクロプロセッサ 一信号処理部 4からの送信データを送信変調波信号であるところの送信 中間周波信号 (送信 I F信号) に変換して高周波処理部 2 1 に出力して いるが、 これに限定されない。 変復調処理部 8 6 ' が、 受信時に、 高周 波処理部 2 1からの受信変調波信号として受信 R F信号を受信データに 変換してマイクロプロセッサ一信号処理部 4に出力し、 送信時に、 マイ クロプロセッサー信号処理部 4からの送信データを送信変調波信号とし て送信 R F信号に変換して高周波処理部 2 1 に出力することもできる。
この場合、 本発明の第 6 ' 実施形態の情報処理端末システムの変形例 として、 図 2 5 に示されるように、 高周波処理部 2 1 は、 デュープレク サー (D U P) 5 2、 低雑音増幅器 (L NA) 5 3、 帯域通過フィルタ
― (B P F) 5 4、 6 0、 電力増幅器 (P A) 5 9 を備えている。 帯域 通過フィルター (B P F) 5 4は、 受信信号帯域通過フィルター (図示 しない)、 基準位相信号帯域通過フィルター (図示しない) を備えている。 帯域通過フィルター (B P F) 5 4の受信信号帯域通過フィルターに は、 受信 R F信号の周波数帯域が設定され、 その受信信号帯域通過フィ ルターは、 低雑音増幅器 (L N A) 5 3より入力された受信 R F信号の みを抽出し、 復調器 (D EM) 3 8に出力する。 帯域通過フィルター (B P F) 5 4の基準信号帯域通過フィルターには、 基準位相信号の周波数 帯域が設定され、 その基準位相信号帯域通過フィル夕一は、 低雑音増幅 器 (L NA) 5 3より入力された受信 R F信号に重畳されている基準位 相信号のみを抽出し、 クロック発生器 3 9に出力する。
クロック発生器 3 9は、 帯域通過フィル夕一 (B P F) 5 4からの基 準位相信号に基づいて、 受信シンポルクロックを生成 (再生) し、 A/ D変換器 2 4 - 1 , 2 4— 2、 D/A変換器 2 5— 1、 2 5 - 2、 復号 器 (D E C) 7 1、 符号器 (E N C) 7 2、 マイク口波送受信部ィ ン夕 一フエ一ス 4 6 , マイクロプロセッサー信号処理部インターフェース 4 7、 マイクロプロセッサ一信号処理回路 (C P U) 4 8に出力する。 A ZD変換器 2 4— 1、 2 4 - 2 , D7A変換器 2 5 - 1、 2 5 - 2 , 復 号器 (D E C) 7 1、 符号器 ( E N C ) 7 2、 マイク口波送受信部ィ ン ターフェース 4 6、 マイクロプロセッサー信号処理部インターフェース 4 7、 マイクロプロセッサー信号処理回路 ( C P U) 4 8は、 クロック 発生器 3 9からの受信シンポルクロックに同期して動作する。 また、 ク ロック発生器 3 9は、 帯域通過フィル夕一 (B P F) 5 4からの基準位 相信号に基づいて、 搬送波を生成 (再生) し、 復調器 (D EM) 3 8に 出力する。
復調器 (D E M) 3 8は、 帯域通過フィルター (B P F) 5 4からの 受信 R F信号を受信アナログ B B信号 (アナログ I信号、 アナログ Q信 号) に変換して AZD変換器 2 4— 1、 2 4— 2に出力する。
変調器 (MOD) 2 3は、 送信アナログ B B信号 (アナログ I信号、 アナログ Q信号) を変調して送信 R F信号に変換し、 帯域通過フィルタ 一 (B P F ) 6 0 を介して電力増幅器 (P A ) 5 9 に出力する。
(第 7実施形態)
図 8は、 本発明の第 7実施形態の情報処理端末システムとして、 マイ ク口波帯直交振幅変調波を用いる情報処理端末システムの構成を示す。 この第 7実施形態の情報処理端末システムでは、 第 4実施形態の効果に 加えて、 受信シンポルクロック再生回路が不要になる。 第 7実施形態で は、 前述と重複する説明を省略する。
第 7実施形態の情報処理端末システムは、 ネッ トワークに接続された ァンテナ 5 1 と、 マイクロ波送受信部 1 3 と、 マイクロプロセッサー信 号処理部 6 とを具備する。アンテナ 5 1 とマイクロ波送受信部 1 3 とは、 送受信装置 (通信装置) である。 マイクロプロセッサー信号処理部 6 は、 情報処理端末である。 すなわち、 第 7実施形態の情報処理端末システム は, 第 4実施形態の情報処理端末システムのマイク口波送受信部 7 に代 えて、 マイク口波送受信部 1 3 を具備する。
第 7実施形態の情報処理端末システムは、 マイクロプロセッサー信号 処理部 6からマイクロ波送受信部 1 3 を着脱できる構造である。 マイク 口波送受信部 1 3 とマイクロプロセッサー信号処理部 6 とが分離されて いるとき、 ユーザは、 マイクロプロセッサー信号処理部 6の機能のみで も第 7実施形態の情報処理端末システムを情報処理端末として使用でき る。
このマイク口波送受信部 1 3は、 高周波処理部 2 1、 変復調処理部 8 7 を備えている。 この高周波処理部 2 1 は、 第 1実施形態と同じである (図 2参照)。
変復調処理部 8 7は、 復調器 (D E M ) 4 2、 変調器 (M O D ) 2 3 、 ベースバンド処理部を備えている。 そのベースバンド処理部は、' アナ口 グ/デジタル (A / D ) 変換器 2 4 - 1 , 2 4— 2、 デジタル/アナ口 グ (D/A) 変換器 2 5— 1、 2 5— 2、 マイクロ波送受信部イ ンター フェース ( I ZF) 3 1、 クロック発生器 (C L O C K G E N) 4 1 を備えている。 変調器 (MOD) 2 3、 AZD変換器 2 4— 1、 2 4— 2、 DZA変換器 2 5— 1、 2 5 - 2 , マイクロ波送受信部インタ一フ エース 3 1は、 第 4実施形態と同じである (図 5参照)。 すなわち、 変復 調処理部 8 7は、 第 4実施形態における変復調処理部 8 4の復調器 (D E M) 2 2、 クロック発生器 3 5に代えて、 復調器 (D EM) 4 2、 ク ロック発生器 4 1 を備えている。
変復調処理部 8 7の復調器 (D EM) 4 2は、 搬送波再生回路 (図示 しない) を備えている。 復調器 (D EM) 4 2の搬送波再生回路は、 第 1実施形態における変復調処理部 8 1の復調器 (D EM) 2 2の搬送波 再生回路と同じである。
クロック発生器 4 1は、 自走発振により クロックを生成して AZD変 換器 2 4— 1., 2 4— 2、 D/ A変換器 2 5 — 1、 2 5— 2、 マイクロ 波送受信部インターフェース 3 1、 マイクロプロセッサ一信号処理部ィ ン夕一フェース 3 4 , マイクロプロセッサー信号処理回路 (C P U) 2 6に出力する。
次に、 第 7実施形態の情報処理端末システムが信号を受信したとさの 動作を説明する。 この動作については第 4実施形態と重複する説明を省 略する。
帯域通過フィルター (B P F) 5 6からの受信 I F信号は、 復調器 (D EM) 4 2によって、 受信アナログ B B信号としてアナログ I信号、 ァ ナログ Q信号に変換され、 A/D変換器 2 4— 1、 2 4— 2に出力され る。
クロック発生器 4 1の自走発振により、 クロックがクロック発生器 4
1から AZD変換器 2 4 _ 1、' 2 4— 2、 DZA変換器 2 5— 1、 2 5
_ 2、 マイクロ波送受信部インタ一フェース 3 1、 マイクロプロセッサ —信号処理部インターフェース 3 4、 マイクロプロセッサ一信号処理回 路 (C P U) 2 6に出力される。
復調器 (D EM) 3 8からのアナログ I信号、 アナログ Q信号は、 A ZD変換器 2 4— 1、 2 4— 2によって、 クロック発生器 4 1からのク ロックに同期したサンプリ ング周波数でサンプリ ングされ、 受信デジ夕 ル B B信号としてデジタル I信号、 デジタル Q信号に変換され、 マイク 口波送受信部ィンターフェース 3 1に出力される。
A/D変換器 2 4— 1、 2 4— 2からの受信デジタル B B信号 (デジ タル I信号、 デジタル Q信号) は、 マイクロ波送受信部インターフエ一 ス 3 1の変換回路によって、 クロック発生器 4 1からのクロックに同期 して、 信号レベル変換処理、 パラレルビッ ト変換処理が施され、 マイク 口プロセッサー信号処理部ィ ン夕ーフェース 3 4に出力される。
マイク口波送受信部ィン夕一フェース 3 1からの受信デジタル B B信 号 (デジタル I信号. デジタル Q信号) は、 マイ クロプロセッサー信号 処理部イン夕一フェース 3 4の変換回路によって、 クロック発生器 4 1 からのクロックに同期して、 信号レベル変換処理、 パラレルビッ ト変換 処理が施され、 マイクロプロセッサー信号処理回路 (C P U) 2 6に出 力される。
マイクロプロセッサー信号処理部インターフェース 3 4からの受信デ ジタル B B信号 (デジ夕ル I信号、 デジタル Q信号) は、 マイクロプロ セッサ一信号処理回路 (C P U) 2 6が実行する通信処理プログラムに よって、 クロック発生器 4 1からのクロックに同期して、 誤り訂正の処 理、 復号化の処理、 識別情報除去処理、 フーリエ変換、 デジタル波形処 理が施され、 受信データに変換される。 このように、 マイクロプロセッ サ一信号処理回路 (C P U) 2 6では、 受信デジタル B B信号 (デジ夕 ル I信号、 デジタル Q信号) にデジタル波形処理を施すことにより波形 を再生し、 受信データを判別する。 マイクロプロセッサ一信号処理回路 (C P U) 2 6は、 応用プログラム (例えば電子メール処理プログラム) により、 受信データを処理する。
次に、 第 7実施形態の情報処理端末システムが信号を送信するときの 動作を説明する。 この動作については第 4実施形態と重複する説明を省 略する。
マイクロプロセッサー信号処理回路 (C P U) 2 6は、 応用プロダラ ム (例えば電子メール処理プログラム) によって送信データを生成した 後、 通信処理プログラムによって、 クロック発生器 4 1からのクロック に同期して、 送信データに誤り訂正用冗長情報を付加する処理、 符号化 の処理、 識別情報付加処理、 逆フーリエ変換、 デジタル波形処理を施し て送信デジタル B B信号 (デジタル I信号、 デジタル Q信号) に変換し、 マイクロプロセッサー信号処理部インターフエ一ス 3 4に出力する。 マイクロプロセッサ一信号処理回路 (C P U) 2 6からの送信デジ夕 ル B B信号 (デジタル I信号、 デジタル Q信号) は、 マイクロプロセッ サー信号処理部インターフエ一ス 3 4の変換回路によって、 クロック発 生器 4 1からのクロックに同期して., 信号レべル変換処理 パラレルビ ッ 1、変換処理が施され、 マイク口波送受信部ィンターフェース 3 1 に出 力される。
マイクロプロセッサー信号処理部イン夕一フェース 3 4からの送信デ ジタル B B信号 (デジタル I信号、 デジタル Q信号) は、 マイクロ波送 受信部インタ一フェース 3 1の変換回路によって、 クロック発生器 4 1 からのクロックに同期して、 信号レベル変換処理、 パラレルビッ ト変換 処理が施され、 0/八変換器 2 5— 1、 2 5 — 2に出力される。
マイク口波送受信部ィン夕一フェース 3 1からの送信デジタル B B信 号 (デジタル I信号、 デジタル Q信号) は、 D/A変換器 2 5 _ 1、 2
5— 2によって、 クロック発生器 4 1からのクロックに同期して、 送信 アナログ B B信号 (アナログ I信号、 アナログ Q信号) に変換され、 変 調器 (MOD) 2 3 に出力される。 D/ A変換器 2 5 — 1、 2 5 - 2 からの送信アナログ B B信号 (アナログ I信号、 アナログ Q信号) は、 変調器 (MO D) 2 3によって、 送信 I F信号に変換され、 帯域通過フ ィルター (B P F) 6 2に出力される。
第 7実施形態の情報処理端末システムでは、 マイクロプロセッサー信 号処理回路 (C P U) 2 6で、 受信デジタル B B信号 (デジタル I 信号、 デジタル Q信号) にデジタル波形処理を施すことにより波形を再生し、 受信データを判別する。 このため、 復調器 (D EM) 4 2には受信シン ポルクロックを再生する受信シンポルクロック再生回路が必要ない。 こ のように、 第 7実施形態の情報処理端末システムでは、 第 4実施形態の 効果に加えて、 受信シンボルク口ック再生回路が不要になる。
なお、 第 7実施形態の情報処理端末システムでは、 変復調処理部 8 7 が、 受信時に、 高周波処理部 2 1からの受信変調波信号であるところの 受信中間周波信号 (受信 I F信号) を受信デジタル B B信号に変換して マイクロプロセッサー信号処理部 6 に出力し、 送信時に、 マイクロプロ セッサ一信号処理部 6からの送信デジタル B B信号を送信変調波信号で あるところの送信中間周波信号 (送信 I F信号) に変換して高周波処理 部 2 1 に出力しているが、 これに限定されない。 変復調処理部 8 7が、 受信時に、 高周波処理部 2 1からの受信変調波信号として受信 R F信号 を受信デジタル B B信号に変換してマイクロプロセッサー信号処理部 6 に出力し、 送信時に、 マイクロプロセッサ一信号処理部 6からの送信デ ジタル B B信号を送信変調波信号として送信 R F信号に変換して高周波 処理部 2 1 に出力することもできる。
この場合、 本発明の第 7実施形態の情報処理端末システムの変形例と して、 図 1 6 に示されるように、 高周波処理部 2 1 は、 デュープレクサ 一 (D U P ) 5 2、 低雑音増幅器 (L NA) 5 3、 帯域通過フィルタ一
(B P F) 5 4、 6 0、 電力増幅器 (P A) 5 9 を備えている。 復調器 (D EM) 4 2は、 帯域通過フィルター (B P F) 5 4からの 受信 R F信号を受信アナログ B B信号 (アナログ I信号、 アナログ Q信 号) に変換して A/D変換器 2 4 _ 1、 2 4— 2に出力する。 A/D変 換器 2 4— 1、 2 4— 2、 D / A変換器 2 5— 1、 2 5 - 2 , マイクロ 波送受信部インターフェース 3 1、 マイクロプロセッサ一信号処理部ィ ンターフェース 3 4、 マイクロプロセッサー信号処理回路 (C P U) 2 6は、 クロック発生器 4 1からのクロックに同期して動作する。
変調器 (MOD) 2 3は、 送信アナログ B B信号 (アナログ I信号、 アナログ Q信号) を変調して送信 R F信号に変換し、 帯域通過フィルタ 一 (B P F) 6 0を介して電力増幅器 (P A) 5 9に出力する。
. また、 本発明では、 第 7 ' 実施形態の情報処理端末システムとして、 図 2 1 に示されるように、 第 7実施形態の情報処理端末システムを第 2 実施形態の情報処理端末システムに適用することができる。
第 7, 実施形態の情報処理端末システムは、 マイクロプロセッサー信 号処理部 6に代えて、 第 2実施形態のマイクロプロセッサ一信号処理部 4を具備する。 このマイクロプロセッサ一信号処理部 4は、 前述したよ うに、 マイクロプロセッサ一信号処理部インターフェース 4 7、 マイク 口プロセッサー信号処理回路 (C P U) 4 8を備えている。 第 7 ' 実施 形態の情報処理端末システムでは、 マイクロ波送受信部 1 3は、 変復調 処理部 8 7に代えて、 変復調処理部 8 7 ' を備えてい
る。 変復調処理部 8 7 ' は、 復調器 (D EM) 4 2、 ベースバン ド処理 部を備えている。 そのベースバンド処理部は、 変調器 (MOD) 2 3、 AZD変換器 2 4— 1、 2 4 - 2 , D/A変換器 2 5— 1、 2 5— 2、 復号器 (D E C) 7 1、 符号器 (E N C) 7 2、 マイクロ波送受信部ィ ンタ一フェース 4 6、 クロック発生器 4 1を備えている。
この場合、 クロック発生器 4 1は、 自走発振によりクロックを生成し て AZD変換器 2 4— 1、 2 4 _ 2、 DZA変換器 2 5 - 1、 2 5— 2、 復号器 (D E C) 7 1、 符号器 (E N C) 7 2、 マイクロ波送受信部ィ ン夕一フェース 4 6、 マイクロプロセッサ一信号処理部ィン夕一フエ一 ス 4 7、 マイクロプロセッサ一信号処理回路 (C P U) 4 8に出力する。
AZD変換器 2 4— 1、 2 4 - 2 , D/A変換器 2 5— 1、 2 5 — 2、 復号器 (D E C) 7 1、 符号器 (E N C) 7 2、 マイクロ波送受信部ィ ン夕一フェース 4 6、 マイクロプロセッサー信号処理部インターフエ一 ス 4 7、 マイクロプロセッサ一信号処理回路 (C P U) 4 8は、 クロッ ク発生器 4 1からのクロックに同期して動作する。
また、 第 7 ' 実施形態の情報処理端末システムでは、 変復調処理部 8 7 ' が、 受信時に、 高周波処理部 2 1からの受信変調波信号であるとこ ろの受信中間周波信号 (受信 I F信号) を受信データに変換してマイク 口プロセッサー信号処理部 4に出力し、 送信時に、 マイクロプロセッサ 一信号処理部 4からの送信データを送信変調波信号であるところの送信 中間周波信号 (送信 I F信号) に変換して高周波処理部 2 1 に出力して いるが、 これに限定されない。 変復調処理部 8 7 ' が、 受信時に、 高周 波処理部 2 1からの受信変調波信号として受信 R F信号を受信データに 変換してマイクロプロセッサー信号処理部 4に出力し、 送信時に、 マイ ク口プロセッサ一信号処理部 4からの送信データを送信変調波信号とし て送信 R F信号に変換して高周波処理部 2 1 に出力することもできる。
この場合、 本発明の第 7 ' 実施形態の情報処理端末システムの変形例 として、 図 2 6に示されるように、 高周波処理部 2 1は、 デュープレク サ一 (DU P) 5 2 低雑音増幅器 (L NA) 5 3、 帯域通過フィルタ 一 (B P F) 5 4、 6 0、 電力増幅器 (P A) 5 9を備えている。
復調器 (D EM) 4 2は、 帯域通過フィルター (B P F) 5 4からの 受信 R F信号を受信アナログ B B信号 (アナログ I信号、 アナログ Q信 号) に変換して A/D変換器 2 4— 1、 2 4— 2に出力する。 AZD変 換器 2 4— 1、 2 4 - 2、 D/A変換器 2 5 - 1、 2 5— 2、 復号器 (D E C) 7 1、 符号器 (E N C) 7 2、 マイクロ波送受信部イン夕一フエ ース 4 6、 マイクロプロセッサー信号処理部インターフエ一ス 4 7、 マ イク口プロセッサー信号処理回路 (C P U) 4 8は、 クロック発生器 4 1からのクロックに同期して動作する。
変調器 (MO D) 2 3は、 送信アナログ B B信号 (アナログ I信号、 アナログ Q信号) を変調して送信 R F信号に変換し、 帯域通過フィルタ 一 (B P F) 6 0を介して電力増幅器 (P A) 5 9に出力する。
(第 8実施形態)
図 9は、 本発明の第 8実施形態の情報処理端末システムとして、 マイ ク口波帯直交振幅変調波を用いる情報処理端末システムの構成を示す。 この第 8実施形態の情報処理端末システムでは、 第 7実施形態の効果に 加えて、 マイク口波送受信部とマイク口プロセッサー信号処理部とが何 らかの理由で分離された場合でも、 マイクロプロセッサー信号処理部内 のマイクロプロセッサー信号処理回路 (C P U) が常に動作する。 第 8 実施形態では、 前述と重複する説明を省略する。
第 8実施形態の情報処理端末システムは、 ネッ トワークに接続された アンテナ 5 1 と、 マイク口波送受信部 1 5 と、 マイク口プロセッサー信 号処理部 1 6 とを具備する。 アンテナ 5 1 とマイクロ波送受信部 1 5 と は、 送受信装置 (通信装置) である。 マイクロプロセッサ一信号処理部 1 6は、 情報処理端末である。 すなわち、 第 8実施形態の情報処理端末 システムは、 第 7実施形態の情報処理端末シ
ステムのマイクロ波送受信部 1 3、 マイクロプロセッサ一信号処理部 6 に代えて、 マイクロ波送受信部 1 5、 マイクロプロセッサー信号処理部 1 6 を具備する。
このマイク口波送受信部 1 5は、 高周波処理部 2 1、 変復調処理部 8 8 を備えている。 この高周波処理部 2 1 は、 第 1実施形態と同じである (図 2参照)。 変復調処理部 8 8は、 復調器 (D EM) 4 2、 変調器 (MOD) 2 3、 ベースバンド処理部を備えている。 そのベースバンド処理部は、 アナ口 グ /デジタル ( A/D) 変換器 2 4— 1、 2 4 - 2 , デジタル/アナ口 グ (DZA) 変換器 2 5— 1、 2 5 - 2 , マイクロ波送受信部インター フェース ( I /F) 1 0 1 を備えている。 復調器 (D EM) 4 2、 変調 器 (MOD) 2 3、 AZD変換器 2 4 - 1、 2 4 - 2、 DZA変換器 2 5— 1、 2 5— 2は、 第 7実施形態と同じである (図 8参照)。 マイクロ 波送受信部インターフェース ( I ZF) 1 0 1は、 その機能が上述のマ イク口波送受信部イ ンタ一フェース ( I ZF) 3 1 と同じであるが、 ク ロックの入出力が上述のマイクロ波送受信部イ ンターフェース( I /F) 3 1 と異なる。
マイクロプロセッサ一信号処理部 1 6は、 マイクロプロセッサ一信号 処理部インターフェース ( I / F ) 1 0 2、 マイクロプロセッサ一信号 処理回路 (C P U) 2 6、 クロック発生器 (C L O C K G E N) 3 3 を備えている。 マイクロプロセッサ一信号処理回路 2 6は、 第 7実施形 態と同じである (図 8参照)。 マイクロプロセッサー信号処理部ィンタ一 フエース ( I / F ) 1 0 2は、 その機能が上述のマイクロプロセッサー 信号処理部インターフェース ( I / F ) 3 4と同じであるが、 クロック の入出力が上述のマイク ロプロセッサー信号処理部イ ンターフェース ( I F ) 3 4と異なる。
クロック発生器 3 3は、 自走発振によりクロックを生成して A/D変 換器 2 4— 1、 2 4 - 2 , DZA変換器 2 5— 1、 2 5 - 2 , マイクロ 波送受信部インターフェース 1 0 1、 マイクロプロセッサー信号処理部 イ ンタ一フェース 1 0 2、 マイクロプロセッサ一信号処理回路 (C P U) 2 6に出力する。
第 8実施形態の情報処理端末システムは、 マイクロプロセッサー信号 処理部 1 6からマイクロ波送受信部 1 5を着脱できる構造である。 マイ ク口波送受信部 1 5 とマイク口プロセッサー信号処理部 1 6 とが分離さ れているときでも、 マイクロプロセッサ一信号処理回路 (C P U) 2 6 は、 クロック発生器 3 3からのクロックに同期して、 メモリ に記憶され た複数のプログラムのうち、 マイク口波送受信機能を利用しない表計算 や文書作成など一般のプログラム (図示しない) を実行することができ、 前記の一般的な情報処理 (情報処理端末の機能のみが使用される処理) を行う ことが可能である。 つまり、 ュ一ザは、 マイクロプロセッサー信 号処理部 1 6の機能のみでも第 8実施形態の情報処理端末システムを情 報処理端末として使用できる。
次に、 第 8実施形態の情報処理端末システムが信号を受信したときの 動作を説明する。 この動作については第 7実施形態と重複する説明を省 略する。
帯域通過フィルター (B P F) 5 6からの受信 I F信号は、 復調器 (D E M ) 4 2によって、 受信アナログ B B信号としてアナ口グ I 信号、 ァ ナログ Q信号に変換され、 AZD変換器 2 4— 1、 2 4— 2に出力され る
ク口ック発生器 3 3の自走発振により、 クロックがクロック発生器 3 3から AZD変換器 2 4— 1、 2 4 - 2 , D/A変換器 2 5— 1、 2 5 - 2、 マイクロ波送受信部イン夕一フェース 1 0 1、 マイクロプロセッ サ一信号処理部インターフエ一ス 1 0 2、 マイクロプロセッサー信号処 理回路 (C P U) 2 6に出力される。
復調器 (D EM) 3 8からのアナログ I信号、 アナログ Q信号は、 A ZD変換器 2 4— 1、 2 4— 2によって、 クロック発生器 3 3からのク ロックに同期したサンプリ ング周波数でサンプリ ングされ、 受信デジ夕 ル B B信号としてデジタル I信号、 デジタル Q信号に変換され、 マイク 口波送受信部イン夕一フェース 1 0 1 に出力される。 '
A/D変換器 2 4— 1、 2 4— 2からの受信デジタル B B信号 (デジ タル I信号、 デジタル Q信号) は、 マイクロ波送受信部インターフエ一 ス 1 0 1 の変換回路によって、 クロック発生器 3 3からのクロックに同 期して、 信号レベル変換処理、 パラレルビッ ト変換処理が施され、 マイ ク口プロセッサ一信号処理部ィン夕一フェース 1 0 2に出力される。 マイクロ波送受信部インターフェース 1 0 1からの受信デジタル B B 信号 (デジタル I 信号、 デジタル Q信号) は、 マイクロプロセッサ一信 号処理部インターフェース 1 0 2の変換回路によって、 クロック発生器 3 3からのクロックに同期して、 信号レベル変換処理、 パラレルビッ ト 変換処理が施され、 マイクロプロセッサー信号処理回路 (C P U ) 2 6 に出力される。
+ マイクロプロセッサ一信号処理部インターフェース 1 0 2からの受信 デジタル B B信号 (デジタル I 信号、 デジタル Q信号) は、 マイクロプ 口セッサ一信号処理回路 (C P U ) 2 6が実行する通信処理プログラム によって、 クロック発生器 3 3からのクロックに同期して、 誤り訂正の 処理、 復号化の処理、 識別情報除去処理、 フーリエ変換、 デジタル波形 処理が施され 受信データに変換される。 このように、 マイクロプロセ ッサ一信号処理回路 ( C P U ) 2 6では、 受信デジタル B B信号 (デジ タル I信号、 デジタル Q信号) にデジタル波形処理を施すことにより波 形を再生し、 受信データを判別する。 マイクロプロセッサー信号処理回 路 ( C P U ) 2 6は、 応用プログラム (例えば電子メール処理プロダラ ム) により、 受信データを処理する。
次に、 第 8実施形態の情報処理端末システムが信号を送信するときの 動作を説明する。 この動作については第 7実施形態と重複する説明を省 略する。
マイクロプロセッサ一信号処理回路 ( C P U ) 2 6は、 応用プロダラ ム (例えば電子メール処理プログラム) によって送信データを生成した 後、 通信処理プログラムによって、 クロック発生器 3 3からのクロック に同期して、 送信データに誤り訂正用冗長情報を付加する処理、 符号化 の処理、 識別情報付加処理、 逆フーリエ変換、 デジタル波形処理を施し て送信デジタル B B信号 (デジタル I信号、 デジタル Q信号) に変換し、 マイクロプロセッサー信号処理部イン夕一フェース 1 0 2に出力する。 マイクロプロセッサー信号処理回路 (C P U) 2 6からの送信デジ夕 ル B B信号 (デジタル I信号、 デジタル Q信号) は、 マイクロプロセッ サー信号処理部インターフエ一ス 1 0 2の変換回路によって、 クロック 発生器 3 3からのクロックに同期して、 信号レベル変換処理、 パラレル ビッ ト変換処理が施され、 マイク口波送受信部ィンターフェース 1 0 1 に出力される。
マイクロプロセッサー信号処理部インタ一フェース 1 0 2からの送信 デジタル B B信号 (デジタル I信号、 デジタル Q信号) は、 マイクロ波 送受信部イン夕一フェース 1 0 1の変換回路によって、 クロック発生器 3 3からのクロックに同期して、 信号レベル変換処理、 パラレルビッ ト 変換処理が施され、 DZA変換器 2 5— 1、 2 5— 2に出力される。
マイク口波送受信部ィ ンターフェース 1 0 1からの送信デジ夕ル B B 信号 (デジタル I信号、 デジタル Q信号) は、 D. A変換器 2 5 _ 1、 2 5— 2によって、 クロック発生器 3 3からのクロ ックに同期して、 送 信アナログ B B信号 (アナログ I信号、 アナログ Q信号) に変換され、 変調器 (MOD) 2 3に出力される。
0 八変換器 2 5— 1、 2 5— 2からの送信アナログ B B信号 (アナ ログ I信号、 アナログ Q信号) は、 変調器 (MOD) 2 3によって、 送 信 I F信号に変換され、 帯域通過フィルター (B P F) 6 2に出力され る。
第 8実施形態の情報処理端末システムでは、 上述のように、 マイクロ プロセッサー信号処理部 1 6のクロック発生器 3 3は、 クロックを AZ
D変換器 2 4 - 1、 2 4— 2、 D/A変換器 2 5— 1、 2 5— 2、 マイ クロ波送受信部インターフェース 1 0 1、 マイク口プロセッサー信号処 理部インターフェース 1 0 2、 マイクロプロセッサー信号処理回路 (C P U) 2 6に出力している。 このため、 マイクロ波送受信部 1 5 とマイ ク口プロセッサー信号処理部 1 6 とが何らかの理由で分離された場合で も、 クロック発生器 3 3の自走発振により、 クロックがマイクロプロセ ッサ一信号処理回路 (C P U) 2 6に出力される。 このため、 マイクロ プロセッサー信号処理回路 (C P U) 2 6は、 クロック発生器 3 3から のクロックに同期したタイミングで動作する。 このように、 第 8実施形 態の情報処理端末システムでは、 第 7実施形態の効果に加えて、 マイク 口波送受信部 1 5 とマイク口プロセッサー信号処理部 1 6 とが何らかの 理由で分離された場合でも、 マイクロプロセッサ一信号処理部 1 6内の マイク ロプロセッサー信号処理回路 (C P U) 2 6が常に動作する。 なお、 第 8実施形態の情報処理端末システムでは、 変復調処理部 8 8 が、 受信時に、 高周波処理部 2 1からの受信変調波信号であるところの 受信中間周波信号 (受信 I F信号) を受信デジタル B B信号に変換して マイクロプロセッサー信号処理部 1 6に出力し, 送信時に、 マイクロプ 口セッサ一信号処理部 1 6からの送信デジタル B B信号を送信変調波信 号であるところの送信中間周波信号 (送信 I F信号) に変換して高周波 処理部 2 1 に出力しているが、 これに限定されない。 変復調処理部 8 8 が、 受信時に、 高周波処理部 2 1からの受信変調波信号として受信 R F 信号を受信デジタル B B信号に変換してマイクロプロセッサー信号処理 部 1 6に出力し、 送信時に、 マイクロプロセッサ一信号処理部 1 6から の送信デジタル B B信号を送信変調波信号として送信 R F信号に変換し て高周波処理部 2 1 に出力することもできる。
この場合、 本発明の第 8実施形態の情報処理端末システムの変形例と して、 図 1 7に示されるように、 高周波 理部 2 1は、 デュープレクサ 一 (D U P ) 5 2、 低雑音増幅器 (L N A) 5 3、 帯域通過フィルター (B P F) 5 4、 6 0、 電力増幅器 (P A) 5 9を備えている。
復調器 (D EM) 4 2は、 帯域通過フィルタ一 (B P F) 5 4からの 受信 R F信号を受信アナログ B B信号 (アナログ I信号、 アナログ Q信 号) に変換して AZD変換器 2 4— 1、 2 4— 2に出力する。 A/D変 換器 2 4— 1、 2 4 - 2 , D/A変換器 2 5— 1、 2 5— 2、 マイクロ 波送受信部インターフェース 1 0 1、 マイクロプロセッサ一信号処理部 インターフェース 1 0 2、 マイクロプロセッサー信号処理回路 (C P U)
2 6は、 クロック発生器 3 3からのクロックに同期して動作する。
変調器 (MOD) 2 3は、 送信アナログ B B信号 (アナログ I信号、 アナログ Q信号) を変調して送信 R F信号に変換し、 帯域通過フィルタ 一 (B P F) 6 0を介して電力増幅器 (P A) 5 9に出力する。
また、 本発明では、 第 8 ' 実施形態の情報処理端末システムとして、 図 2 2に示されるように、 第 8実施形態の情報処理端末システムを第 2 実施形態の情報処理端末システムに適用することができる。
第 8 ' 実施形態の情報処理端末システムは、 マイクロプロセッサ一信 号処理部 1 6に代えて、 マイクロプロセッサー信号処理部 1 6 ' を具備 する。 マイクロプロセッサー信号処理部 1 6 ' は、 第 2実施形態のマイ クロプロセッサー信号処理回路 (C P U) 4 8 と、 マイクロプロセッサ 一信号処理部インターフェース 1 0 4と、 上述のクロック発生器 3 3 と を備えている。 マイクロプロセッサー信号処理部インターフェース 1 0
4は、 その機能が上述のマイクロプロセッサー信号処理部インターフエ ース 4 7 と同じであるが、 クロックの入出力が上述のマイクロプロセッ サー信号処理部インターフェース 4 7 と異なる。
第 8 ' 実施形態の情報処理端末システムでは、 マイクロ波送受信部 9 は、 変復調処理部 8 8に代えて、 変復調処理部 8 8 ' を備えている。 変 復調処理部 8 8 ' は、 復調器 (D EM) 4 2、 変調器 (M〇D 2 3、 ベースバンド処理部を備えている。 そのベースバン ド処理部は、 AZD 変換器 2 4— 1、 2 4 - 2 , D/A変換器 2 5 — 1、 2 5 - 2、 復号器 (D E C) 7 1、 符号器 (E N C) 7 2、 マイクロ波送受信部インター フェース 1 0 3を備えている。 マイクロ波送受信部インタ一フエ一ス 1 0 3は、 その機能が上述のマイクロ波送受信部インタ一フェース 4 6 と 同じであるが、 クロックの入出力が上述のマイクロ波送受信部インター フェース 4 6 と異なる。
この場合、 クロック発生器 3 3は、 自走発振によりクロックを生成し て AZD変換器 2 4— 1、 2 4— 2、 D/A変換器 2 5 — 1、 2 5 — 2、 復号器 (D E C) 7 1、 符号器 (E N C) 7 2、 マイクロ波送受信部ィ ンターフェ一ス 1 0 3、 マイクロプロセッサー信号処理部イン夕一フエ ース 1 0 4、 マイクロプロセッサー信号処理回路 ( C P U) 4 8 に出力 する。 A/D変換器 2 4— 1、 2 4 - 2 , D.ZA変換器 2 5 — 1、 2 5 一 2 , 復号器 (D E C) 7 1、 符号器 (E N C) 7 2、 マイクロ波送受 信部イン夕一フエ一ス 1 0 3、 マイクロプロセッサ一信号処理部イ ンタ 一フェース 1 0 4、 マイクロプロセッサー信号処理回路 (C P U) 4 8 は、 クロック発生器 3 3からのクロックに同期して動作する。
また、 第 8 , 実施形態の情報処理端末システムでは、 変復調処理部 8 8 ' が、 受信時に、 高周波処理部 2 1からの受信変調波信号であるとこ ろの受信中間周波信号 (受信 I F信号) を受信データに変換してマイク 口プロセッサー信号処理部 1 6 ' に出力し、 送信時に、 マイクロプロセ ッサ一信号処理部 1 6 ' からの送信デ一夕を送信変調波信号であるとこ ろの送信中間周波信号 (送信 I F信号) に変換して高周波処理部 2 1 に 出力しているが、 これに限定されない。 変復調処理部 8 8 ' が、 受信時 に、 高周波処理部 2 1からの受信変調波信号として受信 R F信号を受信 データに変換してマイクロプロセッサー信号処理部 1 6 ' に出力し、 送 信時に、 マイクロプロセッサー信号処理部 1 6 ' からの送信データを送 信変調波信号として送信 R F信号に変換して高周波処理部 2 1 に出力す ることもできる。
この場合、 本発明の第 8 ' 実施形態の情報処理端末システムの変形例 として、 図 2 7に示されるように、 高周波処理部 2 1は、 デュープレク サ一 (DUP) 5 2、 低雑音増幅器 '(L NA) 5 3、 帯域通過フィルタ 一 (B P F) 5 4、 6 0、 電力増幅器 (P A) 5 9を備えている。
復調器 (D EM) 4 2は、 帯域通過フィルター (B P F) 5 4からの 受信 R F信号を受信アナログ B B信号 (アナログ I信号、 アナログ Q信 号) に変換して AZD変換器 2 4— 1、 2 4— 2に出力する。 AZD変 換器 2 4— 1、 2 4 - 2 ,
D/A変換器 2 5— 1、 2 5 - 2 , 復号器 (D E C) 7 1、 符号器 ( E N C ) 7 2、 マイク口波送受信部ィン夕ーフェース 1 0 3、 マイクロプ 口セッサ一信号処理部インターフェース 1 0 4、 マイクロプロセッサー 信号処理回路 (C P U) 4 8は、 クロック発生器 3 3からのクロックに 同期して動作する。
変調器 (MOD) 2 3は、 送信アナログ B B信号 (アナログ I信号、 アナログ Q信号) を変調して送信 R F信号に変換し、 帯域通過フィル夕 一 (B P F) 6 0を介して電力増幅器 (P A) 5 9に出力する。
第 1実施形態〜第 8実施形態とその変形例、 第 4 ' 実施形態〜第 8 ' 実施形態とその変形例において、 直交振幅変調信号 (QAM変調信号) の場合について説明したが、 振幅変調、 位相変調、 周波数変調、 その他 の変調を含めシンボル単位でデジタルデータを伝送する場合でも本発明 を適用できる。 また、 第 1実施形態〜第 8実施形態において、 マイクロ 波を利用した無線通信のみならず、 光を利用した有線通信にも適用でき る。 この場合、 高周波 R F信号は、 搬送波に光を用いた変調波である高 周波信号に置き換えられる。
本発明の第 1実施形態、 第 2実施形態の情報処理端末システムによれ ば、 小型化を実現できる。 本発明の第 1実施形態、 第 2実施形態の情報 処理端末システムによれば、 低消費電力を実現できる。 本発明の第 1実 施形態、 第 2実施形態の情報処理端末システムによれば、 低発熱化を実 現できる。 本発明の第 1実施形態、 第 2実施形態の情報処理端末システ ムによれば、 低コス ト化を実現できる。 本発明の第 2実施形態の情報処 理端末システムによれば、 スループッ トの低下を防止する。 本発明の第 1実施形態、第 2実施形態の情報処理端末システムによれば、利用性(携 帯性、 経済性) が向上する。 本発明の第 3実施形態の情報処理端末シス テムによれば、 第 1実施形態の効果に加えて、 第 2実施形態の効果も実 現する。 本発明の第 4実施形態の情報処理端末システムによれば、 第 3 実施形態の効果に加えて、 受信シンボルクロックに同期したシンボルク ロックを、そのシンボルクロックの受け钿の用途に合わせて変更できる。 本発明の第 5実施形態の情報処理端末システムによれば、 第 3実施形態 の効果に加えて、 受信シンボルク口ックがマイク口波送受信部からマイ ク口プロセッサー信号処理部に出力されない状況でも、 マイクロプロセ ッサ一信号処理部内のマイクロプロセッサ一信号処理回路 (C P U ) が 常に動作する。本発明の第 6実施形態の情報処理端末システムによれば -. 第 4実施形態の効果に加えて、 搬送波を再生する搬送波再生回路と受信 シンボルクロックを再生する受信シンボルクロック再生回路とを簡略化 でさ、 再生された搬送波、 受信シンボルクロ ックの位相雑音を改善する ことができる。本発明の第 7実施形態の情報処理端末システムによれば、 第 4実施形態の効果に加えて、 受信シンボルク口ック再生回路が不要に なる。 本発明の第 8実施形態の情報処理端末システムによれば、 第 7実 施形態の効果に加えて、 マイクロ波送受信部とマイクロプロセッサ一信 号処理部とが何らかの理由で分離された場合でも、 マイクロプロセッサ 一信号処理部内のマイクロプロセッサ一信号処理回路 ( C P U ) が常に 動作する。 '

Claims

請求の範囲
1 . 情報処理端末と、
前記情報処理端末に着脱可能な送受信装置と
を具備し、
前記送受信装置は、
送受信処理部と、
復調部と、
変調部と、
ベースバンド処理部とを備え、
前記送受信装置が前記情報処理端末に装着されているときに、
• 前記送受信処理部は、 ネッ トワークからの受信変調波信号を前記復調 部に出力し、 前記変調部からの送信変調波信号を前記ネッ トワークに送 出し、
前記復調部は、 前記送受信処理部からの前記受信変調波信号を受信ァ ナログベースバン ド信号に変換し、
前記ベースバンド処理部は、 前記受信アナログベースバンド信号を受 信デジ夕ル信号に変換して前記情報処理端末に出力し、 前記情報処理端 末からの送信デジタル信号を送信アナログベースバンド信号に変換し、 前記変調部は、 前記送信アナログベースバンド信号を前記送信変調波 信号に変換し、
前記ベースバンド処理部と前記情報処理端末とは、 クロックにより同 期して動作し、
前記受信デジタル信号は、 受信データを含み、
前記送信デジタル信号は、 送信データを含む
情報処理端末システム。
2 請求の範囲第 1項に記載の情報処理端末システムにおいて、 前記ベースバンド処理部は、 前記受信アナログベースバンド信号を前 記受信デジタル信号としての受信デジタルベースバンド信号に変換して 前記情報処理端末に出力し、 前記情報処理端末からの前記送信デジタル 信号としての送信デジタルべ一スパンド信号を前記送信アナログベース バンド信号に変換し、
前記情報処理端末は、 前記ベースバンド処理部からの前記受信デジ夕 ルベースパンド信号を前記受信データに変換し、 前記送信データを前記 送信デジタルベースバンド信号に変換する
情報処理端末システム。
3 . 請求の範囲第 2項に記載の情報処理端末システムにおいて、
前記情報処理端末は、
インターフエースと、
前記ベースバン ド処理部から前記インターフェースを介して入力され る前記受信デジタルべ一スバンド信号を前記受信データに変換し、 前記 送信データを前記送信デジタルべ一スバンド信号に変換して前記イン夕 —フェースを介して前記ベースバン ド処理部に出力する制御部とを備え、 前記復調部は、 周波数を有する受信シンボルクロックを生成して前記 クロックとして前記ベースバンド処理部と前記ィ ン夕一フェースと前記 制御部とに出力する
情報処理端末システム。
4 . 請求の範囲第 2項に記載の情報処理端末システムにおいて、
前記情報処理端末は、
ィ ンタ一フェースと、
前記ベースバンド処理部から前記インターフエ一スを介して入力され る前記受信デジタルベースバンド信号を前記受信データに変換し、 前記 送信データを前記送信デジタルベースバンド信号に変換して前記インタ 一フェースを介して前記ベースバンド処理部に出力する制御部とを備え、 前記送受信装置は、 更に、 クロック発生器を備え、
前記復調部は、 周波数を有する受信シンポルクロックを生成して前記 クロック発生器に出力し、
前記クロック発生器は、 前記復調部からの前記受信シンボルクロック に基づいて 2次受信シンボルクロックを生成して前記クロックとして前 記べ一スバンド処理部と前記インターフェースと前記制御部とに出力し、 前記 2次受信シンボルクロックは、 前記受信シンボルクロックに同期 し、 前記受信シンボルクロックの周波数とは異なる周波数を有する 情報処理端末システム。
5 . 請求の範囲第 2項に記載の情報処理端末システムにおいて、
前記情報処理端末は、
インタ一フエースと、
前記ベースバンド処理部から前記ィンタ一フェースを介して入力され る前記受信デジタルベースバンド信号を前記受信データに変換し、 前記 送信データを前記送信デジタルベースバンド信号に変換して前記イン夕 一フェースを介して前記ベースバンド処理部に出力する制御部と、
クロック発生器とを備え、
前記復調部は、 周波数を有する受信シンボルクロックを生成して前記 クロックとして前記ベースバンド処理部と前記インターフェースと前記 クロック発生器とに出力し、
前記クロック発生器は、 前記復調部からの前記受信シンボルクロック を 1次クロックとして入力し、 前記 1次クロックに同期した 2次クロッ クを生成して前記クロックとして前記制御部に出力し、 前記 1 ク口ッ クが入力されない場合、 自走発振により前記 2次クロックを生成して前 記クロックとして前記制御部に出力する
情報処理端末システム。
6 . 請求の範囲第 2項に記載の情報処理端末システムにおいて、
前記情報処理端末は、
ィン夕ーフェースと、
前記べ一スバンド処理部から前記インターフェースを介して入力され る前記受信デジタルベースバンド信号を前記受信データに変換し、 前記 送信デ一夕を前記送信デジタルベースパンド信号に変換して前記ィンタ 一フェースを介して前記ベースバンド処理部に出力する制御部とを備え、 前記送受信装置は、 更に、 クロック発生器を備え、
前記送受信処理部は、 周波数を有する基準信号を生成して前記ク口ッ ク発生器に出力し、
前記ク口ック発生器は、 前記送受信処理部からの前記基準信号に基づ いて、 前記受信変調波信号の搬送波を再生して前記復調部に出力すると 共に受信シンボルク ロ ックを生成して前記ク ロ ックとして前記べ一スバ ン ド処理部と前記インタ一フェースと前記制御部とに出力し、
前記受信シンボルクロックは、 前記基準信号に同期し、
前記復調部と前記べ一スバンド処理部と前記イン夕一フェースと前記 制御部とは前記受信シンボルクロックにより同期して動作する
情報処理端末システム。
7 . 請求の範囲第 2項に記載の情報処理端末システムにおいて、
前記情報処理端末は、
インターフエースと、
前記ベースバンド処理部から前記インターフェースを介して入力され る前記受信デジタルベースバンド信号を前記受信データに変換し、 前記 送信データを前記送信デジタルベースバンド信号に変換して前記インタ 一フェースを介して前記べ一スバンド処理部に出力する制御部とを備え、 前記送受信装置は、 更に、 クロック発生器を備え、
前記クロック発生器は、 自走発振により前記クロックを生成して前記 ベースバンド処理部と前記インターフェースと前記制御部とに出力する 情報処理端末システム。
8 . 請求の範囲第 2項に記載の情報処理端末システムにおいて、
前記情報処理端末は、
ィンターフェ一スと、
前記ベースバン ド処理部から前記インターフェースを介して入力され る前記受信デジタルベースバンド信号を前記受信データに変換し、 前記 送信デ一夕を前記送信デジタルべ一スパンド信号に変換して前記ィン夕 一フェースを介して前記ベースバンド処理部に出力する制御部と、
クロック発生器とを備え、
前記クロック発生器は、 自走発振により前記クロックを生成して前記 ベースバンド処理部と前記ィ ン夕ーフェースと前記制御部とに出力する 情報処理端末システム。 9 . 請求の範囲第 1項に記載の情報処理端末システムにおいて、
前記べ一スバンド処理部は、 前記受信アナ口グベースバン ド信号を前 記受信デジタル信号としての前記受信データに変換して前記情報処理端 末に出力し、 前記情報処理端末からの前記送信デジタル信号としての前 記送信データを送信アナログベースバンド信号に変換する
情報処理端末システム。
1 0 . 請求の範囲第 9項に記載の情報処理端末システムにおいて、 前記情報処理端末は、
インタ一フェースと、
前記ベースバンド処理部から前記ィンターフェ一スを介して前記受信 う—夕を入力し、 前 送信データを目 tj記ィンターフェースを介して刖 pri ベースバンド処理部に出力する制御部とを備え、
前記復調部は、 周波数を有する受信シンポルクロックを生成して前記 クロックとして前記ベースバンド処理部と前記インターフェースと前記 制御部とに出力する
情報処理端末システム。
1 1 . 請求の範囲第 9項に記載の情報処理端末システムにおいて、
前記情報処理端末は、
ィン夕一フェースと、
前記ベースバン ド処理部から前記ィン夕ーフェースを介して前記受信 データを入力し、 前記送信データを前記インターフェースを介して前記 ベースバンド処理部に出力する制御部とを備え、
前記送受信装置は、 更に、 クロック発生器を備え、
前記復調部は、 周波数を有する受信シンボルクロックを生成して前記 ク口ック発生器に出力し、
前記クロック発生器は、 前記復調部からの前記受信シンボルクロック に基づいて 2次受信シンボルク口ックを生成して前記クロックとして前 記ベースバンド処理部と前記ィンタ一フェースと前記制御部とに出力し、 前記 2次受信シンボルクロックは、 前記受信シンボルクロックに同期 し、 前記受信シンボルクロックの周波数とは異なる周波数を有する 情報処理端末システム。
1 2 請求の範囲第 9項に記載の情報処理端末システムにおいて、 前記情報処理端末は、
ィンタ一フエースと、
前記ベースバンド処理部から前記インターフェースを介して前記受信 データを入力し、 前記送信データを前記ィンタ一フェースを介して前記 ベースバンド処理部に出力する制御部と、
クロック発生器とを備え、
前記復調部は、 周波数を有する受信シンポルクロックを生成して前記 クロックとして前記ベースパンド処理部と前記ィンターフェースと前記 ク口 Vク発生器とに出力し、
前記ク口ック発生器は、 前記復調部からの前記受信シンボルクロック を 1次クロックとして入力し、 前記 1次クロックに同期した 2次クロッ クを生成して前記ク口ックとして前記制御部に出力し、 前記 1次クロッ クが入力されない場合、 自走発振により前記 2次クロックを生成して前 記クロックとして前記制御部に出力する
情報処理端末システム。
1 3 . 請求の範囲第 9項に記載の情報処理端末システムにおいて、 前記情報処理端末は、
インターフェースと、
前記ベースバン ド処理部から前記インターフェースを介して前記受信 データを入力し、 前記送信データを前記インターフェースを介して前記 ベースバンド処理部に出力する制御部とを備え、
前記送受信装置は、 更に、 クロック発生器を備え、
前記送受信処理部は、 周波数を有する基準信号を生成して前記クロッ ク発生器に出力し、
前記クロック発生器は、 前記送受信処理部からの前記基準信号に基づ いて、 前記受信変調波信号の搬送波を再生して前記復調部に出力すると 共に受信シンボルクロックを生成して前記クロックとして前記べ一スバ ンド処理部と前記インターフェースと前記制御部とに出力し、
前記受信シンボルクロックは、 前記基準信号に同期し、
前記復調部と前記ベースバンド処理部と前記ィン夕ーフェースと前記 制御部とは前記受信シンボルクロックにより同期して動作する
情報処理端末システム。
1 4 . 請求の範囲第 9項に記載の情報処理端末システムにおいて、 前記情報処理端末は、
ィンタ一フェースと、
前記ベースバンド処理部から前記インタ一フェースを介して前記受信 データを入力し、 前記送信データを前記インターフェースを介して前記 ベースバン ド処理部に出力する制御部とを備え、
前記送受信装置は 更に、 クロック発生器を備え
前記クロック発生器は、 自走発振により前記クロックを生成して前記 ベースバンド処理部と前記インタ一フェースと前記制御部とに出力する 情報処理端末システム。
1 5 . 請求の範囲第 9項に記載の情報処理端末システムにおいて、 前記情報処理端末は、
イ ンタ一フェースと、
前記ベースバンド処理部から前記インターフェースを介して前記受信 データを入力し、 前記送信データを前記インタ一フェースを介して前記 ベースバンド処理部に出力する制御部と、
クロック発生器とを備え、
前記クロック発生器は、 自走発振により前記クロックを生成して前記 ベースバンド処理部と前記ィンターフェースと前記制御部とに出力する I青報処理端末システム。
1 6 . 情報処理端末と、
前記情報処理端末に着脱可能な送受信装置と
を具備し、
前記送受信装置は、 '
送受信処理部と、
復調部と、
変調部と、
ベースバンド処理部とを備え、
前記送受信装置が前記情報処理端末に装着されているときに、 前記送受信処理部は、 ネッ トワークからの受信変調波信号を前記復調 部に出力し、 前記変調部からの送信変調波信号を前記ネッ トワークに送 出し、
前記復調部は、 前記送受信処理部からの前記受信変調波信号を受信ァ ナログベースバンド信号に変換し、
前記ベースバンド処理部は、 前記受信アナログベースバンド信号を受 信デジタルベースバンド信号に変換し、 前記情報処理端末からの送信デ ジタルべ一スパンド信号を送信アナログべ一スパンド信号に変換し、 前記変調部は、 前記送信アナログべ一スバン ド信号を前記送信変調波 信号に変換し、
前記情報処理端末は、 前記ベースバンド処理部からの前記受信デジ夕 ルベースパンド信号を受信データに変換し、 送信データを前記送信デジ タルべ一スパンド信号に変換する
情報処理端末システム。
1 7 . 着脱可能な送受信装置が装着された情報処理端末の送受信方法で あって、
( a ) 前記送受信装置において、 前記ネッ トワークからの受信変調波 信号を復調し、 受信アナログベースバンド信号に変換するステップと、
( b ) 前記送受信装置において、 前記受信アナログベースバンド信号 をクロックに同期して受信データを含む受信デジタル信号に変換するス テツフと、
( c ) 前記情報処理端末において、 前記受信デジタル信号を前記クロ ックに同期して受信するステップと、
( d ) 前記情報処理端末において、 送信デ一夕を含む送信デジタル信 号を前記クロックに同期して送信するステップと、
. ( e ) 前記送受信装置において、 前記送信デジタル信号を前記クロッ クに同期して送信アナログベースバンド信号に変換するステップと、
( f ) 前記送受信装置において、 前記送信アナログベースバン ド信号 を送信変調波信号に変換するステツプと- ( g ) 前記送受信装置において、 前記変換された送信変調波信号を前 記ネッ トワークに送出するステツプとを有する情報処理端末の送受信方 法。
1 8 .請求の範囲第 1 7項に記載の情報処理端末の送受信方法において、 前記 ( b ) ステップは、
( b 1 ) 前記送受信装置において、 前記受信アナログベースバン ド信 号を前記受信デジタル信号としての受信デジタルベースバンド信号に変 換するステツプを備え、
前 ^ c ) ステッフは、
( c 1 ) 前記情報処理端末において、 前記受信デジタルベースバンド 信号を前記受信データに変換するステップを備え、 '
前記 ( d ) ステップは、 ( d 1 ) 前記情報処理端末において、 前記送信データを前記送信デジ タル信号としての送信デジタルベースバンド信号に変換するステップを 備え、
前記 e ) ステッフは、
( e l ) 前記送受信装置において、 前記送信デジタルベースバンド信 号を前記送信アナログベースバンド信号に変換するステツプを備える 情報処理端末の送受信方法。
1 9 .請求の範囲第 1 7項に記載の情報処理端末の送受信方法において、 前記 ( b ) ステツプは、
. ( b 2 ) 前記送受信装置において、 前記受信アナログベースバンド信 号を前記受信デジ夕ル信号としての前記受信データに変換するステップ を備え、
刖記 I c ) ステツプは、
( c 2 ) 前記情報処理端末において、 前記受信データを受信するステ ップを備え、
前記 ( d ) ステップは、
( d 2 ) 前記情報処理端末において、 前記送信デジタル信号としての 前記送信データを前記送受信装置に出力するステップを備え、
前記 ( e ) ステップは、
( e 2 ) 前記送受信装置において、 前記送信データを送信アナログべ ―スバン ド信号に変換するステップを備える
情報処理端末の送受信方法。 2 0 . 着脱可能な送受信装置が装着された情報処理端末の送受信方法で あって、
( h ) 前記送受信装置において、 前記ネッ トワークからの受信変調波 信号を復調し、 受信アナログべ一スバンド信号に変換するステップと、
( i ) 前記送受信装置において、 前記受信アナログベースバン ド信号 を受信デジタルべ一スパンド信号に変換するステツプと、
( j ) 前記情報処理端末において、 前記受信デジタルベースバンド信 号を受信データに変換するステツプと、
( k ) 前記情報処理端末において、 送信データを前記送信デジタルべ 一スバン ド信号に変換するステップと、
( 1 ) 前記送受信装置において、 前記送信デジタルべ一スバン ド信号 を送信アナログべ一スパンド信号に変換するステツプと、
( m ) 前記送受信装置において、 前記送信アナログベースバンド信号 を送信変調波信号に変換するステップと、
( n ) 前記送受信装置において、 前記送信変調波信号を前記ネッ 卜ヮ —クに送出するステツプとを有する情報処理端末の送受信方法。 2 1 . 情報処理端末と、 前記情報処理端末に着脱可能な送受信装置とを 具備する情報処理端末システムに使用する前記送受信装置であって
送受信処理部と、
復調部と、
変調部と、
ベ一スバン ド処理部とを備え、
前記送受信装置が前記情報処理端末に装着されているときに、 前記送受信処理部は、 ネッ トワークからの受信変調波信号を前記復調 部に出力し、 前記変調部からの送信変調波信号を前記ネッ トワークに送 出し、
前記復調部は、 前記送受信処理部からの前記受信変調波信号を受信ァ ナログベースバン ド信号に変換し、 .
前記ベースバン ド処理部は、 前記受信アナログベースバン ド信号を受 信デジタル信号に変換して前記情報処理端末に出力し、 前記情報処理端 末からの送信デジタル信号を送信アナログベースバンド信号に変換し、 前記変調部は、 前記送信アナログベースバンド信号を前記送信変調波 信号に変換し、
前記ベースバンド処理部と前記情報処理端末とは、 クロックにより同 期して動作し、
前記受信デジタル信号は、 受信データを含み、
前記送信デジタル信号は、 送信デ一夕を含む
送受信装置。
2 2 . 請求の範囲第 2 1項に記載の送受信装置において、 ' 前記ベースバン ド処理部は、 前記受信アナログベースバン ド信号を前 記受信デジタル信号としての受信デジタルベースバンド信号に変換して 前記情報処理端末に出力し、 前記情報処理端末からの前記送信デジタル 信号としての送信デジタルベースバン ド信号を前記送信アナログベース バンド信号に変換し、
前記情報処理端末は、 前記べ一スパン ド処理部からの前記受信デジ夕 ルベースパンド信号を受信データに変換し、 前記送信データを前記送信 デジタルベースバンド信号に変換する
送受信装置。
2 3 . 請求の範囲第 2 1項に記載の送受信装置において、
前記ベースバン ド処理部は、 前記受信アナログベースバンド信号を前 記受信デジタル信号としての受信データに変換して前記情報処理端末に 出力し、 前記情報処理端末からの前記送信デジタル信号としての送信デ 一夕を送信アナログベースバンド信号に変換する ' 送受信装置。
2 4 . 情報処理端末と、 前記情報処理端末に着脱可能な送受信装置とを 具備する情報処理端末システムに使用する前記情報処理端末であって、 前記送受信装置は、
送受信処理部と、
復調部と、
変調部と、
ベ一スバンド処理部とを備え、
前記送受信装置が前記情報処理端末に装着されているときに、 前記送受信処理部は、 ネッ トワークからの受信変調波信号を前記復調 部に出力し、 前記変調部からの送信変調波信号を前記ネッ トワークに送 出し、
前記復調部は、 前記送受信処理部からの前記受信変調波信号を受信ァ ナログベースバン ド信号に変換し、
前記ベースバンド処理部は、 前記受信アナログベースバンド信号を受 信デジタル信号に変換して前記情報処理端末に出力し、 前記情報処理端 末からの送信デジタル信号を送信アナログベースバン ド信号に変換し、 前記変調部は、 前記送信アナログベースバンド信号を前記送信変調波 信号に変換し、
前記べ一スバンド処理部と前記情報処理端末とは、 クロックにより同 期して動作し、
前記受信デジタル信号は、 受信データを含み、
前記送信デジタル信号は、 送信データを含む
情報処理端末。
2 5 . 請求の範囲第 2 4項に記載の情報処理端末において、
前記ベースバンド処理部は、 前記受信アナログベースバン ド信号を前 記受信デジタル信号としての受信デジタルベースバンド信号に変換して 前記情報処理端末に出力し、 前記情報処理端末からの前記送信デジタル 信号としての送信デジタルベースバンド信号を前記送信アナログベース バンド信号に変換し、
前記情報処理端末は、 前記べ一スバンド処理部からの前記受信デジ夕 ルベースパンド信号を受信データに変換し、 前記送信データを前記送信 デジタルベースバンド信号に変換する
情報処理端末。 2 6 . 請求の範囲第 2 4項に記載の情報処理端末において、
前記ベースバンド処理部は、 前記受信アナログベースバン ド信号を前 記受信デジタル信号としての受信データに変換して前記情報処理端末に 出力し、 前記情報処理端末からの前記送信デジタル信号としての送信デ 一夕を送信アナログベースバン ド信号に変換する
情報処理端末。
2 7 . 情報処理端末と、 前記情報処理端末に着脱可能な送受信装置とを 具備する情報処理端末システムに使用する前記送受信装置であって、 送受信処理部と、
復調部と、
変調部と、
ベースバンド処理部とを備え、
前記送受信装置が前記情報処理端末に装着されているときに、 前記送受信処理部は、 前記ネッ トワークからの受信変調波信号を前記 復調部に出力し、 前記変調部からの送信変調波信号を前記ネッ トワーク に送出し、
前記復調部は、 前記送受信処理部からの前記受信変調波信号を受信ァ ナログベースバンド信号に変換し、
前記ベースバンド処理部は、 前記受信アナログべ一スパンド信号を受 信デジタルベースバンド信号に変換し、 前記情報処理端末からの送信デ ジ夕ルベースバンド信号を送信アナログベースバンド信号に変換し、 前記変調部は、 前記送信アナログベースバンド信号を前記送信変調波 信号に変換し、
前記情報処理端末は、 前記ベースバンド処理部からの前記受信デジ夕 ルベースバン ド信号を受信データに変換し、 送信データを前記送信デジ タルべ一スバンド信号に変換する
送受信装置。
2 8。 情報処理端末と、 前記情報処理端末に着脱可能な送受信装置とを 具備する情報処理端末システムに使用する前記情報処理端末であって、 前記送受信装置は、
送受信処理部と、
復調部と、
変調部と、
ベースバンド処理部とを備え、
前記送受信装置が前記情報処理端末に装着されているときに、 前記送受信処理部は、 前記ネッ トワークからの受信変調波信号を前記 復調部に出力し、 前記変調部からの送信変調波信号を前記ネッ トワーク に送出し、
前記復調部は、 前記送受信処理部からの前記受信変調波信号を受信ァ ナログベースバンド信号に変換し、
前記ベースバンド処理部は、 前記受信アナログベースバンド信号を受 信デジタルベースバンド信号に変換し、 前記情報処理端末からの送信デ ジタルベースバン ド信号を送信アナログベースバンド信号に変換し、 前記変調部は、 前記送信アナログベースバンド信号を前記送信変調波 信号に変換し、
前記情報処理端末は、 前記ベースバンド処理部からの前記受信デジ夕 ルベースパンド信号を受信データに変換し、 送信データを前記送信デジ タルベースバンド信号に変換する
情報処理端末システムに使用する情報処理端末。
PCT/JP2004/004618 2003-04-01 2004-03-31 情報処理端末システム及びそれを用いた送受信方法 WO2004091108A1 (ja)

Priority Applications (11)

Application Number Priority Date Filing Date Title
EP04724789.5A EP1610470B1 (en) 2003-04-01 2004-03-31 Information processing terminal system and transmission/reception method using the same
US10/551,415 US7471926B2 (en) 2003-04-01 2004-03-31 Information processing terminal system and transmission/reception method using the same
EP18161686.3A EP3361643A1 (en) 2003-04-01 2004-03-31 Data processing terminal system and transmitting and receiving method using the same
JP2005505219A JP4144622B2 (ja) 2003-04-01 2004-03-31 情報処理端末システム及びそれを用いた送受信方法
EP14170865.1A EP2800277B1 (en) 2003-04-01 2004-03-31 Data processing terminal system and transmitting and receiving method using the same
EP11188292.4A EP2421170B1 (en) 2003-04-01 2004-03-31 Information processing terminal
CN2004800092563A CN1771668B (zh) 2003-04-01 2004-03-31 数据处理终端系统以及使用其的发射和接收方法
US12/193,829 US8126390B2 (en) 2003-04-01 2008-08-19 Data processing terminal system and transmitting and receiving method using the same
US13/350,289 US8538348B2 (en) 2003-04-01 2012-01-13 Data processing terminal system and transmitting and receiving method using the same
US13/353,131 US8489014B2 (en) 2003-04-01 2012-01-18 Data processing terminal system and transmitting and receiving method using the same
US13/370,037 US8447224B2 (en) 2003-04-01 2012-02-09 Data processing terminal system and transmitting and receiving method using the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003-098295 2003-04-01
JP2003098295 2003-04-01

Related Child Applications (3)

Application Number Title Priority Date Filing Date
US10551415 A-371-Of-International 2004-03-31
US12/193,829 Division US8126390B2 (en) 2003-04-01 2008-08-19 Data processing terminal system and transmitting and receiving method using the same
US12/193,829 Continuation-In-Part US8126390B2 (en) 2003-04-01 2008-08-19 Data processing terminal system and transmitting and receiving method using the same

Publications (1)

Publication Number Publication Date
WO2004091108A1 true WO2004091108A1 (ja) 2004-10-21

Family

ID=33156668

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2004/004618 WO2004091108A1 (ja) 2003-04-01 2004-03-31 情報処理端末システム及びそれを用いた送受信方法

Country Status (5)

Country Link
US (5) US7471926B2 (ja)
EP (4) EP1610470B1 (ja)
JP (4) JP4144622B2 (ja)
CN (2) CN1771668B (ja)
WO (1) WO2004091108A1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007046525A1 (ja) * 2005-10-18 2007-04-26 Willcom, Inc. 移動通信用の無線通信モジュール
JP2007181006A (ja) * 2005-12-28 2007-07-12 Renesas Technology Corp 通信機器および通信機器システム
WO2008012865A1 (fr) * 2006-07-24 2008-01-31 Panasonic Corporation dispositif de station parent, dispositif de station enfant et système de transmission de signaux optiques
JP2010114483A (ja) * 2008-11-04 2010-05-20 Renesas Technology Corp 通信装置及び通信システム
JP2012239195A (ja) * 2005-05-04 2012-12-06 Thomson Licensing 複数のチャネルを受信するためのシステム及び方法

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1610470B1 (en) 2003-04-01 2016-05-25 NEC Corporation Information processing terminal system and transmission/reception method using the same
US20060280202A1 (en) * 2005-06-13 2006-12-14 Analog Devices, Inc. MEMS sensor with configuration module
US20070169551A1 (en) * 2005-06-13 2007-07-26 Analog Devices, Inc. MEMS Sensor System with Configurable Signal Module
US8089854B2 (en) * 2007-04-03 2012-01-03 Qualcomm, Incorporated Companded transmit path for wireless communication
CN101605115B (zh) * 2009-07-13 2012-11-07 中国船舶重工集团公司第七一五研究所 被动定向浮标数字解复用器的实现方法
US8831073B2 (en) 2009-08-31 2014-09-09 Sony Corporation Wireless transmission system, wireless communication device, and wireless communication method
TWI385924B (zh) * 2009-09-24 2013-02-11 Richwave Technology Corp 非同步先進先出介面、介面操作方法和整合式接收器
CN101764817A (zh) * 2009-12-24 2010-06-30 中兴通讯股份有限公司 无线接入数据终端及其实现数据通信的系统和方法
JP2012023565A (ja) * 2010-07-14 2012-02-02 Sony Corp 通信システム並びに通信装置
JP5356444B2 (ja) * 2011-03-17 2013-12-04 株式会社東芝 バッファ回路、伝送回路および無線通信装置
JP6102275B2 (ja) * 2012-09-13 2017-03-29 株式会社リコー 増幅回路、アンテナモジュール及び無線通信装置
KR102022592B1 (ko) * 2013-03-04 2019-09-19 삼성전자주식회사 전자 장치에서 전송 정보를 관리하기 위한 방법 및 장치
DE102013112647A1 (de) * 2013-11-15 2015-05-21 Imst Gmbh Hochfrequenzmodule und Hochfrequenzsysteme
DE102015114541A1 (de) * 2015-08-31 2017-03-02 Intel IP Corporation Ein Empfänger und ein Verfahren zum Reduzieren einer Verzerrungskomponente innerhalb eines Basisbandempfangssignals
KR102595903B1 (ko) 2016-08-26 2023-10-30 삼성전자주식회사 모뎀 칩, 이를 포함하는 어플리케이션 프로세서 및 모뎀 칩의 동작방법
CN116209052B (zh) * 2017-05-04 2024-04-23 华为技术有限公司 同步信号的发送方法、同步信号的接收方法及相关设备
JP6498827B1 (ja) * 2018-08-28 2019-04-10 帝人株式会社 通信システム

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0614069A (ja) * 1992-06-29 1994-01-21 Hitachi Ltd ディジタル角度変調信号復調回路の同期検出装置
JPH06284159A (ja) * 1993-03-29 1994-10-07 Toshiba Corp ディジタル復調器
JPH08149035A (ja) * 1994-11-17 1996-06-07 Sony Corp カード型無線通信装置
WO1998020407A1 (fr) * 1996-11-07 1998-05-14 Hitachi, Ltd. Circuit integre a semi-conducteurs et micro-ordinateur
JPH11346186A (ja) * 1998-06-01 1999-12-14 Toyo Commun Equip Co Ltd 移動無線端末
JP2001103099A (ja) * 1999-09-30 2001-04-13 Fujitsu General Ltd 受信データ再生装置

Family Cites Families (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5023902A (en) * 1990-01-31 1991-06-11 At&T Bell Laboratories Radio channel unit message and control signal processing architecture
JPH06311104A (ja) 1993-04-26 1994-11-04 Nec Corp 携帯電話装置
JP2970373B2 (ja) * 1993-12-17 1999-11-02 株式会社田村電機製作所 無線端末装置
JP2809097B2 (ja) * 1994-04-26 1998-10-08 日本電気株式会社 無線局装置
JP3251443B2 (ja) * 1994-11-15 2002-01-28 シャープ株式会社 Fm多重放送受信装置
EP0767544A3 (en) * 1995-10-04 2002-02-27 Interuniversitair Micro-Elektronica Centrum Vzw Programmable modem using spread spectrum communication
US6078502A (en) * 1996-04-01 2000-06-20 Lsi Logic Corporation System having heat dissipating leadframes
JPH10135922A (ja) * 1996-10-31 1998-05-22 Matsushita Electric Ind Co Ltd シンボルクロック再生装置
JPH10200647A (ja) * 1997-01-16 1998-07-31 Mitsubishi Electric Corp 無線電話機
JPH11122377A (ja) * 1997-10-17 1999-04-30 Sony Corp コードレス電話機
JPH11191741A (ja) * 1997-12-25 1999-07-13 Sharp Corp Fm多重放送受信機のfm多重信号復調回路ブロック
JPH11220698A (ja) * 1998-01-29 1999-08-10 Sony Corp 映像信号再生装置および映像信号再生方法
JP2000013269A (ja) * 1998-06-22 2000-01-14 Matsushita Electric Ind Co Ltd 無線受信装置及び周波数偏差推定方法
JP4059569B2 (ja) 1998-06-24 2008-03-12 株式会社ケンウッド 無線通信装置
JP2000092142A (ja) 1998-09-11 2000-03-31 Hitachi Denshi Ltd データ伝送方式
JP2955285B1 (ja) * 1998-09-30 1999-10-04 松下電器産業株式会社 デジタルオーディオ受信機
JP4160181B2 (ja) 1998-11-10 2008-10-01 株式会社東芝 信号伝送方法及び中継装置
JP2000165270A (ja) * 1998-11-26 2000-06-16 Sony Corp Fm受信機
JP2000224286A (ja) 1999-01-28 2000-08-11 Oki Electric Ind Co Ltd 携帯電話用携帯型スピーカホンキット
JP3689591B2 (ja) * 1999-06-08 2005-08-31 キヤノン株式会社 無線通信装置
JP3660550B2 (ja) 2000-02-29 2005-06-15 株式会社エヌ・ティ・ティ・ドコモ 無線通信ユニット
JP2001024542A (ja) 1999-07-07 2001-01-26 Matsushita Electric Ind Co Ltd 双方向型無線通信装置
JP3784208B2 (ja) 1999-07-15 2006-06-07 株式会社日立製作所 有料道路の自動料金収受システムの車載端末
JP3694196B2 (ja) 1999-07-29 2005-09-14 日本電信電話株式会社 ソフトウェア無線装置
US6137850A (en) * 1999-08-18 2000-10-24 Hughes Electronics Corporation Digital bit synchronizer for low transition densities
JP2001223760A (ja) 1999-11-12 2001-08-17 Sony Corp 通信制御装置及びそのホスト機器並びに通信方法
JP3840024B2 (ja) * 2000-01-14 2006-11-01 三菱電機株式会社 増幅回路およびそれを用いた受信装置
GB2382498B (en) * 2000-01-24 2003-11-05 Radioscape Ltd Digital wireless basestation
DE60114856T2 (de) * 2000-07-14 2006-07-06 Gn Resound As Synchronisiertes binaurales hörsystem
JP2002064845A (ja) 2000-08-22 2002-02-28 Matsushita Electric Ind Co Ltd 無線基地局装置およびリソース情報照合方法
JP2002076267A (ja) * 2000-08-22 2002-03-15 Hitachi Ltd 無線送受信装置
JP3634250B2 (ja) 2000-08-23 2005-03-30 日本電信電話株式会社 ソフトウェア無線装置
JP3851069B2 (ja) * 2000-09-19 2006-11-29 三洋電機株式会社 デジタル放送受信システム及びそれに用いられる記録装置
JP3473568B2 (ja) * 2000-11-02 2003-12-08 日本電気株式会社 移動無線通信アダプタ及び移動無線通信システム
JP2002183692A (ja) 2000-12-14 2002-06-28 Sony Corp Icカードおよびicカードシステム
JP2002190765A (ja) * 2000-12-20 2002-07-05 Nec Corp 移動端末の周波数制御方式
US6766153B2 (en) * 2001-04-02 2004-07-20 Itran Communications Ltd. Dynamic automatic gain control circuit employing kalman filtering
JP2002314449A (ja) * 2001-04-17 2002-10-25 Pioneer Electronic Corp 受信装置
JP2002328745A (ja) * 2001-04-27 2002-11-15 Sharp Corp 携帯型情報処理装置
JP4393014B2 (ja) 2001-05-30 2010-01-06 パナソニック株式会社 伝送装置及び伝送方法
EP1327957B1 (en) 2001-06-08 2010-01-13 Sony Corporation Function extension module
JP2003018229A (ja) * 2001-07-03 2003-01-17 Nec Eng Ltd クロック再生回路
US20030039214A1 (en) * 2001-08-24 2003-02-27 Huffman Amber D. Method for determining the end of transmission in a software radio having multiple processors
JP4282345B2 (ja) * 2003-03-12 2009-06-17 株式会社日立製作所 半導体集積回路装置
EP1610470B1 (en) 2003-04-01 2016-05-25 NEC Corporation Information processing terminal system and transmission/reception method using the same

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0614069A (ja) * 1992-06-29 1994-01-21 Hitachi Ltd ディジタル角度変調信号復調回路の同期検出装置
JPH06284159A (ja) * 1993-03-29 1994-10-07 Toshiba Corp ディジタル復調器
JPH08149035A (ja) * 1994-11-17 1996-06-07 Sony Corp カード型無線通信装置
WO1998020407A1 (fr) * 1996-11-07 1998-05-14 Hitachi, Ltd. Circuit integre a semi-conducteurs et micro-ordinateur
JPH11346186A (ja) * 1998-06-01 1999-12-14 Toyo Commun Equip Co Ltd 移動無線端末
JP2001103099A (ja) * 1999-09-30 2001-04-13 Fujitsu General Ltd 受信データ再生装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012239195A (ja) * 2005-05-04 2012-12-06 Thomson Licensing 複数のチャネルを受信するためのシステム及び方法
WO2007046525A1 (ja) * 2005-10-18 2007-04-26 Willcom, Inc. 移動通信用の無線通信モジュール
JP2007181006A (ja) * 2005-12-28 2007-07-12 Renesas Technology Corp 通信機器および通信機器システム
JP4621137B2 (ja) * 2005-12-28 2011-01-26 ルネサスエレクトロニクス株式会社 通信機器
WO2008012865A1 (fr) * 2006-07-24 2008-01-31 Panasonic Corporation dispositif de station parent, dispositif de station enfant et système de transmission de signaux optiques
JP2010114483A (ja) * 2008-11-04 2010-05-20 Renesas Technology Corp 通信装置及び通信システム

Also Published As

Publication number Publication date
JP4144622B2 (ja) 2008-09-03
EP2421170A3 (en) 2013-12-11
JP2008278485A (ja) 2008-11-13
EP2800277A3 (en) 2015-03-18
JP5505810B2 (ja) 2014-05-28
US8489014B2 (en) 2013-07-16
CN101820296B (zh) 2015-07-22
EP3361643A1 (en) 2018-08-15
US20080317108A1 (en) 2008-12-25
EP1610470A4 (en) 2013-10-09
US8126390B2 (en) 2012-02-28
EP2800277A2 (en) 2014-11-05
JP2011135612A (ja) 2011-07-07
CN1771668A (zh) 2006-05-10
US20120155517A1 (en) 2012-06-21
EP1610470A1 (en) 2005-12-28
EP1610470B1 (en) 2016-05-25
US8447224B2 (en) 2013-05-21
JP4752860B2 (ja) 2011-08-17
JPWO2004091108A1 (ja) 2006-07-06
CN101820296A (zh) 2010-09-01
US8538348B2 (en) 2013-09-17
US7471926B2 (en) 2008-12-30
EP2421170B1 (en) 2019-10-30
JP2012023766A (ja) 2012-02-02
EP2800277B1 (en) 2024-02-21
US20070026840A1 (en) 2007-02-01
US20120184226A1 (en) 2012-07-19
CN1771668B (zh) 2010-06-16
EP2421170A2 (en) 2012-02-22
US20120114027A1 (en) 2012-05-10

Similar Documents

Publication Publication Date Title
JP4752860B2 (ja) 情報処理端末システム及びそれを用いた送受信方法
JP3304683B2 (ja) 無線装置
JP2702422B2 (ja) 無線プリンター共有システム
JP4250179B2 (ja) 高速モード及び低速モードの選択機能を有する超広帯域ネットワークシステム及び方法
JP2007096694A (ja) Fmトランスミッタ
US7269228B2 (en) Non-coherent frequency shift keying transmitter using a digital interpolation synthesizer
JPH07177054A (ja) ディジタル無線通信端末
JP2003018231A (ja) デジタル変調送信機
JPH10282232A (ja) 無線通信システム
JPH05268282A (ja) 無線通信方式
JP2877197B2 (ja) 非再生中継の警報伝送装置及び方法
JP2001189678A (ja) シンセサイザー無線機
JPH05347612A (ja) 無線データ送信装置、無線データ受信装置及び無線データ送受信装置
JP2008017226A (ja) 無線中継装置、および系統切替方法
JP2001024542A (ja) 双方向型無線通信装置
KR20030090169A (ko) 셀룰러 통신 시스템
KR19990058388A (ko) 맨체스터 인코우더 및 디지털 위상 변환을 이용한 변조 장치
JPH09321811A (ja) デジタル通信システム
JPH09284193A (ja) 非再生中継の警報監視方式
JPH02249340A (ja) ツインパス伝送方式の切替時間短縮方式

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): BW GH GM KE LS MW MZ SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2005505219

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 2004724789

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 20048092563

Country of ref document: CN

WWE Wipo information: entry into national phase

Ref document number: 2007026840

Country of ref document: US

Ref document number: 10551415

Country of ref document: US

WWP Wipo information: published in national office

Ref document number: 2004724789

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 10551415

Country of ref document: US