JP2008278485A - 情報処理端末システム及びそれを用いた送受信方法 - Google Patents

情報処理端末システム及びそれを用いた送受信方法 Download PDF

Info

Publication number
JP2008278485A
JP2008278485A JP2008109653A JP2008109653A JP2008278485A JP 2008278485 A JP2008278485 A JP 2008278485A JP 2008109653 A JP2008109653 A JP 2008109653A JP 2008109653 A JP2008109653 A JP 2008109653A JP 2008278485 A JP2008278485 A JP 2008278485A
Authority
JP
Japan
Prior art keywords
clock
signal
interface
received
transmission
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008109653A
Other languages
English (en)
Other versions
JP4752860B2 (ja
Inventor
Noriyuki Oga
敬之 大賀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2008109653A priority Critical patent/JP4752860B2/ja
Publication of JP2008278485A publication Critical patent/JP2008278485A/ja
Application granted granted Critical
Publication of JP4752860B2 publication Critical patent/JP4752860B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/03—Constructional details, e.g. casings, housings
    • H04B1/036—Cooling arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/0003—Software-defined radio [SDR] systems, i.e. systems wherein components typically implemented in hardware, e.g. filters or modulators/demodulators, are implented using software, e.g. by involving an AD or DA conversion stage such that at least part of the signal processing is performed in the digital domain
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0079—Receiver details

Abstract

【課題】利用性等が向上する情報処理端末システムを提供する。
【解決手段】情報処理端末システムは、情報処理端末４及び送受信装置３を具備し、情報処理端末４には送受信装置３が装着される。送受信装置３は、ネットワークからの受信変調波信号を復調し、復調された受信変調波信号を受信アナログベースバンド信号に変換し、変換された受信アナログベースバンド信号をクロックに同期して受信デジタルベースバンド信号に変換する。情報処理端末４は、変換された受信デジタルベースバンド信号をクロックに同期して受信データに変換し、送信データをクロックに同期して送信デジタルベースバンド信号に変換する。送受信装置３は、変換された送信デジタルベースバンド信号をクロックに同期して送信アナログベースバンド信号に変換し、変換された送信アナログベースバンド信号を送信変調波信号に変換し、変換された送信変調波信号をネットワークに送出する。
【選択図】図３

Description

本発明は、送受信装置である通信装置と情報処理端末とを複合した情報処理端末システムとその送受信方法に関する。
情報処理端末を用いたネットワークへの接続が盛んに行われている。これに伴い、近年では、無線を用いてネットワークへ接続する通信方式が開発されている（特許文献１〜５参照）。
上記の通信方式として、特に、無線を用いてネットワークへ接続する通信装置は、マイクロプロセッサーが内蔵された情報処理端末との親和性がよく、情報処理端末の一部として組み込まれる場合が多い。したがって、無線インターフェースに要求される条件として、一般の通信装置に要求される条件に加え、情報処理端末に求められる条件を満たす必要がある。具体的には、小型であること、低消費電力であること、発熱が小さいことである。一方、伝送容量の更なる大容量化が求められている。
第１従来例の情報処理端末システムとして特開２００２−６４３９９号公報に「ソフトウェア無線装置」が記載されている。この第１従来例の情報処理端末システムは、信号処理部（ＣＰＵ：Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）、アンテナ制御部、ＲＦ／ＩＦ部、Ｄ／Ａ変換器、Ａ／Ｄ変換器を具備する。
この例では、信号処理部（ＣＰＵ）は、専ら通信機能ブロックを制御する目的で設けられており、情報処理端末の本来の使用目的とされる一般的な情報処理（例えば表計算や文書作成など通信以外の処理）を行う目的で情報処理端末システムに搭載されている訳ではない。このため、第１従来例の情報処理端末システムでは、信号処理部（ＣＰＵ）がアンテナ制御部、ＲＦ／ＩＦ部、Ｄ／Ａ変換器、Ａ／Ｄ変換器等と専用の信号線で密に接続されており、それらを容易に取り外せる構造になっていない。
しかし、ネットワークに接続しないときには通信装置の機能は使用しないのであるから、情報処理端末システムを情報処理端末として利用するときの携帯性を損ねないためには、オプションとして通信装置を容易に着脱できる構造であることが望ましい。
図１は、第２従来例の情報処理端末システムとしてマイクロ波帯直交振幅変調波を用いる情報処理端末システムの構成を示す。第２従来例の情報処理端末システムは、ネットワークに接続されたアンテナ５１と、マイクロ波送受信部１７と、マイクロプロセッサー信号処理部１８とを具備する。アンテナ５１とマイクロ波送受信部１７とは、送受信装置（通信装置）である。マイクロプロセッサー信号処理部１８は、情報処理端末である。
マイクロ波送受信部１７は、受信時に、アンテナ５１を介して受信した、変調波である受信高周波信号｛受信ＲＦ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ）信号｝を復調し受信データに変換してマイクロプロセッサー信号処理部１８に出力する。マイクロ波送受信部１７は、送信時に、マイクロプロセッサー信号処理部１８からの送信データを、変調波である送信高周波信号（送信ＲＦ信号）に変換してアンテナ５１を介して送信する。
このマイクロ波送受信部１７は、高周波処理部２１、変復調処理部８９を備えている。
高周波処理部２１は、受信時に、アンテナ５１を介して受信した受信ＲＦ信号を復調し受信中間周波信号｛受信ＩＦ（Ｉｎｔｅｒｍｅｄｉａｔｅ Ｆｒｅｑｕｅｎｃｙ）信号｝に変換して変復調処理部８９に出力する。高周波処理部２１は、送信時に、変復調処理部８９からの送信ＩＦ信号を送信ＲＦ信号に変換してアンテナ５１を介して送信する。
変復調処理部８９は、受信時に、高周波処理部２１からの受信ＩＦ信号を受信データに変換してマイクロプロセッサー信号処理部１８に出力する。変復調処理部８９は、送信時に、マイクロプロセッサー信号処理部１８からの送信データを送信ＩＦ信号に変換して高周波処理部２１に出力する。
高周波処理部２１は、デュープレクサー（ＤＵＰ）５２、低雑音増幅器（ＬＮＡ）５３、帯域通過フィルター（ＢＰＦ）５４、５６、６０、６２、周波数変換器（ＣＯＮＶ）５５、６１、局部発振器（ＯＳＣ）５７、５８、電力増幅器（ＰＡ）５９を備えている。
デュープレクサー（ＤＵＰ）５２は、受信信号帯域通過フィルター（図示しない）、送信信号帯域通過フィルター（図示しない）を備えている。
局部発振器（ＯＳＣ）５７、５８は、局部発振信号を生成する。
変復調処理部８９は、復調器（ＤＥＭ）７０、変調器（ＭＯＤ）２３、ベースバンド処理部を備えている。そのベースバンド処理部は、アナログ／デジタル（Ａ／Ｄ）変換器２４−１、２４−２、デジタル／アナログ（Ｄ／Ａ）変換器２５−１、２５−２、クロック発生器（ＣＬＯＣＫ ＧＥＮ）２７、復号器（ＤＥＣ）７１、符号器（ＥＮＣ）７２、マイクロ波送受信部インターフェース（Ｉ／Ｆ）７３を備えている。
復調器（ＤＥＭ）７０は、搬送波再生回路（図示しない）、受信シンボルクロック再生回路（図示しない）を備えている。
マイクロ波送受信部インターフェース７３は、受信データバッファ回路（図示しない）、送信データバッファ回路（図示しない）、識別情報処理回路（図示しない）、タイミング調整回路（図示しない）を備えている。
マイクロプロセッサー信号処理部１８は、クロック発生器（ＣＬＯＣＫ ＧＥＮ）３０、マイクロプロセッサー信号処理部インターフェース（Ｉ／Ｆ）７４、ＣＰＵであるマイクロプロセッサー信号処理回路７５を備えている。
クロック発生器３０は、基準クロックを生成してマイクロプロセッサー信号処理部インターフェース７４、マイクロプロセッサー信号処理回路（ＣＰＵ）７５に出力し、マイクロプロセッサー信号処理部インターフェース７４は、この基準クロックに同期したバスクロック信号をマイクロ波送受信部インターフェース７３に出力する。
マイクロプロセッサー信号処理部インターフェース７４は、受信データバッファ回路（図示しない）、送信データバッファ回路（図示しない）、タイミング調整回路（図示しない）を備えている。
マイクロプロセッサー信号処理回路（ＣＰＵ）７５は、マイクロプロセッサー（図示しない）、メモリ（図示しない）、入出力装置（図示しない）等を含み、そのメモリには、複数のプログラム（図示しない）が記憶されている。
マイクロプロセッサー信号処理回路（ＣＰＵ）７５は、メモリに記憶された複数のプログラムのうちの一般プログラム（例えば表計算プログラムや文書作成プログラム）（図示しない）により、一般的な情報処理（通信機能以外の処理）を行う。第２従来例の情報処理端末システムは、マイクロ波送受信部１７を着脱できる構造である。一般的な情報処理を行う場合、マイクロ波送受信部１７の機能が使用されない。このため、ユーザは、マイクロ波送受信部１７とマイクロプロセッサー信号処理部１８とを分離して、マイクロプロセッサー信号処理部１８の機能のみで第２従来例の情報処理端末システムを情報処理端末として使用できる。
次に、第２従来例の情報処理端末システムが信号を受信したときの動作を説明する。
デュープレクサー（ＤＵＰ）５２の受信信号帯域通過フィルターには、受信ＲＦ信号の周波数帯域が設定されている。その受信信号帯域通過フィルターは、アンテナ５１により受信された受信ＲＦ信号のみを抽出し、低雑音増幅器（ＬＮＡ）５３に出力する。直交振幅変調信号（ＱＡＭ変調信号）の場合、受信ＲＦ信号は、シンボル周波数（受信シンボル周波数）を有する受信アナログベースバンド信号（受信アナログＢＢ信号）を同相搬送波と同相搬送波から９０°位相をずらした直交搬送波とで直交変調して生成された、搬送波周波数を有する信号である。
低雑音増幅器（ＬＮＡ）５３は、デュープレクサー（ＤＵＰ）５２からの受信ＲＦ信号を、復調器（ＤＥＭ）７０が信号処理を行うために十分なレベルまで増幅して、帯域通過フィルター（ＢＰＦ）５４を介して周波数変換器（ＣＯＮＶ）５５に出力する。低雑音増幅器（ＬＮＡ）５３からの受信ＲＦ信号は、帯域通過フィルター（ＢＰＦ）５４に設定された搬送波周波数帯域以外の不要の周波数成分が除去される。
周波数変換器（ＣＯＮＶ）５５は、不要の周波数成分が除去された受信ＲＦ信号を、局部発振器（ＯＳＣ）５７により生成された局部発振信号を混合し受信中間周波信号（受信ＩＦ信号）に変換して、帯域通過フィルター（ＢＰＦ）５６を介して変復調処理部８９に出力する。周波数変換器（ＣＯＮＶ）５５からの受信ＩＦ信号は、帯域通過フィルター（ＢＰＦ）５６に設定された搬送波周波数帯域が選択される。
復調器（ＤＥＭ）７０は、帯域通過フィルター（ＢＰＦ）５６からの受信ＩＦ信号を受信アナログベースバンド信号（受信アナログＢＢ信号）に変換する。ＱＡＭ変調信号の場合、復調器（ＤＥＭ）７０は、受信ＩＦ信号の搬送波を再生し同期検波を行う。すなわち、復調器（ＤＥＭ）７０の搬送波再生回路は、受信ＩＦ信号から同相搬送波と直交搬送波とを生成（再生）する。復調器（ＤＥＭ）７０は、ＱＡＭ変調波（同相搬送波と直交搬送波）に同期検波を行うことによって受信アナログＢＢ信号としてアナログ同相成分信号（アナログＩ信号）、アナログ直交成分信号（アナログＱ信号）に変換してＡ／Ｄ変換器２４−１、２４−２に出力する。
復調器（ＤＥＭ）７０の受信シンボルクロック再生回路は、この受信ＩＦ信号に重畳されて、受信シンボル周波数のｎ倍（ｎは整数）の周波数を有する受信シンボルクロックを生成（再生）して、Ａ／Ｄ変換器２４−１、２４−２、復号器（ＤＥＣ）７１、マイクロ波送受信部インターフェース７３に出力する。
Ａ／Ｄ変換器２４−１、２４−２は、受信シンボルクロックに同期したサンプリング周波数で復調器（ＤＥＭ）７０からのアナログＩ信号、アナログＱ信号をサンプリングし、サンプリング時のアナログＩ信号、アナログＱ信号が示す搬送波の振幅に対応したデジタル同相成分信号（デジタルＩ信号）、デジタル直交成分信号（デジタルＱ信号）を受信デジタルベースバンド信号（受信デジタルＢＢ信号）として生成（変換）して復号器（ＤＥＣ）７１に出力する。
復号器（ＤＥＣ）７１は、受信シンボルクロックに同期して、受信デジタルＢＢ信号であるデジタルＩ信号、デジタルＱ信号に誤り訂正、復号化の処理を施し、マイクロ波送受信部インターフェース７３に出力する。
マイクロ波送受信部インターフェース７３の識別情報処理回路は、復号器（ＤＥＣ）７１からの受信デジタルＢＢ信号を入力し、それに無線区間での信号識別用情報の除去処理（識別情報除去処理）を施した受信データを生成して、その受信データバッファ回路に蓄える。マイクロ波送受信部インターフェース７３の入出力は非同期である。このため、そのタイミング調整回路は、その受信データバッファ回路に蓄えられた受信データをマイクロプロセッサー信号処理部１８に出力するタイミングを調整するタイミング調整処理を行う。マイクロ波送受信部インターフェース７３は、マイクロプロセッサー信号処理部１８からのバスクロックに同期して、その受信データをマイクロプロセッサー信号処理部１８に出力する。
マイクロプロセッサー信号処理部１８のマイクロプロセッサー信号処理部インターフェース７４は、クロック発生器３０からの基準クロックに同期して、マイクロ波送受信部１７（マイクロ波送受信部インターフェース７３）からの受信データを、その受信データバッファ回路に蓄える。マイクロプロセッサー信号処理部インターフェース７４の入出力は非同期である。このため、そのタイミング調整回路は、その受信データバッファ回路に蓄えられた受信データをマイクロプロセッサー信号処理回路（ＣＰＵ）７５に出力するタイミングを調整するタイミング調整処理を行う。マイクロプロセッサー信号処理部インターフェース７４は、クロック発生器３０からの基準クロックに同期して、その受信データをマイクロプロセッサー信号処理回路（ＣＰＵ）７５に出力する。
マイクロプロセッサー信号処理回路（ＣＰＵ）７５は、メモリに記憶された複数のプログラムのうちの応用プログラム（例えば電子メール処理プログラムなど）（図示しない）を実行する。
マイクロプロセッサー信号処理回路（ＣＰＵ）７５は、その応用プログラム（例えば電子メール処理プログラムなど）により、クロック発生器３０からの基準クロックに同期して、マイクロプロセッサー信号処理部インターフェース７４からの受信データを処理する。
次に、第２従来例の情報処理端末システムが信号を送信するときの動作を説明する。
マイクロプロセッサー信号処理回路（ＣＰＵ）７５は、応用プログラムによって生成された送信データを、クロック発生器３０からの基準クロックに同期してマイクロプロセッサー信号処理部インターフェース７４に出力する。
マイクロプロセッサー信号処理部インターフェース７４は、クロック発生器３０からの基準クロックに同期して、マイクロプロセッサー信号処理回路（ＣＰＵ）７５からの送信データを、その送信データバッファ回路に蓄える。マイクロプロセッサー信号処理部インターフェース７４の入出力は非同期であるため、そのタイミング調整回路は、その送信データバッファ回路に蓄えられた送信データをマイクロ波送受信部１７（マイクロ波送受信部インターフェース７３）に出力するタイミングを調整するタイミング調整処理を行う。マイクロプロセッサー信号処理部インターフェース７４は、クロック発生器３０からの基準クロックに同期して、その送信データをマイクロ波送受信部インターフェース７３に出力する。
クロック発生器２７は、送信シンボル周波数を有する送信シンボルクロックを生成してＤ／Ａ変換器２５−１、２５−２、符号器（ＥＮＣ）７２、マイクロ波送受信部インターフェース７３に出力する。
マイクロ波送受信部インターフェース７３は、マイクロプロセッサー信号処理部インターフェース７４からのバスクロックに同期して、マイクロプロセッサー信号処理部１８からの送信データを、その送信データバッファ回路に蓄える。マイクロ波送受信部インターフェース７３の入出力は非同期であるため、そのタイミング調整回路は、その送信データバッファ回路に蓄えられた送信データを符号器（ＥＮＣ）７２に出力するタイミングを調整するタイミング調整処理を行う。マイクロ波送受信部インターフェース７３の識別情報処理回路は、クロック発生器２７からの送信シンボルクロックに同期して、送信データに無線区間での信号識別用情報の付加処理（識別情報付加処理）を施して符号器（ＥＮＣ）７２に出力する。
符号器（ＥＮＣ）７２は、クロック発生器２７からの送信シンボルクロックに同期して、マイクロ波送受信部インターフェース７３からの送信データに誤り訂正用冗長情報を付加する処理、符号化の処理を施し、送信デジタルベースバンド信号（送信デジタルＢＢ信号）としてデジタルＩ信号、デジタルＱ信号を生成してＤ／Ａ変換器２５−１、２５−２に出力する。
Ｄ／Ａ変換器２５−１、２５−２は、クロック発生器２７からの送信シンボルクロックに同期して、デジタルＩ信号、デジタルＱ信号を送信アナログベースバンド信号（送信アナログＢＢ信号）として、搬送波の振幅を示すアナログＩ信号、アナログＱ信号に変換して変調器（ＭＯＤ）２３に出力する。
変調器（ＭＯＤ）２３は、送信アナログベースバンド信号（送信アナログＢＢ信号）であるアナログＩ信号、アナログＱ信号を同相搬送波と直交搬送波とで直交変調して送信中間周波信号（送信ＩＦ信号）を生成し、帯域通過フィルター（ＢＰＦ）６２を介して周波数変換器（ＣＯＮＶ）６１に出力する。このとき、送信ＩＦ信号は、帯域通過フィルター（ＢＰＦ）６２に設定された搬送波周波数帯域に制限される。
周波数変換器（ＣＯＮＶ）６１は、帯域通過フィルター（ＢＰＦ）６２からの送信ＩＦ信号を、局部発振器（ＯＳＣ）５８により生成された局部発振信号と混合して送信高周波信号（送信ＲＦ信号）に変換して、帯域通過フィルター（ＢＰＦ）６０を介して電力増幅器（ＰＡ）５９に出力する。周波数変換器（ＣＯＮＶ）６１からの送信ＲＦ信号は、帯域通過フィルター（ＢＰＦ）６０に設定された搬送波周波数帯域以外の不要の周波数成分が除去される。
電力増幅器（ＰＡ）５９は、送信ＲＦ信号を送信するために必要な電力まで送信電力を増幅し、その送信ＲＦ信号をデュープレクサー（ＤＵＰ）５２に出力する。
デュープレクサー（ＤＵＰ）５２の送信信号帯域通過フィルターには、送信ＲＦ信号の周波数帯域が設定されている。その送信信号帯域通過フィルターは、電力増幅器（ＰＡ）５９からの送信ＲＦ信号のみを抽出し、アンテナ５１を介してネットワークに送信する。
マイクロ波送受信部インターフェース７３、マイクロプロセッサー信号処理部インターフェース７４間のデータの伝送は、クロック発生器３０により生成された基準クロックに同期して行われる。この基準クロックは、復調器（ＤＥＭ）７０により生成される受信シンボルクロックと、クロック発生器２７により生成される送信シンボルクロックとは非同期である。このデータ伝送方式の具体例として、Ｐｅｒｉｐｈｅｒａｌ Ｃｏｍｐｏｎｅｎｔｓ Ｉｎｔｅｒｃｏｎｎｅｃｔ ｂｕｓ（ＰＣＩ ｂｕｓ）、Ｃａｒｄ ｂｕｓなどが挙げられる。
しかしながら、第２従来例の情報処理端末システムには、以下の問題点がある。
第２従来例の情報処理端末システムでは、マイクロ波送受信部１７における復号器（ＤＥＣ）７１、符号器（ＥＮＣ）７２、マイクロ波送受信部インターフェース７３の識別情報処理回路で、誤り訂正処理、符号・複合化処理、識別情報付加・除去処理等を行っている。このため、第２従来例の情報処理端末システムでは、このような処理を行う回路をマイクロ波送受信部１７に内蔵する分、情報処理端末システムが大型化してしまう。
第２従来例の情報処理端末システムでは、タイミング調整処理に伴う受信データバッファ回路、送信データバッファ回路、タイミング調整回路が必要である。このため、第２従来例の情報処理端末システムでは、タイミング調整処理を行う回路をマイクロ波送受信部１７、マイクロプロセッサー信号処理部１８（マイクロ波送受信部インターフェース７３、マイクロプロセッサー信号処理部インターフェース７４）に内蔵する分、情報処理端末システムが大型化してしまう。
小型化を実現できる情報処理端末システムが望まれる。
第２従来例の情報処理端末システムでは、マイクロ波送受信部１７に復号器（ＤＥＣ）７１、符号器（ＥＮＣ）７２、マイクロ波送受信部インターフェース７３の識別情報処理回路を内蔵している。このため、第２従来例の情報処理端末システムでは、このような処理を行う回路によって電力を余計に消費してしまう。消費電力は、一般に信号処理クロック周波数（受信シンボルクロック、送信シンボルクロック）に比例する。したがって、信号容量の増加に伴ってマイクロプロセッサー信号処理回路（ＣＰＵ）７５の動作周波数を高くすると消費電力が増加する。
第２従来例の情報処理端末システムでは、タイミング調整処理を行うために、マイクロ波送受信部１７、マイクロプロセッサー信号処理部１８（マイクロ波送受信部インターフェース７３、マイクロプロセッサー信号処理部インターフェース７４）に受信データバッファ回路、送信データバッファ回路、タイミング調整回路を内蔵している。このため、第２従来例の情報処理端末システムでは、タイミング調整処理を行う回路によって電力を余計に消費してしまう。
低消費電力を実現できる情報処理端末システムが望まれる。
第２従来例の情報処理端末システムでは、マイクロ波送受信部１７に復号器（ＤＥＣ）７１、符号器（ＥＮＣ）７２、マイクロ波送受信部インターフェース７３の識別情報処理回路を内蔵している。このため、第２従来例の情報処理端末システムでは、信号の送受信（入出力）に伴って発熱する発熱量が、このような処理を行う回路によって余計に増加する。信号容量の増加に伴ってマイクロプロセッサー信号処理回路（ＣＰＵ）７５の動作周波数を高くすると消費電力とともに発熱量が増加する。伝送容量の大容量化のために信号処理クロック周波数を高くすると復号器（ＤＥＣ）７１、符号器（ＥＮＣ）７２、マイクロ波送受信部インターフェース７３の消費電力が増加し、発熱量が増加する要因になる。
第２従来例の情報処理端末システムでは、タイミング調整処理を行うために、マイクロ波送受信部１７、マイクロプロセッサー信号処理部１８（マイクロ波送受信部インターフェース７３、マイクロプロセッサー信号処理部インターフェース７４）に受信データバッファ回路、送信データバッファ回路、タイミング調整回路を内蔵している。このため、第２従来例の情報処理端末システムでは、信号の送受信（入出力）に伴って発熱する発熱量が、タイミング調整処理を行う回路によって余計に増加する。
低発熱化を実現できる情報処理端末システムが望まれる。
マイクロ波送受信部１７がカード状のような形状の場合、マイクロ波送受信部１７の発熱を放熱するための条件が通常より厳しく設定される。したがって、マイクロ波送受信部１７の発熱を充分放熱できる構造に製造するための製造コストが発生する。
第２従来例の情報処理端末システムでは、タイミング調整処理を行うために、マイクロ波送受信部１７、マイクロプロセッサー信号処理部１８（マイクロ波送受信部インターフェース７３、マイクロプロセッサー信号処理部インターフェース７４）に受信データバッファ回路、送信データバッファ回路、タイミング調整回路を内蔵している。このため、第２従来例の情報処理端末システムでは、タイミング調整処理を行う回路を製造するための製造コストが余計にかかる。
低コスト化を実現できる情報処理端末システムが望まれる。
第２従来例の情報処理端末システムでは、タイミング調整処理により、伝達遅延が生じてしまい、スループットの低下を起こしてしまう可能性がある。この問題は、マイクロ波送受信部１７（マイクロ波送受信部インターフェース７３）とマイクロプロセッサー信号処理部１８（マイクロプロセッサー信号処理部インターフェース７４）とを接続する部分の信号容量が増大するにつれて顕著になる。
スループットの低下を防止する情報処理端末システムが望まれる。
特開２００２−０６４３９９号公報 特開２００１−０４４８８２号公報 特開２０００−０９２１４２号公報 特開２０００−１５１５５３号公報 特開２００２−０６４８４５号公報
したがって、本発明の目的は、利用性が向上する情報処理端末システムを提供することにある。
本発明の他の目的は、小型化を実現できる情報処理端末システムを提供することにある。
本発明の更に他の目的は、低消費電力を実現できる情報処理端末システムを提供することにある。
本発明の更に他の目的は、低発熱化を実現できる情報処理端末システムを提供することにある。
本発明の更に他の目的は、低コスト化を実現できる情報処理端末システムを提供することにある。
本発明の更に他の目的は、スループットの低下を防止する情報処理端末システムを提供することにある。
したがって、上記課題を解決するために本発明の情報処理端末システムは、情報処理端末と、その情報処理端末に着脱可能な送受信装置とを具備する。その送受信装置は、送受信処理部と、復調部と、変調部と、ベースバンド処理部とを備える。その送受信装置がその情報処理端末に装着されているときに、その送受信処理部は、ネットワークからの受信変調波信号をその復調部に出力し、その変調部からの送信変調波信号をそのネットワークに送出する。その復調部は、その送受信処理部からのその受信変調波信号を受信アナログベースバンド信号に変換する。そのベースバンド処理部は、その受信アナログベースバンド信号を受信デジタル信号に変換してその情報処理端末に出力し、その情報処理端末からの送信デジタル信号を送信アナログベースバンド信号に変換する。その変調部は、その送信アナログベースバンド信号をその送信変調波信号に変換する。そのベースバンド処理部とその情報処理端末とは、クロックにより同期して動作する。その受信デジタル信号は、受信データを含む。その送信デジタル信号は、送信データを含む。
上記の情報処理端末システムにおいて、そのベースバンド処理部は、その受信アナログベースバンド信号をその受信デジタル信号としての受信デジタルベースバンド信号に変換してその情報処理端末に出力し、その情報処理端末からのその送信デジタル信号としての送信デジタルベースバンド信号をその送信アナログベースバンド信号に変換する。その情報処理端末は、そのベースバンド処理部からのその受信デジタルベースバンド信号を受信データに変換し、その送信データをその送信デジタルベースバンド信号に変換する。
上記の情報処理端末システムにおいて、その情報処理端末は、インターフェースと、そのベースバンド処理部からそのインターフェースを介して入力されるその受信デジタルベースバンド信号をその受信データに変換し、その送信データをその送信デジタルベースバンド信号に変換してそのインターフェースを介してそのベースバンド処理部に出力する制御部とを備える。その復調部は、周波数を有する受信シンボルクロックを生成してそのクロックとしてそのベースバンド処理部とそのインターフェースとその制御部とに出力する。
上記の情報処理端末システムにおいて、その情報処理端末は、インターフェースと、そのベースバンド処理部からそのインターフェースを介して入力されるその受信デジタルベースバンド信号をその受信データに変換し、その送信データをその送信デジタルベースバンド信号に変換してそのインターフェースを介してそのベースバンド処理部に出力する制御部とを備える。その送受信装置は、更に、クロック発生器を備える。その復調部は、周波数を有する受信シンボルクロックを生成してそのクロック発生器に出力する。そのクロック発生器は、その復調部からのその受信シンボルクロックに基づいて２次受信シンボルクロックを生成してそのクロックとしてそのベースバンド処理部とそのインターフェースとその制御部とに出力する。その２次受信シンボルクロックは、その受信シンボルクロックに同期し、その受信シンボルクロックの周波数とは異なる周波数を有する。
上記の情報処理端末システムにおいて、その情報処理端末は、インターフェースと、そのベースバンド処理部からそのインターフェースを介して入力されるその受信デジタルベースバンド信号をその受信データに変換し、その送信データをその送信デジタルベースバンド信号に変換してそのインターフェースを介してそのベースバンド処理部に出力する制御部と、クロック発生器とを備える。その復調部は、周波数を有する受信シンボルクロックを生成してそのクロックとしてそのベースバンド処理部とそのインターフェースとそのクロック発生器とに出力する。そのクロック発生器は、その復調部からのその受信シンボルクロックを１次クロックとして入力し、その１次クロックに同期した２次クロックを生成してそのクロックとしてその制御部に出力し、その１次クロックが入力されない場合、自走発振によりその２次クロックを生成してそのクロックとしてその制御部に出力する。
上記の情報処理端末システムにおいて、その情報処理端末は、インターフェースと、そのベースバンド処理部からそのインターフェースを介して入力されるその受信デジタルベースバンド信号をその受信データに変換し、その送信データをその送信デジタルベースバンド信号に変換してそのインターフェースを介してそのベースバンド処理部に出力する制御部とを備える。その送受信装置は、更に、クロック発生器を備える。その送受信処理部は、周波数を有する基準信号を生成してそのクロック発生器に出力する。そのクロック発生器は、その送受信処理部からのその基準信号に基づいて、その受信変調波信号の搬送波を再生してその復調部に出力すると共に受信シンボルクロックを生成してそのクロックとしてそのベースバンド処理部とそのインターフェースとその制御部とに出力する。その受信シンボルクロックは、その基準信号に同期する。その復調部とそのベースバンド処理部とそのインターフェースとその制御部とはその受信シンボルクロックにより同期して動作する。
上記の情報処理端末システムにおいて、その情報処理端末は、インターフェースと、そのベースバンド処理部からそのインターフェースを介して入力されるその受信デジタルベースバンド信号をその受信データに変換し、その送信データをその送信デジタルベースバンド信号に変換してそのインターフェースを介してそのベースバンド処理部に出力する制御部とを備える。その送受信装置は、更に、クロック発生器を備える。そのクロック発生器は、自走発振によりそのクロックを生成してそのベースバンド処理部とそのインターフェースとその制御部とに出力する。
上記の情報処理端末システムにおいて、その情報処理端末は、インターフェースと、そのベースバンド処理部からそのインターフェースを介して入力されるその受信デジタルベースバンド信号をその受信データに変換し、その送信データをその送信デジタルベースバンド信号に変換してそのインターフェースを介してそのベースバンド処理部に出力する制御部と、クロック発生器とを備える。そのクロック発生器は、自走発振によりそのクロックを生成してそのベースバンド処理部とそのインターフェースとその制御部とに出力する。
上記の情報処理端末システムにおいて、そのベースバンド処理部は、その受信アナログベースバンド信号をその受信デジタル信号としての受信データに変換してその情報処理端末に出力し、その情報処理端末からのその送信デジタル信号としての送信データを送信アナログベースバンド信号に変換する。
上記の情報処理端末システムにおいて、その情報処理端末は、インターフェースと、そのベースバンド処理部からそのインターフェースを介してその受信データを入力し、その送信データをそのインターフェースを介してそのベースバンド処理部に出力する制御部とを備える。その復調部は、周波数を有する受信シンボルクロックを生成してそのクロックとしてそのベースバンド処理部とそのインターフェースとその制御部とに出力する。
上記の情報処理端末システムにおいて、その情報処理端末は、インターフェースと、そのベースバンド処理部からそのインターフェースを介してその受信データを入力し、その送信データをそのインターフェースを介してそのベースバンド処理部に出力する制御部とを備える。その送受信装置は、更に、クロック発生器を備える。その復調部は、周波数を有する受信シンボルクロックを生成してそのクロック発生器に出力する。そのクロック発生器は、その復調部からのその受信シンボルクロックに基づいて２次受信シンボルクロックを生成してそのクロックとしてそのベースバンド処理部とそのインターフェースとその制御部とに出力する。その２次受信シンボルクロックは、その受信シンボルクロックに同期し、その受信シンボルクロックの周波数とは異なる周波数を有する。
上記の情報処理端末システムにおいて、その情報処理端末は、インターフェースと、そのベースバンド処理部からそのインターフェースを介してその受信データを入力し、その送信データをそのインターフェースを介してそのベースバンド処理部に出力する制御部と、クロック発生器とを備える。その復調部は、周波数を有する受信シンボルクロックを生成してそのクロックとしてそのベースバンド処理部とそのインターフェースとそのクロック発生器とに出力する。そのクロック発生器は、その復調部からのその受信シンボルクロックを１次クロックとして入力し、その１次クロックに同期した２次クロックを生成してそのクロックとしてその制御部に出力し、その１次クロックが入力されない場合、自走発振によりその２次クロックを生成してそのクロックとしてその制御部に出力する。
上記の情報処理端末システムにおいて、その情報処理端末は、インターフェースと、そのベースバンド処理部からそのインターフェースを介してその受信データを入力し、その送信データをそのインターフェースを介してそのベースバンド処理部に出力する制御部とを備える。その送受信装置は、更に、クロック発生器を備える。その送受信処理部は、周波数を有する基準信号を生成してそのクロック発生器に出力する。そのクロック発生器は、その送受信処理部からのその基準信号に基づいて、その受信変調波信号の搬送波を再生してその復調部に出力すると共に受信シンボルクロックを生成してそのクロックとしてそのベースバンド処理部とそのインターフェースとその制御部とに出力する。その受信シンボルクロックは、その基準信号に同期する。その復調部とそのベースバンド処理部とそのインターフェースとその制御部とはその受信シンボルクロックにより同期して動作する。
上記の情報処理端末システムにおいて、その情報処理端末は、インターフェースと、そのベースバンド処理部からそのインターフェースを介してその受信データを入力し、その送信データをそのインターフェースを介してそのベースバンド処理部に出力する制御部とを備える。その送受信装置は、更に、クロック発生器を備える。そのクロック発生器は、自走発振によりそのクロックを生成してそのベースバンド処理部とそのインターフェースとその制御部とに出力する。
上記の情報処理端末システムにおいて、その情報処理端末は、インターフェースと、そのベースバンド処理部からそのインターフェースを介してその受信データを入力し、その送信データをそのインターフェースを介してそのベースバンド処理部に出力する制御部と、クロック発生器とを備える。そのクロック発生器は、自走発振によりそのクロックを生成してそのベースバンド処理部とそのインターフェースとその制御部とに出力する。
上記課題を解決するために本発明の情報処理端末システムは、情報処理端末と、その情報処理端末に着脱可能な送受信装置とを具備する。その送受信装置は、送受信処理部と、復調部と、変調部と、ベースバンド処理部とを備える。その送受信装置がその情報処理端末に装着されているときに、その送受信処理部は、ネットワークからの受信変調波信号をその復調部に出力し、その変調部からの送信変調波信号をそのネットワークに送出する。その復調部は、その送受信処理部からのその受信変調波信号を受信アナログベースバンド信号に変換する。そのベースバンド処理部は、その受信アナログベースバンド信号を受信デジタルベースバンド信号に変換し、その情報処理端末からの送信デジタルベースバンド信号を送信アナログベースバンド信号に変換する。その変調部は、その送信アナログベースバンド信号をその送信変調波信号に変換する。その情報処理端末は、そのベースバンド処理部からのその受信デジタルベースバンド信号を受信データに変換し、送信データをその送信デジタルベースバンド信号に変換する。
上記課題を解決するために本発明の情報処理端末の送受信方法は、着脱可能な送受信装置が装着された情報処理端末の送受信方法である。（ａ）その送受信装置において、そのネットワークからの受信変調波信号を復調し、受信アナログベースバンド信号に変換するステップと、（ｂ）その送受信装置において、その受信アナログベースバンド信号をクロックに同期して受信データを含む受信デジタル信号に変換するステップと、（ｃ）その情報処理端末において、その受信デジタル信号をそのクロックに同期して受信するステップと、（ｄ）その情報処理端末において、送信データを含む送信デジタル信号をそのクロックに同期して送信するステップと、（ｅ）その送受信装置において、その送信デジタル信号をそのクロックに同期して送信アナログベースバンド信号に変換するステップと、（ｆ）その送受信装置において、その送信アナログベースバンド信号を送信変調波信号に変換するステップと、（ｇ）その送受信装置において、その変換された送信変調波信号をそのネットワークに送出するステップとを有する。
上記の情報処理端末の送受信方法において、その（ｂ）ステップは、（ｂ１）その送受信装置において、その受信アナログベースバンド信号をその受信デジタル信号としての受信デジタルベースバンド信号に変換するステップを備える。その（ｃ）ステップは、（ｃ１）その情報処理端末において、その受信デジタルベースバンド信号をその受信データに変換するステップを備える。その（ｄ）ステップは、（ｄ１）その情報処理端末において、その送信データをその送信デジタル信号としての送信デジタルベースバンド信号に変換するステップを備える。その（ｅ）ステップは、（ｅ１）その送受信装置において、その送信デジタルベースバンド信号をその送信アナログベースバンド信号に変換するステップを備える。
上記の情報処理端末の送受信方法において、その（ｂ）ステップは、（ｂ２）その送受信装置において、その受信アナログベースバンド信号をその受信デジタル信号としてのその受信データに変換するステップを備える。その（ｃ）ステップは、（ｃ２）その情報処理端末において、その受信データを受信するステップを備える。その（ｄ）ステップは、（ｄ２）その情報処理端末において、その送信デジタル信号としてのその送信データをその送受信装置に出力するステップを備える。その（ｅ）ステップは、（ｅ２）その送受信装置において、その送信データを送信アナログベースバンド信号に変換するステップを備える。
上記課題を解決するために本発明の情報処理端末の送受信方法は、着脱可能な送受信装置が装着された情報処理端末の送受信方法である。（ｈ）その送受信装置において、そのネットワークからの受信変調波信号を復調し、受信アナログベースバンド信号に変換するステップと、（ｉ）その送受信装置において、その受信アナログベースバンド信号を受信デジタルベースバンド信号に変換するステップと、（ｊ）その情報処理端末において、その受信デジタルベースバンド信号を受信データに変換するステップと、（ｋ）その情報処理端末において、送信データをその送信デジタルベースバンド信号に変換するステップと、（ｌ）その送受信装置において、その送信デジタルベースバンド信号を送信アナログベースバンド信号に変換するステップと、（ｍ）その送受信装置において、その送信アナログベースバンド信号を送信変調波信号に変換するステップと、（ｎ）その送受信装置において、その送信変調波信号をそのネットワークに送出するステップとを有する。
上記課題を解決するために本発明の送受信装置は、情報処理端末と、その情報処理端末に着脱可能な送受信装置とを具備する情報処理端末システムに使用する。送受信処理部と、復調部と、変調部と、ベースバンド処理部とを備える。その送受信装置がその情報処理端末に装着されているときに、その送受信処理部は、ネットワークからの受信変調波信号をその復調部に出力し、その変調部からの送信変調波信号をそのネットワークに送出する。その復調部は、その送受信処理部からのその受信変調波信号を受信アナログベースバンド信号に変換する。そのベースバンド処理部は、その受信アナログベースバンド信号を受信デジタル信号に変換してその情報処理端末に出力し、その情報処理端末からの送信デジタル信号を送信アナログベースバンド信号に変換する。その変調部は、その送信アナログベースバンド信号をその送信変調波信号に変換する。そのベースバンド処理部とその情報処理端末とは、クロックにより同期して動作する。その受信デジタル信号は、受信データを含み、その送信デジタル信号は、送信データを含む。
上記の送受信装置において、そのベースバンド処理部は、その受信アナログベースバンド信号をその受信デジタル信号としての受信デジタルベースバンド信号に変換してその情報処理端末に出力し、その情報処理端末からのその送信デジタル信号としての送信デジタルベースバンド信号をその送信アナログベースバンド信号に変換する。その情報処理端末は、そのベースバンド処理部からのその受信デジタルベースバンド信号を受信データに変換し、その送信データをその送信デジタルベースバンド信号に変換する。
上記の送受信装置において、そのベースバンド処理部は、その受信アナログベースバンド信号をその受信デジタル信号としての受信データに変換してその情報処理端末に出力し、その情報処理端末からのその送信デジタル信号としての送信データを送信アナログベースバンド信号に変換する。
上記課題を解決するために本発明の情報処理端末は、情報処理端末と、その情報処理端末に着脱可能な送受信装置とを具備する情報処理端末システムに使用する。その送受信装置は、送受信処理部と、復調部と、変調部と、ベースバンド処理部とを備える。その送受信装置がその情報処理端末に装着されているときに、その送受信処理部は、ネットワークからの受信変調波信号をその復調部に出力し、その変調部からの送信変調波信号をそのネットワークに送出する。その復調部は、その送受信処理部からのその受信変調波信号を受信アナログベースバンド信号に変換する。そのベースバンド処理部は、その受信アナログベースバンド信号を受信デジタル信号に変換してその情報処理端末に出力し、その情報処理端末からの送信デジタル信号を送信アナログベースバンド信号に変換する。その変調部は、その送信アナログベースバンド信号をその送信変調波信号に変換する。そのベースバンド処理部とその情報処理端末とは、クロックにより同期して動作する。その受信デジタル信号は、受信データを含み、その送信デジタル信号は、送信データを含む。
上記の情報処理端末において、そのベースバンド処理部は、その受信アナログベースバンド信号をその受信デジタル信号としての受信デジタルベースバンド信号に変換してその情報処理端末に出力し、その情報処理端末からのその送信デジタル信号としての送信デジタルベースバンド信号をその送信アナログベースバンド信号に変換する。その情報処理端末は、そのベースバンド処理部からのその受信デジタルベースバンド信号を受信データに変換し、その送信データをその送信デジタルベースバンド信号に変換する。
上記の情報処理端末において、そのベースバンド処理部は、その受信アナログベースバンド信号をその受信デジタル信号としての受信データに変換してその情報処理端末に出力し、その情報処理端末からのその送信デジタル信号としての送信データを送信アナログベースバンド信号に変換する。
上記課題を解決するために本発明の送受信装置は、情報処理端末と、その情報処理端末に着脱可能な送受信装置とを具備する情報処理端末システムに使用する。送受信処理部と、復調部と、変調部と、ベースバンド処理部とを備える。その送受信装置がその情報処理端末に装着されているときに、その送受信処理部は、そのネットワークからの受信変調波信号をその復調部に出力し、その変調部からの送信変調波信号をそのネットワークに送出する。その復調部は、その送受信処理部からのその受信変調波信号を受信アナログベースバンド信号に変換する。そのベースバンド処理部は、その受信アナログベースバンド信号を受信デジタルベースバンド信号に変換し、その情報処理端末からの送信デジタルベースバンド信号を送信アナログベースバンド信号に変換する。その変調部は、その送信アナログベースバンド信号をその送信変調波信号に変換する。その情報処理端末は、そのベースバンド処理部からのその受信デジタルベースバンド信号を受信データに変換し、送信データをその送信デジタルベースバンド信号に変換する。
上記課題を解決するために本発明の情報処理端末は、情報処理端末と、その情報処理端末に着脱可能な送受信装置とを具備する情報処理端末システムに使用する。その送受信装置は、送受信処理部と、復調部と、変調部と、ベースバンド処理部とを備える。その送受信装置がその情報処理端末に装着されているときに、その送受信処理部は、そのネットワークからの受信変調波信号をその復調部に出力し、その変調部からの送信変調波信号をそのネットワークに送出する。その復調部は、その送受信処理部からのその受信変調波信号を受信アナログベースバンド信号に変換する。そのベースバンド処理部は、その受信アナログベースバンド信号を受信デジタルベースバンド信号に変換し、その情報処理端末からの送信デジタルベースバンド信号を送信アナログベースバンド信号に変換する。その変調部は、その送信アナログベースバンド信号をその送信変調波信号に変換する。その情報処理端末は、そのベースバンド処理部からのその受信デジタルベースバンド信号を受信データに変換し、送信データをその送信デジタルベースバンド信号に変換する。
本発明の第１実施形態、第２実施形態の情報処理端末システムによれば、小型化を実現できる。
本発明の第１実施形態、第２実施形態の情報処理端末システムによれば、低消費電力を実現できる。
本発明の第１実施形態、第２実施形態の情報処理端末システムによれば、低発熱化を実現できる。
本発明の第１実施形態、第２実施形態の情報処理端末システムによれば、低コスト化を実現できる。
本発明の第２実施形態の情報処理端末システムによれば、スループットの低下を防止する。
本発明の第１実施形態、第２実施形態の情報処理端末システムによれば、利用性（携帯性、経済性）が向上する。
本発明の第３実施形態の情報処理端末システムによれば、第１実施形態の効果に加えて、第２実施形態の効果も実現する。
本発明の第４実施形態の情報処理端末システムによれば、第３実施形態の効果に加えて、受信シンボルクロックに同期したシンボルクロックを、そのシンボルクロックの受け側の用途に合わせて変更できる。
本発明の第５実施形態の情報処理端末システムによれば、第３実施形態の効果に加えて、受信シンボルクロックがマイクロ波送受信部からマイクロプロセッサー信号処理部に出力されない状況でも、マイクロプロセッサー信号処理部内のマイクロプロセッサー信号処理回路（ＣＰＵ）が常に動作する。
本発明の第６実施形態の情報処理端末システムによれば、第４実施形態の効果に加えて、搬送波を再生する搬送波再生回路と受信シンボルクロックを再生する受信シンボルクロック再生回路とを簡略化でき、再生された搬送波、受信シンボルクロックの位相雑音を改善することができる。
本発明の第７実施形態の情報処理端末システムによれば、第４実施形態の効果に加えて、受信シンボルクロック再生回路が不要になる。
本発明の第８実施形態の情報処理端末システムによれば、第７実施形態の効果に加えて、マイクロ波送受信部とマイクロプロセッサー信号処理部とが何らかの理由で分離された場合でも、マイクロプロセッサー信号処理部内のマイクロプロセッサー信号処理回路（ＣＰＵ）が常に動作する。
添付図面を参照して、本発明による情報処理端末システムの実施の形態を以下に説明する。
（第１実施形態）
図２は、本発明の第１実施形態の情報処理端末システムとしてマイクロ波帯直交振幅変調波を用いる情報処理端末システムの構成を示す。この第１実施形態の情報処理端末システムでは、小型化、低発熱化、低コスト化を実現し、利用性（携帯性、経済性）が向上する。
第１実施形態の情報処理端末システムは、ネットワークに接続されたアンテナ５１と、マイクロ波送受信部１と、マイクロプロセッサー信号処理部２とを具備する。アンテナ５１とマイクロ波送受信部１とは、送受信装置（通信装置）である。マイクロプロセッサー信号処理部２は、情報処理端末である。情報処理端末としては、ＰＤＡ（Ｐｅｒｓｏｎａｌ Ｄｉｇｉｔａｌ Ａｓｓｉｓｔａｎｔ）、携帯コンピュータが該当する。
マイクロ波送受信部１は、受信時に、アンテナ５１を介して受信した、変調波である受信高周波信号｛受信ＲＦ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ）信号｝を復調し受信デジタルベースバンド信号（受信デジタルＢＢ信号）に変換してマイクロプロセッサー信号処理部２に出力する。マイクロ波送受信部１は、送信時に、マイクロプロセッサー信号処理部２からの送信デジタルベースバンド信号（送信デジタルＢＢ信号）を、変調波である送信高周波信号（送信ＲＦ信号）に変換してアンテナ５１を介して送信する。
このマイクロ波送受信部１は、高周波処理部２１、変復調処理部８１を備えている。この高周波処理部２１は、第２従来例の高周波処理部２１と同じである（図１参照）。
高周波処理部２１は、受信時に、アンテナ５１を介して受信した受信ＲＦ信号を復調し受信中間周波信号｛受信ＩＦ（Ｉｎｔｅｒｍｅｄｉａｔｅ Ｆｒｅｑｕｅｎｃｙ）信号｝に変換して変復調処理部８１に出力する。高周波処理部２１は、送信時に、変復調処理部８１からの送信ＩＦ信号を送信ＲＦ信号に変換してアンテナ５１を介して送信する。
変復調処理部８１は、受信時に、高周波処理部２１からの受信変調波信号である受信ＩＦ信号を受信デジタルＢＢ信号に変換してマイクロプロセッサー信号処理部２に出力する。変復調処理部８１は、送信時に、マイクロプロセッサー信号処理部２からの送信デジタルＢＢ信号を送信変調波信号である送信ＩＦ信号に変換して高周波処理部２１に出力する。
高周波処理部２１は、デュープレクサー（ＤＵＰ）５２、低雑音増幅器（ＬＮＡ）５３、帯域通過フィルター（ＢＰＦ）５４、５６、６０、６２、周波数変換器（ＣＯＮＶ）５５、６１、局部発振器（ＯＳＣ）５７、５８、電力増幅器（ＰＡ）５９を備えている。
デュープレクサー（ＤＵＰ）５２は、受信信号帯域通過フィルター（図示しない）、送信信号帯域通過フィルター（図示しない）を備えている。
変復調処理部８１は、復調器（ＤＥＭ）２２、変調器（ＭＯＤ）２３、ベースバンド処理部を備えている。そのベースバンド処理部は、アナログ／デジタル（Ａ／Ｄ）変換器２４−１、２４−２、デジタル／アナログ（Ｄ／Ａ）変換器２５−１、２５−２、クロック発生器（ＣＬＯＣＫ ＧＥＮ）２７、マイクロ波送受信部インターフェース（Ｉ／Ｆ）２８を備えている。
復調器（ＤＥＭ）２２は、搬送波再生回路（図示しない）、受信シンボルクロック再生回路（図示しない）を備えている。
マイクロ波送受信部インターフェース２８は、受信データバッファ回路（図示しない）、送信データバッファ回路（図示しない）、変換回路（図示しない）、タイミング調整回路（図示しない）を備えている。
マイクロプロセッサー信号処理部２は、クロック発生器（ＣＬＯＣＫ ＧＥＮ）３０、マイクロプロセッサー信号処理部インターフェース（Ｉ／Ｆ）２９、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）であるマイクロプロセッサー信号処理回路２６を備えている。
クロック発生器３０は、基準クロックを生成してマイクロプロセッサー信号処理部インターフェース２９、マイクロプロセッサー信号処理回路（ＣＰＵ）２６に出力する。
マイクロプロセッサー信号処理部インターフェース２９は、この基準クロックに同期したバスクロック信号を生成してマイクロ波送受信部インターフェース２８に出力する。マイクロプロセッサー信号処理部インターフェース２９は、受信データバッファ回路（図示しない）、送信データバッファ回路（図示しない）、変換回路（図示しない）、タイミング調整回路（図示しない）を備えている。
マイクロプロセッサー信号処理回路（ＣＰＵ）２６は、マイクロプロセッサー（図示しない）、メモリ（図示しない）、入出力装置（図示しない）等を含み、そのメモリには、複数のプログラム（図示しない）が記憶されている。
第１実施形態の情報処理端末システムは、マイクロプロセッサー信号処理部２からマイクロ波送受信部１を着脱できる構造である。マイクロ波送受信部１とマイクロプロセッサー信号処理部２とが分離されているときでも、マイクロプロセッサー信号処理回路（ＣＰＵ）２６は、クロック発生器３０からの基準クロックに同期して、メモリに記憶された複数のプログラムのうち、マイクロ波送受信機能を利用しない表計算や文書作成など一般のプログラム（図示しない）を実行することができ、前記の一般的な情報処理（情報処理端末の機能のみが使用される処理）を行うことが可能である。つまり、ユーザは、マイクロプロセッサー信号処理部２の機能のみでも第１実施形態の情報処理端末システムを情報処理端末として使用できる。
まず、高周波処理部２１について説明する。
デュープレクサー（ＤＵＰ）５２の受信信号帯域通過フィルターには、受信ＲＦ信号の周波数帯域が設定されている。その受信信号帯域通過フィルターは、アンテナ５１により受信された受信ＲＦ信号のみを抽出し、低雑音増幅器（ＬＮＡ）５３に出力する。直交振幅変調信号（ＱＡＭ変調信号）の場合、受信ＲＦ信号は、シンボル周波数（受信シンボル周波数）を有する受信デジタルＢＢ信号を同相搬送波と同相搬送波から９０°位相をずらした直交搬送波とで直交変調して生成された、搬送波周波数を有する信号である。
デュープレクサー（ＤＵＰ）５２の送信信号帯域通過フィルターには、送信ＲＦ信号の周波数帯域が設定されている。その送信信号帯域通過フィルターは、電力増幅器（ＰＡ）５９からの送信ＲＦ信号のみを抽出し、アンテナ５１を介してネットワークに送信する。
低雑音増幅器（ＬＮＡ）５３は、デュープレクサー（ＤＵＰ）５２からの受信ＲＦ信号を、復調器（ＤＥＭ）２２が信号処理を行うために十分なレベルまで増幅して、帯域通過フィルター（ＢＰＦ）５４を介して周波数変換器（ＣＯＮＶ）５５に出力する。低雑音増幅器（ＬＮＡ）５３からの受信ＲＦ信号は、帯域通過フィルター（ＢＰＦ）５４に設定された搬送波周波数帯域以外の不要の周波数成分が除去される。
局部発振器（ＯＳＣ）５７は、局部発振信号を生成する。
周波数変換器（ＣＯＮＶ）５５は、不要の周波数成分が除去された受信ＲＦ信号を、局部発振器（ＯＳＣ）５７により生成された局部発振信号と混合して受信中間周波信号（受信ＩＦ信号）に変換し、帯域通過フィルター（ＢＰＦ）５６を介して変復調処理部８１に出力する。周波数変換器（ＣＯＮＶ）５５からの受信ＩＦ信号は、帯域通過フィルター（ＢＰＦ）５６にて設定された搬送波周波数帯域が選択される。
変復調処理部８１からの送信ＩＦ信号は、帯域通過フィルター（ＢＰＦ）６２を介して周波数変換器（ＣＯＮＶ）６１に出力され、帯域通過フィルター（ＢＰＦ）６２にて設定された搬送波周波数帯域が選択される。
局部発振器（ＯＳＣ）５８は、局部発振信号を生成する。
周波数変換器（ＣＯＮＶ）６１は、帯域通過フィルター（ＢＰＦ）６２からの送信ＩＦ信号を、局部発振器（ＯＳＣ）５８により生成された局部発振信号と混合して送信高周波信号（送信ＲＦ信号）に変換して、帯域通過フィルター（ＢＰＦ）６０を介して電力増幅器（ＰＡ）５９に出力する。周波数変換器（ＣＯＮＶ）６１からの送信ＲＦ信号は、帯域通過フィルター（ＢＰＦ）６０に設定された搬送波周波数帯域以外の不要な周波数成分が除去される。
電力増幅器（ＰＡ）５９は、送信ＲＦ信号を送信するために必要な電力まで増幅し、デュープレクサー（ＤＵＰ）５２に出力する。
次に、変復調処理部８１について説明する。
復調器（ＤＥＭ）２２は、帯域通過フィルター（ＢＰＦ）５６からの受信ＩＦ信号を受信アナログベースバンド信号に変換する。ＱＡＭ変調信号の場合、復調器（ＤＥＭ）２２は、受信ＩＦ信号の搬送波を再生し同期検波を行う。
すなわち、復調器（ＤＥＭ）２２の搬送波再生回路は、受信ＩＦ信号から同相搬送波と直交搬送波とを生成（再生）する。復調器（ＤＥＭ）２２は、それらを用いて、ＱＡＭ変調波（同相変調波と直交変調波）を同期検波することによって受信アナログＢＢ信号、すなわちアナログ同相成分信号（アナログＩ信号）、アナログ直交成分信号（アナログＱ信号）に変換し、Ａ／Ｄ変換器２４−１、２４−２に出力する。
復調器（ＤＥＭ）２２の受信シンボルクロック再生回路は、この受信アナログＢＢ信号に重畳されている受信シンボル周波数のｎ倍（ｎは整数）の周波数を有する受信シンボルクロックを生成（再生）して、Ａ／Ｄ変換器２４−１、２４−２、マイクロ波送受信部インターフェース２８に出力する。
Ａ／Ｄ変換器２４−１、２４−２は、受信シンボルクロックに同期したサンプリング周波数で復調器（ＤＥＭ）２２からのアナログＩ信号、アナログＱ信号をサンプリングし、サンプリング時のアナログＩ信号、アナログＱ信号が示す搬送波の振幅に対応したデジタル同相成分信号（デジタルＩ信号）、デジタル直交成分信号（デジタルＱ信号）を受信デジタルベースバンド信号（受信デジタルＢＢ信号）として生成（変換）してマイクロ波送受信部インターフェース２８に出力する。
受信シンボル周波数が１０ＭＨｚであり、受信シンボルクロックがその４倍の周波数（ｎ＝４；４倍オーバーサンプリング）であるとき、サンプリング周波数は４０ＭＨｚとなる。Ａ／Ｄ変換器２４−１、２４−２がフルスケールで８ビットの場合、デジタルＩ信号、デジタルＱ信号の２チャンネルあることを考慮すると、受信デジタルＢＢ信号（デジタルＩ信号、デジタルＱ信号）の帯域幅は８０Ｍバイト／秒となる。
クロック発生器２７は、送信シンボル周波数を有する送信シンボルクロックを生成してＤ／Ａ変換器２５−１、２５−２、マイクロ波送受信部インターフェース２８に出力する。
マイクロ波送受信部インターフェース２８の変換回路は、受信デジタルＢＢ信号（デジタルＩ信号、デジタルＱ信号）、送信デジタルＢＢ信号（デジタルＩ信号、デジタルＱ信号）に信号レベル変換処理、パラレルビット変換処理を施す。信号レベル変換処理は、各入出力の電流、電圧等の物理規格を変換する処理である。パラレルビット変換処理は、入出力のデータビット幅が異なる場合に伝送効率を考慮してデータを融合、分離する処理である。例えば、受信デジタルＢＢ信号が１受信シンボルクロック当たり８ビットの２倍、つまり１６ビットずつマイクロ波送受信部インターフェース２８に入力される場合、マイクロ波送受信部インターフェース２８−マイクロプロセッサー信号処理部インターフェース２９間のデータビット幅が３２ビットであれば、２受信シンボルクロック分の受信デジタルＢＢ信号を融合することにより１回の転送で済む。
マイクロ波送受信部インターフェース２８の変換回路は、受信時に、復調器（ＤＥＭ）２２からの受信シンボルクロックに同期して、Ａ／Ｄ変換器２４−１、２４−２からの受信デジタルＢＢ信号（デジタルＩ信号、デジタルＱ信号）にパラレルビット変換処理を施し、その受信データバッファ回路に蓄える。その変換回路は、その受信データバッファ回路に蓄えられた受信デジタルＢＢ信号（デジタルＩ信号、デジタルＱ信号）に信号レベル変換処理を施す。マイクロ波送受信部インターフェース２８の入出力は非同期である。このため、そのタイミング調整回路は、その受信データバッファ回路に蓄えられた受信デジタルＢＢ信号（デジタルＩ信号、デジタルＱ信号）をマイクロプロセッサー信号処理部２に出力するタイミングを調整するタイミング調整処理を行う。マイクロ波送受信部インターフェース２８は、マイクロプロセッサー信号処理部２からのバスクロックに同期して、その受信デジタルＢＢ信号（デジタルＩ信号、デジタルＱ信号）をマイクロプロセッサー信号処理部２に出力する。
受信デジタルＢＢ信号は、定期的に受信シンボルクロックに同期してマイクロ波送受信部インターフェース２８に入力され、その受信データバッファ回路に蓄えられる。このデータバッファ回路は、容量が有限であるため、オーバーフローが発生するとデータが消失する問題がある。これを防ぐため、タイミング調整処理として、マイクロプロセッサー信号処理部２のマイクロプロセッサー信号処理回路（ＣＰＵ）２６は、所定のタイミングでマイクロ波送受信部インターフェース２８の受信データバッファ回路に蓄えられたデータ（受信デジタルＢＢ信号を表すデータ）の量を監視し、オーバーフローが発生する前に、蓄えられたデータ（受信デジタルＢＢ信号を表すデータ）を、マイクロプロセッサー信号処理部インターフェース２９を介してマイクロプロセッサー信号処理回路（ＣＰＵ）２６に出力するよう指示する。
また、マイクロ波送受信部インターフェース２８の受信データバッファ回路にオーバーフロー検出回路（図示しない）、割込回路（図示しない）を内蔵してもよい。この場合、タイミング調整処理として、オーバーフロー検出回路は、その受信データバッファ回路に蓄えられたデータ（受信デジタルＢＢ信号）の量を監視し、その量が基準を超えてオーバーフローが発生しそうな場合に、割込回路から割り込み信号を、マイクロプロセッサー信号処理部インターフェース２９を介してマイクロプロセッサー信号処理回路（ＣＰＵ）２６に出力し、その受信データバッファ回路に蓄えられたデータ（受信デジタルＢＢ信号を表すデータ）の読み出しを促す。
マイクロ波送受信部インターフェース２８の変換回路は、送信時に、マイクロプロセッサー信号処理部２からのバスクロックに同期して、マイクロプロセッサー信号処理部２からの送信デジタルＢＢ信号であるデジタルＩ信号、デジタルＱ信号にパラレルビット変換処理を施し、その送信データバッファ回路に蓄える。
その変換回路は、その送信データバッファ回路に蓄えられた送信デジタルＢＢ信号（デジタルＩ信号、デジタルＱ信号）に信号レベル変換処理を施す。マイクロ波送受信部インターフェース２８の入出力は非同期である。このため、そのタイミング調整回路は、その送信データバッファ回路に蓄えられた送信デジタルＢＢ信号（デジタルＩ信号、デジタルＱ信号）をＤ／Ａ変換器２５−１、２５−２に出力するタイミングを調整するタイミング調整処理を行う。マイクロ波送受信部インターフェース２８は、クロック発生器２７からの送信シンボルクロックに同期して、その送信デジタルＢＢ信号（デジタルＩ信号、デジタルＱ信号）をＤ／Ａ変換器２５−１、２５−２に出力する。
送信デジタルＢＢ信号は、マイクロ波送受信部インターフェース２８の送信データバッファ回路に蓄えられ、定期的に送信シンボルクロックに同期して出力される。その送信データバッファ回路に蓄えらたデータ（送信デジタルＢＢ信号を表すデータ）が空になるとデータ出力ができなくなる。これを防ぐため、タイミング調整処理として、マイクロプロセッサー信号処理回路（ＣＰＵ）２６は、所定のタイミングでマイクロ波送受信部インターフェース２８の送信データバッファ回路に蓄えられたデータ（送信デジタルＢＢ信号を表すデータ）の量を監視し、その送信データバッファ回路に蓄えらたデータが空になる前にデータ（送信デジタルＢＢ信号を表すデータ）を書き込む（その送信データバッファ回路に出力する）。
また、マイクロ波送受信部インターフェース２８の送信データバッファ回路にデータ無検出回路（図示しない）、割込回路（図示しない）を内蔵してもよい。この場合、タイミング調整処理として、データ無検出回路は、その送信データバッファ回路に蓄えらたデータ（送信デジタルＢＢ信号）の量を監視し、その量が基準以下であり空になりそうな場合に、割込回路から割り込み信号を、マイクロプロセッサー信号処理部インターフェース２９を介してマイクロプロセッサー信号処理回路（ＣＰＵ）２６に出力し、データの書き込みを（その送信データバッファ回路にデータを出力するよう）促す。
Ｄ／Ａ変換器２５−１、２５−２は、クロック発生器２７からの送信シンボルクロックに同期して、デジタルＩ信号、デジタルＱ信号を送信アナログベースバンド信号（送信アナログＢＢ信号）として、搬送波の振幅を示すアナログＩ信号、アナログＱ信号に変換して変調器（ＭＯＤ）２３に出力する。
Ｄ／Ａ変換器２５−１、２５−２がフルスケールで８ビットであり、送信シンボルクロックが１０ＭＨｚである場合、デジタルＩ信号、デジタルＱ信号が２０Ｍバイト／秒の信号帯域でマイクロ波送受信部インターフェース２８からＤ／Ａ変換器２５−１、２５−２に出力され、送信アナログＢＢ信号に変換される。
変調器（ＭＯＤ）２３は、送信アナログベースバンド信号（送信アナログＢＢ信号）であるアナログＩ信号、アナログＱ信号を同相搬送波と直交搬送波とで直交変調して送信中間周波信号（送信ＩＦ信号）を生成し、帯域通過フィルター（ＢＰＦ）６２を介して周波数変換器（ＣＯＮＶ）６１に出力する。
次に、マイクロプロセッサー信号処理部２について説明する。
マイクロプロセッサー信号処理部インターフェース２９の受信データバッファ回路、送信データバッファ回路、変換回路、タイミング調整回路の機能は、マイクロ波送受信部インターフェース２８の受信データバッファ回路、送信データバッファ回路、変換回路、タイミング調整回路の機能と同じである。
マイクロプロセッサー信号処理部インターフェース２９の変換回路は、受信時に、クロック発生器３０からの基準クロックに同期して、マイクロ波送受信部１（マイクロ波送受信部インターフェース２８）からの受信デジタルＢＢ信号（デジタルＩ信号、デジタルＱ信号）にパラレルビット変換処理を施し、その受信データバッファ回路に蓄える。その変換回路は、その受信データバッファ回路に蓄えられた受信デジタルＢＢ信号（デジタルＩ信号、デジタルＱ信号）に信号レベル変換処理を施す。そのタイミング調整回路は、その受信データバッファ回路に蓄えられた受信デジタルＢＢ信号（デジタルＩ信号、デジタルＱ信号）をマイクロプロセッサー信号処理回路（ＣＰＵ）２６に出力するタイミングを調整するタイミング調整処理を行う。マイクロプロセッサー信号処理部インターフェース２
９は、クロック発生器３０からの基準クロックに同期して、その受信デジタルＢＢ信号（デジタルＩ信号、デジタルＱ信号）をマイクロプロセッサー信号処理回路（ＣＰＵ）２６に出力する。
マイクロプロセッサー信号処理部インターフェース２９の変換回路は、送信時に、クロック発生器３０からの基準クロックに同期して、マイクロプロセッサー信号処理回路（ＣＰＵ）２６からの送信デジタルＢＢ信号（デジタルＩ信号、デジタルＱ信号）にパラレルビット変換処理を施し、その送信データバッファ回路に蓄える。その変換回路は、その送信データバッファ回路に蓄えられた送信デジタルＢＢ信号（デジタルＩ信号、デジタルＱ信号）に信号レベル変換処理を施す。そのタイミング調整回路は、その送信データバッファ回路に蓄えられた送信デジタルＢＢ信号（デジタルＩ信号、デジタルＱ信号）をマイクロ波送受信部１（マイクロ波送受信部インターフェース２８）に出力するタイミングを調整するタイミング調整処理を行う。マイクロプロセッサー信号処理部インターフェース２９は、クロック発生器３０からの基準クロックに同期して、その送信デジタルＢＢ信号（デジタルＩ信号、デジタルＱ信号）をマイクロ波送受信部インターフェース２８に出力する。
マイクロプロセッサー信号処理回路（ＣＰＵ）２６は、メモリに記憶された複数のプログラムのうちの通信処理プログラム（図示しない）を実行する。この通信処理プログラムは、誤り訂正の処理、誤り訂正用冗長情報を付加する処理、符号化・復号化の処理、無線区間での信号識別用情報の付加処理（識別情報付加処理）、無線区間での信号識別用情報の除去処理（識別情報除去処理）、フーリエ変換、逆フーリエ変換、デジタル波形処理を行うためのソフトウェアアルゴリズムを有する。
マイクロプロセッサー信号処理回路（ＣＰＵ）２６は、受信時に、その通信処理プログラムにより、クロック発生器３０からの基準クロックに同期して、マイクロプロセッサー信号処理部インターフェース２９からの受信デジタルＢＢ信号（デジタルＩ信号、デジタルＱ信号）に誤り訂正の処理、復号化の処理、識別情報除去処理、フーリエ変換、デジタル波形処理を施して受信データを生成する。また、マイクロプロセッサー信号処理回路（ＣＰＵ）２６は、応用プログラム（例えば電子メール処理プログラムなど）により、受信データを処理する。
マイクロプロセッサー信号処理回路（ＣＰＵ）２６は、送信時に、応用プログラム（例えば電子メール処理プログラムなど）により、送信データを生成する。マイクロプロセッサー信号処理回路（ＣＰＵ）２６は、通信処理プログラムにより、クロック発生器３０からの基準クロックに同期して、その送信データに誤り訂正用冗長情報を付加する処理、符号化の処理、識別情報付加処理、逆フーリエ変換、デジタル波形処理を施して送信デジタルＢＢ信号（デジタルＩ信号、デジタルＱ信号）を生成し、マイクロプロセッサー信号処理部インターフェース２９に出力する。
最近のマイクロプロセッサーは、デジタルシグナルプロセッサーを内蔵している。このデジタルシグナルプロセッサーにより、第２従来例のマイクロプロセッサーよりも演算を高速に行うことができる。マイクロプロセッサー信号処理回路（ＣＰＵ）２６中に上述の機能を有するマイクロプロセッサーとは別に、デジタルシグナルプロセッサーを搭載することもできる。
マイクロプロセッサー信号処理回路（ＣＰＵ）２６が受信デジタルＢＢ信号に誤り訂正の処理、復号化の処理を施す機能は、従来の情報処理端末システムの復号器（ＤＥＣ）７１の機能に対応する。これをＤＥＣ機能と称する。このＤＥＣ機能により、誤り訂正量をモニターすることにより（モニター情報により）無線区間のコンディション情報を把握することができる。また、この情報を用いると、相手側の送信電力を最適値に制御したり、複数の誤り訂正方式、複数の符号化方式の中から、最適な誤り訂正方式、最適な符号化方式を動的に選択したりすることができる。
従来の情報処理端末システムでは、このＤＥＣ機能｛復号器（ＤＥＣ）７１｝がマイクロ波送受信部１７に備えられていたため、上記のモニター情報をマイクロ波送受信部１７からマイクロプロセッサー信号処理部１８内のマイクロプロセッサー信号処理回路（ＣＰＵ）７５に伝達する仕組み（伝達機構）が必要であった。
第１実施形態の情報処理端末システムでは、マイクロプロセッサー信号処理部２内のマイクロプロセッサー信号処理回路（ＣＰＵ）２６がＤＥＣ機能を有することにより、上記の伝達機構は不要となり、マイクロプロセッサー信号処理回路（ＣＰＵ）２６は、通信処理プログラム（ソフトウェアアルゴリズム）のみの実行で、モニター情報により無線区間のコンディション情報を把握し、最適な通信方式へ移行する指示を出すことができる。このため、第１実施形態の情報処理端末システムでは、ＤＥＣ機能からのフィードバックを従来の情報処理端末システムよりも高速に実行することができる。
マイクロプロセッサー信号処理回路（ＣＰＵ）２６が送信データに誤り訂正用冗長情報を付加する処理、符号化の処理を施す機能は、従来の情報処理端末システムの符号器（ＥＮＣ）７２の機能に対応する。これをＥＮＣ機能と称する。ＣＰＵは、無線区間のコンディションを基に選択された最適な誤り訂正方式、最適な符号化方式を実行するようにＥＮＣ機能を制御する必要がある。
従来の情報処理端末システムでは、このＥＮＣ機能｛符号器（ＥＮＣ）７２｝がマイクロ波送受信部１７に備えられていたため、最適な誤り訂正方式、最適な符号化方式を実行するようにＥＮＣ機能を制御するための制御情報を、マイクロプロセッサー信号処理部１８内のマイクロプロセッサー信号処理回路（ＣＰＵ）７５から符号器（ＥＮＣ）７２に伝達する仕組み（伝達機構）が必要であった。
第１実施形態の情報処理端末システムでは、マイクロプロセッサー信号処理部２内のマイクロプロセッサー信号処理回路（ＣＰＵ）２６がＥＮＣ機能を有することにより、上記の伝達機構は不要となり、マイクロプロセッサー信号処理回路（ＣＰＵ）２６は、通信処理プログラム（ソフトウェアアルゴリズム）のみを実行することで、最適な誤り訂正方式、最適な符号化方式によって送信データに誤り訂正用冗長情報を付加する処理、符号化の処理を施すことができる。これにより、第１実施形態の情報処理端末システムでは、従来の情報処理端末システムよりも高速にＥＮＣ機能の制御を実行することができる。
次に、第１実施形態の情報処理端末システムが信号を受信したときの動作を説明する。
アンテナ５１により受信された受信ＲＦ信号は、デュープレクサー（ＤＵＰ）５２によって低雑音増幅器（ＬＮＡ）５３に出力される。受信ＲＦ信号は、低雑音増幅器（ＬＮＡ）５３によって増幅され、帯域通過フィルター（ＢＰＦ）５４によって搬送波周波数帯域以外の不要の周波数成分が除去される。
不要の周波数成分が除去された受信ＲＦ信号は、周波数変換器（ＣＯＮＶ）５５によって、局部発振器（ＯＳＣ）５７により生成された局部発振信号と混合され受信ＩＦ信号に変換される。受信ＩＦ信号は、帯域通過フィルター（ＢＰＦ）５６によって搬送波周波数帯域が選択され、復調器（ＤＥＭ）２２に出力される。
帯域通過フィルター（ＢＰＦ）５６からの受信ＩＦ信号は、復調器（ＤＥＭ）２２によって、受信アナログＢＢ信号としてアナログＩ信号、アナログＱ信号に変換され、Ａ／Ｄ変換器２４−１、２４−２に出力される。この受信アナログＢＢ信号に含まれる受信シンボル周波数に同期した受信シンボルクロックが、復調器（ＤＥＭ）２２の受信シンボルクロック再生回路によって再生され、Ａ／Ｄ変換器２４−１、２４−２、マイクロ波送受信部インターフェース２８に出力される。
復調器（ＤＥＭ）２２からのアナログＩ信号、アナログＱ信号は、Ａ／Ｄ変換器２４−１、２４−２によって、受信シンボルクロックに同期したサンプリング周波数でサンプリングされ、受信デジタルＢＢ信号としてデジタルＩ信号、デジタルＱ信号に変換され、マイクロ波送受信部インターフェース２８に出力される。
Ａ／Ｄ変換器２４−１、２４−２からの受信デジタルＢＢ信号（デジタルＩ信号、デジタルＱ信号）は、マイクロ波送受信部インターフェース２８の変換回路によって、復調器（ＤＥＭ）２２からの受信シンボルクロックに同期して、パラレルビット変換処理が施され、マイクロ波送受信部インターフェース２８の受信データバッファ回路に蓄えられる。その受信データバッファ回路に蓄えられた受信デジタルＢＢ信号（デジタルＩ信号、デジタルＱ信号）は、マイクロ波送受信部インターフェース２８の変換回路によって信号レベル変換処理が施され、マイクロ波送受信部インターフェース２８のタイミング調整回路によってタイミング調整処理が施され、マイクロプロセッサー信号処理部２からのバスクロックに同期して、マイクロプロセッサー信号処理部インターフェース２９に出力される。
マイクロ波送受信部インターフェース２８からの受信デジタルＢＢ信号（デジタルＩ信号、デジタルＱ信号）は、マイクロプロセッサー信号処理部インターフェース２９の変換回路によって、クロック発生器３０からの基準クロックに同期して、パラレルビット変換処理が施され、マイクロプロセッサー信号処理部インターフェース２９の受信データバッファ回路に蓄えられる。その受信データバッファ回路に蓄えられた受信デジタルＢＢ信号（デジタルＩ信号、デジタルＱ信号）は、マイクロプロセッサー信号処理部インターフェース２９の変換回路によって信号レベル変換処理が施され、マイクロプロセッサー信号処理部インターフェース２９のタイミング調整回路によってタイミング調整処理が施され、クロック発生器３０からの基準クロックに同期して、マイクロプロセッサー信号処理回路
（ＣＰＵ）２６に出力される。
マイクロプロセッサー信号処理部インターフェース２９からの受信デジタルＢＢ信号（デジタルＩ信号、デジタルＱ信号）は、マイクロプロセッサー信号処理回路（ＣＰＵ）２６が実行する通信処理プログラムによって、クロック発生器３０からの基準クロックに同期して、誤り訂正の処理、復号化の処理、識別情報除去処理、フーリエ変換、デジタル波形処理が施され、受信データに変換される。マイクロプロセッサー信号処理回路（ＣＰＵ）２６は、応用プログラム（例えば電子メール処理プログラム）により、生成された受信データを処理する。
次に、第１実施形態の情報処理端末システムが信号を送信するときの動作を説明する。
マイクロプロセッサー信号処理回路（ＣＰＵ）２６は、応用プログラム（例えば電子メール処理プログラム）によって送信データを生成した後、通信処理プログラムによって、クロック発生器３０からの基準クロックに同期して、送信データに誤り訂正用冗長情報を付加する処理、符号化の処理、識別情報付加処理、逆フーリエ変換、デジタル波形処理を施して送信デジタルＢＢ信号（デジタルＩ信号、デジタルＱ信号）に変換し、マイクロプロセッサー信号処理部インターフェース２９に出力する。
マイクロプロセッサー信号処理回路（ＣＰＵ）２６からの送信デジタルＢＢ信号（デジタルＩ信号、デジタルＱ信号）は、マイクロプロセッサー信号処理部インターフェース２９の変換回路によって、クロック発生器３０からの基準クロックに同期して、パラレルビット変換処理が施され、マイクロプロセッサー信号処理部インターフェース２９の送信データバッファ回路に蓄えられる。その送信データバッファ回路に蓄えられた送信デジタルＢＢ信号（デジタルＩ信号、デジタルＱ信号）は、マイクロプロセッサー信号処理部インターフェース２９の変換回路によって信号レベル変換処理が施され、マイクロプロセッサー信号処理部インターフェース２９のタイミング調整回路によってタイミング調整処理が施され、クロック発生器３０からの基準クロックに同期して、マイクロ波送受信部インターフェース２８に出力される。
マイクロプロセッサー信号処理部インターフェース２９からの送信デジタルＢＢ信号（デジタルＩ信号、デジタルＱ信号）は、マイクロ波送受信部インターフェース２８の変換回路によって、マイクロプロセッサー信号処理部インターフェース２９からのバスクロックに同期して、パラレルビット変換処理が施され、マイクロ波送受信部インターフェース２８の送信データバッファ回路に蓄えられる。その送信データバッファ回路に蓄えられた送信デジタルＢＢ信号（デジタルＩ信号、デジタルＱ信号）は、マイクロ波送受信部インターフェース２８の変換回路によって信号レベル変換処理が施され、マイクロ波送受信部インターフェース２８のタイミング調整回路によってタイミング調整処理が施され、クロック発生器２７からの送信シンボルクロックに同期して、Ｄ／Ａ変換器２５−１、２５−２に出力される。
マイクロ波送受信部インターフェース２８からの送信デジタルＢＢ信号（デジタルＩ信号、デジタルＱ信号）は、Ｄ／Ａ変換器２５−１、２５−２によって、クロック発生器２７からの送信シンボルクロックに同期して、送信アナログＢＢ信号（アナログＩ信号、アナログＱ信号）に変換され、変調器（ＭＯＤ）２３に出力される。
Ｄ／Ａ変換器２５−１、２５−２からの送信アナログＢＢ信号（アナログＩ信号、アナログＱ信号）は、変調器（ＭＯＤ）２３によって、送信ＩＦ信号に変換され、帯域通過フィルター（ＢＰＦ）６２に出力される。この送信ＩＦ信号は、帯域通過フィルター（ＢＰＦ）６２によって、搬送波周波数帯域に制限され、周波数変換器（ＣＯＮＶ）６１に出力される。
帯域通過フィルター（ＢＰＦ）６２からの送信ＩＦ信号は、周波数変換器（ＣＯＮＶ）６１によって、局部発振器（ＯＳＣ）５８により生成された局部発振信号と混合され送信ＲＦ信号に変換される。この送信ＲＦ信号は、帯域通過フィルター（ＢＰＦ）６０によって、搬送波周波数帯域以外の不要の周波数成分が除去される。
不要の周波数成分が除去された送信ＲＦ信号は、電力増幅器（ＰＡ）５９によって、増幅され、デュープレクサー（ＤＵＰ）５２からアンテナ５１を介してネットワークに放射される。
第１実施形態の情報処理端末システムでは、マイクロプロセッサー信号処理部２のマイクロプロセッサー信号処理回路（ＣＰＵ）２６が、誤り訂正の処理、誤り訂正用冗長情報を付加する処理、符号・複合化の処理、識別情報付加・除去処理等を行っている。これらの処理は全てデジタル信号処理である。マイクロプロセッサー信号処理回路（ＣＰＵ）２６には、これらの処理を行う回路として、第２従来例の情報処理端末システムのマイクロ波送受信部１７における復号器（ＤＥＣ）７１、符号器（ＥＮＣ）７２、マイクロ波送受信部インターフェース７３の識別情報処理回路の機能が集積される。これにより、第１実施形態の情報処理
端末システムでは、第２従来例の情報処理端末システムよりも小型にすることができる。このように、第１実施形態の情報処理端末システムでは、小型化を実現できる。
第１実施形態の情報処理端末システムでは、上述のように、マイクロプロセッサー信号処理回路（ＣＰＵ）２６に復号器（ＤＥＣ）７１、符号器（ＥＮＣ）７２、マイクロ波送受信部インターフェース７３の識別情報処理回路の機能を集積している。このため、第１実施形態の情報処理端末システムは、第２従来例の情報処理端末システムよりも消費電力を小さくすることができる。このように、第１実施形態の情報処理端末システムでは、低消費電力を実現できる。
第１実施形態の情報処理端末システムでは、第２従来例の情報処理端末システムのマイクロ波送受信部１７における復号器（ＤＥＣ）７１、符号器（ＥＮＣ）７２、マイクロ波送受信部インターフェース７３の識別情報処理回路を、マイクロ波送受信部１に内蔵する必要がない。このため、信号の送受信（入出力）に伴ってマイクロ波送受信部１が発熱する発熱量は、第２従来例の情報処理端末システムにおけるマイクロ波送受信部１７が発熱する発熱量よりも小さい。
第１実施形態の情報処理端末システムでは、上述のように、マイクロプロセッサー信号処理回路（ＣＰＵ）２６に復号器（ＤＥＣ）７１、符号器（ＥＮＣ）７２、マイクロ波送受信部インターフェース７３の識別情報処理回路の機能を集積している。このため、第１実施形態の情報処理端末システムでは、マイクロプロセッサー信号処理部２が発熱するが、マイクロプロセッサー信号処理部２の放熱構造を流用することで、マイクロプロセッサー信号処理部２の発熱を処理することが容易である。
このように、第１実施形態の情報処理端末システムでは、放熱処理が容易となる。
マイクロ波送受信部１がカード状のような形状の場合、マイクロ波送受信部１の発熱を放熱するための条件が通常より厳しく設定される。通常、マイクロ波送受信部１の発熱を放熱する場合、その放熱に必要な構造に製造する製造コストが発生する。第１実施形態の情報処理端末システムでは、マイクロ波送受信部１の低発熱化を実現できるため、上記の製造コストが発生しない。このように、第１実施形態の情報処理端末システムでは、低コスト化を実現できる。
第１実施形態の情報処理端末システムでは、マイクロ波送受信部１を着脱できる構造である。一般的な情報処理を行うために第１実施形態の情報処理端末システムを情報処理端末として使用する場合、送受信装置装置（マイクロ波送受信部１）の機能が使用されない。このため、ユーザは、マイクロ波送受信部１とマイクロプロセッサー信号処理部２とを分離して、マイクロプロセッサー信号処理部２の機能のみで第１実施形態の情報処理端末システムを情報処理端末として使用できる。したがって、第１実施形態の情報処理端末システムでは、情報処理端末として利用するときの携帯性が向上する。
第１実施形態の情報処理端末システムでは、ハードウェア（マイクロ波送受信部１）とソフトウェア（マイクロプロセッサー信号処理部２）とに分離できるため、ハードウェア、ソフトウェアを個別に交換できる。第１実施形態の情報処理端末システムでは、ハードウェアに依存した仕様（例示：無線周波数）を変更する場合、ハードウェア（マイクロ波送受信部１）のみを交換すればよい。したがって、第１実施形態の情報処理端末システムでは、仕様が変更された際に装置一式を別に用意する必要がないため、経済性に優れている。
このように、第１実施形態の情報処理端末システムでは、利用性（携帯性、経済性）が向上する。
なお、第１実施形態の情報処理端末システムでは、変復調処理部８１が、受信時に、高周波処理部２１からの受信変調波信号であるところの受信中間周波信号（受信ＩＦ信号）を受信デジタルＢＢ信号に変換してマイクロプロセッサー信号処理部２に出力し、送信時に、マイクロプロセッサー信号処理部２からの送信デジタルＢＢ信号を送信変調波信号であるところの送信中間周波信号（送信ＩＦ信号）に変換して高周波処理部２１に出力しているが、これに限定されない。変復調処理部８１が、受信時に、高周波処理部２１からの受信変調波信号として受信ＲＦ信号を受信デジタルＢＢ信号に変換してマイクロプロセッサー信号処理部２に出力し、送信時に、マイクロプロセッサー信号処理部２からの送信デジタルＢＢ信号を送信変調波信号として送信ＲＦ信号に変換して高周波処理部２１に出力
することもできる。
この場合、本発明の第１実施形態の情報処理端末システムの変形例として、図１０に示されるように、高周波処理部２１は、デュープレクサー（ＤＵＰ）５２、低雑音増幅器（ＬＮＡ）５３、帯域通過フィルター（ＢＰＦ）５４、６０、電力増幅器（ＰＡ）５９を備えている。
復調器（ＤＥＭ）２２は、帯域通過フィルター（ＢＰＦ）５４からの受信ＲＦ信号を受信アナログＢＢ信号（アナログＩ信号、アナログＱ信号）に変換してＡ／Ｄ変換器２４−１、２４−２に出力する。
復調器（ＤＥＭ）２２の受信シンボルクロック再生回路は、この受信アナログＢＢ信号に重畳されている受信シンボル周波数のｎ倍（ｎは整数）の周波数を有する受信シンボルクロックを生成（再生）して、Ａ／Ｄ変換器２４−１、２４−２、マイクロ波送受信部インターフェース２８に出力する。
変調器（ＭＯＤ）２３は、送信アナログＢＢ信号（アナログＩ信号、アナログＱ信号）を変調して送信ＲＦ信号に変換し、帯域通過フィルター（ＢＰＦ）６０を介して電力増幅器（ＰＡ）５９に出力する。
（第２実施形態）
図３は、本発明の第２実施形態の情報処理端末システムとして、マイクロ波帯直交振幅変調波を用いる情報処理端末システムの構成を示す。この第２実施形態の情報処理端末システムでは、小型化、低発熱化、低コスト化を実現し、スループットの低下を防止し、利用性（携帯性、経済性）が向上する。第２実施形態では、前述と重複する説明を省略する。
第２実施形態の情報処理端末システムは、ネットワークに接続されたアンテナ５１と、マイクロ波送受信部３と、マイクロプロセッサー信号処理部４とを具備する。アンテナ５１とマイクロ波送受信部３とは、送受信装置（通信装置）である。マイクロプロセッサー信号処理部４は、情報処理端末である。すなわち、第２実施形態の情報処理端末システムは、第１実施形態の情報処理端末システムのマイクロ波送受信部１、マイクロプロセッサー信号処理部２に代えて、マイクロ波送受信部３、マイクロプロセッサー信号処理部４を具備する。
マイクロ波送受信部３は、受信時に、アンテナ５１を介して受信した、変調波である受信高周波信号（受信ＲＦ信号）を復調し受信データに変換してマイクロプロセッサー信号処理部４に出力する。マイクロ波送受信部３は、送信時に、マイクロプロセッサー信号処理部４からの送信データを、変調波である送信高周波信号（送信ＲＦ信号）に変換してアンテナ５１を介して送信する。
このマイクロ波送受信部３は、高周波処理部２１、変復調処理部８２を備えている。この高周波処理部２１は、第１実施形態と同じである（図２参照）。
高周波処理部２１は、受信時に、アンテナ５１を介して受信した受信ＲＦ信号を復調し受信中間周波信号（受信ＩＦ信号）に変換して変復調処理部８２に出力する。高周波処理部２１は、送信時に、変復調処理部８２からの送信ＩＦ信号を送信ＲＦ信号に変換してアンテナ５１を介して送信する。
変復調処理部８２は、受信時に、高周波処理部２１からの受信変調波信号である受信ＩＦ信号を受信データに変換してマイクロプロセッサー信号処理部４に出力する。変復調処理部８２は、送信時に、マイクロプロセッサー信号処理部４からの送信データを送信変調波信号である送信ＩＦ信号に変換して高周波処理部２１に出力する。
変復調処理部８２は、復調器（ＤＥＭ）２２、変調器（ＭＯＤ）２３、ベースバンド処理部を備えている。そのベースバンド処理部は、アナログ／デジタル（Ａ／Ｄ）変換器２４−１、２４−２、デジタル／アナログ（Ｄ／Ａ）変換器２５−１、２５−２、復号器（ＤＥＣ）７１、符号器（ＥＮＣ）７２、マイクロ波送受信部インターフェース（Ｉ／Ｆ）４６を備えている。復調器（ＤＥＭ）２２、変調器（ＭＯＤ）２３、Ａ／Ｄ変換器２４−１、２４−２、Ｄ／Ａ変換器２５−１、２５−２は、第１実施形態と同じである（図２参照）。すなわち、変復調処理部８２は、第１実施形態における変復調処理部８１のクロック発生器２７、マイクロ波送受信部インターフェース２８に代えて、復号器（ＤＥＣ）７１、符号器（ＥＮＣ）７２、マイクロ波送受信部インターフェース４６を備えている。
マイクロプロセッサー信号処理部４は、マイクロプロセッサー信号処理部インターフェース（Ｉ／Ｆ）４７、マイクロプロセッサー信号処理回路（ＣＰＵ）４８を備えている。
マイクロプロセッサー信号処理回路（ＣＰＵ）４８は、マイクロプロセッサー（図示しない）、メモリ（図示しない）、入出力装置（図示しない）等を含み、そのメモリには、複数のプログラム（図示しない）が記憶されている。
マイクロプロセッサー信号処理部４は、更に、クロック発生器（図示しない）を備えている。
第２実施形態の情報処理端末システムは、マイクロプロセッサー信号処理部４からマイクロ波送受信部３を着脱できる構造である。マイクロ波送受信部３とマイクロプロセッサー信号処理部４とが分離されているときでも、マイクロプロセッサー信号処理回路（ＣＰＵ）４８は、マイクロプロセッサー信号処理部４のクロック発生器からのクロックに同期して、メモリに記憶された複数のプログラムのうち、マイクロ波送受信機能を利用しない表計算や文書作成など一般のプログラム（図示しない）を実行することができ、前記の一般的な情報処理（情報処理端末の機能のみが使用される処理）を行うことが可能である。つまり、ユーザは、マイクロプロセッサー信号処理部４の機能のみでも第２実施形態の情報処理端末システムを情報処理端末として使用できる。
まず、変復調処理部８２について説明する。
復調器（ＤＥＭ）２２は、搬送波再生回路（図示しない）、受信シンボルクロック再生回路（図示しない）を備えている。復調器（ＤＥＭ）２２の搬送波再生回路は、第１実施形態における変復調処理部８１の復調器（ＤＥＭ）２２の搬送波再生回路と同じである。
この復調器（ＤＥＭ）２２の受信シンボルクロック再生回路は、第１実施形態における変復調処理部８１の復調器（ＤＥＭ）２２の受信シンボルクロック再生回路に対して、受信シンボルクロックの出力先が異なる。その受信シンボルクロック再生回路は、受信アナログＢＢ信号に重畳されている受信シンボル周波数のｎ倍（ｎは整数）の周波数を有する受信シンボルクロックを生成（再生）して、Ａ／Ｄ変換器２４−１、２４−２、復号器（ＤＥＣ）７１、Ｄ／Ａ変換器２５−１、２５−２、符号器（ＥＮＣ）７２、マイクロ波送受信部インターフェース４６、マイクロプロセッサー信号処理部インターフェース４７、マイクロプロセッサー信号処理回路（ＣＰＵ）４８に出力する。
Ａ／Ｄ変換器２４−１、２４−２は、受信シンボルクロックに同期したサンプリング周波数で復調器（ＤＥＭ）２２からのアナログＩ信号、アナログＱ信号をサンプリングし、サンプリング時のアナログＩ信号、アナログＱ信号が示す搬送波の振幅に対応したデジタル同相成分信号（デジタルＩ信号）、デジタル直交成分信号（デジタルＱ信号）を受信デジタルベースバンド信号（受信デジタルＢＢ信号）として生成（変換）して復号器（ＤＥＣ）７１に出力する。
復号器（ＤＥＣ）７１は、復調器（ＤＥＭ）２２からの受信シンボルクロックに同期して、受信デジタルＢＢ信号であるデジタルＩ信号、デジタルＱ信号に誤り訂正、復号化の処理を施し、マイクロ波送受信部インターフェース４６に出力する。
マイクロ波送受信部インターフェース４６は、変換・識別情報処理回路（図示しない）を備えている。この変換・識別情報処理回路は、第１実施形態における変復調処理部８１のマイクロ波送受信部インターフェース２８の変換回路の機能と同じ変換回路が内蔵されている。この変換回路は、受信データ、送信データに信号レベル変換処理、パラレルビット変換処理を施す。
マイクロ波送受信部インターフェース４６の変換・識別情報処理回路は、受信時に、復調器（ＤＥＭ）２２からの受信シンボルクロックに同期して、復号器（ＤＥＣ）７１からの受信デジタルＢＢ信号に、信号レベル変換処理、パラレルビット変換処理、無線区間での信号識別用情報の除去処理（識別情報除去処理）を施した受信データを生成し、マイクロプロセッサー信号処理部４（マイクロプロセッサー信号処理部インターフェース４７）に出力する。
マイクロ波送受信部インターフェース４６の変換・識別情報処理回路は、送信時に、復調器（ＤＥＭ）２２からの受信シンボルクロックに同期して、マイクロプロセッサー信号処理部４（マイクロプロセッサー信号処理部インターフェース４７）からの送信データに、信号レベル変換処理、パラレルビット変換処理、無線区間での信号識別用情報の付加処理（識別情報付加処理）を施して符号器（ＥＮＣ）７２に出力する。
符号器（ＥＮＣ）７２は、復調器（ＤＥＭ）２２からの受信シンボルクロックに同期して、マイクロ波送受信部インターフェース４６からの送信データに誤り訂正用冗長情報を付加する処理、符号化の処理を施し、送信デジタルベースバンド信号（送信デジタルＢＢ信号）としてデジタルＩ信号、デジタルＱ信号を生成してＤ／Ａ変換器２５−１、２５−２に出力する。
Ｄ／Ａ変換器２５−１、２５−２は、復調器（ＤＥＭ）２２からの受信シンボルクロックに同期して、デジタルＩ信号、デジタルＱ信号を送信アナログベースバンド信号（送信アナログＢＢ信号）として、搬送波の振幅を示すアナログＩ信号、アナログＱ信号に変換して変調器（ＭＯＤ）２３に出力する。
変調器（ＭＯＤ）２３は、送信アナログベースバンド信号（送信アナログＢＢ信号）であるアナログＩ信号、アナログＱ信号を同相搬送波と直交搬送波とで直交変調して送信中間周波信号（送信ＩＦ信号）を生成し、帯域通過フィルター（ＢＰＦ）６２を介して周波数変換器（ＣＯＮＶ）６１に出力する。
次に、マイクロプロセッサー信号処理部４について説明する。
マイクロプロセッサー信号処理部インターフェース４７は、マイクロ波送受信部３がマイクロプロセッサー信号処理部４に装着されているか否かにより、マイクロプロセッサー信号処理回路（ＣＰＵ）４８に出力されるクロックの発生源を切り替える。
マイクロプロセッサー信号処理部インターフェース４７は、マイクロ波送受信部３がマイクロプロセッサー信号処理部４に装着されたとき、復調器（ＤＥＭ）２２からの受信シンボルクロックをマイクロプロセッサー信号処理回路（ＣＰＵ）４８に出力する。このとき、マイクロプロセッサー信号処理部インターフェース４７は、マイクロプロセッサー信号処理部４のクロック発生器からのクロックがマイクロプロセッサー信号処理回路（ＣＰＵ）４８に出力されないように、そのクロック発生器を制御する。
マイクロプロセッサー信号処理部インターフェース４７は、変換回路（図示しない）を備えている。この変換回路は、第１実施形態におけるマイクロプロセッサー信号処理部２のマイクロ波送受信部インターフェース２９の変換回路の機能と同じ変換回路が内蔵されている。この変換回路は、受信データ、送信データに信号レベル変換処理、パラレルビット変換処理を施す。
マイクロプロセッサー信号処理部インターフェース４７の変換回路は、受信時に、復調器（ＤＥＭ）２２からの受信シンボルクロックに同期して、マイクロ波送受信部３（マイクロ波送受信部インターフェース４６）からの受信データに信号レベル変換処理、パラレルビット変換処理を施し、その受信データをマイクロプロセッサー信号処理回路（ＣＰＵ）４８に出力する。
マイクロプロセッサー信号処理部インターフェース４７の変換回路は、送信時に、復調器（ＤＥＭ）２２からの受信シンボルクロックに同期して、マイクロプロセッサー信号処理回路（ＣＰＵ）４８からの送信データに信号レベル変換処理、パラレルビット変換処理を施し、その送信データをマイクロ波送受信部インターフェース４６に出力する。
マイクロプロセッサー信号処理回路（ＣＰＵ）４８は、メモリに記憶された複数のプログラムのうちの応用プログラム（例えば電子メール処理プログラムなど）（図示しない）を実行する。
マイクロプロセッサー信号処理回路（ＣＰＵ）４８は、受信時に、その応用プログラム（例えば電子メール処理プログラムなど）により、マイクロプロセッサー信号処理部インターフェース４７からの受信データを処理する。
マイクロプロセッサー信号処理回路（ＣＰＵ）４８は、送信時に、応用プログラム（例えば電子メール処理プログラムなど）によって生成された送信データを、復調器（ＤＥＭ）２２からの受信シンボルクロックに同期して、マイクロプロセッサー信号処理部インターフェース４７に出力する。
次に、第２実施形態の情報処理端末システムが信号を受信したときの動作を説明する。この動作については第１実施形態と重複する説明を省略する。
帯域通過フィルター（ＢＰＦ）５６からの受信ＩＦ信号は、復調器（ＤＥＭ）２２によって、受信アナログＢＢ信号としてアナログＩ信号、アナログＱ信号に変換され、Ａ／Ｄ変換器２４−１、２４−２に出力される。この受信アナログＢＢ信号に含まれる受信シンボル周波数に同期した受信シンボルクロックが、復調器（ＤＥＭ）２２の受信シンボルクロック再生回路によって再生され、Ａ／Ｄ変換器２４−１、２４−２、復号器（ＤＥＣ）７１、Ｄ／Ａ変換器２５−１、２５−２、符号器（ＥＮＣ）７２、マイクロ波送受信部インターフェース４６、マイクロプロセッサー信号処理部インターフェース４７、マイクロプロセッサー信号処理回路（ＣＰＵ）４８に出力される。
復調器（ＤＥＭ）２２からのアナログＩ信号、アナログＱ信号は、Ａ／Ｄ変換器２４−１、２４−２によって、受信シンボルクロックに同期したサンプリング周波数でサンプリングされ、受信デジタルＢＢ信号としてデジタルＩ信号、デジタルＱ信号に変換され、復号器（ＤＥＣ）７１に出力される。
Ａ／Ｄ変換器２４−１、２４−２からのデジタルＩ信号、デジタルＱ信号は、復号器（ＤＥＣ）７１によって、誤り訂正、復号化の処理が施され、復調器（ＤＥＭ）２２からの受信シンボルクロックに同期してマイクロ波送受信部インターフェース４６に出力される。
復号器（ＤＥＣ）７１からの受信データは、マイクロ波送受信部インターフェース４６によって、復調器（ＤＥＭ）２２からの受信シンボルクロックに同期して、信号レベル変換処理、パラレルビット変換処理、識別情報除去処理が施された受信データに変換され、マイクロプロセッサー信号処理部インターフェース４７に出力される。
マイクロ波送受信部インターフェース４６からの受信データは、マイクロプロセッサー信号処理部インターフェース４７によって、復調器（ＤＥＭ）２２からの受信シンボルクロックに同期して、信号レベル変換処理、パラレルビット変換処理が施され、マイクロプロセッサー信号処理回路（ＣＰＵ）４８に出力される。
マイクロプロセッサー信号処理回路（ＣＰＵ）４８は、メモリに記憶された応用プログラム（例えば電子メール処理プログラム）により、マイクロプロセッサー信号処理部インターフェース４７からの受信データを処理する。
次に、第２実施形態の情報処理端末システムが信号を送信するときの動作を説明する。この動作については第１実施形態と重複する説明を省略する。
マイクロプロセッサー信号処理回路（ＣＰＵ）４８は、応用プログラム（例えば電子メール処理プログラム）によって送信データを生成した後、その応用プログラムによって、復調器（ＤＥＭ）２２からの受信シンボルクロックに同期して、その送信データをマイクロプロセッサー信号処理部インターフェース４７に出力する。
マイクロプロセッサー信号処理回路（ＣＰＵ）４８からの送信データは、マイクロプロセッサー信号処理部インターフェース４７によって、復調器（ＤＥＭ）２２からの受信シンボルクロックに同期して、信号レベル変換処理、パラレルビット変換処理が施され、マイクロ波送受信部インターフェース４６に出力される。
マイクロプロセッサー信号処理部インターフェース４７からの送信データは、マイクロ波送受信部インターフェース４６によって、復調器（ＤＥＭ）２２からの受信シンボルクロックに同期して、信号レベル変換処理、パラレルビット変換処理、識別情報付加処理が施され、符号器（ＥＮＣ）７２に出力される。
マイクロ波送受信部インターフェース４６からの送信データは、符号器（ＥＮＣ）７２によって、復調器（ＤＥＭ）２２からの受信シンボルクロックに同期して、送信デジタルベースバンド信号（送信デジタルＢＢ信号）として、誤り訂正用冗長情報を付加する処理、符号化の処理が施されたデジタルＩ信号、デジタルＱ信号に変換され、Ｄ／Ａ変換器２５−１、２５−２に出力される。
符号器（ＥＮＣ）７２からのデジタルＩ信号、デジタルＱ信号は、Ｄ／Ａ変換器２５−１、２５−２によって、復調器（ＤＥＭ）２２からの受信シンボルクロックに同期して、送信アナログＢＢ信号としてアナログＩ信号、アナログＱ信号に変換され、変調器（ＭＯＤ）２３に出力される。
Ｄ／Ａ変換器２５−１、２５−２からの送信アナログＢＢ信号（アナログＩ信号、アナログＱ信号）は、変調器（ＭＯＤ）２３によって、送信ＩＦ信号に変換され、帯域通過フィルター（ＢＰＦ）６２に出力される。
第２実施形態の情報処理端末システムでは、Ａ／Ｄ変換器２４−１、２４−２、復号器（ＤＥＣ）７１、Ｄ／Ａ変換器２５−１、２５−２、符号器（ＥＮＣ）７２、マイクロ波送受信部インターフェース４６、マイクロプロセッサー信号処理部インターフェース４７、マイクロプロセッサー信号処理回路（ＣＰＵ）４８は、復調器（ＤＥＭ）２２からの受信シンボルクロックに同期したタイミングで動作する。このため、第２実施形態の情報処理端末システムでは、第２従来例の情報処理端末システムで行われるタイミング調整処理が不要である。したがって、第２実施形態の情報処理端末システムでは、タイミング調整処理に伴う受信データバッファ回路、送信データバッファ回路、タイミング調整回路が必要ない。これにより、第２実施形態の情報処理端末システムのマイクロ波送受信部３、マ
イクロプロセッサー信号処理部４（マイクロ波送受信部インターフェース４６、マイクロプロセッサー信号処理部インターフェース４７）では、第２従来例の情報処理端末システムのマイクロ波送受信部１７、マイクロプロセッサー信号処理部１８（マイクロ波送受信部インターフェース７３、マイクロプロセッサー信号処理部インターフェース７４）よりも小型にすることができる。このように、第２実施形態の情報処理端末システムでは、小型化を実現できる。
第２実施形態の情報処理端末システムでは、マイクロ波送受信部インターフェース４６、マイクロプロセッサー信号処理部インターフェース４７に受信データバッファ回路、送信データバッファ回路、タイミング調整回路を内蔵する必要がない。このため、第２実施形態の情報処理端末システムは、第２従来例の情報処理端末システムよりも消費電力を小さくすることができる。このように、第２実施形態の情報処理端末システムでは、低消費電力を実現できる。
第２実施形態の情報処理端末システムでは、マイクロ波送受信部３、マイクロプロセッサー信号処理部４（マイクロ波送受信部インターフェース４６、マイクロプロセッサー信号処理部インターフェース４７）に受信データバッファ回路、送信データバッファ回路、タイミング調整回路を内蔵する必要がない。このため、信号の送受信（入出力）に伴ってマイクロ波送受信部３、マイクロプロセッサー信号処理部４（マイクロ波送受信部インターフェース４６、マイクロプロセッサー信号処理部インターフェース４７）が発熱する発熱量は、第２従来例の情報処理端末システムにおけるマイクロ波送受信部１７、マイクロプロセッサー信号処理部１８（マイクロ波送受信部インターフェース７３、マイクロプロセッサー信号処理部インターフェース７４）が発熱する発熱量よりも小さい。このように、第２実施形態の情報処理端末システムでは、低発熱化を実現できる。
第２実施形態の情報処理端末システムでは、マイクロ波送受信部３、マイクロプロセッサー信号処理部４（マイクロ波送受信部インターフェース４６、マイクロプロセッサー信号処理部インターフェース４７）に受信データバッファ回路、送信データバッファ回路、タイミング調整回路を内蔵する必要がない。このため、第２実施形態の情報処理端末システムでは、マイクロ波送受信部３、マイクロプロセッサー信号処理部４（マイクロ波送受信部インターフェース４６、マイクロプロセッサー信号処理部インターフェース４７）を製造する製造コストは、第２従来例の情報処理端末システムにおけるマイクロ波送受信部１７、マイクロプロセッサー信号処理部１８（マイクロ波送受信部インターフェース７３、マイクロプロセッサー信号処理部インターフェース７４）を製造する製造コストよりも安い。このように、第２実施形態の情報処理端末システムでは、低コスト化を実現できる。
第２従来例の情報処理端末システムでは、タイミング調整処理により、伝達遅延が生じてしまい、スループットの低下を起こしてしまう可能性がある。第２実施形態の情報処理端末システムでは、上述のように、第２従来例の情報処理端末システムで行われるタイミング調整処理が不要であり、Ａ／Ｄ変換器２４−１、２４−２、復号器（ＤＥＣ）７１、Ｄ／Ａ変換器２５−１、２５−２、符号器（ＥＮＣ）７２、マイクロ波送受信部インターフェース４６、マイクロプロセッサー信号処理部インターフェース４７、マイクロプロセッサー信号処理回路（ＣＰＵ）４８は、復調器（ＤＥＭ）２２からの受信シンボルクロックに同期したタイミングで動作する。このため、第２実施形態の情報処理端末システムでは、スループットの低下を防止する。
第２実施形態の情報処理端末システムでは、マイクロ波送受信部３を着脱できる構造である。一般的な情報処理を行うために第２実施形態の情報処理端末システムを情報処理端末として使用する場合、送受信装置（マイクロ波送受信部３）の機能が使用されない。このため、ユーザは、マイクロ波送受信部３とマイクロプロセッサー信号処理部４とを分離して、マイクロプロセッサー信号処理部４の機能のみで第２実施形態の情報処理端末システムを情報処理端末として使用できる。したがって、第２実施形態の情報処理端末システムでは、情報処理端末として利用するときの携帯性が向上する。
第２実施形態の情報処理端末システムでは、ハードウェア（マイクロ波送受信部３）とソフトウェア（マイクロプロセッサー信号処理部４）とに分離できるため、ハードウェア、ソフトウェアを個別に交換できる。第２実施形態の情報処理端末システムでは、ハードウェアに依存した仕様（例示：無線周波数）を変更する場合、ハードウェア（マイクロ波送受信部３）のみを交換すればよい。したがって、第２実施形態の情報処理端末システムでは、仕様が変更された際に装置一式を別に用意する必要がないため、経済性に優れている。
このように、第２実施形態の情報処理端末システムでは、利用性（携帯性、経済性）が向上する。
なお、第２実施形態の情報処理端末システムでは、変復調処理部８２が、受信時に、高周波処理部２１からの受信変調波信号であるところの受信中間周波信号（受信ＩＦ信号）を受信データに変換してマイクロプロセッサー信号処理部４に出力し、送信時に、マイクロプロセッサー信号処理部４からの送信データを送信変調波信号であるところの送信中間周波信号（送信ＩＦ信号）に変換して高周波処理部２１に出力しているが、これに限定されない。変復調処理部８２が、受信時に、高周波処理部２１からの受信変調波信号として受信ＲＦ信号を受信データに変換してマイクロプロセッサー信号処理部４に出力し、送信時に、マイクロプロセッサー信号処理部４からの送信データを送信変調波信号として送信ＲＦ信号に変換して高周波処理部２１に出力することもできる。
この場合、本発明の第２実施形態の情報処理端末システムの変形例として、図１１に示されるように、高周波処理部２１は、デュープレクサー（ＤＵＰ）５２、低雑音増幅器（ＬＮＡ）５３、帯域通過フィルター（ＢＰＦ）５４、６０、電力増幅器（ＰＡ）５９を備えている。
復調器（ＤＥＭ）２２は、帯域通過フィルター（ＢＰＦ）５４からの受信ＲＦ信号を受信アナログＢＢ信号（アナログＩ信号、アナログＱ信号）に変換してＡ／Ｄ変換器２４−１、２４−２に出力する。
復調器（ＤＥＭ）２２の受信シンボルクロック再生回路は、この受信アナログＢＢ信号に重畳されている受信シンボル周波数のｎ倍（ｎは整数）の周波数を有する受信シンボルクロックを生成（再生）して、Ａ／Ｄ変換器２４−１、２４−２、復号器（ＤＥＣ）７１、Ｄ／Ａ変換器２５−１、２５−２、符号器（ＥＮＣ）７２、マイクロ波送受信部インターフェース４６、マイクロプロセッサー信号処理部インターフェース４７、マイクロプロセッサー信号処理回路（ＣＰＵ）４８に出力する。
変調器（ＭＯＤ）２３は、送信アナログＢＢ信号（アナログＩ信号、アナログＱ信号）を変調して送信ＲＦ信号に変換し、帯域通過フィルター（ＢＰＦ）６０を介して電力増幅器（ＰＡ）５９に出力する。
（第３実施形態）
図４は、本発明の第３実施形態の情報処理端末システムとして、マイクロ波帯直交振幅変調波を用いる情報処理端末システムの構成を示す。この第３実施形態の情報処理端末システムでは、第１実施形態の効果に加えて、第２実施形態の効果も実現する。第３実施形態では、前述と重複する説明を省略する。
第３実施形態の情報処理端末システムは、ネットワークに接続されたアンテナ５１と、マイクロ波送受信部５と、マイクロプロセッサー信号処理部６とを具備する。アンテナ５１とマイクロ波送受信部５とは、送受信装置（通信装置）である。マイクロプロセッサー信号処理部６は、情報処理端末である。すなわち、第３実施形態の情報処理端末システムは、第１実施形態の情報処理端末システムのマイクロ波送受信部１、マイクロプロセッサー信号処理部２に代えて、マイクロ波送受信部５、マイクロプロセッサー信号処理部６を具備する。
このマイクロ波送受信部５は、高周波処理部２１、変復調処理部８３を備えている。この高周波処理部２１は、第１実施形態と同じである（図２参照）。
変復調処理部８３は、復調器（ＤＥＭ）２２、変調器（ＭＯＤ）２３、ベースバンド処理部を備えている。そのベースバンド処理部は、アナログ／デジタル（Ａ／Ｄ）変換器２４−１、２４−２、デジタル／アナログ（Ｄ／Ａ）変換器２５−１、２５−２、マイクロ波送受信部インターフェース（Ｉ／Ｆ）３１を備えている。復調器（ＤＥＭ）２２、変調器（ＭＯＤ）２３、Ａ／Ｄ変換器２４−１、２４−２、Ｄ／Ａ変換器２５−１、２５−２は、第１実施形態と同じである（図２参照）。すなわち、変復調処理部８３は、第１実施形態における変復調処理部８１のクロック発生器２７、マイクロ波送受信部インターフェース２８に代えて、マイクロ波送受信部インターフェース３１を備えている。
マイクロプロセッサー信号処理部６は、マイクロプロセッサー信号処理部インターフェース（Ｉ／Ｆ）３４、マイクロプロセッサー信号処理回路（ＣＰＵ）２６を備えている。マイクロプロセッサー信号処理回路（ＣＰＵ）２６は、第１実施形態と同じである（図２参照）。すなわち、マイクロプロセッサー信号処理部６は、第１実施形態におけるマイクロプロセッサー信号処理部２のマイクロプロセッサー信号処理部インターフェース２９に代えて、マイクロプロセッサー信号処理部インターフェース３４を備えている。
マイクロプロセッサー信号処理部６は、更に、クロック発生器（図示しない）を備えている。
第３実施形態の情報処理端末システムは、マイクロプロセッサー信号処理部６からマイクロ波送受信部５を着脱できる構造である。マイクロ波送受信部５とマイクロプロセッサー信号処理部６とが分離されているときでも、マイクロプロセッサー信号処理回路（ＣＰＵ）２６は、マイクロプロセッサー信号処理部６のクロック発生器からのクロックに同期して、メモリに記憶された複数のプログラムのうち、マイクロ波送受信機能を利用しない表計算や文書作成など一般のプログラム（図示しない）を実行することができ、前記の一般的な情報処理（情報処理端末の機能のみが使用される処理）を行うことが可能である。つまり、ユーザは、マイクロプロセッサー信号処理部６の機能のみでも第３実施形態の情報処理端末システムを情報処理端末として使用できる。
変復調処理部８３の復調器（ＤＥＭ）２２は、搬送波再生回路（図示しない）、受信シンボルクロック再生回路（図示しない）を備えている。変復調処理部８３の復調器（ＤＥＭ）２２の搬送波再生回路は、第１実施形態における変復調処理部８１の復調器（ＤＥＭ）２２の搬送波再生回路と同じである。
この復調器（ＤＥＭ）２２の受信シンボルクロック再生回路は、第１実施形態における変復調処理部８１の復調器（ＤＥＭ）２２の受信シンボルクロック再生回路に対して、受信シンボルクロックの出力先が異なる。その受信シンボルクロック再生回路は、受信アナログＢＢ信号に重畳されている受信シンボル周波数のｎ倍（ｎは整数）の周波数を有する受信シンボルクロックを生成（再生）して、Ａ／Ｄ変換器２４−１、２４−２、Ｄ／Ａ変換器２５−１、２５−２、マイクロ波送受信部インターフェース３１、マイクロプロセッサー信号処理部インターフェース３４、マイクロプロセッサー信号処理回路（ＣＰＵ）２６に出力する。
Ａ／Ｄ変換器２４−１、２４−２は、受信シンボルクロックに同期したサンプリング周波数で復調器（ＤＥＭ）２２からのアナログＩ信号、アナログＱ信号をサンプリングし、サンプリング時のアナログＩ信号、アナログＱ信号が示す搬送波の振幅に対応したデジタル同相成分信号（デジタルＩ信号）、デジタル直交成分信号（デジタルＱ信号）を受信デジタルベースバンド信号（受信デジタルＢＢ信号）として生成（変換）してマイクロ波送受信部インターフェース３１に出力する。
マイクロ波送受信部インターフェース３１は、変換回路（図示しない）を備えている。マイクロ波送受信部インターフェース３１の変換回路の機能は、第１実施形態における変復調処理部８１のマイクロ波送受信部インターフェース２８の変換回路の機能と同じである。
マイクロ波送受信部インターフェース３１は、受信時に、復調器（ＤＥＭ）２２からの受信シンボルクロックに同期して、Ａ／Ｄ変換器２４−１、２４−２からの受信デジタルＢＢ信号（デジタルＩ信号、デジタルＱ信号）に信号レベル変換処理、パラレルビット変換処理を施し、その受信デジタルＢＢ信号（デジタルＩ信号、デジタルＱ信号）をマイクロプロセッサー信号処理部６に出力する。
マイクロ波送受信部インターフェース３１は、送信時に、復調器（ＤＥＭ）２２からの受信シンボルクロックに同期して、マイクロプロセッサー信号処理部６（マイクロプロセッサー信号処理部インターフェース３４）からの送信デジタルベースバンド信号（送信デジタルＢＢ信号）であるデジタルＩ信号、デジタルＱ信号に信号レベル変換処理、パラレルビット変換処理を施し、その送信デジタルＢＢ信号（デジタルＩ信号、デジタルＱ信号）をＤ／Ａ変換器２５−１、２５−２に出力する。
マイクロプロセッサー信号処理部インターフェース３４は、マイクロ波送受信部５がマイクロプロセッサー信号処理部６に装着されているか否かにより、マイクロプロセッサー信号処理回路（ＣＰＵ）２６に出力されるクロックの発生源を切り替える。
マイクロプロセッサー信号処理部インターフェース３４は、マイクロ波送受信部５がマイクロプロセッサー信号処理部６に装着されたとき、復調器（ＤＥＭ）２２からの受信シンボルクロックをマイクロプロセッサー信号処理回路（ＣＰＵ）２６に出力する。このとき、マイクロプロセッサー信号処理部インターフェース３４は、マイクロプロセッサー信号処理部６のクロック発生器からのクロックがマイクロプロセッサー信号処理回路（ＣＰＵ）２６に出力されないように、そのクロック発生器を制御する。
マイクロプロセッサー信号処理部インターフェース３４は、変換回路（図示しない）を備えている。マイクロプロセッサー信号処理部インターフェース３４の変換回路の機能は、第１実施形態におけるマイクロプロセッサー信号処理部２のマイクロプロセッサー信号処理部インターフェース２９の変換回路の機能と同じである。
マイクロプロセッサー信号処理部インターフェース３４の変換回路は、受信時に、復調器（ＤＥＭ）２２からの受信シンボルクロックに同期して、マイクロ波送受信部５（マイクロ波送受信部インターフェース３１）からの受信デジタルＢＢ信号（デジタルＩ信号、デジタルＱ信号）に信号レベル変換処理、パラレルビット変換処理を施し、その受信デジタルＢＢ信号（デジタルＩ信号、デジタルＱ信号）をマイクロプロセッサー信号処理回路（ＣＰＵ）２６に出力する。
マイクロプロセッサー信号処理部インターフェース３４の変換回路は、送信時に、復調器（ＤＥＭ）２２からの受信シンボルクロックに同期して、マイクロプロセッサー信号処理回路（ＣＰＵ）２６からの送信デジタルＢＢ信号（デジタルＩ信号、デジタルＱ信号）に信号レベル変換処理、パラレルビット変換処理を施し、その送信デジタルＢＢ信号（デジタルＩ信号、デジタルＱ信号）をマイクロ波送受信部インターフェース３１に出力する。
次に、第３実施形態の情報処理端末システムが信号を受信したときの動作を説明する。この動作については第１実施形態と重複する説明を省略する。
帯域通過フィルター（ＢＰＦ）５６からの受信ＩＦ信号は、復調器（ＤＥＭ）２２によって、受信アナログＢＢ信号としてアナログＩ信号、アナログＱ信号に変換され、Ａ／Ｄ変換器２４−１、２４−２に出力される。この受信アナログＢＢ信号に含まれる受信シンボル周波数に同期した受信シンボルクロックが復調器（ＤＥＭ）２２の受信シンボルクロック再生回路によって再生され、Ａ／Ｄ変換器２４−１、２４−２、Ｄ／Ａ変換器２５−１、２５−２、マイクロ波送受信部インターフェース３１、マイクロプロセッサー信号処理部インターフェース３４、マイクロプロセッサー信号処理回路（ＣＰＵ）２６に出力される。
復調器（ＤＥＭ）２２からのアナログＩ信号、アナログＱ信号は、Ａ／Ｄ変換器２４−１、２４−２によって、受信シンボルクロックに同期したサンプリング周波数でサンプリングされ、受信デジタルＢＢ信号としてデジタルＩ信号、デジタルＱ信号に変換され、マイクロ波送受信部インターフェース３１に出力される。
Ａ／Ｄ変換器２４−１、２４−２からの受信デジタルＢＢ信号（デジタルＩ信号、デジタルＱ信号）は、マイクロ波送受信部インターフェース３１の変換回路によって、復調器（ＤＥＭ）２２からの受信シンボルクロックに同期して、信号レベル変換処理、パラレルビット変換処理が施され、マイクロプロセッサー信号処理部インターフェース３４に出力される。
マイクロ波送受信部インターフェース３１からの受信デジタルＢＢ信号（デジタルＩ信号、デジタルＱ信号）は、マイクロプロセッサー信号処理部インターフェース３４の変換回路によって、復調器（ＤＥＭ）２２からの受信シンボルクロックに同期して、信号レベル変換処理、パラレルビット変換処理が施され、マイクロプロセッサー信号処理回路（ＣＰＵ）２６に出力される。
マイクロプロセッサー信号処理部インターフェース３４からの受信デジタルＢＢ信号（デジタルＩ信号、デジタルＱ信号）は、マイクロプロセッサー信号処理回路（ＣＰＵ）２６が実行する通信処理プログラムによって、復調器（ＤＥＭ）２２からの受信シンボルクロックに同期して、誤り訂正の処理、復号化の処理、識別情報除去処理、フーリエ変換、デジタル波形処理が施され、受信データに変換される。マイクロプロセッサー信号処理回路（ＣＰＵ）２６は、応用プログラム（例えば電子メール処理プログラム）により、受信データを処理する。
次に、第３実施形態の情報処理端末システムが信号を送信するときの動作を説明する。この動作については第１実施形態と重複する説明を省略する。
マイクロプロセッサー信号処理回路（ＣＰＵ）２６は、応用プログラム（例えば電子メール処理プログラム）によって送信データを生成した後、通信処理プログラムによって、復調器（ＤＥＭ）２２からの受信シンボルクロックに同期して、送信データに誤り訂正用冗長情報を付加する処理、符号化の処理、識別情報付加処理、逆フーリエ変換、デジタル波形処理を施して送信デジタルＢＢ信号（デジタルＩ信号、デジタルＱ信号）に変換し、マイクロプロセッサー信号処理部インターフェース３４に出力する。
マイクロプロセッサー信号処理回路（ＣＰＵ）２６からの送信デジタルＢＢ信号（デジタルＩ信号、デジタルＱ信号）は、マイクロプロセッサー信号処理部インターフェース３４の変換回路によって、復調器（ＤＥＭ）２２からの受信シンボルクロックに同期して、信号レベル変換処理、パラレルビット変換処理が施され、マイクロ波送受信部インターフェース３１に出力される。
マイクロプロセッサー信号処理部インターフェース３４からの送信デジタルＢＢ信号（デジタルＩ信号、デジタルＱ信号）は、マイクロ波送受信部インターフェース３１の変換回路によって、復調器（ＤＥＭ）２２からの受信シンボルクロックに同期して、信号レベル変換処理、パラレルビット変換処理が施され、Ｄ／Ａ変換器２５−１、２５−２に出力される。
マイクロ波送受信部インターフェース３１からの送信デジタルＢＢ信号（デジタルＩ信号、デジタルＱ信号）は、Ｄ／Ａ変換器２５−１、２５−２によって、復調器（ＤＥＭ）２２からの受信シンボルクロックに同期して、送信アナログＢＢ信号（アナログＩ信号、アナログＱ信号）に変換され、変調器（ＭＯＤ）２３に出力される。
Ｄ／Ａ変換器２５−１、２５−２からの送信アナログＢＢ信号（アナログＩ信号、アナログＱ信号）は、変調器（ＭＯＤ）２３によって、送信ＩＦ信号に変換され、帯域通過フィルター（ＢＰＦ）６２に出力される。
第３実施形態の情報処理端末システムでは、Ａ／Ｄ変換器２４−１、２４−２、復号器（ＤＥＣ）７１、Ｄ／Ａ変換器２５−１、２５−２、マイクロ波送受信部インターフェース３１、マイクロプロセッサー信号処理部インターフェース３４、マイクロプロセッサー信号処理回路（ＣＰＵ）２６は、復調器（ＤＥＭ）２２からの受信シンボルクロックに同期したタイミングで動作する。このため、第３実施形態の情報処理端末システムでは、第２従来例、第１実施形態の情報処理端末システムで行われるタイミング調整処理が不要になる。したがって、第３実施形態の情報処理端末システムでは、タイミング調整処理に伴う受信データバッファ回路、送信データバッファ回路、タイミング調整回路、データ（信号）を監視する機能、割込回路が必要ない。このように、第３実施形態の情報処理端末システムでは、第１実施形態の効果に加えて、第２実施形態の効果も実現する。
なお、第３実施形態の情報処理端末システムでは、変復調処理部８３が、受信時に、高周波処理部２１からの受信変調波信号であるところの受信中間周波信号（受信ＩＦ信号）を受信デジタルＢＢ信号に変換してマイクロプロセッサー信号処理部６に出力し、送信時に、マイクロプロセッサー信号処理部６からの送信デジタルＢＢ信号を送信変調波信号であるところの送信中間周波信号（送信ＩＦ信号）に変換して高周波処理部２１に出力しているが、これに限定されない。変復調処理部８３が、受信時に、高周波処理部２１からの受信変調波信号として受信ＲＦ信号を受信デジタルＢＢ信号に変換してマイクロプロセッサー信号処理部６に出力し、送信時に、マイクロプロセッサー信号処理部６からの送信デジタルＢＢ信号を送信変調波信号として送信ＲＦ信号に変換して高周波処理部２１に出力することもできる。
この場合、本発明の第３実施形態の情報処理端末システムの変形例として、図１２に示されるように、高周波処理部２１は、デュープレクサー（ＤＵＰ）５２、低雑音増幅器（ＬＮＡ）５３、帯域通過フィルター（ＢＰＦ）５４、６０、電力増幅器（ＰＡ）５９を備えている。
復調器（ＤＥＭ）２２は、帯域通過フィルター（ＢＰＦ）５４からの受信ＲＦ信号を受信アナログＢＢ信号（アナログＩ信号、アナログＱ信号）に変換してＡ／Ｄ変換器２４−１、２４−２に出力する。
復調器（ＤＥＭ）２２の受信シンボルクロック再生回路は、この受信アナログＢＢ信号に重畳されている受信シンボル周波数のｎ倍（ｎは整数）の周波数を有する受信シンボルクロックを生成（再生）して、Ａ／Ｄ変換器２４−１、２４−２、Ｄ／Ａ変換器２５−１、２５−２、マイクロ波送受信部インターフェース３１、マイクロプロセッサー信号処理部インターフェース３４、マイクロプロセッサー信号処理回路（ＣＰＵ）２６に出力する。
変調器（ＭＯＤ）２３は、送信アナログＢＢ信号（アナログＩ信号、アナログＱ信号）を変調して送信ＲＦ信号に変換し、帯域通過フィルター（ＢＰＦ）６０を介して電力増幅器（ＰＡ）５９に出力する。
（第４実施形態）
図５は、本発明の第４実施形態の情報処理端末システムとして、マイクロ波帯直交振幅変調波を用いる情報処理端末システムの構成を示す。この第４実施形態の情報処理端末システムでは、第３実施形態の効果に加えて、受信シンボルクロックに同期したシンボルクロックを、そのシンボルクロックの受け側の用途に合わせて生成できる。第４実施形態では、前述と重複する説明を省略する。
第４実施形態の情報処理端末システムは、ネットワークに接続されたアンテナ５１と、マイクロ波送受信部７と、マイクロプロセッサー信号処理部６とを具備する。アンテナ５１とマイクロ波送受信部７とは、送受信装置（通信装置）である。マイクロプロセッサー信号処理部６は、情報処理端末である。すなわち、第４実施形態の情報処理端末システムは、第３実施形態の情報処理端末システムのマイクロ波送受信部５に代えて、マイクロ波送受信部７を具備する。
第４実施形態の情報処理端末システムは、マイクロプロセッサー信号処理部６からマイクロ波送受信部７を着脱できる構造である。マイクロ波送受信部７とマイクロプロセッサー信号処理部６とが分離されているとき、ユーザは、マイクロプロセッサー信号処理部６の機能のみで第４実施形態の情報処理端末システムを情報処理端末として使用できる。
マイクロ波送受信部７は、高周波処理部２１、変復調処理部８４を備えている。この高周波処理部２１は、第１実施形態と同じである（図２参照）。
変復調処理部８４は、復調器（ＤＥＭ）２２、変調器（ＭＯＤ）２３、ベースバンド処理部を備えている。そのベースバンド処理部は、アナログ／デジタル（Ａ／Ｄ）変換器２４−１、２４−２、デジタル／アナログ（Ｄ／Ａ）変換器２５−１、２５−２、マイクロ波送受信部インターフェース（Ｉ／Ｆ）３１、クロック発生器（ＣＬＯＣＫ ＧＥＮ）３５を備えている。復調器（ＤＥＭ）２２、変調器（ＭＯＤ）２３、Ａ／Ｄ変換器２４−１、２４−２、Ｄ／Ａ変換器２５−１、２５−２、マイクロ波送受信部インターフェース３１は、第３実施形態と同じである（図４参照）。すなわち、変復調処理部８４は、第３実施形態における変復調処理部８３の構成に加えて、クロック発生器３５を更に備えている。
変復調処理部８４の復調器（ＤＥＭ）２２は、搬送波再生回路（図示しない）、受信シンボルクロック再生回路（図示しない）を備えている。変復調処理部８４の復調器（ＤＥＭ）２２の搬送波再生回路は、第１実施形態における変復調処
理部８１の復調器（ＤＥＭ）２２の搬送波再生回路と同じである。
この復調器（ＤＥＭ）２２の受信シンボルクロック再生回路は、第３実施形態における変復調処理部８３の復調器（ＤＥＭ）２２の受信シンボルクロック再生回路に対して、受信シンボルクロックの出力先が異なる。その受信シンボルクロック再生回路は、受信アナログＢＢ信号に重畳されている受信シンボル周波数のｎ倍（ｎは整数）の周波数を有する受信シンボルクロックを生成（再生）して、クロック発生器３５に出力する。
クロック発生器３５としては、分周回路、ＰＬＬ（Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ）回路が用いられる。このクロック発生器３５は、復調器（ＤＥＭ）２２からの受信シンボルクロックに基づいて、２次受信シンボルクロックを生成して、その２次受信シンボルクロックの受け側であるＡ／Ｄ変換器２４−１、２４−２、Ｄ／Ａ変換器２５−１、２５−２、マイクロ波送受信部インターフェース３１、マイクロプロセッサー信号処理部インターフェース３４、マイクロプロセッサー信号処理回路（ＣＰＵ）２６に出力する。この２次受信シンボルクロックは、受信シンボルクロックに同期しているが、受信シンボルクロックの周波数とは異なる周波数を有する。
Ａ／Ｄ変換器２４−１、２４−２が、受信アナログＢＢ信号を受信デジタルＢＢ信号に変換するときに４倍オーバーサンプリング（ｎ＝４）で行う場合、クロック発生器３５は、受信シンボル周波数の４倍の周波数を有する２次受信シンボルクロックを生成してＡ／Ｄ変換器２４−１、２４−２に出力する。Ｄ／Ａ変換器２５−１、２５−２が送信デジタルＢＢ信号を送信アナログＢＢ信号に変換するときに用いられる送信シンボル周波数が受信シンボルクロックの周波数の１０分の１である場合、クロック発生器３５は、受信シンボル周波数の（１／１０）倍の周波数を有する２次受信シンボルクロックを生成してＤ／Ａ変換器２５−１、２５−２に出力する。このように、第４実施形態の情報処理端末システムでは、第３実施形態の効果に加えて、受信シンボルクロックに同期した２次受信シンボルクロックを、その２次受信シンボルクロックの受け側の用途に合わせて生成できる。
次に、第４実施形態の情報処理端末システムが信号を受信したときの動作を説明する。この動作については第３実施形態と重複する説明を省略する。
帯域通過フィルター（ＢＰＦ）５６からの受信ＩＦ信号は、復調器（ＤＥＭ）２２によって、受信アナログＢＢ信号としてアナログＩ信号、アナログＱ信号に変換され、Ａ／Ｄ変換器２４−１、２４−２に出力される。この受信アナログＢＢ信号に含まれる受信シンボル周波数に同期した１次受信シンボルクロックが復調器（ＤＥＭ）２２の受信シンボルクロック再生回路によって再生され、クロック発生器３５に出力される。この１次受信シンボルクロックを入力として、クロック発生器３５は２次受信シンボルクロックを生成し、Ａ／Ｄ変換器２４−１、２４−２、Ｄ／Ａ変換器２５−１、２５−２、マイクロ波送受信部インターフェース３１、マイクロプロセッサー信号処理部インターフェース３４、マイクロプロセッサー信号処理回路（ＣＰＵ）２６に出力する。
復調器（ＤＥＭ）２２からのアナログＩ信号、アナログＱ信号は、Ａ／Ｄ変換器２４−１、２４−２によって、クロック発生器３５からの２次受信シンボルクロックに同期したサンプリング周波数でサンプリングされ、受信デジタルＢＢ信号としてデジタルＩ信号、デジタルＱ信号に変換され、マイクロ波送受信部インターフェース３１に出力される。
Ａ／Ｄ変換器２４−１、２４−２からの受信デジタルＢＢ信号（デジタルＩ信号、デジタルＱ信号）は、マイクロ波送受信部インターフェース３１の変換回路によって、クロック発生器３５からの２次受信シンボルクロックに同期して、信号レベル変換処理、パラレルビット変換処理が施され、マイクロプロセッサー信号処理部インターフェース３４に出力される。
マイクロ波送受信部インターフェース３１からの受信デジタルＢＢ信号（デジタルＩ信号、デジタルＱ信号）は、マイクロプロセッサー信号処理部インターフェース３４の変換回路によって、クロック発生器３５からの２次受信シンボルクロックに同期して、信号レベル変換処理、パラレルビット変換処理が施され、マイクロプロセッサー信号処理回路（ＣＰＵ）２６に出力される。
マイクロプロセッサー信号処理部インターフェース３４からの受信デジタルＢＢ信号（デジタルＩ信号、デジタルＱ信号）は、マイクロプロセッサー信号処理回路（ＣＰＵ）２６が実行する通信処理プログラムによって、クロック発生器３５からの２次受信シンボルクロックに同期して、誤り訂正の処理、復号化の処理、識別情報除去処理、フーリエ変換、デジタル波形処理が施され、受信データに変換される。マイクロプロセッサー信号処理回路（ＣＰＵ）２６は、応用プログラム（例えば電子メール処理プログラム）により、受信データを処理する。
次に、第４実施形態の情報処理端末システムが信号を送信するときの動作を説明する。この動作については第３実施形態と重複する説明を省略する。
マイクロプロセッサー信号処理回路（ＣＰＵ）２６は、応用プログラム（例えば電子メール処理プログラム）によって送信データを生成した後、通信処理プログラムによって、クロック発生器３５からの２次受信シンボルクロックに同期して、送信データに誤り訂正用冗長情報を付加する処理、符号化の処理、識別情報付加処理、逆フーリエ変換、デジタル波形処理を施して送信デジタルＢＢ信号（デジタルＩ信号、デジタルＱ信号）に変換し、マイクロプロセッサー信号処理部インターフェース３４に出力する。
マイクロプロセッサー信号処理回路（ＣＰＵ）２６からの送信デジタルＢＢ信号（デジタルＩ信号、デジタルＱ信号）は、マイクロプロセッサー信号処理部インターフェース３４の変換回路によって、クロック発生器３５からの２次受信シンボルクロックに同期して、信号レベル変換処理、パラレルビット変換処理が施され、マイクロ波送受信部インターフェース３１に出力される。
マイクロプロセッサー信号処理部インターフェース３４からの送信デジタルＢＢ信号（デジタルＩ信号、デジタルＱ信号）は、マイクロ波送受信部インターフェース３１の変換回路によって、クロック発生器３５からの２次受信シンボルクロックに同期して、信号レベル変換処理、パラレルビット変換処理が施され、Ｄ／Ａ変換器２５−１、２５−２に出力される。
マイクロ波送受信部インターフェース３１からの送信デジタルＢＢ信号（デジタルＩ信号、デジタルＱ信号）は、Ｄ／Ａ変換器２５−１、２５−２によって、クロック発生器３５からの２次受信シンボルクロックに同期して、送信アナログＢＢ信号（アナログＩ信号、アナログＱ信号）に変換され、変調器（ＭＯＤ）２３に出力される。
Ｄ／Ａ変換器２５−１、２５−２からの送信アナログＢＢ信号（アナログＩ信号、アナログＱ信号）は、変調器（ＭＯＤ）２３によって、送信ＩＦ信号に変換され、帯域通過フィルター（ＢＰＦ）６２に出力される。
第４実施形態の情報処理端末システムでは、第３実施形態の効果に加えて、受信シンボルクロックに同期した２次受信シンボルクロックを、その２次受信シンボルクロックの受け側の用途に合わせて生成できる。
なお、第４実施形態の情報処理端末システムでは、変復調処理部８４が、受信時に、高周波処理部２１からの受信変調波信号であるところの受信中間周波信号（受信ＩＦ信号）を受信デジタルＢＢ信号に変換してマイクロプロセッサー信号処理部６に出力し、送信時に、マイクロプロセッサー信号処理部６からの送信デジタルＢＢ信号を送信変調波信号であるところの送信中間周波信号（送信ＩＦ信号）に変換して高周波処理部２１に出力しているが、これに限定されない。変復調処理部８４が、受信時に、高周波処理部２１からの受信変調波信号として受信ＲＦ信号を受信デジタルＢＢ信号に変換してマイクロプロセッサー信号処理部６に出力し、送信時に、マイクロプロセッサー信号処理部６からの送信デジタルＢＢ信号を送信変調波信号として送信ＲＦ信号に変換して高周波処理部２１に出力することもできる。
この場合、本発明の第４実施形態の情報処理端末システムの変形例として、図１３に示されるように、高周波処理部２１は、デュープレクサー（ＤＵＰ）５２、低雑音増幅器（ＬＮＡ）５３、帯域通過フィルター（ＢＰＦ）５４、６０、電力増幅器（ＰＡ）５９を備えている。
復調器（ＤＥＭ）２２は、帯域通過フィルター（ＢＰＦ）５４からの受信ＲＦ信号を受信アナログＢＢ信号（アナログＩ信号、アナログＱ信号）に変換してＡ／Ｄ変換器２４−１、２４−２に出力する。
復調器（ＤＥＭ）２２の受信シンボルクロック再生回路は、この受信アナログＢＢ信号に重畳されている受信シンボル周波数のｎ倍（ｎは整数）の周波数を有する受信シンボルクロックを生成（再生）して、クロック発生器３５に出力する。Ａ／Ｄ変換器２４−１、２４−２、Ｄ／Ａ変換器２５−１、２５−２、マイクロ波送受信部インターフェース３１、マイクロプロセッサー信号処理部インターフェース３４、マイクロプロセッサー信号処理回路（ＣＰＵ）２６は、クロック発生器３５からの２次受信シンボルクロックに同期して動作する。
変調器（ＭＯＤ）２３は、送信アナログＢＢ信号（アナログＩ信号、アナログＱ信号）を変調して送信ＲＦ信号に変換し、帯域通過フィルター（ＢＰＦ）６０を介して電力増幅器（ＰＡ）５９に出力する。
また、本発明では、第４’実施形態の情報処理端末システムとして、図１８に示されるように、第４実施形態の情報処理端末システムを第２実施形態の情報処理端末システムに適用することができる。
第４’実施形態の情報処理端末システムは、マイクロプロセッサー信号処理部６に代えて、第２実施形態のマイクロプロセッサー信号処理部４を具備する。このマイクロプロセッサー信号処理部４は、前述したように、マイクロプロセッサー信号処理部インターフェース４７、マイクロプロセッサー信号処理回路（ＣＰＵ）４８を備えている。第４’実施形態の情報処理端末システムでは、マイクロ波送受信部７は、変復調処理部８４に代えて、変復調処理部８４’を備えている。変復調処理部８４’は、復調器（ＤＥＭ）２２、変調器（ＭＯＤ）２３、ベースバンド処理部を備えている。そのベースバンド処理部は、Ａ／Ｄ変換器２４−１、２４−２、Ｄ／Ａ変換器２５−１、２５−２、復号器（ＤＥＣ）７１、符号器（ＥＮＣ）７２、マイクロ波送受信部インターフェース４６、クロック発生器３５を備えている。
この場合、クロック発生器３５は、復調器（ＤＥＭ）２２からの１次受信シンボルクロックに基づいて、２次受信シンボルクロックを生成して、その２次受信シンボルクロックの受け側であるＡ／Ｄ変換器２４−１、２４−２、Ｄ／Ａ変換器２５−１、２５−２、復号器（ＤＥＣ）７１、符号器（ＥＮＣ）７２、マイクロ波送受信部インターフェース４６、マイクロプロセッサー信号処理部インターフェース４７、マイクロプロセッサー信号処理回路（ＣＰＵ）４８に出力する。Ａ／Ｄ変換器２４−１、２４−２、Ｄ／Ａ変換器２５−１、２５−２、復号器（ＤＥＣ）７１、符号器（ＥＮＣ）７２、マイクロ波送受信部インターフェース４６、マイクロプロセッサー信号処理部インターフェース４７、マイクロプロセッサー信号処理回路（ＣＰＵ）４８は、クロック発生器３５からの２次受信シンボルクロックに同期して動作する。
また、第４’実施形態の情報処理端末システムでは、変復調処理部８４’が、受信時に、高周波処理部２１からの受信変調波信号であるところの受信中間周波信号（受信ＩＦ信号）を受信データに変換してマイクロプロセッサー信号処理部４に出力し、送信時に、マイクロプロセッサー信号処理部４からの送信データを送信変調波信号であるところの送信中間周波信号（送信ＩＦ信号）に変換して高周波処理部２１に出力しているが、これに限定されない。変復調処理部８４’が、受信時に、高周波処理部２１からの受信変調波信号として受信ＲＦ信号を受信データに変換してマイクロプロセッサー信号処理部４に出力し、送信時に、マイクロプロセッサー信号処理部４からの送信データを送信変調波信号として送信ＲＦ信号に変換して高周波処理部２１に出力することもできる。
この場合、本発明の第４’実施形態の情報処理端末システムの変形例として、図２３に示されるように、高周波処理部２１は、デュープレクサー（ＤＵＰ）５２、低雑音増幅器（ＬＮＡ）５３、帯域通過フィルター（ＢＰＦ）５４、６０、電力増幅器（ＰＡ）５９を備えている。
復調器（ＤＥＭ）２２は、帯域通過フィルター（ＢＰＦ）５４からの受信ＲＦ信号を受信アナログＢＢ信号（アナログＩ信号、アナログＱ信号）に変換してＡ／Ｄ変換器２４−１、２４−２に出力する。
復調器（ＤＥＭ）２２の受信シンボルクロック再生回路は、この受信アナログＢＢ信号に重畳されている受信シンボル周波数のｎ倍（ｎは整数）の周波数を有する１次シンボルクロックを生成（再生）して、クロック発生器３５に出力する。Ａ／Ｄ変換器２４−１、２４−２、Ｄ／Ａ変換器２５−１、２５−２、復号器（ＤＥＣ）７１、符号器（ＥＮＣ）７２、マイクロ波送受信部インターフェース４６、マイクロプロセッサー信号処理部インターフェース４７、マイクロプロセッサー信号処理回路（ＣＰＵ）４８は、クロック発生器３５からの２次受信シンボルクロックに同期して動作する。
変調器（ＭＯＤ）２３は、送信アナログＢＢ信号（アナログＩ信号、アナログＱ信号）を変調して送信ＲＦ信号に変換し、帯域通過フィルター（ＢＰＦ）６０を介して電力増幅器（ＰＡ）５９に出力する。
（第５実施形態）
図６は、本発明の第５実施形態の情報処理端末システムとして、マイクロ波帯直交振幅変調波を用いる情報処理端末システムの構成を示す。この第５実施形態の情報処理端末システムでは、第３実施形態の効果に加えて、受信シンボルクロックがマイクロ波送受信部からマイクロプロセッサー信号処理部に出力されない状況でも、マイクロプロセッサー信号処理部内のマイクロプロセッサー信号処理回路（ＣＰＵ）に出力されるクロックの発生源を切り替える必要なしに、そのマイクロプロセッサー信号処理回路（ＣＰＵ）が常に動作する。第５実施形態では、前述と重複する説明を省略する。
第５実施形態の情報処理端末システムは、ネットワークに接続されたアンテナ５１と、マイクロ波送受信部９と、マイクロプロセッサー信号処理部１０とを具備する。アンテナ５１とマイクロ波送受信部９とは、送受信装置（通信装置）である。マイクロプロセッサー信号処理部１０は、情報処理端末である。すなわち、第５実施形態の情報処理端末システムは、第３実施形態の情報処理端末システムのマイクロ波送受信部５、マイクロプロセッサー信号処理部６に代えて、マイクロ波送受信部９、マイクロプロセッサー信号処理部１０を具備する。
このマイクロ波送受信部９は、高周波処理部２１、変復調処理部８５を備えている。この高周波処理部２１は、第１実施形態と同じである（図２参照）。
変復調処理部８５は、復調器（ＤＥＭ）２２、変調器（ＭＯＤ）２３、ベースバンド処理部を備えている。そのベースバンド処理部は、アナログ／デジタル（Ａ／Ｄ）変換器２４−１、２４−２、デジタル／アナログ（Ｄ／Ａ）変換器２５−１、２５−２、マイクロ波送受信部インターフェース（Ｉ／Ｆ）３１を備えている。復調器（ＤＥＭ）２２、変調器（ＭＯＤ）２３、Ａ／Ｄ変換器２４−１、２４−２、Ｄ／Ａ変換器２５−１、２５−２、マイクロ波送受信部インターフェース３１は、第３実施形態と同じである（図４参照）。
マイクロプロセッサー信号処理部１０は、マイクロプロセッサー信号処理部インターフェース（Ｉ／Ｆ）３４、マイクロプロセッサー信号処理回路（ＣＰＵ）２６、クロック発生器（ＣＬＯＣＫ ＧＥＮ）３６を備えている。マイクロプロセッサー信号処理部インターフェース３４、マイクロプロセッサー信号処理回路２６は、第３実施形態と同じである（図４参照）。
第５実施形態の情報処理端末システムは、マイクロプロセッサー信号処理部１０からマイクロ波送受信部９を着脱できる構造である。マイクロ波送受信部９とマイクロプロセッサー信号処理部１０とが分離されているときでも、マイクロプロセッサー信号処理回路（ＣＰＵ）２６は、クロック発生器３６からの後述のクロックに同期して、メモリに記憶された複数のプログラムのうち、マイクロ波送受信機能を利用しない表計算や文書作成などの一般のプログラム（図示しない）を実行することができ、前記の一般的な情報処理（情報処理端末の機能のみが使用される処理）を行うことが可能である。つまり、ユーザは、マイクロプロセッサー信号処理部１０の機能のみでも第５実施形態の情報処理端末システムを情報処理端末として使用できる。
変復調処理部８５の復調器（ＤＥＭ）２２は、搬送波再生回路（図示しない）、受信シンボルクロック再生回路（図示しない）を備えている。変復調処理部８５の復調器（ＤＥＭ）２２の搬送波再生回路は、第１実施形態における変復調処理部８１の復調器（ＤＥＭ）２２の搬送波再生回路と同じである。
この復調器（ＤＥＭ）２２の受信シンボルクロック再生回路は、第３実施形態における変復調処理部８３の復調器（ＤＥＭ）２２に対して、受信シンボルクロックの出力先が異なる。その受信シンボルクロック再生回路は、受信アナログＢＢ信号に重畳されている受信シンボル周波数のｎ倍（ｎは整数）の周波数を有する受信シンボルクロックを生成（再生）して、Ａ／Ｄ変換器２４−１、２４−２、Ｄ／Ａ変換器２５−１、２５−２、マイクロ波送受信部インターフェース３１、マイクロプロセッサー信号処理部インターフェース３４、クロック発生器３６に出力する。
クロック発生器３６としては、分周回路、ＰＬＬ（Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ）回路が用いられる。クロック発生器３６は、復調器（ＤＥＭ）２２からの受信シンボルクロックを１次クロックとして入力し、そのＰＬＬ回路により、その１次クロックに同期した２次クロックを生成し、マイクロプロセッサー信号処理回路（ＣＰＵ）２６に出力する。１次クロックがない場合、クロック発生器３６は、自走発振して２次クロックをマイクロプロセッサー信号処理回路（ＣＰＵ）２６に出力する。
次に、第５実施形態の情報処理端末システムが信号を受信したときの動作を説明する。この動作については第３実施形態と重複する説明を省略する。
帯域通過フィルター（ＢＰＦ）５６からの受信ＩＦ信号は、復調器（ＤＥＭ）２２によって、受信アナログＢＢ信号としてアナログＩ信号、アナログＱ信号に変換され、Ａ／Ｄ変換器２４−１、２４−２に出力される。この受信アナログＢＢ信号に含まれる受信シンボル周波数に同期した受信シンボルクロックが復調器（ＤＥＭ）２２の受信シンボルクロック再生回路によって再生され、Ａ／Ｄ変換器２４−１、２４−２、Ｄ／Ａ変換器２５−１、２５−２、マイクロ波送受信部インターフェース３１、マイクロプロセッサー信号処理部インターフェース３４、クロック発生器３６に出力される。クロック発生器３６は、復調器（ＤＥＭ）２２からの受信シンボルクロック（１次クロック）に同期した２次クロックを生成し、マイクロプロセッサー信号処理回路（ＣＰＵ）２６に出力する。
マイクロプロセッサー信号処理部インターフェース３４からの受信デジタルＢＢ信号（デジタルＩ信号、デジタルＱ信号）は、マイクロプロセッサー信号処理回路（ＣＰＵ）２６が実行する通信処理プログラムによって、クロック発生器３６からの２次クロックに同期して、誤り訂正の処理、復号化の処理、識別情報除去処理、フーリエ変換、デジタル波形処理が施され、受信データに変換される。マイクロプロセッサー信号処理回路（ＣＰＵ）２６は、応用プログラム（例えば電子メール処理プログラム）により、受信データを処理する。
次に、第５実施形態の情報処理端末システムが信号を送信するときの動作を説明する。この動作については第３実施形態と重複する説明を省略する。
マイクロプロセッサー信号処理回路（ＣＰＵ）２６は、応用プログラム（例えば電子メール処理プログラム）によって送信データを生成した後、通信処理プログラムによって、クロック発生器３６からの２次クロックに同期して、送信データに誤り訂正用冗長情報を付加する処理、符号化の処理、識別情報付加処理、逆フーリエ変換、デジタル波形処理を施して送信デジタルＢＢ信号（デジタルＩ信号、デジタルＱ信号）に変換し、マイクロプロセッサー信号処理部インターフェース３４に出力する。
第５実施形態の情報処理端末システムでは、受信断の場合、又は、マイクロ波送受信部９とマイクロプロセッサー信号処理部１０とが何らかの理由で分離された場合、マイクロプロセッサー信号処理部１０は、受信シンボルクロック（１次クロック）を入力できなくなる。この場合でも、クロック発生器３６のＰＬＬ回路の自走発振により、２次クロックがマイクロプロセッサー信号処理回路（ＣＰＵ）２６に出力される。このため、マイクロ波送受信部９がマイクロプロセッサー信号処理部１０に装着されている場合や、マイクロ波送受信部９とマイクロプロセッサー信号処理部１０とが分離されている場合でも、マイクロプロセッサー信号処理回路（ＣＰＵ）２６は、クロック発生器３６からの２次クロックに同期したタイミングで動作する。このように、第５実施形態の情報処理端末システムでは、第３実施形態の効果に加えて、受信シンボルクロックがマイクロ波送受信部９からマイクロプロセッサー信号処理部１０に出力されない状況でも、マイクロプロセッサー信号処理部１０内のマイクロプロセッサー信号処理回路（ＣＰＵ）２６に出力されるクロックの発生源を切り替える必要がなく、そのマイクロプロセッサー信号処理回路（ＣＰＵ）２６が常に動作する。
本実施例では、クロック発生器３６が、１次クロックである受信シンボルクロックに同期した２次クロックをマイクロプロセッサー信号処理回路（ＣＰＵ）２６に供給しているが、受信シンボルクロックの周波数とは異なる周波数を有する２次クロックをマイクロプロセッサー信号処理回路（ＣＰＵ）２６に供給することができる。この結果、第５実施形態の情報処理端末システムでは、低電力モード時にマイクロプロセッサー信号処理回路（ＣＰＵ）２６の動作周波数を下げるなど、動作周波数の変更が容易になる。
なお、第５実施形態の情報処理端末システムでは、変復調処理部８５が、受信時に、高周波処理部２１からの受信変調波信号であるところの受信中間周波信号（受信ＩＦ信号）を受信デジタルＢＢ信号に変換してマイクロプロセッサー信号処理部１０に出力し、送信時に、マイクロプロセッサー信号処理部１０からの送信デジタルＢＢ信号を送信変調波信号であるところの送信中間周波信号（送信ＩＦ信号）に変換して高周波処理部２１に出力しているが、これに限定されない。変復調処理部８５が、受信時に、高周波処理部２１からの受信変調波信号として受信ＲＦ信号を受信デジタルＢＢ信号に変換してマイクロプロセッサー信号処理部１０に出力し、送信時に、マイクロプロセッサー信号処理部１０からの送信デジタルＢＢ信号を送信変調波信号として送信ＲＦ信号に変換して高周波処理部２１に出力することもできる。
この場合、本発明の第５実施形態の情報処理端末システムの変形例として、図１４に示されるように、高周波処理部２１は、デュープレクサー（ＤＵＰ）５２、低雑音増幅器（ＬＮＡ）５３、帯域通過フィルター（ＢＰＦ）５４、６０、電力増幅器（ＰＡ）５９を備えている。
復調器（ＤＥＭ）２２は、帯域通過フィルター（ＢＰＦ）５４からの受信ＲＦ信号を受信アナログＢＢ信号（アナログＩ信号、アナログＱ信号）に変換してＡ／Ｄ変換器２４−１、２４−２に出力する。
復調器（ＤＥＭ）２２の受信シンボルクロック再生回路は、この受信アナログＢＢ信号に重畳されている受信シンボル周波数のｎ倍（ｎは整数）の周波数を有する受信シンボルクロックを生成（再生）して、Ａ／Ｄ変換器２４−１、２４−２、Ｄ／Ａ変換器２５−１、２５−２、マイクロ波送受信部インターフェース３１、マイクロプロセッサー信号処理部インターフェース３４、クロック発生器３６に出力する。Ａ／Ｄ変換器２４−１、２４−２、Ｄ／Ａ変換器２５−１、２５−２、マイクロ波送受信部インターフェース３１、マイクロプロセッサー信号処理部インターフェース３４、クロック発生器３６は、復調器（ＤＥＭ）２２からの受信シンボルクロックに同期して動作する。マイクロプロセッサー信号処理回路（ＣＰＵ）４８は、クロック発生器３６からの２次受信シンボルクロックに同期して動作する。
変調器（ＭＯＤ）２３は、送信アナログＢＢ信号（アナログＩ信号、アナログＱ信号）を変調して送信ＲＦ信号に変換し、帯域通過フィルター（ＢＰＦ）６０を介して電力増幅器（ＰＡ）５９に出力する。
また、本発明では、第５’実施形態の情報処理端末システムとして、図１９に示されるように、第５実施形態の情報処理端末システムを第２実施形態の情報処理端末システムに適用することができる。
第５’実施形態の情報処理端末システムは、マイクロプロセッサー信号処理部１０に代えて、マイクロプロセッサー信号処理部１０’を具備する。マイクロプロセッサー信号処理部１０’は、第２実施形態のマイクロプロセッサー信号処理部４のマイクロプロセッサー信号処理部インターフェース４７、マイクロプロセッサー信号処理回路（ＣＰＵ）４８と、上述のクロック発生器３６とを備えている。第５’実施形態の情報処理端末システムでは、マイクロ波送受信部９は、変復調処理部８５に代えて、変復調処理部８５’を備えている。変復調処理部８５’は、復調器（ＤＥＭ）２２、変調器（ＭＯＤ）２３、ベースバンド処理部を備えている。そのベースバンド処理部は、Ａ／Ｄ変換器２４−１、２４−２、Ｄ／Ａ変換器２５−１、２５−２、復号器（ＤＥＣ）７１、符号器（ＥＮＣ）７２、マイクロ波送受信部インターフェース４６を備えている。
この場合、復調器（ＤＥＭ）２２の受信シンボルクロック再生回路は、復調器（ＤＥＭ）２２で生成される受信アナログＢＢ信号に重畳されている受信シンボル周波数のｎ倍（ｎは整数）の周波数を有する受信シンボルクロックを生成（再生）して、Ａ／Ｄ変換器２４−１、２４−２、Ｄ／Ａ変換器２５−１、２５−２、復号器（ＤＥＣ）７１、符号器（ＥＮＣ）７２、マイクロ波送受信部インターフェース４６、マイクロプロセッサー信号処理部インターフェース４７、クロック発生器３６に出力する。Ａ／Ｄ変換器２４−１、２４−２、Ｄ／Ａ変換器２５−１、２５−２、復号器（ＤＥＣ）７１、符号器（ＥＮＣ）７２、マイクロ波送受信部インターフェース４６、マイクロプロセッサー信号処理部インターフェース４７、クロック発生器３６は、復調器（ＤＥＭ）２２からの受信シンボルクロックに同期して動作する。マイクロプロセッサー信号処理回路（ＣＰＵ）４８は、クロック発生器３６からの２次受信シンボルクロックに同期して動作する。
また、第５’実施形態の情報処理端末システムでは、変復調処理部８５’が、受信時に、高周波処理部２１からの受信変調波信号であるところの受信中間周波信号（受信ＩＦ信号）を受信データに変換してマイクロプロセッサー信号処理部１０’に出力し、送信時に、マイクロプロセッサー信号処理部１０’からの送信データを送信変調波信号であるところの送信中間周波信号（送信ＩＦ信号）に変
換して高周波処理部２１に出力しているが、これに限定されない。変復調処理部８５’が、受信時に、高周波処理部２１からの受信変調波信号として受信ＲＦ信号を受信データに変換してマイクロプロセッサー信号処理部１０’に出力し、送信時に、マイクロプロセッサー信号処理部１０’からの送信データを送信変調波信号として送信ＲＦ信号に変換して高周波処理部２１に出力することもできる。
この場合、本発明の第５’実施形態の情報処理端末システムの変形例として、図２４に示されるように、高周波処理部２１は、デュープレクサー（ＤＵＰ）５２、低雑音増幅器（ＬＮＡ）５３、帯域通過フィルター（ＢＰＦ）５４、６０、電力増幅器（ＰＡ）５９を備えている。
復調器（ＤＥＭ）２２は、帯域通過フィルター（ＢＰＦ）５４からの受信ＲＦ信号を受信アナログＢＢ信号（アナログＩ信号、アナログＱ信号）に変換してＡ／Ｄ変換器２４−１、２４−２に出力する。
復調器（ＤＥＭ）２２の受信シンボルクロック再生回路は、この受信アナログＢＢ信号に重畳されている受信シンボル周波数のｎ倍（ｎは整数）の周波数を有する受信シンボルクロックを生成（再生）して、Ａ／Ｄ変換器２４−１、２４−２、Ｄ／Ａ変換器２５−１、２５−２、復号器（ＤＥＣ）７１、符号器（ＥＮＣ）７２、マイクロ波送受信部インターフェース４６、マイクロプロセッサー信号処理部インターフェース４７、クロック発生器３６に出力する。Ａ／Ｄ変換器２４−１、２４−２、Ｄ／Ａ変換器２５−１、２５−２、復号器（ＤＥＣ）７１、符号器（ＥＮＣ）７２、マイクロ波送受信部インターフェース４６、マイクロプロセッサー信号処理部インターフェース４７、クロック発生器３６は、復調器（ＤＥＭ）２２からの受信シンボルクロックに同期して動作する。マイクロプロセッサー信号処理回路（ＣＰＵ）４８は、クロック発生器３６からの２次受信シンボルクロックに同期して動作する。
変調器（ＭＯＤ）２３は、送信アナログＢＢ信号（アナログＩ信号、アナログＱ信号）を変調して送信ＲＦ信号に変換し、帯域通過フィルター（ＢＰＦ）６０を介して電力増幅器（ＰＡ）５９に出力する。
（第６実施形態）
図７は、本発明の第６実施形態の情報処理端末システムとして、マイクロ波帯直交振幅変調波を用いる情報処理端末システムの構成を示す。この第６実施形態の情報処理端末システムでは、第４実施形態の効果に加えて、搬送波を再生する搬送波再生回路と受信シンボルクロックを再生する受信シンボルクロック再生回路とを簡略化でき、再生された搬送波、受信シンボルクロックの位相雑音を改善することができる。第６実施形態では、前述と重複する説明を省略する。
第６実施形態の情報処理端末システムは、ネットワークに接続されたアンテナ５１と、マイクロ波送受信部１１と、マイクロプロセッサー信号処理部６とを具備する。アンテナ５１とマイクロ波送受信部１１とは、送受信装置（通信装置）である。マイクロプロセッサー信号処理部６は、情報処理端末である。すなわち、第６実施形態の情報処理端末システムは、第４実施形態の情報処理端末システムのマイクロ波送受信部７に代えて、マイクロ波送受信部１１を具備する。 第６実施形態の情報処理端末システムは、マイクロプロセッサー信号処理部６からマイクロ波送受信部１１を着脱できる構造である。マイクロ波送受信部１１とマイクロプロセッサー信号処理部６とが分離されているとき、ユーザは、マイクロプロセッサー信号処理部６の機能のみで第６実施形態の情報処理端末システムを情報処理端末として使用できる。
マイクロ波送受信部１１は、高周波処理部３７、変復調処理部８６を備えている。
高周波処理部３７は、受信時に、アンテナ５１により受信された受信ＲＦ信号を復調し受信中間周波数信号（受信ＩＦ信号）に変換して変復調処理部８６に出力する。高周波処理部３７は、送信時に、変復調処理部８６からの送信ＩＦ信号を送信ＲＦ信号に変換してアンテナ５１を介して送信する。
変復調処理部８６は、受信時に、高周波処理部３７からの受信ＩＦ信号を受信デジタルベースバンド信号（受信デジタルＢＢ信号）に変換してマイクロプロセッサー信号処理部６に出力する。変復調処理部８６は、送信時に、マイクロプロセッサー信号処理部６からの送信デジタルベースバンド信号（送信デジタルＢＢ信号）を送信ＩＦ信号に変換して高周波処理部３７に出力する。
高周波処理部３７は、デュープレクサー（ＤＵＰ）５２、低雑音増幅器（ＬＮＡ）５３、帯域通過フィルター（ＢＰＦ）５４、５６、６０、６２、周波数変換器（ＣＯＮＶ）４０、６１、局部発振器（ＯＳＣ）５７、５８、電力増幅器（ＰＡ）５９を備えている。デュープレクサー（ＤＵＰ）５２、低雑音増幅器（ＬＮＡ）５３、帯域通過フィルター（ＢＰＦ）５４、５６、６０、６２、周波数変換器（ＣＯＮＶ）６１、局部発振器（ＯＳＣ）５７、５８、電力増幅器（ＰＡ）５９は、第１実施形態と同じである（図２参照）。すなわち、高周波処理部３７は、第１実施形態におけるマイクロ波送受信部１の周波数変換器（ＣＯＮＶ）５５に代えて、周波数変換器（ＣＯＮＶ）４０を備えている。
変復調処理部８６は、復調器（ＤＥＭ）３８、変調器（ＭＯＤ）２３、ベースバンド処理部を備えている。そのベースバンド処理部は、アナログ／デジタル（Ａ／Ｄ）変換器２４−１、２４−２、デジタル／アナログ（Ｄ／Ａ）変換器２５−１、２５−２、マイクロ波送受信部インターフェース（Ｉ／Ｆ）３１、クロック発生器（ＣＬＯＣＫ ＧＥＮ）３９を備えている。変調器（ＭＯＤ）２３、Ａ／Ｄ変換器２４−１、２４−２、Ｄ／Ａ変換器２５−１、２５−２、マイクロ波送受信部インターフェース３１は、第４実施形態と同じである（図５参照）。すなわち、変復調処理部８６は、第４実施形態における変復調処理部８４の復調器（ＤＥＭ）２２、クロック発生器３５に代えて、復調器（ＤＥＭ）３８、クロック発生器３９を備えている。
周波数変換器（ＣＯＮＶ）４０は、帯域通過フィルター（ＢＰＦ）５４により不要の周波数成分が除去された受信ＲＦ信号を、局部発振器（ＯＳＣ）５７により生成された局部発振信号と混合して受信中間周波数信号（受信ＩＦ信号）に変換し、帯域通過フィルター（ＢＰＦ）５６を介して変復調処理部８６の復調器（ＤＥＭ）３８に出力する。
周波数変換器（ＣＯＮＶ）４０は、帯域通過フィルター（ＢＰＦ）５４からの受信ＲＦ信号に重畳されている基準位相信号を生成（抽出）して、クロック発生器３９に出力する。
クロック発生器３９は、受信シンボルクロック再生回路（図示しない）を備えている。
クロック発生器３９は、周波数変換器（ＣＯＮＶ）４０からの基準位相信号に基づいて、受信シンボル周波数のｎ倍（ｎは整数）の周波数を有する受信シンボルクロックを生成（再生）し、Ａ／Ｄ変換器２４−１、２４−２、Ｄ／Ａ変換器２５−１、２５−２、マイクロ波送受信部インターフェース３１、マイクロプロセッサー信号処理部インターフェース３４、マイクロプロセッサー信号処理回路（ＣＰＵ）２６に出力する。受信シンボルクロックは、基準位相信号に同期し、基準位相信号の周波数とは異なる周波数を有する。
また、クロック発生器３９は、搬送波再生回路（図示しない）を備えている。
クロック発生器３９は、周波数変換器（ＣＯＮＶ）４０からの基準位相信号に基づいて、搬送波を生成（再生）し、復調器（ＤＥＭ）３８に出力する。搬送波は、基準位相信号に同期し、基準位相信号の周波数とは異なる周波数を有する。
変復調処理部８６の復調器（ＤＥＭ）３８は、クロック発生器３９から入力された搬送波を用いて同期検波を行い、帯域通過フィルター（ＢＰＦ）５６からの受信ＩＦ信号を受信アナログＢＢ信号に変換する。ＱＡＭ変調信号の場合、復調器（ＤＥＭ）３８は、クロック発生器３９から入力された搬送波から同相搬送波と直交搬送波とを生成（再生）する。復調器（ＤＥＭ）３８は、それらを用いて、ＱＡＭ変調波（同相変調波と直交変調波）を同期検波することによって受信アナログＢＢ信号、すなわちアナログ同相成分信号（アナログＩ信号）、アナログ直交成分信号（アナログＱ信号）に変換し、Ａ／Ｄ変換器２４−１、２４−２に出力する。
Ａ／Ｄ変換器２４−１、２４−２は、クロック発生器３９からの受信シンボルクロックに同期したサンプリング周波数で復調器（ＤＥＭ）２２からのアナログＩ信号、アナログＱ信号をサンプリングし、サンプリング時のアナログＩ信号、アナログＱ信号が示す搬送波の振幅に対応したデジタル同相成分信号（デジタルＩ信号）、デジタル直交成分信号（デジタルＱ信号）を受信デジタルベースバンド信号（受信デジタルＢＢ信号）として生成（変換）してマイクロ波送受信部インターフェース３１に出力する。
次に、第６実施形態の情報処理端末システムが信号を受信したときの動作を説明する。この動作については第４実施形態と重複する説明を省略する。
アンテナ５１により受信された受信ＲＦ信号は、デュープレクサー（ＤＵＰ）５２によって低雑音増幅器（ＬＮＡ）５３に出力される。受信ＲＦ信号は、低雑音増幅器（ＬＮＡ）５３によって増幅され、帯域通過フィルター（ＢＰＦ）５４によって搬送波周波数帯域以外の不要の周波数成分が除去される。
不要の周波数成分が除去された受信ＲＦ信号は、周波数変換器（ＣＯＮＶ）４０によって、局部発振器（ＯＳＣ）５７により生成された局部発振信号と混合され受信ＩＦ信号に変換される。受信ＩＦ信号は、帯域通過フィルター（ＢＰＦ）５６によって搬送波周波数帯域が選択され、復調器（ＤＥＭ）３８に出力される。
周波数変換器（ＣＯＮＶ）４０によって受信ＲＦ信号は受信ＩＦ信号に変換されると同時に、受信ＲＦ信号に重畳された基準位相信号が周波数変換器（ＣＯＮＶ）４０内の分波回路（図示しない）によって分離され、クロック発生器３９に出力される。この基準位相信号により、基準位相信号に同期したクロックがクロック発生器３９からＡ／Ｄ変換器２４−１、２４−２、Ｄ／Ａ変換器２５−１、２５−２、マイクロ波送受信部インターフェース３１、マイクロプロセッサー信号処理部インターフェース３４、マイクロプロセッサー信号処理回路（ＣＰＵ）２６に出力される。また、この基準位相信号から再生された搬送波がクロック発生器３９から復調器（ＤＥＭ）３８に出力される。
帯域通過フィルター（ＢＰＦ）５６からの受信ＩＦ信号は、復調器（ＤＥＭ）３８によって、受信アナログＢＢ信号としてアナログＩ信号、アナログＱ信号に変換され、Ａ／Ｄ変換器２４−１、２４−２に出力される。
復調器（ＤＥＭ）３８からのアナログＩ信号、アナログＱ信号は、Ａ／Ｄ変換器２４−１、２４−２によって、クロック発生器３９からの受信シンボルクロックに同期したサンプリング周波数でサンプリングされ、受信デジタルＢＢ信号としてデジタルＩ信号、デジタルＱ信号に変換され、マイクロ波送受信部インターフェース３１に出力される。
Ａ／Ｄ変換器２４−１、２４−２からの受信デジタルＢＢ信号（デジタルＩ信号、デジタルＱ信号）は、マイクロ波送受信部インターフェース３１の変換回路によって、クロック発生器３９からの受信シンボルクロックに同期して、信号レベル変換処理、パラレルビット変換処理が施され、マイクロプロセッサー信号処理部インターフェース３４に出力される。
マイクロ波送受信部インターフェース３１からの受信デジタルＢＢ信号（デジタルＩ信号、デジタルＱ信号）は、マイクロプロセッサー信号処理部インターフェース３４の変換回路によって、クロック発生器３９からの受信シンボルクロックに同期して、信号レベル変換処理、パラレルビット変換処理が施され、マイクロプロセッサー信号処理回路（ＣＰＵ）２６に出力される。
マイクロプロセッサー信号処理部インターフェース３４からの受信デジタルＢＢ信号（デジタルＩ信号、デジタルＱ信号）は、マイクロプロセッサー信号処理回路（ＣＰＵ）２６が実行する通信処理プログラムによって、クロック発生器３９からの受信シンボルクロックに同期して、誤り訂正の処理、復号化の処理、識別情報除去処理、フーリエ変換、デジタル波形処理が施され、受信データに変換される。マイクロプロセッサー信号処理回路（ＣＰＵ）２６は、応用プログラム（例えば電子メール処理プログラム）により、受信データを処理する。
次に、第６実施形態の情報処理端末システムが信号を送信するときの動作を説明する。この動作については第４実施形態と重複する説明を省略する。
マイクロプロセッサー信号処理回路（ＣＰＵ）２６は、応用プログラム（例えば電子メール処理プログラム）によって送信データを生成した後、通信処理プログラムによって、クロック発生器３９からの受信シンボルクロックに同期して、送信データに誤り訂正用冗長情報を付加する処理、符号化の処理、識別情報付加処理、逆フーリエ変換、デジタル波形処理を施して送信デジタルＢＢ信号（デジタルＩ信号、デジタルＱ信号）に変換し、マイクロプロセッサー信号処理部インターフェース３４に出力する。
マイクロプロセッサー信号処理回路（ＣＰＵ）２６からの送信デジタルＢＢ信号（デジタルＩ信号、デジタルＱ信号）は、マイクロプロセッサー信号処理部インターフェース３４の変換回路によって、クロック発生器３９からの受信シンボルクロックに同期して、信号レベル変換処理、パラレルビット変換処理が施され、マイクロ波送受信部インターフェース３１に出力される。
マイクロプロセッサー信号処理部インターフェース３４からの送信デジタルＢＢ信号（デジタルＩ信号、デジタルＱ信号）は、マイクロ波送受信部インターフェース３１の変換回路によって、クロック発生器３９からの受信シンボルクロックに同期して、信号レベル変換処理、パラレルビット変換処理が施され、Ｄ／Ａ変換器２５−１、２５−２に出力される。
マイクロ波送受信部インターフェース３１からの送信デジタルＢＢ信号（デジタルＩ信号、デジタルＱ信号）は、Ｄ／Ａ変換器２５−１、２５−２によって、クロック発生器３９からの受信シンボルクロックに同期して、送信アナログＢＢ信号（アナログＩ信号、アナログＱ信号）に変換され、変調器（ＭＯＤ）２３に出力される。
Ｄ／Ａ変換器２５−１、２５−２からの送信アナログＢＢ信号（アナログＩ信号、アナログＱ信号）は、変調器（ＭＯＤ）２３によって、送信ＩＦ信号に変換され、帯域通過フィルター（ＢＰＦ）６２に出力される。
第６実施形態の情報処理端末システムでは、第４実施形態の復調器（ＤＥＭ）２２が変調波を用いて搬送波を再生して受信シンボルクロックを再生するのではなく、周波数変換器（ＣＯＮＶ）４０からの基準位相信号を用いて、クロック発生器３９が受信シンボルクロック及び搬送波を再生する。このため、第６実施形態の情報処理端末システムでは、変調波に比べて位相情報が明確な基準位相信号から搬送波や受信シンボルクロックを再生することから、搬送波再生回路と受信シンボルクロック再生回路の構成を簡略化できる。
第６実施形態の情報処理端末システムでは、基準位相信号を用いて、搬送波、受信シンボルクロックを再生する。このため、第６実施形態の情報処理端末システムでは、再生された搬送波、受信シンボルクロックの位相雑音を改善することができる。
このように、第６実施形態の情報処理端末システムでは、第４実施形態の効果に加えて、搬送波を再生する搬送波再生回路と受信シンボルクロックを再生する受信シンボルクロック再生回路とを簡略化でき、再生された搬送波、受信シンボルクロックの位相雑音を改善することができる。
なお、本実施例では、クロック発生器３９が搬送波再生回路を備えているが、クロック発生器３９の代わりに、復調器（ＤＥＭ）３８が搬送波再生回路を備える場合がある。この場合、クロック発生器３９は、復調器（ＤＥＭ）３８に基準位相信号に同期した信号（例えば受信シンボルクロックまたは基準位相信号そのものであっても良い。）を出力する。復調器（ＤＥＭ）３８はそれを元に同相搬送波と直交搬送波とを生成（再生）し、ＱＡＭ変調波（同相変調波と直交変調波）を同期検波することによって受信アナログＢＢ信号、すなわちアナログ同相成分信号（アナログＩ信号）、アナログ直交成分信号（アナログＱ信号）に変換し、Ａ／Ｄ変換器２４−１、２４−２に出力する。
また、第６実施形態の情報処理端末システムでは、変復調処理部８６が、受信時に、高周波処理部２１からの受信変調波信号であるところの受信中間周波信号（受信ＩＦ信号）を受信デジタルＢＢ信号に変換してマイクロプロセッサー信号処理部６に出力し、送信時に、マイクロプロセッサー信号処理部６からの送信デジタルＢＢ信号を送信変調波信号であるところの送信中間周波信号（送信ＩＦ信号）に変換して高周波処理部２１に出力しているが、これに限定されない。変復調処理部８６が、受信時に、高周波処理部２１からの受信変調波信号として受信ＲＦ信号を受信デジタルＢＢ信号に変換してマイクロプロセッサー信号処理部６に出力し、送信時に、マイクロプロセッサー信号処理部６からの送信デジタルＢＢ信号を送信変調波信号として送信ＲＦ信号に変換して高周波処理部２１に出力することもできる。
この場合、本発明の第６実施形態の情報処理端末システムの変形例として、図１５に示されるように、高周波処理部２１は、デュープレクサー（ＤＵＰ）５２、低雑音増幅器（ＬＮＡ）５３、帯域通過フィルター（ＢＰＦ）５４、６０、電力増幅器（ＰＡ）５９を備えている。帯域通過フィルター（ＢＰＦ）５４は、受信信号帯域通過フィルター（図示しない）、基準信号帯域通過フィルター（図示しない）を備えている。
帯域通過フィルター（ＢＰＦ）５４の受信信号帯域通過フィルターには、受信ＲＦ信号の周波数帯域が設定され、その受信信号帯域通過フィルターは、低雑音増幅器（ＬＮＡ）５３より入力された受信ＲＦ信号のみを抽出し、復調器（ＤＥＭ）３８に出力する。帯域通過フィルター（ＢＰＦ）５４の基準位相信号帯域通過フィルターには、基準位相信号の周波数帯域が設定され、その基準位相信号帯域通過フィルターは、低雑音増幅器（ＬＮＡ）５３より入力された受信ＲＦ信号に重畳されている基準位相信号のみを抽出し、クロック発生器３９に出力する。
クロック発生器３９は、帯域通過フィルター（ＢＰＦ）５４からの基準位相信号に基づいて、受信シンボルクロックを生成（再生）し、Ａ／Ｄ変換器２４−１、２４−２、Ｄ／Ａ変換器２５−１、２５−２、マイクロ波送受信部インターフェース３１、マイクロプロセッサー信号処理部インターフェース３４、マイクロプロセッサー信号処理回路（ＣＰＵ）２６に出力する。Ａ／Ｄ変換器２４−１、２４−２、Ｄ／Ａ変換器２５−１、２５−２、マイクロ波送受信部インターフェース３１、マイクロプロセッサー信号処理部インターフェース３４、マイクロプロセッサー信号処理回路（ＣＰＵ）２６は、クロック発生器３９からの受信シンボルクロックに同期して動作する。また、クロック発生器３９は、帯域通過フィルター（ＢＰＦ）５４からの基準位相信号に基づいて、搬送波を生成（再生）し、復調器（ＤＥＭ）３８に出力する。
復調器（ＤＥＭ）３８は、帯域通過フィルター（ＢＰＦ）５４からの受信ＲＦ信号を受信アナログＢＢ信号（アナログＩ信号、アナログＱ信号）に変換してＡ／Ｄ変換器２４−１、２４−２に出力する。
変調器（ＭＯＤ）２３は、送信アナログＢＢ信号（アナログＩ信号、アナログＱ信号）を変調して送信ＲＦ信号に変換し、帯域通過フィルター（ＢＰＦ）６０を介して電力増幅器（ＰＡ）５９に出力する。
また、本発明では、第６’実施形態の情報処理端末システムとして、図２０に示されるように、第６実施形態の情報処理端末システムを第２実施形態の情報処理端末システムに適用することができる。
第６’実施形態の情報処理端末システムは、マイクロプロセッサー信号処理部６に代えて、第２実施形態のマイクロプロセッサー信号処理部４を具備する。このマイクロプロセッサー信号処理部４は、前述したように、マイクロプロセッサー信号処理部インターフェース４７、マイクロプロセッサー信号処理回路（ＣＰＵ）４８を備えている。第６’実施形態の情報処理端末システムでは、マイクロ波送受信部１１は、変復調処理部８６に代えて、変復調処理部８６’を備えている。変復調処理部８６’は、復調器（ＤＥＭ）３８、変調器（ＭＯＤ）２３、ベースバンド処理部を備えている。そのベースバンド処理部は、Ａ／Ｄ変換器２４−１、２４−２、Ｄ／Ａ変換器２５−１、２５−２、復号器（ＤＥＣ）７１、符号器（ＥＮＣ）７２、マイクロ波送受信部インターフェース４６、クロック発生器３９を備えている。
この場合、クロック発生器３９は、周波数変換器（ＣＯＮＶ）４０からの基準位相信号に基づいて、受信シンボルクロックを生成（再生）し、Ａ／Ｄ変換器２４−１、２４−２、Ｄ／Ａ変換器２５−１、２５−２、復号器（ＤＥＣ）７１、符号器（ＥＮＣ）７２、マイクロ波送受信部インターフェース４６、マイクロプロセッサー信号処理部インターフェース４７、マイクロプロセッサー信号処理回路（ＣＰＵ）４８に出力する。Ａ／Ｄ変換器２４−１、２４−２、Ｄ／Ａ変換器２５−１、２５−２、復号器（ＤＥＣ）７１、符号器（ＥＮＣ）７２、マイクロ波送受信部インターフェース４６、マイクロプロセッサー信号処理部インターフェース４７、マイクロプロセッサー信号処理回路（ＣＰＵ）４８は、クロック発生器３９からの受信シンボルクロックに同期して動作する。また、クロック発生器３９は、周波数変換器（ＣＯＮＶ）４０からの基準位相信号に基づいて、搬送波を生成（再生）し、復調器（ＤＥＭ）３８に出力する。
また、第６’実施形態の情報処理端末システムでは、変復調処理部８６’が、受信時に、高周波処理部２１からの受信変調波信号であるところの受信中間周波信号（受信ＩＦ信号）を受信データに変換してマイクロプロセッサー信号処理部４に出力し、送信時に、マイクロプロセッサー信号処理部４からの送信データを送信変調波信号であるところの送信中間周波信号（送信ＩＦ信号）に変換して高周波処理部２１に出力しているが、これに限定されない。変復調処理部８６’が、受信時に、高周波処理部２１からの受信変調波信号として受信ＲＦ信号を受信データに変換してマイクロプロセッサー信号処理部４に出力し、送信時に、マイクロプロセッサー信号処理部４からの送信データを送信変調波信号として送信ＲＦ信号に変換して高周波処理部２１に出力することもできる。
この場合、本発明の第６’実施形態の情報処理端末システムの変形例として、図２５に示されるように、高周波処理部２１は、デュープレクサー（ＤＵＰ）５２、低雑音増幅器（ＬＮＡ）５３、帯域通過フィルター（ＢＰＦ）５４、６０、電力増幅器（ＰＡ）５９を備えている。帯域通過フィルター（ＢＰＦ）５４は、受信信号帯域通過フィルター（図示しない）、基準位相信号帯域通過フィルター（図示しない）を備えている。
帯域通過フィルター（ＢＰＦ）５４の受信信号帯域通過フィルターには、受信ＲＦ信号の周波数帯域が設定され、その受信信号帯域通過フィルターは、低雑音増幅器（ＬＮＡ）５３より入力された受信ＲＦ信号のみを抽出し、復調器（ＤＥＭ）３８に出力する。帯域通過フィルター（ＢＰＦ）５４の基準信号帯域通過フィルターには、基準位相信号の周波数帯域が設定され、その基準位相信号帯域通過フィルターは、低雑音増幅器（ＬＮＡ）５３より入力された受信ＲＦ信号に重畳されている基準位相信号のみを抽出し、クロック発生器３９に出力する。
クロック発生器３９は、帯域通過フィルター（ＢＰＦ）５４からの基準位相信号に基づいて、受信シンボルクロックを生成（再生）し、Ａ／Ｄ変換器２４−１、２４−２、Ｄ／Ａ変換器２５−１、２５−２、復号器（ＤＥＣ）７１、符号器（ＥＮＣ）７２、マイクロ波送受信部インターフェース４６、マイクロプロセッサー信号処理部インターフェース４７、マイクロプロセッサー信号処理回路（ＣＰＵ）４８に出力する。Ａ／Ｄ変換器２４−１、２４−２、Ｄ／Ａ変換器２５−１、２５−２、復号器（ＤＥＣ）７１、符号器（ＥＮＣ）７２、マイクロ波送受信部インターフェース４６、マイクロプロセッサー信号処理部インターフェース４７、マイクロプロセッサー信号処理回路（ＣＰＵ）４８は、クロック発生器３９からの受信シンボルクロックに同期して動作する。また、クロック発生器３９は、帯域通過フィルター（ＢＰＦ）５４からの基準位相信号に基づいて、搬送波を生成（再生）し、復調器（ＤＥＭ）３８に出力する。
復調器（ＤＥＭ）３８は、帯域通過フィルター（ＢＰＦ）５４からの受信ＲＦ信号を受信アナログＢＢ信号（アナログＩ信号、アナログＱ信号）に変換してＡ／Ｄ変換器２４−１、２４−２に出力する。
変調器（ＭＯＤ）２３は、送信アナログＢＢ信号（アナログＩ信号、アナログＱ信号）を変調して送信ＲＦ信号に変換し、帯域通過フィルター（ＢＰＦ）６０を介して電力増幅器（ＰＡ）５９に出力する。
（第７実施形態）
図８は、本発明の第７実施形態の情報処理端末システムとして、マイクロ波帯直交振幅変調波を用いる情報処理端末システムの構成を示す。この第７実施形態の情報処理端末システムでは、第４実施形態の効果に加えて、受信シンボルクロック再生回路が不要になる。第７実施形態では、前述と重複する説明を省略する。
第７実施形態の情報処理端末システムは、ネットワークに接続されたアンテナ５１と、マイクロ波送受信部１３と、マイクロプロセッサー信号処理部６とを具備する。アンテナ５１とマイクロ波送受信部１３とは、送受信装置（通信装置）である。マイクロプロセッサー信号処理部６は、情報処理端末である。すなわち、第７実施形態の情報処理端末システムは、第４実施形態の情報処理端末システムのマイクロ波送受信部７に代えて、マイクロ波送受信部１３を具備する。
第７実施形態の情報処理端末システムは、マイクロプロセッサー信号処理部６からマイクロ波送受信部１３を着脱できる構造である。マイクロ波送受信部１３とマイクロプロセッサー信号処理部６とが分離されているとき、ユーザは、マイクロプロセッサー信号処理部６の機能のみでも第７実施形態の情報処理端末システムを情報処理端末として使用できる。
このマイクロ波送受信部１３は、高周波処理部２１、変復調処理部８７を備えている。この高周波処理部２１は、第１実施形態と同じである（図２参照）。
変復調処理部８７は、復調器（ＤＥＭ）４２、変調器（ＭＯＤ）２３、ベースバンド処理部を備えている。そのベースバンド処理部は、アナログ／デジタル（Ａ／Ｄ）変換器２４−１、２４−２、デジタル／アナログ（Ｄ／Ａ）変換器２５−１、２５−２、マイクロ波送受信部インターフェース（Ｉ／Ｆ）３１、クロック発生器（ＣＬＯＣＫ ＧＥＮ）４１を備えている。変調器（ＭＯＤ）２３、Ａ／Ｄ変換器２４−１、２４−２、Ｄ／Ａ変換器２５−１、２５−２、マイクロ波送受信部インターフェース３１は、第４実施形態と同じである（図５参照）。すなわち、変復調処理部８７は、第４実施形態における変復調処理部８４の復調器（ＤＥＭ）２２、クロック発生器３５に代えて、復調器（ＤＥＭ）４２、クロック発生器４１を備えている。
変復調処理部８７の復調器（ＤＥＭ）４２は、搬送波再生回路（図示しない）を備えている。復調器（ＤＥＭ）４２の搬送波再生回路は、第１実施形態における変復調処理部８１の復調器（ＤＥＭ）２２の搬送波再生回路と同じである。
クロック発生器４１は、自走発振によりクロックを生成してＡ／Ｄ変換器２４−１、２４−２、Ｄ／Ａ変換器２５−１、２５−２、マイクロ波送受信部インターフェース３１、マイクロプロセッサー信号処理部インターフェース３４、マイクロプロセッサー信号処理回路（ＣＰＵ）２６に出力する。
次に、第７実施形態の情報処理端末システムが信号を受信したときの動作を説明する。この動作については第４実施形態と重複する説明を省略する。
帯域通過フィルター（ＢＰＦ）５６からの受信ＩＦ信号は、復調器（ＤＥＭ）４２によって、受信アナログＢＢ信号としてアナログＩ信号、アナログＱ信号に変換され、Ａ／Ｄ変換器２４−１、２４−２に出力される。
クロック発生器４１の自走発振により、クロックがクロック発生器４１からＡ／Ｄ変換器２４−１、２４−２、Ｄ／Ａ変換器２５−１、２５−２、マイクロ波送受信部インターフェース３１、マイクロプロセッサー信号処理部インターフェース３４、マイクロプロセッサー信号処理回路（ＣＰＵ）２６に出力される。
復調器（ＤＥＭ）３８からのアナログＩ信号、アナログＱ信号は、Ａ／Ｄ変換器２４−１、２４−２によって、クロック発生器４１からのクロックに同期したサンプリング周波数でサンプリングされ、受信デジタルＢＢ信号としてデジタルＩ信号、デジタルＱ信号に変換され、マイクロ波送受信部インターフェース３１に出力される。
Ａ／Ｄ変換器２４−１、２４−２からの受信デジタルＢＢ信号（デジタルＩ信号、デジタルＱ信号）は、マイクロ波送受信部インターフェース３１の変換回路によって、クロック発生器４１からのクロックに同期して、信号レベル変換処理、パラレルビット変換処理が施され、マイクロプロセッサー信号処理部インターフェース３４に出力される。
マイクロ波送受信部インターフェース３１からの受信デジタルＢＢ信号（デジタルＩ信号、デジタルＱ信号）は、マイクロプロセッサー信号処理部インターフェース３４の変換回路によって、クロック発生器４１からのクロックに同期して、信号レベル変換処理、パラレルビット変換処理が施され、マイクロプロセッサー信号処理回路（ＣＰＵ）２６に出力される。
マイクロプロセッサー信号処理部インターフェース３４からの受信デジタルＢＢ信号（デジタルＩ信号、デジタルＱ信号）は、マイクロプロセッサー信号処理回路（ＣＰＵ）２６が実行する通信処理プログラムによって、クロック発生器４１からのクロックに同期して、誤り訂正の処理、復号化の処理、識別情報除去処理、フーリエ変換、デジタル波形処理が施され、受信データに変換される。このように、マイクロプロセッサー信号処理回路（ＣＰＵ）２６では、受信デジタルＢＢ信号（デジタルＩ信号、デジタルＱ信号）にデジタル波形処理を施すことにより波形を再生し、受信データを判別する。マイクロプロセッサー信号処理回路（ＣＰＵ）２６は、応用プログラム（例えば電子メール処理プログラム）により、受信データを処理する。
次に、第７実施形態の情報処理端末システムが信号を送信するときの動作を説明する。この動作については第４実施形態と重複する説明を省略する。
マイクロプロセッサー信号処理回路（ＣＰＵ）２６は、応用プログラム（例えば電子メール処理プログラム）によって送信データを生成した後、通信処理プログラムによって、クロック発生器４１からのクロックに同期して、送信データに誤り訂正用冗長情報を付加する処理、符号化の処理、識別情報付加処理、逆フーリエ変換、デジタル波形処理を施して送信デジタルＢＢ信号（デジタルＩ信号、デジタルＱ信号）に変換し、マイクロプロセッサー信号処理部インターフェース３４に出力する。
マイクロプロセッサー信号処理回路（ＣＰＵ）２６からの送信デジタルＢＢ信号（デジタルＩ信号、デジタルＱ信号）は、マイクロプロセッサー信号処理部インターフェース３４の変換回路によって、クロック発生器４１からのクロックに同期して、信号レベル変換処理、パラレルビット変換処理が施され、マイクロ波送受信部インターフェース３１に出力される。
マイクロプロセッサー信号処理部インターフェース３４からの送信デジタルＢＢ信号（デジタルＩ信号、デジタルＱ信号）は、マイクロ波送受信部インターフェース３１の変換回路によって、クロック発生器４１からのクロックに同期して、信号レベル変換処理、パラレルビット変換処理が施され、Ｄ／Ａ変換器２５−１、２５−２に出力される。
マイクロ波送受信部インターフェース３１からの送信デジタルＢＢ信号（デジタルＩ信号、デジタルＱ信号）は、Ｄ／Ａ変換器２５−１、２５−２によって、クロック発生器４１からのクロックに同期して、送信アナログＢＢ信号（アナログＩ信号、アナログＱ信号）に変換され、変調器（ＭＯＤ）２３に出力される。 Ｄ／Ａ変換器２５−１、２５−２からの送信アナログＢＢ信号（アナログＩ信号、アナログＱ信号）は、変調器（ＭＯＤ）２３によって、送信ＩＦ信号に変換され、帯域通過フィルター（ＢＰＦ）６２に出力される。
第７実施形態の情報処理端末システムでは、マイクロプロセッサー信号処理回路（ＣＰＵ）２６で、受信デジタルＢＢ信号（デジタルＩ信号、デジタルＱ信号）にデジタル波形処理を施すことにより波形を再生し、受信データを判別する。このため、復調器（ＤＥＭ）４２には受信シンボルクロックを再生する受信シンボルクロック再生回路が必要ない。このように、第７実施形態の情報処理端末システムでは、第４実施形態の効果に加えて、受信シンボルクロック再生回路が不要になる。
なお、第７実施形態の情報処理端末システムでは、変復調処理部８７が、受信時に、高周波処理部２１からの受信変調波信号であるところの受信中間周波信号（受信ＩＦ信号）を受信デジタルＢＢ信号に変換してマイクロプロセッサー信号処理部６に出力し、送信時に、マイクロプロセッサー信号処理部６からの送信デジタルＢＢ信号を送信変調波信号であるところの送信中間周波信号（送信ＩＦ信号）に変換して高周波処理部２１に出力しているが、これに限定されない。変復調処理部８７が、受信時に、高周波処理部２１からの受信変調波信号として受信ＲＦ信号を受信デジタルＢＢ信号に変換してマイクロプロセッサー信号処理部６に出力し、送信時に、マイクロプロセッサー信号処理部６からの送信デジタルＢＢ信号を送信変調波信号として送信ＲＦ信号に変換して高周波処理部２１に出力することもできる。
この場合、本発明の第７実施形態の情報処理端末システムの変形例として、図１６に示されるように、高周波処理部２１は、デュープレクサー（ＤＵＰ）５２、低雑音増幅器（ＬＮＡ）５３、帯域通過フィルター（ＢＰＦ）５４、６０、電力増幅器（ＰＡ）５９を備えている。
復調器（ＤＥＭ）４２は、帯域通過フィルター（ＢＰＦ）５４からの受信ＲＦ信号を受信アナログＢＢ信号（アナログＩ信号、アナログＱ信号）に変換してＡ／Ｄ変換器２４−１、２４−２に出力する。Ａ／Ｄ変換器２４−１、２４−２、Ｄ／Ａ変換器２５−１、２５−２、マイクロ波送受信部インターフェース３１、マイクロプロセッサー信号処理部インターフェース３４、マイクロプロセッサー信号処理回路（ＣＰＵ）２６は、クロック発生器４１からのクロックに同期して動作する。
変調器（ＭＯＤ）２３は、送信アナログＢＢ信号（アナログＩ信号、アナログＱ信号）を変調して送信ＲＦ信号に変換し、帯域通過フィルター（ＢＰＦ）６０を介して電力増幅器（ＰＡ）５９に出力する。
また、本発明では、第７’実施形態の情報処理端末システムとして、図２１に示されるように、第７実施形態の情報処理端末システムを第２実施形態の情報処理端末システムに適用することができる。
第７’実施形態の情報処理端末システムは、マイクロプロセッサー信号処理部６に代えて、第２実施形態のマイクロプロセッサー信号処理部４を具備する。このマイクロプロセッサー信号処理部４は、前述したように、マイクロプロセッサー信号処理部インターフェース４７、マイクロプロセッサー信号処理回路（ＣＰＵ）４８を備えている。第７’実施形態の情報処理端末システムでは、マイクロ波送受信部１３は、変復調処理部８７に代えて、変復調処理部８７’を備えてい
る。変復調処理部８７’は、復調器（ＤＥＭ）４２、ベースバンド処理部を備えている。そのベースバンド処理部は、変調器（ＭＯＤ）２３、Ａ／Ｄ変換器２４−１、２４−２、Ｄ／Ａ変換器２５−１、２５−２、復号器（ＤＥＣ）７１、符号器（ＥＮＣ）７２、マイクロ波送受信部インターフェース４６、クロック発生器４１を備えている。
この場合、クロック発生器４１は、自走発振によりクロックを生成してＡ／Ｄ変換器２４−１、２４−２、Ｄ／Ａ変換器２５−１、２５−２、復号器（ＤＥＣ）７１、符号器（ＥＮＣ）７２、マイクロ波送受信部インターフェース４６、マイクロプロセッサー信号処理部インターフェース４７、マイクロプロセッサー信号処理回路（ＣＰＵ）４８に出力する。Ａ／Ｄ変換器２４−１、２４−２、Ｄ／Ａ変換器２５−１、２５−２、復号器（ＤＥＣ）７１、符号器（ＥＮＣ）７２、マイクロ波送受信部インターフェース４６、マイクロプロセッサー信号処理部インターフェース４７、マイクロプロセッサー信号処理回路（ＣＰＵ）４８は、クロック発生器４１からのクロックに同期して動作する。
また、第７’実施形態の情報処理端末システムでは、変復調処理部８７’が、受信時に、高周波処理部２１からの受信変調波信号であるところの受信中間周波信号（受信ＩＦ信号）を受信データに変換してマイクロプロセッサー信号処理部４に出力し、送信時に、マイクロプロセッサー信号処理部４からの送信データを送信変調波信号であるところの送信中間周波信号（送信ＩＦ信号）に変換して高周波処理部２１に出力しているが、これに限定されない。変復調処理部８７’が、受信時に、高周波処理部２１からの受信変調波信号として受信ＲＦ信号を受信データに変換してマイクロプロセッサー信号処理部４に出力し、送信時に、マイクロプロセッサー信号処理部４からの送信データを送信変調波信号として送信ＲＦ信号に変換して高周波処理部２１に出力することもできる。
この場合、本発明の第７’実施形態の情報処理端末システムの変形例として、図２６に示されるように、高周波処理部２１は、デュープレクサー（ＤＵＰ）５２、低雑音増幅器（ＬＮＡ）５３、帯域通過フィルター（ＢＰＦ）５４、６０、電力増幅器（ＰＡ）５９を備えている。
復調器（ＤＥＭ）４２は、帯域通過フィルター（ＢＰＦ）５４からの受信ＲＦ信号を受信アナログＢＢ信号（アナログＩ信号、アナログＱ信号）に変換してＡ／Ｄ変換器２４−１、２４−２に出力する。Ａ／Ｄ変換器２４−１、２４−２、Ｄ／Ａ変換器２５−１、２５−２、復号器（ＤＥＣ）７１、符号器（ＥＮＣ）７２、マイクロ波送受信部インターフェース４６、マイクロプロセッサー信号処理部インターフェース４７、マイクロプロセッサー信号処理回路（ＣＰＵ）４８は、クロック発生器４１からのクロックに同期して動作する。
変調器（ＭＯＤ）２３は、送信アナログＢＢ信号（アナログＩ信号、アナログＱ信号）を変調して送信ＲＦ信号に変換し、帯域通過フィルター（ＢＰＦ）６０を介して電力増幅器（ＰＡ）５９に出力する。
（第８実施形態）
図９は、本発明の第８実施形態の情報処理端末システムとして、マイクロ波帯直交振幅変調波を用いる情報処理端末システムの構成を示す。この第８実施形態の情報処理端末システムでは、第７実施形態の効果に加えて、マイクロ波送受信部とマイクロプロセッサー信号処理部とが何らかの理由で分離された場合でも、マイクロプロセッサー信号処理部内のマイクロプロセッサー信号処理回路（ＣＰＵ）が常に動作する。第８実施形態では、前述と重複する説明を省略する。
第８実施形態の情報処理端末システムは、ネットワークに接続されたアンテナ５１と、マイクロ波送受信部１５と、マイクロプロセッサー信号処理部１６とを具備する。アンテナ５１とマイクロ波送受信部１５とは、送受信装置（通信装置）である。マイクロプロセッサー信号処理部１６は、情報処理端末である。すなわち、第８実施形態の情報処理端末システムは、第７実施形態の情報処理端末シ
ステムのマイクロ波送受信部１３、マイクロプロセッサー信号処理部６に代えて、マイクロ波送受信部１５、マイクロプロセッサー信号処理部１６を具備する。
このマイクロ波送受信部１５は、高周波処理部２１、変復調処理部８８を備えている。この高周波処理部２１は、第１実施形態と同じである（図２参照）。
変復調処理部８８は、復調器（ＤＥＭ）４２、変調器（ＭＯＤ）２３、ベースバンド処理部を備えている。そのベースバンド処理部は、アナログ／デジタル（Ａ／Ｄ）変換器２４−１、２４−２、デジタル／アナログ（Ｄ／Ａ）変換器２５−１、２５−２、マイクロ波送受信部インターフェース（Ｉ／Ｆ）１０１を備えている。復調器（ＤＥＭ）４２、変調器（ＭＯＤ）２３、Ａ／Ｄ変換器２４−１、２４−２、Ｄ／Ａ変換器２５−１、２５−２は、第７実施形態と同じである（図８参照）。マイクロ波送受信部インターフェース（Ｉ／Ｆ）１０１は、その機能が上述のマイクロ波送受信部インターフェース（Ｉ／Ｆ）３１と同じであるが、クロックの入出力が上述のマイクロ波送受信部インターフェース（Ｉ／Ｆ）３１と異なる。
マイクロプロセッサー信号処理部１６は、マイクロプロセッサー信号処理部インターフェース（Ｉ／Ｆ）１０２、マイクロプロセッサー信号処理回路（ＣＰＵ）２６、クロック発生器（ＣＬＯＣＫ ＧＥＮ）３３を備えている。マイクロプロセッサー信号処理回路２６は、第７実施形態と同じである（図８参照）。マイクロプロセッサー信号処理部インターフェース（Ｉ／Ｆ）１０２は、その機能が上述のマイクロプロセッサー信号処理部インターフェース（Ｉ／Ｆ）３４と同じであるが、クロックの入出力が上述のマイクロプロセッサー信号処理部インターフェース（Ｉ／Ｆ）３４と異なる。
クロック発生器３３は、自走発振によりクロックを生成してＡ／Ｄ変換器２４−１、２４−２、Ｄ／Ａ変換器２５−１、２５−２、マイクロ波送受信部インターフェース１０１、マイクロプロセッサー信号処理部インターフェース１０２、マイクロプロセッサー信号処理回路（ＣＰＵ）２６に出力する。
第８実施形態の情報処理端末システムは、マイクロプロセッサー信号処理部１６からマイクロ波送受信部１５を着脱できる構造である。マイクロ波送受信部１５とマイクロプロセッサー信号処理部１６とが分離されているときでも、マイクロプロセッサー信号処理回路（ＣＰＵ）２６は、クロック発生器３３からのクロックに同期して、メモリに記憶された複数のプログラムのうち、マイクロ波送受信機能を利用しない表計算や文書作成など一般のプログラム（図示しない）を実行することができ、前記の一般的な情報処理（情報処理端末の機能のみが使用される処理）を行うことが可能である。つまり、ユーザは、マイクロプロセッサー信号処理部１６の機能のみでも第８実施形態の情報処理端末システムを情報処理端末として使用できる。
次に、第８実施形態の情報処理端末システムが信号を受信したときの動作を説明する。この動作については第７実施形態と重複する説明を省略する。
帯域通過フィルター（ＢＰＦ）５６からの受信ＩＦ信号は、復調器（ＤＥＭ）４２によって、受信アナログＢＢ信号としてアナログＩ信号、アナログＱ信号に変換され、Ａ／Ｄ変換器２４−１、２４−２に出力される。
クロック発生器３３の自走発振により、クロックがクロック発生器３３からＡ／Ｄ変換器２４−１、２４−２、Ｄ／Ａ変換器２５−１、２５−２、マイクロ波送受信部インターフェース１０１、マイクロプロセッサー信号処理部インターフェース１０２、マイクロプロセッサー信号処理回路（ＣＰＵ）２６に出力される。
復調器（ＤＥＭ）３８からのアナログＩ信号、アナログＱ信号は、Ａ／Ｄ変換器２４−１、２４−２によって、クロック発生器３３からのクロックに同期したサンプリング周波数でサンプリングされ、受信デジタルＢＢ信号としてデジタルＩ信号、デジタルＱ信号に変換され、マイクロ波送受信部インターフェース１０１に出力される。
Ａ／Ｄ変換器２４−１、２４−２からの受信デジタルＢＢ信号（デジタルＩ信号、デジタルＱ信号）は、マイクロ波送受信部インターフェース１０１の変換回路によって、クロック発生器３３からのクロックに同期して、信号レベル変換処理、パラレルビット変換処理が施され、マイクロプロセッサー信号処理部インターフェース１０２に出力される。
マイクロ波送受信部インターフェース１０１からの受信デジタルＢＢ信号（デジタルＩ信号、デジタルＱ信号）は、マイクロプロセッサー信号処理部インターフェース１０２の変換回路によって、クロック発生器３３からのクロックに同期して、信号レベル変換処理、パラレルビット変換処理が施され、マイクロプロセッサー信号処理回路（ＣＰＵ）２６に出力される。
マイクロプロセッサー信号処理部インターフェース１０２からの受信デジタルＢＢ信号（デジタルＩ信号、デジタルＱ信号）は、マイクロプロセッサー信号処理回路（ＣＰＵ）２６が実行する通信処理プログラムによって、クロック発生器３３からのクロックに同期して、誤り訂正の処理、復号化の処理、識別情報除去処理、フーリエ変換、デジタル波形処理が施され、受信データに変換される。このように、マイクロプロセッサー信号処理回路（ＣＰＵ）２６では、受信デジタルＢＢ信号（デジタルＩ信号、デジタルＱ信号）にデジタル波形処理を施すことにより波形を再生し、受信データを判別する。マイクロプロセッサー信号処理回路（ＣＰＵ）２６は、応用プログラム（例えば電子メール処理プログラム）により、受信データを処理する。
次に、第８実施形態の情報処理端末システムが信号を送信するときの動作を説明する。この動作については第７実施形態と重複する説明を省略する。
マイクロプロセッサー信号処理回路（ＣＰＵ）２６は、応用プログラム（例えば電子メール処理プログラム）によって送信データを生成した後、通信処理プログラムによって、クロック発生器３３からのクロックに同期して、送信データに誤り訂正用冗長情報を付加する処理、符号化の処理、識別情報付加処理、逆フーリエ変換、デジタル波形処理を施して送信デジタルＢＢ信号（デジタルＩ信号、デジタルＱ信号）に変換し、マイクロプロセッサー信号処理部インターフェース１０２に出力する。
マイクロプロセッサー信号処理回路（ＣＰＵ）２６からの送信デジタルＢＢ信号（デジタルＩ信号、デジタルＱ信号）は、マイクロプロセッサー信号処理部インターフェース１０２の変換回路によって、クロック発生器３３からのクロックに同期して、信号レベル変換処理、パラレルビット変換処理が施され、マイクロ波送受信部インターフェース１０１に出力される。
マイクロプロセッサー信号処理部インターフェース１０２からの送信デジタルＢＢ信号（デジタルＩ信号、デジタルＱ信号）は、マイクロ波送受信部インターフェース１０１の変換回路によって、クロック発生器３３からのクロックに同期して、信号レベル変換処理、パラレルビット変換処理が施され、Ｄ／Ａ変換器２５−１、２５−２に出力される。
マイクロ波送受信部インターフェース１０１からの送信デジタルＢＢ信号（デジタルＩ信号、デジタルＱ信号）は、Ｄ／Ａ変換器２５−１、２５−２によって、クロック発生器３３からのクロックに同期して、送信アナログＢＢ信号（アナログＩ信号、アナログＱ信号）に変換され、変調器（ＭＯＤ）２３に出力される。
Ｄ／Ａ変換器２５−１、２５−２からの送信アナログＢＢ信号（アナログＩ信号、アナログＱ信号）は、変調器（ＭＯＤ）２３によって、送信ＩＦ信号に変換され、帯域通過フィルター（ＢＰＦ）６２に出力される。
第８実施形態の情報処理端末システムでは、上述のように、マイクロプロセッサー信号処理部１６のクロック発生器３３は、クロックをＡ／Ｄ変換器２４−１、２４−２、Ｄ／Ａ変換器２５−１、２５−２、マイクロ波送受信部インターフェース１０１、マイクロプロセッサー信号処理部インターフェース１０２、マイクロプロセッサー信号処理回路（ＣＰＵ）２６に出力している。このため、マイクロ波送受信部１５とマイクロプロセッサー信号処理部１６とが何らかの理由で分離された場合でも、クロック発生器３３の自走発振により、クロックがマイクロプロセッサー信号処理回路（ＣＰＵ）２６に出力される。このため、マイクロプロセッサー信号処理回路（ＣＰＵ）２６は、クロック発生器３３からのクロックに同期したタイミングで動作する。このように、第８実施形態の情報処理端末システムでは、第７実施形態の効果に加えて、マイクロ波送受信部１５とマイクロプロセッサー信号処理部１６とが何らかの理由で分離された場合でも、マイクロプロセッサー信号処理部１６内のマイクロプロセッサー信号処理回路（ＣＰＵ）２６が常に動作する。
なお、第８実施形態の情報処理端末システムでは、変復調処理部８８が、受信時に、高周波処理部２１からの受信変調波信号であるところの受信中間周波信号（受信ＩＦ信号）を受信デジタルＢＢ信号に変換してマイクロプロセッサー信号処理部１６に出力し、送信時に、マイクロプロセッサー信号処理部１６からの送信デジタルＢＢ信号を送信変調波信号であるところの送信中間周波信号（送信ＩＦ信号）に変換して高周波処理部２１に出力しているが、これに限定されない。変復調処理部８８が、受信時に、高周波処理部２１からの受信変調波信号として受信ＲＦ信号を受信デジタルＢＢ信号に変換してマイクロプロセッサー信号処理部１６に出力し、送信時に、マイクロプロセッサー信号処理部１６からの送信デジタルＢＢ信号を送信変調波信号として送信ＲＦ信号に変換して高周波処理部２１に出力することもできる。
この場合、本発明の第８実施形態の情報処理端末システムの変形例として、図１７に示されるように、高周波処理部２１は、デュープレクサー（ＤＵＰ）５２、低雑音増幅器（ＬＮＡ）５３、帯域通過フィルター（ＢＰＦ）５４、６０、電力増幅器（ＰＡ）５９を備えている。
復調器（ＤＥＭ）４２は、帯域通過フィルター（ＢＰＦ）５４からの受信ＲＦ信号を受信アナログＢＢ信号（アナログＩ信号、アナログＱ信号）に変換してＡ／Ｄ変換器２４−１、２４−２に出力する。Ａ／Ｄ変換器２４−１、２４−２、Ｄ／Ａ変換器２５−１、２５−２、マイクロ波送受信部インターフェース１０１、マイクロプロセッサー信号処理部インターフェース１０２、マイクロプロセッサー信号処理回路（ＣＰＵ）２６は、クロック発生器３３からのクロックに同期して動作する。
変調器（ＭＯＤ）２３は、送信アナログＢＢ信号（アナログＩ信号、アナログＱ信号）を変調して送信ＲＦ信号に変換し、帯域通過フィルター（ＢＰＦ）６０を介して電力増幅器（ＰＡ）５９に出力する。
また、本発明では、第８’実施形態の情報処理端末システムとして、図２２に示されるように、第８実施形態の情報処理端末システムを第２実施形態の情報処理端末システムに適用することができる。
第８’実施形態の情報処理端末システムは、マイクロプロセッサー信号処理部１６に代えて、マイクロプロセッサー信号処理部１６’を具備する。マイクロプロセッサー信号処理部１６’は、第２実施形態のマイクロプロセッサー信号処理回路（ＣＰＵ）４８と、マイクロプロセッサー信号処理部インターフェース１０４と、上述のクロック発生器３３とを備えている。マイクロプロセッサー信号処理部インターフェース１０４は、その機能が上述のマイクロプロセッサー信号処理部インターフェース４７と同じであるが、クロックの入出力が上述のマイクロプロセッサー信号処理部インターフェース４７と異なる。
第８’実施形態の情報処理端末システムでは、マイクロ波送受信部９は、変復調処理部８８に代えて、変復調処理部８８’を備えている。変復調処理部８８’は、復調器（ＤＥＭ）４２、変調器（ＭＯＤ）２３、ベースバンド処理部を備えている。そのベースバンド処理部は、Ａ／Ｄ変換器２４−１、２４−２、Ｄ／Ａ変換器２５−１、２５−２、復号器（ＤＥＣ）７１、符号器（ＥＮＣ）７２、マイクロ波送受信部インターフェース１０３を備えている。マイクロ波送受信部インターフェース１０３は、その機能が上述のマイクロ波送受信部インターフェース４６と同じであるが、クロックの入出力が上述のマイクロ波送受信部インターフェース４６と異なる。
この場合、クロック発生器３３は、自走発振によりクロックを生成してＡ／Ｄ変換器２４−１、２４−２、Ｄ／Ａ変換器２５−１、２５−２、復号器（ＤＥＣ）７１、符号器（ＥＮＣ）７２、マイクロ波送受信部インターフェース１０３、マイクロプロセッサー信号処理部インターフェース１０４、マイクロプロセッサー信号処理回路（ＣＰＵ）４８に出力する。Ａ／Ｄ変換器２４−１、２４−２、Ｄ／Ａ変換器２５−１、２５−２、復号器（ＤＥＣ）７１、符号器（ＥＮＣ）７２、マイクロ波送受信部インターフェース１０３、マイクロプロセッサー信号処理部インターフェース１０４、マイクロプロセッサー信号処理回路（ＣＰＵ）４８は、クロック発生器３３からのクロックに同期して動作する。
また、第８’実施形態の情報処理端末システムでは、変復調処理部８８’が、受信時に、高周波処理部２１からの受信変調波信号であるところの受信中間周波信号（受信ＩＦ信号）を受信データに変換してマイクロプロセッサー信号処理部１６’に出力し、送信時に、マイクロプロセッサー信号処理部１６’からの送信データを送信変調波信号であるところの送信中間周波信号（送信ＩＦ信号）に変換して高周波処理部２１に出力しているが、これに限定されない。変復調処理部８８’が、受信時に、高周波処理部２１からの受信変調波信号として受信ＲＦ信号を受信データに変換してマイクロプロセッサー信号処理部１６’に出力し、送信時に、マイクロプロセッサー信号処理部１６’からの送信データを送信変調波信号として送信ＲＦ信号に変換して高周波処理部２１に出力することもできる。
この場合、本発明の第８’実施形態の情報処理端末システムの変形例として、図２７に示されるように、高周波処理部２１は、デュープレクサー（ＤＵＰ）５２、低雑音増幅器（ＬＮＡ）５３、帯域通過フィルター（ＢＰＦ）５４、６０、電力増幅器（ＰＡ）５９を備えている。
復調器（ＤＥＭ）４２は、帯域通過フィルター（ＢＰＦ）５４からの受信ＲＦ信号を受信アナログＢＢ信号（アナログＩ信号、アナログＱ信号）に変換してＡ／Ｄ変換器２４−１、２４−２に出力する。Ａ／Ｄ変換器２４−１、２４−２、Ｄ／Ａ変換器２５−１、２５−２、復号器（ＤＥＣ）７１、符号器（ＥＮＣ）７２、マイクロ波送受信部インターフェース１０３、マイクロプロセッサー信号処理部インターフェース１０４、マイクロプロセッサー信号処理回路（ＣＰＵ）４８は、クロック発生器３３からのクロックに同期して動作する。
変調器（ＭＯＤ）２３は、送信アナログＢＢ信号（アナログＩ信号、アナログＱ信号）を変調して送信ＲＦ信号に変換し、帯域通過フィルター（ＢＰＦ）６０を介して電力増幅器（ＰＡ）５９に出力する。
第１実施形態〜第８実施形態とその変形例、第４’実施形態〜第８’実施形態とその変形例において、直交振幅変調信号（ＱＡＭ変調信号）の場合について説明したが、振幅変調、位相変調、周波数変調、その他の変調を含めシンボル単位でデジタルデータを伝送する場合でも本発明を適用できる。また、第１実施形態〜第８実施形態において、マイクロ波を利用した無線通信のみならず、光を利用した有線通信にも適用できる。この場合、高周波ＲＦ信号は、搬送波に光を用いた変調波である高周波信号に置き換えられる。
図１は、第２従来例の情報処理端末システムの構成を示す。 図２は、本発明の第１実施形態の情報処理端末システムの構成を示す。 図３は、本発明の第２実施形態の情報処理端末システムの構成を示す。 図４は、本発明の第３実施形態の情報処理端末システムの構成を示す。 図５は、本発明の第４実施形態の情報処理端末システムの構成を示す。 図６は、本発明の第５実施形態の情報処理端末システムの構成を示す。 図７は、本発明の第６実施形態の情報処理端末システムの構成を示す。 図８は、本発明の第７実施形態の情報処理端末システムの構成を示す。 図９は、本発明の第８実施形態の情報処理端末システムの構成を示す。 図１０は、本発明の第１実施形態の情報処理端末システムの変形例を示す。 図１１は、本発明の第２実施形態の情報処理端末システムの変形例を示す。 図１２は、本発明の第３実施形態の情報処理端末システムの変形例を示す。 図１３は、本発明の第４実施形態の情報処理端末システムの変形例を示す。 図１４は、本発明の第５実施形態の情報処理端末システムの変形例を示す。 図１５は、本発明の第６実施形態の情報処理端末システムの変形例を示す。 図１６は、本発明の第７実施形態の情報処理端末システムの変形例を示す。 図１７は、本発明の第８実施形態の情報処理端末システムの変形例を示す。 図１８は、本発明の第４’実施形態の情報処理端末システムとして、第４実施形態の情報処理端末システムを第２実施形態の情報処理端末システムに適用した情報処理端末システムの構成を示す。 図１９は、本発明の第５’実施形態の情報処理端末システムとして、第５実施形態の情報処理端末システムを第２実施形態の情報処理端末システムに適用した情報処理端末システムの構成を示す。 図２０は、本発明の第６’実施形態の情報処理端末システムとして、第６実施形態の情報処理端末システムを第２実施形態の情報処理端末システムに適用した情報処理端末システムの構成を示す。 図２１は、本発明の第７’実施形態の情報処理端末システムとして、第７実施形態の情報処理端末システムを第２実施形態の情報処理端末システムに適用した情報処理端末システムの構成を示す。 図２２は、本発明の第８’実施形態の情報処理端末システムとして、第８実施形態の情報処理端末システムを第２実施形態の情報処理端末システムに適用した情報処理端末システムの構成を示す。 図２３は、本発明の第４’実施形態の情報処理端末システムの変形例を示す。 図２４は、本発明の第５’実施形態の情報処理端末システムの変形例を示す。 図２５は、本発明の第６’実施形態の情報処理端末システムの変形例を示す。 図２６は、本発明の第７’実施形態の情報処理端末システムの変形例を示す。 図２７は、本発明の第８’実施形態の情報処理端末システムの変形例を示す。
符号の説明
１、３、５、７、９、１１、１３、１５、１７ マイクロ波送受信部
２、４、６、１０、１０’、１６、１６’、１８ マイクロプロセッサー信号処理部２１、３７ 高周波処理部２２、３８、４２、７０ 復調器２３ 変調器２４−１、２４−２ Ａ／Ｄ変換器２５−１、２５−２ Ｄ／Ａ変換器２６、４８、７５ マイクロプロセッサー信号処理回路２７、３０、３３、３５、３６、３９、４１、４３ クロック発生器２８、２９、３１、３４、４６、４７、７３、７４、１０１〜１０４ インターフェース４０、５５、６１ 周波数変換器５１ アンテナ５２ デュープレクサー５３ 低雑音増幅器５４、５６、６０、６２ 帯域通過フィルター５７、５８ 局部発振器５９ 電力増幅器７１ 復号器７２ 符号器８１、８２、８３、８４、８４’、８５、８５’、８６、８６’、８７、８７’、８８、８８’ 変復調処理部

Claims (44)

  1. 情報処理端末と、
    前記情報処理端末に着脱可能な送受信装置と
    を具備し、
    前記送受信装置は、
    送受信処理部と、
    復調部と、
    変調部と、
    ベースバンド処理部とを備え、
    前記送受信装置が前記情報処理端末に装着されているときに、
    前記送受信処理部は、ネットワークからの受信変調波信号を前記復調部に出力し、
    前記復調部は、前記送受信処理部からの前記受信変調波信号を受信アナログベースバンド信号に変換し、
    前記ベースバンド処理部は、第１インターフェースを備え、前記受信アナログベースバンド信号を受信デジタル信号に変換して前記第１インターフェースを経て前記情報処理端末に出力し、
    前記情報処理端末は、
    前記ベースバンド処理部から前記受信デジタル信号を受信する第２インターフェースを備え、
    前記ベースバンド処理部と前記第１インターフェースと前記情報処理端末と前記第２インターフェースとは、同一のクロックにより同期して動作し、
    前記受信デジタル信号は、受信データを含む
    情報処理端末システム。
  2. 請求項１に記載の情報処理端末システムにおいて、
    前記ベースバンド処理部は、前記受信アナログベースバンド信号を前記受信デジタル信号としての受信デジタルベースバンド信号に変換して前記第１インターフェースを経て前記情報処理端末に出力し、
    前記情報処理端末は、前記ベースバンド処理部から前記第２インターフェースを経て入力された前記受信デジタルベースバンド信号を前記受信データに変換する
    情報処理端末システム。
  3. 請求項２に記載の情報処理端末システムにおいて、
    前記情報処理端末は、
    前記ベースバンド処理部から前記第２インターフェースを介して入力される前記受信デジタルベースバンド信号を前記受信データに変換する制御部を備え、
    前記復調部は、周波数を有する受信シンボルクロックを生成して前記クロックとして前記ベースバンド処理部と前記第１インターフェースと前記第２インターフェースと前記制御部とに出力する
    情報処理端末システム。
  4. 請求項２に記載の情報処理端末システムにおいて、
    前記情報処理端末は、
    前記ベースバンド処理部から前記第２インターフェースを介して入力される前記受信デジタルベースバンド信号を前記受信データに変換する制御部と、
    第１のクロック発生器と
    を備え、
    前記送受信装置は、
    更に、第２のクロック発生器を備え、
    前記第２のクロック発生器は、自走発振により第１のクロックを生成して前記ベースバンド処理部と前記第１インターフェースと前記第２インターフェースと前記第１のクロック発生器とに出力し、
    前記第１のクロック発生器は、第２のクロック発生器からの前記第１のクロックを１次クロックとして入力し、前記１次クロックに同期した２次クロックを生成して第２のクロックとして前記制御部に出力し、前記１次クロックが入力されない場合、自走発振により前記２次クロックを生成して前記クロックとして前記制御部に出力する
    情報処理端末システム。
  5. 請求項２に記載の情報処理端末システムにおいて、
    前記送受信装置は、
    クロック発生器を備え、
    前記クロック発生器は、自走発振により前記クロックを生成して前記ベースバンド処理部と前記第１インターフェースと前記第２インターフェースと前記制御部とに出力し、
    前記ベースバンド処理部は、前記クロックに同期したサンプリング周波数でサンプリングすることにより前記受信アナログベースバンド信号を前記受信デジタルベースバンド信号に変換し、
    前記情報処理端末は、
    前記ベースバンド処理部から前記第２インターフェースを介して入力されるサンプリングにより変換された前記受信デジタルベースバンド信号から前記受信データを判別する制御部を備える
    情報処理端末システム。
  6. 請求項２に記載の情報処理端末システムにおいて、
    前記情報処理端末は、
    制御部と、
    クロック発生器とを備え、
    前記クロック発生器は、自走発振により前記クロックを生成して前記ベースバンド処理部と前記第１インターフェースと前記第２インターフェースと前記制御部とに出力し、
    前記ベースバンド処理部は、前記クロックに同期したサンプリング周波数でサンプリングすることにより前記受信アナログベースバンド信号を前記受信デジタルベースバンド信号に変換し、
    前記制御部は、前記ベースバンド処理部から前記第２インターフェースを介して入力される、サンプリングにより変換された前記受信デジタルベースバンド信号から前記受信データを判別する
    情報処理端末システム。
  7. 請求項２に記載の情報処理端末システムにおいて、
    前記情報処理端末は、
    前記ベースバンド処理部から前記第２インターフェースを介して入力される前記受信デジタルベースバンド信号を前記受信データに変換する制御部を備え、
    前記送受信装置は、更に、クロック発生器を備え、
    前記復調部は、周波数を有する受信シンボルクロックを生成して前記クロック発生器に出力し、
    前記クロック発生器は、前記復調部からの前記受信シンボルクロックに基づいて２次受信シンボルクロックを生成して前記クロックとして前記ベースバンド処理部と前記第１インターフェースと前記第２インターフェースと前記制御部とに出力し、
    前記２次受信シンボルクロックは、前記受信シンボルクロックに同期し、前記受信シンボルクロックの周波数とは異なる周波数を有する
    情報処理端末システム。
  8. 請求項２に記載の情報処理端末システムにおいて、
    前記情報処理端末は、
    前記ベースバンド処理部から前記第２インターフェースを介して入力される前記受信デジタルベースバンド信号を前記受信データに変換する制御部と、
    クロック発生器とを備え、
    前記復調部は、周波数を有する受信シンボルクロックを生成して前記クロックとして前記ベースバンド処理部と前記第１インターフェースと前記第２インターフェースと前記クロック発生器とに出力し、
    前記クロック発生器は、前記復調部からの前記受信シンボルクロックを１次クロックとして入力し、前記１次クロックに同期した２次クロックを生成して前記クロックとして前記制御部に出力し、前記１次クロックが入力されない場合、自走発振により前記２次クロックを生成して前記クロックとして前記制御部に出力する
    情報処理端末システム。
  9. 請求項２に記載の情報処理端末システムにおいて、
    前記情報処理端末は、
    前記ベースバンド処理部から前記第２インターフェースを介して入力される前記受信デジタルベースバンド信号を前記受信データに変換する制御部を備え、
    前記送受信装置は、更に、クロック発生器を備え、
    前記送受信処理部は、周波数を有する基準信号を生成して前記クロック発生器に出力し、
    前記クロック発生器は、前記送受信処理部からの前記基準信号に基づいて、前記受信変調波信号の搬送波を再生して前記復調部に出力すると共に受信シンボルクロックを生成して前記クロックとして前記ベースバンド処理部と前記第１インターフェースと前記第２インターフェースと前記制御部とに出力し、
    前記受信シンボルクロックは、前記基準信号に同期し、
    前記復調部と前記ベースバンド処理部と前記第１インターフェースと前記第２インターフェースと前記制御部とは前記受信シンボルクロックにより同期して動作する
    情報処理端末システム。
  10. 請求項１に記載の情報処理端末システムにおいて、
    前記ベースバンド処理部は、前記受信アナログベースバンド信号を前記受信デジタル信号としての前記受信データに変換して前記第１インターフェースを経て前記情報処理端末に出力する
    情報処理端末システム。
  11. 請求項１０に記載の情報処理端末システムにおいて、
    前記情報処理端末は、
    前記ベースバンド処理部から前記第２インターフェースを介して前記受信データを入力する制御部を備え、
    前記復調部は、周波数を有する受信シンボルクロックを生成して前記クロックとして前記ベースバンド処理部と前記第２インターフェースと前記制御部とに出力する
    情報処理端末システム。
  12. 請求項１０に記載の情報処理端末システムにおいて、
    前記情報処理端末は、
    前記ベースバンド処理部から前記第２インターフェースを介して前記受信データを入力する制御部と、
    第１のクロック発生器と
    を備え、
    前記送受信装置は、更に、第２のクロック発生器を備え、
    前記第２のクロック発生器は、自走発振により第１のクロックを生成して前記ベースバンド処理部と前記第１インターフェースと前記第２インターフェースと前記第１のクロック発生器とに出力し、
    前記第１のクロック発生器は、第２のクロック発生器からの前記第１のクロックを１次クロックとして入力し、前記１次クロックに同期した２次クロックを生成して第２のクロックとして前記制御部に出力し、前記１次クロックが入力されない場合、自走発振により前記２次クロックを生成して前記クロックとして前記制御部に出力する
    情報処理端末システム。
  13. 請求項１０に記載の情報処理端末システムにおいて、
    前記送受信装置は、
    クロック発生器を備え、
    前記クロック発生器は、自走発振により前記クロックを生成して前記ベースバンド処理
    部と前記第１インターフェースと前記第２インターフェースと前記制御部とに出力し、
    前記ベースバンド処理部は、前記クロックに同期したサンプリング周波数でサンプリングすることにより前記受信アナログベースバンド信号を前記受信デジタルベースバンド信号に変換し、サンプリングにより変換された前記受信デジタルベースバンド信号から前記受信データを判別し、
    前記情報処理端末は、
    前記ベースバンド処理部から前記第２インターフェースを介して前記受信データを入力する制御部を備える
    情報処理端末システム。
  14. 請求項１０に記載の情報処理端末システムにおいて、
    前記情報処理端末は、
    制御部と、
    クロック発生器とを備え、
    前記クロック発生器は、自走発振により前記クロックを生成して前記ベースバンド処理部と前記第１インターフェースと前記第２インターフェースと前記制御部とに出力し、
    前記ベースバンド処理部は、前記クロックに同期したサンプリング周波数でサンプリングすることにより前記受信アナログベースバンド信号を前記受信デジタルベースバンド信号に変換し、サンプリングにより変換された前記受信デジタルベースバンド信号から前記受信データを判別し、
    前記制御部は、前記ベースバンド処理部から前記第２インターフェースを介して前記受信データを入力する
    情報処理端末システム。
  15. 請求項１０に記載の情報処理端末システムにおいて、
    前記情報処理端末は、
    前記ベースバンド処理部から前記第２インターフェースを介して前記受信データを入力する制御部を備え、
    前記送受信装置は、更に、クロック発生器を備え、
    前記復調部は、周波数を有する受信シンボルクロックを生成して前記クロック発生器に出力し、
    前記クロック発生器は、前記復調部からの前記受信シンボルクロックに基づいて２次受信シンボルクロックを生成して前記クロックとして前記ベースバンド処理部と前記第１インターフェースと前記第２インターフェースと前記制御部とに出力し、
    前記２次受信シンボルクロックは、前記受信シンボルクロックに同期し、前記受信シンボルクロックの周波数とは異なる周波数を有する
    情報処理端末システム。
  16. 請求項１０に記載の情報処理端末システムにおいて、
    前記情報処理端末は、
    前記ベースバンド処理部から前記第２インターフェースを介して前記受信データを入力する制御部と、
    クロック発生器とを備え、
    前記復調部は、周波数を有する受信シンボルクロックを生成して前記クロックとして前記ベースバンド処理部と前記第１インターフェースと前記第２インターフェースと前記クロック発生器とに出力し、
    前記クロック発生器は、前記復調部からの前記受信シンボルクロックを１次クロックとして入力し、前記１次クロックに同期した２次クロックを生成して前記クロックとして前記制御部に出力し、前記１次クロックが入力されない場合、自走発振により前記２次クロックを生成して前記クロックとして前記制御部に出力する
    情報処理端末システム。
  17. 請求項１０に記載の情報処理端末システムにおいて、
    前記情報処理端末は、
    前記ベースバンド処理部から前記第２インターフェースを介して前記受信データを入力する制御部を備え、
    前記送受信装置は、更に、クロック発生器を備え、
    前記送受信処理部は、周波数を有する基準信号を生成して前記クロック発生器に出力し、
    前記クロック発生器は、前記送受信処理部からの前記基準信号に基づいて、前記受信変調波信号の搬送波を再生して前記復調部に出力すると共に受信シンボルクロックを生成して前記クロックとして前記ベースバンド処理部と前記第１インターフェースと前記第２インターフェースと前記制御部とに出力し、
    前記受信シンボルクロックは、前記基準信号に同期し、
    前記復調部と前記ベースバンド処理部と前記第１インターフェースと前記第２インターフェースと前記制御部とは前記受信シンボルクロックにより同期して動作する
    情報処理端末システム。
  18. 着脱可能な送受信装置が装着された情報処理端末の送受信方法であって、
    （ａ）前記送受信装置において、前記ネットワークからの受信変調波信号を復調し、受
    信アナログベースバンド信号に変換するステップと、
    （ｂ）前記送受信装置において、前記復調で生成される受信シンボルクロックに基づいて、前記受信シンボルクロックに同期し前記受信シンボルクロックの周波数とは異なる周波数を有する２次受信シンボルクロックを生成してクロックとして出力するステップと、
    （ｃ）前記送受信装置において、前記受信アナログベースバンド信号を前記クロックに同期して受信データを含む受信デジタル信号に変換するステップと、
    （ｄ）前記送受信装置において、前記受信デジタル信号を前記クロックに同期して第１インターフェースを介して送信するステップと、
    （ｅ）前記情報処理端末において、前記受信デジタル信号を前記クロックに同期して第２インターフェースを介して受信するステップと、
    （ｆ）前記情報処理端末において、前記受信デジタル信号を前記クロックに同期して処理するステップとを有する情報処理端末の送受信方法。
  19. 着脱可能な送受信装置が装着された情報処理端末の送受信方法であって、
    （ａ）前記送受信装置において、前記ネットワークからの受信変調波信号を復調し、受
    信アナログベースバンド信号に変換するステップと、
    （ｂ）前記送受信装置において、前記復調で生成される受信シンボルクロックを第１クロックとして出力するステップと、
    （ｃ）前記送受信装置において、前記受信アナログベースバンド信号を前記第１クロックに同期して受信データを含む受信デジタル信号に変換するステップと、
    （ｄ）前記送受信装置において、前記受信デジタル信号を前記第１クロックに同期して第１インターフェースを介して送信するステップと、
    （ｅ）前記情報処理端末において、前記受信デジタル信号を前記第１クロックに同期して第２インターフェースを介して受信するステップと、
    （ｇ）前記情報処理端末において、前記第１クロックを１次クロックとして、前記第１クロックに同期した２次クロックを第２クロックとして生成し、前記第１クロックが入力されない場合、自走発振により前記第２クロックを生成するステップと、
    （ｆ）前記情報処理端末において、前記受信デジタル信号を前記第２クロックに同期して処理するステップとを有する情報処理端末の送受信方法。
  20. 着脱可能な送受信装置が装着された情報処理端末の送受信方法であって、
    （ａ）前記送受信装置において、前記ネットワークからの受信変調波信号を復調し、受
    信アナログベースバンド信号に変換するステップと、
    （ｂ）前記送受信装置において、基準信号を生成し、前記基準信号に基づいて生成され前記基準信号に同期する受信シンボルクロックをクロックとして出力するステップと、
    （ｃ）前記送受信装置において、前記受信アナログベースバンド信号を前記クロックに同期して受信データを含む受信デジタル信号に変換するステップと、
    （ｄ）前記送受信装置において、前記受信デジタル信号を前記クロックに同期して第１インターフェースを介して送信するステップと、
    （ｅ）前記情報処理端末において、前記受信デジタル信号を前記クロックに同期して第２インターフェースを介して受信するステップと、
    （ｆ）前記情報処理端末において、前記受信デジタル信号を前記クロックに同期して処理するステップとを有する情報処理端末の送受信方法。
  21. 請求項１８乃至２０のいずれか一項に記載の情報処理端末の送受信方法において、
    前記（ｃ）ステップは、
    （ｃ１）前記送受信装置において、前記受信アナログベースバンド信号を前記受信デジ
    タル信号としての受信デジタルベースバンド信号に変換するステップを備え、
    前記（ｆ）ステップは、
    （ｆ１）前記情報処理端末において、前記受信デジタルベースバンド信号を前記受信デ
    ータに変換するステップを備える
    情報処理端末の送受信方法。
  22. 請求項１８乃至２０のいずれか一項に記載の情報処理端末の送受信方法において、
    前記（ｃ）ステップは、
    （ｃ２）前記送受信装置において、前記受信アナログベースバンド信号を前記受信デジ
    タル信号としての前記受信データに変換するステップを備え、
    前記（ｆ）ステップは、
    （ｆ２）前記情報処理端末において、前記受信データを受信するステップを備える
    情報処理端末の送受信方法。
  23. 着脱可能な送受信装置が装着された情報処理端末の送受信方法であって、
    （ａ）前記送受信装置において、前記ネットワークからの受信変調波信号を復調し、受信アナログベースバンド信号に変換するステップと、
    （ｂ）前記送受信装置において、前記受信アナログベースバンド信号を受信デジタルベースバンド信号に変換するステップと、
    （ｃ）前記送受信装置において、前記復調で生成される受信シンボルクロックに基づいて、前記受信シンボルクロックに同期し前記受信シンボルクロックの周波数とは異なる周波数を有する２次受信シンボルクロックを生成して前記クロックとして出力するステップと、
    （ｄ）前記送受信装置において、前記受信デジタルベースバンド信号をクロックに同期して送信するステップと、
    （ｅ）前記情報処理端末において、前記受信デジタルベースバンド信号を前記クロックに同期して受信するステップと、
    （ｆ）前記情報処理端末において、前記クロックに同期して前記受信デジタルベースバンド信号を受信データに変換するステップと
    を有する情報処理端末の送受信方法。
  24. 着脱可能な送受信装置が装着された情報処理端末の送受信方法であって、
    （ａ）前記送受信装置において、前記ネットワークからの受信変調波信号を復調し、受信アナログベースバンド信号に変換するステップと、
    （ｂ）前記送受信装置において、前記受信アナログベースバンド信号を受信デジタルベースバンド信号に変換するステップと、
    （ｃ）前記送受信装置において、前記復調で生成される受信シンボルクロックをクロックとして出力するステップと、
    （ｄ）前記送受信装置において、前記受信デジタルベースバンド信号を前記クロックに同期して送信するステップと、
    （ｅ）前記情報処理端末において、前記受信シンボルクロックを１次クロックとして、前記１次クロックに同期した２次クロックを前記クロックとして生成し、前記１次クロックが入力されない場合、自走発振により前記２次クロックを前記クロックとして生成するステップと、
    （ｆ）前記情報処理端末において、前記受信デジタルベースバンド信号を前記クロックに同期して受信するステップと、
    （ｇ）前記情報処理端末において、前記クロックに同期して前記受信デジタルベースバンド信号を受信データに変換するステップとを有する情報処理端末の送受信方法。
  25. 着脱可能な送受信装置が装着された情報処理端末の送受信方法であって、
    （ａ）前記送受信装置において、前記ネットワークからの受信変調波信号を復調し、受信アナログベースバンド信号に変換するステップと、
    （ｂ）前記送受信装置において、前記受信アナログベースバンド信号を受信デジタルベースバンド信号に変換するステップと、
    （ｃ）前記送受信装置において、基準信号を生成し、前記基準信号に基づいて生成され前記基準信号に同期する受信シンボルクロックをクロックとして出力するステップと、
    （ｄ）前記送受信装置において、前記受信デジタルベースバンド信号を前記クロックに同期して送信するステップと、
    （ｆ）前記情報処理端末において、前記受信デジタルベースバンド信号を前記クロックに同期して受信するステップと、
    （ｇ）前記情報処理端末において、前記クロックに同期して前記受信デジタルベースバンド信号を受信データに変換するステップと、
    を有する情報処理端末の送受信方法。
  26. 情報処理端末と、前記情報処理端末に着脱可能な送受信装置とを具備する情報処理端末
    システムに使用する前記送受信装置であって、
    送受信処理部と、
    復調部と、
    ベースバンド処理部とを備え、
    前記送受信装置が、第２インターフェースを備える前記情報処理端末に装着されているときに、
    前記送受信処理部は、ネットワークからの受信変調波信号を前記復調部に出力し、
    前記復調部は、前記送受信処理部からの前記受信変調波信号を受信アナログベースバンド信号に変換し、
    前記ベースバンド処理部は、第１インターフェースを備え、前記受信アナログベースバンド信号を受信デジタル信号に変換して前記第１インターフェースを経て前記情報処理端末に出力し、
    前記ベースバンド処理部と前記第１インターフェースと前記情報処理端末と前記第２インターフェースとは、同一のクロックにより同期して動作し、
    前記受信デジタル信号は、受信データを含む
    送受信装置。
  27. 請求項２６に記載の送受信装置において、
    前記情報処理端末は、
    前記ベースバンド処理部から前記第２インターフェースを介して入力される前記受信デジタル信号をデータ処理する制御部を備え、
    前記送受信装置は、更に、クロック発生器を備え、
    前記復調部は、周波数を有する受信シンボルクロックを生成して前記クロック発生器に出力し、
    前記クロック発生器は、前記復調部からの前記受信シンボルクロックに基づいて２次受信シンボルクロックを生成して前記クロックとして前記ベースバンド処理部と前記第１インターフェースと前記第２インターフェースと前記制御部とに出力し、
    前記２次受信シンボルクロックは、前記受信シンボルクロックに同期し、前記受信シンボルクロックの周波数とは異なる周波数を有する
    送受信装置。
  28. 請求項２６に記載の送受信装置において、
    前記情報処理端末は、
    前記ベースバンド処理部から前記第２インターフェースを介して入力される前記受信デジタル信号をデータ処理する制御部を備え、
    前記送受信装置は、
    更に、クロック発生器を備え、
    前記送受信処理部は、周波数を有する基準信号を生成して前記クロック発生器に出力し、
    前記クロック発生器は、前記送受信処理部からの前記基準信号に基づいて、前記受信変調波信号の搬送波を再生して前記復調部に出力すると共に受信シンボルクロックを生成して前記クロックとして前記ベースバンド処理部と前記第１インターフェースと前記第２インターフェースと前記制御部とに出力し、
    前記受信シンボルクロックは、前記基準信号に同期し、
    前記復調部と前記ベースバンド処理部と前記第１インターフェースと前記第２インターフェースと前記制御部とは前記受信シンボルクロックにより同期して動作する
    送受信装置。
  29. 情報処理端末と、前記情報処理端末に着脱可能な送受信装置とを具備する情報処理端末
    システムに使用する前記情報処理端末であって、
    前記送受信装置は、
    送受信処理部と、
    復調部と、
    ベースバンド処理部とを備え、
    前記送受信装置が前記情報処理端末に装着されているときに、
    前記送受信処理部は、ネットワークからの受信変調波信号を前記復調部に出力し、
    前記復調部は、前記送受信処理部からの前記受信変調波信号を受信アナログベースバン
    ド信号に変換し、
    前記ベースバンド処理部は、第１インターフェースを備え、前記受信アナログベースバ
    ンド信号を受信デジタル信号に変換して前記第１インターフェースを経て前記情報処理端
    末に出力し、
    前記情報処理端末は、
    前記ベースバンド処理部から前記受信デジタル信号を受信する第２インターフェースを備え、
    前記ベースバンド処理部と前記第１インターフェースと前記情報処理端末と前記第２イ
    ンターフェースとは、同一のクロックにより同期して動作し、
    前記受信デジタル信号は、受信データを含む
    情報処理端末。
  30. 請求項２９に記載の情報処理端末において、
    前記情報処理端末は、
    前記ベースバンド処理部から前記第２インターフェースを介して入力される前記受信デジタル信号をデータ処理する制御部と、
    クロック発生器とを備え、
    前記復調部は、周波数を有する受信シンボルクロックを生成して前記クロックとして前記ベースバンド処理部と前記第１インターフェースと前記第２インターフェースと前記クロック発生器とに出力し、
    前記クロック発生器は、前記復調部からの前記受信シンボルクロックを１次クロックとして入力し、前記１次クロックに同期した２次クロックを生成して前記クロックとして前記制御部に出力し、前記１次クロックが入力されない場合、自走発振により前記２次クロックを生成して前記クロックとして前記制御部に出力する
    情報処理端末。
  31. 無線部と、
    前記無線部とは別体に設けられた信号処理部と
    を具備し、
    前記無線部は、
    受信無線信号から受信デジタル信号を生成する受信信号変換回路と、
    クロックを生成するクロック生成回路と、
    前記クロックに基づき動作する第１インターフェースとを備え、
    前記信号処理部は、
    第１インターフェースに接続されると共に前記クロックに基づき動作する第２インターフェースと、
    前記第１インターフェース及び前記第２インターフェースを介して入力された前記受信デジタル信号を処理する処理回路とを備え、
    前記受信信号変換回路は、前記クロックに基づきサンプリングすることにより前記受信デジタル信号を生成し、
    前記処理回路は、前記クロックに基づき前記受信デジタル信号から受信データを判別できる
    無線システム。
  32. 無線部と、
    前記無線部とは別体に設けられた信号処理部と
    を具備し、
    前記無線部は、
    受信無線信号から受信デジタル信号を生成する受信信号変換回路と、
    クロックを生成するクロック生成回路と、
    前記クロックに基づき動作する第１インターフェースとを備え、
    前記信号処理部は、
    第１インターフェースに接続されると共に前記クロックに基づき動作する第２インターフェースと、
    前記第１インターフェース及び前記第２インターフェースを介して入力された前記受信デジタル信号を処理する処理回路とを備え、
    前記クロックは、自走発振により生成され、
    前記受信信号変換回路は、前記クロックに基づきサンプリングすることにより前記受信デジタル信号を生成し、
    前記処理回路は、前記クロックに基づき前記受信デジタル信号から受信データを判別できる
    無線システム。
  33. 無線部と、
    前記無線部とは別体に設けられた信号処理部と
    を具備し、
    前記無線部は、
    受信無線信号から受信デジタル信号を生成する受信信号変換回路と、
    クロックを生成するクロック生成回路と、
    前記クロックに基づき動作する第１インターフェースとを備え、
    前記信号処理部は、
    第１インターフェースに接続されると共に前記クロックに基づき動作する第２インターフェースと、
    前記第１インターフェース及び前記第２インターフェースを介して入力された前記受信デジタル信号を処理する処理回路とを備え、
    前記受信信号変換回路は、前記クロックに基づき前記受信デジタル信号を生成し、
    前記処理回路は、前記クロックに基づき無線区間のコンディション情報を把握できる
    無線システム。
  34. 無線部と、
    前記無線部とは別体に設けられた信号処理部と
    を具備し、
    前記無線部は、
    受信無線信号から受信デジタル信号を生成する受信信号変換回路と、
    第１クロックを生成する第１クロック生成回路と、
    前記第１クロックに基づき動作する第１インターフェースとを備え、
    前記信号処理部は、
    第１インターフェースに接続されると共に前記第１クロックに基づき動作する第２インターフェースと、
    前記第１インターフェース及び前記第２インターフェースを介して入力された前記受信デジタル信号を処理する処理回路と
    第２クロックを生成する第２クロック生成回路を備え、
    前記受信信号変換回路は、前記第１のクロックに基づき前記受信デジタル信号を生成し、
    前記処理回路は、前記第１クロックに基づき前記受信デジタル信号から受信データを判別できるとともに前記第２クロックに基づき動作することもでき、
    前記信号処理部は、前記第１クロックが前記無線部から前記信号処理部に出力されたときに前記第２クロックが出力されないよう制御する
    無線システム。
  35. 無線部と、
    前記無線部とは別体に設けられた信号処理部と
    を具備し、
    前記無線部は、
    受信無線信号から受信デジタル信号を生成する受信信号変換回路と、
    第１クロックを生成する第１クロック生成回路と、
    前記第１クロックに基づき動作する第１インターフェースとを備え、
    前記信号処理部は、
    第１インターフェースに接続されると共に前記第１クロックに基づき動作する第２インターフェースと、
    前記第１インターフェース及び前記第２インターフェースを介して入力された前記受信デジタル信号を処理する処理回路と
    第２クロックを生成する第２クロック生成回路を備え、
    前記受信信号変換回路は、前記第１クロックに基づき前記受信デジタル信号を生成し、
    前記第２クロック生成回路は、前記第１クロックに基づき前記第２クロックを生成し、前記第１クロックが入力されない場合、自走発振により前記第２クロックを生成し、
    前記処理回路は、前記第２クロックに基づき前記受信デジタル信号から受信データを判別する
    無線システム。
  36. 無線部と、
    前記無線部とは別体に設けられた信号処理部と
    を具備し、
    前記無線部は、
    受信無線信号から受信デジタル信号を生成する受信信号変換回路と、
    第１クロックを生成する第１クロック生成回路と、
    前記第１クロックに基づき動作する第１インターフェースとを備え、
    前記信号処理部は、
    第１インターフェースに接続されると共に前記第１クロックに基づき動作する第２インターフェースと、
    前記第１インターフェース及び前記第２インターフェースを介して入力された前記受信デジタル信号を処理する処理回路と
    第２クロックを生成する第２クロック生成回路を備え、
    前記受信信号変換回路は、前記第１クロックに基づき前記受信デジタル信号を生成し、
    前記第２クロック生成回路は、前記第１クロックに基づき前記第１クロックとは異なる周波数の前記第２クロックを生成し、
    前記処理回路は、前記第２クロックに基づき前記受信デジタル信号から受信データを判別する
    無線システム。
  37. 無線部と、
    前記無線部とは別体に設けられた信号処理部と
    を具備し、
    前記無線部は、
    受信無線信号から受信デジタル信号を生成する受信信号変換回路と、
    第１クロックを生成する第１クロック生成回路と、
    第２クロック及び第３クロックを生成する第２クロック生成回路と、
    前記第２クロックに基づき動作する第１インターフェースとを備え、
    前記信号処理部は、
    第１インターフェースに接続されると共に前記第２クロックに基づき動作する第２インターフェースと、
    前記第１インターフェース及び前記第２インターフェースを介して入力された前記受信デジタル信号を処理する処理回路とを備える、
    前記受信信号変換回路は、前記第３クロックに基づき前記受信デジタル信号を生成し、
    前記第２クロック生成回路は、前記第１クロックに基づき前記第２クロック及び第３クロックを生成し、
    前記処理回路は、前記第２クロックに基づき前記受信デジタル信号から受信データを判別する
    無線システム。
  38. 無線部と、
    前記無線部とは別体に設けられた信号処理部と
    を具備し、
    前記無線部は、
    受信無線信号から受信デジタル信号を生成する受信信号変換回路と、
    第１インターフェースとを備え、
    前記信号処理部は、
    クロックを生成するクロック生成回路と、
    第１インターフェースに接続されると共に前記クロックに基づき動作する第２インターフェースと、
    前記第１インターフェース及び前記第２インターフェースを介して入力された前記受信デジタル信号を処理する処理回路とを備え、
    前記第１インターフェースは、前記クロックに基づき動作し、
    前記受信信号変換回路は、前記クロックに基づきサンプリングすることにより前記受信デジタル信号を生成し、
    前記処理回路は、前記クロックに基づき前記受信デジタル信号から受信データを判別できる
    無線システム。
  39. 無線部と、
    前記無線部とは別体に設けられた信号処理部と
    を具備し、
    前記無線部は、
    受信無線信号から受信デジタル信号を生成する受信信号変換回路と、
    第１インターフェースとを備え、
    前記信号処理部は、
    クロックを生成するクロック生成回路と、
    第１インターフェースに接続されると共に前記クロックに基づき動作する第２インターフェースと、
    前記第１インターフェース及び前記第２インターフェースを介して入力された前記受信デジタル信号を処理する処理回路とを備え、
    前記クロックは、自走発振により生成され、
    前記第１インターフェースは、前記クロックに基づき動作し、
    前記受信信号変換回路は、前記クロックに基づきサンプリングすることにより前記受信デジタル信号を生成し、
    前記処理回路は、前記クロックに基づき前記受信デジタル信号から受信データを判別できる
    無線システム。
  40. 無線部と、
    前記無線部とは別体に設けられた信号処理部と
    を具備し、
    前記無線部は、
    受信無線信号から受信デジタル信号を生成する受信信号変換回路と、
    第１インターフェースとを備え、
    前記信号処理部は、
    クロックを生成するクロック生成回路と、
    第１インターフェースに接続されると共に前記クロックに基づき動作する第２インターフェースと、
    前記第１インターフェース及び前記第２インターフェースを介して入力された前記受信デジタル信号を処理する処理回路とを備え、
    前記第１インターフェースは、前記クロックに基づき動作し、
    前記受信信号変換回路は、前記クロックに基づき前記受信デジタル信号を生成し、
    前記処理回路は、前記クロックに基づき無線区間のコンディション情報を把握できる
    無線システム。
  41. 無線部と、
    前記無線部とは別体に設けられた信号処理部と
    を具備し、
    前記無線部は、
    受信無線信号から受信デジタル信号を生成する受信信号変換回路と、
    第１インターフェースとを備え、
    前記信号処理部は、
    第１クロックを生成する第１クロック生成回路と、
    第１インターフェースに接続されると共に前記第１クロックに基づき動作する第２インターフェースと、
    前記第１インターフェース及び前記第２インターフェースを介して入力された前記受信デジタル信号を処理する処理回路とを備え、
    前記第１インターフェースは、前記第１クロックに基づき動作し、
    さらに、前記無線部は第１クロックを入力し第２クロックを生成する第２クロック生成回路を備え、
    前記受信信号変換回路は、前記第２クロックに基づき前記受信デジタル信号を生成し、
    前記処理回路は、前記第１クロックに基づき前記受信デジタル信号から受信データを判別できる
    無線システム。
  42. 請求項３１乃至４１のいずれか一項に記載の無線システムにおいて、
    前記信号処理部は、
    前記第２インターフェースを介して送信デジタル信号を前記無線部に供給する供給回
    路を備え、
    前記無線部は、
    前記第１インターフェース及び前記第２インターフェースを介して入力された前記送
    信デジタル信号から送信無線信号を生成する送信信号変換回路を備える
    無線システム。
  43. 請求項４２に記載の無線システムにおいて、
    前記供給回路は、前記処理回路に供給されるクロックに基づき動作する
    無線システム。
  44. 請求項４３に記載の無線システムにおいて、
    前記送信信号変換回路が、前記クロック信号（請求項毎に異なる）に基づき動作する
    無線システム。
JP2008109653A 2003-04-01 2008-04-18 情報処理端末システム及びそれを用いた送受信方法 Expired - Lifetime JP4752860B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008109653A JP4752860B2 (ja) 2003-04-01 2008-04-18 情報処理端末システム及びそれを用いた送受信方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2003098295 2003-04-01
JP2003098295 2003-04-01
JP2008109653A JP4752860B2 (ja) 2003-04-01 2008-04-18 情報処理端末システム及びそれを用いた送受信方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2005505219A Division JP4144622B2 (ja) 2003-04-01 2004-03-31 情報処理端末システム及びそれを用いた送受信方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2011049669A Division JP2011135612A (ja) 2003-04-01 2011-03-07 情報処理端末システム及びそれを用いた送受信方法

Publications (2)

Publication Number Publication Date
JP2008278485A true JP2008278485A (ja) 2008-11-13
JP4752860B2 JP4752860B2 (ja) 2011-08-17

Family

ID=33156668

Family Applications (4)

Application Number Title Priority Date Filing Date
JP2005505219A Expired - Lifetime JP4144622B2 (ja) 2003-04-01 2004-03-31 情報処理端末システム及びそれを用いた送受信方法
JP2008109653A Expired - Lifetime JP4752860B2 (ja) 2003-04-01 2008-04-18 情報処理端末システム及びそれを用いた送受信方法
JP2011049669A Pending JP2011135612A (ja) 2003-04-01 2011-03-07 情報処理端末システム及びそれを用いた送受信方法
JP2011211617A Expired - Lifetime JP5505810B2 (ja) 2003-04-01 2011-09-27 情報処理端末

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2005505219A Expired - Lifetime JP4144622B2 (ja) 2003-04-01 2004-03-31 情報処理端末システム及びそれを用いた送受信方法

Family Applications After (2)

Application Number Title Priority Date Filing Date
JP2011049669A Pending JP2011135612A (ja) 2003-04-01 2011-03-07 情報処理端末システム及びそれを用いた送受信方法
JP2011211617A Expired - Lifetime JP5505810B2 (ja) 2003-04-01 2011-09-27 情報処理端末

Country Status (5)

Country Link
US (5) US7471926B2 (ja)
EP (4) EP1610470B1 (ja)
JP (4) JP4144622B2 (ja)
CN (2) CN101820296B (ja)
WO (1) WO2004091108A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013516089A (ja) * 2009-12-24 2013-05-09 ゼットティーイー コーポレイション 無線アクセスデータ端末、そのデータ通信の実現システム及び実現方法

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7471926B2 (en) 2003-04-01 2008-12-30 Nec Corporation Information processing terminal system and transmission/reception method using the same
CN101171756B (zh) * 2005-05-04 2013-01-02 汤姆森特许公司 用于接收多个信道的系统和方法
US20060280202A1 (en) * 2005-06-13 2006-12-14 Analog Devices, Inc. MEMS sensor with configuration module
US20070169551A1 (en) * 2005-06-13 2007-07-26 Analog Devices, Inc. MEMS Sensor System with Configurable Signal Module
JP4118294B2 (ja) * 2005-10-18 2008-07-16 株式会社ウィルコム 移動通信用の無線通信モジュール
JP4621137B2 (ja) * 2005-12-28 2011-01-26 ルネサスエレクトロニクス株式会社 通信機器
WO2008012865A1 (fr) * 2006-07-24 2008-01-31 Panasonic Corporation dispositif de station parent, dispositif de station enfant et système de transmission de signaux optiques
US8089854B2 (en) * 2007-04-03 2012-01-03 Qualcomm, Incorporated Companded transmit path for wireless communication
JP2010114483A (ja) * 2008-11-04 2010-05-20 Renesas Technology Corp 通信装置及び通信システム
CN101605115B (zh) * 2009-07-13 2012-11-07 中国船舶重工集团公司第七一五研究所 被动定向浮标数字解复用器的实现方法
US8831073B2 (en) * 2009-08-31 2014-09-09 Sony Corporation Wireless transmission system, wireless communication device, and wireless communication method
TWI385924B (zh) * 2009-09-24 2013-02-11 Richwave Technology Corp 非同步先進先出介面、介面操作方法和整合式接收器
JP2012023565A (ja) * 2010-07-14 2012-02-02 Sony Corp 通信システム並びに通信装置
JP5356444B2 (ja) * 2011-03-17 2013-12-04 株式会社東芝 バッファ回路、伝送回路および無線通信装置
JP6102275B2 (ja) * 2012-09-13 2017-03-29 株式会社リコー 増幅回路、アンテナモジュール及び無線通信装置
KR102022592B1 (ko) * 2013-03-04 2019-09-19 삼성전자주식회사 전자 장치에서 전송 정보를 관리하기 위한 방법 및 장치
DE102013112647A1 (de) * 2013-11-15 2015-05-21 Imst Gmbh Hochfrequenzmodule und Hochfrequenzsysteme
DE102015114541A1 (de) * 2015-08-31 2017-03-02 Intel IP Corporation Ein Empfänger und ein Verfahren zum Reduzieren einer Verzerrungskomponente innerhalb eines Basisbandempfangssignals
KR102595903B1 (ko) 2016-08-26 2023-10-30 삼성전자주식회사 모뎀 칩, 이를 포함하는 어플리케이션 프로세서 및 모뎀 칩의 동작방법
CN116209052B (zh) * 2017-05-04 2024-04-23 华为技术有限公司 同步信号的发送方法、同步信号的接收方法及相关设备
JP6498827B1 (ja) * 2018-08-28 2019-04-10 帝人株式会社 通信システム

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08139656A (ja) * 1994-11-15 1996-05-31 Sharp Corp Ｆｍ多重放送受信装置
JPH10135922A (ja) * 1996-10-31 1998-05-22 Matsushita Electric Ind Co Ltd シンボルクロック再生装置
JPH10200647A (ja) * 1997-01-16 1998-07-31 Mitsubishi Electric Corp 無線電話機
JPH11191741A (ja) * 1997-12-25 1999-07-13 Sharp Corp Ｆｍ多重放送受信機のｆｍ多重信号復調回路ブロック
JPH11220698A (ja) * 1998-01-29 1999-08-10 Sony Corp 映像信号再生装置および映像信号再生方法
JP2000013269A (ja) * 1998-06-22 2000-01-14 Matsushita Electric Ind Co Ltd 無線受信装置及び周波数偏差推定方法
JP2000115120A (ja) * 1998-09-30 2000-04-21 Matsushita Electric Ind Co Ltd デジタルオーディオ受信機
JP2000165270A (ja) * 1998-11-26 2000-06-16 Sony Corp Ｆｍ受信機
JP2001196869A (ja) * 2000-01-14 2001-07-19 Mitsubishi Electric Corp 増幅回路およびそれを用いた受信装置
JP2002141862A (ja) * 2000-11-02 2002-05-17 Nec Corp 移動無線通信アダプタ及び移動無線通信システム
JP2002183692A (ja) * 2000-12-14 2002-06-28 Sony Corp Ｉｃカードおよびｉｃカードシステム
JP2002190765A (ja) * 2000-12-20 2002-07-05 Nec Corp 移動端末の周波数制御方式
JP2002314449A (ja) * 2001-04-17 2002-10-25 Pioneer Electronic Corp 受信装置
JP2003018229A (ja) * 2001-07-03 2003-01-17 Nec Eng Ltd クロック再生回路

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5023902A (en) * 1990-01-31 1991-06-11 At&T Bell Laboratories Radio channel unit message and control signal processing architecture
JPH0614069A (ja) 1992-06-29 1994-01-21 Hitachi Ltd ディジタル角度変調信号復調回路の同期検出装置
JPH06284159A (ja) 1993-03-29 1994-10-07 Toshiba Corp ディジタル復調器
JPH06311104A (ja) 1993-04-26 1994-11-04 Nec Corp 携帯電話装置
JP2970373B2 (ja) * 1993-12-17 1999-11-02 株式会社田村電機製作所 無線端末装置
JP2809097B2 (ja) * 1994-04-26 1998-10-08 日本電気株式会社 無線局装置
JPH08149035A (ja) 1994-11-17 1996-06-07 Sony Corp カード型無線通信装置
EP0767544A3 (en) * 1995-10-04 2002-02-27 Interuniversitair Micro-Elektronica Centrum Vzw Programmable modem using spread spectrum communication
US6078502A (en) * 1996-04-01 2000-06-20 Lsi Logic Corporation System having heat dissipating leadframes
WO1998020407A1 (fr) 1996-11-07 1998-05-14 Hitachi, Ltd. Circuit integre a semi-conducteurs et micro-ordinateur
JPH11122377A (ja) * 1997-10-17 1999-04-30 Sony Corp コードレス電話機
JPH11346186A (ja) 1998-06-01 1999-12-14 Toyo Commun Equip Co Ltd 移動無線端末
JP4059569B2 (ja) 1998-06-24 2008-03-12 株式会社ケンウッド 無線通信装置
JP2000092142A (ja) 1998-09-11 2000-03-31 Hitachi Denshi Ltd データ伝送方式
JP4160181B2 (ja) 1998-11-10 2008-10-01 株式会社東芝 信号伝送方法及び中継装置
JP2000224286A (ja) 1999-01-28 2000-08-11 Oki Electric Ind Co Ltd 携帯電話用携帯型スピーカホンキット
JP3689591B2 (ja) * 1999-06-08 2005-08-31 キヤノン株式会社 無線通信装置
JP3660550B2 (ja) 2000-02-29 2005-06-15 株式会社エヌ・ティ・ティ・ドコモ 無線通信ユニット
JP2001024542A (ja) 1999-07-07 2001-01-26 Matsushita Electric Ind Co Ltd 双方向型無線通信装置
JP3784208B2 (ja) 1999-07-15 2006-06-07 株式会社日立製作所 有料道路の自動料金収受システムの車載端末
JP3694196B2 (ja) 1999-07-29 2005-09-14 日本電信電話株式会社 ソフトウェア無線装置
US6137850A (en) * 1999-08-18 2000-10-24 Hughes Electronics Corporation Digital bit synchronizer for low transition densities
JP4239320B2 (ja) 1999-09-30 2009-03-18 株式会社富士通ゼネラル 受信データ再生装置
JP2001223760A (ja) 1999-11-12 2001-08-17 Sony Corp 通信制御装置及びそのホスト機器並びに通信方法
EP1260028A2 (en) * 2000-01-24 2002-11-27 Radioscape Limited Digital wireless basestation
ATE309683T1 (de) * 2000-07-14 2005-11-15 Gn Resound As Synchronisiertes binaurales hörsystem
JP2002064845A (ja) 2000-08-22 2002-02-28 Matsushita Electric Ind Co Ltd 無線基地局装置およびリソース情報照合方法
JP2002076267A (ja) * 2000-08-22 2002-03-15 Hitachi Ltd 無線送受信装置
JP3634250B2 (ja) 2000-08-23 2005-03-30 日本電信電話株式会社 ソフトウェア無線装置
JP3851069B2 (ja) * 2000-09-19 2006-11-29 三洋電機株式会社 デジタル放送受信システム及びそれに用いられる記録装置
US6766153B2 (en) * 2001-04-02 2004-07-20 Itran Communications Ltd. Dynamic automatic gain control circuit employing kalman filtering
JP2002328745A (ja) * 2001-04-27 2002-11-15 Sharp Corp 携帯型情報処理装置
JP4393014B2 (ja) 2001-05-30 2010-01-06 パナソニック株式会社 伝送装置及び伝送方法
JP4211604B2 (ja) 2001-06-08 2009-01-21 ソニー株式会社 機能拡張モジュール
US20030039214A1 (en) * 2001-08-24 2003-02-27 Huffman Amber D. Method for determining the end of transmission in a software radio having multiple processors
JP4282345B2 (ja) * 2003-03-12 2009-06-17 株式会社日立製作所 半導体集積回路装置
US7471926B2 (en) 2003-04-01 2008-12-30 Nec Corporation Information processing terminal system and transmission/reception method using the same

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08139656A (ja) * 1994-11-15 1996-05-31 Sharp Corp Ｆｍ多重放送受信装置
JPH10135922A (ja) * 1996-10-31 1998-05-22 Matsushita Electric Ind Co Ltd シンボルクロック再生装置
JPH10200647A (ja) * 1997-01-16 1998-07-31 Mitsubishi Electric Corp 無線電話機
JPH11191741A (ja) * 1997-12-25 1999-07-13 Sharp Corp Ｆｍ多重放送受信機のｆｍ多重信号復調回路ブロック
JPH11220698A (ja) * 1998-01-29 1999-08-10 Sony Corp 映像信号再生装置および映像信号再生方法
JP2000013269A (ja) * 1998-06-22 2000-01-14 Matsushita Electric Ind Co Ltd 無線受信装置及び周波数偏差推定方法
JP2000115120A (ja) * 1998-09-30 2000-04-21 Matsushita Electric Ind Co Ltd デジタルオーディオ受信機
JP2000165270A (ja) * 1998-11-26 2000-06-16 Sony Corp Ｆｍ受信機
JP2001196869A (ja) * 2000-01-14 2001-07-19 Mitsubishi Electric Corp 増幅回路およびそれを用いた受信装置
JP2002141862A (ja) * 2000-11-02 2002-05-17 Nec Corp 移動無線通信アダプタ及び移動無線通信システム
JP2002183692A (ja) * 2000-12-14 2002-06-28 Sony Corp Ｉｃカードおよびｉｃカードシステム
JP2002190765A (ja) * 2000-12-20 2002-07-05 Nec Corp 移動端末の周波数制御方式
JP2002314449A (ja) * 2001-04-17 2002-10-25 Pioneer Electronic Corp 受信装置
JP2003018229A (ja) * 2001-07-03 2003-01-17 Nec Eng Ltd クロック再生回路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013516089A (ja) * 2009-12-24 2013-05-09 ゼットティーイー コーポレイション 無線アクセスデータ端末、そのデータ通信の実現システム及び実現方法

Also Published As

Publication number Publication date
CN101820296A (zh) 2010-09-01
US20120155517A1 (en) 2012-06-21
US8447224B2 (en) 2013-05-21
EP2421170A2 (en) 2012-02-22
EP1610470A1 (en) 2005-12-28
EP2800277A3 (en) 2015-03-18
CN1771668B (zh) 2010-06-16
EP3361643A1 (en) 2018-08-15
EP2800277A2 (en) 2014-11-05
US7471926B2 (en) 2008-12-30
EP2800277B1 (en) 2024-02-21
US20070026840A1 (en) 2007-02-01
US20080317108A1 (en) 2008-12-25
JP2012023766A (ja) 2012-02-02
EP1610470A4 (en) 2013-10-09
US8538348B2 (en) 2013-09-17
JP4752860B2 (ja) 2011-08-17
CN1771668A (zh) 2006-05-10
US20120184226A1 (en) 2012-07-19
US8126390B2 (en) 2012-02-28
JP2011135612A (ja) 2011-07-07
JP5505810B2 (ja) 2014-05-28
WO2004091108A1 (ja) 2004-10-21
CN101820296B (zh) 2015-07-22
EP2421170B1 (en) 2019-10-30
EP2421170A3 (en) 2013-12-11
JP4144622B2 (ja) 2008-09-03
EP1610470B1 (en) 2016-05-25
US8489014B2 (en) 2013-07-16
JPWO2004091108A1 (ja) 2006-07-06
US20120114027A1 (en) 2012-05-10

Similar Documents

Publication Publication Date Title
JP4752860B2 (ja) 情報処理端末システム及びそれを用いた送受信方法
EP1753194B1 (en) Receiver with a two-stage frequency offset compensation for an M-state phase modulated signal
US7769122B2 (en) Timing recovery circuit
JP2010245990A (ja) 通信方法および通信システム
JP2007096694A (ja) Ｆｍトランスミッタ
US8363767B2 (en) Method and device for transferring data
JP2008092285A (ja) 移動通信端末及びその制御方法
JPH07177054A (ja) ディジタル無線通信端末
JP5240032B2 (ja) 無線通信装置、無線通信方法及びプログラム
JP2011049727A (ja) 無線装置
JP2007006060A (ja) 集積回路、再生装置及び再生方法
JP2007318462A (ja) 送受信回路及びこれを備えた通信装置並びに送受信信号処理方法
JP2001189678A (ja) シンセサイザー無線機
JP4195856B2 (ja) 信号伝送システム
JP2003018231A (ja) デジタル変調送信機
JP2877197B2 (ja) 非再生中継の警報伝送装置及び方法
JPH02249340A (ja) ツインパス伝送方式の切替時間短縮方式

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100607

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100617

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100811

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20101209

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110307

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20110316

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110426

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110509

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140603

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4752860

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150