JP4393014B2 - 伝送装置及び伝送方法 - Google Patents
伝送装置及び伝送方法 Download PDFInfo
- Publication number
- JP4393014B2 JP4393014B2 JP2001162876A JP2001162876A JP4393014B2 JP 4393014 B2 JP4393014 B2 JP 4393014B2 JP 2001162876 A JP2001162876 A JP 2001162876A JP 2001162876 A JP2001162876 A JP 2001162876A JP 4393014 B2 JP4393014 B2 JP 4393014B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- data
- transmission
- transmission device
- command
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000005540 biological transmission Effects 0.000 title claims description 733
- 238000000034 method Methods 0.000 title claims description 80
- 230000004044 response Effects 0.000 claims description 67
- 230000008054 signal transmission Effects 0.000 claims description 49
- 238000001514 detection method Methods 0.000 claims description 47
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 25
- 230000009365 direct transmission Effects 0.000 claims 4
- 239000000872 buffer Substances 0.000 description 60
- 238000004891 communication Methods 0.000 description 33
- 230000004043 responsiveness Effects 0.000 description 15
- 230000000694 effects Effects 0.000 description 13
- 230000006870 function Effects 0.000 description 10
- 238000010586 diagram Methods 0.000 description 8
- 230000001360 synchronised effect Effects 0.000 description 8
- 239000000725 suspension Substances 0.000 description 7
- 230000005236 sound signal Effects 0.000 description 2
- 238000003672 processing method Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/10—Program control for peripheral devices
- G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Communication Control (AREA)
- Bus Control (AREA)
- Facsimiles In General (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、伝送装置及び伝送方法に関する。
【０００２】
【従来の技術】
今日、コンピュータ、デジタル映像信号処理装置、デジタル音声信号処理装置等の多くの種類のデジタル信号処理装置が実用化されている。更に、これらを使用するユーザが、それぞれのデジタル信号処理装置に対して多様な要求を持つようになってきた。
ユーザの多様化した好みに対応できるデジタル信号処理装置を実現する方法のひとつとして、デジタル信号処理装置に装着可能な種々のオプション装置を揃える方法がある。ユーザは種々のオプション装置の中から選択したオプション装置をデジタル信号処理装置に装着することにより、ユーザの好みに応じた機能を有するデジタル信号処理装置を実現出来る。
【０００３】
種々のオプション装置を実現する上で、デジタル信号処理装置とオプション装置との間の信号伝送の標準化が必要になる。標準化された信号伝送プロトコルは、それぞれのオプション装置において必要な種々の信号を伝送出来るプロトコルでなければならない。
多くの場合、デジタル信号処理装置とオプション装置との間の信号伝送プロトコルはマスター／スレーブ方式である。マスター／スレーブ方式のシステムにおいては、一般にデジタル信号処理装置がマスターであり、オプション装置がスレーブである。マスター／スレーブ方式の通信においては、通常マスターであるデジタル信号処理装置が、どのような信号をデジタル信号処理装置からオプション装置に伝送し、どのような信号をオプション装置からデジタル信号処理装置に伝送するかを決定する。
【０００４】
図９及び図１０を用いて、従来の伝送システムを説明する。
図９は従来の伝送システムのブロック図である。図９の伝送システムは、第１の伝送装置９０１と第２の伝送装置９０２とを有する。
第１の伝送装置９０１はデジタル信号処理装置である。第２の伝送装置９０２はそのオプション装置である。図９の第２の伝送装置９０２は、ＳＤカード（登録商標）の標準プロトコルに従うオプションカードである。第２の伝送装置９０２は、第１の伝送装置９０１に設けられたＳＤカードの規格に従うオプションスロットに装着されることにより、第１の伝送装置９０１と通信を行なう。
本発明は伝送装置及び伝送方法に関するものである故に、本明細書においては、伝送機能を有するデジタル信号処理装置及びそのオプション装置を伝送装置と呼ぶ。
図９の第１の伝送装置９０１は携帯情報端末である。
【０００５】
第１の伝送装置９０１は、ＣＰＵ９１１、第１のバッファメモリ９１２及び第１の入出力部９１３を有する。ＣＰＵ９１１、第１のバッファメモリ９１２及び第１の入出力部９１３は相互に内部バス９１４で結ばれており、相互に信号を伝送することが出来る。
第２の伝送装置９０２は、制御部９２１、第２のバッファメモリ９２２、外部入出力部９２３、第２の入出力部９２４を有する。制御部９２１は第２のバッファメモリ９２２、外部入出力部９２３及び第２の入出力部９２４と接続されており、相互に信号を伝送することが出来る。第２のバッファメモリ９２２は、制御部９２１及び第２の入出力部９２４と接続されており、相互に信号を伝送することが出来る。
第２の伝送装置９０２の外部入出力部９２３には、外部装置が接続される。
第１の入出力部９１３と第２の入出力部９２４とは、ＳＤカードの標準プロトコルに従ってデータ信号等を相互に伝送することが出来る。図９の信号伝送において、第１の伝送装置９０１がマスターであり、第２の伝送装置９０２がスレーブである。
【０００６】
第１の伝送装置９０１のＣＰＵ９１１は、第１の入出力部９１３及び第２の入出力部９２４を通じて、第２の伝送装置９０２にコマンド信号、データ信号を送り、第２の伝送装置９０２からレスポンス信号、データ信号を受信することが出来る。
上記の伝送システムを利用して、第１の伝送装置９０１は第２の伝送装置９０２と通信を行なうことが出来るばかりでなく、外部入出力部９２３に接続された外部装置とも通信を行なうことが出来る。第１の伝送装置９０１と外部装置との通信においては、第２の伝送装置９０２が、両者の通信の仲立ちをする。
【０００７】
第１の入出力部９１３と第２の入出力部９２４とは、１本のコマンドライン９３１、４本のデータライン、１本のクロックライン、１本の電源ライン９３４、２本のグラウンドラインからなる９本の線で相互に接続されている（ＳＤカードの標準仕様に従っている。）。
以下、ＳＤカードの標準プロトコルに従う信号伝送方法を説明する。
第２の伝送装置９０２は、第１の伝送装置９０１から電源ライン９３４を通じて電源を供給される。
【０００８】
第１の入出力部９１３と第２の入出力部９２４は、相互にシンクロナス（同期式）データ伝送を行なう。シンクロナスデータ伝送は、第１の入出力部９１３から第２の入出力部９２４にクロックライン９３３を通じてクロック信号を伝送し、当該クロック信号に同期して双方向にコマンドライン９３１又はデータライン９３２を通じて信号を伝送する方式である。
第１の入出力部９１３及び第２の入出力部９２４はそれぞれ、コマンドライン９３１及び４本のデータライン９３２のそれぞれについて、クロック信号に同期して信号を出力するための全２重データバッファを有する出力部（入力モードでは出力インピーダンスがハイインピーダンスになるスリーステート機能を有する。）と、クロック信号に同期して信号を入力するための全２重データバッファを有する入力部と、を有する。
【０００９】
送信用全２重データバッファは、現在送信中のデータ信号を格納するパラレルイン／シリアルアウト型シフトレジスタと、次に送信するデータ信号を格納するパラレルイン／パラレルアウト型レジスタとを有する。パラレルイン／シリアルアウト型シフトレジスタが現在送信中のデータ信号の送信を完了すると、パラレルイン／パラレルアウト型レジスタに格納されているデータ信号が、自動的にパラレルイン／シリアルアウト型シフトレジスタにロードされる。パラレルイン／シリアルアウト型シフトレジスタはデータ信号の送信を継続する。
第１の伝送装置のＣＰＵ９１１（又は第２の伝送装置の制御部９２１若しくは第２のバッファメモリ９２２）は、パラレルイン／パラレルアウト型レジスタに格納されているデータ信号がパラレルイン／シリアルアウト型シフトレジスタにロードされると、パラレルイン／シリアルアウト型シフトレジスタにロードされた当該データ信号の送信が完了する前に、次のデータ信号をパラレルイン／パラレルアウト型レジスタにロードする。
【００１０】
同様に受信用全２重データバッファは、現在受信中のデータ信号を格納するシリアルイン／パラレルアウト型シフトレジスタと、既に受信したデータ信号を格納するパラレルイン／パラレルアウト型レジスタとを有する。シリアルイン／パラレルアウト型シフトレジスタが現在受信中のデータ信号の受信を完了すると、シリアルイン／パラレルアウト型シフトレジスタに格納されたデータ信号が、自動的にパラレルイン／パラレルアウト型レジスタにロードされる。シリアルイン／パラレルアウト型シフトレジスタはデータ信号の受信を継続する。
第１の伝送装置のＣＰＵ９１１（又は第２の伝送装置の制御部９２１若しくは第２のバッファメモリ９２２）は、シリアルイン／パラレルアウト型シフトレジスタに格納されたデータ信号がパラレルイン／パラレルアウト型レジスタにロードされると、再びシリアルイン／パラレルアウト型シフトレジスタが新たなデータ信号の受信を完了する前に、パラレルイン／パラレルアウト型レジスタにロードされたデータ信号を処理する。
このようにしてデータ信号は、その情報量にかかわらず、途切れることなく連続して転送される。
【００１１】
第１の伝送装置９０１のＣＰＵ９１１は、第１の入出力部９１３及び第２の入出力部９２４を通じて種々のコマンド信号又はデータ信号を第２の伝送装置９０２に伝送することが出来る。第２の伝送装置９０２の制御部９２２は、第１の伝送装置９０１から伝送されるコマンド信号に応じて、第２の入出力部９２４及び第１の入出力部９１３を通じて種々のレスポンス信号又はレスポンス信号及びデータ信号を第１の伝送装置９０１に伝送する。
図１０（ａ）〜（ｃ）は、第１の入出力部９１３と第２の入出力部９２４との間の種々の信号伝送を示すタイムチャートである。
【００１２】
図１０（ａ）に示す信号伝送を説明する。最初に、ＣＰＵ９１１は、第１の入出力部９１３、コマンドライン９３１及び第２の入出力部９２４を通じてコマンド信号１００１を第２の伝送装置９０２に伝送する。伝送されたコマンド信号１００１（コマンド信号はデータ付きコマンド信号であってもよい。）はデータ信号の伝送を要求せず、レスポンス信号のみを要求するものである。コマンド信号１００１を受信した制御部９２１は、コマンド信号に対する応答信号であるレスポンス信号を生成し、第２の入出力部９２４、コマンドライン９３１及び第１の入出力部９１３を通じてレスポンス信号１００２を第１の伝送装置９０１に伝送する。
コマンド信号１００１及びレスポンス信号１００２は、クロックライン９３３を通じて伝送されるクロック信号に同期して、転送される。図１０（ａ）においては、１００４に示すように、データライン９３２は使用されない。
【００１３】
図１０（ｂ）に示す信号伝送を説明する。最初に、ＣＰＵ９１１は、第１の入出力部９１３、コマンドライン９３１及び第２の入出力部９２４を通じてコマンド信号１０１１を第２の伝送装置９０２に伝送する。伝送されたコマンド信号１０１１は次に第１の伝送装置９０１から第２の伝送装置９０２に伝送するデータ信号の種類を指定するものである。コマンド信号１０１１を受信した第２の伝送装置は、続いてデータ信号が入力されることを知る。制御部９２１は、コマンド信号に対する応答信号であるレスポンス信号１０１２を生成し、第１の伝送装置９０１に伝送する。ＣＰＵ９１１は、伝送すべきデータ信号１０１３を第１のバッファメモリ９１２に格納し、第１の入出力部９１３に伝送すべきデータ信号１０１３の最初のＮバイトをロードする（Ｎバイトは、第１の入出力部９１３の４本のデータライン９３２のデータバッファにロード可能なデータ信号の情報量である。）。
【００１４】
次に、第１の伝送装置９０１は、第１の入出力部９１３、データライン９３２及び第２の入出力部９２４を通じて、第１の入出力部９１３及び第１のバッファメモリ９１２に格納したデータ信号１０１３を第２の伝送装置９０２に伝送する。第１のバッファメモリ９１２に格納されたデータ信号１０１３は、順次第１の入出力部９１３のデータバッファにロードされて伝送される。第２の伝送装置９０２は、入力したデータ信号１０１３を第２のバッファメモリ９２２に格納する。
コマンド信号１０１１、レスポンス信号１０１２及びデータ信号１０１３は、クロックライン９３３を通じて伝送されるクロック信号に同期して、転送される。
【００１５】
次に、ＣＰＵ９１１は、第１の入出力部９１３、コマンドライン９３１及び第２の入出力部９２４を通じてコマンド信号１０１４を第２の伝送装置９０２に伝送する。伝送されたコマンド信号１０１４は次に第２の伝送装置９０２から第１の伝送装置９０１にデータ信号を伝送することを要求するものである。制御部９２１は、コマンド信号に対する応答信号であるレスポンス信号１０１５を生成し、第１の伝送装置９０１に伝送する。コマンド信号１０１４を受信した第２の伝送装置９０２は、第２のバッファメモリ９２２に要求されたデータ信号１０１６を格納し、第２の入出力部９２４に要求されたデータ信号１０１６の最初のＮバイトをロードする（Ｎバイトは、第２の入出力部９２４の４本のデータライン９３２のデータバッファにロード可能なデータ信号の情報量である。）。
【００１６】
次に、第１の伝送装置９０１は、クロックライン９３３を通じてクロック信号を第２の伝送装置９０２に伝送する。第１の伝送装置９０１が要求したデータ信号１０１６が、第２の伝送装置９０２から第１の伝送装置９０１に転送される。第２の入出力部９２４、データライン９３２及び第１の入出力部９１３を通じて、第２の入出力部９２４及び第２のバッファメモリ９２２に格納されたデータ信号１０１６が、第１の伝送装置９０１に伝送される。ＣＰＵ９１１は、入力したデータ信号１０１６を第１のバッファメモリ９１２に格納する。
コマンド信号１０１４、レスポンス信号１０１５及びデータ信号１０１６は、クロックライン９３３を通じて伝送されるクロック信号に同期して、転送される。
【００１７】
図１０（ｃ）に示す信号伝送を説明する。図１０（ｃ）に示す信号伝送は基本的には図１０（ｂ）と同じである。図１０（ｃ）の信号伝送において伝送するデータ信号の情報量は、図１０（ｂ）の信号伝送において伝送するデータ信号の情報量よりも多い。この点のみに相違点がある。
ＣＰＵ９１１は、第１の入出力部９１３、コマンドライン９３１及び第２の入出力部９２４を通じてコマンド信号１０２１を第２の伝送装置９０２に伝送する。伝送されたコマンド信号１０２１に応じて、次に第１の伝送装置９０１から第２の伝送装置９０２にレスポンス信号１０２２が伝送される。続いて、第１の伝送装置９０１から第２の伝送装置９０２にデータ信号１０２３を伝送し、又は第２の伝送装置９０２から第１の伝送装置９０１にデータ信号１０２３を伝送する。伝送方法の詳細は、図１０（ｂ）において説明した方法と同じである。
【００１８】
図１０（ｂ）と図１０（ｃ）とでは伝送するデータ信号の情報量が異なるが、上記のように、全２重データバッファを有する第１の入出力部９１３及び第２の入出力部９２４は、データ信号を途切れることなく連続して伝送する。
図１０（ａ）〜（ｃ）に示すように、図９の伝送システムにおいては、コマンドライン９３１及び４本のデータライン９３２は、信号が伝送されない時Highレベルになる。
図１０（ｂ）及び（ｃ）において、データ信号は４本のデータライン９３２を通じて伝送される。４本のデータライン９３２は、４本同時に使用される場合とと、１本だけ使用される場合とがある。
【００１９】
上記のように、スレーブであるオプション装置は、オプション装置からデジタル信号処理装置に伝送したい信号があっても、又はデジタル信号処理装置からオプション装置に伝送してほしい信号があっても、マスターであるデジタル信号処理装置がその信号の伝送を指定するまでは、オプション装置からデジタル信号処理装置に信号を伝送することが出来ず、デジタル信号処理装置からオプション装置に信号を伝送してもらうことも出来ない。
【００２０】
しかし、ある種のオプション装置は外部からの要求等に応じて素早く信号を処理する必要があり（高い応答性を要求され）、そのようなオプション装置は、マスターであるデジタル信号処理装置がその処理すべき信号の伝送を指定するまで待てない。
スレーブであるオプション装置がマスターであるデジタル信号処理装置にその処理すべき信号の伝送を優先して指定させる方法として、オプション装置からデジタル信号処理装置に割り込み信号を伝送する方法がある。デジタル信号処理装置の中央処理装置（「ＣＰＵ」と言う。Central Processing Unit）は、割り込み信号を入力して、割り込み処理を実行する。割り込み処理において、オプション装置が要求する信号伝送をＣＰＵは優先して指定し、オプション装置とデジタル信号処理装置との間で当該信号が伝送される。
【００２１】
【発明が解決しようとする課題】
しかし、データ信号を伝送するデータラインと割り込み信号を伝送する割り込み信号ラインとを別個に設けるとすれば、デジタル信号処理装置とオプション装置とは多くの入出力端子を持つ必要がある。
デジタル信号処理装置及びオプション装置には、それらの小型化という市場の強い要求がある。多くの入出力ラインを有する（データ信号ラインと割り込み信号ラインとを別個に有する）デジタル信号処理装置とオプション装置とで構成される伝送システムは高い応答性を有するが、小型で安価なデジタル信号処理装置及び小型で安価なオプション装置の実現を困難にする。
本発明は、少ない入出力端子で（専用の割り込み信号ラインを有することなく）、割り込み信号を伝送可能な（高い応答性を有する）小型で安価な伝送装置及び伝送方法を提供することを目的とする。
【００２２】
又、割り込み信号の専用ラインを持たない規格に従うオプション装置に専用の割り込み信号ラインを追加するとすれば、割り込み信号ラインを持つオプション装置と割り込み信号ラインを持たない標準のオプション装置との間の互換性がなくなる。このようなオプション装置は、ユーザにとって極めて使いにくいものになる。
割り込み信号の専用ラインを持たない規格に従うオプション装置として、例えば従来例及び実施例において例示するＳＤカード及びその応用製品がある。
本発明は、例えばＳＤカードの規格のように割り込み信号の専用ラインを持たない規格に従い、且つ割り込み信号を伝送可能な（高い応答性を有する）伝送装置及び伝送方法を提供することを目的とする。
【００２３】
【課題を解決するための手段】
上記課題を解決するために、本発明は以下の構成を有する。
請求項１に記載の発明は、割り込み信号に応じて割り込み処理を行なう中央演算処理装置と、第２の伝送装置と第１の伝送装置との間でデータ信号を伝送し及び前記第２の伝送装置から第１の伝送装置に割り込み信号を伝送する少なくとも１本のデータラインを有する入出力部と、前記第２の伝送装置から前記データラインを通じて伝送された信号の中から割り込み信号を検出する割り込み信号検出部と、を有することを特徴とする第１の伝送装置である。
【００２４】
請求項８に記載の発明は、第１の伝送装置と第２の伝送装置との間でデータ信号を伝送し及び第２の伝送装置から前記第１の伝送装置に割り込み信号を伝送する少なくとも１本のデータラインを有する入出力部と、前記データライン上を前記データ信号が伝送されないデータ信号休止期間を検出するデータ信号休止期間検出部と、前記データ信号休止期間に割り込み信号を前記入出力部に伝送する割り込み信号生成部と、を有することを特徴とする第２の伝送装置である。
【００２５】
請求項１６に記載の発明は、第１の伝送装置と第２の伝送装置との間の伝送方法であって、データラインを通じてデータ信号を伝送するデータ信号伝送ステップと、前記データライン上をデータ信号が伝送されないデータ信号休止期間を前記第２の伝送装置において検出するデータ信号休止期間検出ステップと、前記データ信号休止期間に、割り込み信号を前記第２の伝送装置から前記第１の伝送装置に伝送する割り込み信号伝送ステップと、前記第１の伝送装置において、前記割り込み信号に基づいて割り込み処理を実行する割り込み処理ステップと、を有することを特徴とする伝送方法である。
【００２６】
本発明の第１の伝送装置及び第２の伝送装置を有する伝送システムを構成することにより、少ない入出力端子で（専用の割り込み信号ラインを有することなく）、割り込み信号を伝送可能な（高い応答性を有する）伝送システム及び伝送方法を実現できる。
本発明の第１の伝送装置及び第２の伝送装置を有する伝送システムを構成することにより、割り込み信号の専用ラインを持たない規格に従い（互換性を失うことなく）、且つ割り込み信号を伝送可能な（高い応答性を有する）伝送システム及び伝送方法を実現できる。
これにより、割り込み信号を利用して高い応答性を有するマスター／スレーブ型伝送システム及び伝送方法を実現出来る。
【００２７】
「割り込み信号」は、中央演算処理装置（「ＣＰＵ」）に割り込み処理を要求する信号を意味する。
「第２の伝送装置と第１の伝送装置との間でデータ信号を伝送」とは、第２の伝送装置から第１の伝送装置にデータ信号を伝送しても良く、第１の伝送装置から第２の伝送装置にデータ信号を伝送しても良い。
【００２８】
請求項２に記載の発明は、前記割り込み信号検出部は、前記データライン上を前記データ信号が伝送されないデータ信号休止期間を検出するデータ信号休止期間検出部を有し、前記データ信号休止期間検出部が検出した前記データ信号休止期間に伝送された信号を、割り込み信号として検出することを特徴とする請求項１に記載の第１の伝送装置である。
【００２９】
本発明は、データラインを伝送されるデータ信号と割り込み信号との中から、正しく割り込み信号を検出する第１の伝送装置を実現できるという作用を有する。
【００３０】
請求項３に記載の発明は、前記入出力部は、少なくとも第１の伝送装置から前記第２の伝送装置にコマンド信号を伝送するコマンドラインを更に有し、且つ前記データラインを通じて前記コマンド信号に応じて前記第２の伝送装置と第１の伝送装置との間でデータ信号を伝送し、前記データ信号休止期間検出部は、前記コマンド信号に応じて伝送されるデータ信号の終端から次のデータライン上にデータ信号の転送を命ずる前記コマンド信号の終端までの間の任意の期間を、前記データ信号休止期間として検出する、ことを特徴とする請求項２に記載の第１の伝送装置である。
【００３１】
請求項９に記載の発明は、前記入出力部は、少なくとも前記第１の伝送装置から第２の伝送装置にコマンド信号を伝送するコマンドラインを更に有し、前記データラインは、前記コマンド信号に応じて前記第１の伝送装置と第２の伝送装置との間でデータ信号を伝送し、前記データ信号休止期間検出部は、前記コマンド信号に応じて伝送されるデータ信号の終端から次のデータライン上にデータ信号の転送を命ずる前記コマンド信号の終端までの間の任意の期間を、前記データ信号休止期間として検出する、ことを特徴とする請求項８に記載の第２の伝送装置である。
【００３２】
例えばＳＤカードのプロトコルのように、コマンド信号を伝送後にコマンド信号に従ってデータ信号を伝送するプロトコルにおいては、データ信号を伝送し終わってから次のデータライン上にデータ信号の転送を命ずるコマンド信号を伝送し終わるまでデータラインは使用されない。このようなプロトコルに従う伝送装置において、データ信号を伝送し終わってから次のデータライン上にデータ信号の転送を命ずるコマンド信号を伝送し終わるまでの期間をデータ信号休止期間とし、この期間内にデータラインを通じて割り込み信号を伝送すれば、通常のデータ信号の伝送を妨げることなく割り込み信号を伝送することが出来る。データ信号から割り込み信号を識別することも容易である。
本発明の伝送装置は、コマンド信号を伝送後にデータ信号を伝送するプロトコルを有し、当該プロトコルに基づいて発生するデータ信号を伝送しない期間にデータラインを通じて割り込み信号を送信する。
本発明の伝送装置は、コマンド信号を伝送後にデータ信号を伝送するプロトコルを有し、当該プロトコルに基づいて発生するデータ信号を伝送しない期間にデータラインを通じて受信した信号を割り込み信号として検出する。
【００３３】
請求項４に記載の発明は、前記データ信号休止期間検出部は、前記データ信号の終端を始点とする第１の期間Ｔ１（Ｔ１は任意の期間）内の任意の期間を、前記データ信号休止期間として検出する、ことを特徴とする請求項２に記載の第１の伝送装置である。
請求項１０に記載の発明は、前記データ信号休止期間検出部は、前記データ信号の終端を始点とする第１の期間Ｔ１（Ｔ１は任意の期間）内の任意の期間を、前記データ信号休止期間として検出する、ことを特徴とする請求項８に記載の第２の伝送装置である。
【００３４】
データ信号の伝送完了後一定期間、次のデータ信号の伝送を禁止する伝送プロトコルに従う伝送装置において、データ信号の伝送完了後の一定期間Ｔ１をデータ信号休止期間とし、この期間内にデータラインを通じて割り込み信号を伝送する。これにより、通常のデータ信号の伝送を妨げることなく割り込み信号を伝送することが出来る。データ信号から割り込み信号を識別することも容易である。本発明の伝送装置は、データ信号の伝送完了後一定期間次のデータ信号の伝送を禁止する伝送プロトコルを有し、当該プロトコルに基づいて発生するデータ信号を伝送しない期間にデータラインを通じて割り込み信号を送信する。
本発明の伝送装置は、データ信号の伝送完了後一定期間次のデータ信号の伝送を禁止する伝送プロトコルを有し、当該プロトコルに基づいて発生するデータ信号を伝送しない期間にデータラインを通じて受信した信号を割り込み信号として検出する。
【００３５】
請求項１１に記載の発明は、前記入出力部は、前記データ信号の伝送後、少なくとも前記データ信号の終端を始点とする第２の期間Ｔ２が経過した後に、次の前記データ信号を伝送し、前記第２の期間Ｔ２は、前記第１の期間Ｔ１よりも少なくとも１クロックの時間だけ長い期間である、ことを特徴とする請求項１０に記載の第２の伝送装置である。
請求項１２に記載の発明は、前記データ信号休止期間検出部は、前記データ信号の終端から第３の期間Ｔ３（Ｔ３は、１クロックの時間以上の期間）を経過した時点を始点とし、前記始点から第４の期間Ｔ４（Ｔ４は任意の期間）を経過した時点を終点とする期間を、前記データ信号休止期間として検出し、ことを特徴とする請求項１０に記載の第２の伝送装置である。
【００３６】
第２の伝送装置の入出力部においては、一般に、データ信号の送受信の時と割り込み信号の送信の時とでは使用するハードウエアの一部を切り換える。特にデータ信号のシンクロナス伝送を行う第２の伝送装置においては、クロック信号を入力して伝送するデータ信号の伝送の時と、クロック信号を伴わずに伝送する割り込み信号の送信の時とでハードウエアを切り換える必要がある。このようなハードウエアの切り換えには一定の時間が必要である。又、データ転送の方向を変える時にも一定の時間が必要である。そこで、例えばデータ信号の送受信の時と割り込み信号の送信の時とでハードウエアの切り換えが必要な第２の伝送装置において、データ信号の送受信完了後一定期間割り込み信号の伝送を禁止し、次のデータ信号の伝送が開始されるよりも少なくとも一定期間早く割り込み信号の伝送を終了する。この一定期間内にハードウエアの切り換えを完了することにより、ハードウエアの切り換え中等に信号伝送を行なうことに起因する伝送エラーを回避することが出来る。
１クロックの時間とは、データラインを通じてデータ信号を出力するクロック信号の周期を意味する。
【００３７】
請求項５に記載の発明は、第１の伝送装置から前記第２の伝送装置に伝送するデータ信号を生成するデータ信号生成部と、前記データ信号が一定以上の情報量を有すれば、前記データ信号を分割して一定未満の情報量を有する複数の分割されたデータ信号を生成するデータ信号分割部と、を更に有し、前記入出力部は、前記データラインを使用して第１の伝送装置から前記第２の伝送装置に複数の前記分割されたデータ信号を順次伝送し、且つ前記分割されたデータ信号の伝送完了後でその次の前記分割されたデータ信号の伝送開始前に少なくとも一定の伝送休止期間を有する、ことを特徴とする請求項１に記載の第１の伝送装置である。
【００３８】
請求項１３に記載の発明は、第２の伝送装置から前記第１の伝送装置に伝送するデータ信号を生成するデータ信号生成部と、前記データ信号が一定以上の情報量を有すれば、前記データ信号を分割して一定未満の情報量を有する複数の分割されたデータ信号を生成するデータ信号分割部と、を更に有し、前記入出力部は、前記データラインを使用して第２の伝送装置から前記第１の伝送装置に複数の前記分割されたデータ信号を順次伝送し、且つ前記分割されたデータ信号の伝送完了後でその次の前記分割されたデータ信号の伝送開始前に少なくとも一定の伝送休止期間を有する、ことを特徴とする請求項８に記載の第２の伝送装置である。
【００３９】
請求項１７に記載の発明は、前記第１の伝送装置又は前記第２の伝送装置において、伝送するデータ信号を生成するデータ信号生成ステップと、前記データ信号生成ステップにおいて生成した前記データ信号が一定以上の情報量を有すれば、前記データ信号を分割して一定未満の情報量を有する複数の分割されたデータ信号を生成するデータ信号分割ステップと、前記データラインを使用して複数の前記分割されたデータ信号を順次伝送し、且つ前記分割されたデータ信号の伝送完了後でその次の前記分割されたデータ信号の伝送開始前に少なくとも一定の伝送休止期間を設けるデータ信号伝送ステップと、を更に有することを特徴とする請求項１５に記載の伝送方法である。
【００４０】
従来例において説明したように（図１０）、従来の伝送装置においては、ひとつのまとまりであるデータ信号は連続して伝送される。データ信号の情報量が非常に大きい場合、このデータ信号の伝送が完了するまでは割り込み信号を伝送することが出来なかった。割り込み信号は緊急の信号処理を必要とする信号である。連続して伝送されるデータ信号の情報量が大きすぎると、当該データ信号の伝送が完了するまでに、割り込み信号が要求する信号処理が手遅れになる場合も出てくる。
本発明の伝送装置及び伝送方法は、データ信号の情報量が大きすぎる場合は必ずデータ信号を一定以下の情報量を有するデータ信号に分割する。本発明と、データ信号の終端を始点とする一定期間内の任意の期間に割り込み信号を伝送する上記の発明とを組み合わせることにより、割り込み信号の伝送が手遅れになる恐れがない伝送装置及び伝送方法を実現できる。
【００４１】
請求項６に記載の発明は、第１の伝送モードと第２の伝送モードとを含む複数の伝送モードの中から１個の伝送モードを決定し、及び割り込み信号に応じて割り込み処理を行なう中央演算処理装置と、複数のデータラインを有する入出力部と、を有し、前記第１の伝送モードにおいては前記入出力部は全ての前記データラインを通じてデータ信号を伝送し、前記第２の伝送モードにおいては前記入出力部は少なくとも１本の前記データラインを通じてデータ信号を伝送し且つ少なくとも１本の他の前記データラインを通じて前記第２の伝送装置から第１の伝送装置に伝送された割り込み信号を受信する、ことを特徴とする第１の伝送装置である。
【００４２】
請求項１４に記載の発明は、第１の伝送装置から第２の伝送装置に伝送された伝送モードの情報に基づいて、又は前記第１の伝送装置から第２の伝送装置に伝送されたコマンド信号に基づいて、第１の伝送モードと第２の伝送モードとを含む複数の伝送モードの中から１個の伝送モードを決定する伝送モード決定部と、複数のデータラインを有する入出力部と、割り込み信号を生成して前記入出力部に伝送する割り込み信号生成部と、を有し、前記第１の伝送モードにおいては前記入出力部は全ての前記データラインを通じてデータ信号を伝送し、前記第２の伝送モードにおいては前記入出力部は少なくとも１本の前記データラインを通じてデータ信号を伝送し且つ少なくとも１本の他の前記データラインを通じて第２の伝送装置から前記第１の伝送装置に前記割り込み信号を伝送する、ことを特徴とする第２の伝送装置である。
【００４３】
請求項１８に記載の発明は、それぞれ複数のデータラインを有する第１の伝送装置と第２の伝送装置との間の伝送方法であって、第１の伝送モードと第２の伝送モードとを含む複数の伝送モードの中から１個の伝送モードを決定する伝送モード決定ステップと、前記第１の伝送モードにおいて、全ての前記データラインを通じてデータ信号を伝送するデータ信号伝送ステップと、前記第２の伝送モードにおいて、少なくとも１本の前記データラインを通じてデータ信号を伝送し、且つ少なくとも１本の他の前記データラインを通じて前記第２の伝送装置から前記第１の伝送装置に割り込み信号を伝送する割り込み信号伝送ステップと、前記第１の伝送装置において、受信した前記割り込み信号に応じて割り込み処理を行なう割り込み処理ステップと、を有することを特徴とする伝送方法である。
【００４４】
本発明の伝送装置及び伝送方法は、複数の伝送モードを有する。第１の伝送モードにおいては複数のデータラインを全て使用してデータ信号を伝送する。第２の伝送モードにおいては、データラインの一部を使用してデータ信号を伝送し、データラインの他の一部を使用して第２の伝送装置から第１の伝送装置に割り込み信号を伝送する。
例えば情報量が多いデータ信号を至急に伝送する必要がある場合は（又はそのような必要がある第２の伝送装置（例えばオプション装置）においては）、第１の伝送モードを使用する。情報量の少ないデータ信号を伝送する場合若しくはデータ信号を急いで送る必要がなく且つ時々割り込み処理が発生する場合は（又はそのような第２の伝送装置（例えばオプション装置）においては）、第２の伝送モードを使用する。第２の伝送モードにおいては、第２の伝送装置から第１の伝送装置にいつでも割り込み信号を伝送することが出来る。
【００４５】
本発明は、少ない入出力端子の（専用の割り込み信号ラインを持たない）伝送装置を用いて、割り込み信号を伝送する伝送モードを有する（高い応答性を有する）伝送システム及び伝送方法を実現できるという作用を有する。
本発明は、割り込み信号の専用ラインを持たない規格に従う伝送装置を用いて、互換性を失うことなく、割り込み信号を伝送する伝送モードを有する（高い応答性を有する）伝送システム及び伝送方法を実現できるという作用を有する。
【００４６】
第２の伝送モードにおいて、データラインを通じてデータ信号を伝送するタイミングと他のデータラインを通じて割り込み信号を伝送するタイミングとは、同時であっても良く、異なるタイミングであっても良い。
例えば、第１の伝送モードにしか対応していない第１の伝送装置と複数の伝送モードに対応する第２の伝送装置とを組み合わせた場合、又は複数の伝送モードに対応する第１の伝送装置と第１の伝送モードにしか対応していない第２の伝送装置とを組み合わせた場合は、第１の伝送モードのみを使用することにより、伝送システムの互換性は維持される。
【００４７】
請求項７に記載の発明は、データ信号休止期間検出部を有し且つ前記第２の伝送装置から他の前記データラインを通じて伝送された信号の中から割り込み信号を検出する割り込み信号検出部を更に有し、前記データ信号休止期間検出部は、第１の伝送装置から前記第２の伝送装置に伝送するコマンド信号に応じて伝送されるデータ信号の終端から次のデータライン上にデータ信号の転送を命ずる前記コマンド信号の終端までの間の任意の期間を、前記データ信号休止期間として検出し、前記第１の伝送モードにおいては、前記割り込み信号検出部は、前記データ信号休止期間に他の前記データライン上を通じて伝送された信号を割り込み信号として検出し、前記第２の伝送モードにおいては、前記割り込み信号検出部は、その伝送時期にかかわらず、他の前記データライン上を通じて伝送された信号を割り込み信号として検出する、ことを特徴とする請求項６に記載の第１の伝送装置である。
【００４８】
請求項１５に記載の発明は、前記第１の伝送装置から第２の伝送装置に伝送するコマンド信号に応じて伝送されるデータ信号の終端から次のデータライン上にデータ信号の転送を命ずる前記コマンド信号の終端までの間の任意の期間を、前記データ信号休止期間として検出するデータ信号休止期間検出部を更に有し、前記第１の伝送モードにおいては、前記入出力部は、前記データ信号休止期間にのみ他の前記データライン上を通じて前記割り込み信号を伝送し、前記第２の伝送モードにおいては、前記入出力部は、前記データ信号休止期間であるか否かにかかわらず、他の前記データライン上を通じて割り込み信号を伝送する、ことを特徴とする請求項１４に記載の第２の伝送装置である。
【００４９】
本発明は、第１の伝送モードにおいては、多くのデータ信号を高速に伝送し且つデータ信号休止期間に割り込み信号を伝送し、第２の伝送モードにおいては、データ信号の伝送能力を維持しつつ速い応答速度で割り込み信号を伝送する（高い応答性を有する）伝送システム及び伝送方法を実現できるという作用を有する。
【００５０】
【発明の実施の形態】
以下本発明の実施をするための最良の形態を具体的に示した実施例について、図面とともに記載する。
【００５１】
《実施例１》
図１〜図６を用いて、実施例１の伝送システムを説明する。
図１は実施例１の伝送システムのブロック図である。図１の伝送システムは、第１の伝送装置１０１と第２の伝送装置１０２とを有する。
第１の伝送装置１０１はデジタル信号処理装置である。第２の伝送装置１０２はそのオプション装置である。図１の第２の伝送装置１０２は、ＳＤカードの標準プロトコルに従うオプションカードである。第２の伝送装置１０２は、第１の伝送装置１０１に設けられたＳＤカードの規格に従うオプションスロットに装着されることにより、第１の伝送装置１０１と通信を行なう。
【００５２】
図１の第１の装置１０１は携帯情報端末である。第１の装置１０１は任意のデジタル信号処理装置であって良い。例えば、第１の装置１０１はデジタル映像信号処理装置、デジタル音声信号処理装置、又は携帯電話等である。
第１の伝送装置１０１は、ＣＰＵ１１１、第１のバッファメモリ１１２、第１の入出力部１１３及び割り込み信号検出部１１４を有する。割り込み信号検出部１１４はデータ信号休止期間検出部１４１を有する。
ＣＰＵ１１１、第１のバッファメモリ１１２、第１の入出力部１１３及び割り込み信号検出部１１４は相互に内部バス１１５で結ばれており、相互に信号を伝送することが出来る。
【００５３】
図１の第２の伝送装置１０２は、ＳＤカードに無線通信部（外部入出力部１２３）を付加したカードである。外部入出力部１２３はBluetooth（登録商標）の規格に準拠した無線通信部である。外部入出力部１２３は、Bluetoothの無線通信部を有する外部の通信装置と無線通信を実行する。
第２の伝送装置１０２はBluetoothの無線通信部とメモリを有するカードに限定されるものではなく、例えばカメラ、ＰＨＳ方式等の携帯電話、ＧＰＳ（Global Positioning System）方式による位置検出装置、指紋認証装置、ＬＡＮの端末装置、他の規格に従う無線通信装置等であっても良い。
第２の伝送装置１０２は、制御部１２１、第２のバッファメモリ１２２、外部入出力部１２３、第２の入出力部１２４、データ信号休止期間検出部１２５及び割り込み信号生成部１２６を有する。制御部１２１は、第２のバッファメモリ１２２、外部入出力部１２３及び第２の入出力部１２４と接続されており、相互に信号を伝送することが出来る。制御部１２１は、割り込み信号生成部１２６に割り込み信号生成命令を伝送することが出来る。第２のバッファメモリ１２２は、制御部１２１及び第２の入出力部１２４と接続されており、相互に信号を伝送することが出来る。
【００５４】
第２の入出力部１２４は、セレクタ１５１及びデータ信号入出力部１５２を有する。
セレクタ１５１は、データ信号又は割り込み信号のいずれかの信号を択一的に選択する切換器である。選択された信号は１本のデータライン上を伝送される。
データ信号を伝送する場合は、セレクタ１５１は当該１本のデータラインとデータ信号入出力部１５２とを接続する。データ信号入出力部１５２から出力されたデータ信号はデータライン１３２を通じて第１の入出力部１１３に伝送され、第１の入出力部１１３から伝送されたデータ信号はデータ信号入出力部１５２に入力される。
【００５５】
割り込み信号を伝送する場合は、セレクタ１５１は当該１本のデータラインと割り込み信号生成部１２６とを接続する。割り込み信号生成部１２６から出力された割り込み信号はデータライン１３２を通じて第１の入出力部１１３に伝送される。
実施例１においては、他の３本のデータライン１３２はセレクタ１５１と接続されておらず直接データ信号入出力部１５２と接続されている。他の３本のデータラインはデータ信号を伝送する。
実施例１の伝送システムに代えて、セレクタ１５１は４本のデータライン１３２のそれぞれの接続を上記と同様に切り換えても良い。４本のデータライン１３２を全て割り込み信号の伝送に使用することにより、４本のデータライン１３２のそれぞれを通じて４種類の異なる割り込み信号を伝送しても良い。
【００５６】
第１の入出力部１１３と第２の入出力部１２４とは、ＳＤカードの標準プロトコルに従ってデータ信号等を相互に伝送することが出来る。図１の信号伝送において、第１の伝送装置１０１がマスターであり、第２の伝送装置１０２がスレーブである。
第１の伝送装置１０１のＣＰＵ１１１は、第１の入出力部１１３及び第２の入出力部１２４を通じて、第２の伝送装置１０２にコマンド信号、データ信号を送り、第２の伝送装置１０２からレスポンス信号、データ信号を受信することが出来る。
上記の伝送システムを利用して、第１の伝送装置１０１は第２の伝送装置１０２と通信を行なうことが出来るばかりでなく、外部入出力部１２３と通信する外部装置との間で情報を伝送することが出来る。第１の伝送装置１０１と外部装置との通信においては、第２の伝送装置１０２が両者の通信の仲立ちをする。
【００５７】
第１の入出力部１１３と第２の入出力部１２４とは、１本のコマンドライン１３１、４本のデータライン、１本のクロックライン、１本の電源ライン１３４、２本のグラウンドラインからなる９本の線で相互に接続されている（ＳＤカードの標準仕様に従っている。）。第１の入出力部１１３と第２の入出力部１２４とは、ＳＤカードの標準プロトコルに従う信号伝送及び割り込み信号の伝送を実行する。
第２の伝送装置１０２は、第１の伝送装置１０１から電源ライン１３４を通じて電源を供給される。
【００５８】
第１の入出力部１１３と第２の入出力部１２４は、相互にシンクロナス（同期式）データ伝送を行なう。シンクロナスデータ伝送は、第１の入出力部１１３から第２の入出力部１２４にクロックライン１３３を通じてクロック信号を伝送し、当該クロック信号に同期して双方向にコマンドライン１３１又はデータライン１３２を通じて信号を伝送する方式である。
第１の入出力部１１３及び第２の入出力部１２４はそれぞれ、コマンドライン１３１及び４本のデータラインのそれぞれについて、クロック信号に同期して信号を出力するための全２重データバッファを有する出力部（入力モードでは出力インピーダンスがハイインピーダンスになるスリーステート機能を有する。）と、クロック信号に同期して信号を入力するための全２重データバッファを有する入力部と、を有する。送信用全２重データバッファ及び受信用全２重データバッファについては、従来例において詳述した。
【００５９】
第１の伝送装置１０１のＣＰＵ１１１は、第１の入出力部１１３及び第２の入出力部１２４を通じて種々のコマンド信号又はデータ信号を第２の伝送装置１０２に伝送することが出来る。第２の伝送装置１０２の制御部１２２は、第１の伝送装置１０１から伝送されるコマンド信号に応じて、第２の入出力部１２４及び第１の入出力部１１３を通じて種々のレスポンス信号又はデータ信号を第１の伝送装置１０１に伝送する。
又、制御部１２２は、例えば外部装置の要求に応じて外部入出力部１２３が直ぐにデータ信号を送信しなければならず、第１の伝送装置に送信すべきデータ信号の伝送を要求する場合等に、割り込み信号生成部１２６、第２の入出力部１２４及び第１の入出力部１１３を通じて割り込み信号を第１の伝送装置１０１に伝送する。
図６（ａ）〜（ｃ）は、第１の入出力部１１３と第２の入出力部１２４との間の種々の信号伝送を示すタイムチャートである（図６においては、割り込み信号の伝送を表示していない。）。
【００６０】
図６（ａ）に示す信号伝送の方法は図１０（ａ）と同じである。最初に、ＣＰＵ１１１は、第１の入出力部１１３、コマンドライン１３１及び第２の入出力部１２４を通じてコマンド信号６０１（コマンド信号はデータ付きコマンド信号であっても良い。）を第２の伝送装置１０２に伝送する。伝送されたコマンド信号６０１はレスポンス信号のみを要求するものである。コマンド信号６０１を受信した制御部１２１は、コマンド信号に対する応答信号であるレスポンス信号を生成し、第２の入出力部１２４、コマンドライン１３１及び第１の入出力部１１３を通じてレスポンス信号６０２を第１の伝送装置１０１に伝送する。
コマンド信号６０１及びレスポンス信号６０２は、クロックライン１３３を通じて伝送されるクロック信号に同期して、転送される。図６（ａ）においては、６０４に示すように、データライン１３２は使用されない。
【００６１】
図６（ｂ）に示す信号伝送の方法は図１０（ｂ）と同じである。最初に、ＣＰＵ１１１は、第１の入出力部１１３、コマンドライン１３１及び第２の入出力部１２４を通じてコマンド信号６１１を第２の伝送装置１０２に伝送する。伝送されたコマンド信号６１１は次に第１の伝送装置１０１から第２の伝送装置１０２に伝送するデータ信号の種類を指定するものである。コマンド信号６１１を受信した第２の伝送装置１０２は、続いてデータ信号が入力されることを知る。制御部１２１は、コマンド信号に対する応答信号であるレスポンス信号６１２を生成し、第１の伝送装置１０１に伝送する。ＣＰＵ１１１は、伝送すべきデータ信号６１３を第１のバッファメモリ１１２に格納し、第１の入出力部１１３のデータバッファに伝送すべきデータ信号６１３の最初のＮバイトをロードする（Ｎバイトは、第１の入出力部１１３の４本のデータライン１３２のデータバッファにロード可能なデータ信号の情報量である。）。
【００６２】
次に、第１の伝送装置１０１は、第１の入出力部１１３、データライン１３２及び第２の入出力部１２４を通じて、第１の入出力部１１３及び第１のバッファメモリ１１２に格納されたデータ信号６１３を第２の伝送装置１０２に伝送する。第１のバッファメモリ１１２に格納されたデータ信号６１３は、順次第１の入出力部１１３のデータバッファにロードされて伝送される。第２の伝送装置１０２は、入力したデータ信号６１３を第２のバッファメモリ１２２に格納する。
コマンド信号６１１、レスポンス信号６１２及びデータ信号６１３は、クロックライン１３３を通じて伝送されるクロック信号に同期して、転送される。
【００６３】
次に、ＣＰＵ１１１は、第１の入出力部１１３、コマンドライン１３１及び第２の入出力部１２４を通じてコマンド信号６１４（コマンド信号はデータ付きコマンド信号であっても良い。）を第２の伝送装置１０２に伝送する。伝送されたコマンド信号６１４は次に第２の伝送装置１０２から第１の伝送装置１０１にデータ信号を伝送することを要求するものである。制御部１２１は、コマンド信号に対する応答信号であるレスポンス信号６１５を生成し、第１の伝送装置１０１に伝送する。コマンド信号６１４を受信した第２の伝送装置１０２は、第２のバッファメモリ１２２に要求されたデータ信号６１６を格納し、第２の入出力部１２４のデータバッファに要求されたデータ信号６１６の最初のＮバイトをロードする（Ｎバイトは、第２の入出力部１２４の４本のデータライン１３２のデータバッファにロード可能なデータ信号の情報量である。）。
【００６４】
次に、第１の伝送装置１０１は、クロックライン１３３を通じてクロック信号を第２の伝送装置１０２に伝送する。要求されたデータ信号６１６の転送が行なわれる。第２の入出力部１２４、データライン１３２及び第１の入出力部１１３を通じて、第２の入出力部１２４及び第２のバッファメモリ１２２に格納されたデータ信号６１６が第１の伝送装置１０１に伝送される。ＣＰＵ１１１は、入力したデータ信号６１６を第１のバッファメモリ１１２に格納する。
コマンド信号６１４、レスポンス信号６１５及びデータ信号６１６は、クロックライン１３３を通じて伝送されるクロック信号に同期して、転送される。
【００６５】
図６（ｃ）については後述する。
図６（ａ）〜（ｃ）に示すように、図１の伝送システムにおいては、コマンドライン１３１及び４本のデータライン１３２は、信号が伝送されない時Highレベルになる。
上述したデータ信号の伝送においては、セレクタ１５１は、１本のデータライン１３２とデータ信号入出力部１５２とを接続する。データ信号の伝送方法は、基本的に従来例と同様である。
【００６６】
次に割り込み信号の伝送を説明する。
外部入出力部１２３が外部の通信装置から送信されたコマンド信号又はデータ信号を受信したとする。制御部１２１は、受信したコマンド信号又はデータ信号を第２のバッファメモリ１２２に格納する。
例えば、外部の通信装置と外部入出力部１２３との間の通信において、コマンド信号に対して一定時間内に応答しなければ両者の通信が遮断される場合がある。このような場合、いったん遮断された両者の通信を回復するには相当の時間を要する。両者の通信を継続するためには、規格で定められる一定時間以内に応答する必要がある。しかしマスターである第１の伝送装置１０１が第１の伝送装置１０１と第２の伝送装置１０２との間の通信を指定する故に、第２の伝送装置１０２は直ぐに必要なデータ信号を入手できない。第２の伝送装置１０２が外部の通信装置に対する応答に必要なデータ信号を当該一定時間以内に入手できない場合もある。
【００６７】
そのような場合、第１の伝送装置１０１と第２の伝送装置１０２との間の通信において、必要な信号を優先して伝送する必要がある。
しかし、第１の伝送装置（デジタル信号処理装置）１０１と第２の伝送装置（オプション装置）１０２との間の通信においては、通常は、スレーブである第２の伝送装置１０２は、マスターである第１の伝送装置１０１が必要な信号の伝送を指定するまでは、必要な信号を入手することが出来ない。又、スレーブである第２の伝送装置１０２は、マスターである第１の伝送装置１０１が必要な信号の伝送を指定するまでは、必要な信号（例えば第２のバッファメモリ１２２に格納したデータ信号）を第１の伝送装置１０１に送信することも出来ない。
【００６８】
そこで実施例１においては、スレーブである第２の伝送装置１０２からマスターである第１の伝送装置１０１に割り込み信号を伝送して、第１の伝送装置１０１が必要な信号の伝送を優先して指定するようにする。
割り込み信号を入力したＣＰＵ１１１は、割り込み処理を実行する。割り込み処理において、第２の伝送装置１０２が要求する信号伝送をＣＰＵ１１１は優先して指定し、第２の伝送装置１０２と第１の伝送装置１０１との間で当該信号が伝送される。
【００６９】
外部入出力部１２３が外部の通信装置から送信されたコマンド信号又はデータ信号を受信すると、制御部１２１は割り込み信号生成部１２６に割り込み信号の生成を指示する。割り込み信号の生成を指示された割り込み信号生成部１２６は、データ信号休止期間検出部１２５からデータ信号休止期間（割り込み信号の伝送可能期間）の情報を入手し、データ信号休止期間に割り込み信号を第２の入出力部１２４に伝送する。
第２の入出力部１２４のセレクタ１５１は、データ信号休止期間検出部１２５からデータ信号休止期間の情報を入手し、データ信号休止期間に１本のデータライン１３２と割り込み信号生成部１２６とを接続する。データ信号休止期間以外の期間は、セレクタ１５１は１本のデータライン１３２とデータ信号入出力部１５２とを接続する。
【００７０】
割り込み信号は、セレクタ１５１（第２の入出力部１２４）、データライン１３２及び第１の入出力部１１３を通じて、ＣＰＵ１１１に伝送される。
割り込み信号を入力したＣＰＵ１１１は、割り込み処理を実行する。
具体的には、ＣＰＵ１１１は、最初に第２の伝送装置１０２に割り込み信号の処理要求内容を問い合わせるコマンド信号を伝送する。通常、第２の伝送装置１０２は、種々の原因に基づいて第１の伝送装置１０１に割り込み信号を伝送する。割り込み信号の種類に応じて必要な処理も異なる。ＣＰＵ１２１（第２の伝送装置１０２）は、割り込み信号の具体的内容を含むレスポンス信号を第１の伝送装置１０１に返す。第１の伝送装置１０１は、割り込み信号の具体的内容に応じて、必要な割り込み処理を実行する。例えば、必要な信号の伝送を優先して指定し、実行する。
割り込み信号の処理要求内容が１種類のみであれば、割り込み信号を入力したＣＰＵ１１１は、直ちにその割り込み処理を実行する。
【００７１】
必要な信号の伝送を実行することにより、例えば第１の伝送装置１０１は、第２の伝送装置１０２の第２のバッファメモリ１２２に格納されたデータ信号を第１のデータバッファ１１２に転送する。例えば第１の伝送装置１０１は、第１のデータバッファ１１２に必要なデータ信号を格納し、第１のデータバッファ１１２に格納されたデータ信号を第２の伝送装置１０２の第２のバッファメモリ１２２に転送する。
第１の伝送装置１０１及び第２の伝送装置１０２を有するシステムは、外部の通信装置の要求に対して常に一定時間以内に応答することが可能である故に、通信遮断を生じることなく、継続して外部の通信装置と通信することが出来る。
【００７２】
データ信号休止期間検出部１２５は、第２の入出力部１２４のコマンドライン１３１、データライン１３２を監視しており、データライン１３２を通じてデータ信号が伝送されない期間（データ信号休止期間）を検出する。
上述のように、割り込み信号生成部１２６及び第２の入出力部１２４は、データ信号休止期間にデータライン１３２を通じて割り込み信号を送信する。これにより、データ信号と割り込み信号が衝突することを避けることが出来る。
第１の伝送装置のデータ信号休止期間検出部１４１は、第１の入出力部１１３のコマンドライン１３１、データライン１３２を監視しており、データ信号休止期間検出部１２５と同様の方法でデータ信号休止期間を検出する。
割り込み信号検出部１１４は、内蔵するデータ信号休止期間検出部１４１が検出したデータ信号休止期間にデータライン１３２を通じて入力した信号を、割り込み信号として検出する。割り込み信号検出部１１４は、検出した割り込み信号をＣＰＵ１１１に伝送する。
【００７３】
データ信号休止期間検出部１４１を有する第１の伝送装置は、データ信号休止期間に伝送された割り込み信号を、それ以外の期間に伝送されたデータ信号から区別することが出来る。割り込み信号を伝送しない通常の伝送に影響を与えない故に、割り込み信号に対応していない伝送装置との互換性を維持することが出来る。通常のデータ信号等の伝送方法は変わらない故に、割り込み信号の伝送機能を実現しながら且つ通常のデータ信号等の伝送規格（例えばＳＤカードの規格）に準拠した伝送装置を実現できる。
【００７４】
図３を用いて、実施例１のデータ信号休止期間検出部１２５がデータ信号休止期間を検出する方法を説明する。データ信号休止期間検出部１４１も同様である。図３は、実施例１の割り込み信号の伝送期間（データ信号休止期間）を説明するためのタイムチャートである。
データ信号休止期間検出部１２５は、２種類のデータ信号休止期間を検出する。
第１のデータ信号休止期間は、コマンド信号に応じて伝送されるデータ信号の終端から次のデータライン上にデータ信号の転送を命ずるコマンド信号の終端までの間の期間である（図３（ａ）のデータ信号休止期間３０９）。
ＳＤカードのプロトコルに従う実施例１の伝送システムにおいては、最初に第１の伝送装置１０１から第２の伝送装置１０２にコマンド信号がコマンドライン１３１を通じて伝送され、次にコマンド信号に応じてレスポンス信号がコマンドライン１３１を通じて伝送され、更に必要であればデータ信号がデータライン１３２を通じて伝送される。いきなりデータラインを通じてデータ信号が伝送されることはない。また、コマンド信号がレスポンス信号のみを要求するコマンド信号であれば、データラインを通じてデータ信号が伝送されることはない。
そこで、データ信号休止期間検出部１２５は、コマンド信号に応じて伝送されるデータ信号の終端から次のデータライン上にデータ信号の転送を命ずるコマンド信号の終端までの間の期間をデータ信号休止期間として検出する。
【００７５】
図３（ａ）において、データ信号休止期間検出部１２５が、コマンド信号に応じて伝送されるデータ信号の終端（データ信号３０４の終端）を検出すると、データ信号休止期間３０９が始まったと判断する。次に、第１の伝送装置１０１がデータライン上にデータ信号の転送を命ずるコマンド信号３０１を伝送する。当該コマンド信号３０１の伝送中にデータ信号が伝送されることはないので、コマンド信号３０１の伝送期間もデータ信号休止期間３０９に含まれる。データ信号休止期間検出部１２５はコマンド信号３０１の終端を検出し、当該終端でデータ信号休止期間３０９が終わったと判断する。
データ信号休止期間検出部はコマンド信号の内容も検出する。もしコマンド信号がデータ信号を要求しないものであれば、次にデータ信号の伝送を要求するコマンド信号が伝送されるまで図３（ａ）に示すデータ信号休止期間３０９を延長する。データ信号休止期間３０９は、データ信号の終端から、データ信号の伝送を要求するコマンド信号の終端までの期間である。
第２の伝送装置１０２は、データ信号休止期間３０９に割り込み信号３０８を送信することが出来る。割り込み信号３０８は、その始端でHighからLowにレベルが変化し、その終端（その終端は、データ信号休止期間３０９の終端に一致する。）でLowからHighに変化する（図３（ａ）及び（ｂ）参照）。
実施例においては、コマンド信号３０１の伝送を完了してから、少なくとも一定期間Ｔ５を経過した後にデータ信号３０５の伝送が開始される。そこで実施例１の方法に代えて、コマンド信号の終端から一定期間Ｔ６（０＜Ｔ６≦Ｔ５）を経過した時点をデータ信号休止期間３０９の終点にしても良い。
【００７６】
第２のデータ信号休止期間は、データ信号の終端から次のデータ信号の始端までの間に検出される期間である（図３（ｂ）のデータ信号休止期間３１４）。
図３（ａ）に示すように、実施例１の伝送システムにおいては、複数の分割されたデータ信号３０５、３０６、３０７を一定の伝送休止期間をあけながら連続して伝送する場合がある（後に図４、図５、図６（ｃ）を用いて詳述する。）。
データ信号休止期間検出部１２５は、分割されたデータ信号と分割されたデータ信号との間にデータ信号休止期間３１４を検出する。
【００７７】
図３（ｂ）は、分割されたデータ信号と分割されたデータ信号との間の期間の拡大図である。複数の３１１は、それぞれデータ信号３０５、３０６の１ビットを表す。
データ信号休止期間検出部１２５は、データ信号３０５の終端（最後の１ビット３１１の終端）からＴ３の期間３１３を経過した時点を始点とし、データ信号３０５の終端からＴ１の期間３１６を経過した時点を終点とする期間を、データ信号休止期間３１４として検出する（その期間をＴ４とすると、Ｔ４＝Ｔ１−Ｔ３）。分割されたデータ信号と分割されたデータ信号との間の期間３１７をＴ２とすると、Ｔ１＜Ｔ２となるように設定する。Ｔ２は最小値であり、実際には期間３１７はＴ２よりも長い場合がある。
第２の伝送装置１０２は、データ信号休止期間３１４に割り込み信号３１２を送信することが出来る。
【００７８】
セレクタ１５１は、データ信号休止期間に割り込み信号をデータライン１３２に送出し、データ信号休止期間以外の期間にデータライン１３２でデータ信号を伝送する。従って、セレクタ１５１は、データ信号休止期間の始点及び終点で接続を切り換える。通常接続の切換にはある程度の時間がかかり、切換中にデータ信号又は割り込み信号を伝送しようとすると、正しく信号を伝送できない恐れがある。
実施例１のセレクタ１５１は接続の切換に約１クロックの時間（１クロックの時間は、データラインを通じてデータ信号を出力するクロック信号の周期）を要する。そこで、実施例１の伝送システムにおいては、データ信号の伝送を終了した時点から一定期間３１３（＝Ｔ３）、及びデータ信号休止期間３１４が終了してから一定期間３１５（＝Ｔ２−Ｔ１）においては、割り込み信号もデータ信号も伝送を禁止している。実施例１の伝送システムにおいては、Ｔ３＝Ｔ２−Ｔ１＝２クロックに設定している。
受信側のデータ信号休止期間検出部１４１は、送信側のデータ信号休止期間検出部１２５と同様に期間Ｔ４（３１４）をデータ信号休止期間として検出しても良く、期間Ｔ２又は期間Ｔ１をデータ信号休止期間として検出しても良い。
【００７９】
図２を用いて、実施例１の伝送方法における割り込み処理を説明する。図２は、実施例１の伝送方法における割り込み処理のフローチャートを示す。図２において、左側は第１の伝送装置１０１の処理を示し、右側は第２の伝送装置１０２の処理を示す。
例えば、外部の通信装置から第２の伝送装置１０２の外部入出力部１２３にデータ信号が伝送されることにより、第２の伝送装置１０２において割り込み処理要求が発生する。
第２の伝送装置１０２は割り込み要求が発生しているか否かをチェックする（ステップ２０１）。もし割り込み要求が発生していればステップ２０２に進み、割り込み要求が発生していなければ処理を終了する。
ステップ２０２において、現在データ信号休止期間であるか否かをチェックする。もしデータ信号休止期間であれば、割り込み信号を送信できるのでステップ２０３に進む。もしデータ信号休止期間でなければ、割り込み信号を送信できないのでステップ２０２に戻る。ステップ２０２を繰り返して、データ信号休止期間になるのを待つ。
【００８０】
ステップ２０３において、第２の伝送装置１０２は割り込み信号を送信する。
次に、第１の伝送装置１０１は割り込み信号を受信する（ステップ２０４）。
次に、第１の伝送装置１０１は、第２の伝送装置１０２に割り込み信号の種類を問い合わる（ステップ２０５）。第２の伝送装置１０２は、第１の伝送装置１０１に割り込み信号の種類を回答する（ステップ２０６）。割り込み信号の問い合わせは、通常のコマンド信号とレスポンス信号のやり取りで行なわれる。
次に、割り込み信号の種類を知った第１の伝送装置１０１は、その割り込み処理を実行する（ステップ２０７）。必要に応じて、例えば第１の伝送装置１０１から第２の伝送装置１０２にデータ信号が送られ又はデータ信号の送信要求が送られる。第２の伝送装置１０２は、第１の伝送装置１０１の要求に応じて処理を実行する（ステップ２０８）。例えば、第２の伝送装置１０２は、外部の通信装置から要求されたデータ信号（例えばそのデータ信号は割り込み処理により第１の伝送装置１０１から第２の伝送装置１０２に伝送されたものである。）を外部入出力部１２３を通じて送信する。
割り込み信号の種類が１種類しかなければ、第１の伝送装置１０１は、ステップ２０４において割り込み信号を受信すると、直ちに割り込み処理を実行する（ステップ２０７）。
【００８１】
図４、図５及び図６（ｃ）を用いて、第１の伝送装置１０１及び第２の伝送装置１０２が有する、長いデータ信号の分割機能について説明する。
図１０（ｃ）で説明したように、従来の伝送システムにおいては、１個のまとまりであるデータ信号は、その情報量の大小にかかわらず、データ信号が途切れることなく始めから終わりまで連続して伝送された。データ信号を伝送している間は、データ信号休止期間は存在しなかった。従って、従来の伝送システムと同じ構成であれば、この間に割り込み信号を伝送することが出来ない。
しかし、データ信号の情報量が大きすぎる場合（例えば圧縮された映像信号のまとまりを伝送する場合）、データ信号の伝送が完了する前に、信号を処理すべき期限が過ぎてしまう場合があり得る。これでは、例えば外部の通信装置と伝送システム（第１の伝送装置及び第２の伝送装置）との間で安定した通信を行なうことが出来ない。
【００８２】
そこで、第１の伝送装置１０１及び第２の伝送装置１０２は、図４に示すデータ信号の生成ブロックを有する。図４は、実施例１の伝送装置のデータ信号の生成ブロックの構成図である。
図４において、４０１はデータ信号生成部、４０２はデータ信号分割部、４０３はデータ信号送出部である。
実施例１の伝送装置においては、ＲＯＭに書き込まれた命令を実行するＣＰＵ１１１及び制御部１２１が、データ信号生成部４０１、データ信号分割部４０２及びデータ信号送出部４０３の機能を有している。
データ信号生成部４０１は、必要なデータ信号を生成する。もしデータ信号生成部４０１が生成したデータ信号の情報量が一定の閾値未満であれば、当該データ信号はそのままデータ信号送出部４０３に伝送される。データ信号送出部４０３は、生成されたデータ信号を第１のバッファメモリ１１２（又は第２のバッファメモリ１２２）に伝送する。第１の入出力部１１３（又は第２の入出力部１２４）は、第１のバッファメモリ１１２（又は第２のバッファメモリ１２２）に格納された当該データ信号を送信する。データ信号は、データライン１３２を通じて連続したデータ列として伝送される。
【００８３】
もしデータ信号生成部４０１が生成したデータ信号の情報量が一定の閾値以上であれば、データ信号はデータ信号分割部４０２に伝送される。データ信号分割部４０２は、入力したデータ信号をを分割して、一定未満の情報量を有する複数の分割されたデータ信号を生成する。データ信号送出部４０３は、データ信号分割部４０２が出力する複数の分割されたデータ信号を入力し、複数の分割されたデータ信号を第１のバッファメモリ１１２（又は第２のバッファメモリ１２２）に伝送する。又、データ信号送出部４０３は、複数の分割されたデータ信号に関する情報を第１の入出力部１１３（又は第２の入出力部１２４）に伝える。第１の入出力部１１３（又は第２の入出力部１２４）は、第１のバッファメモリ１１２（又は第２のバッファメモリ１２２）に格納された当該分割されたデータ信号を、分割されたデータ信号毎に送信する。各分割されたデータ信号はデータライン１３２を通じて連続したデータ列として伝送され、分割されたデータ信号と分割されたデータ信号との間には図３（ｂ）の期間３１７に示す休止期間が設けられる。
【００８４】
図６（ｃ）に、データ信号分割部４０２がデータ信号を分割して、複数の分割されたデータ信号を生成した場合の信号伝送を示す。図６（ｃ）の信号伝送において、コマンド信号６２１に応じて大きな情報量を有するデータ信号が生成される。情報量の大きなデータ信号はデータ信号分割部４０２によって分割される。レスポンス信号６２２が伝送された後、複数の分割されたデータ信号６２３〜６２６はそれぞれの間に休止期間６２７を設けながら伝送される。データ信号休止期間検出部１２５（及び１４１）は、休止期間６２７内にデータ信号休止期間３１４を検出する故に（図３（ｂ）参照）、この期間に割り込み信号の伝送が可能になる。分割されたデータ信号は一定未満の情報量しか持たない故に、割り込み信号は必ず一定の期間内に伝送出来る。
これにより、割り込み処理が手遅れになることを防止できる。
【００８５】
図５は、第１の伝送装置１０１及び第２の伝送装置１０２のデータ信号の生成方法のフローチャートである。
最初に、要求に応じてデータ信号を生成する（ステップ５０１）。次に、生成されたデータ信号の情報量が一定の閾値以上であるか否かをチェックする（ステップ５０２）。もし生成されたデータ信号の情報量が一定の閾値以上であればステップ５０４に進む。もし生成されたデータ信号の情報量が一定の閾値未満であればステップ５０３に進む。
ステップ５０３において、生成されたデータ信号をそのまま連続して送信する。処理を終了する。
【００８６】
ステップ５０４において、生成されたデータ信号を、ｎ個のデータ信号に分割する。それぞれの分割されたデータ信号は、閾値未満の情報量を有する。
次に、ステップ５０５でｎ個の分割されたデータ信号を送信する。ステップ５０５は、ステップ５１１〜５１５を有する。ステップ５０５の詳細を説明する。
最初に、初期値ｋ＝１を設定する（ステップ５１１）。次に、ｋ番目の分割されたデータ信号を送信する（ステップ５１２）。次にｋを１だけインクリメントする（ｋ＝ｋ＋１に設定する）（ステップ５１３）。
次に、一定期間（Ｔ２）だけデータ信号の伝送を休止する（ステップ５１４）。次に、ｋ≦ｎが成立するか否かをチェックする（ステップ５１５）。もしｋ≦ｎが成立すればステップ５１２に戻り、ステップ５１２〜５１５を繰り返す。もしｋ≦ｎが成立しなければ、ｎ個の分割されたデータ信号の伝送が完了したので、処理を終了する。
【００８７】
《実施例２》
図７及び図８を用いて、本発明の実施例２の伝送システムを説明する。実施例２の伝送システムは、２個の伝送モード（第１の伝送モード及び第２の伝送モード）を有する。この点を除き、実施例２の伝送システムは図１に示す実施例１の伝送システムと同一の構成を有する。
実施例１の伝送システムにおいては、第１の入出力部１１３及び第２の入出力部１２４は常に４本のデータラインを通じてデータ信号を伝送した。
実施例２の伝送システムにおいては、第１の入出力部１１３及び第２の入出力部１２４が４本のデータラインを通じてデータ信号を伝送する第１の伝送モードと（実施例１の伝送システムと同じ伝送方法である。）、第１の入出力部１１３及び第２の入出力部１２４が２本のデータラインを通じてデータ信号を伝送する第２の伝送モードとがある。
【００８８】
ＣＰＵ１１１は、第１の伝送モード又は第２の伝送モードのいずれかを選択し、選択された伝送モードを第１の入出力部１１３に通知する。第１の入出力部１１３は、選択された伝送モードに応じて、内部接続を切り換える。
同様に、制御部１２１は、第１の伝送モード又は第２の伝送モードのいずれかを選択し、選択された伝送モードを第２の入出力部１２４に通知する。第２の入出力部１２４は、選択された伝送モードに応じて、内部接続を切り換える。
【００８９】
図７は実施例２の伝送システムの伝送モードを示す図である。図７（ａ）は第１の伝送モードを図示し、図７（ｂ）は第２の伝送モードを図示する。
第１の伝送モードと第２の伝送モードとでは、第１の伝送装置１０１と第２の伝送装置１０２とを接続するデータライン（図１の１３２）の役割が異なる。図７（ａ）及び（ｂ）には、第１の伝送装置１０１、第２の伝送装置１０２、コマンドライン１３１、クロックライン１３３及び各伝送モードの特徴を示す４本のデータライン７０１〜７０４（図１の１３２）のみを表示している。
図７（ａ）に示す第１の伝送モードにおいては、第１の伝送装置１０１及び第２の伝送装置１０２は、４本のデータライン７０１〜７０４の全てを使用してデータ信号を伝送する。第１の伝送モードは、実施例１の伝送方法と同じ伝送方法を実行する。
第１の伝送モードにおいては、４本のデータライン７０１〜７０４は基本的にはデータ信号を伝送するためのラインである。データ信号休止期間に割り込み信号をデータライン７０１を通じて伝送することが出来る。
【００９０】
図７（ｂ）に示す第２の伝送モードにおいては、第１の伝送装置１０１及び第２の伝送装置１０２は、４本のデータライン７０１〜７０４のうち、２本のデータライン７０１、７０２を使用してデータ信号を伝送する。１本のデータライン７０３を、割り込みラインとして使用する。割り込みライン７０３は、割り込み信号を伝送するための専用線である。データライン７０４は使用されない。又、この時、データ信号休止期間検出部１２５、１４１はその機能を停止する。
データ信号を伝送するために２本のデータラインしか使用できない第２の伝送モードにおいては、４本のデータラインを使用できる第１の伝送モードに比べると、第１の伝送装置と第２の伝送装置との間のデータ転送能力が半分になる。
しかし、第２の伝送モードにおいては、割り込みライン７０３を通じていつでも割り込み信号を伝送することが出来る。データ信号を伝送中でも割り込み信号を伝送できる。従って、高い応答性を有する伝送システムを実現できる。
【００９１】
例えば第１の伝送装置及び第２の伝送装置は、コマンド信号に応じて伝送モードを決定する。又は例えば第１の伝送装置及び第２の伝送装置は、第２の伝送装置（オプション装置）の種類に応じて伝送モードを決定する。
第２の伝送装置は、第１の伝送装置が決定した伝送モードの情報を受信し、当該伝送モードに従っても良い。
【００９２】
図８は、実施例２の伝送方法のフローチャートである。図８において、左側は第１の伝送装置１０１の処理を示し、右側は第２の伝送装置１０２の処理を示す。 最初に、第１の伝送装置１０１は、伝送モード（第１の伝送モード又は第２の伝送モード）を決定する。
次に、第１の伝送装置１０１は決定した伝送モードの情報を送信する（ステップ８０２）。次に、第２の伝送装置１０２は決定した伝送モードの情報を受信する（ステップ８１１）。第２の伝送装置１０２は第１の伝送装置の伝送モードと同一の伝送モードに設定される。こうして、第１の伝送装置１０１及び第２の伝送装置１０２は、同一の伝送モードになる。
【００９３】
次に、第１の伝送装置１０１において、第１の伝送モードか否かをチェックする（ステップ８０３）。もし第１の伝送モードであればステップ８０４に進む。もし第１の伝送モードでなければ（第２の伝送モードであれば）、ステップ８０５に進む。
第１の伝送モードであれば、ステップ８０４において、第１の伝送装置は全てのデータラインを通じてデータ信号を送信し又は受信する。
同様に、第２の伝送装置１０２において、第１の伝送モードか否かをチェックする（ステップ８１２）。もし第１の伝送モードであればステップ８１３に進む。もし第１の伝送モードでなければ（第２の伝送モードであれば）、ステップ８１４に進む。
第１の伝送モードであれば、ステップ８１３において、第２の伝送装置は全てのデータラインを通じてデータ信号を送信し又は受信する。
第１の伝送モードにおける割り込み処理の方法は、実施例１と同様である。
【００９４】
第１の伝送装置は、第２の伝送モードであれば（第１の伝送モードでなければ）、ステップ８０５において、データ信号休止期間検出部１４１はその機能を停止させる。これにより、割り込み信号検出部１１４は、後述する割り込みラインを通じて伝送される信号を、それが何時伝送されても、割り込み信号として検出することが出来る。データ信号休止期間検出部１４１が機能したまま、割り込み信号検出部１１４がデータ信号休止期間の信号を受け付けなくなっても良い。
次に、ステップ８０６において２本のデータラインを通じてデータ信号を送信し又は受信する。１本のデータラインを割り込みラインとして使用し、当該割り込みラインを通じて割り込み信号を受信する。
第１の伝送装置は割り込み信号を受信すると、ステップ８０７において割り込み処理を実行する。
同様に、第２の伝送装置は、第２の伝送モードであれば（第１の伝送モードでなければ）、ステップ８１４において、データ信号休止期間検出部１２５の機能を停止させる。これにより、割り込み信号生成部１２６は、いつでも割り込み信号を第２の入出力部１２４及び割り込みラインを通じて、送信することが出来る。
次に、ステップ８１５において２本のデータラインを通じてデータ信号を送信し又は受信する。１本のデータラインを割り込みラインとして使用し、当該割り込みラインを通じて割り込み信号を送信する。
第１の伝送装置が出力した割り込み信号に基づく指示を受信すると、第２の伝送装置は、ステップ８１６において第１の伝送装置の指示に基づく処理を実行する。処理を終了する。
【００９５】
従って、例えば外部の通信装置が第２の伝送装置の外部入力信号１２３に信号処理を要求すると、第２の伝送装置は直ちに割り込み信号を第１の伝送装置に伝送する。データ信号の伝送中に、割り込み信号を伝送することも出来る。
実施例２の伝送システムは第１の伝送モード及び第２の伝送モードを有するが、更に多くの伝送モードを有していても良い。
【００９６】
実施例の伝送装置及び伝送方法においては、シンクロナスデータ伝送を実施しているが、これに限定されるものではない。クロックライン９３３を通じて伝送されるクロック信号を使用する発明を除き、本発明はアシンクロナス（非同期）データ伝送にも適用可能である。
実施例においてはデジタル信号処理装置及びそのオプション装置を有する伝送システムを例示したが、これに限定されるものではない。例えば、本発明を２個のデジタル信号処理装置の相互の通信に適用することも出来る。
【００９７】
【発明の効果】
本発明によれば、少ない入出力端子で（専用の割り込み信号ラインを有することなく）、割り込み信号を伝送可能な（高い応答性を有する）伝送システム及び伝送方法を実現できるという有利な効果が得られる。これにより、専用の割り込み信号ラインを有する伝送装置に比べて、小型で安価な伝送装置を実現できる。本発明によれば、割り込み信号の専用ラインを持たない規格（例えばＳＤカードの規格）に従い（互換性を失うことなく）、且つ割り込み信号を伝送可能な（高い応答性を有する）伝送システム及び伝送方法を実現できるという有利な効果が得られる。
これにより、割り込み信号を利用して高い応答性を有するマスター／スレーブ型伝送システム及び伝送方法を実現出来る。
本発明によれば、データ信号の直後と次のデータ信号の直前にデータ信号も割り込み信号も伝送されない期間を設け、当該期間に割り込み信号とデータ信号とをスイッチングすることにより、高い動作周波数で動作する高速の伝送装置、伝送システム及び伝送方法を実現出来るという有利な効果が得られる。
【００９８】
本発明によれば、コマンド信号を伝送後にデータ信号を伝送するプロトコル（例えばＳＤカードの規格）を有し、当該プロトコルに基づいて発生するデータ信号を伝送しない期間にデータラインを通じて割り込み信号を送信する（高い応答性を有する）伝送装置及び伝送方法を実現できるという有利な効果が得られる。
本発明によれば、データ信号の伝送完了後に設けられたデータ信号の伝送禁止期間を利用して割り込み信号を伝送することにより、通常のデータ信号の伝送を妨げることなく割り込み信号を伝送出来（高い応答性を有し）且つ通信プロトコルに準拠した伝送装置及び伝送方法を実現できるという有利な効果が得られる。
本発明によれば、データ信号及び割り込み信号を確実に伝送する伝送装置及び伝送方法を実現できるという有利な効果が得られる。
【００９９】
本発明によれば、伝送するデータ信号の情報量が大きい場合にも、一定期間内に確実に割り込み信号を伝送できる伝送装置及び伝送方法を実現できるという有利な効果が得られる。
本発明によれば、第２の伝送モードを選択することによりいつでも割り込み信号を伝送することが出来、高い応答性を有する伝送システム及び伝送方法を実現できるという有利な効果が得られる。
【図面の簡単な説明】
【図１】 本発明の実施例の伝送システムのブロック図
【図２】 本発明の実施例１の伝送方法のフローチャート
【図３】 本発明の実施例１の割り込み信号の伝送期間を説明するためのタイムチャート
【図４】 本発明の実施例１の伝送装置のデータ信号の生成ブロックの構成図
【図５】 本発明の実施例１のデータ信号の生成方法のフローチャート
【図６】 本発明の実施例１の伝送システムにおける第１の伝送装置と第２の伝送装置との間の種々の信号伝送を示すタイムチャート
【図７】 本発明の実施例２の伝送システムの伝送モードを示す図
【図８】 本発明の実施例２の伝送方法のフローチャート
【図９】 従来の伝送システムのブロック図
【図１０】 従来の伝送システムにおける第１の伝送装置と第２の伝送装置との間の種々の信号伝送を示すタイムチャート
【符号の説明】
１０１、９０１ 第１の伝送装置
１０２、９０２ 第２の伝送装置
１１１、９１１ ＣＰＵ
１１２、９１２ 第１のバッファメモリ
１１３、９１３ 第１の入出力部
１１４ 割り込み信号検出部
１１５、１２７、９１４、９２５ 内部バス
１２１、９２１ 制御部
１２２、９２２ 第２のバッファメモリ
１２３、９２３ 外部入出力部
１２４、９２４ 第２の入出力部
１２５、１４１ データ信号休止期間検出部
１２６ 割り込み信号生成部
１３１、９３１ コマンドライン
１３２、７０１、７０２、７０３、７０４、９３２ データライン
１３３、９３３ クロックライン
１３４、９３４ 電源ライン
１３５、９３５ グラウンドライン
１５１ セレクタ
１５２ データ信号入出力部
４０１ データ信号生成部
４０２ データ信号分割部
４０３ データ信号送出部
【発明の属する技術分野】
本発明は、伝送装置及び伝送方法に関する。
【０００２】
【従来の技術】
今日、コンピュータ、デジタル映像信号処理装置、デジタル音声信号処理装置等の多くの種類のデジタル信号処理装置が実用化されている。更に、これらを使用するユーザが、それぞれのデジタル信号処理装置に対して多様な要求を持つようになってきた。
ユーザの多様化した好みに対応できるデジタル信号処理装置を実現する方法のひとつとして、デジタル信号処理装置に装着可能な種々のオプション装置を揃える方法がある。ユーザは種々のオプション装置の中から選択したオプション装置をデジタル信号処理装置に装着することにより、ユーザの好みに応じた機能を有するデジタル信号処理装置を実現出来る。
【０００３】
種々のオプション装置を実現する上で、デジタル信号処理装置とオプション装置との間の信号伝送の標準化が必要になる。標準化された信号伝送プロトコルは、それぞれのオプション装置において必要な種々の信号を伝送出来るプロトコルでなければならない。
多くの場合、デジタル信号処理装置とオプション装置との間の信号伝送プロトコルはマスター／スレーブ方式である。マスター／スレーブ方式のシステムにおいては、一般にデジタル信号処理装置がマスターであり、オプション装置がスレーブである。マスター／スレーブ方式の通信においては、通常マスターであるデジタル信号処理装置が、どのような信号をデジタル信号処理装置からオプション装置に伝送し、どのような信号をオプション装置からデジタル信号処理装置に伝送するかを決定する。
【０００４】
図９及び図１０を用いて、従来の伝送システムを説明する。
図９は従来の伝送システムのブロック図である。図９の伝送システムは、第１の伝送装置９０１と第２の伝送装置９０２とを有する。
第１の伝送装置９０１はデジタル信号処理装置である。第２の伝送装置９０２はそのオプション装置である。図９の第２の伝送装置９０２は、ＳＤカード（登録商標）の標準プロトコルに従うオプションカードである。第２の伝送装置９０２は、第１の伝送装置９０１に設けられたＳＤカードの規格に従うオプションスロットに装着されることにより、第１の伝送装置９０１と通信を行なう。
本発明は伝送装置及び伝送方法に関するものである故に、本明細書においては、伝送機能を有するデジタル信号処理装置及びそのオプション装置を伝送装置と呼ぶ。
図９の第１の伝送装置９０１は携帯情報端末である。
【０００５】
第１の伝送装置９０１は、ＣＰＵ９１１、第１のバッファメモリ９１２及び第１の入出力部９１３を有する。ＣＰＵ９１１、第１のバッファメモリ９１２及び第１の入出力部９１３は相互に内部バス９１４で結ばれており、相互に信号を伝送することが出来る。
第２の伝送装置９０２は、制御部９２１、第２のバッファメモリ９２２、外部入出力部９２３、第２の入出力部９２４を有する。制御部９２１は第２のバッファメモリ９２２、外部入出力部９２３及び第２の入出力部９２４と接続されており、相互に信号を伝送することが出来る。第２のバッファメモリ９２２は、制御部９２１及び第２の入出力部９２４と接続されており、相互に信号を伝送することが出来る。
第２の伝送装置９０２の外部入出力部９２３には、外部装置が接続される。
第１の入出力部９１３と第２の入出力部９２４とは、ＳＤカードの標準プロトコルに従ってデータ信号等を相互に伝送することが出来る。図９の信号伝送において、第１の伝送装置９０１がマスターであり、第２の伝送装置９０２がスレーブである。
【０００６】
第１の伝送装置９０１のＣＰＵ９１１は、第１の入出力部９１３及び第２の入出力部９２４を通じて、第２の伝送装置９０２にコマンド信号、データ信号を送り、第２の伝送装置９０２からレスポンス信号、データ信号を受信することが出来る。
上記の伝送システムを利用して、第１の伝送装置９０１は第２の伝送装置９０２と通信を行なうことが出来るばかりでなく、外部入出力部９２３に接続された外部装置とも通信を行なうことが出来る。第１の伝送装置９０１と外部装置との通信においては、第２の伝送装置９０２が、両者の通信の仲立ちをする。
【０００７】
第１の入出力部９１３と第２の入出力部９２４とは、１本のコマンドライン９３１、４本のデータライン、１本のクロックライン、１本の電源ライン９３４、２本のグラウンドラインからなる９本の線で相互に接続されている（ＳＤカードの標準仕様に従っている。）。
以下、ＳＤカードの標準プロトコルに従う信号伝送方法を説明する。
第２の伝送装置９０２は、第１の伝送装置９０１から電源ライン９３４を通じて電源を供給される。
【０００８】
第１の入出力部９１３と第２の入出力部９２４は、相互にシンクロナス（同期式）データ伝送を行なう。シンクロナスデータ伝送は、第１の入出力部９１３から第２の入出力部９２４にクロックライン９３３を通じてクロック信号を伝送し、当該クロック信号に同期して双方向にコマンドライン９３１又はデータライン９３２を通じて信号を伝送する方式である。
第１の入出力部９１３及び第２の入出力部９２４はそれぞれ、コマンドライン９３１及び４本のデータライン９３２のそれぞれについて、クロック信号に同期して信号を出力するための全２重データバッファを有する出力部（入力モードでは出力インピーダンスがハイインピーダンスになるスリーステート機能を有する。）と、クロック信号に同期して信号を入力するための全２重データバッファを有する入力部と、を有する。
【０００９】
送信用全２重データバッファは、現在送信中のデータ信号を格納するパラレルイン／シリアルアウト型シフトレジスタと、次に送信するデータ信号を格納するパラレルイン／パラレルアウト型レジスタとを有する。パラレルイン／シリアルアウト型シフトレジスタが現在送信中のデータ信号の送信を完了すると、パラレルイン／パラレルアウト型レジスタに格納されているデータ信号が、自動的にパラレルイン／シリアルアウト型シフトレジスタにロードされる。パラレルイン／シリアルアウト型シフトレジスタはデータ信号の送信を継続する。
第１の伝送装置のＣＰＵ９１１（又は第２の伝送装置の制御部９２１若しくは第２のバッファメモリ９２２）は、パラレルイン／パラレルアウト型レジスタに格納されているデータ信号がパラレルイン／シリアルアウト型シフトレジスタにロードされると、パラレルイン／シリアルアウト型シフトレジスタにロードされた当該データ信号の送信が完了する前に、次のデータ信号をパラレルイン／パラレルアウト型レジスタにロードする。
【００１０】
同様に受信用全２重データバッファは、現在受信中のデータ信号を格納するシリアルイン／パラレルアウト型シフトレジスタと、既に受信したデータ信号を格納するパラレルイン／パラレルアウト型レジスタとを有する。シリアルイン／パラレルアウト型シフトレジスタが現在受信中のデータ信号の受信を完了すると、シリアルイン／パラレルアウト型シフトレジスタに格納されたデータ信号が、自動的にパラレルイン／パラレルアウト型レジスタにロードされる。シリアルイン／パラレルアウト型シフトレジスタはデータ信号の受信を継続する。
第１の伝送装置のＣＰＵ９１１（又は第２の伝送装置の制御部９２１若しくは第２のバッファメモリ９２２）は、シリアルイン／パラレルアウト型シフトレジスタに格納されたデータ信号がパラレルイン／パラレルアウト型レジスタにロードされると、再びシリアルイン／パラレルアウト型シフトレジスタが新たなデータ信号の受信を完了する前に、パラレルイン／パラレルアウト型レジスタにロードされたデータ信号を処理する。
このようにしてデータ信号は、その情報量にかかわらず、途切れることなく連続して転送される。
【００１１】
第１の伝送装置９０１のＣＰＵ９１１は、第１の入出力部９１３及び第２の入出力部９２４を通じて種々のコマンド信号又はデータ信号を第２の伝送装置９０２に伝送することが出来る。第２の伝送装置９０２の制御部９２２は、第１の伝送装置９０１から伝送されるコマンド信号に応じて、第２の入出力部９２４及び第１の入出力部９１３を通じて種々のレスポンス信号又はレスポンス信号及びデータ信号を第１の伝送装置９０１に伝送する。
図１０（ａ）〜（ｃ）は、第１の入出力部９１３と第２の入出力部９２４との間の種々の信号伝送を示すタイムチャートである。
【００１２】
図１０（ａ）に示す信号伝送を説明する。最初に、ＣＰＵ９１１は、第１の入出力部９１３、コマンドライン９３１及び第２の入出力部９２４を通じてコマンド信号１００１を第２の伝送装置９０２に伝送する。伝送されたコマンド信号１００１（コマンド信号はデータ付きコマンド信号であってもよい。）はデータ信号の伝送を要求せず、レスポンス信号のみを要求するものである。コマンド信号１００１を受信した制御部９２１は、コマンド信号に対する応答信号であるレスポンス信号を生成し、第２の入出力部９２４、コマンドライン９３１及び第１の入出力部９１３を通じてレスポンス信号１００２を第１の伝送装置９０１に伝送する。
コマンド信号１００１及びレスポンス信号１００２は、クロックライン９３３を通じて伝送されるクロック信号に同期して、転送される。図１０（ａ）においては、１００４に示すように、データライン９３２は使用されない。
【００１３】
図１０（ｂ）に示す信号伝送を説明する。最初に、ＣＰＵ９１１は、第１の入出力部９１３、コマンドライン９３１及び第２の入出力部９２４を通じてコマンド信号１０１１を第２の伝送装置９０２に伝送する。伝送されたコマンド信号１０１１は次に第１の伝送装置９０１から第２の伝送装置９０２に伝送するデータ信号の種類を指定するものである。コマンド信号１０１１を受信した第２の伝送装置は、続いてデータ信号が入力されることを知る。制御部９２１は、コマンド信号に対する応答信号であるレスポンス信号１０１２を生成し、第１の伝送装置９０１に伝送する。ＣＰＵ９１１は、伝送すべきデータ信号１０１３を第１のバッファメモリ９１２に格納し、第１の入出力部９１３に伝送すべきデータ信号１０１３の最初のＮバイトをロードする（Ｎバイトは、第１の入出力部９１３の４本のデータライン９３２のデータバッファにロード可能なデータ信号の情報量である。）。
【００１４】
次に、第１の伝送装置９０１は、第１の入出力部９１３、データライン９３２及び第２の入出力部９２４を通じて、第１の入出力部９１３及び第１のバッファメモリ９１２に格納したデータ信号１０１３を第２の伝送装置９０２に伝送する。第１のバッファメモリ９１２に格納されたデータ信号１０１３は、順次第１の入出力部９１３のデータバッファにロードされて伝送される。第２の伝送装置９０２は、入力したデータ信号１０１３を第２のバッファメモリ９２２に格納する。
コマンド信号１０１１、レスポンス信号１０１２及びデータ信号１０１３は、クロックライン９３３を通じて伝送されるクロック信号に同期して、転送される。
【００１５】
次に、ＣＰＵ９１１は、第１の入出力部９１３、コマンドライン９３１及び第２の入出力部９２４を通じてコマンド信号１０１４を第２の伝送装置９０２に伝送する。伝送されたコマンド信号１０１４は次に第２の伝送装置９０２から第１の伝送装置９０１にデータ信号を伝送することを要求するものである。制御部９２１は、コマンド信号に対する応答信号であるレスポンス信号１０１５を生成し、第１の伝送装置９０１に伝送する。コマンド信号１０１４を受信した第２の伝送装置９０２は、第２のバッファメモリ９２２に要求されたデータ信号１０１６を格納し、第２の入出力部９２４に要求されたデータ信号１０１６の最初のＮバイトをロードする（Ｎバイトは、第２の入出力部９２４の４本のデータライン９３２のデータバッファにロード可能なデータ信号の情報量である。）。
【００１６】
次に、第１の伝送装置９０１は、クロックライン９３３を通じてクロック信号を第２の伝送装置９０２に伝送する。第１の伝送装置９０１が要求したデータ信号１０１６が、第２の伝送装置９０２から第１の伝送装置９０１に転送される。第２の入出力部９２４、データライン９３２及び第１の入出力部９１３を通じて、第２の入出力部９２４及び第２のバッファメモリ９２２に格納されたデータ信号１０１６が、第１の伝送装置９０１に伝送される。ＣＰＵ９１１は、入力したデータ信号１０１６を第１のバッファメモリ９１２に格納する。
コマンド信号１０１４、レスポンス信号１０１５及びデータ信号１０１６は、クロックライン９３３を通じて伝送されるクロック信号に同期して、転送される。
【００１７】
図１０（ｃ）に示す信号伝送を説明する。図１０（ｃ）に示す信号伝送は基本的には図１０（ｂ）と同じである。図１０（ｃ）の信号伝送において伝送するデータ信号の情報量は、図１０（ｂ）の信号伝送において伝送するデータ信号の情報量よりも多い。この点のみに相違点がある。
ＣＰＵ９１１は、第１の入出力部９１３、コマンドライン９３１及び第２の入出力部９２４を通じてコマンド信号１０２１を第２の伝送装置９０２に伝送する。伝送されたコマンド信号１０２１に応じて、次に第１の伝送装置９０１から第２の伝送装置９０２にレスポンス信号１０２２が伝送される。続いて、第１の伝送装置９０１から第２の伝送装置９０２にデータ信号１０２３を伝送し、又は第２の伝送装置９０２から第１の伝送装置９０１にデータ信号１０２３を伝送する。伝送方法の詳細は、図１０（ｂ）において説明した方法と同じである。
【００１８】
図１０（ｂ）と図１０（ｃ）とでは伝送するデータ信号の情報量が異なるが、上記のように、全２重データバッファを有する第１の入出力部９１３及び第２の入出力部９２４は、データ信号を途切れることなく連続して伝送する。
図１０（ａ）〜（ｃ）に示すように、図９の伝送システムにおいては、コマンドライン９３１及び４本のデータライン９３２は、信号が伝送されない時Highレベルになる。
図１０（ｂ）及び（ｃ）において、データ信号は４本のデータライン９３２を通じて伝送される。４本のデータライン９３２は、４本同時に使用される場合とと、１本だけ使用される場合とがある。
【００１９】
上記のように、スレーブであるオプション装置は、オプション装置からデジタル信号処理装置に伝送したい信号があっても、又はデジタル信号処理装置からオプション装置に伝送してほしい信号があっても、マスターであるデジタル信号処理装置がその信号の伝送を指定するまでは、オプション装置からデジタル信号処理装置に信号を伝送することが出来ず、デジタル信号処理装置からオプション装置に信号を伝送してもらうことも出来ない。
【００２０】
しかし、ある種のオプション装置は外部からの要求等に応じて素早く信号を処理する必要があり（高い応答性を要求され）、そのようなオプション装置は、マスターであるデジタル信号処理装置がその処理すべき信号の伝送を指定するまで待てない。
スレーブであるオプション装置がマスターであるデジタル信号処理装置にその処理すべき信号の伝送を優先して指定させる方法として、オプション装置からデジタル信号処理装置に割り込み信号を伝送する方法がある。デジタル信号処理装置の中央処理装置（「ＣＰＵ」と言う。Central Processing Unit）は、割り込み信号を入力して、割り込み処理を実行する。割り込み処理において、オプション装置が要求する信号伝送をＣＰＵは優先して指定し、オプション装置とデジタル信号処理装置との間で当該信号が伝送される。
【００２１】
【発明が解決しようとする課題】
しかし、データ信号を伝送するデータラインと割り込み信号を伝送する割り込み信号ラインとを別個に設けるとすれば、デジタル信号処理装置とオプション装置とは多くの入出力端子を持つ必要がある。
デジタル信号処理装置及びオプション装置には、それらの小型化という市場の強い要求がある。多くの入出力ラインを有する（データ信号ラインと割り込み信号ラインとを別個に有する）デジタル信号処理装置とオプション装置とで構成される伝送システムは高い応答性を有するが、小型で安価なデジタル信号処理装置及び小型で安価なオプション装置の実現を困難にする。
本発明は、少ない入出力端子で（専用の割り込み信号ラインを有することなく）、割り込み信号を伝送可能な（高い応答性を有する）小型で安価な伝送装置及び伝送方法を提供することを目的とする。
【００２２】
又、割り込み信号の専用ラインを持たない規格に従うオプション装置に専用の割り込み信号ラインを追加するとすれば、割り込み信号ラインを持つオプション装置と割り込み信号ラインを持たない標準のオプション装置との間の互換性がなくなる。このようなオプション装置は、ユーザにとって極めて使いにくいものになる。
割り込み信号の専用ラインを持たない規格に従うオプション装置として、例えば従来例及び実施例において例示するＳＤカード及びその応用製品がある。
本発明は、例えばＳＤカードの規格のように割り込み信号の専用ラインを持たない規格に従い、且つ割り込み信号を伝送可能な（高い応答性を有する）伝送装置及び伝送方法を提供することを目的とする。
【００２３】
【課題を解決するための手段】
上記課題を解決するために、本発明は以下の構成を有する。
請求項１に記載の発明は、割り込み信号に応じて割り込み処理を行なう中央演算処理装置と、第２の伝送装置と第１の伝送装置との間でデータ信号を伝送し及び前記第２の伝送装置から第１の伝送装置に割り込み信号を伝送する少なくとも１本のデータラインを有する入出力部と、前記第２の伝送装置から前記データラインを通じて伝送された信号の中から割り込み信号を検出する割り込み信号検出部と、を有することを特徴とする第１の伝送装置である。
【００２４】
請求項８に記載の発明は、第１の伝送装置と第２の伝送装置との間でデータ信号を伝送し及び第２の伝送装置から前記第１の伝送装置に割り込み信号を伝送する少なくとも１本のデータラインを有する入出力部と、前記データライン上を前記データ信号が伝送されないデータ信号休止期間を検出するデータ信号休止期間検出部と、前記データ信号休止期間に割り込み信号を前記入出力部に伝送する割り込み信号生成部と、を有することを特徴とする第２の伝送装置である。
【００２５】
請求項１６に記載の発明は、第１の伝送装置と第２の伝送装置との間の伝送方法であって、データラインを通じてデータ信号を伝送するデータ信号伝送ステップと、前記データライン上をデータ信号が伝送されないデータ信号休止期間を前記第２の伝送装置において検出するデータ信号休止期間検出ステップと、前記データ信号休止期間に、割り込み信号を前記第２の伝送装置から前記第１の伝送装置に伝送する割り込み信号伝送ステップと、前記第１の伝送装置において、前記割り込み信号に基づいて割り込み処理を実行する割り込み処理ステップと、を有することを特徴とする伝送方法である。
【００２６】
本発明の第１の伝送装置及び第２の伝送装置を有する伝送システムを構成することにより、少ない入出力端子で（専用の割り込み信号ラインを有することなく）、割り込み信号を伝送可能な（高い応答性を有する）伝送システム及び伝送方法を実現できる。
本発明の第１の伝送装置及び第２の伝送装置を有する伝送システムを構成することにより、割り込み信号の専用ラインを持たない規格に従い（互換性を失うことなく）、且つ割り込み信号を伝送可能な（高い応答性を有する）伝送システム及び伝送方法を実現できる。
これにより、割り込み信号を利用して高い応答性を有するマスター／スレーブ型伝送システム及び伝送方法を実現出来る。
【００２７】
「割り込み信号」は、中央演算処理装置（「ＣＰＵ」）に割り込み処理を要求する信号を意味する。
「第２の伝送装置と第１の伝送装置との間でデータ信号を伝送」とは、第２の伝送装置から第１の伝送装置にデータ信号を伝送しても良く、第１の伝送装置から第２の伝送装置にデータ信号を伝送しても良い。
【００２８】
請求項２に記載の発明は、前記割り込み信号検出部は、前記データライン上を前記データ信号が伝送されないデータ信号休止期間を検出するデータ信号休止期間検出部を有し、前記データ信号休止期間検出部が検出した前記データ信号休止期間に伝送された信号を、割り込み信号として検出することを特徴とする請求項１に記載の第１の伝送装置である。
【００２９】
本発明は、データラインを伝送されるデータ信号と割り込み信号との中から、正しく割り込み信号を検出する第１の伝送装置を実現できるという作用を有する。
【００３０】
請求項３に記載の発明は、前記入出力部は、少なくとも第１の伝送装置から前記第２の伝送装置にコマンド信号を伝送するコマンドラインを更に有し、且つ前記データラインを通じて前記コマンド信号に応じて前記第２の伝送装置と第１の伝送装置との間でデータ信号を伝送し、前記データ信号休止期間検出部は、前記コマンド信号に応じて伝送されるデータ信号の終端から次のデータライン上にデータ信号の転送を命ずる前記コマンド信号の終端までの間の任意の期間を、前記データ信号休止期間として検出する、ことを特徴とする請求項２に記載の第１の伝送装置である。
【００３１】
請求項９に記載の発明は、前記入出力部は、少なくとも前記第１の伝送装置から第２の伝送装置にコマンド信号を伝送するコマンドラインを更に有し、前記データラインは、前記コマンド信号に応じて前記第１の伝送装置と第２の伝送装置との間でデータ信号を伝送し、前記データ信号休止期間検出部は、前記コマンド信号に応じて伝送されるデータ信号の終端から次のデータライン上にデータ信号の転送を命ずる前記コマンド信号の終端までの間の任意の期間を、前記データ信号休止期間として検出する、ことを特徴とする請求項８に記載の第２の伝送装置である。
【００３２】
例えばＳＤカードのプロトコルのように、コマンド信号を伝送後にコマンド信号に従ってデータ信号を伝送するプロトコルにおいては、データ信号を伝送し終わってから次のデータライン上にデータ信号の転送を命ずるコマンド信号を伝送し終わるまでデータラインは使用されない。このようなプロトコルに従う伝送装置において、データ信号を伝送し終わってから次のデータライン上にデータ信号の転送を命ずるコマンド信号を伝送し終わるまでの期間をデータ信号休止期間とし、この期間内にデータラインを通じて割り込み信号を伝送すれば、通常のデータ信号の伝送を妨げることなく割り込み信号を伝送することが出来る。データ信号から割り込み信号を識別することも容易である。
本発明の伝送装置は、コマンド信号を伝送後にデータ信号を伝送するプロトコルを有し、当該プロトコルに基づいて発生するデータ信号を伝送しない期間にデータラインを通じて割り込み信号を送信する。
本発明の伝送装置は、コマンド信号を伝送後にデータ信号を伝送するプロトコルを有し、当該プロトコルに基づいて発生するデータ信号を伝送しない期間にデータラインを通じて受信した信号を割り込み信号として検出する。
【００３３】
請求項４に記載の発明は、前記データ信号休止期間検出部は、前記データ信号の終端を始点とする第１の期間Ｔ１（Ｔ１は任意の期間）内の任意の期間を、前記データ信号休止期間として検出する、ことを特徴とする請求項２に記載の第１の伝送装置である。
請求項１０に記載の発明は、前記データ信号休止期間検出部は、前記データ信号の終端を始点とする第１の期間Ｔ１（Ｔ１は任意の期間）内の任意の期間を、前記データ信号休止期間として検出する、ことを特徴とする請求項８に記載の第２の伝送装置である。
【００３４】
データ信号の伝送完了後一定期間、次のデータ信号の伝送を禁止する伝送プロトコルに従う伝送装置において、データ信号の伝送完了後の一定期間Ｔ１をデータ信号休止期間とし、この期間内にデータラインを通じて割り込み信号を伝送する。これにより、通常のデータ信号の伝送を妨げることなく割り込み信号を伝送することが出来る。データ信号から割り込み信号を識別することも容易である。本発明の伝送装置は、データ信号の伝送完了後一定期間次のデータ信号の伝送を禁止する伝送プロトコルを有し、当該プロトコルに基づいて発生するデータ信号を伝送しない期間にデータラインを通じて割り込み信号を送信する。
本発明の伝送装置は、データ信号の伝送完了後一定期間次のデータ信号の伝送を禁止する伝送プロトコルを有し、当該プロトコルに基づいて発生するデータ信号を伝送しない期間にデータラインを通じて受信した信号を割り込み信号として検出する。
【００３５】
請求項１１に記載の発明は、前記入出力部は、前記データ信号の伝送後、少なくとも前記データ信号の終端を始点とする第２の期間Ｔ２が経過した後に、次の前記データ信号を伝送し、前記第２の期間Ｔ２は、前記第１の期間Ｔ１よりも少なくとも１クロックの時間だけ長い期間である、ことを特徴とする請求項１０に記載の第２の伝送装置である。
請求項１２に記載の発明は、前記データ信号休止期間検出部は、前記データ信号の終端から第３の期間Ｔ３（Ｔ３は、１クロックの時間以上の期間）を経過した時点を始点とし、前記始点から第４の期間Ｔ４（Ｔ４は任意の期間）を経過した時点を終点とする期間を、前記データ信号休止期間として検出し、ことを特徴とする請求項１０に記載の第２の伝送装置である。
【００３６】
第２の伝送装置の入出力部においては、一般に、データ信号の送受信の時と割り込み信号の送信の時とでは使用するハードウエアの一部を切り換える。特にデータ信号のシンクロナス伝送を行う第２の伝送装置においては、クロック信号を入力して伝送するデータ信号の伝送の時と、クロック信号を伴わずに伝送する割り込み信号の送信の時とでハードウエアを切り換える必要がある。このようなハードウエアの切り換えには一定の時間が必要である。又、データ転送の方向を変える時にも一定の時間が必要である。そこで、例えばデータ信号の送受信の時と割り込み信号の送信の時とでハードウエアの切り換えが必要な第２の伝送装置において、データ信号の送受信完了後一定期間割り込み信号の伝送を禁止し、次のデータ信号の伝送が開始されるよりも少なくとも一定期間早く割り込み信号の伝送を終了する。この一定期間内にハードウエアの切り換えを完了することにより、ハードウエアの切り換え中等に信号伝送を行なうことに起因する伝送エラーを回避することが出来る。
１クロックの時間とは、データラインを通じてデータ信号を出力するクロック信号の周期を意味する。
【００３７】
請求項５に記載の発明は、第１の伝送装置から前記第２の伝送装置に伝送するデータ信号を生成するデータ信号生成部と、前記データ信号が一定以上の情報量を有すれば、前記データ信号を分割して一定未満の情報量を有する複数の分割されたデータ信号を生成するデータ信号分割部と、を更に有し、前記入出力部は、前記データラインを使用して第１の伝送装置から前記第２の伝送装置に複数の前記分割されたデータ信号を順次伝送し、且つ前記分割されたデータ信号の伝送完了後でその次の前記分割されたデータ信号の伝送開始前に少なくとも一定の伝送休止期間を有する、ことを特徴とする請求項１に記載の第１の伝送装置である。
【００３８】
請求項１３に記載の発明は、第２の伝送装置から前記第１の伝送装置に伝送するデータ信号を生成するデータ信号生成部と、前記データ信号が一定以上の情報量を有すれば、前記データ信号を分割して一定未満の情報量を有する複数の分割されたデータ信号を生成するデータ信号分割部と、を更に有し、前記入出力部は、前記データラインを使用して第２の伝送装置から前記第１の伝送装置に複数の前記分割されたデータ信号を順次伝送し、且つ前記分割されたデータ信号の伝送完了後でその次の前記分割されたデータ信号の伝送開始前に少なくとも一定の伝送休止期間を有する、ことを特徴とする請求項８に記載の第２の伝送装置である。
【００３９】
請求項１７に記載の発明は、前記第１の伝送装置又は前記第２の伝送装置において、伝送するデータ信号を生成するデータ信号生成ステップと、前記データ信号生成ステップにおいて生成した前記データ信号が一定以上の情報量を有すれば、前記データ信号を分割して一定未満の情報量を有する複数の分割されたデータ信号を生成するデータ信号分割ステップと、前記データラインを使用して複数の前記分割されたデータ信号を順次伝送し、且つ前記分割されたデータ信号の伝送完了後でその次の前記分割されたデータ信号の伝送開始前に少なくとも一定の伝送休止期間を設けるデータ信号伝送ステップと、を更に有することを特徴とする請求項１５に記載の伝送方法である。
【００４０】
従来例において説明したように（図１０）、従来の伝送装置においては、ひとつのまとまりであるデータ信号は連続して伝送される。データ信号の情報量が非常に大きい場合、このデータ信号の伝送が完了するまでは割り込み信号を伝送することが出来なかった。割り込み信号は緊急の信号処理を必要とする信号である。連続して伝送されるデータ信号の情報量が大きすぎると、当該データ信号の伝送が完了するまでに、割り込み信号が要求する信号処理が手遅れになる場合も出てくる。
本発明の伝送装置及び伝送方法は、データ信号の情報量が大きすぎる場合は必ずデータ信号を一定以下の情報量を有するデータ信号に分割する。本発明と、データ信号の終端を始点とする一定期間内の任意の期間に割り込み信号を伝送する上記の発明とを組み合わせることにより、割り込み信号の伝送が手遅れになる恐れがない伝送装置及び伝送方法を実現できる。
【００４１】
請求項６に記載の発明は、第１の伝送モードと第２の伝送モードとを含む複数の伝送モードの中から１個の伝送モードを決定し、及び割り込み信号に応じて割り込み処理を行なう中央演算処理装置と、複数のデータラインを有する入出力部と、を有し、前記第１の伝送モードにおいては前記入出力部は全ての前記データラインを通じてデータ信号を伝送し、前記第２の伝送モードにおいては前記入出力部は少なくとも１本の前記データラインを通じてデータ信号を伝送し且つ少なくとも１本の他の前記データラインを通じて前記第２の伝送装置から第１の伝送装置に伝送された割り込み信号を受信する、ことを特徴とする第１の伝送装置である。
【００４２】
請求項１４に記載の発明は、第１の伝送装置から第２の伝送装置に伝送された伝送モードの情報に基づいて、又は前記第１の伝送装置から第２の伝送装置に伝送されたコマンド信号に基づいて、第１の伝送モードと第２の伝送モードとを含む複数の伝送モードの中から１個の伝送モードを決定する伝送モード決定部と、複数のデータラインを有する入出力部と、割り込み信号を生成して前記入出力部に伝送する割り込み信号生成部と、を有し、前記第１の伝送モードにおいては前記入出力部は全ての前記データラインを通じてデータ信号を伝送し、前記第２の伝送モードにおいては前記入出力部は少なくとも１本の前記データラインを通じてデータ信号を伝送し且つ少なくとも１本の他の前記データラインを通じて第２の伝送装置から前記第１の伝送装置に前記割り込み信号を伝送する、ことを特徴とする第２の伝送装置である。
【００４３】
請求項１８に記載の発明は、それぞれ複数のデータラインを有する第１の伝送装置と第２の伝送装置との間の伝送方法であって、第１の伝送モードと第２の伝送モードとを含む複数の伝送モードの中から１個の伝送モードを決定する伝送モード決定ステップと、前記第１の伝送モードにおいて、全ての前記データラインを通じてデータ信号を伝送するデータ信号伝送ステップと、前記第２の伝送モードにおいて、少なくとも１本の前記データラインを通じてデータ信号を伝送し、且つ少なくとも１本の他の前記データラインを通じて前記第２の伝送装置から前記第１の伝送装置に割り込み信号を伝送する割り込み信号伝送ステップと、前記第１の伝送装置において、受信した前記割り込み信号に応じて割り込み処理を行なう割り込み処理ステップと、を有することを特徴とする伝送方法である。
【００４４】
本発明の伝送装置及び伝送方法は、複数の伝送モードを有する。第１の伝送モードにおいては複数のデータラインを全て使用してデータ信号を伝送する。第２の伝送モードにおいては、データラインの一部を使用してデータ信号を伝送し、データラインの他の一部を使用して第２の伝送装置から第１の伝送装置に割り込み信号を伝送する。
例えば情報量が多いデータ信号を至急に伝送する必要がある場合は（又はそのような必要がある第２の伝送装置（例えばオプション装置）においては）、第１の伝送モードを使用する。情報量の少ないデータ信号を伝送する場合若しくはデータ信号を急いで送る必要がなく且つ時々割り込み処理が発生する場合は（又はそのような第２の伝送装置（例えばオプション装置）においては）、第２の伝送モードを使用する。第２の伝送モードにおいては、第２の伝送装置から第１の伝送装置にいつでも割り込み信号を伝送することが出来る。
【００４５】
本発明は、少ない入出力端子の（専用の割り込み信号ラインを持たない）伝送装置を用いて、割り込み信号を伝送する伝送モードを有する（高い応答性を有する）伝送システム及び伝送方法を実現できるという作用を有する。
本発明は、割り込み信号の専用ラインを持たない規格に従う伝送装置を用いて、互換性を失うことなく、割り込み信号を伝送する伝送モードを有する（高い応答性を有する）伝送システム及び伝送方法を実現できるという作用を有する。
【００４６】
第２の伝送モードにおいて、データラインを通じてデータ信号を伝送するタイミングと他のデータラインを通じて割り込み信号を伝送するタイミングとは、同時であっても良く、異なるタイミングであっても良い。
例えば、第１の伝送モードにしか対応していない第１の伝送装置と複数の伝送モードに対応する第２の伝送装置とを組み合わせた場合、又は複数の伝送モードに対応する第１の伝送装置と第１の伝送モードにしか対応していない第２の伝送装置とを組み合わせた場合は、第１の伝送モードのみを使用することにより、伝送システムの互換性は維持される。
【００４７】
請求項７に記載の発明は、データ信号休止期間検出部を有し且つ前記第２の伝送装置から他の前記データラインを通じて伝送された信号の中から割り込み信号を検出する割り込み信号検出部を更に有し、前記データ信号休止期間検出部は、第１の伝送装置から前記第２の伝送装置に伝送するコマンド信号に応じて伝送されるデータ信号の終端から次のデータライン上にデータ信号の転送を命ずる前記コマンド信号の終端までの間の任意の期間を、前記データ信号休止期間として検出し、前記第１の伝送モードにおいては、前記割り込み信号検出部は、前記データ信号休止期間に他の前記データライン上を通じて伝送された信号を割り込み信号として検出し、前記第２の伝送モードにおいては、前記割り込み信号検出部は、その伝送時期にかかわらず、他の前記データライン上を通じて伝送された信号を割り込み信号として検出する、ことを特徴とする請求項６に記載の第１の伝送装置である。
【００４８】
請求項１５に記載の発明は、前記第１の伝送装置から第２の伝送装置に伝送するコマンド信号に応じて伝送されるデータ信号の終端から次のデータライン上にデータ信号の転送を命ずる前記コマンド信号の終端までの間の任意の期間を、前記データ信号休止期間として検出するデータ信号休止期間検出部を更に有し、前記第１の伝送モードにおいては、前記入出力部は、前記データ信号休止期間にのみ他の前記データライン上を通じて前記割り込み信号を伝送し、前記第２の伝送モードにおいては、前記入出力部は、前記データ信号休止期間であるか否かにかかわらず、他の前記データライン上を通じて割り込み信号を伝送する、ことを特徴とする請求項１４に記載の第２の伝送装置である。
【００４９】
本発明は、第１の伝送モードにおいては、多くのデータ信号を高速に伝送し且つデータ信号休止期間に割り込み信号を伝送し、第２の伝送モードにおいては、データ信号の伝送能力を維持しつつ速い応答速度で割り込み信号を伝送する（高い応答性を有する）伝送システム及び伝送方法を実現できるという作用を有する。
【００５０】
【発明の実施の形態】
以下本発明の実施をするための最良の形態を具体的に示した実施例について、図面とともに記載する。
【００５１】
《実施例１》
図１〜図６を用いて、実施例１の伝送システムを説明する。
図１は実施例１の伝送システムのブロック図である。図１の伝送システムは、第１の伝送装置１０１と第２の伝送装置１０２とを有する。
第１の伝送装置１０１はデジタル信号処理装置である。第２の伝送装置１０２はそのオプション装置である。図１の第２の伝送装置１０２は、ＳＤカードの標準プロトコルに従うオプションカードである。第２の伝送装置１０２は、第１の伝送装置１０１に設けられたＳＤカードの規格に従うオプションスロットに装着されることにより、第１の伝送装置１０１と通信を行なう。
【００５２】
図１の第１の装置１０１は携帯情報端末である。第１の装置１０１は任意のデジタル信号処理装置であって良い。例えば、第１の装置１０１はデジタル映像信号処理装置、デジタル音声信号処理装置、又は携帯電話等である。
第１の伝送装置１０１は、ＣＰＵ１１１、第１のバッファメモリ１１２、第１の入出力部１１３及び割り込み信号検出部１１４を有する。割り込み信号検出部１１４はデータ信号休止期間検出部１４１を有する。
ＣＰＵ１１１、第１のバッファメモリ１１２、第１の入出力部１１３及び割り込み信号検出部１１４は相互に内部バス１１５で結ばれており、相互に信号を伝送することが出来る。
【００５３】
図１の第２の伝送装置１０２は、ＳＤカードに無線通信部（外部入出力部１２３）を付加したカードである。外部入出力部１２３はBluetooth（登録商標）の規格に準拠した無線通信部である。外部入出力部１２３は、Bluetoothの無線通信部を有する外部の通信装置と無線通信を実行する。
第２の伝送装置１０２はBluetoothの無線通信部とメモリを有するカードに限定されるものではなく、例えばカメラ、ＰＨＳ方式等の携帯電話、ＧＰＳ（Global Positioning System）方式による位置検出装置、指紋認証装置、ＬＡＮの端末装置、他の規格に従う無線通信装置等であっても良い。
第２の伝送装置１０２は、制御部１２１、第２のバッファメモリ１２２、外部入出力部１２３、第２の入出力部１２４、データ信号休止期間検出部１２５及び割り込み信号生成部１２６を有する。制御部１２１は、第２のバッファメモリ１２２、外部入出力部１２３及び第２の入出力部１２４と接続されており、相互に信号を伝送することが出来る。制御部１２１は、割り込み信号生成部１２６に割り込み信号生成命令を伝送することが出来る。第２のバッファメモリ１２２は、制御部１２１及び第２の入出力部１２４と接続されており、相互に信号を伝送することが出来る。
【００５４】
第２の入出力部１２４は、セレクタ１５１及びデータ信号入出力部１５２を有する。
セレクタ１５１は、データ信号又は割り込み信号のいずれかの信号を択一的に選択する切換器である。選択された信号は１本のデータライン上を伝送される。
データ信号を伝送する場合は、セレクタ１５１は当該１本のデータラインとデータ信号入出力部１５２とを接続する。データ信号入出力部１５２から出力されたデータ信号はデータライン１３２を通じて第１の入出力部１１３に伝送され、第１の入出力部１１３から伝送されたデータ信号はデータ信号入出力部１５２に入力される。
【００５５】
割り込み信号を伝送する場合は、セレクタ１５１は当該１本のデータラインと割り込み信号生成部１２６とを接続する。割り込み信号生成部１２６から出力された割り込み信号はデータライン１３２を通じて第１の入出力部１１３に伝送される。
実施例１においては、他の３本のデータライン１３２はセレクタ１５１と接続されておらず直接データ信号入出力部１５２と接続されている。他の３本のデータラインはデータ信号を伝送する。
実施例１の伝送システムに代えて、セレクタ１５１は４本のデータライン１３２のそれぞれの接続を上記と同様に切り換えても良い。４本のデータライン１３２を全て割り込み信号の伝送に使用することにより、４本のデータライン１３２のそれぞれを通じて４種類の異なる割り込み信号を伝送しても良い。
【００５６】
第１の入出力部１１３と第２の入出力部１２４とは、ＳＤカードの標準プロトコルに従ってデータ信号等を相互に伝送することが出来る。図１の信号伝送において、第１の伝送装置１０１がマスターであり、第２の伝送装置１０２がスレーブである。
第１の伝送装置１０１のＣＰＵ１１１は、第１の入出力部１１３及び第２の入出力部１２４を通じて、第２の伝送装置１０２にコマンド信号、データ信号を送り、第２の伝送装置１０２からレスポンス信号、データ信号を受信することが出来る。
上記の伝送システムを利用して、第１の伝送装置１０１は第２の伝送装置１０２と通信を行なうことが出来るばかりでなく、外部入出力部１２３と通信する外部装置との間で情報を伝送することが出来る。第１の伝送装置１０１と外部装置との通信においては、第２の伝送装置１０２が両者の通信の仲立ちをする。
【００５７】
第１の入出力部１１３と第２の入出力部１２４とは、１本のコマンドライン１３１、４本のデータライン、１本のクロックライン、１本の電源ライン１３４、２本のグラウンドラインからなる９本の線で相互に接続されている（ＳＤカードの標準仕様に従っている。）。第１の入出力部１１３と第２の入出力部１２４とは、ＳＤカードの標準プロトコルに従う信号伝送及び割り込み信号の伝送を実行する。
第２の伝送装置１０２は、第１の伝送装置１０１から電源ライン１３４を通じて電源を供給される。
【００５８】
第１の入出力部１１３と第２の入出力部１２４は、相互にシンクロナス（同期式）データ伝送を行なう。シンクロナスデータ伝送は、第１の入出力部１１３から第２の入出力部１２４にクロックライン１３３を通じてクロック信号を伝送し、当該クロック信号に同期して双方向にコマンドライン１３１又はデータライン１３２を通じて信号を伝送する方式である。
第１の入出力部１１３及び第２の入出力部１２４はそれぞれ、コマンドライン１３１及び４本のデータラインのそれぞれについて、クロック信号に同期して信号を出力するための全２重データバッファを有する出力部（入力モードでは出力インピーダンスがハイインピーダンスになるスリーステート機能を有する。）と、クロック信号に同期して信号を入力するための全２重データバッファを有する入力部と、を有する。送信用全２重データバッファ及び受信用全２重データバッファについては、従来例において詳述した。
【００５９】
第１の伝送装置１０１のＣＰＵ１１１は、第１の入出力部１１３及び第２の入出力部１２４を通じて種々のコマンド信号又はデータ信号を第２の伝送装置１０２に伝送することが出来る。第２の伝送装置１０２の制御部１２２は、第１の伝送装置１０１から伝送されるコマンド信号に応じて、第２の入出力部１２４及び第１の入出力部１１３を通じて種々のレスポンス信号又はデータ信号を第１の伝送装置１０１に伝送する。
又、制御部１２２は、例えば外部装置の要求に応じて外部入出力部１２３が直ぐにデータ信号を送信しなければならず、第１の伝送装置に送信すべきデータ信号の伝送を要求する場合等に、割り込み信号生成部１２６、第２の入出力部１２４及び第１の入出力部１１３を通じて割り込み信号を第１の伝送装置１０１に伝送する。
図６（ａ）〜（ｃ）は、第１の入出力部１１３と第２の入出力部１２４との間の種々の信号伝送を示すタイムチャートである（図６においては、割り込み信号の伝送を表示していない。）。
【００６０】
図６（ａ）に示す信号伝送の方法は図１０（ａ）と同じである。最初に、ＣＰＵ１１１は、第１の入出力部１１３、コマンドライン１３１及び第２の入出力部１２４を通じてコマンド信号６０１（コマンド信号はデータ付きコマンド信号であっても良い。）を第２の伝送装置１０２に伝送する。伝送されたコマンド信号６０１はレスポンス信号のみを要求するものである。コマンド信号６０１を受信した制御部１２１は、コマンド信号に対する応答信号であるレスポンス信号を生成し、第２の入出力部１２４、コマンドライン１３１及び第１の入出力部１１３を通じてレスポンス信号６０２を第１の伝送装置１０１に伝送する。
コマンド信号６０１及びレスポンス信号６０２は、クロックライン１３３を通じて伝送されるクロック信号に同期して、転送される。図６（ａ）においては、６０４に示すように、データライン１３２は使用されない。
【００６１】
図６（ｂ）に示す信号伝送の方法は図１０（ｂ）と同じである。最初に、ＣＰＵ１１１は、第１の入出力部１１３、コマンドライン１３１及び第２の入出力部１２４を通じてコマンド信号６１１を第２の伝送装置１０２に伝送する。伝送されたコマンド信号６１１は次に第１の伝送装置１０１から第２の伝送装置１０２に伝送するデータ信号の種類を指定するものである。コマンド信号６１１を受信した第２の伝送装置１０２は、続いてデータ信号が入力されることを知る。制御部１２１は、コマンド信号に対する応答信号であるレスポンス信号６１２を生成し、第１の伝送装置１０１に伝送する。ＣＰＵ１１１は、伝送すべきデータ信号６１３を第１のバッファメモリ１１２に格納し、第１の入出力部１１３のデータバッファに伝送すべきデータ信号６１３の最初のＮバイトをロードする（Ｎバイトは、第１の入出力部１１３の４本のデータライン１３２のデータバッファにロード可能なデータ信号の情報量である。）。
【００６２】
次に、第１の伝送装置１０１は、第１の入出力部１１３、データライン１３２及び第２の入出力部１２４を通じて、第１の入出力部１１３及び第１のバッファメモリ１１２に格納されたデータ信号６１３を第２の伝送装置１０２に伝送する。第１のバッファメモリ１１２に格納されたデータ信号６１３は、順次第１の入出力部１１３のデータバッファにロードされて伝送される。第２の伝送装置１０２は、入力したデータ信号６１３を第２のバッファメモリ１２２に格納する。
コマンド信号６１１、レスポンス信号６１２及びデータ信号６１３は、クロックライン１３３を通じて伝送されるクロック信号に同期して、転送される。
【００６３】
次に、ＣＰＵ１１１は、第１の入出力部１１３、コマンドライン１３１及び第２の入出力部１２４を通じてコマンド信号６１４（コマンド信号はデータ付きコマンド信号であっても良い。）を第２の伝送装置１０２に伝送する。伝送されたコマンド信号６１４は次に第２の伝送装置１０２から第１の伝送装置１０１にデータ信号を伝送することを要求するものである。制御部１２１は、コマンド信号に対する応答信号であるレスポンス信号６１５を生成し、第１の伝送装置１０１に伝送する。コマンド信号６１４を受信した第２の伝送装置１０２は、第２のバッファメモリ１２２に要求されたデータ信号６１６を格納し、第２の入出力部１２４のデータバッファに要求されたデータ信号６１６の最初のＮバイトをロードする（Ｎバイトは、第２の入出力部１２４の４本のデータライン１３２のデータバッファにロード可能なデータ信号の情報量である。）。
【００６４】
次に、第１の伝送装置１０１は、クロックライン１３３を通じてクロック信号を第２の伝送装置１０２に伝送する。要求されたデータ信号６１６の転送が行なわれる。第２の入出力部１２４、データライン１３２及び第１の入出力部１１３を通じて、第２の入出力部１２４及び第２のバッファメモリ１２２に格納されたデータ信号６１６が第１の伝送装置１０１に伝送される。ＣＰＵ１１１は、入力したデータ信号６１６を第１のバッファメモリ１１２に格納する。
コマンド信号６１４、レスポンス信号６１５及びデータ信号６１６は、クロックライン１３３を通じて伝送されるクロック信号に同期して、転送される。
【００６５】
図６（ｃ）については後述する。
図６（ａ）〜（ｃ）に示すように、図１の伝送システムにおいては、コマンドライン１３１及び４本のデータライン１３２は、信号が伝送されない時Highレベルになる。
上述したデータ信号の伝送においては、セレクタ１５１は、１本のデータライン１３２とデータ信号入出力部１５２とを接続する。データ信号の伝送方法は、基本的に従来例と同様である。
【００６６】
次に割り込み信号の伝送を説明する。
外部入出力部１２３が外部の通信装置から送信されたコマンド信号又はデータ信号を受信したとする。制御部１２１は、受信したコマンド信号又はデータ信号を第２のバッファメモリ１２２に格納する。
例えば、外部の通信装置と外部入出力部１２３との間の通信において、コマンド信号に対して一定時間内に応答しなければ両者の通信が遮断される場合がある。このような場合、いったん遮断された両者の通信を回復するには相当の時間を要する。両者の通信を継続するためには、規格で定められる一定時間以内に応答する必要がある。しかしマスターである第１の伝送装置１０１が第１の伝送装置１０１と第２の伝送装置１０２との間の通信を指定する故に、第２の伝送装置１０２は直ぐに必要なデータ信号を入手できない。第２の伝送装置１０２が外部の通信装置に対する応答に必要なデータ信号を当該一定時間以内に入手できない場合もある。
【００６７】
そのような場合、第１の伝送装置１０１と第２の伝送装置１０２との間の通信において、必要な信号を優先して伝送する必要がある。
しかし、第１の伝送装置（デジタル信号処理装置）１０１と第２の伝送装置（オプション装置）１０２との間の通信においては、通常は、スレーブである第２の伝送装置１０２は、マスターである第１の伝送装置１０１が必要な信号の伝送を指定するまでは、必要な信号を入手することが出来ない。又、スレーブである第２の伝送装置１０２は、マスターである第１の伝送装置１０１が必要な信号の伝送を指定するまでは、必要な信号（例えば第２のバッファメモリ１２２に格納したデータ信号）を第１の伝送装置１０１に送信することも出来ない。
【００６８】
そこで実施例１においては、スレーブである第２の伝送装置１０２からマスターである第１の伝送装置１０１に割り込み信号を伝送して、第１の伝送装置１０１が必要な信号の伝送を優先して指定するようにする。
割り込み信号を入力したＣＰＵ１１１は、割り込み処理を実行する。割り込み処理において、第２の伝送装置１０２が要求する信号伝送をＣＰＵ１１１は優先して指定し、第２の伝送装置１０２と第１の伝送装置１０１との間で当該信号が伝送される。
【００６９】
外部入出力部１２３が外部の通信装置から送信されたコマンド信号又はデータ信号を受信すると、制御部１２１は割り込み信号生成部１２６に割り込み信号の生成を指示する。割り込み信号の生成を指示された割り込み信号生成部１２６は、データ信号休止期間検出部１２５からデータ信号休止期間（割り込み信号の伝送可能期間）の情報を入手し、データ信号休止期間に割り込み信号を第２の入出力部１２４に伝送する。
第２の入出力部１２４のセレクタ１５１は、データ信号休止期間検出部１２５からデータ信号休止期間の情報を入手し、データ信号休止期間に１本のデータライン１３２と割り込み信号生成部１２６とを接続する。データ信号休止期間以外の期間は、セレクタ１５１は１本のデータライン１３２とデータ信号入出力部１５２とを接続する。
【００７０】
割り込み信号は、セレクタ１５１（第２の入出力部１２４）、データライン１３２及び第１の入出力部１１３を通じて、ＣＰＵ１１１に伝送される。
割り込み信号を入力したＣＰＵ１１１は、割り込み処理を実行する。
具体的には、ＣＰＵ１１１は、最初に第２の伝送装置１０２に割り込み信号の処理要求内容を問い合わせるコマンド信号を伝送する。通常、第２の伝送装置１０２は、種々の原因に基づいて第１の伝送装置１０１に割り込み信号を伝送する。割り込み信号の種類に応じて必要な処理も異なる。ＣＰＵ１２１（第２の伝送装置１０２）は、割り込み信号の具体的内容を含むレスポンス信号を第１の伝送装置１０１に返す。第１の伝送装置１０１は、割り込み信号の具体的内容に応じて、必要な割り込み処理を実行する。例えば、必要な信号の伝送を優先して指定し、実行する。
割り込み信号の処理要求内容が１種類のみであれば、割り込み信号を入力したＣＰＵ１１１は、直ちにその割り込み処理を実行する。
【００７１】
必要な信号の伝送を実行することにより、例えば第１の伝送装置１０１は、第２の伝送装置１０２の第２のバッファメモリ１２２に格納されたデータ信号を第１のデータバッファ１１２に転送する。例えば第１の伝送装置１０１は、第１のデータバッファ１１２に必要なデータ信号を格納し、第１のデータバッファ１１２に格納されたデータ信号を第２の伝送装置１０２の第２のバッファメモリ１２２に転送する。
第１の伝送装置１０１及び第２の伝送装置１０２を有するシステムは、外部の通信装置の要求に対して常に一定時間以内に応答することが可能である故に、通信遮断を生じることなく、継続して外部の通信装置と通信することが出来る。
【００７２】
データ信号休止期間検出部１２５は、第２の入出力部１２４のコマンドライン１３１、データライン１３２を監視しており、データライン１３２を通じてデータ信号が伝送されない期間（データ信号休止期間）を検出する。
上述のように、割り込み信号生成部１２６及び第２の入出力部１２４は、データ信号休止期間にデータライン１３２を通じて割り込み信号を送信する。これにより、データ信号と割り込み信号が衝突することを避けることが出来る。
第１の伝送装置のデータ信号休止期間検出部１４１は、第１の入出力部１１３のコマンドライン１３１、データライン１３２を監視しており、データ信号休止期間検出部１２５と同様の方法でデータ信号休止期間を検出する。
割り込み信号検出部１１４は、内蔵するデータ信号休止期間検出部１４１が検出したデータ信号休止期間にデータライン１３２を通じて入力した信号を、割り込み信号として検出する。割り込み信号検出部１１４は、検出した割り込み信号をＣＰＵ１１１に伝送する。
【００７３】
データ信号休止期間検出部１４１を有する第１の伝送装置は、データ信号休止期間に伝送された割り込み信号を、それ以外の期間に伝送されたデータ信号から区別することが出来る。割り込み信号を伝送しない通常の伝送に影響を与えない故に、割り込み信号に対応していない伝送装置との互換性を維持することが出来る。通常のデータ信号等の伝送方法は変わらない故に、割り込み信号の伝送機能を実現しながら且つ通常のデータ信号等の伝送規格（例えばＳＤカードの規格）に準拠した伝送装置を実現できる。
【００７４】
図３を用いて、実施例１のデータ信号休止期間検出部１２５がデータ信号休止期間を検出する方法を説明する。データ信号休止期間検出部１４１も同様である。図３は、実施例１の割り込み信号の伝送期間（データ信号休止期間）を説明するためのタイムチャートである。
データ信号休止期間検出部１２５は、２種類のデータ信号休止期間を検出する。
第１のデータ信号休止期間は、コマンド信号に応じて伝送されるデータ信号の終端から次のデータライン上にデータ信号の転送を命ずるコマンド信号の終端までの間の期間である（図３（ａ）のデータ信号休止期間３０９）。
ＳＤカードのプロトコルに従う実施例１の伝送システムにおいては、最初に第１の伝送装置１０１から第２の伝送装置１０２にコマンド信号がコマンドライン１３１を通じて伝送され、次にコマンド信号に応じてレスポンス信号がコマンドライン１３１を通じて伝送され、更に必要であればデータ信号がデータライン１３２を通じて伝送される。いきなりデータラインを通じてデータ信号が伝送されることはない。また、コマンド信号がレスポンス信号のみを要求するコマンド信号であれば、データラインを通じてデータ信号が伝送されることはない。
そこで、データ信号休止期間検出部１２５は、コマンド信号に応じて伝送されるデータ信号の終端から次のデータライン上にデータ信号の転送を命ずるコマンド信号の終端までの間の期間をデータ信号休止期間として検出する。
【００７５】
図３（ａ）において、データ信号休止期間検出部１２５が、コマンド信号に応じて伝送されるデータ信号の終端（データ信号３０４の終端）を検出すると、データ信号休止期間３０９が始まったと判断する。次に、第１の伝送装置１０１がデータライン上にデータ信号の転送を命ずるコマンド信号３０１を伝送する。当該コマンド信号３０１の伝送中にデータ信号が伝送されることはないので、コマンド信号３０１の伝送期間もデータ信号休止期間３０９に含まれる。データ信号休止期間検出部１２５はコマンド信号３０１の終端を検出し、当該終端でデータ信号休止期間３０９が終わったと判断する。
データ信号休止期間検出部はコマンド信号の内容も検出する。もしコマンド信号がデータ信号を要求しないものであれば、次にデータ信号の伝送を要求するコマンド信号が伝送されるまで図３（ａ）に示すデータ信号休止期間３０９を延長する。データ信号休止期間３０９は、データ信号の終端から、データ信号の伝送を要求するコマンド信号の終端までの期間である。
第２の伝送装置１０２は、データ信号休止期間３０９に割り込み信号３０８を送信することが出来る。割り込み信号３０８は、その始端でHighからLowにレベルが変化し、その終端（その終端は、データ信号休止期間３０９の終端に一致する。）でLowからHighに変化する（図３（ａ）及び（ｂ）参照）。
実施例においては、コマンド信号３０１の伝送を完了してから、少なくとも一定期間Ｔ５を経過した後にデータ信号３０５の伝送が開始される。そこで実施例１の方法に代えて、コマンド信号の終端から一定期間Ｔ６（０＜Ｔ６≦Ｔ５）を経過した時点をデータ信号休止期間３０９の終点にしても良い。
【００７６】
第２のデータ信号休止期間は、データ信号の終端から次のデータ信号の始端までの間に検出される期間である（図３（ｂ）のデータ信号休止期間３１４）。
図３（ａ）に示すように、実施例１の伝送システムにおいては、複数の分割されたデータ信号３０５、３０６、３０７を一定の伝送休止期間をあけながら連続して伝送する場合がある（後に図４、図５、図６（ｃ）を用いて詳述する。）。
データ信号休止期間検出部１２５は、分割されたデータ信号と分割されたデータ信号との間にデータ信号休止期間３１４を検出する。
【００７７】
図３（ｂ）は、分割されたデータ信号と分割されたデータ信号との間の期間の拡大図である。複数の３１１は、それぞれデータ信号３０５、３０６の１ビットを表す。
データ信号休止期間検出部１２５は、データ信号３０５の終端（最後の１ビット３１１の終端）からＴ３の期間３１３を経過した時点を始点とし、データ信号３０５の終端からＴ１の期間３１６を経過した時点を終点とする期間を、データ信号休止期間３１４として検出する（その期間をＴ４とすると、Ｔ４＝Ｔ１−Ｔ３）。分割されたデータ信号と分割されたデータ信号との間の期間３１７をＴ２とすると、Ｔ１＜Ｔ２となるように設定する。Ｔ２は最小値であり、実際には期間３１７はＴ２よりも長い場合がある。
第２の伝送装置１０２は、データ信号休止期間３１４に割り込み信号３１２を送信することが出来る。
【００７８】
セレクタ１５１は、データ信号休止期間に割り込み信号をデータライン１３２に送出し、データ信号休止期間以外の期間にデータライン１３２でデータ信号を伝送する。従って、セレクタ１５１は、データ信号休止期間の始点及び終点で接続を切り換える。通常接続の切換にはある程度の時間がかかり、切換中にデータ信号又は割り込み信号を伝送しようとすると、正しく信号を伝送できない恐れがある。
実施例１のセレクタ１５１は接続の切換に約１クロックの時間（１クロックの時間は、データラインを通じてデータ信号を出力するクロック信号の周期）を要する。そこで、実施例１の伝送システムにおいては、データ信号の伝送を終了した時点から一定期間３１３（＝Ｔ３）、及びデータ信号休止期間３１４が終了してから一定期間３１５（＝Ｔ２−Ｔ１）においては、割り込み信号もデータ信号も伝送を禁止している。実施例１の伝送システムにおいては、Ｔ３＝Ｔ２−Ｔ１＝２クロックに設定している。
受信側のデータ信号休止期間検出部１４１は、送信側のデータ信号休止期間検出部１２５と同様に期間Ｔ４（３１４）をデータ信号休止期間として検出しても良く、期間Ｔ２又は期間Ｔ１をデータ信号休止期間として検出しても良い。
【００７９】
図２を用いて、実施例１の伝送方法における割り込み処理を説明する。図２は、実施例１の伝送方法における割り込み処理のフローチャートを示す。図２において、左側は第１の伝送装置１０１の処理を示し、右側は第２の伝送装置１０２の処理を示す。
例えば、外部の通信装置から第２の伝送装置１０２の外部入出力部１２３にデータ信号が伝送されることにより、第２の伝送装置１０２において割り込み処理要求が発生する。
第２の伝送装置１０２は割り込み要求が発生しているか否かをチェックする（ステップ２０１）。もし割り込み要求が発生していればステップ２０２に進み、割り込み要求が発生していなければ処理を終了する。
ステップ２０２において、現在データ信号休止期間であるか否かをチェックする。もしデータ信号休止期間であれば、割り込み信号を送信できるのでステップ２０３に進む。もしデータ信号休止期間でなければ、割り込み信号を送信できないのでステップ２０２に戻る。ステップ２０２を繰り返して、データ信号休止期間になるのを待つ。
【００８０】
ステップ２０３において、第２の伝送装置１０２は割り込み信号を送信する。
次に、第１の伝送装置１０１は割り込み信号を受信する（ステップ２０４）。
次に、第１の伝送装置１０１は、第２の伝送装置１０２に割り込み信号の種類を問い合わる（ステップ２０５）。第２の伝送装置１０２は、第１の伝送装置１０１に割り込み信号の種類を回答する（ステップ２０６）。割り込み信号の問い合わせは、通常のコマンド信号とレスポンス信号のやり取りで行なわれる。
次に、割り込み信号の種類を知った第１の伝送装置１０１は、その割り込み処理を実行する（ステップ２０７）。必要に応じて、例えば第１の伝送装置１０１から第２の伝送装置１０２にデータ信号が送られ又はデータ信号の送信要求が送られる。第２の伝送装置１０２は、第１の伝送装置１０１の要求に応じて処理を実行する（ステップ２０８）。例えば、第２の伝送装置１０２は、外部の通信装置から要求されたデータ信号（例えばそのデータ信号は割り込み処理により第１の伝送装置１０１から第２の伝送装置１０２に伝送されたものである。）を外部入出力部１２３を通じて送信する。
割り込み信号の種類が１種類しかなければ、第１の伝送装置１０１は、ステップ２０４において割り込み信号を受信すると、直ちに割り込み処理を実行する（ステップ２０７）。
【００８１】
図４、図５及び図６（ｃ）を用いて、第１の伝送装置１０１及び第２の伝送装置１０２が有する、長いデータ信号の分割機能について説明する。
図１０（ｃ）で説明したように、従来の伝送システムにおいては、１個のまとまりであるデータ信号は、その情報量の大小にかかわらず、データ信号が途切れることなく始めから終わりまで連続して伝送された。データ信号を伝送している間は、データ信号休止期間は存在しなかった。従って、従来の伝送システムと同じ構成であれば、この間に割り込み信号を伝送することが出来ない。
しかし、データ信号の情報量が大きすぎる場合（例えば圧縮された映像信号のまとまりを伝送する場合）、データ信号の伝送が完了する前に、信号を処理すべき期限が過ぎてしまう場合があり得る。これでは、例えば外部の通信装置と伝送システム（第１の伝送装置及び第２の伝送装置）との間で安定した通信を行なうことが出来ない。
【００８２】
そこで、第１の伝送装置１０１及び第２の伝送装置１０２は、図４に示すデータ信号の生成ブロックを有する。図４は、実施例１の伝送装置のデータ信号の生成ブロックの構成図である。
図４において、４０１はデータ信号生成部、４０２はデータ信号分割部、４０３はデータ信号送出部である。
実施例１の伝送装置においては、ＲＯＭに書き込まれた命令を実行するＣＰＵ１１１及び制御部１２１が、データ信号生成部４０１、データ信号分割部４０２及びデータ信号送出部４０３の機能を有している。
データ信号生成部４０１は、必要なデータ信号を生成する。もしデータ信号生成部４０１が生成したデータ信号の情報量が一定の閾値未満であれば、当該データ信号はそのままデータ信号送出部４０３に伝送される。データ信号送出部４０３は、生成されたデータ信号を第１のバッファメモリ１１２（又は第２のバッファメモリ１２２）に伝送する。第１の入出力部１１３（又は第２の入出力部１２４）は、第１のバッファメモリ１１２（又は第２のバッファメモリ１２２）に格納された当該データ信号を送信する。データ信号は、データライン１３２を通じて連続したデータ列として伝送される。
【００８３】
もしデータ信号生成部４０１が生成したデータ信号の情報量が一定の閾値以上であれば、データ信号はデータ信号分割部４０２に伝送される。データ信号分割部４０２は、入力したデータ信号をを分割して、一定未満の情報量を有する複数の分割されたデータ信号を生成する。データ信号送出部４０３は、データ信号分割部４０２が出力する複数の分割されたデータ信号を入力し、複数の分割されたデータ信号を第１のバッファメモリ１１２（又は第２のバッファメモリ１２２）に伝送する。又、データ信号送出部４０３は、複数の分割されたデータ信号に関する情報を第１の入出力部１１３（又は第２の入出力部１２４）に伝える。第１の入出力部１１３（又は第２の入出力部１２４）は、第１のバッファメモリ１１２（又は第２のバッファメモリ１２２）に格納された当該分割されたデータ信号を、分割されたデータ信号毎に送信する。各分割されたデータ信号はデータライン１３２を通じて連続したデータ列として伝送され、分割されたデータ信号と分割されたデータ信号との間には図３（ｂ）の期間３１７に示す休止期間が設けられる。
【００８４】
図６（ｃ）に、データ信号分割部４０２がデータ信号を分割して、複数の分割されたデータ信号を生成した場合の信号伝送を示す。図６（ｃ）の信号伝送において、コマンド信号６２１に応じて大きな情報量を有するデータ信号が生成される。情報量の大きなデータ信号はデータ信号分割部４０２によって分割される。レスポンス信号６２２が伝送された後、複数の分割されたデータ信号６２３〜６２６はそれぞれの間に休止期間６２７を設けながら伝送される。データ信号休止期間検出部１２５（及び１４１）は、休止期間６２７内にデータ信号休止期間３１４を検出する故に（図３（ｂ）参照）、この期間に割り込み信号の伝送が可能になる。分割されたデータ信号は一定未満の情報量しか持たない故に、割り込み信号は必ず一定の期間内に伝送出来る。
これにより、割り込み処理が手遅れになることを防止できる。
【００８５】
図５は、第１の伝送装置１０１及び第２の伝送装置１０２のデータ信号の生成方法のフローチャートである。
最初に、要求に応じてデータ信号を生成する（ステップ５０１）。次に、生成されたデータ信号の情報量が一定の閾値以上であるか否かをチェックする（ステップ５０２）。もし生成されたデータ信号の情報量が一定の閾値以上であればステップ５０４に進む。もし生成されたデータ信号の情報量が一定の閾値未満であればステップ５０３に進む。
ステップ５０３において、生成されたデータ信号をそのまま連続して送信する。処理を終了する。
【００８６】
ステップ５０４において、生成されたデータ信号を、ｎ個のデータ信号に分割する。それぞれの分割されたデータ信号は、閾値未満の情報量を有する。
次に、ステップ５０５でｎ個の分割されたデータ信号を送信する。ステップ５０５は、ステップ５１１〜５１５を有する。ステップ５０５の詳細を説明する。
最初に、初期値ｋ＝１を設定する（ステップ５１１）。次に、ｋ番目の分割されたデータ信号を送信する（ステップ５１２）。次にｋを１だけインクリメントする（ｋ＝ｋ＋１に設定する）（ステップ５１３）。
次に、一定期間（Ｔ２）だけデータ信号の伝送を休止する（ステップ５１４）。次に、ｋ≦ｎが成立するか否かをチェックする（ステップ５１５）。もしｋ≦ｎが成立すればステップ５１２に戻り、ステップ５１２〜５１５を繰り返す。もしｋ≦ｎが成立しなければ、ｎ個の分割されたデータ信号の伝送が完了したので、処理を終了する。
【００８７】
《実施例２》
図７及び図８を用いて、本発明の実施例２の伝送システムを説明する。実施例２の伝送システムは、２個の伝送モード（第１の伝送モード及び第２の伝送モード）を有する。この点を除き、実施例２の伝送システムは図１に示す実施例１の伝送システムと同一の構成を有する。
実施例１の伝送システムにおいては、第１の入出力部１１３及び第２の入出力部１２４は常に４本のデータラインを通じてデータ信号を伝送した。
実施例２の伝送システムにおいては、第１の入出力部１１３及び第２の入出力部１２４が４本のデータラインを通じてデータ信号を伝送する第１の伝送モードと（実施例１の伝送システムと同じ伝送方法である。）、第１の入出力部１１３及び第２の入出力部１２４が２本のデータラインを通じてデータ信号を伝送する第２の伝送モードとがある。
【００８８】
ＣＰＵ１１１は、第１の伝送モード又は第２の伝送モードのいずれかを選択し、選択された伝送モードを第１の入出力部１１３に通知する。第１の入出力部１１３は、選択された伝送モードに応じて、内部接続を切り換える。
同様に、制御部１２１は、第１の伝送モード又は第２の伝送モードのいずれかを選択し、選択された伝送モードを第２の入出力部１２４に通知する。第２の入出力部１２４は、選択された伝送モードに応じて、内部接続を切り換える。
【００８９】
図７は実施例２の伝送システムの伝送モードを示す図である。図７（ａ）は第１の伝送モードを図示し、図７（ｂ）は第２の伝送モードを図示する。
第１の伝送モードと第２の伝送モードとでは、第１の伝送装置１０１と第２の伝送装置１０２とを接続するデータライン（図１の１３２）の役割が異なる。図７（ａ）及び（ｂ）には、第１の伝送装置１０１、第２の伝送装置１０２、コマンドライン１３１、クロックライン１３３及び各伝送モードの特徴を示す４本のデータライン７０１〜７０４（図１の１３２）のみを表示している。
図７（ａ）に示す第１の伝送モードにおいては、第１の伝送装置１０１及び第２の伝送装置１０２は、４本のデータライン７０１〜７０４の全てを使用してデータ信号を伝送する。第１の伝送モードは、実施例１の伝送方法と同じ伝送方法を実行する。
第１の伝送モードにおいては、４本のデータライン７０１〜７０４は基本的にはデータ信号を伝送するためのラインである。データ信号休止期間に割り込み信号をデータライン７０１を通じて伝送することが出来る。
【００９０】
図７（ｂ）に示す第２の伝送モードにおいては、第１の伝送装置１０１及び第２の伝送装置１０２は、４本のデータライン７０１〜７０４のうち、２本のデータライン７０１、７０２を使用してデータ信号を伝送する。１本のデータライン７０３を、割り込みラインとして使用する。割り込みライン７０３は、割り込み信号を伝送するための専用線である。データライン７０４は使用されない。又、この時、データ信号休止期間検出部１２５、１４１はその機能を停止する。
データ信号を伝送するために２本のデータラインしか使用できない第２の伝送モードにおいては、４本のデータラインを使用できる第１の伝送モードに比べると、第１の伝送装置と第２の伝送装置との間のデータ転送能力が半分になる。
しかし、第２の伝送モードにおいては、割り込みライン７０３を通じていつでも割り込み信号を伝送することが出来る。データ信号を伝送中でも割り込み信号を伝送できる。従って、高い応答性を有する伝送システムを実現できる。
【００９１】
例えば第１の伝送装置及び第２の伝送装置は、コマンド信号に応じて伝送モードを決定する。又は例えば第１の伝送装置及び第２の伝送装置は、第２の伝送装置（オプション装置）の種類に応じて伝送モードを決定する。
第２の伝送装置は、第１の伝送装置が決定した伝送モードの情報を受信し、当該伝送モードに従っても良い。
【００９２】
図８は、実施例２の伝送方法のフローチャートである。図８において、左側は第１の伝送装置１０１の処理を示し、右側は第２の伝送装置１０２の処理を示す。 最初に、第１の伝送装置１０１は、伝送モード（第１の伝送モード又は第２の伝送モード）を決定する。
次に、第１の伝送装置１０１は決定した伝送モードの情報を送信する（ステップ８０２）。次に、第２の伝送装置１０２は決定した伝送モードの情報を受信する（ステップ８１１）。第２の伝送装置１０２は第１の伝送装置の伝送モードと同一の伝送モードに設定される。こうして、第１の伝送装置１０１及び第２の伝送装置１０２は、同一の伝送モードになる。
【００９３】
次に、第１の伝送装置１０１において、第１の伝送モードか否かをチェックする（ステップ８０３）。もし第１の伝送モードであればステップ８０４に進む。もし第１の伝送モードでなければ（第２の伝送モードであれば）、ステップ８０５に進む。
第１の伝送モードであれば、ステップ８０４において、第１の伝送装置は全てのデータラインを通じてデータ信号を送信し又は受信する。
同様に、第２の伝送装置１０２において、第１の伝送モードか否かをチェックする（ステップ８１２）。もし第１の伝送モードであればステップ８１３に進む。もし第１の伝送モードでなければ（第２の伝送モードであれば）、ステップ８１４に進む。
第１の伝送モードであれば、ステップ８１３において、第２の伝送装置は全てのデータラインを通じてデータ信号を送信し又は受信する。
第１の伝送モードにおける割り込み処理の方法は、実施例１と同様である。
【００９４】
第１の伝送装置は、第２の伝送モードであれば（第１の伝送モードでなければ）、ステップ８０５において、データ信号休止期間検出部１４１はその機能を停止させる。これにより、割り込み信号検出部１１４は、後述する割り込みラインを通じて伝送される信号を、それが何時伝送されても、割り込み信号として検出することが出来る。データ信号休止期間検出部１４１が機能したまま、割り込み信号検出部１１４がデータ信号休止期間の信号を受け付けなくなっても良い。
次に、ステップ８０６において２本のデータラインを通じてデータ信号を送信し又は受信する。１本のデータラインを割り込みラインとして使用し、当該割り込みラインを通じて割り込み信号を受信する。
第１の伝送装置は割り込み信号を受信すると、ステップ８０７において割り込み処理を実行する。
同様に、第２の伝送装置は、第２の伝送モードであれば（第１の伝送モードでなければ）、ステップ８１４において、データ信号休止期間検出部１２５の機能を停止させる。これにより、割り込み信号生成部１２６は、いつでも割り込み信号を第２の入出力部１２４及び割り込みラインを通じて、送信することが出来る。
次に、ステップ８１５において２本のデータラインを通じてデータ信号を送信し又は受信する。１本のデータラインを割り込みラインとして使用し、当該割り込みラインを通じて割り込み信号を送信する。
第１の伝送装置が出力した割り込み信号に基づく指示を受信すると、第２の伝送装置は、ステップ８１６において第１の伝送装置の指示に基づく処理を実行する。処理を終了する。
【００９５】
従って、例えば外部の通信装置が第２の伝送装置の外部入力信号１２３に信号処理を要求すると、第２の伝送装置は直ちに割り込み信号を第１の伝送装置に伝送する。データ信号の伝送中に、割り込み信号を伝送することも出来る。
実施例２の伝送システムは第１の伝送モード及び第２の伝送モードを有するが、更に多くの伝送モードを有していても良い。
【００９６】
実施例の伝送装置及び伝送方法においては、シンクロナスデータ伝送を実施しているが、これに限定されるものではない。クロックライン９３３を通じて伝送されるクロック信号を使用する発明を除き、本発明はアシンクロナス（非同期）データ伝送にも適用可能である。
実施例においてはデジタル信号処理装置及びそのオプション装置を有する伝送システムを例示したが、これに限定されるものではない。例えば、本発明を２個のデジタル信号処理装置の相互の通信に適用することも出来る。
【００９７】
【発明の効果】
本発明によれば、少ない入出力端子で（専用の割り込み信号ラインを有することなく）、割り込み信号を伝送可能な（高い応答性を有する）伝送システム及び伝送方法を実現できるという有利な効果が得られる。これにより、専用の割り込み信号ラインを有する伝送装置に比べて、小型で安価な伝送装置を実現できる。本発明によれば、割り込み信号の専用ラインを持たない規格（例えばＳＤカードの規格）に従い（互換性を失うことなく）、且つ割り込み信号を伝送可能な（高い応答性を有する）伝送システム及び伝送方法を実現できるという有利な効果が得られる。
これにより、割り込み信号を利用して高い応答性を有するマスター／スレーブ型伝送システム及び伝送方法を実現出来る。
本発明によれば、データ信号の直後と次のデータ信号の直前にデータ信号も割り込み信号も伝送されない期間を設け、当該期間に割り込み信号とデータ信号とをスイッチングすることにより、高い動作周波数で動作する高速の伝送装置、伝送システム及び伝送方法を実現出来るという有利な効果が得られる。
【００９８】
本発明によれば、コマンド信号を伝送後にデータ信号を伝送するプロトコル（例えばＳＤカードの規格）を有し、当該プロトコルに基づいて発生するデータ信号を伝送しない期間にデータラインを通じて割り込み信号を送信する（高い応答性を有する）伝送装置及び伝送方法を実現できるという有利な効果が得られる。
本発明によれば、データ信号の伝送完了後に設けられたデータ信号の伝送禁止期間を利用して割り込み信号を伝送することにより、通常のデータ信号の伝送を妨げることなく割り込み信号を伝送出来（高い応答性を有し）且つ通信プロトコルに準拠した伝送装置及び伝送方法を実現できるという有利な効果が得られる。
本発明によれば、データ信号及び割り込み信号を確実に伝送する伝送装置及び伝送方法を実現できるという有利な効果が得られる。
【００９９】
本発明によれば、伝送するデータ信号の情報量が大きい場合にも、一定期間内に確実に割り込み信号を伝送できる伝送装置及び伝送方法を実現できるという有利な効果が得られる。
本発明によれば、第２の伝送モードを選択することによりいつでも割り込み信号を伝送することが出来、高い応答性を有する伝送システム及び伝送方法を実現できるという有利な効果が得られる。
【図面の簡単な説明】
【図１】 本発明の実施例の伝送システムのブロック図
【図２】 本発明の実施例１の伝送方法のフローチャート
【図３】 本発明の実施例１の割り込み信号の伝送期間を説明するためのタイムチャート
【図４】 本発明の実施例１の伝送装置のデータ信号の生成ブロックの構成図
【図５】 本発明の実施例１のデータ信号の生成方法のフローチャート
【図６】 本発明の実施例１の伝送システムにおける第１の伝送装置と第２の伝送装置との間の種々の信号伝送を示すタイムチャート
【図７】 本発明の実施例２の伝送システムの伝送モードを示す図
【図８】 本発明の実施例２の伝送方法のフローチャート
【図９】 従来の伝送システムのブロック図
【図１０】 従来の伝送システムにおける第１の伝送装置と第２の伝送装置との間の種々の信号伝送を示すタイムチャート
【符号の説明】
１０１、９０１ 第１の伝送装置
１０２、９０２ 第２の伝送装置
１１１、９１１ ＣＰＵ
１１２、９１２ 第１のバッファメモリ
１１３、９１３ 第１の入出力部
１１４ 割り込み信号検出部
１１５、１２７、９１４、９２５ 内部バス
１２１、９２１ 制御部
１２２、９２２ 第２のバッファメモリ
１２３、９２３ 外部入出力部
１２４、９２４ 第２の入出力部
１２５、１４１ データ信号休止期間検出部
１２６ 割り込み信号生成部
１３１、９３１ コマンドライン
１３２、７０１、７０２、７０３、７０４、９３２ データライン
１３３、９３３ クロックライン
１３４、９３４ 電源ライン
１３５、９３５ グラウンドライン
１５１ セレクタ
１５２ データ信号入出力部
４０１ データ信号生成部
４０２ データ信号分割部
４０３ データ信号送出部
Claims (7)
- 第２の伝送装置に対するコマンド信号を生成し且つ前記第２の伝送装置からの割り込み信号に応じて割り込み処理を行う中央演算処理装置、
第１の伝送装置から前記第２の伝送装置に前記コマンド信号を伝送するコマンドラインと、前記第１の伝送装置と前記第２の伝送装置との間でデータ信号を伝送し且つ前記第２の伝送装置から前記第１の伝送装置に前記割り込み信号を伝送する少なくとも１本のデータラインと、を含む入出力部、及び、
前記第２の伝送装置から前記データラインを通じて伝送された信号の中から前記割り込み信号を検出する割り込み信号検出部、
を有する前記第１の伝送装置であり、
前記コマンド信号には前記データラインを通じたデータ信号の伝送を指示するものとしないものとが含まれること、
前記入出力部が、前記データラインを通じたデータ信号の伝送を行っていない期間に、前記コマンド信号のうち、前記データラインを通じたデータ信号の伝送を指示するものを前記コマンドラインを通じて送信し、そのコマンド信号の終端から所定時間後に、そのコマンド信号により指示されるデータ信号の伝送を行うこと、
前記データライン上のデータ信号の終端を検出し、検出された前記データ信号の終端の後に前記コマンドラインを通じて伝送される、前記中央演算処理装置により生成された前記第２の伝送装置に対するコマンド信号が前記データラインを通じたデータ信号の伝送を指示するものか否かを識別し、そのコマンド信号が前記データラインを通じたデータ信号の伝送を指示するものであるとき、前記検出されたデータ信号の終端から早くともそのコマンド信号の終端まで、遅くともそのコマンド信号に応じて伝送されるデータ信号の始端までの期間に含まれる所定期間をデータ信号休止期間として検出するデータ信号休止期間検出部、を前記割り込み信号検出部が含むこと、及び、
前記データ信号休止期間に前記第２の伝送装置から前記データラインを通じて伝送された信号を、前記割り込み信号検出部が前記割り込み信号として検出すること、
を特徴とする、前記第１の伝送装置。 - 前記第２の伝送装置が、前記中央演算処理装置により生成された前記第２の伝送装置に対するコマンド信号、に対してレスポンス信号を生成するとき、
前記コマンドラインが前記第２の伝送装置から前記第１の伝送装置に前記レスポンス信号を送ること、及び、
前記入出力部が、前記コマンド信号のうち、前記データラインを通じたデータ信号の伝送を指示するものを送信し、そのコマンド信号に対する前記レスポンス信号を受信した後、そのデータ信号の伝送を行うこと、
を特徴とする、請求項１に記載の第１の伝送装置。 - 第２の伝送装置に対するコマンド信号を生成し且つ前記第２の伝送装置からの割り込み信号に応じて割り込み処理を行う中央演算処理装置、
第１の伝送装置から前記第２の伝送装置に前記コマンド信号を伝送するコマンドラインと、前記第１の伝送装置と前記第２の伝送装置との間でデータ信号を伝送し且つ前記第２の伝送装置から前記第１の伝送装置に前記割り込み信号を伝送する複数のデータラインと、を含む入出力部、及び、
前記第２の伝送装置から前記データラインを通じて伝送された信号の中から前記割り込み信号を検出する割り込み信号検出部、
を有する前記第１の伝送装置であり、
前記コマンド信号には前記データラインを通じたデータ信号の伝送を指示するものとしないものとが含まれること、
前記中央演算処理装置が、第１の伝送モードと第２の伝送モードとを含む複数の伝送モードの中から１個の伝送モードを決定すること、
前記入出力部が、
前記第１の伝送モードでは前記データラインの全てを通じてデータ信号を伝送し、
前記第２の伝送モードでは前記データラインの少なくとも１本を除く他の前記データラインを通じてデータ信号を伝送すること、
前記入出力部が、少なくとも前記第１の伝送モードでは、前記データラインを通じたデータ信号の伝送を行っていない期間に、前記コマンド信号のうち、前記データラインを通じたデータ信号の伝送を指示するものを前記コマンドラインを通じて送信し、そのコマンド信号の終端から所定時間後に、そのコマンド信号により指示されるデータ信号の伝送を行うこと、
前記データライン上のデータ信号の終端を検出し、検出された前記データ信号の終端の後に前記コマンドラインを通じて伝送される、前記中央演算処理装置により生成された前記第２の伝送装置に対するコマンド信号が前記データラインを通じたデータ信号の伝送を指示するものか否かを識別し、そのコマンド信号が前記データラインを通じたデータ信号の伝送を指示するものであるとき、前記検出されたデータ信号の終端から早くともそのコマンド信号の終端まで、遅くともそのコマンド信号に応じて伝送されるデータ信号の始端までの期間に含まれる所定期間をデータ信号休止期間として検出するデータ信号休止期間検出部、を前記割り込み信号検出部が含むこと、及び、
前記割り込み信号検出部が、
前記第１の伝送モードでは、前記データ信号休止期間に前記第２の伝送装置から前記データラインを通じて伝送された信号を前記割り込み信号として検出し、
前記第２の伝送モードでは、前記入出力部によりデータ信号の伝送に使用される前記データラインとは別の前記データラインを通じて前記第２の伝送装置から伝送された信号を前記割り込み信号として検出すること、
を特徴とする、前記第１の伝送装置。 - 第１の伝送装置に対して割り込み処理を要求するための割り込み信号の送出を決定する制御部、
前記第１の伝送装置と第２の伝送装置との間でデータ信号を伝送し且つ前記第２の伝送装置から前記第１の伝送装置に前記割り込み信号を伝送する少なくとも１本のデータラインと、前記第１の伝送装置から前記第２の伝送装置にコマンド信号を伝送するコマンドラインと、を含む入出力部、及び、
前記制御部による前記割り込み信号の送出の決定に従い、前記割り込み信号を生成する割り込み信号生成部、
を有する前記第２の伝送装置であり、
前記コマンド信号には前記データラインを通じたデータ信号の伝送を指示するものとしないものとが含まれること、
前記入出力部が、前記データラインを通じたデータ信号の伝送を行っていない期間に、前記コマンド信号のうち、前記データラインを通じたデータ信号の伝送を指示するものを前記コマンドラインを通じて受信し、そのコマンド信号の終端から所定時間後に、そのコマンド信号により指示されるデータ信号の伝送を行うこと、
前記データライン上のデータ信号の終端を検出し、検出された前記データ信号の終端の後に前記コマンドラインを通じて伝送される前記第２の伝送装置に対するコマンド信号が前記データラインを通じたデータ信号の伝送を指示するものか否かを識別し、前記コマンド信号が前記データラインを通じたデータ信号の伝送を指示するものであるとき、前記検出されたデータ信号の終端から早くともそのコマンド信号の終端まで、遅くともそのコマンド信号に応じて伝送されるデータ信号の始端までの期間に含まれる所定期間をデータ信号休止期間として検出するデータ信号休止期間検出部、を前記第２の伝送装置が有すること、及び、
前記割り込み信号生成部が前記データ信号休止期間に前記割り込み信号を前記入出力部に伝送すること、
を特徴とする、前記第２の伝送装置。 - 前記コマンドラインを通じて伝送された第２の伝送装置に対するコマンド信号に応じて前記制御部がレスポンス信号を生成すること、
前記入出力部が、前記コマンド信号の受信の次に、そのコマンド信号に対する前記レスポンス信号の送信を前記コマンドラインを通じて行うこと、及び、
前記入出力部が、前記コマンド信号のうち、前記データラインを通じたデータ信号の伝送を指示するものに対する前記レスポンス信号を送信した後に、そのデータ信号の伝送を行うこと、
を特徴とする、請求項４に記載の第２の伝送装置。 - 第１の伝送装置に対して割り込み処理を要求するための割り込み信号の送出を決定する制御部、
前記第１の伝送装置から前記第２の伝送装置にコマンド信号を伝送するコマンドラインと、前記第１の伝送装置と前記第２の伝送装置との間でデータ信号を伝送し且つ前記第２の伝送装置から前記第１の伝送装置に前記割り込み信号を伝送する複数のデータラインと、を含む入出力部、及び、
前記制御部による前記割り込み信号の送出の決定に従い、前記割り込み信号を生成する割り込み信号生成部、
を有する前記第２の伝送装置であり、
前記コマンド信号には前記データラインを通じたデータ信号の伝送を指示するものとしないものとが含まれること、
前記制御部が、前記第１の伝送装置から伝送された伝送モードの情報又は前記コマンド信号に基づいて、第１の伝送モードと第２の伝送モードとを含む複数の伝送モードの中から１個の伝送モードを選択すること、
前記入出力部が、
前記第１の伝送モードでは前記データラインの全てを通じてデータ信号を伝送し、
前記第２の伝送モードでは前記データラインの少なくとも１本を除く他の前記データラインを通じてデータ信号を伝送すること、
前記入出力部が、少なくとも前記第１の伝送モードでは、前記データラインを通じたデータ信号の伝送を行っていない期間に、前記コマンド信号のうち、前記データラインを通じたデータ信号の伝送を指示するものを前記コマンドラインを通じて受信し、そのコマンド信号の終端から所定時間後に、そのコマンド信号により指示したデータ信号の伝送を行うこと、
前記データライン上のデータ信号の終端を検出し、検出された前記データ信号の終端の後に前記コマンドラインを通じて伝送される前記第２の伝送装置に対するコマンド信号が前記データラインを通じたデータ信号の伝送を指示するものか否かを識別し、前記コマンド信号が前記データラインを通じたデータ信号の伝送を指示するものであるとき、前記検出されたデータ信号の終端から早くともそのコマンド信号の終端まで、遅くともそのコマンド信号に応じて伝送されるデータ信号の始端までの期間に含まれる所定期間をデータ信号休止期間として検出するデータ信号休止期間検出部、を前記第２の伝送装置が有すること、及び、
前記入出力部が、
前記第１の伝送モードでは、前記データ信号休止期間に前記データラインを通じて前記割り込み信号を伝送し、
前記第２の伝送モードでは、前記データ信号休止期間に関わらず、データ信号の伝送に使用される前記データラインとは別の前記データラインを通じて前記割り込み信号を伝送すること、
を特徴とする、前記第２の伝送装置。 - 第１の伝送装置と第２の伝送装置との間で複数のデータラインを通じてデータ信号を伝送する方法であって、
第１の伝送モードと第２の伝送モードとを含む複数の伝送モードの中から１個の伝送モードを決定するステップ、
前記第１の伝送モードにおいて、前記データラインを通じたデータ信号の伝送を行っていない期間に、前記第１の伝送装置から前記第２の伝送装置に、前記データラインを通じたデータ信号の伝送を指示するコマンド信号を、コマンドラインを通じて伝送するステップ、
前記第２の伝送モードにおいて、前記第１の伝送装置から前記第２の伝送装置にコマンド信号を前記コマンドラインを通じて伝送するステップ、
前記第１の伝送モードにおいて、前記データラインを通じたデータ信号の伝送を指示するコマンド信号の終端から所定時間後に、そのコマンド信号により指示されるデータ信号を、全ての前記データラインを通じて伝送するステップ、
前記第２の伝送モードにおいて、前記データラインの少なくとも１本を除く他の前記データラインを通じてデータ信号を伝送するステップ、
前記データライン上のデータ信号の終端を検出するステップ、
検出された前記データ信号の終端の後に前記コマンドラインを通じて前記第１の伝送装置から前記第２の伝送装置に伝送されるコマンド信号が前記データラインを通じたデータ信号の伝送を指示するものか否かを識別するステップ、
コマンド信号が前記データラインを通じたデータ信号の伝送を指示するものであると識別されたとき、前記検出されたデータ信号の終端から早くともそのコマンド信号の終端まで、遅くともそのコマンド信号に応じて伝送されるデータ信号の始端までの期間に含まれる所定期間をデータ信号休止期間として検出するステップ、
前記第１の伝送モードにおいて、前記データ信号休止期間に前記第２の伝送装置から前記データラインを通じて割り込み信号を伝送するステップ、
前記第１の伝送モードにおいて、前記データ信号休止期間に前記第２の伝送装置から前記データラインを通じて伝送される信号を前記第１の伝送装置により割り込み信号として検出するステップ、
前記第２の伝送モードにおいて、データ信号の伝送に使用される前記データラインとは別の前記データラインを通じて前記第２の伝送装置から割り込み信号を伝送するステップ、
前記第２の伝送モードにおいて、前記別のデータラインを通じて前記第２の伝送装置から伝送される信号を前記第１の伝送装置により割り込み信号として検出するステップ、及び、
前記第１の伝送装置において、受信された前記割り込み信号に応じて割り込み処理を行うステップ、
を有する伝送方法。
Priority Applications (9)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001162876A JP4393014B2 (ja) | 2001-05-30 | 2001-05-30 | 伝送装置及び伝送方法 |
| US10/479,376 US7421527B2 (en) | 2001-05-30 | 2002-05-24 | Transmission apparatus and transmission method |
| CA002448925A CA2448925A1 (en) | 2001-05-30 | 2002-05-24 | Transmission apparatus and tramsmission method |
| PCT/JP2002/005086 WO2002099662A1 (fr) | 2001-05-30 | 2002-05-24 | Dispositif et procede de transmission |
| EP02728154A EP1391827B1 (en) | 2001-05-30 | 2002-05-24 | Transmission apparatus and tramsmission method |
| CNB028136098A CN1243314C (zh) | 2001-05-30 | 2002-05-24 | 传送装置和传送方法 |
| KR1020037015578A KR100906273B1 (ko) | 2001-05-30 | 2002-05-24 | 전송장치 및 전송방법 |
| TW091111270A TW586060B (en) | 2001-05-30 | 2002-05-28 | Transmission apparatus and transmitting method |
| HK04108987A HK1066080A1 (en) | 2001-05-30 | 2004-11-15 | Transmission apparatus and transmission method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001162876A JP4393014B2 (ja) | 2001-05-30 | 2001-05-30 | 伝送装置及び伝送方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2002351813A JP2002351813A (ja) | 2002-12-06 |
| JP2002351813A5 JP2002351813A5 (ja) | 2004-07-15 |
| JP4393014B2 true JP4393014B2 (ja) | 2010-01-06 |
Family
ID=19005935
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001162876A Expired - Lifetime JP4393014B2 (ja) | 2001-05-30 | 2001-05-30 | 伝送装置及び伝送方法 |
Country Status (9)
| Country | Link |
|---|---|
| US (1) | US7421527B2 (ja) |
| EP (1) | EP1391827B1 (ja) |
| JP (1) | JP4393014B2 (ja) |
| KR (1) | KR100906273B1 (ja) |
| CN (1) | CN1243314C (ja) |
| CA (1) | CA2448925A1 (ja) |
| HK (1) | HK1066080A1 (ja) |
| TW (1) | TW586060B (ja) |
| WO (1) | WO2002099662A1 (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP3361643A1 (en) | 2003-04-01 | 2018-08-15 | NEC Corporation | Data processing terminal system and transmitting and receiving method using the same |
| JP2006065632A (ja) * | 2004-08-27 | 2006-03-09 | Kyocera Mita Corp | 通信制御装置及び通信制御方法 |
| JPWO2006117966A1 (ja) * | 2005-04-27 | 2008-12-18 | 松下電器産業株式会社 | カード型電子装置及びホスト装置 |
| JP2007148545A (ja) * | 2005-11-24 | 2007-06-14 | Brother Ind Ltd | 情報配信システム、情報配信方法、ノード装置、及びノード処理プログラム |
| JP5043450B2 (ja) * | 2007-01-22 | 2012-10-10 | キヤノン株式会社 | シリアル通信システム及びスレーブ装置 |
| JP5270288B2 (ja) * | 2007-10-01 | 2013-08-21 | パナソニック株式会社 | 送信装置 |
| US20110179212A1 (en) * | 2010-01-20 | 2011-07-21 | Charles Andrew Hartman | Bus arbitration for sideband signals |
| JP5580786B2 (ja) * | 2010-07-23 | 2014-08-27 | パナソニック株式会社 | ホスト装置、周辺装置、通信システム、および、通信方法 |
| EP2798456A4 (en) * | 2011-12-28 | 2015-08-19 | Intel Corp | INTELLIGENT MSI-X INTERRUPTIONS FOR VIDEO ANALYSIS AND CODING |
| WO2013124915A1 (ja) | 2012-02-24 | 2013-08-29 | パナソニック株式会社 | スレーブ装置、マスタ装置、通信システム、及び通信方法 |
| JP7363479B2 (ja) | 2017-11-06 | 2023-10-18 | 株式会社ニコン | プログラムおよび電子機器 |
| EP3940544A1 (de) * | 2020-07-14 | 2022-01-19 | VEGA Grieshaber KG | Verfahren zur datenübertragung und schaltungsanordnung dafür |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54107235A (en) * | 1978-02-09 | 1979-08-22 | Nec Corp | Interrupt control system |
| JPS6041782B2 (ja) * | 1978-03-14 | 1985-09-18 | 三洋電機株式会社 | 割込要求方式 |
| JP2690146B2 (ja) * | 1989-05-30 | 1997-12-10 | 沖電気工業株式会社 | 割込み通知方式 |
| US5327121A (en) * | 1990-11-09 | 1994-07-05 | Hewlett-Packard Company | Three line communications method and apparatus |
| JPH05128060A (ja) | 1991-11-01 | 1993-05-25 | Fujitsu Ltd | 情報処理装置 |
| JPH07105031A (ja) * | 1993-09-20 | 1995-04-21 | Internatl Business Mach Corp <Ibm> | 多重プロセッサ・コンピュータ・システム内で割込み情報を伝えるための方法および装置 |
| US5692199A (en) | 1993-10-28 | 1997-11-25 | Elonex I.P. Holdings, Ltd. | Personal digital assistant module having a host interconnect bus without an interrupt line and which handles interrupts as addresses associated with specific interrupts in memory |
| US5671421A (en) * | 1994-12-07 | 1997-09-23 | Intel Corporation | Serial interrupt bus protocol |
| JPH0997177A (ja) * | 1995-09-29 | 1997-04-08 | Toshiba Corp | コンピュータシステムの割り込み制御方式 |
| US5854908A (en) | 1996-10-15 | 1998-12-29 | International Business Machines Corporation | Computer system generating a processor interrupt in response to receiving an interrupt/data synchronizing signal over a data bus |
| US6295573B1 (en) * | 1999-02-16 | 2001-09-25 | Advanced Micro Devices, Inc. | Point-to-point interrupt messaging within a multiprocessing computer system |
| US6772264B1 (en) * | 2000-05-22 | 2004-08-03 | International Business Machines Corporation | Enabling a docking station for ISA adapters |
| EP1553501B1 (en) * | 2002-10-16 | 2009-07-08 | Panasonic Corporation | Ic card, data transfer device, data transfer method, and data transfer method program |
-
2001
- 2001-05-30 JP JP2001162876A patent/JP4393014B2/ja not_active Expired - Lifetime
-
2002
- 2002-05-24 WO PCT/JP2002/005086 patent/WO2002099662A1/ja active Application Filing
- 2002-05-24 CN CNB028136098A patent/CN1243314C/zh not_active Expired - Lifetime
- 2002-05-24 EP EP02728154A patent/EP1391827B1/en not_active Expired - Lifetime
- 2002-05-24 CA CA002448925A patent/CA2448925A1/en not_active Abandoned
- 2002-05-24 US US10/479,376 patent/US7421527B2/en not_active Expired - Lifetime
- 2002-05-24 KR KR1020037015578A patent/KR100906273B1/ko active IP Right Grant
- 2002-05-28 TW TW091111270A patent/TW586060B/zh not_active IP Right Cessation
-
2004
- 2004-11-15 HK HK04108987A patent/HK1066080A1/xx not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| CN1524232A (zh) | 2004-08-25 |
| HK1066080A1 (en) | 2005-03-11 |
| TW586060B (en) | 2004-05-01 |
| KR100906273B1 (ko) | 2009-07-06 |
| WO2002099662A1 (fr) | 2002-12-12 |
| US20040158650A1 (en) | 2004-08-12 |
| EP1391827A4 (en) | 2008-05-07 |
| KR20040004668A (ko) | 2004-01-13 |
| JP2002351813A (ja) | 2002-12-06 |
| CA2448925A1 (en) | 2002-12-12 |
| EP1391827A1 (en) | 2004-02-25 |
| US7421527B2 (en) | 2008-09-02 |
| CN1243314C (zh) | 2006-02-22 |
| EP1391827B1 (en) | 2013-04-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5020494B2 (ja) | 無線通信装置及びその制御方法 | |
| JP4393014B2 (ja) | 伝送装置及び伝送方法 | |
| US8867573B2 (en) | Transferring data between asynchronous clock domains | |
| TWI293216B (en) | Interface integrated circuit device for a usb connection | |
| JP2006343815A (ja) | 通信装置、通信方法、通信システム | |
| US8468257B2 (en) | Communication system, communication apparatus, and control method thereof | |
| US20060242340A1 (en) | Image sensing device | |
| JPH10229410A (ja) | データ処理装置、電子機器および通信システム | |
| JP4708818B2 (ja) | ネットワーク装置及びその制御方法 | |
| JPH09331370A (ja) | データ通信装置 | |
| EP3968167A1 (en) | Electronic device and control method therefor | |
| US11233514B2 (en) | Semiconductor device including subsystem interfaces and communications method thereof | |
| JP2951816B2 (ja) | 通信制御方法 | |
| JP2004302778A (ja) | インタフェイス装置 | |
| WO2009095969A1 (ja) | データ転送装置、データ転送システム、及びデータ転送方法 | |
| EP0855641B1 (en) | Printer detecting data precisely in response to change in data transmission speed | |
| JP3943722B2 (ja) | データ転送装置、データ転送システムおよびその方法、画像処理装置、並びに、記録媒体 | |
| JP3593882B2 (ja) | 印刷装置及びインターフェース制御方法 | |
| CN116150069A (zh) | 一种数据处理方法、装置、设备及存储介质 | |
| JPH09305527A (ja) | Ｄｍａコントローラ | |
| JPH0730706A (ja) | ファクシミリ装置 | |
| JPH09146720A (ja) | プリンタ接続用アダプタ | |
| JPH10290246A (ja) | 通信装置および通信方法 | |
| JPH10320345A (ja) | バスコントローラ | |
| JP2004005168A (ja) | データ送信方法、通信システム、処理装置、コンピュータプログラム及び記録媒体 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040706 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040901 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050118 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050214 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20050225 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20050408 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050524 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20061129 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091013 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4393014 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121023 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131023 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |