WO2013124915A1 - スレーブ装置、マスタ装置、通信システム、及び通信方法 - Google Patents

スレーブ装置、マスタ装置、通信システム、及び通信方法 Download PDF

Info

Publication number
WO2013124915A1
WO2013124915A1 PCT/JP2012/004754 JP2012004754W WO2013124915A1 WO 2013124915 A1 WO2013124915 A1 WO 2013124915A1 JP 2012004754 W JP2012004754 W JP 2012004754W WO 2013124915 A1 WO2013124915 A1 WO 2013124915A1
Authority
WO
WIPO (PCT)
Prior art keywords
data
master device
transmission
slave
slave device
Prior art date
Application number
PCT/JP2012/004754
Other languages
English (en)
French (fr)
Inventor
外山　昌之
Original Assignee
パナソニック株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by パナソニック株式会社 filed Critical パナソニック株式会社
Publication of WO2013124915A1 publication Critical patent/WO2013124915A1/ja
Priority to US14/466,413 priority Critical patent/US9378166B2/en

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/48—Program initiating; Program switching, e.g. by interrupt
    • G06F9/4806—Task transfer initiation or dispatching
    • G06F9/4812—Task transfer initiation or dispatching by interrupt, e.g. masked

Definitions

  • This disclosure relates to a communication technology in which a master device and one or more slave devices are connected, and the slave device responds to a command issued by the master device and transfers various information.
  • FIG. 27 shows a communication system disclosed in Patent Document 1 in which devices having a plurality of bus master functions are connected by bus.
  • a device requesting a bus right embeds the bus right request in a response to a bus transaction from a device having the bus right.
  • the device that detected the request grants the bus right to the device that requests the bus right after the transaction is completed.
  • the devices 1201a to 1201d having the bus master function are connected by bus, and the device 1201a holds the bus right.
  • the bus right is requested by embedding the bus right request Bus REQ in the response P122 to the bus transaction request P121 from the device 1201a.
  • the device 1201a recognizes the bus right request included in the received P122, it grants the bus right to the device 1201b.
  • Patent Document 1 when a device that does not have the bus right requests the bus right, it is necessary to embed a request in a response to the transaction from the device that has the bus right. That is, the bus right cannot be requested when there is no transaction from a device having the bus right. For this reason, there is a problem that the responsiveness when a device having no bus right obtains the bus right and performs a bus transaction is lowered.
  • This disclosure aims to solve the above problems and provide a highly responsive communication system, and a slave device, a master device, and a communication method that constitute the communication system.
  • the slave device includes a master device that manages a data control right that enables execution of a function of controlling transmission and reception of data on the first communication line, and at least one of one or more other slave devices.
  • a slave device connectable via one communication line, a data input terminal connected to the first communication line and receiving data from at least one of the other slave devices or the master device; And a data output terminal that transmits data to at least one of the other slave devices or the master device.
  • the slave device controls transmission / reception of data according to the data control right given by the master device
  • the slave device receives an interruption signal from the master device and receives data from the data input terminal and data output terminal.
  • an interrupt signal is transmitted to the master device. After transmitting the interrupt signal to the master device, the function of controlling transmission / reception of data according to the data control right in the slave device is stopped.
  • the master device is connectable to one or more slave devices via the first communication line, and manages a data control right that enables execution of a function for controlling transmission and reception of data on the first communication line.
  • the master device grants the data control right to the first slave device among the one or more slave devices, stops the function of controlling transmission / reception of data in the master device, and is given the first slave device.
  • an interruption signal is transmitted to the first slave device. After transmitting the interruption signal and receiving the interrupt signal from the first slave device, the master device enables the function of controlling transmission / reception of data according to the data control right in the master device.
  • a communication system includes a first communication line, a master device that manages a data control right that enables a function of controlling transmission and reception of data on the first communication line, and a first communication line connected to the master device. And one or more slave devices connected via the network.
  • the master device is connected to the first communication line and receives data from one or more slave devices
  • the master device is connected to the first communication line and transmits data to the one or more slave devices.
  • the slave device is connected to the first communication line and receives data from another slave device or master device.
  • the slave device is connected to the first communication line and receives data from the other slave device or master device.
  • a second data output terminal for transmitting.
  • the master device gives the data control right to the first slave device among the one or more slave devices to stop the function of controlling transmission / reception of data in the master device, and the first slave device While the device is transmitting and receiving data according to the data control right assigned, an interruption signal is transmitted to the first slave device.
  • the first slave device transmits an interrupt signal to the master device when it receives an interruption signal from the master device and is not receiving data from the data input terminal and transmitting data from the data output terminal. .
  • the master device can execute a function of controlling transmission / reception of data according to the data control right in the master device, and the first slave device sends an interrupt signal to the master device. Is transmitted, the function of controlling transmission / reception of data according to the data control right in the first slave device is stopped.
  • the communication method in this indication is a communication method performed using the above-mentioned communication system.
  • the term “signal” is not limited to the signal itself, but includes a case where it means data having a predetermined format (for example, packet data).
  • the master device can request and obtain a return of the data control right. Therefore, the responsiveness of the communication system can be improved.
  • FIG. 1 shows a schematic configuration of a master device 1 included in the communication system according to the present embodiment.
  • the master device 1 can execute a function of controlling transmission / reception of data (including control signals, commands, responses thereof, user data, etc.) on a bus (an example of a first communication line) connected to the slave device 2.
  • Bus right an example of data control right to be managed (holding of bus right, transfer of bus right between slave devices, etc.).
  • the master device 1 includes a slave device IF unit 11 (an example of a transmission / reception unit), a CPU 12, a main storage unit 13, a peripheral circuit 14, and a ROM / RAM 15.
  • the CPU 12, the main storage unit 13, and the ROM / RAM 15 constitute a control unit (an example of a control unit) that processes data received from the slave device IF unit 11.
  • the slave device IF unit 11 is connected to a plurality of input / output terminals for performing communication with the slave device 2.
  • a CLK terminal that outputs a clock signal, a DOUT terminal that outputs data (an example of a data output terminal), a DIN terminal that inputs data (an example of a data input terminal), and an interrupt signal are input to the input / output terminals.
  • the slave device IF unit 11 includes a transmission control unit 111 that transmits data via the DOUT terminal, a reception control unit 112 that receives data via the DIN terminal, and an interrupt signal from the slave device 2 via the INT input terminal. And an interrupt control unit 113 for receiving.
  • a clock signal (CLK signal) transmitted via CLK can be implemented by a predetermined well-known technique, and thus description thereof is omitted.
  • the CLK, DOUT, DIN, and INT signal lines are transmission paths for transmitting signals by, for example, a differential serial method or a single end method.
  • the number of signal lines for transmitting and receiving data is not limited to two (two of DOUT and DIN), but more signal lines (for example, four signal lines of DOUT0 to DOUT3 and DIN0 to DIN3, DOUT0 to DIN3, respectively) DOUT7 and eight signal lines of DIN0 to DIN7) may be used. By using more signal lines, the master device 1 can perform higher-speed communication. Further, the number of signal lines for transmitting data to the slave device 2 and the number of signal lines for receiving data from the slave device 2 may be the same or different.
  • the number of signal lines INT for receiving the interrupt signal from the slave device 2 is not limited to one, and more signal lines (for example, four of INT0 to INT0) may be provided. Further, as will be described later, it is possible to adopt a configuration in which an interrupt signal and data are received using the signal line DIN without using the signal line INT.
  • the slave device IF unit 11 of the master device 1 includes a bypass control unit 114 that performs a bypass function, which will be described later, and a bus right control unit 115 that issues a bus right acquisition / return instruction.
  • FIG. 2 shows a schematic configuration of the slave device 2 included in the communication system according to the present embodiment. As illustrated in FIG. 2, the slave device 2 includes a master device IF unit 21 (an example of a transmission / reception unit) and a back-end unit 22 (an example of a control unit).
  • the back end unit 22 includes a CPU 221, a memory unit 222 including a nonvolatile memory and a memory control unit, an IO unit 223 including an IO (Input / Output) function and an IO control unit, a register 224, a ROM / RAM 225, Have
  • the IO function includes, for example, various wireless communications and wired communications.
  • the slave device 2 may have a configuration that does not include one or both of the memory unit 222 and the IO unit 223.
  • the master device IF unit 21 is connected to a plurality of input / output terminals for communicating with the master device 1.
  • a CLK terminal for inputting a clock signal As input / output terminals, a DOUT terminal for outputting data (an example of a data output terminal), a DIN terminal for inputting data (an example of a data input terminal), and an interrupt signal are output.
  • INT output terminal (an example of an interrupt output terminal).
  • the master device IF unit 21 receives an interrupt signal from the reception control unit 211 that receives data via the DIN terminal, the transmission control unit 212 that transmits data via the DOUT terminal, and the master device 1 via the INT output terminal.
  • An interrupt control unit 213 for transmission.
  • the CLK, DOUT, DIN, and INT signal lines are transmission paths for transmitting signals by, for example, a differential serial method or a single end method.
  • the number of signal lines for transmitting and receiving data is not limited to two (two DOUT and DIN), but more signal lines (for example, four signal lines DOUT0 to DOUT3 and signal lines DOUT0 to DOUT7). May be used. By using more signal lines, the slave device 2 can perform higher-speed communication. Further, the number of signal lines for transmitting data to the master device and the number of signal lines for receiving data from the master device may be the same or different.
  • the number of signal lines for notifying the master device 1 of the interrupt is not limited to one, and more signal lines (for example, four of INT0 to INT3) may be provided.
  • the interrupt control unit 213 may not be included and the master device 1 may not be notified of an interrupt.
  • FIG. 3 shows a schematic configuration of the dual-role apparatus 3 included in the communication system according to the present embodiment.
  • the dual-role device 3 normally operates as a slave device 2 and executes a function of transmitting / receiving various information to / from other slave devices 2 by obtaining a bus right according to an instruction from the master device 1 as will be described later. enable.
  • the dual-role device 3 includes a master device IF unit 31 (an example of a transmission / reception unit) and a back-end unit 32 (an example of a control unit).
  • the back end unit 32 includes a CPU 321, a memory unit 322 including a nonvolatile memory and a memory control unit, an IO unit 323 including an IO (Input / Output) function and an IO control unit, a register 324, a ROM / RAM 325, It is comprised including.
  • the IO function includes, for example, various wireless communications and wired communications. Further, the dual-role device 3 may be configured not to include either or both of the memory unit 322 and the IO unit 323.
  • the master device IF unit 31 is connected to a plurality of input / output terminals for performing communication with the master device 1.
  • a CLK terminal for inputting a clock signal As input / output terminals, a DOUT terminal for outputting data (an example of a data output terminal), a DIN terminal for inputting data (an example of a data input terminal), and an interrupt signal are output.
  • INT output terminal (an example of an interrupt output terminal).
  • the master device IF unit 31 receives an interrupt signal to the master device 1 via the reception control unit 311 that receives data via the DIN terminal, the transmission control unit 312 that transmits data via the DOUT terminal, and the INT output terminal.
  • the CLK, DOUT, DIN, and INT signal lines are transmission paths for transmitting signals by, for example, a differential serial method or a single end method.
  • the number of signal lines for transmitting and receiving data is not limited to two (two DOUT and DIN), but more signal lines (for example, four signal lines DOUT0 to DOUT3 and signal lines DOUT0 to DOUT7). May be used. By using more signal lines, the dual-role device 3 can perform higher-speed communication.
  • the number of signal lines for transmitting data to the master device 1 and the number of signal lines for receiving data from the master device 1 may be the same or different. Further, the number of signal lines for transmitting an interrupt signal to the master device is not limited to one, and more signal lines (for example, four lines INT0 to INT3) may be provided. Further, as will be described later, it is possible to adopt a configuration in which an interrupt signal or data is transmitted using the signal line DOUT without using the signal line INT.
  • the master device IF unit 31 of the dual-role device 3 includes a bypass control unit 314 that controls a bypass operation, which will be described later, and a bus right control unit 315 that performs bus right acquisition / return control.
  • the clock line CLK is configured by a terminal different from the signal line DOUT and the signal line DIN.
  • an embedded clock that superimposes a clock on a signal line can be used.
  • the CLK terminal and the clock line CLK of the master device 1, the slave device 2, and the dual-role device 3 are unnecessary.
  • [1-1-4. Connection form of master device, slave device, dual-role device] 4, 5, and 6 are diagrams for explaining connections of the master device 1, the slave device 2, and the dual-role device 3 in the communication system according to the present embodiment.
  • FIG. 4A shows a state in which the master device 1 and one slave device 2 are connected on a one-to-one basis.
  • FIG. 4B shows a state where the master device 1 and one dual-role device 3 are connected on a one-to-one basis.
  • FIGS. 5A and 5B show a configuration in which the master device 1, the plurality of slave devices 2-1, 2-2, and the dual-role device 3 are ring-connected.
  • the slave devices 2, 2-1, 2-2 and the dual-role device 3 may be devices having the same IO unit / memory, or may have different IO units / memory for each device.
  • the master device 1, the slave devices 2, 2-1, 2-2, and the dual-role device 3 transmit various data from the signal line DOUT and receive various data through the signal line DIN.
  • FIG. 5A and FIG. 5B particularly show the connection form of the transmission path of the clock (CLK) signal in the communication system according to the present embodiment.
  • the CLK signal is transmitted from the master device 1 to the slave devices 2-1 and 2-2 and the dual-role device 3.
  • the CLK signal may be transmitted from the master device 1 to the slave devices 2-1 and 2-2 and the dual-role device 3 in a multidrop manner.
  • the CLK signal may be connected in a star shape from the master device 1 to the slave devices 2-1 and 2-2 and the dual-role device 3 as shown in FIG.
  • an embedded clock may be used and the clock line CLK may be omitted.
  • FIG. 6A and 6 (b) show the connection form of the transmission path of the interrupt signal (INT signal) in the communication system according to the present embodiment.
  • the interrupt signal is transmitted as an interrupt notification from the slave devices 2-1 and 2-2 and the dual-role device 3 to the master device 1.
  • the interrupt signal is sent to the master device 1 by bundling a plurality of interrupt signals from the slave devices 2-1 and 2-2 and the dual-role device 3 (for example, wired OR). You may make it do.
  • the master device 1 has a plurality of INT input terminals, and interrupt signals from the slave devices 2-1, 2-2 and the dual-role device 3 are different from those of the master device 1.
  • FIG. 7 is a diagram showing an example of a packet format used for communication by the master device 1, the slave devices 2, 2-1, 2-2, and the dual-role device 3 in the communication system according to the present embodiment.
  • FIG. 7A is a diagram showing a packet format for the master device 1, the slave devices 2, 2-1, 2-2, and the dual-role device 3 to send and receive commands and responses.
  • the packet includes a start signal Start, a header Header, a payload Payload, a CRC, and an end signal End.
  • FIG. 7B is a diagram illustrating a packet format for the master device 1, the slave devices 2, 2-1, 2-2, and the dual-role device 3 to transmit and receive user data.
  • Each data packet includes a start signal Start, a header Header, a payload Payload, a CRC, and an end signal End, and a plurality of data packets are sandwiched between a data burst start signal BS and a data burst end signal BE.
  • FIG. 7C shows the structure of the header header.
  • the header Header includes packet transmission source information Src ⁇ ID, packet transmission destination information Dst ID, packet type TYPE, and other control information Misc.
  • Src ID is an identifier indicating a packet transmission source device
  • Dst ID is an identifier indicating a packet transmission destination device.
  • a different value is assigned to each device.
  • TYPE indicates a packet type such as a command, a response, or user data.
  • Misc includes a transaction ID, a packet format version number, a protocol type, and the like.
  • the master device 1, the slave devices 2, 2-1, 2-2, and the dual-role device 3 perform packet transmission / reception control based on the header header information.
  • FIG. 7D shows the structure of the payload Payload.
  • the payload Payload includes the parameter Param and the status of each device when the packet type is a command or response, and includes the transfer start address Addr and the transfer data length Length when the command is a data transfer, and the packet type is the user data In case it contains a data payload.
  • FIG. 8 is a diagram showing a configuration of an IDLE signal (an example of an idle signal) in the communication system according to the present embodiment.
  • the IDLE signal is a control signal transmitted to the bus when packets are not transmitted / received on the bus connecting the master device 1, the slave devices 2, 2-1, 2-2, and the dual-role device 3.
  • an IDLE signal flows in a section where packets P511, P512, P513, P514, P515, P516, and P517 are not transmitted to the bus between the master device 1 and the slave device 2. ing.
  • the IDLE signal is configured to hold a single state (for example, “1” or “0”) as shown in FIG.
  • the IDLE signal may be configured to repeatedly send a single symbol (for example, a symbol encoded by 8b / 10b in a differential transmission path) as shown in FIG.
  • the IDLE signal can be configured to repeatedly transmit a plurality of symbols (for example, two types of symbols IDLE0 and IDLE1 are transmitted periodically or randomly).
  • a single symbol IDLE0 may be sent as shown in FIG. 8E, or FIG. As shown in FIG.
  • FIG. 9 is a diagram showing transmission / reception of commands, responses, and user data along the time t when the master device 1 and the slave device 2 are connected one-to-one in the communication system according to the present embodiment. It is. The same operation is performed when the dual-role device 3 is connected instead of the slave device 2.
  • FIG. 9A is a diagram illustrating a case where the master device 1 and the slave device 2 transmit and receive commands and responses.
  • CMD command
  • RES response
  • the processing instructed by CMD includes, for example, initialization, reset, register read / write, and status information acquisition.
  • the information included in the RES includes, for example, the result of processing instructed by CMD, the internal status of the slave device 2, and the register value.
  • the slave device 2 that has received the CMD packet P523 transmitted by the master device 1 may process the received CMD and then transmit the CMD packet P524 again.
  • P524 may be the same as P523, or may be a value obtained by updating Header or Payload based on the result of the slave device 2 processing the CMD of P523.
  • FIG. 9B is a diagram showing a case where the master device 1 performs data write to the slave device 2.
  • the master device 1 transmits a CMD packet P531 instructing data write to the slave device 2.
  • the slave device 2 transmits a RES packet P532 to the master device 1.
  • master device 1 receives P532, it transmits a data transfer request (hereinafter referred to as REQ) packet P533 to slave device 2.
  • REQ data transfer request
  • the slave device 2 transmits a data transfer ready (hereinafter, RDY) packet P534 to the master device 1 if the write data can be received.
  • RDY data transfer ready
  • the slave device 2 determines whether there is an error included in the received data, and transmits a status information (hereinafter referred to as STAT) packet P536 to the master device 1.
  • STAT status information
  • master device 1 receives P536, it determines whether the data write has succeeded or failed. Thereafter, after repeating transmission and reception of packets from P533 to P536 until the master device 1 completes the desired data write, the slave device 2 transmits a data write completion notification (hereinafter referred to as END) packet P537 to the master device 1.
  • END data write completion notification
  • FIG. 9C is a diagram showing a case where the master device 1 reads data from the slave device 2.
  • the master device 1 transmits a CMD packet P541 instructing data read to the slave device 2.
  • the slave device 2 receives P541
  • the slave device 2 transmits a RES packet P542 to the master device 1, and then transmits a REQ packet P543.
  • the master device 1 transmits an RDY packet P544 to the slave device 2 if the read data can be received.
  • the slave device 2 receives P544, it transmits a data burst P545.
  • master device 1 When master device 1 receives P545, master device 1 determines whether there is an error included in the received data, and transmits STAT packet P546 to slave device 2. When the slave device 2 receives P546, the slave device 2 determines success / failure of the data read. Thereafter, after repeating the transmission / reception of packets from P543 to P546 until the master device 1 completes a desired data read, the slave device 2 transmits an END packet P547 to the master device 1. When master device 1 receives P547, master device 1 completes the data read processing.
  • FIG. 10 shows the connection of data signal lines when the master device 1 and the plurality of slave devices 2-1, 2-2 and the dual-role device 3 are ring-connected in the communication system according to the present embodiment. The form is shown.
  • the number of slave devices and dual-role devices that are ring-connected is not limited to this, and a number of devices that can be identified by the Src ID and Dst ID described above can be connected.
  • FIG. 10 shows connections of DIN and DOUT when the master device 1, the slave devices 2-1, 2-2, and the dual-role device 3 are ring-connected.
  • a signal received from an adjacent device is input to the DIN terminal, and a signal to be transmitted to the adjacent device is transmitted.
  • all packets including commands, responses, user data, and all control signals including IDLE signals are always transferred counterclockwise.
  • FIG. 11A shows a case where commands and responses are transmitted and received between the master device 1 and the slave device 2-1.
  • the slave device 2-2 and the dual-role device 3 perform a bypass operation described later.
  • the master device 1 transmits a CMD packet P551
  • the dual-role device 3 transmits the received P551 to the slave device 2-1.
  • the slave device 2-1 determines and processes the received P551, and transmits a RES packet P552 to the slave device 2-2.
  • the slave device 2-2 transmits the received P552 to the master device 1.
  • the processing instructed by CMD includes, for example, initialization, reset, register read / write, and status information acquisition.
  • the information included in the RES includes, for example, the result of processing instructed by CMD, the internal status of the slave device 2-1, the register value, and the like.
  • the slave device 2-1 that has received the CMD packet P551 transmitted by the master device 1 transmits the CMD packet to the master device 1 again. You may make it do. In this case, only the master device 1 may receive the CMD packet transmitted by the slave device 2-1, or a device (in this case, the slave device) located between the slave device 2-1 and the master device 1. 2-2) may receive and process the CMD packet.
  • FIG. 11B is a diagram illustrating a case where the master device 1 performs data write to the slave device 2-1.
  • the slave device 2-2 and the dual-role device 3 perform a bypass operation described later.
  • the master device 1 transmits a CMD packet P561 instructing data write to the dual-role device 3
  • the dual-role device 3 transmits the received P561 to the slave device 2-1.
  • the slave device 2-1 receives P561, it transmits a RES packet P562 to the slave device 2-2.
  • the slave device 2-2 transmits the received P562 to the master device 1.
  • the master device 1 transmits a REQ packet P563 to the dual-role device 3.
  • the dual-role device 3 transmits the received P563 to the slave device 2-1. After receiving P563, the slave device 2-1 transmits an RDY packet P564 to the slave device 2-2 if the write data can be received. The slave device 2-2 transmits the received P564 to the master device 1. When master device 1 receives P564, it transmits data burst P565 to dual-role device 3. The dual-role device 3 transmits the received data burst P565 to the slave device 2-1. When the slave device 2-1 receives P565, the slave device 2-1 determines whether there is an error included in the received data, and transmits a STAT packet P566 to the slave device 2. The slave device 2-2 transmits the received P566 to the master device.
  • master device 1 When master device 1 receives P566, master device 1 determines success / failure of the data write. Thereafter, the packet transmission / reception of P563 to P566 is repeated until the master apparatus 1 completes the desired data write, and then the slave apparatus 2-1 transmits the END packet P567 to the slave apparatus 2-2. The slave device 2-2 transmits the received P567 to the master device 1. When master device 1 receives P567, it completes the data write processing.
  • the master device 1 reads data from the slave device 2-1, the packets received by the slave device 2-2 and the dual-role device 3 positioned between the master device 1 and the slave device 2-1.
  • the operations of the master device 1 and the slave device 2-1 are the same as described with reference to FIG. Further, the operation of the communication system according to the present embodiment has been described taking transfer of various types of information between the master device 1 and the slave device 2-1 as an example. However, the master device 1 and the slave device 2-2 or Dual- The same operation is performed when various types of information are transferred to and from the role device 3.
  • FIGS. 12A to 12C are diagrams illustrating the bypass operation of the master device 1, the slave device 2, and the dual-role device 3 in the communication system according to the present embodiment. 12A to 12C, the operation of the slave device 2 will be described, but the bypass operation of the master device 1 and the dual-role device 3 is the same.
  • FIG. 12A shows a bypass operation performed when the destination information DstDID included in the header Header of the received packet P571 is different from the own device ID.
  • the reception control unit 211 of the slave device 2 refers to the destination information included in the header header.
  • the transmission control unit 212 transmits P571 received by the reception control unit 211 by the bypass control unit 214. If the reception control unit 211 determines that the packet is addressed to itself, the reception control unit 211 transmits the packet to the back-end unit 22 for processing.
  • FIGS. 12B and 12C show an operation of bypassing the control signal S571.
  • the reception control unit 211 of the slave device 2 receives the control signal S571.
  • the bypass control unit 214 receives S571 received by the reception control unit 211. It transmits from the transmission control part 212.
  • the slave device 2 recognizes that it is a section for transmitting the control signal on the bus, and transmits the control signal S572 having the same meaning while receiving the control signal S571.
  • Such an operation can be performed, for example, by determining in advance as a specification what kind of control signal is to be transmitted in a section where packets of commands, responses, user data, etc. are not transferred on the bus.
  • the operation by the external terminals DIN and DOUT of the slave device 2 is the same, so that either method can be adopted. Not only the control signal but also signals other than packets can be bypassed by any of the methods shown in FIGS. 12B and 12C or a combination of both methods.
  • FIG. 13 shows a method in which the slave device 2 and the dual-role device 3 notify the master device 1 of an interrupt using a dedicated signal line INT (an example of a second communication line) in the communication system according to the present embodiment.
  • FIG. 13A shows the connection between the master device 1 and the slave device 2
  • FIG. 13B shows the transmission and reception of signals between the master device 1 and the slave device 2. Note that FIG. 13 illustrates a case where the master device 1 and the slave device 2 are connected one-to-one, but the master device 1 and the plurality of slave devices 2-1, 2-2, and The same operation is performed when the dual-role device 3 is ring-connected.
  • the slave device 2 transmits an interrupt signal (INT signal) to the master device 1 using the signal line INT when any error is detected or when the master device 1 is requested to perform processing. (T61).
  • the interrupt signal is low active (interrupt notification with the signal line “0”), but may be high active (interrupt notification with the signal line “1”).
  • the master device 1 recognizes that the interrupt has been notified by the interrupt signal, the master device 1 transmits to the slave device 2 the CMD packet P61 for reading the interrupt factor, that is, the CMD packet P61 for inquiring the interrupt factor.
  • the slave device 2 receives P61, the slave device 2 notifies the master device 1 of the interrupt factor by the RES packet P62.
  • the master device 1 receives P62, identifies an interrupt factor, and transmits a CMD packet P63 for clearing the interrupt to the slave device 2.
  • the slave device 2 transmits a RES packet P64 to the master device 1 and ends the interrupt notification by the interrupt signal (T62).
  • the order of transmission of the RES packet P64 and the end of the interrupt notification is arbitrary.
  • FIG. 14 shows that in the communication system according to the present embodiment, the slave device 2 and the dual-role device 3 interrupt the master device 1 using the data signal lines DIN and DOUT without using the dedicated signal lines INT. It is a figure which shows the method to notify.
  • the slave device 2 outputs and notifies the IRQ signal S9 to the bus via the signal line DOUT when any error is detected or when processing is requested to the master device (T91).
  • the master device 1 recognizes the IRQ signal S9 on the bus, the master device 1 transmits a CMD packet P91 for reading the interrupt factor, that is, a CMD packet P91 for inquiring about the interrupt factor to the slave device 2.
  • the slave device 2 When the slave device 2 receives P91, the slave device 2 notifies the interrupt factor to the master device 1 by the RES packet P92, and then continues to output the IRQ signal S9.
  • the master device 1 receives P92, identifies an interrupt factor, and transmits a CMD packet P93 for clearing the interrupt to the slave device 2.
  • the slave device 2 When the slave device 2 receives P93, it transmits the RES packet P94, stops outputting the IRQ signal S9, outputs the IDLE signal to the bus, and ends the interrupt notification (T92).
  • the timing for stopping the output of the IRQ signal S9 may be at the time of receiving the CMD packet P93 or after the transmission of the RES packet P94.
  • the IRQ signal S9 is configured to hold a single state (for example, “0” or “1”, which can use a value having a polarity opposite to that of the IDLE signal).
  • a single symbol for example, a symbol encoded by 8b / 10b in a differential transmission path
  • the IRQ signal S9 can be configured to repeatedly send a plurality of symbols (for example, two types of symbols, IRQ0 and IRQ1, are sent periodically or randomly). Further, in the configuration in which the IRQ signal S9 repeatedly transmits symbols as shown in FIGS.
  • a set of symbols (SYNC, IRQ0) or (SYNC, IRQ1) as shown in FIG. 14 (e). ) May be sent repeatedly.
  • SYNC, IRQ0 in order to maintain the synchronization between the clock CLK and the received data DIN between the master device 1, the slave device 2, and the dual-role device 3 even when packets are not transmitted or received on the bus. By transmitting this symbol SYNC, reliable communication is possible.
  • the device located between the slave device 2 that notifies the interrupt and the master device 1 performs the bypass operation described with reference to FIGS. 12A to 12C, and the IRQ signal is reliably transmitted. 1 is notified.
  • the interrupt notification to 1 may use an IRQ signal transmitted through the data signal line DOUT without using the dedicated signal line INT.
  • the slave devices 2, 2-1, 2-2 and the dual-role device 3 may be provided with both interrupt notification methods.
  • [1-3. Device-to-device transfer operation The operation of inter-device transfer in the communication system according to the present embodiment configured as described above will be described.
  • FIG. 15 is a diagram schematically showing ring connection of the communication system according to the present embodiment.
  • the master device 1, the dual-role device 3, the slave device 2-1, and the slave device 2-2 are sequentially ring-connected, and the INT output terminal of the dual-role device 3 is the master device 1. Connected to the INT input terminal.
  • the master device 1 has the bus right as described above, and transfers commands, responses, and user data between the slave devices 2-1 and 2-2 and the dual-role device 3. Do.
  • FIG. 16 is a diagram showing processing in which the dual-role device 3 acquires a bus right in accordance with an instruction from the master device 1 in the communication system according to the present embodiment.
  • the master device 1 transmits a CMD packet P711 for instructing the dual-role device 3 to acquire the bus right and to transfer data to other slave devices 2-1 or 2-2.
  • the slave device to which the dual-role device 3 performs data transfer and the parameters for data transfer such as the address and the data length are set in advance in the dual-role device 3 by another CMD packet and data packet. Alternatively, it may be set by Payload of the CMD packet P711. Further, the number of times of data transfer to be set is not limited to one.
  • a plurality of transfer settings can be collectively performed in a list format.
  • the dual-role device 3 Upon receiving P711, the dual-role device 3 acquires the bus right by transmitting the RES packet P712 to the master device 1 via the slave devices 2-1, 2-2.
  • the master device 1 may check whether the acquisition of the bus right of the dual-role device 3 is successful by issuing a CMD packet P713 for reading the status of the dual-role device 3.
  • the dual-role device 3 Upon receiving P713, the dual-role device 3 transmits a RES packet P714 including status information indicating the bus right acquisition state to the master device 1 via the slave devices 2-1 and 2-2.
  • the dual-role device 3 may issue a command to the slave device 2-1 or 2-2 after receiving the status read CMD packet P713 from the master device 1. In this way, the dual-role device 3 can acquire the bus right in accordance with an instruction from the master device 1 and issue a CMD packet to another slave device 2-1 or 2-2 to perform data transfer. .
  • the master device 1 does not issue CMD packets to the slave devices 2-1, 2-2 and the dual-role device 3 until the bus right is returned from the dual-role device 3, and packets other than the packets addressed to itself.
  • the above-described bypass operation is performed.
  • the slave devices 2-1 and 2-2 recognize that the received packets P712 and P714 are not addressed to the own device and perform a bypass operation.
  • a bypass operation is also performed for control signals other than packets such as an IDLE signal.
  • FIGS. 17 and 18 show a case where the dual-role device 3 has the bus right in the communication system according to the present embodiment, and issues data by issuing a CMD packet to the slave device 2-2.
  • the dual-role device 3 issues a CMD packet P721 for instructing data writing to the slave device 2-2.
  • the slave device 2-1 transmits the received P721 to the slave device 2-2 by bypass control.
  • the slave device 2-2 receives P721
  • the slave device 2-2 transmits a RES packet P722 to the master device 1.
  • the master device 1 transmits the received P722 to the dual-role device 3 by bypass control, and the dual-role device 3 receives the RES packet P722.
  • the dual-role device 3 can transmit the CMD packet to the slave device 2-2 and receive the RES packet from the slave device 2-2.
  • the dual-role device 3 when the dual-role device 3 receives the RES packet P722 as described above, it transmits the REQ packet P723 to the slave device 2-1.
  • the slave device 2-1 transmits the received P723 to the slave device 2-2 by bypass control.
  • the slave device 2-2 After receiving P723, the slave device 2-2 transmits an RDY packet P724 to the master device 1 if the write data can be received.
  • the master device 1 transmits the received P724 to the dual-role device 3 by bypass control.
  • the dual-role device 3 Upon receiving P724, the dual-role device 3 transmits a data burst P725 to the slave device 2-1.
  • the slave device 2-1 transmits the received data burst P725 to the slave device 2-2 by bypass control.
  • the slave device 2-2 determines whether there is an error included in the received data, and transmits a STAT packet P726 to the master device 1.
  • the master device 1 transmits the received P726 to the dual-role device 3 by bypass control.
  • the dual-role device 3 determines success / failure of data write.
  • the slave device 2-2 transmits an END packet P727 to the master device 1.
  • the master device 1 transmits the received P727 to the dual-role device 3 by bypass control.
  • the dual-role device 3 receives P727, the data write processing is completed.
  • the dual-role device 3 can write data to the slave device 2-2 instead of the master device 1, and high-speed data transfer is possible.
  • the master device 1 can perform other processes during the transfer between devices, the performance of the entire communication system can be improved.
  • the dual-role device 3 reads data from the slave device 2-2, the operations of the dual-role device 3 and the slave device 2-2 are the same as those described with reference to FIG. Become. [1-3-3. Return of bus right]
  • the dual-role device 3 performs data write processing with the slave device 2-2 according to the instruction of the master device 1, and when the processing is completed, the interrupt signal (INT signal) is set to “0”.
  • the dual-role device 3 returns the bus right to the master device 1.
  • the return of the bus right means to invalidate the bus right in the dual-role device 3, that is, to stop the function of transmitting / receiving various information to / from other slave devices 2.
  • FIGS. 16 to 18 illustrate a case where the master device 1 is in the middle of transferring data to and from the slave device 2-2 when the dual-role device 3 acquires the bus right in the communication system according to the present embodiment.
  • FIG. 10 is a diagram showing processing for instructing the dual-role device 3 to stop transfer and return the bus right.
  • the master device 1 transmits an ABORT signal S8 (an example of an interruption signal) instructing transfer stop and bus right return (T81).
  • ABORT signal is transmitted using a section where data transmission / reception is not performed (that is, an IDLE signal section).
  • the dual-role device 3 detects the ABORT signal S8, it receives the END packet P815 from the slave device 2-2, completes the data write process being executed, and then interrupts the master device 1 using the signal line INT. The bus right will be returned.
  • the master device 1 detects an interrupt, it determines that the bus right has been returned, stops outputting the ABORT signal S8, and outputs an IDLE signal to the bus (T82).
  • the ABORT signal S8 is composed of a symbol having a unique bit pattern.
  • the ABORT signal S8 holds a single state (“0” or “1”) as shown in FIG. 20A, or the ABORT signal S8 has a single state as shown in FIG.
  • Symbols (for example, 8b / 10b encoded symbols in the differential transmission path) are repeatedly sent.
  • the ABORT signal S8 may be configured to repeatedly transmit a plurality of symbols (for example, two types of symbols ABRT0 and ABRT1 are transmitted periodically or randomly) as shown in FIG.
  • the ABORT signal S8 is configured to repeatedly transmit symbols as shown in FIGS.
  • a set of symbols (SYNC, ABRT0) or (SYNC) as shown in FIG. , ABRT1) may be repeatedly sent.
  • the CLK signal and the received data are transmitted between the master device 1, the slave devices 2-1, 2-2, and the dual-role device 3 even when packets are not transmitted / received on the bus.
  • the dual-role device 3 may interrupt the data transfer when the ABORT signal S8 is detected.
  • the dual-role device 3 when the dual-role device 3 is writing data to the slave device 2-2 (during this time, the master device 1 and the slave device 2-1 transfer data by bypass control).
  • the device 1 transmits an ABORT signal S8 instructing the transfer stop and the bus right return to the dual-role device 3 (T83).
  • the dual-role device 3 detects the ABORT signal S8 from the master device 1, the dual-role device 3 receives the STAT packet P823 from the slave device 2-2 via the bypass control by the master device 1, and performs one unit processing of data transfer. Terminate.
  • the dual-role device 3 transmits the CMD packet P824 to the slave device 2-2 via the bypass control by the slave device 2-1, and instructs the transfer stop.
  • the dual-role device 3 receives the RES packet P825 and the END packet P826 for notifying completion of transfer stop from the slave device 2-2 through the bypass control by the master device 1.
  • the dual-role device 3 transmits an interrupt signal to the master device 1 through the signal line INT, and returns the bus right to the master device 1. In this case, even if an unexecuted inter-device transfer process preset from the master device 1 remains, it is not executed.
  • the master device 1 detects an interrupt, it determines that the bus right has been returned, stops outputting the ABORT signal S8, and outputs an IDLE signal to the bus (T84).
  • the master device 1 performs the ABORT in a section in which no packet is transmitted on the bus even if the dual-role device 3 is performing inter-device transfer with the slave devices 2-1 and 2-2.
  • the signal S8 By using the signal S8, it is possible to request the dual-role device 3 to stop the transfer and return the bus right. Therefore, a communication system with high responsiveness can be realized when high priority processing occurs in the master device 1. Since the master device 1 continues to transmit the ABORT signal S8 until an interrupt is notified from the dual-role device 3, the dual-role device 3 reliably detects the ABORT signal S8, stops the transfer, and returns the bus right. can do. [1-4.
  • the dual-role device 3 includes the DIN terminal that is connected to the data signal line and receives data from the master device 1, and the other slave device 2-1 that is connected to the data signal line. And a DOUT terminal for transmitting data.
  • the dual-role device 3 sends commands and data to and from other slave devices 2-1 and 2-2 according to the bus right granted by the master device 1, and responses and data from the DIN terminal. Receive.
  • the dual-role device 3 transmits an interrupt signal to the master device 1 when data reception and data transmission are not being performed.
  • the dual-role device 3 After the dual-role device 3 transmits an interrupt signal to the master device 1, the dual-role device 3 stops the function of controlling transmission / reception of data according to the bus right.
  • the master device 1 includes a DOUT terminal that is connected to the data signal line and transmits data to the slave device, and a DIN terminal that is connected to the data signal line and receives data from the slave device.
  • the master device 1 gives a bus right to the dual-role device 3 which is one of the slave devices, and stops the function of controlling the data transmission / reception of the master device 1.
  • the master device 1 transmits an ABORT signal to the dual-role device 3 while transmitting / receiving data in accordance with the bus right assigned to the dual-role device 3, and after transmitting the ABORT signal, the dual device After receiving the interrupt signal from the role device 3, the master device 1 can execute a function for controlling transmission / reception of data according to the bus right.
  • the master device 1 can request and acquire the return of the bus right. . Therefore, a highly responsive communication system can be realized.
  • the master apparatus 1 repeatedly transmits an ABORT signal to the dual-role apparatus 3 until data reception and data transmission are completed in a section in which data transmission is not performed. Therefore, the master device 1 can request the dual-role device 3 to return the bus right without interfering with data transmission / reception.
  • the dual-role device 3 after receiving the ABORT signal from the master device 1, the dual-role device 3 transmits the interrupt signal to the master device 1 after completing the data transmission / reception or stopping the data transmission / reception. To do. Therefore, the bus right can be transferred without affecting the data transmission / reception.
  • the dual-role device 3 has an INT output terminal for outputting an interrupt signal
  • the master device 1 has an INT input terminal for inputting an interrupt signal
  • the interrupt signal is sent to a dedicated line different from the data communication line. To send through. Therefore, it is possible to transfer the bus right between the dual-role device 3 and the master device 1 more reliably.
  • the master device 1, the slave device 2, and the dual-role device 3 can perform bypass control, packets and control signals that are not addressed to the own device are bypassed, and these devices are ring-connected. In such a communication system, it can operate as if it is a part of a transmission line, and communication can be performed quickly. Furthermore, in the present embodiment, the DOUT signal of the master device 1 is connected to the DIN signal of the dual-role device 3, and no other slave device exists between the master device 1 and the dual-role device 3. Therefore, the dual-role device 3 can reliably receive the ABORT signal S8 transmitted from the master device.
  • FIGS. 19 to 21 illustrate the case where the dual-role device 3 executes data write to the slave device 2-2, the same operation is performed when data read is performed. That is, the master device 1 can request the dual-role device 3 to stop the transfer by using the ABORT signal S8 in a section where no packet is transmitted on the bus, and can return the bus right.
  • FIG. 22 is a diagram schematically showing a configuration of the communication system according to the present embodiment.
  • the master device 1, the slave devices 2-1, 2-2, and the dual-role device 3 have the same configuration as in the first embodiment. However, the difference is that each device is connected in the order of the master device 1, the slave device 2-1, the dual-role device 3, and the slave device 2-2.
  • FIG. 23 and FIG. 24 are diagrams illustrating the operation of inter-device transfer in the communication system according to the present embodiment. In the communication system according to the present embodiment, the bus right acquisition instruction operation from the master device 1 to the dual-role device 3 is the same as in the first embodiment.
  • the dual-role device 3 having the bus right transmits a CMD packet P1001 for instructing data writing to the slave device 2-1, to the slave device 2-2.
  • the slave device 2-2 transmits the received CMD packet P1001 to the master device 1 by bypass control, and the master device 1 transmits the received P1001 to the slave device 2-1 by bypass control.
  • the slave device 2-1 receives P1001
  • the slave device 2-1 transmits a RES packet P1002 to the dual-role device 3.
  • the dual-role device 3 can transmit the CMD packet to the slave device 2-1, and can receive the RES packet P1002 from the slave device 2-1.
  • the dual-role device 3 when the dual-role device 3 receives the RES packet P1002 as described above, it transmits the REQ packet P1011 to the slave device 2-2.
  • the slave device 2-2 transmits the received REQ packet P1011 to the master device 1 by bypass control, and the master device 1 transmits the received P1011 to the slave device 2-1 by bypass control. If the slave device 2-1 receives P1011 and is ready to receive write data, it transmits an RDY packet P1012.
  • the dual-role device 3 receives P1012, it transmits a data burst P1013 to the slave device 2-2.
  • the slave device 2-2 transmits the received data burst P1013 to the master device 1 by bypass control, and the master device 1 transmits the received data burst P1013 to the slave device 2-1 by bypass control.
  • the slave device 2-1 receives P1013, the slave device 2-1 determines whether there is an error included in the received data, and transmits a STAT packet P1014 to the dual-role device 3.
  • the dual-role device 3 receives P1014, it determines the success / failure of the data write. Subsequently, after repeating transmission / reception of packets from P1011 to P1014 until the dual-role device 3 completes writing of desired data, the slave device 2-1 transmits an END packet P1015.
  • the dual-role device 3 completes the data write process when receiving P1015.
  • FIG. 25 shows the dual-role device 3 in the communication system according to the present embodiment, where the master device 1 acquires the bus right and transfers data to and from the slave device 2-1. It is a figure which shows the process which instruct
  • the master device 1 transmits an ABORT signal S10 instructing transfer stop and bus right return (T101).
  • the slave device 2-1 transmits the received ABORT signal S10 to the dual-role device 3 by bypass control.
  • the dual-role device 3 receives the END packet P1025 from the slave device 2-1, then notifies the master device 1 of an interrupt using the signal line INT and returns the bus right. In this case, an unexecuted transfer process between devices preset from the master apparatus 1 is not executed.
  • the dual-role device 3 when the dual-role device 3 detects the ABORT signal S10, the dual-role device 3 may notify an interrupt after completion of the transfer being executed, and the slave device 2- The interruption may be notified after the transmission is interrupted.
  • the master device 1 detects an interrupt, it determines that the bus right has been returned, stops outputting the ABORT signal S10, and outputs an IDLE signal to the bus (T102).
  • the configuration of ABORT signal S10 is the same as that of the first embodiment. [2-2. Effect]
  • the master device 1 allows the packet on the bus even if the dual-role device 3 is performing inter-device transfer with the slave devices 2-1, 2-2.
  • the master device 1 continues to transmit the ABORT signal S10 until an interrupt is notified from the dual-role device 3, and the slave device 2-1 bypasses the received ABORT signal S10. Since the operation is performed, the dual-role device 3 can reliably detect the ABORT signal S10, stop the transfer, and return the bus right.
  • the master device 1 can request the dual-role device 3 to stop the transfer and return the bus right using the ABORT signal S10 in a section where no packet is transmitted on the bus.
  • the dual-role device 3 provides information on how much of the preset inter-device transfer processing has been executed or how many have not been executed to the RES from the master device 1 to the CMD. May be notified to the master device 1.
  • Embodiment 1 and 2 were demonstrated as an illustration of the technique disclosed in this application using drawing, the concrete structure of this invention is not restricted to the above-mentioned embodiment, The summary of invention is demonstrated. Various changes and modifications can be made without departing from the scope.
  • the number of slave devices 2 and dual-role devices 3 can be any number greater than or equal to one.
  • the dual-role device 3 may be connected to another master device 4 via a transmission line 5 different from the ring connection. In this case, during the transfer between devices, the dual-role device 3 may perform data transfer with the slave devices 2-1 and 2-2 according to an instruction from the master device 4.
  • the transmission path 5 can be configured by either wired transmission or wireless transmission.
  • connection form mentioned 1 to 1 and the ring type as an example, it is not limited to these.
  • it may be a star type or a tree type.
  • a predetermined packet may be repeatedly sent.
  • the packet is used as a data unit, this invention is applicable even if it is a data unit according to the protocol used, without being limited to this.
  • each block may be individually made into one chip by a semiconductor device such as an LSI, or may be made into one chip so as to include a part or the whole. May be.
  • each device may be configured by a dedicated circuit, a general-purpose processor, or an FPGA, or a part thereof may be realized by software.
  • the dual-role device acquires the bus right in accordance with an instruction from the master device and transfers data to and from the slave device. Even when the master device is performing, the master device can instruct the transfer stop at an arbitrary timing and regain the bus right.
  • the time required for the master device 1 to regain the bus right during inter-device transfer. Can be shortened. As a result, a system with good responsiveness can be realized, which is preferable.
  • the present disclosure relates to a communication system in which a slave device acquires a bus control right (hereinafter referred to as a bus right) in accordance with an instruction from a master device and transfers various types of information to other slave devices.
  • a bus control right hereinafter referred to as a bus right

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Information Transfer Systems (AREA)
  • Bus Control (AREA)
  • Small-Scale Networks (AREA)

Abstract

　通信システムにおいて、マスタ装置（１）は、複数のスレーブ装置（２）のうち一つにデータ制御権を付与し、マスタ装置（１）におけるデータの送受信を制御する機能を停止させる。データ制御権を付与されたスレーブ装置であるＤｕａｌ－ｒｏｌｅ装置（３）は、マスタ装置（１）より付与されたデータ制御権に応じてデータの受信及びデータの送信を他のスレーブ装置（２）との間で行う。マスタ装置（１）は、Ｄｕａｌ－ｒｏｌｅ装置（３）がデータ制御権に応じてデータの送受信を行なっている間に、Ｄｕａｌ－ｒｏｌｅ装置（３）に対しＡＢＯＲＴ信号を送信する。Ｄｕａｌ－ｒｏｌｅ装置（３）は、マスタ装置（１）よりＡＢＯＲＴ信号を受信し、且つデータ受信及びデータ送信を行っていない状態のとき、マスタ装置（１）に割込み信号を送信する。マスタ装置（１）は、Ｄｕａｌ－ｒｏｌｅ装置（３）より割込み信号を受信した後、マスタ装置（１）におけるデータ制御権に応じたデータの送受信を制御する機能を実行可能にする。Ｄｕａｌ－ｒｏｌｅ装置（３）は、マスタ装置（１）に割込み信号を送信した後、Ｄｕａｌ－ｒｏｌｅ装置（３）におけるデータ制御権に応じたデータの送受信を制御する機能を停止させる。

Description

スレーブ装置、マスタ装置、通信システム、及び通信方法
　本開示は、マスタ装置と１以上のスレーブ装置とを接続し、マスタ装置の発行するコマンドにスレーブ装置が応答して各種情報の転送を行う通信技術に関する。
　従来から、通信線であるバス上においてデータの送受信を制御するマスタ機能を有する装置を複数接続し、装置間で各種情報の転送を行なう通信システムが知られている。このような通信システムにおいては、複数のバスマスタ機能を有する装置間でその制御権（以下、バス権）を調停し、同時に１つの装置のみがバス権を持つようにする必要がある。
　例えば、図２７は特許文献１で開示されている、複数のバスマスタ機能を有する装置をバス接続した通信システムを示す。同通信システムによる方式においては、まず、バス権を要求する装置が、バス権を持つ装置からのバストランザクションへの応答の中にバス権要求を埋め込む。そして、要求を検知した装置がトランザクション完了後にバス権を要求する装置へバス権を許可する。
　図２７に示す例では、バスマスタ機能を有する装置１２０１ａ～１２０１ｄがバス接続されており、装置１２０１ａがバス権を保持しているものとする。装置１２０１ｂがバス権を要求する場合、装置１２０１ａからのバストランザクション要求Ｐ１２１への応答Ｐ１２２へバス権要求Ｂｕｓ ＲＥＱを埋め込むことにより、バス権を要求する。装置１２０１ａは受信したＰ１２２に含まれるバス権要求を認識すると、装置１２０１ｂへバス権を許可する。
米国特許出願公開第２００７／０１８６０２０号明細書
　特許文献１に開示された従来技術では、バス権を持たない装置がバス権を要求する場合、バス権を持つ装置からのトランザクションに対する応答へ要求を埋め込む必要がある。すなわち、バス権を持つ装置からのトランザクションがない場合にはバス権を要求することができない。このため、バス権を持たない装置がバス権を得てバストランザクションを行なう場合の応答性が低下するという課題がある。
　本開示は、以上の問題点を解決し、応答性の高い通信システム、並びに、その通信システムを構成するスレーブ装置、マスタ装置、及び通信方法を提供することを目的とする。
　本開示におけるスレーブ装置は、第１の通信線上においてデータの送受信を制御する機能を実行可能にするデータ制御権を管理するマスタ装置と、１以上の他のスレーブ装置のうちの少なくとも一つとに第１の通信線を介して接続可能なスレーブ装置であって、第１の通信線に接続され、他のスレーブ装置のうちの少なくとも一つ又はマスタ装置からデータを受信するデータ入力端子と、第１の通信線に接続され、他のスレーブ装置のうちの少なくとも一つ又はマスタ装置にデータを送信するデータ出力端子と、を備える。同スレーブ装置は、マスタ装置より付与されたデータ制御権に応じてデータの送受信を制御している間において、マスタ装置より中断信号を受信し、且つデータ入力端子からのデータの受信及びデータ出力端子からのデータの送信を行っていない状態のとき、マスタ装置に割込み信号を送信する。マスタ装置に割込み信号を送信した後、本スレーブ装置におけるデータ制御権に応じたデータの送受信を制御する機能を停止させる。
　本開示におけるマスタ装置は、第１の通信線を介して１以上のスレーブ装置に接続可能であり、第１の通信線上においてデータの送受信を制御する機能を実行可能にするデータ制御権を管理するマスタ装置であって、第１の通信線に接続され１以上のスレーブ装置からデータを受信するデータ入力端子と、第１の通信線に接続され１以上のスレーブ装置にデータを送信するデータ出力端子と、を備える。同マスタ装置は、１以上のスレーブ装置のうち第１のスレーブ装置にデータ制御権を付与し、本マスタ装置におけるデータの送受信を制御する機能を停止させ、且つ第１のスレーブ装置が付与されたデータ制御権に応じてデータの送受信を行なっている間において、第１のスレーブ装置に対し中断信号を送信する。マスタ装置は、中断信号を送信後、且つ第１のスレーブ装置より割込み信号を受信した後、本マスタ装置におけるデータ制御権に応じたデータの送受信を制御する機能を実行可能にする。
　本開示における通信システムは、第１の通信線と、第１の通信線上においてデータの送受信を制御する機能を実行可能にするデータ制御権を管理するマスタ装置と、マスタ装置に第１の通信線を介して接続される１以上のスレーブ装置と、を備える。同通信システムにおいて、マスタ装置は、第１の通信線に接続され１以上のスレーブ装置からデータを受信する第１のデータ入力端子と、第１の通信線に接続され１以上のスレーブ装置にデータを送信する第１のデータ出力端子と、を有する。スレーブ装置は、第１の通信線に接続され他のスレーブ装置又はマスタ装置からデータを受信する第２のデータ入力端子と、第１の通信線に接続され、他のスレーブ装置又はマスタ装置にデータを送信する第２のデータ出力端子と、を有する。更に同通信システムにおいては、マスタ装置は、１以上のスレーブ装置のうち第１のスレーブ装置にデータ制御権を付与してマスタ装置におけるデータの送受信を制御する機能を停止させ、且つ第１のスレーブ装置が付与されたデータ制御権に応じてデータの送受信を行なっている間において、第１のスレーブ装置に対し中断信号を送信する。第１のスレーブ装置は、マスタ装置より中断信号を受信し、且つデータ入力端子からのデータの受信及びデータ出力端子からのデータの送信を行っていない状態のとき、マスタ装置に割込み信号を送信する。マスタ装置は、第１のスレーブ装置より割込み信号を受信した後、マスタ装置におけるデータ制御権に応じたデータの送受信を制御する機能を実行可能にし、第１のスレーブ装置は、マスタ装置に割込み信号を送信した後、第１のスレーブ装置におけるデータ制御権に応じたデータの送受信を制御する機能を停止させる。
　本開示における通信方法は、上記通信システム用いて実行される通信方法である。
　なお、本開示において、信号と称する場合、信号そのものに限定されず、所定のフォーマットを有するデータ（例えば、パケットデータ等）を意味する場合も含む。
　本開示における技術によれば、データ制御権を有するスレーブ装置とその他のスレーブ装置間でデータ転送を行なっている場合であっても、マスタ装置がデータ制御権の返還を要求し取得することのできるため、通信システムの応答性を向上させることができる。
実施の形態１に係るマスタ装置の概略構成図 実施の形態１に係るスレーブ装置の概略構成図 実施の形態１に係るＤｕａｌ－ｒｏｌｅ装置の概略構成図 マスタ装置－スレーブ装置間の接続、及びマスタ装置－Ｄｕａｌ－ｒｏｌｅ装置間の接続形態を説明するための図 マスタ装置、スレーブ装置、Ｄｕａｌ－ｒｏｌｅ装置間のクロック信号線の接続形態を説明するための図 マスタ装置、スレーブ装置、Ｄｕａｌ－ｒｏｌｅ装置間の割込み信号線の接続形態を説明するための図 パケットのフォーマットを示す図 ＩＤＬＥ信号の構成を説明する図 １対１接続におけるコマンド・応答・データ送受信を説明する図 リング接続でのデータ信号線の接続形態を説明する図 リング接続でのコマンド・応答・ユーザデータの送受信を説明する図 リング接続でのバイパス動作を説明する図 専用信号線を用いた割込み処理を説明するための図 データ信号線を用いた割込み処理を説明するための図 実施の形態１に係る通信システムの接続状態を概略的に示す図 同通信システムにおけるＤｕａｌ－ｒｏｌｅ装置によるバス権取得処理を説明するための図 同通信システムにおいてＤｕａｌ－ｒｏｌｅ装置がバス権を有する場合のデータ処理を説明するための図 同通信システムにおいてＤｕａｌ－ｒｏｌｅ装置がバス権を有する場合のデータ転送処理を説明するための図 同通信システムにおいてマスタ装置からバス権返還要求があった場合のデータ処理を説明するための図 ＡＢＯＲＴ信号の構成を示す図 同通信システムにおいてマスタ装置からのバス権返還要求があった場合のデータ処理を説明するための図 実施の形態２に係る通信システムの接続を概略的に示す図 同通信システムにおけるデータ転送処理を説明するための図 同通信システムにおけるデータ転送処理を説明するための図 同通信システムにおけるデータ転送処理を説明するための図 他の実施の形態に係る通信システムにおいて、リング接続外部のマスタ装置が存在する場合の接続形態を説明するための図 従来技術を説明するための図
　以下、適宜図面を参照しながら、実施の形態を詳細に説明する。但し、必要以上に詳細な説明は省略する場合がある。例えば、既によく知られた事項の詳細説明や実質的に同一の構成に対する重複説明を省略する場合がある。これは、以下の説明が不必要に冗長になるのを避け、当業者の理解を容易にするためである。
　なお、発明者らは、当業者が本開示を十分に理解するために添付図面及び以下の説明を提供するのであって、これらによって特許請求の範囲に記載の主題を限定することを意図するものではない。
　説明中で同じ符号、記号、数字は、特に説明が無い限り、同じ構成要素を示すものとする。また、特に説明が無い限り本発明に必須でない構成要素は図示しないものとする。
（実施の形態１）
［１－１．　通信システムの構成］
　本実施形態に係る通信システムは、マスタ装置１（図１）、及び一以上のスレーブ装置２（図２）を含む。
［１－１－１．　マスタ装置の構成］
　図１は、本実施の形態に係る通信システムに含まれる、マスタ装置１の概略構成を示す。マスタ装置１は、スレーブ装置２と接続されるバス（第１の通信線の一例）において、データ（制御信号、コマンドやその応答、ユーザデータ等を含む）の送受信を制御する機能を実行可能にするバス権（データ制御権の一例）を管理する（バス権の保持、スレーブ装置との間のバス権の移転等）。
　マスタ装置１は、図１に示すように、スレーブ装置ＩＦ部１１（送受信部の一例）と、ＣＰＵ１２と、主記憶部１３と、周辺回路１４と、ＲＯＭ／ＲＡＭ１５と、を含む。ＣＰＵ１２、主記憶部１３、及びＲＯＭ／ＲＡＭ１５は、スレーブ装置ＩＦ部１１から受信するデータの処理を行なう制御部（制御部の一例）を構成する。
　スレーブ装置ＩＦ部１１は、スレーブ装置２との通信を行うための、複数の入出力端子に接続される。入出力端子には、クロック信号を出力するＣＬＫ端子と、データを出力するＤＯＵＴ端子（データ出力端子の一例）と、データを入力するＤＩＮ端子（データ入力端子の一例）と、割込み信号を入力するＩＮＴ入力端子（割込み入力端子の一例）とを含む。スレーブ装置ＩＦ部１１は、ＤＯＵＴ端子を介してデータを送信する送信制御部１１１、ＤＩＮ端子を介してデータを受信する受信制御部１１２、及び、ＩＮＴ入力端子を介してスレーブ装置２からの割込み信号を受信する割込み制御部１１３と、を有する。なお、ＣＬＫを介して送信されるクロック信号（ＣＬＫ信号）を生成する機能については、所定の周知技術により実施可能であるため説明を省略する。
　ＣＬＫ、ＤＯＵＴ、ＤＩＮ、ＩＮＴ信号線は、例えば、差動シリアル方式又はシングルエンド方式で信号を伝送するための伝送路である。データを送受信する信号線の数は、２本（ＤＯＵＴ及びＤＩＮの２本）に限定されず、より多くの信号線（例えば、ＤＯＵＴ０～ＤＯＵＴ３、ＤＩＮ０～ＤＩＮ３のそれぞれ４本の信号線やＤＯＵＴ０～ＤＯＵＴ７及びＤＩＮ０～ＤＩＮ７のそれぞれ８本の信号線）を用いてもよい。より多くの信号線を用いることで、マスタ装置１は、より高速な通信が可能となる。また、スレーブ装置２へデータを送信する信号線の数とスレーブ装置２からのデータを受信する信号線の数は、同じであってもよいし、異なっていてもよい。またスレーブ装置２からの割込み信号を受信する信号線ＩＮＴの数は１本に限定されず、より多くの信号線（例えばＩＮＴ０～３の４本）を備えてもよい。また後述するように、信号線ＩＮＴを使わず、信号線ＤＩＮを用いて割込み信号やデータを受信する構成も可能である。
　またマスタ装置１のスレーブ装置ＩＦ部１１は、後述するバイパス機能を行なうバイパス制御部１１４及びバス権の取得・返還指示を行うバス権制御部１１５を備える。
［１－１－２．　スレーブ装置の構成］
　図２は、本実施の形態に係る通信システムに含まれる、スレーブ装置２の概略構成を示す。スレーブ装置２は、図２に示すように、マスタ装置ＩＦ部２１（送受信部の一例）と、バックエンド部２２（制御部の一例）と、を含む。
　バックエンド部２２は、ＣＰＵ２２１と、不揮発性メモリ及びメモリ制御部を含むメモリ部２２２と、ＩＯ（Ｉｎｐｕｔ／Ｏｕｔｐｕｔ）機能及びＩＯ制御部を含むＩＯ部２２３と、レジスタ２２４と、ＲＯＭ／ＲＡＭ２２５と、を有する。ＩＯ機能とは、例えば各種無線通信や有線通信を含む。
　なお、スレーブ装置２は、メモリ部２２２及びＩＯ部２２３のいずれか、あるいは両方を含まない構成であってもよい。
　マスタ装置ＩＦ部２１は、マスタ装置１との通信を行うための、複数の入出力端子に接続される。入出力端子には、クロック信号を入力するＣＬＫ端子と、データを出力するＤＯＵＴ端子（データ出力端子の一例）と、データを入力するＤＩＮ端子（データ入力端子の一例）と、割込み信号を出力するＩＮＴ出力端子（割込み出力端子の一例）とを含む。マスタ装置ＩＦ部２１は、ＤＩＮ端子を介してデータを受信する受信制御部２１１、ＤＯＵＴ端子を介してデータを送信する送信制御部２１２、及び、ＩＮＴ出力端子を介してマスタ装置１へ割込み信号を送信する割込み制御部２１３と、を有する。
　ＣＬＫ、ＤＯＵＴ、ＤＩＮ、ＩＮＴ信号線は、例えば、差動シリアル方式又はシングルエンド方式で信号を伝送するための伝送路である。データを送受信する信号線の数は、２本（ＤＯＵＴ及びＤＩＮの２本）に限定されず、より多くの信号線（例えば、ＤＯＵＴ０～ＤＯＵＴ３の４本の信号線やＤＯＵＴ０～ＤＯＵＴ７の信号線）を用いてもよい。より多くの信号線を用いることで、スレーブ装置２は、より高速な通信が可能となる。また、マスタ装置へデータを送信する信号線の数とマスタ装置からのデータを受信する信号線の数は、同じであってもよいし、異なっていてもよい。またマスタ装置１へ割込みを通知する信号線の数は１本に限定されず、より多くの信号線（例えばＩＮＴ０～３の４本）を備えてもよい。また後述するように、信号線ＩＮＴを使わず、信号線ＤＯＵＴを用いて割込み信号やデータを送信する構成も可能である。さらに、割込み制御部２１３を含まず、マスタ装置１へ割込みを通知しない構成であってもよい。
　またスレーブ装置２のマスタ装置ＩＦ部２１は、後述するバイパス動作を行なうバイパス制御部２１４を備える。
［１－１－３．　Ｄｕａｌ－ｒｏｌｅ装置の構成］
　図３は、本実施の形態に係る通信システムに含まれる、Ｄｕａｌ－ｒｏｌｅ装置３の概略構成を示す。
　Ｄｕａｌ－ｒｏｌｅ装置３は、通常はスレーブ装置２として動作し、後述するようにマスタ装置１の指示によってバス権を得ることにより他のスレーブ装置２との間で各種情報の送受信を行なう機能を実行可能にする。図３に示すように、Ｄｕａｌ－ｒｏｌｅ装置３は、マスタ装置ＩＦ部３１（送受信部の一例）と、バックエンド部３２（制御部の一例）と、を含む。
　バックエンド部３２は、ＣＰＵ３２１と、不揮発性メモリ及びメモリ制御部を含むメモリ部３２２と、ＩＯ（Ｉｎｐｕｔ／Ｏｕｔｐｕｔ）機能及びＩＯ制御部を含むＩＯ部３２３と、レジスタ３２４と、ＲＯＭ／ＲＡＭ３２５と、を含んで構成される。ＩＯ機能は例えば各種無線通信や有線通信を含む。
　また、Ｄｕａｌ－ｒｏｌｅ装置３は、メモリ部３２２及びＩＯ部３２３のいずれか、あるいは両方を含まない構成であってもよい。
　マスタ装置ＩＦ部３１は、マスタ装置１との通信を行うための、複数の入出力端子に接続される。入出力端子には、クロック信号を入力するＣＬＫ端子と、データを出力するＤＯＵＴ端子（データ出力端子の一例）と、データを入力するＤＩＮ端子（データ入力端子の一例）と、割込み信号を出力するＩＮＴ出力端子（割込み出力端子の一例）とを含む。マスタ装置ＩＦ部３１は、ＤＩＮ端子を介してデータを受信する受信制御部３１１、ＤＯＵＴ端子を介してデータを送信する送信制御部３１２、及び、ＩＮＴ出力端子を介してマスタ装置１へ割込み信号を送信する割込み制御部３１３と、を有する。
　ＣＬＫ、ＤＯＵＴ、ＤＩＮ、ＩＮＴ信号線は、例えば、差動シリアル方式又はシングルエンド方式で信号を伝送するための伝送路である。データを送受信する信号線の数は、２本（ＤＯＵＴ及びＤＩＮの２本）に限定されず、より多くの信号線（例えば、ＤＯＵＴ０～ＤＯＵＴ３の４本の信号線やＤＯＵＴ０～ＤＯＵＴ７の信号線）を用いてもよい。より多くの信号線を用いることで、Ｄｕａｌ－ｒｏｌｅ装置３は、より高速な通信が可能となる。
　また、マスタ装置１へデータを送信する信号線の数とマスタ装置１からのデータを受信する信号線の数は、同じであってもよいし、異なっていてもよい。またマスタ装置へ割込み信号を送信する信号線の数は１本に限定されず、より多くの信号線（例えばＩＮＴ０～３の４本）を備えてもよい。また後述するように、信号線ＩＮＴを使わず、信号線ＤＯＵＴを用いて割込み信号やデータを送信する構成も可能である。
　更に、Ｄｕａｌ－ｒｏｌｅ装置３のマスタ装置ＩＦ部３１は、後述するバイパス動作を制御するバイパス制御部３１４と、バス権の取得・返還制御を行なうバス権制御部３１５とを備える。
　なお、本実施の形態に係るマスタ装置１、スレーブ装置２、Ｄｕａｌ－ｒｏｌｅ装置３では、クロック線ＣＬＫが、信号線ＤＯＵＴ、信号線ＤＩＮとは異なる端子によりされる構成となっているが、これに限定されることはなく、例えば、信号線にクロックを重畳するエンベデッドクロックを用いることもできる。この場合、マスタ装置１、スレーブ装置２、Ｄｕａｌ－ｒｏｌｅ装置３のＣＬＫ端子、及び、クロック線ＣＬＫは、不要である。
［１―１－４．　マスタ装置、スレーブ装置、Ｄｕａｌ－ｒｏｌｅ装置の接続形態］
　図４、図５及び図６は、本実施の形態に係る通信システムにおける、マスタ装置１、スレーブ装置２及びＤｕａｌ－ｒｏｌｅ装置３の接続を説明するための図である。
　図４（ａ）は、マスタ装置１と１つのスレーブ装置２が１対１で接続される状態を示す。図４（ｂ）は、マスタ装置１と１つのＤｕａｌ－ｒｏｌｅ装置３とが１対１接続される状態を示す。
　図５（ａ）及び図５（ｂ）は、マスタ装置１と複数のスレーブ装置２－１、２－２及びＤｕａｌ－ｒｏｌｅ装置３がリング接続される構成を示している。スレーブ装置２、２－１、２－２及びＤｕａｌ－ｒｏｌｅ装置３は同じＩＯ部・メモリを持つ装置であってもよく、或いは装置毎に異なるＩＯ部・メモリを持つようにしてもよい。
　いずれの場合も、マスタ装置１、スレーブ装置２、２－１、２－２及びＤｕａｌ－ｒｏｌｅ装置３では、信号線ＤＯＵＴから各種データを送信し、信号線ＤＩＮで各種データを受信する。
　図５（ａ）及び図５（ｂ）は、本実施の形態に係る通信システムにおける、特に、クロック（ＣＬＫ）信号の伝送路の接続形態を示している。ＣＬＫ信号は、マスタ装置１からスレーブ装置２－１、２－２、Ｄｕａｌ－ｒｏｌｅ装置３に送信される。ＣＬＫ信号は、図５（ａ）に示すように、マスタ装置１から、スレーブ装置２－１、２－２及びＤｕａｌ－ｒｏｌｅ装置３へマルチドロップ型に送信してもよい。或いは、ＣＬＫ信号は、図５（ｂ）に示すように、マスタ装置１から、スレーブ装置２－１、２－２及びＤｕａｌ－ｒｏｌｅ装置３へスター型に接続してもよい。なお、前述した通り、エンベデッドクロックを使用し、クロック線ＣＬＫを省略した構成としてもよい。
　図６（ａ）及び図６（ｂ）は、本実施の形態に係る通信システムにおける、割込み信号（ＩＮＴ信号）の伝送路の接続形態を示している。割込み信号はスレーブ装置２－１、２－２及びＤｕａｌ－ｒｏｌｅ装置３からマスタ装置１への割込み通知として送信される。割込み信号は、図６（ａ）に示すように、スレーブ装置２－１、２－２及びＤｕａｌ－ｒｏｌｅ装置３からの複数の割込み信号を束ねて（例えばワイヤドＯＲして)マスタ装置１へ送信するようにしてもよい。或いは、図６（ｂ）に示すように、マスタ装置１が複数のＩＮＴ入力端子を有し、スレーブ装置２－１、２－２及びＤｕａｌ－ｒｏｌｅ装置３からの割込み信号をマスタ装置１の異なるＩＮＴ入力端子へそれぞれ送信してもよい。また図６（ａ）と図６（ｂ）を組み合わせ、例えばスレーブ装置２－１、２－２からの割込み信号を束ねた信号と、Ｄｕａｌ－ｒｏｌｅ装置３からの割込み信号を、それぞれマスタ装置１の異なるＩＮＴ入力端子へ送信するようにしてもよい。
［１－２．通信システムの動作］
　以上のように構成された本実施の形態に係る通信システムの動作について、説明する。
［１－２－１．　パケットフォーマット］
　図７は、本実施の形態に係る通信システムにおける、マスタ装置１とスレーブ装置２、２－１、２－２及びＤｕａｌ－ｒｏｌｅ装置３による通信に用いるパケットフォーマットの一例を示す図である。
　図７（ａ）は、マスタ装置１、スレーブ装置２、２－１、２－２及びＤｕａｌ－ｒｏｌｅ装置３がコマンドや応答を送受信するためのパケットフォーマットを示す図である。同パケットは、開始信号Ｓｔａｒｔ、ヘッダＨｅａｄｅｒ、ペイロードＰａｙｌｏａｄ、ＣＲＣ、及び終了信号Ｅｎｄで構成される。
　図７（ｂ）は、マスタ装置１、スレーブ装置２、２－１、２－２及びＤｕａｌ－ｒｏｌｅ装置３がユーザデータを送受信するためのパケットフォーマットを示す図である。各データパケットは、開始信号Ｓｔａｒｔ、ヘッダＨｅａｄｅｒ、ペイロードＰａｙｌｏａｄ、ＣＲＣ、終了信号Ｅｎｄで構成され、複数のデータパケットをデータバースト開始信号ＢＳ、データバースト終了信号ＢＥで挟んだ構成である。
　図７（ｃ）は、ヘッダＨｅａｄｅｒの構成を示す図である。ヘッダＨｅａｄｅｒは、パケットの送信元情報Ｓｒｃ ＩＤ、パケットの送信先情報Ｄｓｔ ＩＤ、パケット種別ＴＹＰＥ、その他制御情報Ｍｉｓｃを含んで構成される。Ｓｒｃ ＩＤはパケットの送信元装置、Ｄｓｔ ＩＤはパケットの送信先装置をそれぞれ示す識別子であり、装置毎に異なる値が割当てられる。ＴＹＰＥは、コマンド、応答、ユーザデータなどのパケット種別を示す。ＭｉｓｃにはトランザクションのＩＤやパケットフォーマットのバージョン番号、プロトコル種別などが含まれる。マスタ装置１、スレーブ装置２、２－１、２－２及びＤｕａｌ－ｒｏｌｅ装置３は、ヘッダＨｅａｄｅｒの情報に基づいてパケットの送受信制御を行なう。
　図７（ｄ）は、ペイロードＰａｙｌｏａｄの構成を示す図である。ペイロードＰａｙｌｏａｄは、パケット種別がコマンドや応答の場合はパラメータＰａｒａｍや各装置のステータスＳｔａｔｕｓを含み、データ転送を行なうコマンドの場合は転送開始アドレスＡｄｄｒと転送データ長Ｌｅｎｇｔｈを含み、パケット種別がユーザデータの場合はデータペイロードを含む。
　マスタ装置１、スレーブ装置２、２－１、２－２及びＤｕａｌ－ｒｏｌｅ装置３はこれらのフォーマットで構成されるパケットを用いて各種情報の転送を行なう。
［１―２―２．　ＩＤＬＥ信号］
　図８は、本実施の形態に係る通信システムにおける、ＩＤＬＥ信号（アイドル信号の一例）の構成を示す図である。ＩＤＬＥ信号は、マスタ装置１、スレーブ装置２、２－１、２－２及びＤｕａｌ－ｒｏｌｅ装置３を接続するバス上でパケットの送受信が行なわれていない時にバスに送信される制御信号である。図８（ａ）に示すように、マスタ装置１とスレーブ装置２との間のバスにパケットＰ５１１、Ｐ５１２、Ｐ５１３、Ｐ５１４、Ｐ５１５、Ｐ５１６、Ｐ５１７が送信されていない区間においては、ＩＤＬＥ信号が流れている。
　ＩＤＬＥ信号は、図８（ｂ）に示すように単一の状態(例えば、”１”又は”０”)を保持するように構成されている。或いはＩＤＬＥ信号は、図８（ｃ）に示すように単一のシンボル(例えば、差動伝送路で８ｂ／１０ｂ符号化されたシンボル)を繰り返し送るよう構成されていてもよい。或いはＩＤＬＥ信号は、図８（ｄ）に示すように、複数のシンボル(例えば、ＩＤＬＥ０、ＩＤＬＥ１の２種類のシンボルを周期的あるいはランダムに送る)を繰り返し送るように構成されることも可能である。さらに、図８（ｃ）、図８（ｄ）に示すようにシンボルを繰り返し送る構成においては、図８（ｅ）のように単一のシンボルＩＤＬＥ０を送ってもよいし、図８（ｆ）に示すようにシンボルの組（ＳＹＮＣ、ＩＤＬＥ０）又は（ＳＹＮＣ、ＩＤＬＥ１）を送るようにしてもよい。図８（ｆ）の構成では、バス上でパケットが送受信されていない場合でも、マスタ装置１とスレーブ装置２、Ｄｕａｌ－ｒｏｌｅ装置３との間でクロックＣＬＫと受信データＤＩＮとの同期を維持するためのシンボルＳＹＮＣを送ることができ、確実な通信が可能となる。
［１－２－３．　１対１接続による動作］
　図９は、本実施の形態に係る通信システムにおける、マスタ装置１とスレーブ装置２とが１対１接続されている場合の、コマンド・応答・ユーザデータの送受信を時間ｔに沿って示した図である。なお、スレーブ装置２の代わりにＤｕａｌ－ｒｏｌｅ装置３を接続した場合も同様の動作となる。
　図９（ａ）は、マスタ装置１とスレーブ装置２がコマンド及び応答を送受信する場合を示す図である。図９（ａ）に示すように、マスタ装置１がコマンド（以下ＣＭＤ）パケットＰ５２１を送信すると、スレーブ装置２はＰ５２１を受信し、応答(以下ＲＥＳ)パケットＰ５２２をマスタ装置１に送信する。ＣＭＤで指示される処理には例えば、初期化やリセット、レジスタのリード・ライトやステータス情報の取得などがある。ＲＥＳに含まれる情報には例えばＣＭＤで指示された処理の結果やスレーブ装置２の内部ステータス、レジスタ値などがある。或いは同図に示すように、マスタ装置１が送信したＣＭＤパケットＰ５２３を受信したスレーブ装置２は、受信したＣＭＤを処理した後、再びＣＭＤパケットＰ５２４を送信するようにしてもよい。この場合、Ｐ５２４はＰ５２３と同じであってもよいし、スレーブ装置２がＰ５２３のＣＭＤを処理した結果を元にＨｅａｄｅｒやＰａｙｌｏａｄを更新した値であってもよい。
　図９（ｂ）は、マスタ装置１がスレーブ装置２に対してデータライトを行なう場合を示す図である。図９（ｂ）に示すように、マスタ装置１はスレーブ装置２に対してデータライトを指示するＣＭＤパケットＰ５３１を送信する。スレーブ装置２はＰ５３１を受信するとＲＥＳパケットＰ５３２をマスタ装置１に送信する。マスタ装置１はＰ５３２を受信すると、データ転送要求（以下ＲＥＱ）パケットＰ５３３をスレーブ装置２に送信する。スレーブ装置２はＰ５３３を受信後、ライトデータを受信可能な状態であれば、データ転送レディ（以下ＲＤＹ）パケットＰ５３４をマスタ装置１に送信する。マスタ装置１はＰ５３４を受信すると、データバーストＰ５３５をスレーブ装置２に送信する。スレーブ装置２はＰ５３５を受信すると、受信データに含まれるエラーの有無を判定し、ステータス情報（以下ＳＴＡＴ）パケットＰ５３６をマスタ装置１に送信する。マスタ装置１はＰ５３６を受信すると、データライトの成功／失敗の判定を行なう。以下、Ｐ５３３～Ｐ５３６までのパケットの送受信を、マスタ装置１が所望のデータライトを完了するまで繰り返した後、スレーブ装置２はデータライト完了通知(以下ＥＮＤ)パケットＰ５３７をマスタ装置１に送信する。マスタ装置１はＰ５３７を受信するとデータライト処理を完了する。
　図９（ｃ）は、マスタ装置１がスレーブ装置２に対してデータリードを行なう場合を示す図である。図５（ｃ）に示すように、マスタ装置１はスレーブ装置２に対してデータリードを指示するＣＭＤパケットＰ５４１を送信する。スレーブ装置２はＰ５４１を受信すると、マスタ装置１に対しＲＥＳパケットＰ５４２を送信し、続いてＲＥＱパケットＰ５４３を送信する。マスタ装置１はＰ５４２、Ｐ５４３を受信後、リードデータ受信可能な状態であればＲＤＹパケットＰ５４４をスレーブ装置２に送信する。スレーブ装置２はＰ５４４を受信すると、データバーストＰ５４５を送信する。マスタ装置１はＰ５４５を受信すると受信データに含まれるエラーの有無を判定し、ＳＴＡＴパケットＰ５４６をスレーブ装置２に送信する。スレーブ装置２はＰ５４６を受信すると、データリードの成功／失敗の判定を行なう。以下、Ｐ５４３～Ｐ５４６までのパケットの送受信を、マスタ装置１が所望のデータリードを完了するまで繰り返した後、スレーブ装置２はＥＮＤパケットＰ５４７をマスタ装置１に送信する。マスタ装置１はＰ５４７を受信するとデータリード処理を完了する。
　このようにマスタ装置１とスレーブ装置２の間でコマンド、応答、データなどを含むパケットを送受信し各種情報の転送を行なうことができる。
［１－２－４．　リング接続での動作］
　図１０は、本実施の形態に係る通信システムにおける、マスタ装置１と複数のスレーブ装置２－１、２－２及びＤｕａｌ－ｒｏｌｅ装置３とがリング接続されている場合の、データ信号線の接続形態を示す。なお、リング接続されるスレーブ装置及びＤｕａｌ－ｒｏｌｅ装置の数はこれに限定されず、前述したＳｒｃ ＩＤ、Ｄｓｔ ＩＤで識別可能な数の装置が接続可能である。
　図１０は、マスタ装置１、スレーブ装置２－１、２－２及びＤｕａｌ－ｒｏｌｅ装置３をリング接続した場合のＤＩＮ、ＤＯＵＴの接続を示す。図１０に示すように、マスタ装置１、スレーブ装置２－１、２－２、Ｄｕａｌ－ｒｏｌｅ装置３は、隣接する装置から受信する信号がＤＩＮ端子へ入力され、隣接する装置へ送信する信号をＤＯＵＴ端子から出力する。従って、図１０では、コマンド、応答、ユーザデータを含む全てのパケット及びＩＤＬＥ信号を含む全ての制御信号は常に反時計回りに転送される。
　図１１（ａ）は、マスタ装置１とスレーブ装置２－１との間でコマンド及び応答を送受信する場合を示す図である。このときスレーブ装置２－２及びＤｕａｌ－ｒｏｌｅ装置３は、後述するバイパス動作を行う。図１１（ａ）に示すように、マスタ装置１がＣＭＤパケットＰ５５１を送信すると、Ｄｕａｌ－ｒｏｌｅ装置３は受信したＰ５５１をスレーブ装置２－１へ送信する。スレーブ装置２－１は受信したＰ５５１を判定、処理しＲＥＳパケットＰ５５２をスレーブ装置２－２に送信する。スレーブ装置２－２は受信したＰ５５２をマスタ装置１へ送信する。ＣＭＤで指示される処理には例えば、初期化やリセット、レジスタのリード・ライトやステータス情報の取得などがある。ＲＥＳに含まれる情報には例えばＣＭＤで指示された処理の結果やスレーブ装置２－１の内部ステータス、レジスタ値などがある。
　なお、図９（ａ）を用いて説明したように（ＣＭＤパケットＰ５２３とＰ５２４）、マスタ装置１が送信したＣＭＤパケットＰ５５１を受信したスレーブ装置２－１は、再びＣＭＤパケットをマスタ装置１に送信するようにしてもよい。この場合、スレーブ装置２－１が送信したＣＭＤパケットをマスタ装置１のみが受信するようにしてもよく、或いはスレーブ装置２－１とマスタ装置１との中間に位置する装置（この場合、スレーブ装置２－２）がＣＭＤパケットを受信して処理するようにしてもよい。
　図１１（ｂ）は、マスタ装置１がスレーブ装置２－１に対してデータライトを行なう場合を示す図である。このときスレーブ装置２－２及びＤｕａｌ－ｒｏｌｅ装置３は、後述するバイパス動作を行う。図１１に示すように、マスタ装置１がデータライトを指示するＣＭＤパケットＰ５６１をＤｕａｌ－ｒｏｌｅ装置３に送信すると、Ｄｕａｌ－ｒｏｌｅ装置３は受信したＰ５６１をスレーブ装置２－１へ送信する。スレーブ装置２－１はＰ５６１を受信するとＲＥＳパケットＰ５６２をスレーブ装置２－２へ送信する。スレーブ装置２－２は受信したＰ５６２をマスタ装置１へ送信する。マスタ装置１はＰ５６２を受信すると、ＲＥＱパケットＰ５６３をＤｕａｌ－ｒｏｌｅ装置３に送信する。Ｄｕａｌ－ｒｏｌｅ装置３は受信したＰ５６３をスレーブ装置２－１へ送信する。スレーブ装置２－１はＰ５６３を受信後、ライトデータを受信可能な状態であれば、ＲＤＹパケットＰ５６４をスレーブ装置２－２に送信する。スレーブ装置２－２は受信したＰ５６４をマスタ装置１へ送信する。マスタ装置１はＰ５６４を受信すると、データバーストＰ５６５をＤｕａｌ－ｒｏｌｅ装置３に送信する。Ｄｕａｌ－ｒｏｌｅ装置３は受信したデータバーストＰ５６５をスレーブ装置２－１へ送信する。スレーブ装置２－１はＰ５６５を受信すると受信データに含まれるエラーの有無を判定し、ＳＴＡＴパケットＰ５６６をスレーブ装置２に送信する。スレーブ装置２－２は受信したＰ５６６をマスタ装置へ送信する。マスタ装置１はＰ５６６を受信するとデータライトの成功／失敗の判定を行なう。以下、Ｐ５６３～Ｐ５６６までのパケットの送受信を、マスタ装置１が所望のデータライトを完了するまで繰り返した後、スレーブ装置２－１はＥＮＤパケットＰ５６７をスレーブ装置２－２に送信する。スレーブ装置２－２は受信したＰ５６７をマスタ装置１へ送信する。マスタ装置１はＰ５６７を受信するとデータライト処理を完了する。
　なお、マスタ装置１がスレーブ装置２－１に対してデータリードを行う場合も、マスタ装置１とスレーブ装置２－１の中間に位置するスレーブ装置２－２及びＤｕａｌ－ｒｏｌｅ装置３が受信したパケットを送信するバイパス動作を行なう他は、マスタ装置１及びスレーブ装置２－１の動作は図９（ｃ）で説明したのと同じ動作となる。
　また、マスタ装置１とスレーブ装置２－１との間での各種情報の転送を例に本実施の形態に係る通信システムの動作を説明したが、マスタ装置１とスレーブ装置２－２或いはＤｕａｌ－ｒｏｌｅ装置３との間での各種情報の転送の場合も同様の動作となる。
　以上のように、マスタ装置１とスレーブ装置２－１、２－２及びＤｕａｌ－ｒｏｌｅ装置３をリング接続した通信システムにおいても、マスタ装置１とスレーブ装置２－１,２－２及びＤｕａｌ－ｒｏｌｅ装置３との間では、１対１接続の場合と同じ動作で各種情報の転送が可能である。
［１－２－５．　リング接続におけるバイパス動作］
　図１２（ａ）～（ｃ）は、本実施の形態に係る通信システムにおける、マスタ装置１、スレーブ装置２及びＤｕａｌ－ｒｏｌｅ装置３のバイパス動作を説明する図である。図１２（ａ）～（ｃ）では、スレーブ装置２の動作として説明するが、マスタ装置１、Ｄｕａｌ－ｒｏｌｅ装置３のバイパス動作も同じである。
　図１２（ａ）は、受信パケットＰ５７１のヘッダＨｅａｄｅｒに含まれる宛先情報Ｄｓｔ ＩＤが自装置のＩＤと異なる場合に行うバイパス動作を示す。図１２（ａ）では、スレーブ装置２の受信制御部２１１は、パケットＰ５７１を受信するとヘッダＨｅａｄｅｒに含まれる宛先情報を参照する。受信制御部２１１は、同宛先情報に基づき、パケットが自装置宛ではないことを認識すると、バイパス制御部２１４が受信制御部２１１で受信したＰ５７１を送信制御部２１２から送信する。受信制御部２１１は、パケットが自装置宛であると判断した場合は、同パケットをバックエンド部２２に送信し処理する。
　図１２（ｂ）、図１２（ｃ）は、制御信号Ｓ５７１をバイパスする動作を示す。図１２（ｂ）では、スレーブ装置２の受信制御部２１１は制御信号Ｓ５７１を受信し、受信した信号が制御信号であることを認識すると、バイパス制御部２１４が受信制御部２１１で受信したＳ５７１を送信制御部２１２から送信する。
　一方、図１２（ｃ）では、スレーブ装置２は、制御信号をバス上に送信する区間であることを認識し、制御信号Ｓ５７１を受信しながら同じ意味を持つ制御信号Ｓ５７２を送信する。このような動作は例えばバス上でコマンド・応答・ユーザデータ等のパケットが転送されていない区間にどのような制御信号を送信するかを予め仕様として決めておけば可能である。図１２（ｂ）及び図１２（ｃ）では、スレーブ装置２の外部端子ＤＩＮ、ＤＯＵＴによる動作は同じとなるため、いずれの方式を採ることも可能である。制御信号に限らずパケット以外の信号は、図１２（ｂ）及び図１２（ｃ）のいずれかの方式あるいは両方式の組み合わせによってもバイパスさせることが可能である。
　このようにマスタ装置１、スレーブ装置２及びＤｕａｌ－ｒｏｌｅ装置３は、自装置宛でないパケットや制御信号等をバイパスし、これらの装置をリング接続した通信システムにおいて、あたかも伝送路の一部であるかのように動作することができる。
［１－２－６．　割込み処理］
　図１３は、本実施の形態に係る通信システムにおいて、スレーブ装置２及びＤｕａｌ－ｒｏｌｅ装置３がマスタ装置１へ専用の信号線ＩＮＴ（第２の通信線の一例）を用いて割込みを通知する方法を示す図である。図１３（ａ）はマスタ装置１－スレーブ装置２間の接続を示し、図１３（ｂ）はマスタ装置１－スレーブ装置２間の信号の送受信を示す。なお、図１３では、マスタ装置１とスレーブ装置２が１対１接続された場合について説明するが、図１０で示したような、マスタ装置１と複数のスレーブ装置２－１、２－２及びＤｕａｌ－ｒｏｌｅ装置３をリング接続した場合も同じ動作となる。
　図１３（ｂ）において、スレーブ装置２は何らかのエラーを検知した場合やマスタ装置１に対して処理を要求する場合に、信号線ＩＮＴを用いてマスタ装置１へ割込み信号（ＩＮＴ信号）を送信する（Ｔ６１）。
　図１３（ｂ）では、割込み信号はローアクティブ（信号線を”０”として割込み通知）としているが、ハイアクティブ（信号線を”１”として割込み通知）としてもよい。マスタ装置１は割込み信号で割込みが通知されていることを認識すると、割込み要因を読み出すためのＣＭＤパケットＰ６１、つまり割込み要因を問い合わせるＣＭＤパケットＰ６１をスレーブ装置２に送信する。スレーブ装置２はＰ６１を受信すると、ＲＥＳパケットＰ６２で割込み要因をマスタ装置１に通知する。マスタ装置１はＰ６２を受信し割込み要因を識別すると共に、割込みをクリアするためのＣＭＤパケットＰ６３をスレーブ装置２に送信する。スレーブ装置２はＰ６３を受信すると、ＲＥＳパケットＰ６４をマスタ装置１に送信し、割込み信号での割込み通知を終了する（Ｔ６２）。なお、ＲＥＳパケットＰ６４の送信と割込み通知終了の順序は任意である。
　一方、図１４は、本実施の形態に係る通信システムにおいて、スレーブ装置２及びＤｕａｌ－ｒｏｌｅ装置３が、専用の信号線ＩＮＴを用いずにデータ信号線ＤＩＮ，ＤＯＵＴを用いてマスタ装置１へ割込みを通知する方法を示す図である。図１４（ａ）において、スレーブ装置２は何らかのエラーを検知した場合やマスタ装置に対して処理を要求する場合に、信号線ＤＯＵＴを介してバスへＩＲＱ信号Ｓ９を出力して通知する(Ｔ９１)。マスタ装置１はバス上でＩＲＱ信号Ｓ９を認識すると、割込み要因を読み出すＣＭＤパケットＰ９１、つまり割込み要因を問い合わせるＣＭＤパケットＰ９１をスレーブ装置２に送信する。スレーブ装置２はＰ９１を受信すると、ＲＥＳパケットＰ９２で割込み要因をマスタ装置１に通知し、その後ＩＲＱ信号Ｓ９の出力を継続する。マスタ装置１はＰ９２を受信し割込み要因を識別すると共に、割込みをクリアするためのＣＭＤパケットＰ９３をスレーブ装置２に送信する。スレーブ装置２はＰ９３を受信するとＲＥＳパケットＰ９４を送信してＩＲＱ信号Ｓ９の出力を停止し、バスへＩＤＬＥ信号を出力して割込み通知を終了する（Ｔ９２）。ＩＲＱ信号Ｓ９の出力を停止するタイミングはＣＭＤパケットＰ９３受信時でも、ＲＥＳパケットＰ９４送信後でもよい。
　ＩＲＱ信号Ｓ９は、図１４（ｂ）に示すように、単一の状態(例えば、”０”又は”１”、ＩＤＬＥ信号と逆の極性の値を用いることができる)を保持するように構成されていてもよいし、図１４（ｃ）に示すように単一のシンボル(例えば、差動伝送路で８ｂ／１０ｂ符号化されたシンボル)を繰り返し送るようにしてもよい。或いはＩＲＱ信号Ｓ９は、図１４（ｄ）に示すように、複数のシンボル(例えば、ＩＲＱ０、ＩＲＱ１の２種類のシンボルを周期的あるいはランダムに送る)を繰り返し送る構成が可能である。さらに、ＩＲＱ信号Ｓ９は、図１４（ｃ）、図１４（ｄ）のようにシンボルを繰り返し送る構成においては、図１４（ｅ）のようにシンボルの組（ＳＹＮＣ、ＩＲＱ０）又は（ＳＹＮＣ、ＩＲＱ１）を繰り返し送るようにしてもよい。図１４（ｅ）の構成では、バス上でパケットが送受信されていない場合でもマスタ装置１とスレーブ装置２、Ｄｕａｌ－ｒｏｌｅ装置３との間でクロックＣＬＫと受信データＤＩＮとの同期を維持するためのシンボルＳＹＮＣを送るようにすることで、確実な通信が可能となる。
　なお、図１４では、マスタ装置１とスレーブ装置２が１対１接続された場合について説明したが、マスタ装置１と複数のスレーブ装置２－１、２－２及びＤｕａｌ－ｒｏｌｅ装置３をリング接続した場合も同じ動作となる。
　この時、割込みを通知するスレーブ装置２とマスタ装置１との間に位置する装置は図１２（ａ）～図１２（ｃ）を用いて説明したバイパス動作を行い、ＩＲＱ信号が確実にマスタ装置１へ通知されるようにする。
　以降の説明では専用信号線ＩＮＴを用いて割込みを通知する例を説明するが、本実施の形態に係る通信システムではスレーブ装置２、２－１、２－２及びＤｕａｌ－ｒｏｌｅ装置３からマスタ装置１への割込み通知は、専用信号線ＩＮＴを用いずにデータ信号線ＤＯＵＴで送信するＩＲＱ信号を用いてもよい。さらに、スレーブ装置２、２－１、２－２及びＤｕａｌ－ｒｏｌｅ装置３が両方の割込み通知方法を備えてもよい。
［１－３．デバイス間転送の動作］
　以上のように構成された本実施の形態に係る通信システムにおける、デバイス間転送の動作について、説明する。
　本実施の形態に係る通信システムでは、Ｄｕａｌ－ｒｏｌｅ装置３がマスタ装置１の指示でバス権を取得し、スレーブ装置２へコマンドを発行してデータ転送を行ない、転送が完了するとマスタ装置１へバス権を返還する。この一連の動作をデバイス間転送と呼ぶ。以下、デバイス間転送動作について、図面を用いて説明する。
［１－３－１．　バス権取得］
　図１５は、本実施の形態に係る通信システムのリング接続を概略的に示す図である。図１５に示す例では、マスタ装置１、Ｄｕａｌ－ｒｏｌｅ装置３、スレーブ装置２－１、スレーブ装置２－２が順にリング接続されており、Ｄｕａｌ－ｒｏｌｅ装置３のＩＮＴ出力端子はマスタ装置１のＩＮＴ入力端子へ接続されている。図１５に示す例では、通常動作時には上述したようにマスタ装置１がバス権を持ち、スレーブ装置２－１、２－２及びＤｕａｌ－ｒｏｌｅ装置３の間でコマンド・応答・ユーザデータの転送を行なう。
　図１６は、本実施の形態に係る通信システムにおいて、Ｄｕａｌ－ｒｏｌｅ装置３がマスタ装置１の指示でバス権を取得する処理を示す図である。図１６において、マスタ装置１はＤｕａｌ－ｒｏｌｅ装置３に対しバス権取得や、その他のスレーブ装置２－１或いは２－２との間でのデータ転送を指示するＣＭＤパケットＰ７１１を送信する。Ｄｕａｌ－ｒｏｌｅ装置３がデータ転送を行なうスレーブ装置や、アドレス、データ長などデータ転送のためのパラメータは、マスタ装置１が予め別のＣＭＤパケット及びデータパケットによってＤｕａｌ－ｒｏｌｅ装置３に対し設定しておいてもよいし、ＣＭＤパケットＰ７１１のＰａｙｌｏａｄで設定してもよい。また、設定するデータの転送回数も１回に限定されず、例えばリスト形式で複数回の転送設定を一括して行なうことも可能である。Ｄｕａｌ－ｒｏｌｅ装置３はＰ７１１を受信すると、ＲＥＳパケットＰ７１２をスレーブ装置２－１，２－２を介してマスタ装置１に送信することにより、バス権を取得する。
　なおマスタ装置１は、Ｄｕａｌ－ｒｏｌｅ装置３のバス権取得が成功したかどうかを、Ｄｕａｌ－ｒｏｌｅ装置３のステータスを読み出すためのＣＭＤパケットＰ７１３を発行して確認してもよい。Ｄｕａｌ－ｒｏｌｅ装置３はＰ７１３を受信すると、バス権取得状態を示すステータス情報を含むＲＥＳパケットＰ７１４をスレーブ装置２－１、２－２を介してマスタ装置１に送信する。Ｄｕａｌ－ｒｏｌｅ装置３は、マスタ装置１からのステータス読出しＣＭＤパケットＰ７１３を受信してから、スレーブ装置２－１或いは２－２へコマンドを発行するようにしてもよい。このようにしてＤｕａｌ－ｒｏｌｅ装置３はマスタ装置１の指示でバス権を取得して他のスレーブ装置２－１或いは２－２へＣＭＤパケットを発行してデータ転送を行なうことができるようになる。
　また、マスタ装置１はバス権がＤｕａｌ－ｒｏｌｅ装置３から返還されるまではスレーブ装置２－１、２－２及びＤｕａｌ－ｒｏｌｅ装置３へＣＭＤパケットを発行せず、自装置宛パケット以外のパケットや制御信号については、上述したバイパス動作を行なう。
　なお、スレーブ装置２－１、２－２は受信したパケットＰ７１２、Ｐ７１４について、自装置宛で無いことを認識してバイパス動作を行なう。またＩＤＬＥ信号などパケット以外の制御信号についてもバイパス動作を行なう。
［１－３－２．　Ｄｕａｌ－ｒｏｌｅ装置とスレーブ装置間のデータ転送］
　図１７及び図１８は、本実施の形態に係る通信システムにおいて、Ｄｕａｌ－ｒｏｌｅ装置３がバス権を有している場合であって、スレーブ装置２－２に対してＣＭＤパケットを発行してデータライトを行なう処理を示す図である。図１７において、Ｄｕａｌ－ｒｏｌｅ装置３は、スレーブ装置２－２へデータライトを指示するＣＭＤパケットＰ７２１を発行する。スレーブ装置２－１は受信したＰ７２１をバイパス制御によりスレーブ装置２－２に送信する。スレーブ装置２－２はＰ７２１を受信するとＲＥＳパケットＰ７２２をマスタ装置１に送信する。マスタ装置１は受信したＰ７２２をバイパス制御によりＤｕａｌ－ｒｏｌｅ装置３に送信し、Ｄｕａｌ－ｒｏｌｅ装置３はＲＥＳパケットＰ７２２を受信する。このようにしてＤｕａｌ－ｒｏｌｅ装置３はスレーブ装置２－２に対してＣＭＤパケットを送信し、スレーブ装置２－２からのＲＥＳパケットを受信することができる。
　図１８において、Ｄｕａｌ－ｒｏｌｅ装置３は前述のとおりＲＥＳパケットＰ７２２を受信すると、ＲＥＱパケットＰ７２３をスレーブ装置２－１に送信する。スレーブ装置２－１は受信したＰ７２３をバイパス制御によりスレーブ装置２－２に送信する。スレーブ装置２－２はＰ７２３を受信後、ライトデータを受信可能な状態であれば、ＲＤＹパケットＰ７２４をマスタ装置１に送信する。マスタ装置１は受信したＰ７２４をバイパス制御によりＤｕａｌ－ｒｏｌｅ装置３に送信する。Ｄｕａｌ－ｒｏｌｅ装置３はＰ７２４を受信すると、データバーストＰ７２５をスレーブ装置２－１に送信する。スレーブ装置２－１は受信したデータバーストＰ７２５をバイパス制御によりスレーブ装置２－２へ送信する。スレーブ装置２－２はＰ７２５を受信すると受信データに含まれるエラーの有無を判定し、ＳＴＡＴパケットＰ７２６をマスタ装置１に送信する。マスタ装置１は受信したＰ７２６をバイパス制御によりＤｕａｌ－ｒｏｌｅ装置３に送信する。Ｄｕａｌ－ｒｏｌｅ装置３はＰ７２６を受信するとデータライトの成功／失敗の判定を行なう。以下、Ｐ７２３～Ｐ７２６までのパケットの送受信を所望のデータのライトが完了するまで繰り返した後、スレーブ装置２－２はＥＮＤパケットＰ７２７をマスタ装置１に送信する。マスタ装置１は受信したＰ７２７をバイパス制御によりＤｕａｌ－ｒｏｌｅ装置３に送信する。Ｄｕａｌ－ｒｏｌｅ装置３はＰ７２７を受信するとデータライト処理を完了する。
　このようにして、Ｄｕａｌ－ｒｏｌｅ装置３はマスタ装置１の代わりにスレーブ装置２－２へデータライトを行なうことができ、高速なデータ転送が可能となる。また、マスタ装置１はデバイス間転送実行中に他の処理を行うことができるため、通信システム全体の性能向上が可能となる。
　なお、Ｄｕａｌ－ｒｏｌｅ装置３がスレーブ装置２－２に対してデータリードを行う場合も、Ｄｕａｌ－ｒｏｌｅ装置３及びスレーブ装置２－２の動作は図９（ｃ）で説明した動作と同じ動作となる。
［１－３－３．　バス権返還］
　図１８に示す例では、Ｄｕａｌ－ｒｏｌｅ装置３はマスタ装置１の指示に従ってスレーブ装置２－２との間でデータライト処理を行ない、処理が完了すると、割込み信号（ＩＮＴ信号）を”０”にしてマスタ装置１へ割込みを通知する（Ｔ７１）。これにより、Ｄｕａｌ－ｒｏｌｅ装置３はマスタ装置１にバス権を返還する。なお、バス権の返還とは、Ｄｕａｌ－ｒｏｌｅ装置３においてバス権を無効にする、すなわち、他のスレーブ装置２との間で各種情報の送受信を行なう機能を停止させることを意味する。
　以降、マスタ装置１とＤｕａｌ－ｒｏｌｅ装置３は指示したデバイス間転送処理を全て完了するまで図１６～図１８を繰り返し行う。
　なお、割込み通知によるＤｕａｌ－ｒｏｌｅ装置３からマスタ装置１へのバス権返還は、Ｄｕａｌ－ｒｏｌｅ装置３がマスタ装置１の指示したデバイス間転送処理を全て完了した後としてもよい。この場合、マスタ装置１はＤｕａｌ－ｒｏｌｅ装置３へのバス権取得指示を１回行なうだけでよい。
［１－３－４．　デバイス間転送停止指示］
　図１９～図２１は、本実施の形態に係る通信システムにおいて、Ｄｕａｌ－ｒｏｌｅ装置３がバス権を取得してスレーブ装置２－２との間でデータ転送を行なっている途中でマスタ装置１がＤｕａｌ－ｒｏｌｅ装置３へ転送停止とバス権返還を指示する処理を示す図である。
　図１９に示す例において、Ｄｕａｌ－ｒｏｌｅ装置３がスレーブ装置２－２へデータライトを行なっているとき（この間、マスタ装置１とスレーブ装置２－１はバイパス制御によりデータを転送）に、マスタ装置１は転送停止とバス権返還を指示するＡＢＯＲＴ信号Ｓ８（中断信号の一例）を送信する（Ｔ８１）。ＡＢＯＲＴ信号はデータの送受信が行なわれていない区間（つまり、ＩＤＬＥ信号区間）を利用して送信される。Ｄｕａｌ－ｒｏｌｅ装置３はＡＢＯＲＴ信号Ｓ８を検知すると、スレーブ装置２－２からのＥＮＤパケットＰ８１５を受信して実行中のデータライト処理が完了してから、信号線ＩＮＴを用いてマスタ装置１へ割込みを通知し、バス権を返還する。この場合、マスタ装置１から予め設定されたデバイス間転送のうち、未実行のものは実行しない。マスタ装置１は割込みを検知するとバス権が返還されたと判断してＡＢＯＲＴ信号Ｓ８の出力を停止し、バスにＩＤＬＥ信号を出力する（Ｔ８２）。
　ＡＢＯＲＴ信号Ｓ８は、一意のビットパターンからなるシンボルなどにより構成される。例えば、ＡＢＯＲＴ信号Ｓ８は、図２０（ａ）に示すように単一の状態（”０”又は”１”）を保持する、或いはＡＢＯＲＴ信号Ｓ８は、図２０（ｂ）に示すように単一のシンボル(例えば、差動伝送路で８ｂ／１０ｂ符号化されたシンボル)を繰り返し送る。或いはＡＢＯＲＴ信号Ｓ８は、図２０（ｃ）に示すように、複数のシンボル(例えば、ＡＢＲＴ０、ＡＢＲＴ１の２種類のシンボルを周期的あるいはランダムに送る)を繰り返し送るように構成されていてもよい。さらに、ＡＢＯＲＴ信号Ｓ８は、図２０（ｂ）、図２０（ｃ）のようにシンボルを繰り返し送る構成である場合は、図２０（ｅ）のようにシンボルの組（ＳＹＮＣ、ＡＢＲＴ０）又は（ＳＹＮＣ、ＡＢＲＴ１）を繰り返し送るように構成してもよい。図２０（ｅ）の構成では、バス上でパケットが送受信されていない場合でも、マスタ装置１とスレーブ装置２－１、２－２及びＤｕａｌ－ｒｏｌｅ装置３との間でＣＬＫ信号と受信データであるＤＩＮ信号との同期を維持するためのシンボルＳＹＮＣを送るようにすることで、確実な通信が可能となる。
　また、図２１に示すように、Ｄｕａｌ－ｒｏｌｅ装置３は、ＡＢＯＲＴ信号Ｓ８を検知した場合にデータ転送を中断するようにしてもよい。図２１に示す例においては、Ｄｕａｌ－ｒｏｌｅ装置３がスレーブ装置２－２へデータライトを行なっているとき（この間、マスタ装置１とスレーブ装置２－１はバイパス制御によりデータを転送）に、マスタ装置１は転送停止とバス権返還を指示するＡＢＯＲＴ信号Ｓ８をＤｕａｌ－ｒｏｌｅ装置３に送信する（Ｔ８３）。Ｄｕａｌ－ｒｏｌｅ装置３は、マスタ装置１からのＡＢＯＲＴ信号Ｓ８を検知した場合において、マスタ装置１によるバイパス制御を介してスレーブ装置２－２よりＳＴＡＴパケットＰ８２３を受信してデータ転送の１単位処理を終了させる。そして、Ｄｕａｌ－ｒｏｌｅ装置３は、スレーブ装置２－１によるバイパス制御を介してスレーブ装置２－２へＣＭＤパケットＰ８２４を送信し、転送停止を指示する。次いで、Ｄｕａｌ－ｒｏｌｅ装置３は、マスタ装置１によるバイパス制御を介してスレーブ装置２－２からＲＥＳパケットＰ８２５及び転送停止完了を通知するＥＮＤパケットＰ８２６を受信する。そしてＤｕａｌ－ｒｏｌｅ装置３は、信号線ＩＮＴでマスタ装置１へ割込み信号を送信し、マスタ装置１にバス権を返還する。この場合、マスタ装置１から予め設定された、未実行のデバイス間転送処理が残っていても実行しない。マスタ装置１は割込みを検知するとバス権が返還されたと判断してＡＢＯＲＴ信号Ｓ８の出力を停止し、バスにＩＤＬＥ信号を出力する（Ｔ８４）。
　このようにして、マスタ装置１はＤｕａｌ－ｒｏｌｅ装置３がスレーブ装置２－１、２－２との間でデバイス間転送を実行中であってもバス上にパケットが送信されていない区間でＡＢＯＲＴ信号Ｓ８を用いて転送停止をＤｕａｌ－ｒｏｌｅ装置３へ要求しバス権を返還させることができる。よって、マスタ装置１で優先度の高い処理が発生した場合において応答性が高い通信システムを実現することができる。また、マスタ装置１はＤｕａｌ－ｒｏｌｅ装置３から割込みが通知されるまでＡＢＯＲＴ信号Ｓ８を送信し続けるため、Ｄｕａｌ－ｒｏｌｅ装置３が確実にＡＢＯＲＴ信号Ｓ８を検知して転送を停止しバス権を返還することができる。
[１－４．　効果等]
　以上のように、本実施の形態においては、Ｄｕａｌ－ｒｏｌｅ装置３は、データ信号線に接続されマスタ装置１からデータを受信するＤＩＮ端子と、データ信号線に接続され他のスレーブ装置２－１にデータを送信するＤＯＵＴ端子と、を備える。Ｄｕａｌ－ｒｏｌｅ装置３は、マスタ装置１より付与されたバス権に応じて他のスレーブ装置２－１又は２－２との間でＤＯＵＴ端子によるコマンドやデータの送信、及びＤＩＮ端子による応答やデータの受信を行う。Ｄｕａｌ－ｒｏｌｅ装置３は、マスタ装置１よりＡＢＯＲＴ信号を受信すると、データ受信及びデータ送信を行っていない状態のとき、マスタ装置１に割込み信号を送信する。Ｄｕａｌ－ｒｏｌｅ装置３は、マスタ装置１に割込み信号を送信した後、バス権に応じたデータの送受信を制御する機能を停止させる。一方、マスタ装置１は、データ信号線に接続されスレーブ装置にデータを送信するＤＯＵＴ端子と、データ信号線に接続されスレーブ装置からデータを受信するＤＩＮ端子と、を備える。マスタ装置１は、スレーブ装置の一つであるＤｕａｌ－ｒｏｌｅ装置３にバス権を付与してマスタ装置１のデータの送受信を制御する機能を停止させる。マスタ装置１は、Ｄｕａｌ－ｒｏｌｅ装置３が付与されたバス権に応じてデータの送受信を行なっている間に、Ｄｕａｌ－ｒｏｌｅ装置３にＡＢＯＲＴ信号を送信し、そのＡＢＯＲＴ信号を送信後、且つＤｕａｌ－ｒｏｌｅ装置３より割込み信号を受信した後、マスタ装置１においてバス権に応じたデータの送受信を制御する機能を実行可能にする。
　このため、バス権を有するＤｕａｌ－ｒｏｌｅ装置３とその他のスレーブ装置２－１間でデータ転送を行なっている場合であっても、マスタ装置１がバス権の返還を要求し取得することができる。よって、応答性の高い通信システムを実現することができる。
　本実施の形態においては、マスタ装置１はＤｕａｌ－ｒｏｌｅ装置３に対して、ＡＢＯＲＴ信号を、データの送信を行なっていない区間においてデータ受信及びデータ送信を終了するまで繰返し送信する。このため、データの送受信を妨げることなくマスタ装置１からＤｕａｌ－ｒｏｌｅ装置３にバス権の返還を請求できる。
　本実施の形態においては、Ｄｕａｌ－ｒｏｌｅ装置３はマスタ装置１からＡＢＯＲＴ信号を受信後、データの送受信を完了してから、又はデータの送受信を中止させてから、割込み信号をマスタ装置１に送信する。このため、データの送受信に影響を及ぼすことなく、バス権の移転を実行できる。
　本実施の形態においては、Ｄｕａｌ－ｒｏｌｅ装置３は割込み信号を出力するＩＮＴ出力端子を備え、マスタ装置１は割込み信号を入力するＩＮＴ入力端子を備え、割込み信号をデータ通信線とは異なる専用線を介して送信する。このため、Ｄｕａｌ－ｒｏｌｅ装置３とマスタ装置１間におけるバス権の移転をより確実に行うことができる。
　本実施の形態においては、マスタ装置１、スレーブ装置２及びＤｕａｌ－ｒｏｌｅ装置３は、バイパス制御を行うことができるため、自装置宛でないパケットや制御信号等をバイパスし、これらの装置をリング接続した通信システムにおいて、あたかも伝送路の一部であるかのように動作することができ、迅速に通信を行なうことができる。
　さらに、本実施の形態においては、マスタ装置１のＤＯＵＴ信号がＤｕａｌ－ｒｏｌｅ装置３のＤＩＮ信号に接続されており、マスタ装置１とＤｕａｌ－ｒｏｌｅ装置３との間に他のスレーブ装置が存在しないため、マスタ装置の送信したＡＢＯＲＴ信号Ｓ８をＤｕａｌ－ｒｏｌｅ装置３が確実に受信することができる。
　なお、図１９～図２１ではＤｕａｌ－ｒｏｌｅ装置３がスレーブ装置２－２に対してデータライトを実行している場合について説明したが、データリードを実行している場合も同様の動作である。すなわち、マスタ装置１がバス上にパケットが送信されていない区間でＡＢＯＲＴ信号Ｓ８を用いてＤｕａｌ－ｒｏｌｅ装置３へ転送停止を要求しバス権を返還させることができる。
　なお、図１９又は図２１において、Ｄｕａｌ－ｒｏｌｅ装置３は、予め設定されたデバイス間転送処理のうち、どこまで実行したか、或いは未実行のものがどれだけあるかの情報をマスタ装置１からのＣＭＤに対するＲＥＳでマスタ装置１へ通知するようにしてもよい。
（第２実施形態）
　次に、実施の形態２について、説明する。図２２は、本実施の形態に係る通信システムの構成を概略的に示す図である。
　図２２に示すように、本実施の形態の通信システムでは、マスタ装置１、スレーブ装置２－１、２－２及びＤｕａｌ－ｒｏｌｅ装置３は第１実施形態と同様の構成を有している。ただし、各装置の接続がマスタ装置１、スレーブ装置２－１、Ｄｕａｌ－ｒｏｌｅ装置３、スレーブ装置２－２の順となっている点が異なる。
［２－１．　通信システムの動作］
［２－１－１．　デバイス間転送］
　図２３及び図２４は、本実施の形態に係る通信システムにおける、デバイス間転送の動作を示す図である。なお、本実施の形態に係る通信システムでは、マスタ装置１からＤｕａｌ－ｒｏｌｅ装置３へのバス権取得指示動作は第１実施形態と同様である。
　図２３において、バス権を有するＤｕａｌ－ｒｏｌｅ装置３は、スレーブ装置２－１へデータライトを指示するＣＭＤパケットＰ１００１をスレーブ装置２－２に送信する。スレーブ装置２－２は受信したＣＭＤパケットＰ１００１をバイパス制御によりマスタ装置１に送信し、マスタ装置１は受信したＰ１００１をバイパス制御によりスレーブ装置２－１に送信する。スレーブ装置２－１はＰ１００１を受信すると、ＲＥＳパケットＰ１００２をＤｕａｌ－ｒｏｌｅ装置３に送信する。このようにしてＤｕａｌ－ｒｏｌｅ装置３はスレーブ装置２－１に対してＣＭＤパケットを送信し、スレーブ装置２－１からのＲＥＳパケットＰ１００２を受信することができる。
　図２４において、Ｄｕａｌ－ｒｏｌｅ装置３は前述のとおりＲＥＳパケットＰ１００２を受信すると、ＲＥＱパケットＰ１０１１をスレーブ装置２－２に送信する。スレーブ装置２－２は受信したＲＥＱパケットＰ１０１１をバイパス制御によりマスタ装置１に送信し、マスタ装置１は受信したＰ１０１１をバイパス制御によりスレーブ装置２－１に送信する。スレーブ装置２－１はＰ１０１１を受信後、ライトデータを受信可能な状態であれば、ＲＤＹパケットＰ１０１２を送信する。Ｄｕａｌ－ｒｏｌｅ装置３はＰ１０１２を受信すると、データバーストＰ１０１３をスレーブ装置２－２に送信する。スレーブ装置２－２は受信したデータバーストＰ１０１３をバイパス制御によりマスタ装置１に送信し、マスタ装置１は受信したデータバーストＰ１０１３をバイパス制御によりスレーブ装置２－１に送信する。スレーブ装置２－１はＰ１０１３を受信すると受信データに含まれるエラーの有無を判定し、ＳＴＡＴパケットＰ１０１４をＤｕａｌ－ｒｏｌｅ装置３に送信する。Ｄｕａｌ－ｒｏｌｅ装置３はＰ１０１４を受信するとデータライトの成功／失敗の判定を行なう。以下、Ｐ１０１１～Ｐ１０１４までのパケットの送受信をＤｕａｌ－ｒｏｌｅ装置３が所望のデータのライトを完了するまで繰り返した後、スレーブ装置２－１はＥＮＤパケットＰ１０１５を送信する。Ｄｕａｌ－ｒｏｌｅ装置３はＰ１０１５を受信するとデータライト処理を完了する。
　このようにして、Ｄｕａｌ－ｒｏｌｅ装置３はスレーブ装置２－１へデータライトを行なうことができるため、マスタ装置１はデバイス間転送実行中に他の処理を行うことができ、通信システム全体の性能向上が可能となる。
　なお、Ｄｕａｌ－ｒｏｌｅ装置３がスレーブ装置２－１に対してデータリードを行う場合も、Ｄｕａｌ－ｒｏｌｅ装置３及びスレーブ装置２－１の動作は図９（ｃ）で説明したのと同じ動作となる。
［２－１－２．　デバイス間転送停止指示］
　図２５は、本実施の形態に係る通信システムにおいて、Ｄｕａｌ－ｒｏｌｅ装置３がバス権を取得してスレーブ装置２－１との間でデータ転送を行なっている途中でマスタ装置１がＤｕａｌ－ｒｏｌｅ装置３へ転送停止とバス権返還を指示する処理を示す図である。
　図２５において、Ｄｕａｌ－ｒｏｌｅ装置３がスレーブ装置２－１へデータライトを行なっているときにマスタ装置１は転送停止とバス権返還を指示するＡＢＯＲＴ信号Ｓ１０を送信する（Ｔ１０１）。スレーブ装置２－１は受信したＡＢＯＲＴ信号Ｓ１０をバイパス制御によりＤｕａｌ－ｒｏｌｅ装置３に送信する。Ｄｕａｌ－ｒｏｌｅ装置３はＡＢＯＲＴ信号Ｓ１０を検知すると、スレーブ装置２－１からのＥＮＤパケットＰ１０２５を受信後、信号線ＩＮＴを用いてマスタ装置１へ割込みを通知し、バス権を返還する。この場合、マスタ装置１から予め設定されたデバイス間転送処理のうち未実行のものは実行しない。また、実施の形態１と同様に、Ｄｕａｌ－ｒｏｌｅ装置３はＡＢＯＲＴ信号Ｓ１０を検知すると実行中の転送が完了してから割込みを通知してもよいし、実行中の転送停止をスレーブ装置２－１へ送信して転送を中断してから割込みを通知するようにしてもよい。マスタ装置１は割込みを検知するとバス権が返還されたと判断し、ＡＢＯＲＴ信号Ｓ１０の出力を停止し、バスにＩＤＬＥ信号を出力する（Ｔ１０２）。ＡＢＯＲＴ信号Ｓ１０の構成は実施の形態１と同じである。
［２－２．　効果等］
　以上のように、本実施の形態においては、マスタ装置１はＤｕａｌ－ｒｏｌｅ装置３がスレーブ装置２－１、２－２との間でデバイス間転送を実行中であっても、バス上にパケットが送信されていない区間を利用してＡＢＯＲＴ信号Ｓ１０を用いて転送停止をＤｕａｌ－ｒｏｌｅ装置３へ要求しバス権を返還させることができる。このため、実施の形態１と同様に、マスタ装置１で優先度の高い処理が発生した場合において応答性が高い通信システムを実現することができる。
　また、実施の形態１と同様に、マスタ装置１はＤｕａｌ－ｒｏｌｅ装置３から割込みが通知されるまでＡＢＯＲＴ信号Ｓ１０を送信し続けると共に、スレーブ装置２－１は受信したＡＢＯＲＴ信号Ｓ１０を送信するバイパス動作を行なうため、Ｄｕａｌ－ｒｏｌｅ装置３が確実にＡＢＯＲＴ信号Ｓ１０を検知して転送を停止しバス権を返還することができる。
　なお、図２２～図２５に示す例では、Ｄｕａｌ－ｒｏｌｅ装置３がスレーブ装置２－１に対してデータライトを実行している場合について説明したが、データリードを実行している場合も同様の動作である。すなわち、マスタ装置１がバス上にパケットが送信されていない区間でＡＢＯＲＴ信号Ｓ１０を用いてＤｕａｌ－ｒｏｌｅ装置３へ転送停止を要求しバス権を返還させることができる。
　なお、図２５において、Ｄｕａｌ－ｒｏｌｅ装置３は、予め設定されたデバイス間転送処理のうち、どこまで実行したか、或いは未実行のものがどれだけあるかの情報をマスタ装置１からのＣＭＤに対するＲＥＳでマスタ装置１へ通知するようにしてもよい。
（他の実施の形態）
　以上、図面を用いて本出願において開示する技術の例示として実施の形態１及び２を説明したが、本発明の具体的な構成は、前述の実施形態に限られるものではなく、発明の要旨を逸脱しない範囲で種々の変更及び修正が可能である。
　例えば、スレーブ装置２及びＤｕａｌ－ｒｏｌｅ装置３の数は、１以上の任意の数が可能である。
　また、図２６に示すように、Ｄｕａｌ－ｒｏｌｅ装置３が別のマスタ装置４とリング接続とは異なる伝送路５を介して接続されていてもよい。この場合、デバイス間転送中はＤｕａｌ－ｒｏｌｅ装置３はマスタ装置４の指示によってスレーブ装置２－１、２－２とデータ転送を行なうようにしてもよい。伝送路５は有線伝送、無線伝送いずれの構成も可能である。
　また、上記実施の形態においては、接続形態は１対１及びリング型を例に挙げたが、これらに限定されない。例えばスター型やツリー型等であってもよい。
　また、上記実施の形態におけるＡＢＯＲＴ信号の代わりとして、所定のパケットを繰返し送るようにしてもよい。
　また上記実施形態では、データ単位としてパケット用いているが、これに限定されることなく、使用されるプロトコルに応じたデータ単位であっても本発明を適用できる。
　なお、上記実施形態で説明した通信システム、マスタ装置、スレーブ装置において、各ブロックは、ＬＳＩなどの半導体装置により個別に１チップ化されても良いし、一部又は全部を含むように１チップ化されても良い。また各装置は専用回路や汎用プロセッサ、或いはＦＰＧＡで構成してもよく、一部をソフトウェアで実現してもよい。
　以上のように、本開示における技術の例示として、実施の形態を説明した。そのために、添付図面及び詳細な説明を提供した。
　したがって、添付図面及び詳細な説明に記載された構成要素の中には、課題解決のために必須な構成要素だけでなく、上記技術を例示するために、課題解決のためには必須でない構成要素も含まれ得る。そのため、それらの必須ではない構成要素が添付図面や詳細な説明に記載されていることをもって、直ちに、それらの必須ではない構成要素が必須であるとの認定をするべきではない。
　また、上述の実施の形態は、本開示における技術を例示するためのものであるから、特許請求の範囲又はその均等の範囲において種々の変更、置き換え、付加、省略などを行うことができる。
　本開示における、マスタ装置１と、Ｄｕａｌ－ｒｏｌｅ装置３とを含むスレーブ装置２とにより構成される通信システムにおいて、マスタ装置の指示でＤｕａｌ－ｒｏｌｅ装置がバス権を取得してスレーブ装置とデータ転送を行なっている場合でも、マスタ装置が任意のタイミングで転送停止を指示しバス権を取り戻すことができる。例えばマスタ装置１としてＣＰＵを含むシステムＬＳＩ、スレーブ装置２として無線通信デバイスやメモリ装置を複数接続して構成する通信システムにおいて、デバイス間転送中にマスタ装置１がバス権を取り戻すのに必要な時間を短縮できる。この結果、応答性のよいシステムを実現することができるため好適である。
　本開示は、スレーブ装置が、マスタ装置の指示でバスの制御権（以下、バス権）を取得して他のスレーブ装置と各種情報の転送を行なう通信システムに関する。
　１　　マスタ装置
　１１　　スレーブ装置ＩＦ部
　１１１　送信制御部
　１１２　受信制御部
　１１３　割込み制御部
　１１４　バイパス制御部
　１１５　バス権制御部
　２、２－１、２－２　スレーブ装置
　３　Ｄｕａｌ－ｒｏｌｅ装置
　２１、３１　マスタ装置ＩＦ部
　２１１、３１１　受信制御部
　２１２、３１２　送信制御部
　２１３、３１３　割込み制御部
　２１４、３１４　バイパス制御部
　２２、３２　バックエンド部
　２２２、３２２　メモリ部
　２２３、３２３　ＩＯ部
　Ｓ８、Ｓ１０　ＡＢＯＲＴ信号
　Ｓ９　ＩＲＱ信号

Claims (26)

  1. 　第１の通信線上においてデータの送受信を制御する機能を実行可能にするデータ制御権を管理するマスタ装置と、１以上の他のスレーブ装置のうちの少なくとも一つとに前記第１の通信線を介して接続可能なスレーブ装置であって、
    　前記第１の通信線に接続され、前記他のスレーブ装置のうちの少なくとも一つ又は前記マスタ装置からデータを受信するデータ入力端子と、
    　前記第１の通信線に接続され、前記他のスレーブ装置のうちの少なくとも一つ又は前記マスタ装置にデータを送信するデータ出力端子と、
    を備え、
    　前記マスタ装置より付与された前記データ制御権に応じて前記データの送受信を制御している間において、
    　前記マスタ装置より中断信号を受信し、且つ前記データ入力端子からの前記データの受信及び前記データ出力端子からの前記データの送信を行っていない状態のとき、前記マスタ装置に割込み信号を送信し、
    　前記マスタ装置に前記割込み信号を送信した後、本スレーブ装置における前記データ制御権に応じた前記データの送受信を制御する機能を停止させる、
    スレーブ装置。
  2. 　前記第１の通信線上の前記データの送信を行なっていない区間において、前記第１の通信線のアイドル状態を示すアイドル信号を前記データ出力端子より送信する、
    請求項１記載のスレーブ装置。
  3. 　前記割込み信号を出力する割込み出力端子を更に備え、
    　前記割込み出力端子は、前記第１の通信線とは異なる第２の通信線に接続される、
    請求項１記載のスレーブ装置。
  4. 　前記割込み信号を前記データ出力端子より出力する、
    請求項１記載のスレーブ装置。
  5. 　前記データ入力端子及び前記データ出力端子に接続され、前記データの受信及び前記データの送信を実行する送受信部と、
    　前記送受信部に接続され、前記送受信部により受信した前記データの処理を行う制御部と、
    を備え、
    　前記送受信部は、前記データ入力端子により受信した前記データが本スレーブ装置宛てでない場合、前記データを前記制御部に送信することなく前記データ出力端子から送信する、
    請求項１記載のスレーブ装置。
  6. 　前記データ入力端子及び前記データ出力端子に接続され、前記データの受信及び前記のデータの送信を実行する送受信部と、
    　前記送受信部に接続され、前記送受信部により受信した前記データの処理を行う制御部と、
    を備え、
    　前記送受信部は、前記データ入力端子により受信した前記データが本スレーブ装置宛てでない場合、前記制御部に送信することなく、前記データと同じデータを生成し、前記データ出力端子から送信する、
    請求項１記載のスレーブ装置。
  7. 　前記中断信号は、前記第１の通信線上の前記データの受信を行なっていない区間において前記データ入力端子により受信される、
    請求項１記載のスレーブ装置。
  8. 　前記マスタ装置より前記中断信号を受信した後、前記データ受信又は前記データ送信が完了したことを示す信号を受信したとき、前記マスタ装置に前記割込み信号を送信する、
    請求項１記載のスレーブ装置。
  9. 　前記マスタ装置より前記中断信号を受信した後、前記データの受信又は前記データの送信を中止する信号を送信し、前記データ受信又は前記データ送信が完了又は中断したことを示す信号を受信したとき、前記マスタ装置に前記割込み信号を送信する、
    請求項１記載のスレーブ装置。
  10. 　更に、前記マスタ装置に対し割込み要因を特定するデータを送信する、
    請求項１記載のスレーブ装置。
  11. 　第１の通信線を介して１以上のスレーブ装置に接続可能であり、前記第１の通信線上においてデータの送受信を制御する機能を実行可能にするデータ制御権を管理するマスタ装置であって、
    　前記第１の通信線に接続され、前記１以上のスレーブ装置からデータを受信するデータ入力端子と、
    　前記第１の通信線に接続され、前記１以上のスレーブ装置にデータを送信するデータ出力端子と、
    を備え、
    　前記１以上のスレーブ装置のうち第１のスレーブ装置に前記データ制御権を付与し、本マスタ装置における前記データの送受信を制御する機能を停止させ、且つ前記第１のスレーブ装置が付与された前記データ制御権に応じてデータの送受信を行なっている間において、前記第１のスレーブ装置に対し中断信号を送信し、
    　前記中断信号を送信後、且つ前記第１のスレーブ装置より割込み信号を受信した後、本マスタ装置における前記データ制御権に応じた前記データの送受信を制御する機能を実行可能にする、
    マスタ装置。
  12. 　前記割込み信号を受信するまで前記中断信号を繰返し送信する、
    請求項１１記載のマスタ装置。
  13. 　前記第１の通信線上の前記データの送信を行なっていない区間において、前記第１の通信線のアイドル状態を示すアイドル信号をデータ出力端子より送信する、
    請求項１１記載のマスタ装置。
  14. 　前記割込み信号を受信する割込み入力端子を更に備え、
    　前記割込み入力端子は、前記第１の通信線とは異なる第２の通信線に接続される、
    請求項１１記載のマスタ装置。
  15. 　前記割込み信号を前記データ入力端子により受信する、
    請求項１１記載のマスタ装置。
  16. 　前記データ入力端子及び前記データ出力端子に接続され、前記データの受信及び前記データの送信を実行する送受信部と、
    　前記送受信部に接続され、前記送受信部により受信した前記データの処理を行う制御部と、
    を備え、
    　前記送受信部は、前記データ入力端子により受信した前記データが本マスタ装置宛てでない場合、前記データを前記制御部に送信することなく前記データ出力端子から送信する、
    請求項１１記載のマスタ装置。
  17. 　前記データ入力端子及び前記データ出力端子に接続され、前記データの受信及び前記データの送信を実行する送受信部と、
    　前記送受信部に接続され、前記送受信部により受信した前記データの処理を行う制御部と、
    を備え、
    　前記送受信部は、前記データ入力端子により受信した前記データが本マスタ装置宛てでない場合、前記制御部に送信することなく、前記データと同じデータを生成し、前記データ出力端子から送信する、
    請求項１１記載のマスタ装置。
  18. 　前記中断信号は、前記第１の通信線上の前記データの送信を行なっていない区間において前記データ出力端子より送信する、
    請求項１１、１６又は１７に記載のマスタ装置。
  19. 　前記中断信号を送信後、且つ前記割込み信号を受信した後、前記第１のスレーブ装置に対し割込み要因を問い合わせるコマンドを送信し、
    　前記コマンドに対する前記第１のスレーブ装置からの応答により前記割込み要因を特定する、
    請求項１１記載のマスタ装置。
  20. 　第１の通信線と、
    　前記第１の通信線上においてデータの送受信を制御する機能を実行可能にするデータ制御権を管理するマスタ装置と、
    　前記マスタ装置に前記第１の通信線を介して接続される１以上のスレーブ装置と、を備える、通信システムであって、
    　前記マスタ装置は、
    　前記第１の通信線に接続され、前記１以上のスレーブ装置からデータを受信する第１のデータ入力端子と、
    　前記第１の通信線に接続され、前記１以上のスレーブ装置にデータを送信する第１のデータ出力端子と、
    を有し、
    　前記１以上のスレーブ装置は、
    　前記第１の通信線に接続され、他のスレーブ装置又は前記マスタ装置からデータを受信する第２のデータ入力端子と、
    　前記第１の通信線に接続され、前記他のスレーブ装置又は前記マスタ装置にデータを送信する第２のデータ出力端子と、
    を有し、
    　前記マスタ装置は、前記１以上のスレーブ装置のうち第１のスレーブ装置に前記データ制御権を付与し、前記マスタ装置における前記データの送受信を制御する機能を停止させ、且つ前記第１のスレーブ装置が付与された前記データ制御権に応じてデータの送受信を行なっている間において、前記第１のスレーブ装置に対し中断信号を送信し、
    　前記第１のスレーブ装置は、前記マスタ装置より前記中断信号を受信し、且つ前記データ入力端子からの前記データの受信及び前記データ出力端子からの前記データの送信を行っていない状態のとき、前記マスタ装置に割込み信号を送信し、
    　前記マスタ装置は、前記第１のスレーブ装置より前記割込み信号を受信した後、前記マスタ装置における前記データ制御権に応じた前記データの送受信を制御する機能を実行可能にし、
    　前記第１のスレーブ装置は、前記マスタ装置に前記割込み信号を送信した後、前記第１のスレーブ装置における前記データ制御権に応じた前記データの送受信を制御する機能を停止させる、
    通信システム。
  21. 　前記第１のスレーブ装置は、前記割込み信号を出力する割込み出力端子を更に有し、
    　前記マスタ装置は、前記割込み信号を入力する割込み入力端子を更に有し、
    　前記割込み出力端子と前記割込み入力端子は、前記第１の通信線とは異なる第２の通信線により接続される、
    請求項２０記載の通信システム。
  22. 　前記マスタ装置は、
    　前記第１のデータ入力端子及び前記第１のデータ出力端子に接続され、前記データの受信及び前記データの送信を実行する第１の送受信部と、
    　前記第１の送受信部に接続され、前記第１の送受信部により受信した前記データの処理を行う第１の制御部と、
    を備え、
    　前記１以上のスレーブ装置は、
    　前記第２のデータ入力端子及び前記第２のデータ出力端子に接続され、前記データの受信及び前記データの送信を実行する第２の送受信部と、
    　前記第２の送受信部に接続され、前記第２の送受信部により受信した前記データの処理を行う第２の制御部と、
    を備え、
    　前記第１の送受信部は、前記第１のデータ入力端子により受信した前記データが前記マスタ装置宛てでない場合、前記データを前記第１の制御部に送信することなく前記第１のデータ出力端子から送信し、
    　前記第２の送受信部は、前記第２のデータ入力端子により受信した前記データが前記１以上のスレーブ装置宛てでない場合、前記データを前記第２の制御部に送信することなく前記第のデータ出力端子から送信する、
    請求項２０記載の通信システム。
  23. 　前記マスタ装置は、
    　前記第１のデータ入力端子及び前記第１のデータ出力端子に接続され、前記データの受信及び前記データの送信を実行する第１の送受信部と、
    　前記第１の送受信部に接続され、前記第１の送受信部により受信した前記データの処理を行う第１の制御部と、
    を備え、
    　前記１以上のスレーブ装置は、
    　前記第２のデータ入力端子及び前記第２のデータ出力端子に接続され、前記データの受信及び前記データの送信を実行する第２の送受信部と、
    　前記第２の送受信部に接続され、前記第２の送受信部により受信した前記データの処理を行う第２の制御部と、
    を備え、
    　前記第１の送受信部は、前記第１のデータ入力端子により受信した前記データが前記マスタ装置宛てでない場合、前記第１の制御部に送信することなく、前記データと同じデータを生成し、前記第１のデータ出力端子から送信し、
    　前記第２の送受信部は、前記第２のデータ入力端子により受信した前記データが前記１以上のスレーブ装置宛てでない場合、前記第２の制御部に送信することなく、前記データと同じデータを生成し、前記第２のデータ出力端子から送信する、
    請求項２０記載の通信システム。
  24. 　前記マスタ装置は、前記第１のスレーブ装置より前記割込み信号を受信した後、更に、前記第１のスレーブ装置に対し割込み要因を問い合わせるコマンドを送信し、
    　前記第１のスレーブ装置は、前記コマンドに対して、割込み要因を特定する応答を前記マスタ装置に送信する、
    請求項２０に記載の通信システム。
  25. 　前記マスタ装置及び前記１以上のスレーブ装置は前記第１の通信線によりリング接続され、
    　前記第１の通信線は差動伝送路である、
    請求項２０記載の通信システム。
  26. 　第１の通信線と、前記第１の通信線上においてデータの送受信を制御する機能を実行可能にするデータ制御権を管理するマスタ装置と、前記マスタ装置に前記第１の通信線を介して接続される１以上のスレーブ装置とを用いた通信方法であって、
    　前記マスタ装置は、
    　前記第１の通信線に接続され、前記１以上のスレーブ装置からデータを受信する第１のデータ入力端子と、
    　前記第１の通信線に接続され、前記１以上のスレーブ装置にデータを送信する第１のデータ出力端子と、
    を有し、
    　前記１以上のスレーブ装置は、
    　前記第１の通信線に接続され、他のスレーブ装置又は前記マスタ装置からデータを受信する第２のデータ入力端子と、
    　前記第１の通信線に接続され、前記他のスレーブ装置又は前記マスタ装置にデータを送信する第２のデータ出力端子と、
    を有し、
    　前記マスタ装置により、前記１以上のスレーブ装置のうち第１のスレーブ装置に前記データ制御権を付与し、前記マスタ装置における前記データの送受信を制御する機能を停止させ、且つ前記第１のスレーブ装置が付与された前記データ制御権に応じてデータの送受信を行なっている間において、前記第１のスレーブ装置に対し中断信号を送信し、
    　前記第１のスレーブ装置により、前記マスタ装置より前記中断信号を受信し、且つ前記データ入力端子からの前記データの受信及び前記データ出力端子からの前記データの送信を行っていない状態のとき、前記マスタ装置に割込み信号を送信し、
    　前記マスタ装置により、前記第１のスレーブ装置より前記割込み信号を受信した後、前記マスタ装置における前記データ制御権に応じた前記データの送受信を制御する機能を実行可能にし、
    　前記第１のスレーブ装置により、前記マスタ装置に前記割込み信号を送信した後、前記第１のスレーブ装置における前記データ制御権に応じた前記データの送受信を制御する機能を停止させる、
    通信方法。
PCT/JP2012/004754 2012-02-24 2012-07-26 スレーブ装置、マスタ装置、通信システム、及び通信方法 WO2013124915A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US14/466,413 US9378166B2 (en) 2012-02-24 2014-08-22 Slave device, master device, communication system, and communication method

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012-038462 2012-02-24
JP2012038462 2012-02-24

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US14/466,413 Continuation US9378166B2 (en) 2012-02-24 2014-08-22 Slave device, master device, communication system, and communication method

Publications (1)

Publication Number Publication Date
WO2013124915A1 true WO2013124915A1 (ja) 2013-08-29

Family

ID=49005140

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2012/004754 WO2013124915A1 (ja) 2012-02-24 2012-07-26 スレーブ装置、マスタ装置、通信システム、及び通信方法

Country Status (3)

Country Link
US (1) US9378166B2 (ja)
JP (1) JPWO2013124915A1 (ja)
WO (1) WO2013124915A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20210181990A1 (en) * 2019-12-16 2021-06-17 Micron Technology, Inc. Interrupt signaling for a memory device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6376043A (ja) * 1986-09-19 1988-04-06 Fujitsu Ltd デ−タ転送方式
JPH06214941A (ja) * 1993-01-14 1994-08-05 Oki Electric Ind Co Ltd Ｄｍａ制御回路
JP2001156817A (ja) * 1999-11-25 2001-06-08 Nec Corp データ転送装置及びデータ転送方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11232210A (ja) * 1998-02-16 1999-08-27 Fuji Xerox Co Ltd 情報処理装置
US6789136B1 (en) * 2000-12-29 2004-09-07 Intel Corporation Efficient method to obtain device addresses from devices on a bus
JP3907471B2 (ja) * 2001-01-31 2007-04-18 キヤノン株式会社 画像入出力制御装置
JP4393014B2 (ja) * 2001-05-30 2010-01-06 パナソニック株式会社 伝送装置及び伝送方法
AU2003225172A1 (en) * 2002-05-08 2003-11-11 Semtech Corporation Single-wire communication bus for miniature low-power systems
JP4207912B2 (ja) * 2005-03-24 2009-01-14 セイコーエプソン株式会社 データ転送制御装置及び電子機器
US7395362B2 (en) * 2006-02-03 2008-07-01 Standard Microsystems Corporation Method for a slave device to convey an interrupt and interrupt source information to a master device
US8185680B2 (en) 2006-02-06 2012-05-22 Standard Microsystems Corporation Method for changing ownership of a bus between master/slave devices
JP4959806B2 (ja) 2007-10-18 2012-06-27 株式会社東芝 記憶装置、データ伝送方法及び伝送制御回路
US20100142418A1 (en) * 2008-06-02 2010-06-10 Shinichiro Nishioka Data communication system, data communication request device, and data communication response device
JP2012010216A (ja) * 2010-06-28 2012-01-12 Panasonic Corp 割込みシステム、ホスト装置、及び、周辺装置
CN104115451A (zh) * 2012-02-27 2014-10-22 松下电器产业株式会社 主机装置、通信系统以及通信方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6376043A (ja) * 1986-09-19 1988-04-06 Fujitsu Ltd デ−タ転送方式
JPH06214941A (ja) * 1993-01-14 1994-08-05 Oki Electric Ind Co Ltd Ｄｍａ制御回路
JP2001156817A (ja) * 1999-11-25 2001-06-08 Nec Corp データ転送装置及びデータ転送方法

Also Published As

Publication number Publication date
JPWO2013124915A1 (ja) 2015-05-21
US20140365697A1 (en) 2014-12-11
US9378166B2 (en) 2016-06-28

Similar Documents

Publication Publication Date Title
JP2016526311A (ja) ＰＣＩｅリンク故障を処理する方法、装置及びシステム
US11425101B2 (en) System, apparatus and method for tunneling and/or multiplexing via a multi-drop interconnect
JP2011154023A (ja) 試験装置および試験方法
WO2015169038A1 (zh) 集成电路总线系统及其数据操作和传输方法
JP3664664B2 (ja) バスシステム及びそのバス仲裁方法
JP6602579B2 (ja) 半導体装置およびシステム
WO2013150792A1 (ja) Ｉ／ｏデバイス共有システムおよびｉ／ｏデバイス共有方法
WO2013124915A1 (ja) スレーブ装置、マスタ装置、通信システム、及び通信方法
JPH0337221B2 (ja)
TW201916644A (zh) 匯流排系統
JP4649257B2 (ja) マルチｃｐｕシステム
KR20100077708A (ko) 마스터와 슬레이브 간의 데이터 전송방법 및 장치
JP6516874B2 (ja) プログラマブルコントローラ及び同期制御プログラム
JP2006119724A (ja) Ｃｐｕシステム、バスブリッジ、その制御方法、及びコンピュータシステム
JP6171367B2 (ja) スイッチ装置、画像処理装置、及び排他制御方法
TWI724608B (zh) 微控制器架構及架構內資料讀取方法
US10452579B2 (en) Managing input/output core processing via two different bus protocols using remote direct memory access (RDMA) off-loading processing system
WO2012093475A1 (ja) 情報転送装置および情報転送装置の情報転送方法
JP2010072888A (ja) Ｄｍａ転送制御システム
JP2012038260A (ja) バス転送システム
JP3695334B2 (ja) 通信端末の内部通信方法
JPH11252150A (ja) ネットワーク接続装置、及びネットワーク接続制御方法
JP2012073741A (ja) バス転送システム
JP4567373B2 (ja) データ転送装置及び通信データ処理システム
KR101808776B1 (ko) 칩 간 통신중개장치

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12869009

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2014500572

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 12869009

Country of ref document: EP

Kind code of ref document: A1