JPH11232210A - 情報処理装置 - Google Patents

Abstract

(57)【要約】 【課題】 システムのリアルタイム性を改善することが
でき、かつ信号線等を増加させることなく多数の割り込
み元に対応することができるようにする。 【解決手段】 割り込み信号線駆動ユニット６，６は、
図示しないＩ／Ｏから割り込み要求が供給されると、予
めユニット６毎に設定されている、割り込みＩＤを付加
した割り込み情報Ｓ１を共有割り込み信号線５に送出す
る。割り込み情報受信ユニット７は、割り込み情報Ｓ１
内の割り込みＩＤを検査し、受信した割り込み情報が正
しいと判断すると、ＣＰＵ１に対して割り込み信号Ｓ２
を送出する。ＣＰＵ１は、上記割り込み信号Ｓ２を受信
すると、割り込み情報受信ユニット７内の割り込みＩＤ
を調べ、割り込み情報Ｓ１を発行した割り込み信号線駆
動ユニット６を特定し、対応する割り込み処理を実行す
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、ＣＰＵ等を搭載
した情報処理装置に係り、特に共有割り込み線を用いて
割り込みＩＤあるいは割り込みベクタアドレス等の割り
込み情報をシリアルに送受する情報処理装置に関する。

【０００２】

【従来の技術】従来、情報処理装置における割り込みの
処理方式としては、大きく、（ａ）ポーリング方式、
（ｂ）ベクター方式の２つの方式が知られている。ポー
リング方式においては、バス上に割り込み要求元と同数
以上の割り込み線を用意することで、原理的には割り込
み発生時に割り当てられる割り込み線から割り込み要求
元を一意に識別することが可能である。実際には、ハー
ドウェアリソースの制限、特にバス上の信号線数の制
限、割り込みに関連するデバイスのパッケージピンの制
限、あるいはコネクタ等の極数制限等から、バス上に割
り込み要求元と同数以上の割り込み線を布線することは
困難であり、制限された割り込み線を使用して多数の割
り込み要求元へのサービスを行っている。そのため、通
常、１つの割り込み線に対し、複数の割り込み元が要求
を発行することになる。

【０００３】このような場合、割り込みを受け付けたＣ
ＰＵ上で動作するＯＳは、デバイスを表現したデバイス
構造体のチェーンを探索し、割り当てられた割り込み線
を使用している複数のデバイスのそれぞれに対し、割り
込み発行の有無を確認することで、実際に割り込みを発
行したデバイスを同定する（ポーリング）。

【０００４】一方、ベクタ方式では、割り込みが発生し
た場合、割り込み元のデバイスに予め割り当てられてい
る割り込みベクタアドレスをバス上に出力することで、
割り込み元の同定を可能にしている。

【０００５】

【発明が解決しようとする課題】しかしながら、従来技
術のポーリング方式においては、ポーリング処理の処理
コストが大きく、リアルタイム性を大きく低下させると
いう問題があった。また、ベクタ方式では、ベクタアド
レスの出力にバスを用いるため、バス効率が低下すると
いう問題を有していた。今日のように、ＣＰＵが著しく
高速化されている状況では、バスは最もクリティカルな
リソースであり、割り込みベクタの送受信にバスを用い
ることは許容しがたい。また、ベクタ方式において、バ
スを用いずに割り込みを一意に識別するＩＤあるいはベ
クタアドレスを送受信するためには、多数の信号線を別
途設ける必要があるが、これはポーリング方式と同様に
ハードウェアリソースの制限上困難であるという問題が
ある。

【０００６】この発明は上述した事情に鑑みてなされた
もので、単線で割り込み情報として割り込みＩＤあるい
は割り込みベクタアドレスの送受信を可能にすること
で、信号線等を増加させることなく多数の割り込み元に
対応することができる情報処理装置を提供することを目
的としている。

【０００７】

【課題を解決するための手段】上述した問題点を解決す
るために、請求項１記載の発明では、単線からなり、複
数の割り込み情報をシリアル伝送する共有割り込み信号
線と、割り込み要求があると、少なくとも割り込み元を
識別するための識別情報を付加した割り込み情報を、前
記共有割り込み信号線にシリアルデータとして送出する
割り込み信号線駆動手段と、前記共有割り込み信号線上
に割り込み情報を検出すると、該割り込み情報から前記
識別情報を取り出す割り込み情報受信手段と、前記割り
込み情報受信手段により割り込み情報が検出されると、
前記割り込み情報受信手段から前記識別情報を取得し、
該識別情報に対応する割り込み処理を実行する制御手段
とを具備することを特徴とする。

【０００８】この発明によれば、外部からの割り込み要
求があると、割り込み信号線駆動手段により、少なくと
も割り込み元を識別するための識別情報を付加した割り
込み情報を共有割り込み信号線上に送出する。該割り込
み情報は、割り込み情報受信手段により受信された後、
識別情報が取り出される。また、割り込み情報受信手段
により割り込み情報が受信されると、制御手段により、
割り込み情報受信手段で取得された識別情報に対応する
割り込み処理が実行される。このように、単線の共有割
り込み信号線上に、割り込み元を識別するための識別情
報を付加した割り込み情報を送出するようにしたので、
単線で割り込み情報として割り込みＩＤあるいは割り込
みベクタアドレスの送受信が可能となり、信号線等を増
加させることなく多数の割り込み元に対応することが可
能となる。

【０００９】

【発明の実施の形態】次に図面を参照してこの発明の実
施形態について説明する。

【００１０】Ａ．実施形態の構成 図１は本発明の実施形態による情報処理装置の構成を示
すブロック図である。図において、ＣＰＵ１は、図示し
ない記憶媒体（ＲＯＭやハードディスク等）に記憶され
ているプログラムを実行することにより、プログラムに
従った処理を実行する。データバス２は、ＣＰＵ１と図
示しない記憶媒体（半導体メモリを含む）、表示装置、
周辺機器等との間でデータを送受信する信号線である。
アドレスバス３はＣＰＵ１から半導体メモリ等をアクセ
スする際のアドレスが乗る信号線である。制御信号バス
４はＣＰＵ１からの各部を制御するための制御信号を送
受信するための信号線である。

【００１１】共有割り込み信号線５は、後述する１つ以
上の割り込み信号線駆動ユニット６からの割り込み情報
をＣＰＵ１に供給するための信号線であり、両端をプル
アップ９，９によりプルアップされている。割り込み信
号線駆動ユニット（Ｉ／Ｏ）６は、内部／外部に接続さ
れた機器、またはＩ／Ｏであり、ＣＰＵ１に対して割り
込みを発生し、共有割り込み信号線５に割り込み情報Ｓ
１を出力する。該割り込み情報Ｓ１は、割り込み元を特
定（識別）するための、少なくとも割り込みＩＤあるい
は割り込みベクタアドレス等からなる。また、割り込み
情報Ｓ１には、エラー検出コードが付加されている。割
り込み情報受信ユニット７は、共有割り込み信号線５か
ら割り込み情報Ｓ１を受信し、割り込みＩＤあるいは割
り込みベクタアドレス、およびエラー検出コードを検査
することにより、受信した割り込み情報が正しいと判断
されると、ＣＰＵ１に対して割り込み信号Ｓ２を出力す
る。ＣＰＵ１は、割り込み信号Ｓ２を受信すると、割り
込み情報受信ユニット７内の割り込みＩＤあるいは割り
込みベクタアドレスを調べ、割り込み情報Ｓ１を送信し
た割り込み信号線駆動ユニット６を確認し、対応する割
り込み処理を実行する。

【００１２】なお、図１において、図示された割り込み
信号線駆動ユニット６は２つだけであるが、これに限定
されることなく、共有割り込み信号線５に複数個の割り
込み信号線駆動ユニット６を接続してもよい。

【００１３】次に、図２は、割り込み信号線駆動ユニッ
ト６の一構成例を示すブロック図である。なお、図１に
対応する部分には同一の符号を付けて説明を省略する。
図において、割り込み情報送信部２０は、図示しないＩ
／Ｏから割り込み要求信号Ｓ３が供給されると、内部で
少なくとも割り込みＩＤあるいは割り込みベクターアド
レス等の割り込み情報Ｓ１と該割り込み情報に付加され
たエラー検出コードとをシフトすることにより、シリア
ルデータに変換し、内部割り込み情報信号Ｓ４として出
力する。該内部割り込み情報信号Ｓ４は、出力バッファ
２１を介して、前述した割り込み情報Ｓ１として共有割
り込み信号線５に送出される。また、割り込み情報送信
部２０は、上記内部割り込み情報信号Ｓ４を出力した
後、送信完了信号Ｓ５をタイマ２２およびステータスレ
ジスタ２４に送出する。さらに、割り込み情報送信部２
０は、タイムアウト信号Ｓ７を受信すると、内部割り込
み情報信号Ｓ４を再送信するようになっている。

【００１４】出力バッファ２１には、共有割り込み信号
線５を複数の割り込み信号線駆動ユニット６が同時ドラ
イブ可能なようにオープン・ドレインあるいはオープン
・コレクタ等の出力衝突が可能な出力回路を採用する。
タイマ２２は、上記送信完了信号Ｓ５を受信してからス
テータスレジスタ２４に対する（ＣＰＵ１）からのリー
ドアクセス信号Ｓ６を受信するまでの時間を計時し、計
時値が所定の値を超過すると、タイムアウト信号Ｓ７を
割り込み情報送信部２０に送出する。また、タイマ２２
は、上記リードアクセス信号Ｓ６を受信した場合、計時
動作を停止する。

【００１５】バスインターフェース２３は、データバス
２、アドレスバス３、制御信号バス４の状態からＣＰＵ
１の当該割り込み信号線駆動ユニット６に対するリード
アクセス信号を生成し、ステータスレジスタ２４に送出
する。ステータスレジスタ２４は、上述した割り込み情
報送信部２０からの送信完了信号Ｓ５によりセットさ
れ、上記リードアクセス信号を受信すると、該状態をバ
スインターフェース２３を介してデータバスに送出す
る。ＣＰＵ１は、前述したように、割り込みを発生した
割り込み信号線駆動ユニット６を特定した際、上記ステ
ータスレジスタ２４の状態を検査することで、すなわ
ち、リードアクセスすることによってデータバス２に送
出されたデータ（ステータスレジスタ２４のセット、リ
セット状態）を検査することで、当該割り込み信号線駆
動ユニット６が割り込み情報Ｓ１を発行したことを確認
する。

【００１６】Ｂ．実施形態の動作 次に、上述した実施形態の動作について図１および図２
を参照して説明する。図示しないＩ／Ｏから割り込み要
求信号Ｓ３が割り込み信号線駆動ユニット６に供給され
ると、割り込み情報送信部２０では、予めユニット６毎
に設定されている、割り込みＩＤあるいは割り込みベク
タアドレス等の割り込み情報と該割り込み情報に付加さ
れたエラー検出コードがシフトされ、内部割り込み情報
信号Ｓ４としてシリアルに出力される。そして、内部割
り込み情報信号Ｓ４の送出が完了すると、タイマ２２お
よびステータスレジスタ２４に送信完了信号Ｓ５を送出
する。タイマ２２は、上記送信完了信号Ｓ５を受信する
と計時を開始する。またステータスレジスタ２４は、上
記送信完了信号Ｓ５によりセットされる。

【００１７】上記タイマ２２では、計時がタイムアップ
すると、タイムアウト信号Ｓ７が割り込み情報送信部２
０に送出される。割り込み情報送信部２０では、タイム
アウト信号が受信されると、内部割り込み情報信号Ｓ４
を再度送信する。この動作は、リードアクセス信号Ｓ６
が供給されるまで、すなわちＣＰＵ１から当該割り込み
信号線駆動ユニット６がアクセスされるまで繰り返し実
行される。

【００１８】上記内部割り込み情報信号Ｓ４は、出力バ
ッファ２１を介して割り込み情報Ｓ１として共有割り込
み信号線５に出力され、割り込み情報受信ユニット７に
よって受信される。割り込み情報受信ユニット７では、
割り込み情報Ｓ１内の割り込みＩＤあるいは割り込みベ
クタアドレスとエラー検出コードが検査され、受信した
割り込み情報が正しいと判断されると、ＣＰＵ１に対し
て割り込み信号Ｓ２が送出される。ＣＰＵ１は、上記割
り込み信号Ｓ２を受信すると、割り込み情報受信ユニッ
ト７内の割り込みＩＤあるいは割り込みベクタアドレス
を調べ、割り込み情報Ｓ１を発行した割り込み信号線駆
動ユニット６を特定し、そのステータスレジスタ２４の
状態を検査する。そして、ＣＰＵ１は、ステータスレジ
スタ２４がセットされていることを確認することで、当
該割り込み信号線駆動ユニット６が割り込み情報Ｓ１を
発行したことを同定し、対応する割り込み処理を実行す
る。

【００１９】Ｃ．割り込み信号線駆動ユニット６の変形
例 次に、前述した割り込み信号線駆動ユニット６の変形例
について図３を参照して説明する。該変形例による割り
込み信号線駆動ユニット６は、図３に示すように、図２
に示す構成に加えて、入力バッファ３０、未使用検出部
３１、送信リトライ制御部３２、衝突検出部３３および
衝突リトライ制御部３４を付加し、割り込み信号線駆動
ユニット６が割り込み情報を送信しようとしているとき
に、共有割り込み信号線５が使用中でないかを調べ、ま
た共有割り込み信号線５で複数の割り込み信号線駆動ユ
ニット６の同時出力（同時割り込み）による衝突を検出
可能な構成としたものである。なお、情報処理装置の構
成については図１と同一であるので説明を省略する。

【００２０】未使用検出部３１は、共有割り込み信号線
５の信号（以下、フィードバック信号）Ｓ８を入力バッ
ファ３０を介して取り込み、フィードバック信号Ｓ８の
エッジを抽出する。自身の送信動作が始まっていないと
き、上記フィードバック信号Ｓ８にエッジがある場合、
すなわち共有割り込み信号線５のデータが変化している
場合には、共有割り込み信号線５が使用中であるとして
使用検出信号Ｓ１０を出力する。一方、上記フィードバ
ック信号Ｓ８にエッジがない場合、すなわち共有割り込
み信号線５のデータが変化していない場合には、共有割
り込み信号線５が未使用であるとして使用検出信号Ｓ１
０を出力しない。なお、割り込み情報Ｓ１の送信された
か否かは、割り込み情報送信部２０が割り込み情報Ｓ１
（内部割り込み情報信号Ｓ４）を送信開始したときに、
未使用検出部３１、衝突検出部３３に送出する送信ビジ
ー信号Ｓ９により判別する。

【００２１】Ｄ．未使用検出部３１の構成例 ここで、図４は、上記未使用検出部３１の一構成例を示
す回路図である。図において、ＥＸＯＲ３１ｂは、フィ
ードバック信号Ｓ８と、該信号の反転信号との排他的論
理和をとることにより、フィードバック信号Ｓ８のエッ
ジを検出する。ＥＸＯＲ３１ｂの出力は、ＦＦ３１ｄ、
ラッチ３１ｅを介して使用検出信号Ｓ１０として出力さ
れる。周期カウンタ３１ｃは、周期信号Ｓ１１をＦＦ３
１ｄのリセット端子に供給しており、使用検出信号Ｓ１
０は、該周期信号Ｓ１１によりＦＦ３１で周期的にリセ
ットされる。また、送信ビジー信号Ｓ９がアサートされ
ると、ラッチ３１ｅがディセーブルされ、使用検出信号
Ｓ１０は出力されない。

【００２２】上記使用検出信号Ｓ１０は、送信リトライ
制御部３２および割り込み情報送信部２０に供給され
る。送信リトライ制御部３２は、使用検出信号Ｓ１０が
供給されると、内部カウンタを起動し、所定時間が経過
すると、送信リトライ信号Ｓ１２を割り込み情報送信部
２０に供給する。また、割り込み情報送信部２０は、上
記使用検出信号Ｓ１０が供給されると、割り込み情報の
送信開始を中止し、上記リトライ信号Ｓ１２が供給され
ると、割り込み情報の送信をリトライ（再送信）する。

【００２３】衝突検出部３３は、送信ビジー信号Ｓ９が
アサートされている間、すなわち割り込み情報Ｓ１が送
信されている間、フィードバック信号Ｓ８と割り込み情
報送信部２０からの内部割り込み情報信号Ｓ４（割り込
み情報Ｓ１）とを比較し、双方が一致した場合には、割
り込み情報Ｓ１が衝突していると判断し、衝突リトライ
制御部３４に衝突検出信号Ｓ１３を送出する。

【００２４】Ｅ．衝突検出部３３の構成例 ここで、図５は、上記衝突検出部３３の一構成例を示す
回路図である。図において、衝突検出部３３は、シフト
レジスタ３３ａ，３３ｂ、比較器３３ｃ、ラッチ３３ｄ
からなり、フィードバック信号Ｓ８および内部割り込み
情報信号Ｓ４の各々をシフトレジスタ３３ａ，３３ｂで
シフトし、比較器３３ｃで順次比較することにより衝突
の検出を行う。共有割り込み信号線５上で複数の割り込
み信号線駆動ユニット６，６の同時出力による衝突が生
じている場合には、シフトレジスタ３３ａ，３３ｂの内
容が不一致となり、比較器３３ｃの入力Ａ，Ｂが不一致
時にアサートされるものとすれば、比較器３３ｃがアサ
ートされる。送信ビジー信号Ｓ９がアサートされている
期間、上記比較動作が行われ、比較結果がラッチ３３ｄ
にラッチされて衝突検出信号Ｓ１３として出力される。
なお、シフトレジスタ３３ａ，３３ｂのビット数は特に
限定されるものではない。

【００２５】上記衝突検出信号Ｓ１３は、衝突リトライ
制御部３４、および上述した使用検出信号Ｓ１０と同様
に割り込み情報送信部２０に供給される。衝突リトライ
制御部３４は、衝突検出信号Ｓ１３を受信すると内部カ
ウンタを起動し、所定時間が経過すると、衝突リトライ
信号Ｓ１１４を割り込み情報送信部２０に供給する。ま
た、割り込み情報送信部２０は、上記衝突検出信号Ｓ１
３が供給されると、割り込み情報の送信開始を中止し、
上記リトライ信号Ｓ１４が供給されると、割り込み情報
の送信をリトライ（再送信）する。なお、上記衝突リト
ライ制御部３４の内部カウンタの規定値（タイムアップ
時間）は、共有割り込み信号線５上の各割り込み信号線
駆動ユニット６毎に異なる値であるものとする。これに
より、複数の割り込み信号線駆動ユニット６，６からの
割り込みによる衝突が同時に生じた場合でも、割り込み
情報送信部２０によるリトライ（再送信）が再び衝突す
ることが防止される。

【００２６】すなわち、割り込み情報送信部２０は、上
述した使用検出信号Ｓ１０または上記衝突検出信号Ｓ１
３のいずれか一方でも供給されると、割り込み情報の送
信開始を中止し、上記リトライ信号Ｓ１２またはリトラ
イ信号Ｓ１４のいずれか一方でも供給されると、割り込
み情報の送信をリトライ（再送信）するようになってい
る。

【００２７】また、上述した説明では、未使用検出部３
１および衝突検出部３３において、送信リトライ制御部
３２、衝突リトライ制御部３４に使用検出信号Ｓ１０、
衝突リトライ信号Ｓ１３が入力された場合、規定時間後
に送信リトライ信号Ｓ１２、衝突リトライ信号Ｓ１４を
出力するものとしたが、本発明の有効性はこれに限定さ
れることなく、一連の発生系列に従った乱数（疑似乱
数）等により出力タイミングを決定するようにしてもよ
い。

【００２８】実際、例えば疑似乱数等の発生法として
は、ＬＦＳＲ（Linear Feedback Shift Register）等の
技術、あるいはテーブル等による発生が可能であり、送
信リトライ制御部３２、衝突リトライ制御部３４に上記
疑似乱数等を採用した場合には、共有割り込み信号線５
が使用中であることを検出した複数の割り込み信号線駆
動ユニット６、あるいは自身の割り込み情報送信時に共
有割り込み信号線５上で衝突が発生したことを検出した
複数の割り込み信号線駆動ユニット６がリトライを行お
うとするときに、再度衝突が発生する可能性を大幅に削
減することが可能である。

【００２９】また、固定された、規定時間後にリトライ
を行う場合には、あるユニットがいつまでも待たされる
というスタベーションが発生する可能性があるが、一連
の発生系列によりリトライの都度待ち時間が変化する場
合には、スタベーションの発生をなくすことができる。
なお、上述した疑似乱数等の発生法あるいはＬＦＳＲ等
の技術は公知技術であり、ここでは詳述しない。

【００３０】また、図３においては、使用検出信号Ｓ１
０がアサートされたときに動作する送信リトライ制御部
３２と、衝突検出信号Ｓ１３がアサートされたときに動
作する衝突リトライ制御部３４とを別体としているが、
これらは、回路構成上、共通している部分があるので、
図６に示すように、共通リトライ制御部３５として１つ
に共通化することにより、より回路の簡素化を図ること
が可能である。上記共通リトライ制御部３５は、使用検
出信号Ｓ１０または衝突検出信号Ｓ１３が供給される
と、内部カウンタを起動し、所定時間が経過すると、共
通リトライ信号Ｓ１５を割り込み情報送信部２０に供給
する。

【００３１】Ｆ．割り込み情報受信ユニット７の構成例 次に、上述した割り込み情報受信ユニット７の構成例に
ついて図７を参照して説明する。図７において、入力バ
ッファ４０は、共有割り込み信号線５に接続され、割り
込み情報Ｓ１を取り込み（以下、入力割り込み情報Ｓ１
６という）、エッジデテクタ４１、エラー検出部４３お
よびシフトレジスタ４４に供給する。エッジデテクタ４
１は、入力割り込み情報Ｓ１６の変化を検出し、割り込
み情報Ｓ１が共有割り込み信号線５上に送出されたこと
を示すエッジ検出信号Ｓ１７をアサートし、ワードカウ
ンタ４２、エラー検出部４３およびシフトレジスタ４４
に供給する。

【００３２】ワードカウンタ４２は、エッジ検出信号Ｓ
１７が供給されると、入力割り込み情報Ｓ１７のワード
長のカウント動作を開始する。また、エラー検出部４３
は、エッジ検出信号Ｓ１７が供給されると、入力割り込
み情報Ｓ１７のエラー検出動作を開始する。なお、本発
明においては、使用されるエラー検出方法を限定するも
のではないが、例えばＣＲＣ（Cyclic Redundancy Chec
k Code）等が使用される。そして、シフトレジスタ４４
は、エッジ検出信号Ｓ１７が供給されると、入力割り込
み情報Ｓ１６のシフト動作を開始し、順次、割り込みＩ
Ｄレジスタ４５に供給する。割り込みＩＤレジスタ４５
には、ワードカウンタ４２が既定長のカウントを終了し
た時点で、入力割り込み情報Ｓ１７（すなわち割り込み
情報Ｓ１）内の割り込みＩＤあるいは割り込みベクタア
ドレスがセットされる。なお、以下の説明では、割り込
み信号線駆動ユニット６からは割り込みＩＤが送出され
るものとする。したがって、割り込みＩＤレジスタ４５
には、割り込みＩＤがセットされることになる。該割り
込みＩＤは、バスインターフェース４６および比較器４
８に供給される。

【００３３】マスクレジスタ４７は、バスインターフェ
ース４６を介して割り込みマスクＩＤがセットされてい
る場合には、割り込みマスクＩＤを比較器４８に供給す
る。比較器４８は、割り込みマスクＩＤ（入力Ａ）と割
り込みＩＤ（入力Ｂ）とを比較し、割り込みＩＤが割り
込み可能な条件を満足する場合には、割り込みイネーブ
ルＳ１８をデコーダ４９に供給する。通常、マスクレジ
スタ４７にセットされた割り込みマスクＩＤより大きな
ＩＤを持つ割り込みだけが許可される等の条件付けが行
われる。

【００３４】デコーダ４９は、ワードカウンタ４２が既
定数のカウントを終了し、かつエラー検出部４３でのエ
ラー検出がない場合、割り込みイネーブルＳ１８がアサ
ートされると、出力をアサートしてラッチ５０に供給す
る。ラッチ５０は、デコーダ４９の出力をラッチし、割
り込み信号Ｓ２としてＣＰＵ１に供給する。ＣＰＵ１
は、上記割り込み信号Ｓ２を受信すると、バスインター
フェース４６を介して割り込みＩＤレジスタ４５の内容
である割り込みＩＤを読み取ることによって、割り込み
を発行した割り込み信号線駆動ユニット６を特定するこ
とができる。

【００３５】上述したように、本発明の情報処理装置に
よれば、割り込みの発行元をポーリングで検索する必要
がなく、高速に割り込み処理に入ることが可能なため、
リアルタイム性に優れるという特徴を持つ。

【００３６】Ｇ．割り込み情報受信ユニット７の変形例 上述した図７においては、割り込み情報受信ユニット７
が自身の内部クロックあるいはバスに付随して分配され
るクロックを使用して動作していることを仮定している
が、システムが大規模であったり、あるいは高速なクロ
ックが使用されている場合には、割り込み信号線駆動ユ
ニット６のクロックと割り込み情報受信ユニット７のク
ロックとに位相差が生じ、共有割り込み信号線Ｓ５上で
は衝突の発生等がなく、正しく伝送された割り込み情報
Ｓ１が割り込み情報受信ユニット７で正しく受信できな
くなるという可能性がある。そこで、割り込み情報受信
ユニット７において、共有割り込み信号線Ｓ５上を伝送
される割り込み情報Ｓ１からクロック同期再生を行い、
割り込み情報Ｓ１を正確に受信できるようにした構成例
について図８および図９を参照して説明する。

【００３７】図８は、割り込み情報受信ユニット７の変
形例を示すブロック図であり、図９は、該割り込み情報
受信ユニット７による割り込み情報の再生動作（受信動
作）を説明するための概念図である。図８に示すよう
に、割り込み情報受信ユニット７には、図７に示す構成
要素に加えて、マーク検出部５２とクロック生成部５３
とが追加されている。マーク検出部５２は、シフトレジ
スタ４４の内容を監視しており、常に内部に保持された
既定のマークコードとシフトレジスタ４４の内容とを比
較し、入力割り込み情報Ｓ１６からマークコードを検出
する。言い換えると、シフトレジスタ４４の内容が既定
のマークコードと等しくなると、バイト同期が完了した
ことを示すマーク検出信号Ｓ２０を、ワードカウンタ４
２およびクロック生成部５３に送出する。なお、マーク
コード以降のデータが割り込みＩＤとなる。ワードカウ
ンタ４２は、マーク検出信号Ｓ２０が供給されると、カ
ウント動作を開始する。

【００３８】クロック生成部５３は、エッジデテクタ４
１で検出されたエッジに従い、割り込み情報フレームの
クロック同期部に同期させたクロックを生成する。クロ
ック生成部５３は、例えばＰＬＬ（Phase Locked Loo
p）を用いる。ＰＬＬ回路では、基準信号である入力割
り込み情報Ｓ１６の周波数の整数倍の周波数のクロック
を生成することが可能であり、図９では倍周波数のクロ
ックを生成している。

【００３９】上述した構成において、共有割り込み信号
線Ｓ５で割り込み情報Ｓ１が伝送されると、エッジデテ
クタ４１によって信号の変化（エッジ）が検出され、エ
ッジ検出信号Ｓ１７がアサートされる。エッジ検出信号
Ｓ１７は、シフトレジスタ４４、エラー検出部４３、マ
ーク検出部５２、クロック生成部５３に供給される。シ
フトレジスタ４４では、入力割り込み情報Ｓ１７のシフ
トが行われ、エラー検出部４３では、前述したエラー検
出、マーク検出部５２では、シフトレジスタ４４の内容
と既定のマークコード（例えば、図９に示す例では「１
０００」）との比較によるマーク検出、クロック生成部
５３では割り込み情報フレームのクロック同期部による
クロック生成が行われる。

【００４０】クロック生成部５３において、クロック同
期に必要な十分な長さのクロック同期部に対するクロッ
ク同期が成立すると、シフトレジスタ４４には正確なデ
ータが保持されることになる。そして、マーク検出部５
２において、シフトレジスタ４４の内容が既定のマーク
コード「１０００」が一致すると、マーク検出信号Ｓ２
０がアサートされ、ワードカウンタ４２がカウント動作
を開始することになる。以下、前述した図７での動作を
行う。

【００４１】なお、一般的には、各割り込み信号線駆動
ユニット６が出力する割り込み情報Ｓ１は位相が異なる
ものの、周波数はほぼ同じであるため、ＰＬＬ回路の同
期ゲインをそれほど高くする必要はない。また、クロッ
ク生成部５３において、ゲインコントロールを行う場合
には、マーク検出信号Ｓ２０によりゲインを抑え、ＰＬ
Ｌクロックを得るようにすることも可能である。

【００４２】また、図９に示す実施例では、入力割り込
み情報Ｓ１６は、ＮＲＺ（Non Return to Zero）形式で
示されているが、ＦＭあるいはマンチェスターコーディ
ング等によりコーディングされた割り込み情報を送受す
ることも可能であり、割り込み情報のフレーム長が長い
場合には、クロック同期を容易にするようなコーディン
グ法を採用することが、クロック安定に対して有効であ
る。

【００４３】

【発明の効果】以上、説明したように、この発明によれ
ば、割り込み信号線駆動手段により、外部からの割り込
み要求に応じて、少なくとも割り込み元を識別するため
の識別情報を付加した割り込み情報を共有割り込み信号
線上に送出すると、割り込み情報受信手段により受信さ
れて識別情報が取り出された後、制御手段により、割り
込み情報受信手段で取得された識別情報に対応する割り
込み処理を実行するようにしたので、単線の共有割り込
み信号線で、割り込み情報として割り込みＩＤあるいは
割り込みベクタアドレスを送受信することができるの
で、信号線等を増加させることなく多数の割り込み元に
対応することができるという利点が得られる。

【図面の簡単な説明】

【図１】 本発明の実施形態による情報処理装置の構成
を示すブロック図である。

【図２】 割り込み信号線駆動ユニット６の一構成例を
示すブロック図である。

【図３】 割り込み信号線駆動ユニット６の変形例によ
る構成を示すブロック図である。

【図４】 未使用検出部３１の一構成例を示す回路図で
ある。

【図５】 衝突検出部３３の一構成例を示す回路図であ
る。

【図６】 送信リトライ制御部３２と衝突リトライ制御
部３４とを、共通リトライ制御部３５として１つに共通
化した場合の割り込み信号線駆動ユニット６の構成を示
すブロック図である。

【図７】 割り込み情報受信ユニット７の構成を示す回
路図である。

【図８】 割り込み情報受信ユニット７の変形例を示す
ブロック図である。

【図９】 該割り込み情報受信ユニット７による割り込
み情報の再生動作（受信動作）を説明するための概念図
である。

【符号の説明】

１ ＣＰＵ（制御手段） ５ 共有割り込み情報信号線（共有割り込み信号線） ６ 割り込み信号線駆動ユニット（割り込み信号線駆動
手段） ７ 割り込み情報受信ユニット（割り込み情報受信手
段） ２０ 割り込み情報送信部（送信手段） ２２ タイマ（計時手段） ３１ 未使用検出部（検出手段） ３３ 衝突検出部（比較手段） ４５ 割り込みＩＤレジスタ（識別情報取得手段） ５３ クロック生成部（クロック信号生成手段）

Claims (6)

【特許請求の範囲】
1. 【請求項１】 単線からなり、複数の割り込み情報をシ
   リアル伝送する共有割り込み信号線と、 割り込み要求があると、少なくとも割り込み元を識別す
   るための識別情報を付加した割り込み情報を、前記共有
   割り込み信号線にシリアルデータとして送出する割り込
   み信号線駆動手段と、 前記共有割り込み信号線上に割り込み情報を検出する
   と、該割り込み情報から前記識別情報を取り出す割り込
   み情報受信手段と、 前記割り込み情報受信手段により割り込み情報が検出さ
   れると、前記割り込み情報受信手段から前記識別情報を
   取得し、該識別情報に対応する割り込み処理を実行する
   制御手段とを具備することを特徴とする情報処理装置。
2. 【請求項２】 前記割り込み信号線駆動手段は、 前記割り込み情報を前記共有割り込み信号線に送出した
   時点から計時動作を開始し、前記制御手段による割り込
   み受領確認動作により計時動作を停止する計時手段と、 前記計時手段による計時に基づき、既定時間内に前記制
   御手段による割り込み受領確認動作が行わなければ、前
   記割り込み情報を再送出する送信手段とを具備すること
   を特徴とする請求項１記載の情報処理装置。
3. 【請求項３】 前記割り込み信号線駆動手段は、 前記共有割り込み信号線が使用中であるか未使用である
   かを検出する検出手段と、 前記検出手段により前記共有割り込み信号線が未使用で
   あると検出された場合には、直ちに前記割り込み情報を
   送出する一方、前記検出手段により前記共有割り込み信
   号線が使用中であると検出された場合には、所定時間経
   過後に前記割り込み情報を送出する送信手段とを具備す
   ることを特徴とする請求項１記載の情報処理装置。
4. 【請求項４】 前記割り込み信号線駆動手段は、 前記共有割り込み信号線上の割り込み情報と前記共有割
   り込み信号線に送出した割り込み情報とを比較する比較
   手段と、 前記比較手段により双方が不一致であると判断された場
   合には、所定時間経過後に前記割り込み情報を再送出す
   る送信手段とを具備することを特徴とする請求項１記載
   の情報処理装置。
5. 【請求項５】 前記割り込み情報受信手段は、共通バス
   上のクロック信号に基づいて割り込み情報から前記識別
   情報を取り出す識別情報取得手段を具備することを特徴
   とする請求項１ないし４のいずれかに記載の情報処理装
   置。
6. 【請求項６】 前記割り込み情報受信手段は、 前記共有割り込み信号線上の割り込み情報に同期するク
   ロック信号を生成するクロック信号生成手段と、 前記クロック信号生成手段によって生成されたクロック
   信号に基づいて割り込み情報から前記識別情報を取り出
   す識別情報取得手段とを具備することを特徴とする請求
   項１ないし４のいずれかに記載の情報処理装置。