JPH11306096A

JPH11306096A - シリアル通信装置および方法並びにシリアル通信制御プログラムを記録した記録媒体

Info

Publication number: JPH11306096A
Application number: JP10112483A
Authority: JP
Inventors: Yukihide Ushio; 行秀牛尾
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1998-04-22
Filing date: 1998-04-22
Publication date: 1999-11-05

Abstract

(57)【要約】【課題】シリアル通信での情報化けの根源である転送
クロックの位相ずれを検出できるようして、ノイズ等に
よるシリアル通信の誤転送に起因するシリアル通信装置
の誤動作を防止する。【解決手段】主局が有する転送クロックタイミングカ
ウンタでカウントしたカウント値をもとに、従局が有す
る転送クロックタイミングカウンタでのカウント値を推
測し（２５、２６、２７）、その推定値と従局からフィ
ードバックした実際の転送クロック位相タイミングを示
す状態信号とを位相比較することで（３３、３４、３
６）、転送データの転送状態の検知を行う。これによ
り、シリアル通信での情報化けの根源である転送クロッ
クの位相ずれを容易にかつ正確に検出できる。主局上で
の転送クロック位相と各従局個々の転送クロック位相に
ずれが生じた場合、転送情報位相エラーとして動作する
（３７）。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、装置の中央処理ユ
ニットとその他の電気ユニット間の入出力情報の情報交
換を実行するための、一つの主局を中心に複数の従局を
有するループ式伝送路で構成された装置内のシリアル通
信装置、およびシリアル通信方法、並びにシリアル通信
制御プログラムを記録した記録媒体に関する。

【０００２】

【従来の技術】従来、装置内のシリアル通信装置は、装
置の中央処理ユニットが有する主局と称されるシリアル
通信のメイン装置を起点として、その他の電気ユニット
が有する従局と称されるシリアル通信のサブ装置へと接
続され、複数の従局を経由して、再び主局へと接続され
るリング状のループ式伝送路で構成されている。この主
局と複数の従局間の情報交換を行うため、基本的には、
シフトレジスタ回路で構成される従局に対して主局はシ
リアル転送データをシリアル転送クロックに同期させ順
次転送し、従局は転送されてくるシリアル転送データを
シリアル転送クロックで順次シフト動作を実行するよう
に構成されている。

【０００３】更に、従局は、予め設定された自己への転
送データがシフトインされた時に、シリアルデータをラ
ッチ保持して、従局の有する並列出力にシリパラ変換
（シリアル−パラレル変換）出力する。一方、従局から
の主局への並列入力データは、予め設定されたタイミン
グで従局でラッチ保持し、シリアル転送データの転送動
作が始まる前、あるいは、主局からの転送データをラッ
チ保持した後に従局が有するシフトレジスタ回路にロー
ドして、シリアル転送クロックに同期させ、主局に返送
することで主局と複数の従局間の情報交換が実行される
ように構成されている。

【０００４】このシリアル転送クロックに同期させてシ
リアル転送データを転送する従来のシフト転送方式で
は、装置内で発生するノイズや装置外から侵入するノイ
ズ等がシリアル転送クロックの伝送路に飛び込み、あた
かもシリアル転送クロックが入力されたが如き状態にな
る。その結果、シリアル転送データ内容がシフトずれを
起こし、所謂、データ化け状態が生じて、シリアル通信
エラーとして再度シリアル通信を実行したり、場合によ
っては、装置の誤動作を誘発させる場合があった。

【０００５】そこで、シリアル通信伝送路をノイズに対
して強化する対応も実施されているが、それとは別に、
このシリアル転送データの内容が化けたか、否かを判断
することで少なくとも装置の誤動作を防止するように構
成されている。具体的には、以下に説明するように誤転
送によるシリアル通信エラーを検知し、確実に主局と複
数の従局間の情報交換が実施されるように構成されてい
る。

【０００６】その代表的例として、シリアル転送データ
の二度読みの検査方式とシリアル転送データにパリティ
ビットを付加する検査方式とがある。

【０００７】前者のシリアル転送データの二度読みの検
査方式では、１回のシリアル通信動作、あるいは、連続
２回のシリアル通信動作でラッチ保持したデータ内容を
比較チェックして二度読みしたそれらデータ内容が互い
に一致するか、否かを判断するもので、一致した場合は
シリアル通信による情報伝達が成功したと判断し、その
後の情報処理を実行し、一方、不一致の場合はシリアル
通信による情報伝達が失敗したと判断して通信エラー処
理を実行する。

【０００８】後者のシリアル転送データにパリティビッ
トを付加する検査方式では、各従局単位に転送されるデ
ータや各従局から送出されるデータ（詳しくは、単一の
文字に相当する各データビットのグループ）に誤り検査
に使用するために追加されるパリティビットと呼ばれる
データビットを付加して転送するものであって、パリテ
ィビットの設定値は使用されるパリティのタイプによっ
て決まり、そのタイプは奇数パリティと偶数パリティの
２種類がある。

【０００９】偶数パリティの場合は、パリティビットは
１の合計数（データビット＋パリティビット）が偶数に
なるようにセットされる。奇数パリティの場合は、パリ
ティビットは１の合計数が奇数になるようにセットされ
る。両タイプの考え方は同様なので、奇数パリティの場
合について説明すると、奇数パリティの場合では、送受
信するデータ内容にパリティビットと呼ばれる情報を１
ビットないし、２ビット付加し、受信、または、送信す
る毎に転送データ内に付加したものを１単位のデータと
する。具体的には、１単位毎の転送データ内容の総和を
演算して偶数の場合、パリティビットをセットし、デー
タの総和を奇数に設定する。また、データの総和を演算
して奇数の場合、パリティビットをリセットし、データ
の総和を同様に奇数にする。

【００１０】受信側装置は、受信される各グループのデ
ータおよびパリティビット中の１の数を数える。１の数
が偶数であるべきときに奇数であったり、あるいはその
逆の場合は、受信側装置はいずれか１ビットが誤って伝
送され、したがって誤りが発生したものと推定できる。
つまり、奇数パリティの場合は、送受信される１単位毎
のデータ内容の総和が奇数であれば、シリアル通信によ
る情報伝達が成功したと判断し、その後の情報処理を実
行する。一方、データ内容の総和が偶数であれば、シリ
アル通信による情報伝達が失敗したと判断して通信エラ
ー処理を実行する。

【００１１】

【発明が解決しようとする課題】しかしながら、上記の
二度読みの検査方式やパリティビット付加の検査方式の
ような従来技術は、転送されたデータ内容を基にノイズ
等によるシリアル転送データ内容の情報化けを判定する
手段としては、実質的にも、また確率論的にもシリアル
通信による情報交換の信頼性を向上させるものとして有
効なものではあるが、転送されるデータ内容を読取るた
めのシリアル転送クロックのノイズ等による異常を検出
判断する手段が無かったため、以下のような解決すべき
課題がある。

【００１２】そもそも転送データの情報化けの根源は、
転送クロックにノイズが飛び込み、本来の転送すべきデ
ータ内容の位相がずれてしまうことにある。この転送デ
ータの内容ずれを判断するために転送データを検査する
手段が上記の従来例である。しかし、そのノイズ発生状
況はランダムであって、確率は著しく低くても偶然的に
起こってしまうことで装置の誤動作が起こり得る。

【００１３】つまり、上記のような２度読みによる検査
方法は、１度目での転送クロックにノイズが乗り、転送
データ内容の情報化けが発生しても、２度目の転送デー
タの内容との比較で判定できるものの、仮に、２度目で
の転送データ内容にも１度目と同じ位相で、転送クロッ
クにノイズが乗り転送データ内容が１度目と同様な情報
化けが発生した場合は、正常情報内容として誤読取りし
てしまうという解決すべき課題がある。

【００１４】一方、パリティビット付加による検査方法
においても上記と同様に、転送クロックにノイズが乗っ
ても読取りデータ内容の総和が設定した奇数、あるい
は、偶数に反していれば良いのであるが、仮に、複数の
ノイズが転送クロックに乗った場合、ノズルの乗り方次
第では、読取りデータ内容の総和が設定した奇数、ある
いは、偶数に一致することが極く低い確率で起こり得る
ため、情報化けした転送データ内容を正常情報内容とし
て誤読取りしてしまうという解決すべき課題がある。

【００１５】また、これら検査を遂行する検出回路のコ
ストは、２度読みによる検査の場合はラッチ回路の追加
程度であるため、比較的低コストで実現できるが、パリ
ティビット付加による検査の場合は比較的に大規模化す
るので高価になるという課題もある。

【００１６】本発明は、上述の点に鑑みてなされたもの
で、その第１の目的は、ノイズ等によるシリアル通信の
誤転送に起因するシリアル通信装置の誤動作を防止する
ため、従来例で述べたシリアル転送データの情報化けを
検出する公知技術の他に、情報化けの根源である転送ク
ロックの位相ずれを検出する手段または手順を新たに付
加することで、シリアル通信の転送動作をより正確にし
て、シリアル通信の信頼性を向上させることにある。

【００１７】さらに、本発明の第２の目的は、上記シリ
アル通信の信頼性の向上と共に、シリアル転送クロック
の位相ずれを検出する手段で用いられるクロック監視回
路を従局の信号処理タイミングのためのタイミング出し
にも利用することで、従局の回路構成をより簡素化し、
且つ、小規模化して、低コスト化を図ることにある。

【００１８】

【課題を解決するための手段】上記目的を達成するた
め、請求項１の発明は、一つの主局を中心に複数の従局
を有するループ式伝送路で構成された装置内のシリアル
通信装置において、前記主局から発するシリアル転送情
報に同期して発するシリアル転送クロックをカウント源
とする転送クロックタイミングカウンタ手段を、前記主
局と複数の前記従局とが各々有し、前記主局は、前記転
送クロックタイミングカウンタ手段のカウントの実行、
およびカウントの中断を制御指示するカウント状態指示
信号を発生するカウント状態指示制御手段を有し、前記
カウント状態指示信号は、少なくとも１回以上、前記主
局から発するシリアル転送情報の出力タイミングに同期
を取り、前記転送クロックタイミングカウンタ手段のカ
ウント状態を制御する信号であり、前記従局は、前記転
送クロックタイミングカウンタ手段のカウント値に基づ
いて、一連のシリアル通信の従局信号処理を実行する従
局通信処理制御手段を有することを特徴とする。

【００１９】ここで、前記従局通信処理制御手段は、前
記転送クロックタイミングカウンタ手段が示すカウント
値に対して、デコード手段で予め設定された所定のカウ
ント値に達したことを検出するカウント値検出手段を有
し、かつ前記カウント値検出手段で検出されたタイミン
グのうち、特定タイミングでシリアル通信の従局信号処
理を実行すると同時に、前記カウント値検出手段で検出
された全てのタイミングをタイミング信号として前記主
局に返送するタイミング認知出力手段を有し、前記主局
は、全従局から発する前記タイミング認知出力手段から
の出力信号と主局が有する前記転送クロックタイミング
カウンタ手段のカウント値のタイミングを比較してその
位相ずれを検出する位相検出手段を有し、かつ前記位相
検出手段での検出の結果、前記タイミング認知出力手段
からの出力信号タイミングに位相ずれが生じたと検出し
た場合には通信情報転送エラーと判断して所定の転送エ
ラー処理を実行する転送情報位相エラー処理手段を有す
るとすることができる。

【００２０】また、前記従局通信処理制御手段は、前記
転送クロックタイミングカウンタ手段が示すカウント値
に対して、予めデコード手段で設定されたカウント値に
達したことを検出するカウント値検出手段を有し、かつ
前記カウント値検出手段で検出された特定タイミング
で、シリアル通信の従局信号処理を実行し、更に、前記
転送クロックタイミングカウンタ手段でのカウント値が
変化する全てのタイミングをタイミング信号として前記
主局に返送するタイミング変化出力手段を有し、前記主
局は、全従局から発する前記タイミング変化出力手段か
らの出力信号と主局が有する前記転送クロックタイミン
グカウンタ手段のカウント値が変化するタイミングとを
比較してその位相ずれを検出する位相検出手段を有し、
かつ前記位相検出手段での検出の結果、前記タイミング
変化出力手段の出力信号のタイミングに位相ずれが生じ
たと検出した場合には、通信情報転送エラーと判断して
所定の転送エラー処理を実行する転送情報位相エラー処
理手段を有するとすることができる。

【００２１】さらに、前記主局が有する前記位相検出手
段にフィードバックされる、全従局の前記転送クロック
タイミングカウンタ手段のカウント値を基に合成される
複数の前記タイミング信号の伝送路形態をワイヤードＯ
Ｒ回路で構成することで、前記位相検出手段は、複数の
該タイミング信号を一つの信号として判断処理できる構
成であって、前記位相検出手段は、前記複数のタイミン
グ信号を前記ワイヤードＯＲ回路で一つの信号として伝
送される状態において前記位相ずれを検出するとするこ
とができる。

【００２２】上記目的を達成するため、請求項５の発明
は、一つの主局を中心に複数の従局を有するループ式伝
送路で構成された装置内のシリアル通信装置において、
前記主局から発するシリアル転送情報に同期して発する
シリアル転送クロックをカウント源とする転送クロック
タイミングカウンタ手段を前記主局と複数の前記従局と
が各々有し、前記従局の有する前記転送クロックタイミ
ングカウンタ手段は、入力される全転送クロックのカウ
ントを実行し、該転送クロックタイミングカウンタ手段
のカウント値の変化に基づいて前記主局に返送するタイ
ミング信号を予め設定されたクロック数周期で発する位
相検知出力信号手段を有し、前記主局は、全従局の前記
位相検知出力信号手段から送られた前記タイミング信号
と主局が有する前記転送クロックタイミングカウンタ手
段のカウント値のタイミングを比較してその位相ずれを
検出する位相検出手段を有し、かつ前記位相検出手段で
の検出の結果、従局からの位相信号に位相ずれが生じた
と検出した場合には、通信情報転送エラーと判断して所
定の転送エラー処理を実行する転送情報位相エラー処理
手段を有することを特徴とする。

【００２３】ここで、前記主局が有する前記位相検出手
段にフィードバックされる、全従局の前記転送クロック
タイミングカウンタ手段のカウント値を基に合成される
複数の前記タイミング信号の伝送路形態をワイヤードＯ
Ｒ回路で構成することで、前記位相検出手段は複数のタ
イミング信号を一つの信号として判断処理できる構成で
あって、前記位相検出手段は、前記複数のタイミング信
号を前記ワイヤードＯＲ回路で一つの信号として伝送さ
れる状態において前記位相ずれを検出するとすることが
できる。

【００２４】また、前記従局は、自己が有する上記転送
クロックタイミングカウンタ手段が示すカウント値に対
し、デコード手段に予め設定された所定のカウント値に
達したことを検出するカウント値検出手段を有し、かつ
前記カウント値検出手段で検出された特定のタイミング
でシリアル通信の従局信号処理を実行する従局通信処理
制御手段を有するとすることができる。

【００２５】上記目的を達成するため、請求項８の発明
は、一つの主局を中心に複数の従局を有するループ式伝
送路で構成された装置内のシリアル通信方法において、
前記主局から発するシリアル転送情報に同期して発する
シリアル転送クロックをカウント源としてカウント動作
をする転送クロックタイミングカウントステップを、前
記主局と複数の前記従局とが各々有し、前記主局は、前
記転送クロックタイミングカウントステップでのカウン
トの実行、およびカウントの中断を制御指示するカウン
ト状態指示信号を発生するカウント状態指示制御ステッ
プを有し、前記カウント状態指示信号は、少なくとも１
回以上、前記主局から発するシリアル転送情報の出力タ
イミングに同期を取り、前記転送クロックタイミングカ
ウントステップでのカウント状態を制御する信号であ
り、前記従局は、自局の前記転送クロックタイミングカ
ウントステップで得られるカウント値に基づいて、一連
のシリアル通信の従局信号処理を実行する従局通信処理
制御ステップを有することを特徴とする。

【００２６】ここで、前記従局通信処理制御ステップ
は、前記転送クロックタイミングカウントステップで得
たカウント値に対して、デコードステップで予め設定さ
れた所定のカウント値に達したことを検出するカウント
値検出ステップを包含し、かつ前記カウント値検出ステ
ップで検出されたタイミングのうち、特定タイミングで
シリアル通信の従局信号処理を実行すると同時に、前記
カウント値検出ステップで検出された全てのタイミング
をタイミング信号として前記主局に返送するタイミング
認知出力ステップを包含し、前記主局は、全従局から発
する前記タイミング信号と主局が有する前記転送クロッ
クタイミングカウントステップで得られたカウント値の
タイミングを比較してその位相ずれを検出する位相検出
ステップを有し、かつ前記位相検出ステップでの検出の
結果、前記タイミング信号のタイミングに位相ずれが生
じたと検出した場合には通信情報転送エラーと判断して
所定の転送エラー処理を実行する転送情報位相エラー処
理ステップを有するとすることができる。

【００２７】また、前記従局通信処理制御ステップは、
前記転送クロックタイミングカウントステップで得られ
たカウント値に対して、予めデコードステップで設定さ
れたカウント値に達したことを検出するカウント値検出
ステップを包含し、かつ前記カウント値検出ステップで
検出された特定タイミングで、シリアル通信の従局信号
処理を実行し、更に、前記転送クロックタイミングカウ
ンタ手段でのカウント値が変化する全てのタイミングを
タイミング信号として前記主局に返送するタイミング変
化出力ステップを包含し、前記主局は、全従局から発す
る前記タイミング変化出力ステップで出された出力信号
と主局が有する前記転送クロックタイミングカウントス
テップで得られたカウント値が変化するタイミングを比
較してその位相ずれを検出する位相検出ステップを有
し、かつ前記位相検出ステップでの検出の結果、前記タ
イミング変化出力ステップで出された前記出力信号のタ
イミングに位相ずれが生じたと検出した場合には、通信
情報転送エラーと判断して所定の転送エラー処理を実行
する転送情報位相エラー処理ステップを有するとするこ
とができる。

【００２８】さらに、前記主局が有する前記位相検出ス
テップにフィードバックされる、全従局の前記転送クロ
ックタイミングカウントステップでのカウント値を基に
合成される複数の前記タイミング信号の伝送路形態をワ
イヤードＯＲ回路で構成することで、前記位相検出ステ
ップは複数の該タイミング信号を一つの信号として判断
処理できるようにされ、前記位相検出ステップは、前記
複数のタイミング信号を前記ワイヤードＯＲ回路で一つ
の信号として伝送される状態において前記位相ずれを検
出するとすることができる。

【００２９】上記目的を達成するため、請求項１２の発
明は、一つの主局を中心に複数の従局を有するループ式
伝送路で構成された装置内のシリアル通信方法におい
て、前記主局から発するシリアル転送情報に同期して発
するシリアル転送クロックをカウント源としてカウント
動作をする転送クロックタイミングカウントステップを
前記主局と複数の前記従局とが各々有し、前記従局の有
する前記転送クロックタイミングカウントステップは、
入力される全転送クロックのカウントを実行し、該転送
クロックタイミングカウントステップで得られるカウン
ト値の変化に基づいて前記主局に返送するタイミング信
号を予め設定されたクロック数周期で発する位相検知出
力信号ステップを有し、前記主局は、全従局の前記位相
検知出力信号ステップで送られた前記タイミング信号と
主局が有する前記転送クロックタイミングカウントステ
ップで得られたカウント値のタイミングを比較してその
位相ずれを検出する位相検出ステップを有し、かつ前記
位相検出ステップでの検出の結果、従局からの位相信号
に位相ずれが生じたと検出した場合には、通信情報転送
エラーと判断して所定の転送エラー処理を実行する転送
情報位相エラー処理ステップを有することを特徴とす
る。

【００３０】ここで、前記主局が有する前記位相検出ス
テップにフィードバックされる、全従局の前記転送クロ
ックタイミングカウントステップでのカウント値を基に
合成される複数の前記タイミング信号の伝送路形態をワ
イヤードＯＲ回路で構成することで、前記位相検出手段
は複数のタイミング信号を一つの信号として判断処理で
きるようにしてあって、前記位相検出ステップは、前記
複数のタイミング信号を前記ワイヤードＯＲ回路で一つ
の信号として伝送される状態において前記位相ずれを検
出するとすることができる。

【００３１】また、前記従局は、自己が有する上記転送
クロックタイミングカウントステップで得られるカウン
ト値に対し、デコードステップに予め設定された所定の
カウント値に達したことを検出するカウント値検出ステ
ップを有し、かつ前記カウント値検出ステップで検出さ
れた特定のタイミングでシリアル通信の従局信号処理を
実行する従局通信処理制御ステップを有するとすること
ができる。

【００３２】上記目的を達成するため、請求項１５の発
明は、一つの主局を中心に複数の従局を有するループ式
伝送路で構成された装置内のシリアル通信をコンピュー
タによって行うための制御プログラムを記録した記録媒
体であって、該制御プログラムはコンピュータに、前記
主局から発するシリアル転送情報に同期してシリアル転
送クロックを該主局から発生させ、カウントの実行、お
よびカウントの中断を制御指示するカウント状態指示信
号を前記主局から発生させ、記主局と複数の前記従局と
が各々において、前記主局から発する前記シリアル転送
クロックをカウント源として、前記カウント状態指示信
号に応じて、少なくとも１回以上、前記主局から発する
シリアル転送情報の出力タイミングに同期をとってカウ
ント値をカウントアップさせ、前記従局において、自局
の前記カウント値に基づいて、一連のシリアル通信の従
局信号処理を実行させることを特徴とする。

【００３３】ここで、前記制御プログラムはコンピュー
タに、前記従局において、前記カウント値に対して、予
め設定された所定のカウント値に達したことを検出さ
せ、かつ検出されたタイミングのうち、特定タイミング
でシリアル通信の従局信号処理を実行させると同時に、
検出された全てのタイミングをタイミング信号として前
記主局に返送させ、前記主局において、全従局から発す
る前記タイミング信号と主局の前記カウント値のタイミ
ングを比較させてその位相ずれを検出させ、かつ検出の
結果、前記タイミング信号のタイミングに位相ずれが生
じたと検出した場合には通信情報転送エラーと判断して
所定の転送エラー処理を実行させるとすることができ
る。

【００３４】また、前記制御プログラムはコンピュータ
に、前記従局において、前記カウント値に対して予め設
定されたカウント値に達したことを検出させ、かつ検出
された特定タイミングで、シリアル通信の従局信号処理
を実行させ、更に、前記カウント値が変化する全てのタ
イミングをタイミング信号として前記主局に返送させ、
前記主局において、全従局から発する前記タイミング信
号と主局の前記カウント値が変化するタイミングを比較
してその位相ずれを検出させ、かつ検出の結果、前記タ
イミング信号のタイミングに位相ずれが生じたと検出し
た場合には、通信情報転送エラーと判断して所定の転送
エラー処理を実行させるとすることができる。

【００３５】上記目的を達成するため、請求項１８の発
明は、一つの主局を中心に複数の従局を有するループ式
伝送路で構成された装置内のシリアル通信をコンピュー
タによって行うための制御プログラムを記録した記録媒
体であって、該制御プログラムはコンピュータに、前記
主局から発するシリアル転送情報に同期してシリアル転
送クロックを該主局から発生させ、前記主局と複数の前
記従局とが各々において、前記主局から発する前記シリ
アル転送クロックをカウント源として全転送クロックの
カウントを実行させ、前記従局において、自局の前記カ
ウントの実行で得られるカウント値に基づいて一連のシ
リアル通信の従局信号処理を実行させ、かつ該カウント
値の変化に基づいて、前記主局に返送するタイミング信
号を予め設定された所定のクロック数周期で発生させ、
前記主局において、全従局から発する前記タイミング信
号と主局の前記カウントの実行で得られるカウント値の
タイミングを比較させてその位相ずれを検出させ、かつ
検出の結果、前記タイミング信号のタイミングに位相ず
れが生じたと検出した場合には通信情報転送エラーと判
断して所定の転送エラー処理を実行させることを特徴と
する。

【００３６】ここで、前記制御プログラムはコンピュー
タに、前記従局において、前記カウント値に対して予め
設定されたカウント値に達したことを検出させ、かつ検
出された特定タイミングで、シリアル通信の従局信号処
理を実行させるとすることができる。

【００３７】上記構成により、本発明の一形態では、主
局から供給されるカウント状態指示信号による特定のタ
イミング時に、主局および各従局毎に、転送クロックを
それぞれカウントする。例えばその状態指示信号によ
り、主局が転送クロックを８発出力したら主局および従
局のカウンタをカウントアップさせ、そのカウント値を
インクリメントさせる。あるいはシリアル転送クロック
１発でそのカウント値をインクリメント、転送クロック
１８発でそのカウント値をインクリメントする、という
のように予め設定されたタイミングで転送クロックをカ
ウントする。従局は、主局から供給される転送クロック
を基に自局のカウンタでカウントしたカウント値と、デ
コード回路に予め設定された設定数（カウント数）とに
応じ、従局内でのシリアル通信の信号処理を実行する。
また、従局は、上記カウント値とは無関係（但し、カウ
ント値が重複する場合もある）の予め設定されたタイミ
ングを上記デコード回路から抽出して、通信の信号処理
を実行する。さらに、従局は、自局のカウンタのカウン
ト値が変化した時点をタイミング信号（タイミング返送
出力）により主局に伝送する。

【００３８】主局は全従局から伝送される上記タイミン
グ信号のタイミングと主局のカウンタのカウント値から
わかるタイミングとを比較して、そのタイミングがずれ
ている場合には、シリアル通信情報の転送エラーが生じ
たと判断して、シリアル通信の通信エラー処理を実行す
る。さらに、主局は全従局から伝送される上記返信信号
をワイヤードＯＲ構成にして、一つの信号状態を監視す
る。

【００３９】以上の一連の動作により、本発明の一形態
によれば、主局での転送クロック位相と各従局での転送
クロック位相とにずれが生じた場合には、転送情報位相
エラーとして、シリアル転送クロックの位相ずれを容易
に検出することができる。また、主局は、シリアル転送
クロックの位相ずれが発生していないと判断する時は、
シリアル転送データの転送タイミングを上記カウント値
により検出できるため、その転送タイミングをシリアル
転送データの処理動作を始めとするシリアル通信での信
号処理の制御に利用できる。その結果、回路構成が簡素
化されて、比較的低コストでシリアル通信の転送動作を
より正確に実現できる。

【００４０】また、本発明の他の形態では、主局は、主
局から発する通信開始時のリセット信号により主局およ
び各従局のカウンタのカウンタ値をゼロリセットする。
主局および各従局は、その後に入力される全転送クロッ
クを基にしたカウント動作を実行し、次の通信開始時の
リセット信号が入力されるまでカウント実行する。各従
局は、そのカウント値に対して、予め設定されたカウン
ト数に達する毎に主局へタイミング信号（タイミング返
送出力）を返送する。主局は、自己のカウンタのカウン
ト値と各従局からのタイミング信号のタイミングを比較
することで、転送クロックの位相ずれを検出し、位相ず
れを検出した場合には通信情報転送エラー処理を実行す
る。さらに、主局は、全従局から伝送される返信信号を
ワイヤードＯＲ構成にして、一つの信号状態を監視す
る。

【００４１】以上の一連の動作により、本発明の他の形
態によれば、主局の転送クロック位相と各従局での転送
クロック位相にずれが生じた場合は、速やかに転送情報
位相エラーとして判断できるため、主局はシリアル転送
クロックの位相ずれを容易に検出できる。一方、従局
は、主局から供給される転送クロックを基に、デコード
回路により予め設定されたカウント値に応じ、従局内で
のシリアル通信の信号処理を実行する。そのため、転送
クロックの位相ずれが発生していない場合には、シリア
ル転送データの転送タイミングを上記カウント値から検
出できるので、そのシリアル転送データの転送タイミン
グをシリアル転送データの処理動作を始めとするシリア
ル通信の信号処理制御に利用できる。その結果、回路構
成が簡潔化され、比較的低コストでシリアル通信の転送
動作をより正確に実現できる。

【００４２】

【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を詳細に説明する。

【００４３】（第１の実施の形態）図１は、本発明の第
１の実施の形態における従局の回路構成を示す。ここ
で、１は入力ラッチ回路、２はシリアル転送を遂行する
シフトレジスタ回路である。３はそのシフトレジスタ回
路２により読み取ったシリアル転送データの１回目のデ
ータを保持する二度読みラッチ回路であって、シフトレ
ジスタ回路２が読み取った１回目と２回目のシリアル転
送データを比較し、両データの内容が一致した場合は、
そのデータ内容を出力ラッチ回路４に書き込む。この書
き込まれたデータは並列出力として出力ラッチ回路４か
ら出力される。その１回目のシリアル転送データと２回
目のシリアル転送データとを比較する比較回路は、排他
的論理和回路（以降、ＥＸＯＲ回路と称する）で構成さ
れているが、二度読みラッチ回路３内に含まれているの
で、特に図示していない。

【００４４】５はカウンタ回路であり、６はこのカウン
タ回路５のカウント出力から所定のタイミングパルスを
出力するデコード回路である。７はこのデコード回路６
から出力されたタイミングパルスを全てタイミング返送
出力として出力するための論理和回路（以降、ＯＲ回路
と称する）である。なお、本実施の形態においては、説
明を容易にするため、従局の構成は、４ビット構成で図
示してあるが、勿論８ビット構成等でも良く、特に限定
されないものである。

【００４５】カウンタ回路５は、主局から供給される転
送クロックを計数するもので、主局からの状態指示信号
によりそのカウントの実行を開始し、主局からのリセッ
ト信号によりそのカウントを中断する。

【００４６】デコード回路６は、このカウンタ回路５の
カウント値出力を基に、従局のシリアル通信処理を制御
するタイミングパルスを、入力ラッチ回路１、シフトレ
ジスタ回路２、二度読みラッチ回路３、出力ラッチ回路
４に対して、予め設定されたタイミングでそれぞれ出力
する一方、上記カウント値出力を基に主局に特定のタイ
ミングを出力するためのデコード値をそれぞれ検出し、
検出したデコード値をタイミング返送出力としてＯＲ回
路７を通じてそれぞれのタイミングで出力する。

【００４７】図２は、本発明の第１の実施の形態におけ
るシリアル通信装置のシステム構成を示す。ここで、１
０は主局であり、１１，１２，１３，１４，１５はそれ
ぞれ従局である。本実施の形態では、主局をＣＰＵ（中
央演算処理ユニット）で構成している。

【００４８】主局１０に入力される各従局から発せられ
る上記タイミング返送出力（図２中ではＴＩＭＩＮＧと
表現する）は、各従局内でトランジスタによりワイヤー
ドＯＲさせるので、従局の数に関係無く、主局１０へ入
力されるそのタイミング返送信号は、単一の信号として
構成される。つまり、タイミング返送信号を入力するた
めの主局の入力端子数は複数備える必要が無いので、主
局を構成するＣＰＵのポート数を節約できる。なお、従
局のカウンタ回路５を制御する状態指示信号を図２中で
はＳ＆Ｐと表現している。

【００４９】全従局からのタイミング返送出力をすべて
１つの信号源で検出するこのワイヤードＯＲ構成によ
り、通常の正常時では各従局からの出力タイミングが同
じであるので、通常の正常時では主局に入力するタイミ
ング返送出力は所定のタイミングでオンとなり、それ以
外はオフとなる。

【００５０】しかし、もしノイズ等の発生が原因で従局
のカウンタ回路５のカウント値の位相がずれると、本
来、オフ（ＯＦＦ）であるべきタイミングでワイヤード
ＯＲ７の出力がオン（ＯＮ）になってしまう。つまり、
全従局１１〜１５からのタイミング返送出力の出力タイ
ミングのうち、いずれか一つの従局の出力の位相がずれ
ると、そのずれた位相でワイヤードＯＲ７の出力がオン
となり、その結果がそのまま主局１０に伝達されること
となる。

【００５１】従って、主局１０は全従局からのワイヤー
ドＯＲ出力であるタイミング返送出力に対して、所定タ
イミングでのオンチェックと、それ以外のタイミングで
のオフチェックの両方を検出することで、このタイミン
グ返送出力に位相ずれが生じたか、否かを判断すること
ができる。

【００５２】図３は、主局から各種制御信号を入力する
従局の各信号のタイミングを示す。本実施の形態では、
説明や図示を容易にするために、従局数を３個として説
明するが、従局数に対しての制約はなく、特に限定され
ない。なお、主局の動作については、図４を参照して後
述するので、ここでは、従局の動作について説明する。

【００５３】次に、図３のタイミングチャートを参照し
て、図１および図２に示す従局の動作について説明す
る。

【００５４】従局は、１回のシリアル通信を実行する毎
にその通信前に主局から送られてくるリセット信号（／
リセット）によって、従局内のシフトレジスタ回路２の
シフトデータの内容と、カウンタ回路５のカウント値と
をそれぞれリセットする。これにより、デコード回路６
の出力状態も初期化される。

【００５５】次に、カウンタ回路５のカウント値（カウ
ンタcode）が００Ｈ（Ｈは１６進数を表す）の時、入力
ラッチ回路１に並列入力データがラッチされ、状態指示
信号（／カウンタENBL）のオンの下に転送クロック（CL
OCK ）がオンされる。

【００５６】シフトレジスタ回路２は、転送クロックの
立ち下がりエッジでシフト動作を実行する。その後、状
態指示信号のオフの下で転送クロックが次々と入力さ
れ、転送データのシフト実行がなされる。本実施の形態
においては、転送クロックが５発目に状態指示信号をオ
ンし、カウンタ回路５のカウント値を０２Ｈにカウント
アップさせて、且つ、タイミング返送出力信号を主局に
返送させている。なお、このカウンタ回路５のカウント
実行、中断のタイミング、およびタイミング返送出力信
号の主局への返送のタイミングについては、予め設定し
たタイミングで実行するようになっているが、この予め
設定したタイミング自体は、特に限定されたものでは無
く、シリアル転送するデータビットの長さに応じて振り
分けて良いことは言うまでも無い。

【００５７】上記のように、転送クロックによるシフト
レジスタ回路２のシフト動作では、同一の転送クロック
で全従局数の転送分の転送データをシフトさせながら、
状態指示信号を所定のタイミングでオンさせることで、
転送クロックの所定数（本例では、５個）の入力毎にカ
ウンタ回路５のカウント値を転移させていく。また、カ
ウンタ回路５のカウント値に応じて、デコード回路６か
ら主局にタイミング返送出力の信号を送信する。

【００５８】次に、１度、従局への転送データのシフト
が終了すると（図３中においてカウント値０６Ｈで表す
タイミングの時）、デコード回路６により、シフトレジ
スタ回路２にシフトインしたデータを二度読みラッチ回
路３にラッチ保持させ、且つ、今転送し終えた入力ラッ
チ回路１でのデータ値（ラッチ動作を実行していないた
め、同じ内容のデータ値である。）を再びシフトレジス
タ回路２にロードする。

【００５９】次に、１回目と同様に転送クロックでシフ
ト動作を実行しながら、状態指示信号を基にカウント動
作の実行やタイミング返送信号の出力を実行させて、２
回目のシフト動作を終了させる。これにより、転送デー
タは、主局と従局間で二度同じデータ内容で情報交換さ
れることになる。

【００６０】次に、主局、従局共に二度読みしたデータ
を比較して、そのデータ内容の真偽を判定する。この比
較判定は、主局側は、後述する返送データ入力処理プロ
グラムで、従局側は、二度読みラッチ回路３内のＥＸＯ
Ｒ回路（図示しない）で各々処理される。この処理手段
は特に限定されないが、従局回路における一例を述べる
ことにする。

【００６１】従局内では、二度読みラッチ回路３にラッ
チ保持されたデータ内容と、シフトレジスタ回路２にシ
フトされた二度目のデータ内容とを上記ＥＸＯＲ回路で
各ビット単位に比較し、互いに一致している場合のみ、
デコード回路６からのラッチパルスが出力ラッチ回路４
へ伝達されるように、ＡＮＤ回路（図示しない）を設け
ている。従って、両データ内容が互いに不一致の時に
は、出力ラッチ回路４から並列出力はされず、一致した
時にのみ並列出力がされる。

【００６２】更に、上記両データ内容が互いに不一致の
場合は、主局へ転送データ二度読み不一致を伝達するた
めに、二度読み比較時に、あるいはそれ以降に、タイミ
ング返送出力をデコード回路６内のＡＮＤ回路（図示し
ない）で遮断する。従って、このような場合は、主局に
おいては、所定タイミングにタイミング返送出力が転送
されてこないと判断して、通信エラーとして、再び通信
実行をトライすることができる。この通信エラーに関し
ては、図４を参照して後で詳細に説明をする。

【００６３】以上のように、カウンタ回路５は、主局か
ら指示される状態指示信号に応じて、転送クロックを所
定個数毎にカウントし、デコード回路６はそのカウント
値に応じて、シリアル通信の実行と各種信号処理を実行
する。また、従局は、通信処理タイミングとは別のタイ
ミング（同タイミングでも良い。）で転送クロック位相
を検出し、主局に返送する機能を有する。

【００６４】図４は、図２の主局の動作を示すフローチ
ャートである。次に、図４を参照して、主局が実行する
転送情報位相エラー検出動作を中心に、主局のシリアル
通信制御動作のうちの特に主要な動作について説明す
る。

【００６５】主局がシリアル通信による転送データの送
出が可能になると、制御は図４に示すフローのステップ
２０に移る。ステップ２０では、シリアル通信のための
位相合わせと初期化を目的とする通信リセットを全従局
に出力する。

【００６６】次に、主局は、ステップ２１において、転
送クロックそのものをカウントする主局が有するタイミ
ングカウンタのカウント値をクリアし、次のステップ２
２では状態指示信号に制御されて転送クロックをカウン
トする従局のカウンタ回路５の推定カウント値（従局の
カウント制御同様に制御されるため、推定出来る。）を
示すカウンタＡのカウント値をクリアする。

【００６７】続いて、ステップ２３でシリアル通信の転
送データ、および返送データを記憶するメモリ領域（本
実施の形態では、１アドレスに割り振られる転送データ
のデータ数を４ビット構成として説明する。）の先頭ア
ドレスｍを行レジスタＭにセットし、次に、予め定めた
メモリ内のビット列の転送順番の先頭ビット（本実施の
形態では、ビット０からビット３の順に転送するものと
して説明する。）指示ｎを列レジスタＮにセット（ここ
では、ｎ＝０にセット）して、シリアル通信実行準備を
完了させ、ステップ２４以降のシリアル通信の実行に移
行する。

【００６８】ステップ２４では、従局のカウンタ回路５
のカウント動作を停止中断させる為に状態指示信号をオ
フし、ステップ２５で主局が有するタイミングカウンタ
のカウント値が予め設定した所定値に到達したか、否か
を判定する。通常は、所定値に達していないのでステッ
プ２８に移るが、そのカウント値が所定値であると判断
すると、ステップ２６に進んで、状態指示信号をオンす
ることで従局のカウンタ回路５のカウント動作を実行可
能にセットする。それに伴い、ステップ２７で従局のカ
ウンタ回路５のカウント値と同値になるようにカウント
値推定用の上記カウンタＡをインクリメントする。次
に、ステップ２８に進む。

【００６９】ステップ２８では、行レジスタＭが示すア
ドレスｍのメモリのビットｎを転送データとして読み出
し、この転送データを１ビット分シフト出力するため
に、ステップ２９で転送クロックをオンしてシフト動作
を実行する。

【００７０】更に、ステップ３０で転送クロック数をカ
ウントする主局のタイミングカウンタのカウント値をイ
ンクリメントし、ステップ３１で１ビット分のシフト動
作に伴い、従局から返送される１ビットシフト入力デー
タを受入れる。具体的には、アドレスｍの出力転送デー
タエリアに対応した所定の入力転送データエリア（アド
レス値ｍから算出できる対応エリア）のビットｎに、従
局からの返送される１ビットシフト入力データをストア
する。続いて、ステップ３２に移り、転送クロックをオ
フして、１ビット分のシフト動作を終える。

【００７１】次に、主局が実行する転送情報位相エラー
検出処理の動作に移る。まず、ステップ３３で、上記カ
ウンタＡが示す従局での推定カウント値（従局における
転送クロックタイミングカウント値の推定値）が所定値
になったか否かを判定する。つまり、主局が有するこの
カウンタＡは、従局のカウンタ回路５のカウント実行を
指示する状態指示信号に同期してカウント動作している
ので、ノイズ等で従局カウント値がずれない限り、従局
のカウンタ回路５と同位相でカウントするからである。
通常のエラーが無い時は、カウンタＡのカウント値が所
定値であれば、従局からのタイミング返送出力がオン状
態となり（フロー上、ステップ３３，３４，３５と進
む。）、また、カウンタＡのカウント値が所定値でなけ
れば、従局からのタイミング返送出力がオフ状態（フロ
ー上、ステップ３３，３６，３５と進む。）となる。

【００７２】しかし、従局からのタイミング返送出力の
位相がずれた場合には、カウンタＡのカウント値が所定
値のときには、従局からのタイミング返送出力がオフ状
態となるか（フロー上、ステップ３３，３４，３７と進
む。）、カウンタＡのカウント値が所定値で無いときに
は、従局からのタイミング返送出力がオン状態（フロー
上、ステップ３３，３６，３７と進む。）となるかのい
ずれかとなるので、いずれにしてもステップ３７のシリ
アル通信エラー処理サブルーチンに移る。なお、このシ
リアル通信エラー処理サブルーチンの内容は当業者にと
って既に周知な一般的な処理内容なので、その詳細な説
明は省く。

【００７３】主局は、以上説明したように、従局のカウ
ンタ回路５のカウント値の推定値（推定カウント値）と
従局のカウンタ回路５の実際のカウント値のフィードバ
ック信号であるタイミング返送出力信号とを比較するこ
とで、全従局上でのシリアル転送の位相ずれを検出する
ことができる。この位相ずれの検出動作を１ビット（１
転送クロック）毎に実行し、転送データ全てのシフト動
作を実行する。つまり、主局はシリアル通信に異常有り
と判定した場合には、ステップ３７において、そのシリ
アル通信を中断し、リトライもしくは、故障とする通信
エラー処理を行う。

【００７４】一方、シリアル通信異常無しとなった場合
は、ステップ３５に移り、転送データのビットがメモリ
の列の最終エリアになったか否かを判断する。そのビッ
トのメモリ上の列アドレスｎが最終値でなく、転送デー
タがさらに続く場合は、ステップ３９でレジスタＮの値
ｎを＋１インクリメントして更新し、次のビットシフト
のためにステップ２４に戻り、上述の処理を再び繰り返
す。また、そのビットの列アドレスｎの値が最終値であ
る場合は、ステップ４０でレジスタＮの値ｎをクリア
し、次にステップ４１で転送データのビットがメモリの
行ｍの最終エリアになったか否かを判断し、そのビット
のメモリ上の行アドレスｍが最終値でなく、転送データ
がさらに続く場合は、ステップ４２でレジスタＭの値ｍ
を＋１インクリメントして更新し、次のビットシフトの
ためにステップ２４に戻り、上述の処理を再び繰り返
す。

【００７５】また、転送データのビットがメモリの行ｍ
の最終エリアになったとステップ４１で判断した場合に
は、ステップ４３で本シリアル通信の１回の情報交換を
終了させる。

【００７６】なお、本実施の形態では、転送データを二
度送りして１回の情報交換動作と定義するために、ステ
ップ４１では、アドレスｍが最終エリアを二度示すと判
断した時に終了することになっているものの、説明を容
易にするためにその部分は省略する。

【００７７】（第２の実施の形態）次に、本発明の第２
の実施の形態について、図５のタイミングチャートと図
６のフローチャートを参照して説明する。

【００７８】第１の実施の形態と第２の実施の形態の違
いは、第１の実施の形態では、主局に返送される従局か
らのタイミング返送出力が、カウンタ回路５の所定カウ
ント値の時に伝送されていたが、第２の実施の形態で
は、カウンタ回路５のカウント値が変化した時の１転送
クロック分の時間だけ、タイミング返送出力が伝送され
るように構成されている。これにより、第２の実施の形
態では、従局の回路構成は基本的には同様であるが、デ
コード回路６における所定カウント値算出のためのゲー
トロジック（第１の実施の形態の場合、５回のタイミン
グ返送出力分の回路が必要であった。）が不要になり、
その分がカウント値の変化点を捕らえ、出力するための
フリップフロップ回路（公知であるため、特に図示しな
い。）に置き換えられるので、従局の回路構成が軽減さ
れるという利点がある。

【００７９】また、第２の実施の形態では、従局からの
タイミング返送出力を受け取るタイミングは、従局のカ
ウント値が変化した時、つまり、従局のカウント値を変
化させる状態指示信号を出力した時が、所定のチェック
タイミングであるため、第１の実施の形態で述べた従局
のカウンタ回路５の推定カウント値を示すためのカウン
タＡは不要になる。

【００８０】図５は、主局による各種制御信号を入力と
する従局の動作を示し、タイミング返送出力が第１の実
施の形態と異なる。本実施の形態の場合、主局の制御が
異なるので、図６のフローを基に説明する。図６におい
て、第１の実施の形態と同様である、ステップ２０から
ステップ２３までと、ステップ３５、３９〜４３の処理
については説明を省略する。以降、第２の実施の形態の
特徴部分の主局制御について説明をする。

【００８１】ステップ２４で従局のカウンタ回路５のカ
ウント実行を一時停止・中断させるため状態指示信号
（／カウンタENBL）をオフにし、次のステップ２５で主
局のタイミングカウンタのカウント値が所定の値になっ
ているか否かを判定する。そのカウント値が所定値の場
合には、ステップ２６で状態指示信号をオンにして、ス
テップ２８に移る。ステップ２６を経由してステップ２
８に移ると従局からのタイミング返送出力がオンされ
る。一方、カウント値が所定値の場合でなく、ステップ
２６を経由しないでステップ２５からステップ２８に移
ると、従局からのタイミング返送出力がオフされる。

【００８２】次に、第１の実施の形態同様に、ステップ
２８でアドレスｍが示すメモリのビットｎを出力し、転
送データを１ビット分シフト出力するためにステップ２
９で転送クロックをオンし、シフト動作を実行する。更
に、ステップ３０で転送クロック数をカウントする主局
のタイミングカウンタのカウント値をインクリメント
し、ステップ３１で１ビット分のシフト動作に伴い従局
から返送される１ビット分のシフト入力データを受入れ
る。具体的には、その１ビット分のシフト入力データ
を、アドレスｍの出力転送データエリアに対応した入力
転送データエリア（アドレス値ｍから算出できる対応エ
リア）のビットｎにストアする。

【００８３】次に、ステップ３２に移り、転送クロック
をオフして、１ビット分のシフト動作を終える。次に、
主局が実行する転送情報位相エラー検出のための制御動
作に移るため、ステップ４５に進む。

【００８４】ステップ４５では、上述したように、状態
指示信号をオンした時が従局からのタイミング返送出力
がオンであり、状態指示信号をオフした時が、従局から
のタイミング返送出力がオフであるので、タイミング返
送出力が状態指示信号に同期するか否かを判断すれば良
い。通常のエラーが無い時は、タイミング返送出力が状
態指示信号に同期するため、状態指示信号がオンであれ
ば、従局からのタイミング返送出力がオン状態となり
（フロー上、ステップ４５，３４，３５と進む。）、ま
た、状態指示信号がオフであれば、従局からのタイミン
グ返送出力がオフ状態（フロー上、ステップ４５，３
６，３５と進む。）となる。

【００８５】一方、従局からのタイミング返送出力に同
期ずれが生じた場合は、状態指示信号がオンであれば、
従局からのタイミング返送出力がオフ状態となる（フロ
ー上、ステップ４５，３４，３７と進む。）か、あるい
は、状態指示信号がオフであれば、従局からのタイミン
グ返送出力がオン状態（フロー上、ステップ４５，３
６，３７と進む。）となるかのいずれかとなるので、い
ずれにしてもステップ３７のシリアル通信エラー処理サ
ブルーチンに移る。なお、このシリアル通信エラー処理
サブルーチンは第１の実施の形態同様に周知処理なので
その説明を省く。

【００８６】ステップ３５、３９〜４３までの処理につ
いては既述の第１の実施の形態と同様なので、その説明
を省略する。

【００８７】（第３の実施の形態）上述した本発明の第
１、第２の実施の形態の変形例を本発明の第３の実施の
形態として以下に説明する。

【００８８】本発明の第１、および第２の実施の形態で
は、主局をＣＰＵを用いたソフト制御構成の装置とし、
従局をゲートアレイＩＣ（集積回路）などを用いたハー
ド回路の制御構成による装置として説明しているが、本
発明はこれに限定されず、従局の構成をＣＰＵを用いた
ソフト制御のものにしても、また主局の構成をゲートア
レイＩＣなどを用いたハード回路制御のものにしても良
い。

【００８９】更に、転送クロックをカウントする主局の
タイミングカウンタをハード回路構成にして、その他は
ＣＰＵを用いたソフト制御で行っても良い。

【００９０】また、各従局からのタイミング返送出力の
信号構成を図１、図２に示すようなワイヤードＯＲ構成
にしないで、各従局と主局間に１対１対応で接続するよ
うに構成にして、主局に返送される信号状態から、どの
従局に転送クロックの位相ずれエラーが発生したかを正
確に判断できるようにして、その判断結果を装置の表示
部などから使用者（操作者）へ警告できるようにしても
良い。

【００９１】（第４の実施の形態）次に、本発明の第４
の実施の形態について説明する。

【００９２】図７は、本発明の第４の実施の形態におけ
る従局の回路構成を示す。ここで、１は入力ラッチ回
路、２はシリアル転送を遂行するシフトレジスタ回路で
ある。３はそのシフトレジスタ回路２により読み取った
シリアル転送データの１回目のデータを保持する二度読
みラッチ回路であって、シフトレジスタ回路２が読み取
った１回目と２回目のシリアル転送データを比較し、両
データの内容が一致した場合は、そのデータ内容を出力
ラッチ回路４に書き込む。この書き込まれたデータは並
列出力として出力ラッチ回路４から出力される。その１
回目のシリアル転送データと２回目のシリアル転送デー
タとを比較する比較回路は、排他的論理和回路（以降、
ＥＸＯＲ回路と称する）で構成されているが、二度読み
ラッチ回路３内に含まれているので、特に図示していな
い。

【００９３】１０５および１０６はそれぞれカウンタ回
路であり、１０７はこれらカウンタ回路１０５および１
０６のカウント出力から所定のタイミングパルスを出力
するデコード回路である。前段のカウンタ回路１０５は
転送クロックを特定周期で出力する２ビットカウンタ回
路であり、後段のカウンタ回路１０６は従局の通信処理
制御のための３ビットカウンタ回路である。なお、本実
施の形態においては、説明を容易にするため、従局の構
成は、４ビット構成で図示してあるが、勿論８ビット構
成等でも良く、特に限定されないものである。

【００９４】カウンタ回路１０５および１０６は、主局
から供給される転送クロックを計数するもので、転送ク
ロックを常にカウントし、主局からのリセット信号によ
りそのカウントを中断する。デコード回路１０７は、こ
れらカウンタ回路１０５および１０６のカウント出力か
ら、従局のシリアル通信処理を制御するためのタイミン
グパルスを予め設定されたタイミングで入力ラッチ回路
１、シフトレジスタ回路２、二度読みラッチ回路３、出
力ラッチ回路４にそれぞれ出力する。

【００９５】また、カウンタ回路１０５からは、予め設
定された特定周期で主局に対するタイミングパルスをタ
イミング返送出力として発生する。

【００９６】図８は、本発明の第４の実施の形態におけ
るシリアル通信装置のシステム構成を示す。ここで、１
０は主局であり、１１，１２，１３，１４，１５はそれ
ぞれ従局である。本実施の形態では、主局をＣＰＵ（中
央演算処理ユニット）で構成している。

【００９７】主局１０に入力される各従局から発せられ
る上記タイミング返送出力（図２中ではＴＩＭＩＮＧと
表現する）は、各従局内でトランジスタによりワイヤー
ドＯＲさせるので、従局の数に関係無く、主局１０へ入
力されるそのタイミング返送信号は、単一の信号として
構成される。つまり、タイミング返送信号を入力するた
めの主局の入力端子数は複数備える必要が無いので、主
局を構成するＣＰＵのポート数を節約できる。なお、従
局のカウンタ回路５を制御する状態指示信号を図２中で
はＳ＆Ｐと表現している。

【００９８】全従局からのタイミング返送出力をすべて
１つの信号源で検出するこのワイヤードＯＲ構成によ
り、通常の正常時では各従局からの出力タイミングが同
じであるので、通常の正常時では主局に入力するタイミ
ング返送出力は所定のタイミングでオンとなり、それ以
外はオフとなる。

【００９９】しかし、もしノイズ等の発生が原因で従局
のカウンタ回路５のカウント値の位相がずれると、本
来、オフ（ＯＦＦ）であるべきタイミングでワイヤード
ＯＲ７の出力がオン（ＯＮ）になってしまう。つまり、
全従局１１〜１５からのタイミング返送出力の出力タイ
ミングのうち、いずれか一つの従局の出力の位相がずれ
ると、そのずれた位相でワイヤードＯＲ７の出力がオン
となり、その結果がそのまま主局１０に伝達されること
となる。

【０１００】従って、主局１０は全従局からのワイヤー
ドＯＲ出力であるタイミング返送出力に対して、所定タ
イミングでのオンチェックと、それ以外のタイミングで
のオフチェックの両方を検出することで、このタイミン
グ返送出力に位相ずれが生じたか、否かを判断すること
ができる。

【０１０１】図９は、主局から各種制御信号を入力する
従局の各信号のタイミングを示す。本実施の形態では、
説明や図示を容易にするために、従局数を３個として説
明するが、従局数に対しての制約はなく、特に限定され
ない。なお、主局の動作については、図１０を参照して
後述するので、ここでは、従局の動作について説明す
る。

【０１０２】次に、図９のタイミングチャートを参照し
て、図７および図８に示す従局の動作について説明す
る。

【０１０３】従局は、１回のシリアル通信を実行する毎
にその通信前に主局から送られてくるリセット信号（／
リセット）によって、従局内のシフトレジスタ回路２の
シフトデータの内容と、カウンタ回路１０５および１０
６のカウント値とをそれぞれリセットする。これによ
り、デコード回路１０７の出力状態も初期化される。

【０１０４】次に、カウンタ回路１０５および１０６の
カウント値（カウンタcode）が００Ｈ（Ｈは１６進数を
表す）の時、入力ラッチ回路１に並列入力データがラッ
チ保持され、シリアル通信開始と共に転送クロックが従
局に入力されると、シフトレジスタ回路２は、転送クロ
ックの立ち下がりエッジでシフト動作を実行する。

【０１０５】一方、転送クロックをカウントするカウン
タ回路１０５および１０６は、シフト動作に伴いカウン
トを実行し、予め設定された転送クロックの特定周期で
タイミング返送出力を発する。本実施の形態において
は、そのカウント値が０４Ｈ時毎（転送クロックで４発
毎）にタイミング返送出力を主局に返送させている。な
お、この転送クロック入力のタイミング返送出力を発す
るカウント値については、予め設定された周期で実行す
るようになっているが、この予め設定する周期自体は、
特に限定されたものでは無く、シリアル転送するデータ
ビットの長さに応じて振り分けて良いことは言うまでも
無い。

【０１０６】以上の様に、転送クロックによりシフトレ
ジスタ回路２のシフト動作は、全従局数の転送分シフト
させながら、一方ではカウンタ回路１０５および１０６
でカウント値を転移させる。

【０１０７】更に、カウント値周期に応じて、デコード
回路１０７により、主局にタイミング返送出力の信号を
送るように動作する。一方、転送データのシフト動作
は、１回分の転送データを各従局へシフトし終えると
（図９中においてカウント値ＯＣＨで表すタイミン
グ）、デコード回路１０７によって制御される信号によ
りシフトレジスタ回路２にシフトインしたデータを二度
読みラッチ回路３にラッチ保持させて、かつ、今転送し
終えた入力ラッチ回路１でのデータ値（ラッチ動作を実
行していない為、同じ内容のデータ値である。）を再び
シフトレジスタ回路２にロードする。

【０１０８】次に、１回目と同様に転送クロックでシフ
ト動作を実行しながら、上記カウント動作やタイミング
返送出力の動作を実行させながら、２回目のシフト動作
を終了させる。これによって、転送データは、主局と従
局間で二度同じデータ内容で情報交換される。

【０１０９】次に、主局、従局共に二度読みしたデータ
を比較して、データ内容の真偽を判定する。この比較・
判定は、主局側は、後述する図１０の返送データ入力処
理プログラムにより、従局側は、二度読みラッチ回路３
でそれぞれ処理される。この処理のための手段は特に限
定されないが、従局については回路構成で実現した場合
の一例を述べる。

【０１１０】従局内では、二度読みラッチ回路３にラッ
チ保持されたデータ内容と、シフトレジスタ回路２にシ
フトされた二度目のデータ内容とを、二度読みラッチ回
路３内に含まれている上記のＥＸＯＲ回路により各ビッ
ト単位で比較し、両データ内容が一致している場合にの
み、デコード回路１０７から出力ラッチ回路４へラッチ
パルスが伝達されるようにＡＮＤ回路（図示しない）が
設けられている。従って、上記両データ内容が不一致の
時は、出力ラッチ回路４から並列出力されず、両データ
内容が一致した時にのみ出力ラッチ回路４から並列出力
される。

【０１１１】さらに、上記両データが不一致の場合に
は、転送データの二度読みの結果が不一致である旨を主
局へ伝達するために、二度読み比較時、あるいは、それ
以降に返送するタイミング返送出力を、デコード回路１
０７においてＡＮＤ回路等で遮断する。従って、主局に
おいては、所定のタイミングにタイミング返送出力が転
送されないと判断した場合は、通信エラーとして、再び
シリアル通信の実行をトライすることができる。この通
信エラーの処理に関しては、図１０を参照して後で詳細
に説明する。

【０１１２】以上のように、カウンタ回路１０５および
１０６は、転送クロックをカウントして、そのカウント
値に応じて、一方ではシリアル通信の実行、並びに各種
信号処理を実行するデコード回路１０７の通信処理タイ
ミングの制御を行い、もう一方では、その通信処理タイ
ミングとは別のタイミング（同タイミングでも良い）で
転送クロックの位相を検出して、その位相が正常ならば
主局にタイミング返送出力を返送するという働きをして
いる。

【０１１３】図１０は、主局の動作フローを示すフロー
チャートであり、本実施の形態では、主局をＣＰＵで構
成している。次に、図１０を参照して、主局が実行する
転送情報位相エラー検出処理を中心に主局の動作につい
て説明する。

【０１１４】主局１０がシリアル通信による転送データ
の送出が可能になると、図１０に示すフローチャートの
ステップ１２１に移る。ステップ１２１では、シリアル
通信のための位相合わせと初期化を目的とする通信リセ
ットのためのリセット信号（／リセット；RESET ）を主
局は全従局１１〜１５に出力する。

【０１１５】次に、ステップ１２２で主局が有する、転
送クロックそのものをカウントするタイミングカウンタ
のカウント値をクリアし、ステップ１２３でシリアル通
信の転送データ、および返送データ、および返送データ
を記憶するメモリ領域（本実施の形態では、１アドレス
に割り振られる転送データのデータ数を４ビット構成と
して説明する。）の先頭アドレスｍをレジスタＭにセッ
トし、次に、予め定めたメモリ内のビット列の転送順番
の先頭ビット（本実施の形態では、ビット０からビット
３の順に転送するものとして説明する。）指示ｎをレジ
スタＮにセットして（ここでは、ｎ＝０にセット）、シ
リアル通信実行準備を完了させ、ステップ１２４以降の
シリアル通信の実行に移行する。

【０１１６】ステップ１２４では、アドレスｍが示すメ
モリのビットｎを出力し、転送データを１ビット分シフ
ト出力するために、ステップ１２５で転送クロックをオ
ンしてシフト動作を実行する。次に、ステップ１２６で
主局の上記タイミングカウンタのカウント値をインクリ
メントし、ステップ１２７で１ビット分のシフト動作に
伴い、従局からの返送される１ビットシフト入力データ
を受入れる。具体的には、その１ビットシフト入力デー
タをアドレスｍの出力転送データエリアに対応した入力
転送データエリア（アドレス値ｍより算出できる対応エ
リア）のビットｎにストアする。次に、ステップ１２８
に移り、転送クロックをオフして、１ビット分のシフト
動作を終える。

【０１１７】次に、主局が実行する転送情報位相エラー
検出処理のための制御動作に移る。まず、ステップ１２
９において、主局のタイミングカウンタのカウント値が
所定値になったか否かをチェックする。つまり、主局か
ら出力した転送クロックが所定周期になったか否かを判
断し、通常のタイミング返送出力の位相がずれない正常
時では、それが所定値（所定周期）であれば、従局から
のタイミング返送出力がオン状態となり（フロー上、ス
テップ１２９，１３０，１３４と進む。）、また、それ
が所定値で無ければ、従局からのタイミング返送出力が
オフ状態（フロー上、ステップ１２９，１３１，１３４
と進む。）となる。

【０１１８】一方、従局からのタイミング返送出力の位
相がずれた場合には、主局のタイミングカウンタ（転送
クロックタイミングカウンタ手段）のカウント値が所定
値であれば、従局からのタイミング返送出力がオフ状態
となる（フロー上、ステップ１２９，１３０，１３２と
進む。）か、あるいは、そのカウント値が所定値で無け
れば、従局からのタイミング返送出力がオン状態（フロ
ー上、ステップ１２９，１３１，１３２と進む。）とな
るかのいずれかとなるので、いずれにしてもステップ１
３２のシリアル通信エラー処理サブルーチンに移る。な
お、このシリアル通信エラー処理サブルーチンは、当業
者にとって既に周知の一般的な処理内容であるので、そ
の詳細な説明は省略する。

【０１１９】以上の説明した転送情報位相エラー検出処
理により、主局は、従局のカウンタ回路１０５、１０６
（転送クロックタイミングカウンタ手段）の所定周期を
推定し、実際の従局のカウンタ回路１０５、１０６のカ
ウント値フィードバック信号（即ち、タイミング返送出
力）と比較することで、全従局上でのシリアル転送の位
相ずれを検知することができる。即ち、主局は、この位
相ずれをタイミング返送出力があるべき時と、あるべき
で無い時とで認識し、かつこの認識を１ビット（１転送
クロック）毎に実行し、転送クロックにより転送データ
全てのシフト動作を実行する。

【０１２０】上記の位相ずれ検知により、シリアル通信
に異常有りと判断した場合は、主局は、ステップ１３２
において、シリアル通信を中断し、リトライもしくは、
故障とする。

【０１２１】一方、シリアル通信に異常無しと判断した
場合は、ステップ１３４に移り、転送データがメモリの
最終エリアになったか、否かを判断する。即ち、シリア
ル通信が異常無しとなった場合は、ステップ１３４に移
り、転送データのビットがメモリの列の最終エリアにな
ったか否かを判断する。そのビットのメモリ上の列アド
レスｎが最終値でなく、転送データがさらに続く場合
は、ステップ１３５でレジスタＮの値ｎを＋１インクリ
メントして更新し、次のビットシフトのためにステップ
１２４に戻り、上述の処理を再び繰り返す。また、その
ビットの列アドレスｎの値が最終値である場合は、ステ
ップ１３６でレジスタＮの値ｎをクリアし、次にステッ
プ１３７で転送データのビットがメモリの行ｍの最終エ
リアになったか否かを判断し、そのビットのメモリ上の
行アドレスｍが最終値でなく、転送データがさらに続く
場合は、ステップ１３８でレジスタＭの値ｍを＋１イン
クリメントして更新し、次のビットシフトのためにステ
ップ１２４に戻り、上述の処理を再び繰り返す。

【０１２２】また、転送データのビットがメモリの行ｍ
の最終エリアになったとステップ１３７で判断した場合
には、ステップ１３９で本シリアル通信の１回の情報交
換を終了させる。

【０１２３】なお、本実施の形態では、転送データを二
度送りして１回の情報交換動作と定義するために、ステ
ップ１３７では、アドレスｍが最終エリアを二度示すと
判断した時に終了することになっているものの、説明を
容易にするためにその部分は省略する。

【０１２４】（第５の実施の形態）次に、本発明の第５
の実施の形態について、図１１の従局の構成を示すブロ
ック図と図１２のフローチャートを参照して説明する。

【０１２５】第５の実施の形態と第４の実施の形態との
違いは、第４の実施の形態では、主局に返送される従局
からのタイミング返送出力が予め設定された所定周期に
なった時に、そのタイミング返送出力が従局から主局に
伝送され、主局は、入力したそのタイミング返送出力の
レベルを、推定される従局でのタイミング返送出力タイ
ミングで比較することで、転送クロックの位相エラーを
検出するという構成のものであったが、第５の実施の形
態では、従局では主局から転送される転送クロック信号
を単にそのままタイミング返送出力として主局に送り返
すという構成を採用してる点である。

【０１２６】図１１に本発明の第５の実施の形態におけ
る従局の回路構成を示す。

【０１２７】第５の実施の形態では、従局の構成は従局
通信処理制御の部分は第４の実施の形態と同様である
が、第４の実施の形態で用いた転送クロックを特定周期
で出力するカウンタ回路１０５と従局の通信処理制御の
ためのカウンタ回路１０６とを図１１に示すような単一
の多段カウンタ回路１０８でまとめ、この多段カウンタ
回路１０８のカウント値をデコード回路１０７に出力す
る構成となっている。

【０１２８】また、従局から主局へ発するタイミング返
送出力は、従局に入力される転送クロックをそのまま出
力する構成となっている。この構成により、従局の回路
構成が軽減されるという利点がある。

【０１２９】一方、転送クロックのノイズ等による誤動
作を防止するための転送クロックの位相検出は、主局に
おいて発する転送クロックと受ける転送クロックとの比
較・判断により、転送途中で生じ得るクロック異常が捕
らえられるように構成されている。このように、第５の
実施の形態は、主局が発する転送クロックと、従局から
フィードバックされる転送クロックとを比較処理する点
に特徴がある。そこで、本実施の形態の場合は、図１１
に示す従局の回路構成が若干異なるが、最もその特徴を
示す主局の制御動作について図１２のフローチャートを
もとに説明する。

【０１３０】第４の実施の形態との違いは、従局からタ
イミング返送出力を受け取る構成がＣＰＵの割込み端子
に入力されており、従局からのタイミング返送出力を受
けると図１２の割込みルーチンに入り、タイミング返送
出力オンか、否かをステップ１４５で判断する。第５の
実施の形態では、タイミング返送出力のオン変化でカウ
ントするとしているからである。しかし、タイミング返
送出力のオフ変化でカウントしても良く、ダブルカウン
トが避けられれば、特にオンには限定されない。本例の
場合は、タイミング返送出力がオンであれば、ステップ
１４６に移り、従局から返送される転送クロックをカウ
ント制御するカウンタＡをインクリメントして、カウン
ト値を記憶する。次に、ステップ１４７のリターンのた
めのサブルーチンへ移る。また、タイミング返送出力が
オフの時は、ステップ１４６を通らずにステップ１４７
へ移る。

【０１３１】主局がシリアル通信による転送データの送
出が可能になると、図１２に示すフローチャートのステ
ップ１２１に移る。ステップ１２１では、シリアル通信
のための位相合わせと初期化を目的とする通信リセット
を全従局に出力する。

【０１３２】次に、ステップ１２２で主局が有する、転
送クロックそのものをカウントする転送クロックタイミ
ングカウンタのカウント値をクリアする。続いて、ステ
ップ１４１で従局の転送クロックをカウントするカウン
タＡのカウント値をクリアして、主局が有する、転送ク
ロックタイミングカウンタのカウント値と位相同期を取
る。

【０１３３】さらに、ステップ１２３でシリアル通信の
転送データ、および返送データを記憶するメモリ領域
（本第５の実施の形態では、１アドレスに割り振られる
転送データのデータ数を４ビット構成として説明す
る。）の先頭アドレスｍをレジスタＭにセットし、次
に、予め定めたメモリ内のビット列の転送順番の先頭ビ
ット（本第５の実施の形態では、ビット０からビット３
の順に転送するものとして説明する。）指示ｎをレジス
タＮにセット（ここでは、ｎ＝０にセット）して、シリ
アル通信実行準備を完了させ、ステップ１２４以降のシ
リアル通信の実行に移行する。

【０１３４】このステップ１２４からステップ１２８
で、主局から発した転送クロックをカウントし、ステッ
プ１４２でそのカウント値とカウンタＡでのカウント値
とを比較判断する。その結果、両カウント値が互いに異
なれば、上述の第４の実施の形態同様に、ステップ１３
２以降の通信エラー処理を実行する。

【０１３５】一方、ステップ１４２で両カウント値が一
致すれば、転送情報位相にエラー無しと判断し、ステッ
プ１３４に進む。以降は、第４の実施の形態と同様な制
御プログラムを実行する。

【０１３６】（第６の実施の形態）上述した本発明の第
４、第５の実施の形態の変形例を本発明の第６の実施の
形態として以下に説明する。

【０１３７】本発明の第４、および第５の実施の形態で
は、主局をＣＰＵを用いたソフト制御構成の装置とし、
従局をゲートアレイＩＣ（集積回路）などを用いたハー
ド回路の制御構成による装置として説明しているが、本
発明はこれに限定されず、従局の構成をＣＰＵを用いた
ソフト制御のものにしても、また主局の構成をゲートア
レイＩＣなどを用いたハード回路制御のものにしても良
い。

【０１３８】更に、転送クロックをカウントする主局の
タイミングカウンタをハード回路構成にして、その他は
ＣＰＵを用いたソフト制御で行っても良い。

【０１３９】また、各従局からのタイミング返送出力の
信号構成をワイヤードＯＲ構成にしないで、各従局と主
局間に１対１対応で接続するように構成にして、主局に
返送される信号状態から、どの従局に転送クロックの位
相ずれエラーが発生したかを正確に判断できるようにし
て、その判断結果を装置の表示部などから使用者（操作
者）へ警告できるようにしても良い。

【０１４０】（他の実施の形態）なお、本発明は、複数
の機器（例えば、ホストコンピュータ、インターフェー
ス機器、リーダ、プリンタなど）から構成されるシステ
ムに適用しても、１つの機器からなる装置（例えば、複
写機、ファクシミリ装置など）に適用してもよい。

【０１４１】また、本発明の目的は、前述した実施の形
態の機能を実現するソフトウエアのプログラムコードを
記録した記録媒体（記憶媒体）を、システムあるいは装
置に供給し、そのシステムあるいは装置のコンピュータ
（またはＣＰＵやＭＰＵ）が記録媒体に格納されたプロ
グラムコードを読み出し、実行することによっても、達
成されることは言うまでもない。

【０１４２】この場合、記録媒体から読み出されたプロ
グラムコード自体が前述した実施の形態の機能を実現す
ることになり、そのプログラムコードを記録した記録媒
体は本発明を構成することになる。

【０１４３】そのプログラムコードを記録し、またテー
ブル等の変数データを記録する記録媒体としては、例え
ばフロッピーディスク（ＦＤ）、ハードディスク、光デ
ィスク、光磁気ディスク、ＣＤ−ＲＯＭ、ＣＤ−Ｒ、磁
気テープ、不揮発性のメモリカード（ＩＣメモリカー
ド）、ＲＯＭなどを用いことができる。

【０１４４】また、コンピュータが読み出したプログラ
ムコードを実行することにより、前述の実施の形態の機
能が実現されるだけでなく、そのプログラムコードの指
示に基づいて、コンピュータ上で稼動しているＯＳ（オ
ペレーティングシステム）などが実際の処理の一部また
は全部を行ない、その処理によって前述した実施の形態
の機能が実現される場合も含まれることは言うまでもな
い。

【０１４５】

【発明の効果】以上説明したように、本発明によれば、
シリアル通信での情報化けの根源である転送クロックの
位相ずれを容易にかつ低コストで検出できるようにした
ので、ノイズ等によるシリアル通信の誤転送に起因する
シリアル通信装置の誤動作を防止して、シリアル通信の
信頼性を向上させることが比較的容易に、かつ低コスト
で実現できる。

【０１４６】すなわち、本発明では、その一形態とし
て、主局が有する転送クロックタイミングカウンタでカ
ウントしたカウント値をもとに、従局が有する転送クロ
ックタイミングカウンタでのカウント値を推測し、その
推定値と従局からフィードバックした実際の転送クロッ
ク位相タイミングを示す状態信号とを位相比較すること
で、転送データの転送状態の検知を行っているので、シ
リアル通信での情報化けの根源である転送クロックの位
相ずれを容易にかつ正確に検出することができる。つま
り、本発明では、主局上での転送クロック位相と各従局
個々の転送クロック位相にずれが生じた場合、転送情報
位相エラーとして動作するので、シリアル転送クロック
の位相ずれを検出することが容易に判断できる。更に、
本発明によれば、転送クロックの状態をモニタする転送
クロックタイミングカウンタのカウント値によってシリ
アル転送クロックの位相ずれが発生していないと判断す
る時には、その転送クロックタイミングカウンタのカウ
ント値からシリアル転送データの転送タイミングを検出
できるので、その転送タイミングをシリアル転送データ
の処理動作を始めとするシリアル通信の信号処理制御に
利用できる。その結果、本発明によれば、ノイズ等で誤
動作し得るシリアル通信の異常をより確実に検出判断で
きるので、装置誤動作をより多く防ぐことができ、か
つ、比較的低コストでシリアル通信の転送動作をより正
確にすることの可能なシリアル通信装置を提供できる。

【０１４７】また、本発明では、別の形態として、従局
のシリアル通信のための通信処理制御を司るデコード回
路の動作と転送クロックタイミングカウンタの動作を決
める転送クロックに対して、その転送クロックを発する
主局が有する転送クロックタイミングカウンタでカウン
トしたカウント値をもとに、従局経由でフィードバック
される転送クロックを周期的、あるいは、転送クロック
そのままで比較するようにしているので、シリアル転送
クロックの位相ずれを検出することが容易に判断でき
る。つまり、本発明では、発進時点の転送ロックと、終
着地点での転送クロックの数を比較をするようにしてい
るので、転送クロックの異常の有無が判断でき、転送情
報の伝達具合が判断できる。これにより、本発明によれ
ば、ノイズ等で誤動作し得るシリアル通信の異常をより
確実に検出チェックできるので、装置誤動作をより多く
防ぐことができる。

【図面の簡単な説明】

【図１】本発明の第１、第２の実施の形態に係る、従局
の回路構成を示すブロック図である。

【図２】本発明の第１、第２の実施の形態に係る、シリ
アル通信装置のシステム構成を示すブロック図である。

【図３】本発明の第１の実施の形態に係る、従局の回路
の動作を示すタイミングチャートである。

【図４】本発明の第１の実施の形態に係る、主局の動作
を示すフローチャートである。

【図５】本発明の第２の実施の形態に係る、従局の回路
の動作を示すタイミングチャートである。

【図６】本発明の第２の実施の形態に係る、主局の動作
を示すフローチャートである。

【図７】本発明の第４の実施の形態に係る、従局の回路
構成を示すブロック図である。

【図８】本発明の第４の実施の形態に係る、シリアル通
信装置のシステム構成を示すブロック図である。

【図９】本発明の第４の実施の形態に係る、従局の回路
の動作を示すタイミングチャートである。

【図１０】本発明の第４の実施の形態に係る、主局の動
作を示すフローチャートである。

【図１１】本発明の第５の実施の形態に係る、従局の回
路の構成を示すブロック図である。

【図１２】本発明の第５の実施の形態に係る、主局の動
作を示すフローチャートである。

【符号の説明】

１入力ラッチ回路２シフトレジスタ回路３二度読みラッチ回路４出力ラッチ回路５カウンタ回路６デコード回路７ＯＲ回路１０主局１１，１２，１３，１４，１５従局１０５，１０６カウンタ回路１０７デコード回路１０８多段カウンタ回路

Claims

【特許請求の範囲】

【請求項１】一つの主局を中心に複数の従局を有する
ループ式伝送路で構成された装置内のシリアル通信装置
において、前記主局から発するシリアル転送情報に同期して発する
シリアル転送クロックをカウント源とする転送クロック
タイミングカウンタ手段を、前記主局と複数の前記従局
とが各々有し、前記主局は、前記転送クロックタイミングカウンタ手段
のカウントの実行、およびカウントの中断を制御指示す
るカウント状態指示信号を発生するカウント状態指示制
御手段を有し、前記カウント状態指示信号は、少なくとも１回以上、前
記主局から発するシリアル転送情報の出力タイミングに
同期を取り、前記転送クロックタイミングカウンタ手段
のカウント状態を制御する信号であり、前記従局は、前記転送クロックタイミングカウンタ手段
のカウント値に基づいて、一連のシリアル通信の従局信
号処理を実行する従局通信処理制御手段を有することを
特徴とするシリアル通信装置。
【請求項２】前記従局通信処理制御手段は、前記転送
クロックタイミングカウンタ手段が示すカウント値に対
して、デコード手段で予め設定された所定のカウント値
に達したことを検出するカウント値検出手段を有し、か
つ前記カウント値検出手段で検出されたタイミングのう
ち、特定タイミングでシリアル通信の従局信号処理を実
行すると同時に、前記カウント値検出手段で検出された
全てのタイミングをタイミング信号として前記主局に返
送するタイミング認知出力手段を有し、前記主局は、全従局から発する前記タイミング認知出力
手段からの出力信号と主局が有する前記転送クロックタ
イミングカウンタ手段のカウント値のタイミングを比較
してその位相ずれを検出する位相検出手段を有し、かつ
前記位相検出手段での検出の結果、前記タイミング認知
出力手段からの出力信号タイミングに位相ずれが生じた
と検出した場合には通信情報転送エラーと判断して所定
の転送エラー処理を実行する転送情報位相エラー処理手
段を有することを特徴とする請求項１に記載のシリアル
通信装置。
【請求項３】前記従局通信処理制御手段は、前記転送
クロックタイミングカウンタ手段が示すカウント値に対
して、予めデコード手段で設定されたカウント値に達し
たことを検出するカウント値検出手段を有し、かつ前記
カウント値検出手段で検出された特定タイミングで、シ
リアル通信の従局信号処理を実行し、更に、前記転送ク
ロックタイミングカウンタ手段でのカウント値が変化す
る全てのタイミングをタイミング信号として前記主局に
返送するタイミング変化出力手段を有し、前記主局は、全従局から発する前記タイミング変化出力
手段からの出力信号と主局が有する前記転送クロックタ
イミングカウンタ手段のカウント値が変化するタイミン
グとを比較してその位相ずれを検出する位相検出手段を
有し、かつ前記位相検出手段での検出の結果、前記タイ
ミング変化出力手段の出力信号のタイミングに位相ずれ
が生じたと検出した場合には、通信情報転送エラーと判
断して所定の転送エラー処理を実行する転送情報位相エ
ラー処理手段を有することを特徴とする請求項１に記載
のシリアル通信装置。
【請求項４】前記主局が有する前記位相検出手段にフ
ィードバックされる、全従局の前記転送クロックタイミ
ングカウンタ手段のカウント値を基に合成される複数の
前記タイミング信号の伝送路形態をワイヤードＯＲ回路
で構成することで、前記位相検出手段は、複数の該タイ
ミング信号を一つの信号として判断処理できる構成であ
って、前記位相検出手段は、前記複数のタイミング信号を前記
ワイヤードＯＲ回路で一つの信号として伝送される状態
において前記位相ずれを検出することを特徴とする請求
項２または３に記載のシリアル通信装置。
【請求項５】一つの主局を中心に複数の従局を有する
ループ式伝送路で構成された装置内のシリアル通信装置
において、前記主局から発するシリアル転送情報に同期して発する
シリアル転送クロックをカウント源とする転送クロック
タイミングカウンタ手段を前記主局と複数の前記従局と
が各々有し、前記従局の有する前記転送クロックタイミングカウンタ
手段は、入力される全転送クロックのカウントを実行
し、該転送クロックタイミングカウンタ手段のカウント
値の変化に基づいて前記主局に返送するタイミング信号
を予め設定されたクロック数周期で発する位相検知出力
信号手段を有し、前記主局は、全従局の前記位相検知出力信号手段から送
られた前記タイミング信号と主局が有する前記転送クロ
ックタイミングカウンタ手段のカウント値のタイミング
を比較してその位相ずれを検出する位相検出手段を有
し、かつ前記位相検出手段での検出の結果、従局からの
位相信号に位相ずれが生じたと検出した場合には、通信
情報転送エラーと判断して所定の転送エラー処理を実行
する転送情報位相エラー処理手段を有することを特徴と
するシリアル通信装置。
【請求項６】前記主局が有する前記位相検出手段にフ
ィードバックされる、全従局の前記転送クロックタイミ
ングカウンタ手段のカウント値を基に合成される複数の
前記タイミング信号の伝送路形態をワイヤードＯＲ回路
で構成することで、前記位相検出手段は複数のタイミン
グ信号を一つの信号として判断処理できる構成であっ
て、前記位相検出手段は、前記複数のタイミング信号を前記
ワイヤードＯＲ回路で一つの信号として伝送される状態
において前記位相ずれを検出することを特徴とする請求
項５に記載のシリアル通信装置。
【請求項７】前記従局は、自己が有する上記転送クロ
ックタイミングカウンタ手段が示すカウント値に対し、
デコード手段に予め設定された所定のカウント値に達し
たことを検出するカウント値検出手段を有し、かつ前記
カウント値検出手段で検出された特定のタイミングでシ
リアル通信の従局信号処理を実行する従局通信処理制御
手段を有することを特徴とする請求項５に記載のシリア
ル通信装置。
【請求項８】一つの主局を中心に複数の従局を有する
ループ式伝送路で構成された装置内のシリアル通信方法
において、前記主局から発するシリアル転送情報に同期して発する
シリアル転送クロックをカウント源としてカウント動作
をする転送クロックタイミングカウントステップを、前
記主局と複数の前記従局とが各々有し、前記主局は、前記転送クロックタイミングカウントステ
ップでのカウントの実行、およびカウントの中断を制御
指示するカウント状態指示信号を発生するカウント状態
指示制御ステップを有し、前記カウント状態指示信号は、少なくとも１回以上、前
記主局から発するシリアル転送情報の出力タイミングに
同期を取り、前記転送クロックタイミングカウントステ
ップでのカウント状態を制御する信号であり、前記従局は、自局の前記転送クロックタイミングカウン
トステップで得られるカウント値に基づいて、一連のシ
リアル通信の従局信号処理を実行する従局通信処理制御
ステップを有することを特徴とするシリアル通信方法。
【請求項９】前記従局通信処理制御ステップは、前記
転送クロックタイミングカウントステップで得たカウン
ト値に対して、デコードステップで予め設定された所定
のカウント値に達したことを検出するカウント値検出ス
テップを包含し、かつ前記カウント値検出ステップで検
出されたタイミングのうち、特定タイミングでシリアル
通信の従局信号処理を実行すると同時に、前記カウント
値検出ステップで検出された全てのタイミングをタイミ
ング信号として前記主局に返送するタイミング認知出力
ステップを包含し、前記主局は、全従局から発する前記タイミング信号と主
局が有する前記転送クロックタイミングカウントステッ
プで得られたカウント値のタイミングを比較してその位
相ずれを検出する位相検出ステップを有し、かつ前記位
相検出ステップでの検出の結果、前記タイミング信号の
タイミングに位相ずれが生じたと検出した場合には通信
情報転送エラーと判断して所定の転送エラー処理を実行
する転送情報位相エラー処理ステップを有することを特
徴とする請求項８に記載のシリアル通信方法。
【請求項１０】前記従局通信処理制御ステップは、前
記転送クロックタイミングカウントステップで得られた
カウント値に対して、予めデコードステップで設定され
たカウント値に達したことを検出するカウント値検出ス
テップを包含し、かつ前記カウント値検出ステップで検
出された特定タイミングで、シリアル通信の従局信号処
理を実行し、更に、前記転送クロックタイミングカウン
タ手段でのカウント値が変化する全てのタイミングをタ
イミング信号として前記主局に返送するタイミング変化
出力ステップを包含し、前記主局は、全従局から発する前記タイミング変化出力
ステップで出された出力信号と主局が有する前記転送ク
ロックタイミングカウントステップで得られたカウント
値が変化するタイミングを比較してその位相ずれを検出
する位相検出ステップを有し、かつ前記位相検出ステッ
プでの検出の結果、前記タイミング変化出力ステップで
出された前記出力信号のタイミングに位相ずれが生じた
と検出した場合には、通信情報転送エラーと判断して所
定の転送エラー処理を実行する転送情報位相エラー処理
ステップを有することを特徴とする請求項８に記載のシ
リアル通信方法。
【請求項１１】前記主局が有する前記位相検出ステッ
プにフィードバックされる、全従局の前記転送クロック
タイミングカウントステップでのカウント値を基に合成
される複数の前記タイミング信号の伝送路形態をワイヤ
ードＯＲ回路で構成することで、前記位相検出ステップ
は複数の該タイミング信号を一つの信号として判断処理
できるようにされ、前記位相検出ステップは、前記複数のタイミング信号を
前記ワイヤードＯＲ回路で一つの信号として伝送される
状態において前記位相ずれを検出することを特徴とする
請求項８または９に記載のシリアル通信方法。
【請求項１２】一つの主局を中心に複数の従局を有す
るループ式伝送路で構成された装置内のシリアル通信方
法において、前記主局から発するシリアル転送情報に同期して発する
シリアル転送クロックをカウント源としてカウント動作
をする転送クロックタイミングカウントステップを前記
主局と複数の前記従局とが各々有し、前記従局の有する前記転送クロックタイミングカウント
ステップは、入力される全転送クロックのカウントを実
行し、該転送クロックタイミングカウントステップで得
られるカウント値の変化に基づいて前記主局に返送する
タイミング信号を予め設定されたクロック数周期で発す
る位相検知出力信号ステップを有し、前記主局は、全従局の前記位相検知出力信号ステップで
送られた前記タイミング信号と主局が有する前記転送ク
ロックタイミングカウントステップで得られたカウント
値のタイミングを比較してその位相ずれを検出する位相
検出ステップを有し、かつ前記位相検出ステップでの検
出の結果、従局からの位相信号に位相ずれが生じたと検
出した場合には、通信情報転送エラーと判断して所定の
転送エラー処理を実行する転送情報位相エラー処理ステ
ップを有することを特徴とするシリアル通信方法。
【請求項１３】前記主局が有する前記位相検出ステッ
プにフィードバックされる、全従局の前記転送クロック
タイミングカウントステップでのカウント値を基に合成
される複数の前記タイミング信号の伝送路形態をワイヤ
ードＯＲ回路で構成することで、前記位相検出手段は複
数のタイミング信号を一つの信号として判断処理できる
ようにしてあって、前記位相検出ステップは、前記複数のタイミング信号を
前記ワイヤードＯＲ回路で一つの信号として伝送される
状態において前記位相ずれを検出することを特徴とする
請求項１２に記載のシリアル通信方法。
【請求項１４】前記従局は、自己が有する上記転送ク
ロックタイミングカウントステップで得られるカウント
値に対し、デコードステップに予め設定された所定のカ
ウント値に達したことを検出するカウント値検出ステッ
プを有し、かつ前記カウント値検出ステップで検出され
た特定のタイミングでシリアル通信の従局信号処理を実
行する従局通信処理制御ステップを有することを特徴と
する請求項１２に記載のシリアル通信方法。
【請求項１５】一つの主局を中心に複数の従局を有す
るループ式伝送路で構成された装置内のシリアル通信を
コンピュータによって行うための制御プログラムを記録
した記録媒体であって、該制御プログラムはコンピュー
タに、前記主局から発するシリアル転送情報に同期してシリア
ル転送クロックを該主局から発生させ、カウントの実行、およびカウントの中断を制御指示する
カウント状態指示信号を前記主局から発生させ、前記主局と複数の前記従局とが各々において、前記主局
から発する前記シリアル転送クロックをカウント源とし
て、前記カウント状態指示信号に応じて、少なくとも１
回以上、前記主局から発するシリアル転送情報の出力タ
イミングに同期をとってカウント値をカウントアップさ
せ、前記従局において、自局の前記カウント値に基づいて、
一連のシリアル通信の従局信号処理を実行させることを
特徴とするシリアル通信制御プログラムを記録した記録
媒体。
【請求項１６】前記制御プログラムはコンピュータ
に、前記従局において、前記カウント値に対して、予め設定
された所定のカウント値に達したことを検出させ、かつ
検出されたタイミングのうち、特定タイミングでシリア
ル通信の従局信号処理を実行させると同時に、検出され
た全てのタイミングをタイミング信号として前記主局に
返送させ、前記主局において、全従局から発する前記タイミング信
号と主局の前記カウント値のタイミングを比較させてそ
の位相ずれを検出させ、かつ検出の結果、前記タイミン
グ信号のタイミングに位相ずれが生じたと検出した場合
には通信情報転送エラーと判断して所定の転送エラー処
理を実行させることを特徴とする請求項１５に記載のシ
リアル通信制御プログラムを記録した記録媒体。
【請求項１７】前記制御プログラムはコンピュータ
に、前記従局において、前記カウント値に対して予め設定さ
れたカウント値に達したことを検出させ、かつ検出され
た特定タイミングで、シリアル通信の従局信号処理を実
行させ、更に、前記カウント値が変化する全てのタイミ
ングをタイミング信号として前記主局に返送させ、前記主局において、全従局から発する前記タイミング信
号と主局の前記カウント値が変化するタイミングを比較
してその位相ずれを検出させ、かつ検出の結果、前記タ
イミング信号のタイミングに位相ずれが生じたと検出し
た場合には、通信情報転送エラーと判断して所定の転送
エラー処理を実行させることを特徴とする請求項１５に
記載のシリアル通信制御プログラムを記録した記録媒
体。
【請求項１８】一つの主局を中心に複数の従局を有す
るループ式伝送路で構成された装置内のシリアル通信を
コンピュータによって行うための制御プログラムを記録
した記録媒体であって、該制御プログラムはコンピュー
タに、前記主局から発するシリアル転送情報に同期してシリア
ル転送クロックを該主局から発生させ、前記主局と複数の前記従局とが各々において、前記主局
から発する前記シリアル転送クロックをカウント源とし
て全転送クロックのカウントを実行させ、前記従局において、自局の前記カウントの実行で得られ
るカウント値に基づいて一連のシリアル通信の従局信号
処理を実行させ、かつ該カウント値の変化に基づいて、
前記主局に返送するタイミング信号を予め設定された所
定のクロック数周期で発生させ、前記主局において、全従局から発する前記タイミング信
号と主局の前記カウントの実行で得られるカウント値の
タイミングを比較させてその位相ずれを検出させ、かつ
検出の結果、前記タイミング信号のタイミングに位相ず
れが生じたと検出した場合には通信情報転送エラーと判
断して所定の転送エラー処理を実行させることを特徴と
するシリアル通信制御プログラムを記録した記録媒体。
【請求項１９】前記制御プログラムはコンピュータ
に、前記従局において、前記カウント値に対して予め設定さ
れたカウント値に達したことを検出させ、かつ検出され
た特定タイミングで、シリアル通信の従局信号処理を実
行させることを特徴とする請求項１８に記載のシリアル
通信制御プログラムを記録した記録媒体。