JPS63290033A - デ−タ送受信回路 - Google Patents
デ−タ送受信回路Info
- Publication number
- JPS63290033A JPS63290033A JP12475187A JP12475187A JPS63290033A JP S63290033 A JPS63290033 A JP S63290033A JP 12475187 A JP12475187 A JP 12475187A JP 12475187 A JP12475187 A JP 12475187A JP S63290033 A JPS63290033 A JP S63290033A
- Authority
- JP
- Japan
- Prior art keywords
- data
- circuit
- inverted
- register
- transmission
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005540 biological transmission Effects 0.000 title abstract description 20
- 238000001514 detection method Methods 0.000 abstract description 10
- 238000010586 diagram Methods 0.000 description 3
- 230000005856 abnormality Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は装置間で２値データの送受信を行うためのデー
タ送受信回路に関し、特に送信データの誤り検出方式に
関する。
タ送受信回路に関し、特に送信データの誤り検出方式に
関する。
［従来の技術］
従来この種のデータ送受信回路において、例えばマイク
ロプロセッサとメモリとの間のアドレスデータの送受信
にあたっては、データにパリティヒツトを付加しこのパ
リティビットを検査することにより送受信データの正常
性を検出するのか一般的であった。
ロプロセッサとメモリとの間のアドレスデータの送受信
にあたっては、データにパリティヒツトを付加しこのパ
リティビットを検査することにより送受信データの正常
性を検出するのか一般的であった。
［解決すべき問題点］
しかしなから、従来のデータ送受信回路における誤り検
出方式では、パワティピットを生成しかつこれを検査し
なければならないためデータ送受信に時間を要し、また
複数ヒツトがエラーした場合にそのエラーを検出できな
いという問題点があった。
出方式では、パワティピットを生成しかつこれを検査し
なければならないためデータ送受信に時間を要し、また
複数ヒツトがエラーした場合にそのエラーを検出できな
いという問題点があった。
［問題点の解決手段〕
本発明は上記問題点を解決し、データ送受ｆ３を効率良
く実行でき、かつ複数のビットの誤りを検出することの
できる優れたデータ送受信回路を提供することを目的と
する。
く実行でき、かつ複数のビットの誤りを検出することの
できる優れたデータ送受信回路を提供することを目的と
する。
上記問題点を解決するため本発明に係るデータ送受（２
回路は、装置間で２値データの送受信を行うためのデー
タ送受信回路において、送信データを反転する反転手段
と、送信データ及び反転手段により反転された反転デー
タを交互に選択し、この選択された選択データを受信側
回路へ出力する選択手段と、選択手段からの選択データ
をラッチするラッチ手段と、ラッチ手段でラッチされた
データ及び上記選択手段からの選択データとが一致する
か否かに応じて送信データの誤りを検出する検出手段と
を設けて構成されるものである。
回路は、装置間で２値データの送受信を行うためのデー
タ送受信回路において、送信データを反転する反転手段
と、送信データ及び反転手段により反転された反転デー
タを交互に選択し、この選択された選択データを受信側
回路へ出力する選択手段と、選択手段からの選択データ
をラッチするラッチ手段と、ラッチ手段でラッチされた
データ及び上記選択手段からの選択データとが一致する
か否かに応じて送信データの誤りを検出する検出手段と
を設けて構成されるものである。
［実施例］
以下、本発明の一実施例について図面を参照して詳細に
説明する。
説明する。
第１図は本発明の一実施例によるデータ送受信回路の構
成を示すブロック図である。
成を示すブロック図である。
同図において、ｌはデータ送信側装置、２は受信側装置
、３はデータ伝送路である。データ送信側装置１は、送
信データを一時保持するデータレジスタ１１と、送信デ
ータの反転を行うデータ反転回路１２と、データレジス
タ１１又はデータ反転回路１２の出力を制ｇｉ信号１３
ａの指令により交互に選択するセレクタ回路１３とから
構成される。
、３はデータ伝送路である。データ送信側装置１は、送
信データを一時保持するデータレジスタ１１と、送信デ
ータの反転を行うデータ反転回路１２と、データレジス
タ１１又はデータ反転回路１２の出力を制ｇｉ信号１３
ａの指令により交互に選択するセレクタ回路１３とから
構成される。
一方、受信側装置２はレジスタ２１．反転検出回路２２
、そしてフリップフロップ回路２３とから構成される。
、そしてフリップフロップ回路２３とから構成される。
レジスタ２１はクロック信号２１ａによりセレクタ回路
１３で選択されたデータをラッチし、反転検出回路２２
はセレクタ回路１３からのデータとレジスタ２１とから
のデータの反一致回路（排他的論理和の論理積をとる回
路）てあり、セレクタ回路１３からのデータとレジスタ
２１からのデータとが一致しないときのみ出力は「１」
となる。フリップフロップ回路２３はストロ−ブイ３号
２３ａにより反転検出回路２２の出力を保持する。
１３で選択されたデータをラッチし、反転検出回路２２
はセレクタ回路１３からのデータとレジスタ２１とから
のデータの反一致回路（排他的論理和の論理積をとる回
路）てあり、セレクタ回路１３からのデータとレジスタ
２１からのデータとが一致しないときのみ出力は「１」
となる。フリップフロップ回路２３はストロ−ブイ３号
２３ａにより反転検出回路２２の出力を保持する。
次に、本実施例の動作について第２図を参照して説明す
る。
る。
第２し１（１）から（５）は本実施例の動作を示すタイ
ムチャートである。
ムチャートである。
先ず、データの送信にあたって送信データはデータ反転
回路１２で反転され、この反転されたデータはデータレ
ジスタ１１からの送信データとともにセレクタ回路１３
に人力される。セレクタ回路１３は、制御信号１３ａに
基づき送信データと反転されたデータを交互に順次伝送
路３上に出力する。この状態を示すのが、第２図（＋）
である。送信側のレジスタ２１には、クロック信号２１
ａにより第２図（２）に示すデータがラッチされる。反
転検出回路２２は第２図（＋） （２）に示すようにデ
ータか一致していなければ同図（３）の実線のように論
理「１」を出力する。
回路１２で反転され、この反転されたデータはデータレ
ジスタ１１からの送信データとともにセレクタ回路１３
に人力される。セレクタ回路１３は、制御信号１３ａに
基づき送信データと反転されたデータを交互に順次伝送
路３上に出力する。この状態を示すのが、第２図（＋）
である。送信側のレジスタ２１には、クロック信号２１
ａにより第２図（２）に示すデータがラッチされる。反
転検出回路２２は第２図（＋） （２）に示すようにデ
ータか一致していなければ同図（３）の実線のように論
理「１」を出力する。
従って、全てのデータが反転していないとき、即ち伝送
路３の１ビツトが本来「１」であるはずなのに「０」ス
タックしていた場合などは全ビットが反転していないた
め反転検出回路２２の出力は「０」となる。このように
して反転が正常か否か検出されると同図（４）に示すよ
うなストローブ信号によりフリップフロップ回路２３に
は「１」がラッチされ、同図（５）に示すように正常「
１」と判定される。一方、反転に異常があった場合には
萌述したように反転検出回路２２の出力は「０」 （図
中破線）となり、その結果フリップフロップ回路２３に
は「０」がラッチされる。
路３の１ビツトが本来「１」であるはずなのに「０」ス
タックしていた場合などは全ビットが反転していないた
め反転検出回路２２の出力は「０」となる。このように
して反転が正常か否か検出されると同図（４）に示すよ
うなストローブ信号によりフリップフロップ回路２３に
は「１」がラッチされ、同図（５）に示すように正常「
１」と判定される。一方、反転に異常があった場合には
萌述したように反転検出回路２２の出力は「０」 （図
中破線）となり、その結果フリップフロップ回路２３に
は「０」がラッチされる。
［発明の効果］
以ト詳細に説明したように本発明によりば送信データと
その反転データを交互に送信し、受信回路側でデータの
反転を検出することにより送信データの誤りが検出でき
るので、同時に複数ビットの誤りを検出できる。又、従
来のようにパリティピットを必要としないので容易にデ
ータの送受信を行うことかできる。
その反転データを交互に送信し、受信回路側でデータの
反転を検出することにより送信データの誤りが検出でき
るので、同時に複数ビットの誤りを検出できる。又、従
来のようにパリティピットを必要としないので容易にデ
ータの送受信を行うことかできる。
【図面の簡単な説明】
第１図は本発明の一実施例によるデータ送受信回路の構
成を示すブロック図、第２図（１）から（５）はそれぞ
お第１図の動作を示すタイムチャートである。 １：送信側装置 ２ 受信側装置 ３：伝送路 １１：データレジスタ １２：データ反転回路 １３：セレクタ回路 ２１：レジスタ ２２：反転検出回路 ２３、フリップフロップ回路
成を示すブロック図、第２図（１）から（５）はそれぞ
お第１図の動作を示すタイムチャートである。 １：送信側装置 ２ 受信側装置 ３：伝送路 １１：データレジスタ １２：データ反転回路 １３：セレクタ回路 ２１：レジスタ ２２：反転検出回路 ２３、フリップフロップ回路
Claims (1)
- 【特許請求の範囲】 装置間で２値データの送受信を行うためのデータ送受信
回路において、 送信データを反転する反転手段と、 送信データ及び反転手段により反転された反転データを
交互に選択し、この選択された選択データを受信側回路
へ出力する選択手段と、 選択手段からの選択データをラッチするラッチ手段と、 ラッチ手段でラッチされたデータ及び上記選択手段から
の選択データとが一致するか否かに応じて送信データの
誤りを検出する検出手段とを設けて構成されることを特
徴とするデータ送受信回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12475187A JPS63290033A (ja) | 1987-05-21 | 1987-05-21 | デ−タ送受信回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12475187A JPS63290033A (ja) | 1987-05-21 | 1987-05-21 | デ−タ送受信回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63290033A true JPS63290033A (ja) | 1988-11-28 |
Family
ID=14893213
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12475187A Pending JPS63290033A (ja) | 1987-05-21 | 1987-05-21 | デ−タ送受信回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63290033A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04170829A (ja) * | 1990-11-02 | 1992-06-18 | Fuji Heavy Ind Ltd | 車載コンピュータ間のデータ通信方法 |
| JPH0715405A (ja) * | 1993-06-25 | 1995-01-17 | Nec Corp | デジタル伝送路試験方式およびデジタル伝送路試験システム |
| WO2002069546A1 (fr) * | 2001-02-27 | 2002-09-06 | Toa Corporation | Emetteur et recepteur |
| JP2014225110A (ja) * | 2013-05-16 | 2014-12-04 | 三菱電機株式会社 | 安全コントローラ |
-
1987
- 1987-05-21 JP JP12475187A patent/JPS63290033A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04170829A (ja) * | 1990-11-02 | 1992-06-18 | Fuji Heavy Ind Ltd | 車載コンピュータ間のデータ通信方法 |
| JPH0715405A (ja) * | 1993-06-25 | 1995-01-17 | Nec Corp | デジタル伝送路試験方式およびデジタル伝送路試験システム |
| WO2002069546A1 (fr) * | 2001-02-27 | 2002-09-06 | Toa Corporation | Emetteur et recepteur |
| US7551690B2 (en) | 2001-02-27 | 2009-06-23 | Toa Corporation | Transmitter and receiver |
| JP2014225110A (ja) * | 2013-05-16 | 2014-12-04 | 三菱電機株式会社 | 安全コントローラ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR900006920B1 (ko) | 다수결에 의한 착오 검출 및 정정 방법 | |
| US5524112A (en) | Interface apparatus for transferring k*n-bit data packets via transmission of K discrete n-bit parallel words and method therefore | |
| JPH03191633A (ja) | データ転送方式 | |
| JPS63290033A (ja) | デ−タ送受信回路 | |
| US6505321B1 (en) | Fault tolerant parity generation | |
| US4701917A (en) | Diagnostic circuit | |
| KR100806454B1 (ko) | 도출 클럭킹에 대한 데이터 밀도를 유지하기 위한 방법 및장치 | |
| JPH1164450A (ja) | 半導体試験装置 | |
| JP2979814B2 (ja) | シリアルデータ転送装置 | |
| KR940006297Y1 (ko) | 리시버 및 트랜스미터 회로 | |
| JPH09237197A (ja) | 半導体集積回路装置 | |
| KR0179760B1 (ko) | 프로그래머블 로직 콘트롤러의 출력 데이타 체크회로 | |
| KR960000418Y1 (ko) | 통신라인 상태 검사장치 | |
| JPH0510435Y2 (ja) | ||
| JPH0290744A (ja) | 通信システム自己診断装置 | |
| JPS612440A (ja) | 並列デ−タ伝送装置 | |
| JPS60249446A (ja) | デ−タ送受信装置 | |
| JP2740492B2 (ja) | Ｌｓｉ間非同期データ転送回路 | |
| JPH034623A (ja) | 直列データ伝送システム | |
| JPH0865277A (ja) | シリアルデータ伝送方法 | |
| JP2803479B2 (ja) | シリアルデータ受信装置 | |
| JPH04267631A (ja) | パリティビット付加方式 | |
| JPS62137938A (ja) | デ−タ伝送装置 | |
| JPH11306096A (ja) | シリアル通信装置および方法並びにシリアル通信制御プログラムを記録した記録媒体 | |
| JPS59135561A (ja) | 回線制御信号検出，送信回路 |