JPS62137938A - デ−タ伝送装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、雑音が混入しでも誤動作するおそれのない
データ伝送装置に関づる。

〔従来技術の説明〕

従来のデータ伝送装置の例とじて１特公昭５２−１３３
６７号公報、待間昭５９−２３０３４８号公報に示され
るものがある。

パルス中変調（ＰＷＭ）信号で表現されるアドレスクロ
ック（ｃｉ　号Ｓ　Ａを発生するアドレスクロック信号
発生装置１と、このアドレスクロック信号ＳＡを伝送す
るアドレスクロック信号伝送路３と、アドレスクロック
信号伝送路に併設されるデータ信号伝送路５と、前記画
伝送路３．５にそれぞれ接続されアドレスクロック信号
伝送路から所定のアドレスクロック信号を受（プ取ると
これとタイミングを合わせて適宜のデータ信＠Ｓｏをデ
ータ信号伝送路５へ送出づる送信器７と、前記画伝送路
にそれぞれ接続されアドレスクロック信号伝送路３から
前記アドレスクロック信Ｆ３ＳＡを受（′ｊ取るとこれ
とタイミングを合わせて前記アドレスクロック信号ＳＡ
と一緒に伝送されてきたデータ信号ＳＤをデータ信号伝
送路から受信づる受信器９と、から構成されでいる。

なお、第５図には、一対の送受信器のみ示したが、通゛
帛前記伝送路３．５には複数対の送受信器が接続されて
いるものである。

７ｆＳ５図乃至第６図を参照しながら前記データ伝送装
置をより詳細に説明づると、アドレスクロック信号ＳＡ
は、第６図（ｂ）のごとぎ３ビットＭ系列のＰＷＭ信号
から成っており、周期τのクロック情報と周期７τの３
ビットＭ系列のアドレス情報を含んでいる。

ここに、各クロック周期・・・τ１．τ２．τ３・・−
における実際アドレス指定は、各クロック周期・・・τ
１．τ２．τ３・・・に先行する３クロック周期におけ
るアドレスクロック信号の組み合わせパターンで実行さ
れるようになっている。例えば、クロック周期τ２にお
いては、ｒｏｏ　Ｉ　Ｊというアドレスクロック信号の
組み合わせパターンでアドレス指定がなされる　（ここ
でアドレスは第６図（ａ　＞においてアドレスクロック
信号を右から読んだ組み合わせパターンで指定されると
約束する）。そして、この間においてアドレスｒｏｏ１
Ｊを付与された送受信器が送受信可能となるものである
。なあ、前−記の如くして指定されるアドレスは周期７
τの間に７種顕現われるものである。

一方、前記７種類のうちの適宜のアドレスを付与された
送受信器７．９には、前記アドレスクロック信号ＳＡの
時系ダ１符号・・・１００１０・・・を順次記憶する３
個のシフトレジスタＲ＋　、Ｒ２、Ｒ３が設けられてい
る。このシフ１−レジスタＲ＋　、　Ｒ２、Ｒ３は、第
６図（ｂ　）に示す如くアドレスクロック信号の各時系
列符号・・・１００１０・・・を、それぞれ３τ、２τ
、τだけ遅延して記憶するものである。従って、各送受
信器７．９は各クロック周期にあけるシフトレジスタ１
１＋　、Ｒ２、Ｒ３の内容を参照することにより、該ク
ロック周期において指定されたアドレスを容易に認識す
ることができるものである。

そして、送受信器７，９は各クロック周期における、シ
フトレジスタの内容と、前記自己に付与されたアドレス
とを比較し、シフトレジスタの内容が自己に付与された
アドレスと一致していれば、対応する送受信器間で送受
信し合うことができるものである。

ここに、送受信されるデータ信号は、例えば第７図に示
す如く構成されており、そのエンドビットの手前にはパ
リティピットが加えられ、データ伝送の際に誤りがあっ
たか否かを検査するようにしている。

しかしながら、このようなデータ伝送装置に於いては、
アドレスクロック信号に例えば高周波雑音が混入すると
、パルス波形が悪影響を受け、同時に２台の送信器がデ
ータを送信しデータ信号が伝送路上で衝突するとか、あ
るいは相互に対応しない送受信器同士が送受信し誤った
データが受信器に入力されたりするとかの問題点があっ
た。

また、データ信号に高周波雑音が混入した場合には偶数
個ビットに読み取りエラーが生ずると、パリティピット
の検出で読み取りエラーがチェックされず、そのまま誤
ったデータを出力してしまう虞れがあった。

特に、伝送するデータが受信器側の電気機器のタイマの
トリガ信号であったり、ラッチの反転信゛号である場合
には、前記誤り伝送により前記電気機器に種々の不具合
が発生づるという問題点があったのである。

（発明の目的〕 この発明の目的は、前記従来技術の問題点を解決するこ
とであり、アドレス信号及びデータ信号のいずれに雑音
が混入しても、データ信号を誤って伝送する虞れが全く
ないデータ伝送装置を提供することである。

〔発明の概要〕

前記目的を達成するため、この発明は、前記従来のデー
タ伝送装置の送信器及び受信器の少くとも一方に、伝送
路中の雑音を常時監視し、雑音が浪人した場合には所定
の信号区間だ１ブデータ信丹の送受信動作を停止させる
動作停止回路を設けた。

〔実施例の説明〕

以下、この発明の実施例を第１図乃至第４図を参照しな
がら説明づる。第１図及び第２図はそれぞれこの実施例
の送信器及び受信器のブロック図、第３図はこの実施例
の作用を示すタイムチャートである。なお、図示しない
が、前記送受信器の接続は、第５図に示した従来例と全
く同様であり、アドレスクロック信号発生装置１に接続
したアドレスクロック信号伝送路３及びこれに併設した
データ信号伝送路５のそれぞれに、対応づる送受信器が
複数対接続されて成るものである。

第１図を参照するに、このデータ伝送装置の送信器１１
には、第１動作停止回路１３と、アドレス判定回路１５
とデータ信号作成回路１７とが設けられている。

第１動作停止回路１３はアドレスクロック信号伝送路３
に混入してくる高周波雑音を検知する高周波雑音検知回
路１９と、この高周波検知回路１９の検知出力をトリが
として起動し３クロック周期（３τ）の間だ【ノＨレベ
ルの動作停止信号を出力するタイマ回路２１から成って
いる。

アドレス判定回路１５は、既に述べたシフトレジスタＲ
＋　、Ｒ２、Ｒ３を有し、アドレスクロック信号伝送路
３から入力されるアドレスクロック信号を受信すると、
該アドレスクロック化ｑの符号列パターンで形成される
アドレスが自己のアドレスと一致しでいるか否かを判定
し、一致していればＨレベルの信号をデータ信号作成回
路１７へ出力するものである。また一方、アドレス判定
回路１５は、前記タイマ回路２１から動作停止信号を受
１ノ取ると、クロック周期τに等しい遅延時間が経過し
た後、該信号の値を判断し、これがＨレベルとなってい
る場合には前記アドレスの判定動作を停止するものであ
る。

前記データ信号作成回路１７は、種々のデータ信号を入
力するためのデータ信号入力端子２３、及び前記アドレ
ス判定回路１５に接続され、前記アドレス判定回路１５
からＨレベルの信号を受け取ると前記データ信号入力端
子２３より入力されたデータ信号をシリアル変換して、
例えば第７図に示すフォーマットのシリアル信号として
、データ信号伝送路５へ出力するものである。

従って、この送信器１１は、アドレスクロック信号に高
周波雑音が混入していない場合には、該アドレスクロッ
ク信号によって指定される現在アドレスを自己のアドレ
スと比較し、両者が一致していれば、データ信号入力端
子２３から入力されるデータ信号をデータ信号伝送路５
に出力する一方、アドレスクロック信号に高周波雑音が
混入した場合には、該混入時のクロック周期の次のクロ
ック周期から３クロック周期の信号区間だけ、データ送
信動作を停止するものである。

第２図に示されるように、このデータ伝送装置の受信器
２５には、前記送信器１１に設置されたと同様の第１動
作停止回路１３及びアドレス判定回路１５、並びに第２
動作停止回路２７、データ信号復路回路２９及びラッチ
回路３１等が設けらセしている。

前記送信器１１に設首されたと同様のアドレス￥１１定
回路１５の出力は、第２動作停止回路２７のフリップフ
ロツ１回路３３と、データ信号復号回路２９に入力され
ている。

ここに第２動作停止回路２７は、データ信り伝送路５に
混入した高周波雑音を検知する第２高周波検知回路３５
と、１１を記アドレス判定回路１５及び第２高周波検知
回路３５からの出力でセット・リセッｉ−されるフリッ
プ・フロップ回路３３より成り、フリップフロップ３３
からの出力をアンド回路３７の入力９んに入力するもの
である。

一方データ信号復号回路２つは、前記データ信号伝送路
５及びアドレスＹ１１定回路１５に接続され、アドレス
判定回路］５からＨレベルの（Ｍ　弓を受け取ると、デ
ータ信号伝送路５からデータ信号を読み込み、適宜復号
すると共にパラレル信号に変換しラッチ回路３１へ出力
するものである。

ラッチ回路３１は、前記アンド回路からの入力が１」の
ときにのみラッチ動作を実行し、ラッチしたデータ信号
をデータ信号出力端子３９に出力する。

従って、この受信器２５は高周波雑音が全く混入してお
らず、かつ、アドレスクロック信号で自己のアドレスが
指定された場合には、アドレス判定回路１５及び第２動
作停止回路の出力からＨを出力づることにより、データ
信号伝送路５からデータ信号を読み込み、読み込んだデ
ータ信号をラッチ回路３１を介し【データ信号出力クメ
；子３９へ出力するものである。

また、アドレスクロック信号に高周波雄＆が混入した場
合には、前記送信器１１の場合と同様、アドレス判定回
路１５の判定動作を停止し、その出力をしに保持するこ
とにより、データ信号復号動作を停止づる。

更に、データ信号ＳＤに高周波雑音が混入した場合には
、第２高周波検知回路３５で検知し、フリップフロップ
回路３３をリヒットし、アンド回路３７の入力端子をＬ
とし、ラッチ回路３１のラッチ動作を規制することによ
り、データ信号伝送路５から入力されるデ〜り信号を無
効とするものひある。

次に、アドレスクロック信号又はデータ信号に高周波′
ｊ４Ｉ音が混入した際の、このデータ伝送装置全体の作
用を第３図、第４図を参照しながら説明する。なお、第
３図のタイムチャート及び第４図のデータフォーマット
等は、データ伝送装置に設けられている全ての送受信器
に共通のタイミングを示すものである。

まず第３図（ａ　＞、（１）　）に示す如くアドレスク
ロック信号が伝送されているとする。ここに雑音が混入
してこない場合の作用は、従来と全く同様であり、例え
ばクロック周期τ１に於いては、アドレスｒ０１１Ｊが
指定されているので、アドレスｆｏ１１Ｊを付与された
送受信器１１．２５がデータ信号の授受を行なう。

次いｒ１１００（Ｃ）に示づ如く、クロック周期τ２に
Ｊ３いてアドレスクロック信号に高周波雑音が混入した
とする。すると、該クロック周期τ２におけるアドレス
クロック信号が信号値「１」を示す正しい波形から雑音
を含んだ歪んだ波形となる。この波形は、前記アドレス
判定回路１５のシフトレジスタＲ＋　、Ｒ２、Ｒ３に入
力される際に、信号値「１」の波形と読まれたり、値号
値ｒＯＪの波形と読まれたりするので、以下イハ号値「
×」をイｊ覆るとする。

なお、シフトレジスタＲ＋　、Ｒ２、Ｒ３は、前述した
ように、各アドレスクロック信号を３τ。

２τ、τの遅延時間を経て記憶するようにしているため
、高周波雑音が伝送路に８大した際（り［］ツク周周期
２）には高周波雑音の影響を受＆」ず、正しい送受器間
（第３図の場合アドレス［００１」の送受信器間）の送
受信を可能とする。

さて、前記クロック周期で２において高周波雑音がアド
レスクロックイ八〇に混入するど、前述したように送受
信器１１．２５の高周波検知回路１９が検知動作し、タ
イマ回路２１が起動され、第３図（Ｃ）に示すように、
タイマ回路から動作停止信号が出力される。

この動作停止信号はタイマ回路２１から７ドレス判定回
路１５に入力される。

遅延時間でか経過し、クロック周期がτ３となると、シ
フトレジスタの内容が［ｘ　、Ｏ，ＯＪとなりデータ伝
送に悪影響のでる状態となる。ところが、同時に前記動
作停止信号により、第３図（ｆ）に示ず如く、アドレス
判定回路１５が前記シフトレジスタの変更と同じタイミ
ングで判定動作を停止するので、実際アドレスの判定は
行なわれず、高周波雑音による悪影響を受けたアドレス
指定は無効となる。

続く、クロック周期τ３．τ４に於いてｂ、高周波雑音
により悪影響を受けたアドレスクロック情報ｒＸＪがシ
フトレジスタに残存づる間、アドレス判定回路１５はア
ドレス判定動作を停止するから、前記高周波雑音による
アドレス判定回路１５への悪影響は全て除去されるもの
である。

以後、前記情報ｒＸＪがシフトレジスタから消え去ると
、これとタイミングを合わせてアドレス判定回路が再び
判定動作を開始するので、前記従来のデータ伝送装置と
同様に、アドレス指定により、対応する送受信器１１．
２５が相互にタイミングを合わせて送受信できるように
なるものである。

従って、この実施例では、アドレス信号に高周波雑音が
混入した際には該高周波雑音の影響を受けたアドレス信
号がアドレス判定回路内に存在している間アドレス判定
動作を停止づるようにしたので、同時に２個以上送信器
が送信し伝送路内でデータ信号が衝突したり、対応しな
い送受信器間でデータ交換が行なわれる等の誤動作が発
生しないものである。

また、第４図に示す如くデータ信号に高周波雑音が混入
した場合には、各受信器の第２高周波検知回路３５が検
知動作をし、フリツプフロツプ回路３３をリセットする
。すると、該フリップフロップ回路３３の出力がしとな
り、アンド回路３７の出力がＬとなり、ラッチ回路３１
のラッチ０１作が規制されるから、高周波雑音により悪
影響を受けたデータ信号がラッチ回路において無効とさ
れるものである。

なお、前記フリップフロップ回路がリセットされた後、
次の正しいデータ信号が入力される際には、対応するア
ドレスクロック信号が入力された時、アドレス判定回路
からの信号で再び前記フリップフロップ回路がセットさ
れる。このため、データ信号が信号復号回路を介してラ
ッチ回路に入力された時、ラッチ回路がラッチ動作する
ことが可能となり、従来と同様にデータ信号がデータ信
号出力端子に出力されるものである。

従って本実施例によれば、データ信号の偶数個ビットに
高周波雑音が混入した場合にも、該雑音を見逃すことな
くチェックでき、従って該高周波雑音により悪影響を受
けたデータ信号を除去することができる。

なお、前記実施例では、送受信器１１．２５の両方に動
作停止回路１３を設【ブたが、必ずしもこのようにする
必要はなく、例えば、受信器２５側にのみ動作停止回路
を設けてもよい。このようにすることにより回路構成を
一層簡素化することができる。

（発明の効果） 以上説明したように、この発明は、アドレス信号又はデ
ータ信号に高周波雑音が混入した場合には、所定時間だ
け出力側にデータ信号を出力しないようにしたので、誤
ったデータ伝送を行なうことがなく、従って受信器側の
電気機器に不具合を発生させる虞れが全くないものであ
る。

【図面の簡単な説明】

第１図乃至第４図は本発明の実施例を示し、第１図、第
２図は送信器、受信器のブロック図、第３図はアドレス
信号等のタイムチャート、第４図はデータ信号等の説明
図、一方、第５図乃至第７図はいずれも従来のデータ伝
送装置を示し、第５図はその全体説明図、第６図はアド
レス信号等のタイムチャート、第７図はデータ信号のフ
ォーマット例である。 １１・・・送信器　　　　１３・・・第１動作停止回路
１５・・・アドレス判定回路 １つ・・・第１高周波検知回路 ２１・・・タイマ回路　　２５・・・受信器２７・・・
第２動作停止回路 ３３・・・フリップフロップ回路 ３５・・・第２高周波検知回路 特許出願人　　　　　日産自動車株式会社第ａ図 第４図

Claims (4)

【特許請求の範囲】
1. （１）アドレスクロック信号を発生するアドレスクロッ
   ク信号発生装置と、このアドレスクロック信号発生装置
   からのアドレスクロック信号を伝送するアドレスクロッ
   ク信号伝送路と、アドレスクロック信号伝送路と併設さ
   れるデータ信号伝送路と、前記両伝送路にそれぞれ接続
   され前記アドレスクロック信号伝送路から所定のアドレ
   スクロック信号を受け取るとこれとタイミングを合わせ
   て適宜のデータ信号を前記データ信号伝送路へ送出する
   送信器と、前記両伝送路にそれぞれ接続され前記アドレ
   スクロック信号伝送路から前記アドレスクロック信号を
   受け取るとこれとタイミングを合わせて伝送されてきた
   データ信号を前記データ信号伝送路から受信する受信器
   と、を具備するデータ伝送装置であって、前記送信器及
   び受信器の少くとも一方に、前記伝送路中に雑音が混入
   したとき所定の信号区間だけ前記データ信号の送受信動
   作を停止させる動作停止回路を設けたことを特徴とする
   データ伝送装置。
2. （２）前記動作停止回路は、前記アドレスクロック信号
   伝送路に雑音が混入したとき所定の信号区間だけ前記デ
   ータ信号の送受信動作を停止するものであることを特徴
   とする特許請求の範囲第１項に記載のデータ伝送装置。
3. （３）前記アドレスクロック信号はｎビットＭ系列のパ
   ルス巾変調信号であり前記送受信器のアドレスはｎ次と
   なっている場合において、前記動作停止回路は、前記ア
   ドレスクロック信号伝送路に雑音が混入した場合該雑音
   が混入してからクロック周期のｎ倍だけ前記データ信号
   の送受信動作を停止するものであることを特徴とする特
   許請求の範囲第２項に記載のデータに転送装置。
4. （４）前記動作停止回路は、前記データ信号伝送路に雑
   音が混入したとき所定の信号区間だけ前記データ信号の
   受信動作を停止させるものであることを特徴とする特許
   請求の範囲第１項に記載のデータ伝送装置。