JP2003204369A - 信号送受信装置、回路、およびループバックテスト方法 - Google Patents
信号送受信装置、回路、およびループバックテスト方法Info
- Publication number
- JP2003204369A JP2003204369A JP2002001900A JP2002001900A JP2003204369A JP 2003204369 A JP2003204369 A JP 2003204369A JP 2002001900 A JP2002001900 A JP 2002001900A JP 2002001900 A JP2002001900 A JP 2002001900A JP 2003204369 A JP2003204369 A JP 2003204369A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- error
- transmitting
- transmission
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
- H04B10/03—Arrangements for fault recovery
- H04B10/035—Arrangements for fault recovery using loopbacks
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
- H04B10/07—Arrangements for monitoring or testing transmission systems; Arrangements for fault measurement of transmission systems
- H04B10/071—Arrangements for monitoring or testing transmission systems; Arrangements for fault measurement of transmission systems using a reflected signal, e.g. using optical time domain reflectometers [OTDR]
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/24—Testing correct operation
- H04L1/242—Testing correct operation by comparing a transmitted test signal with a locally generated replica
- H04L1/243—Testing correct operation by comparing a transmitted test signal with a locally generated replica at the transmitter, using a loop-back
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Maintenance And Management Of Digital Transmission (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】 （修正有）
【課題】 信号通信用の信号送受信装置のループバック
テストを行う際に、必要な送信回路群と受信回路群を繋
ぐ高速信号線を削減し、実装コストと消費電力の低減す
る装置を提供することである。 【解決手段】 101はパラレル信号を送受信する通信装
置A、103はシリアル信号を送受信する通信装置B、102は
通信機間でパラレル信号とシリアル信号の変換を行う信
号送受信装置である。信号送受信装置は、送信回路IC10
4と受信回路IC108で構成される。送信回路ICは、シリア
ライザ105、送信ドライバ107から構成され、受信回路IC
は、入力バッファ111とデシリアライザ109で構成され
る。
テストを行う際に、必要な送信回路群と受信回路群を繋
ぐ高速信号線を削減し、実装コストと消費電力の低減す
る装置を提供することである。 【解決手段】 101はパラレル信号を送受信する通信装
置A、103はシリアル信号を送受信する通信装置B、102は
通信機間でパラレル信号とシリアル信号の変換を行う信
号送受信装置である。信号送受信装置は、送信回路IC10
4と受信回路IC108で構成される。送信回路ICは、シリア
ライザ105、送信ドライバ107から構成され、受信回路IC
は、入力バッファ111とデシリアライザ109で構成され
る。
Description
【０００１】
【発明の属する技術分野】本発明は、光または電気信号
を用いた信号送受信装置で、正常に通信が行われている
ことを確認する手法に関する。特に、通信装置と信号送
受信装置との間で行われるループバックテスト方式に関
する。
を用いた信号送受信装置で、正常に通信が行われている
ことを確認する手法に関する。特に、通信装置と信号送
受信装置との間で行われるループバックテスト方式に関
する。
【０００２】
【従来の技術】従来、信号通信で使用される交換機、ル
ータ等には、通信装置間の信号伝送のために送信回路と
受信回路とがペアになった光または電気の信号送受信装
置が使用される。このような信号送受信装置では、正常
に通信が行われているかテストするため、通信装置から
送られてきたテスト信号を送信回路から受信回路へその
まま折り返して通信装置へ戻すというテストが行われ
る。通信装置では、通信装置が送信したテスト信号と信
号送受信装置から折り返されたテスト信号との比較を行
い正常に通信が行われているか判断する。このテスト方
式をループバックテスト方式と呼ぶ。この従来技術とし
ては、例えば、米国特許第5,787,114号に記載されてい
る方法がある。
ータ等には、通信装置間の信号伝送のために送信回路と
受信回路とがペアになった光または電気の信号送受信装
置が使用される。このような信号送受信装置では、正常
に通信が行われているかテストするため、通信装置から
送られてきたテスト信号を送信回路から受信回路へその
まま折り返して通信装置へ戻すというテストが行われ
る。通信装置では、通信装置が送信したテスト信号と信
号送受信装置から折り返されたテスト信号との比較を行
い正常に通信が行われているか判断する。このテスト方
式をループバックテスト方式と呼ぶ。この従来技術とし
ては、例えば、米国特許第5,787,114号に記載されてい
る方法がある。
【０００３】
【発明が解決しようとする課題】図１０で、従来のルー
プバックテスト方式の課題を説明する。図１０で1001は
パラレル信号を送受信する通信装置A、1003はシリアル
信号を送受信する通信装置Bであり、1002は通信装置間
でシリアル信号とパラレル信号を相互に変換して信号伝
送を行う信号送受信装置である。1004は送信回路IC、10
08は受信回路ICであり、この図ではそれぞれ別ＩＣで構
成されている場合を示してある。1005はパラレル信号を
シリアル信号に変えるシリアライザ、1007はシリアル信
号TXをドライブする送信ドライバ、1011はシリアル信号
RXを受信する入力バッファ、1009はシリアル信号をパラ
レル信号に変えるデシリアライザである。この信号送受
信装置は、通常の通信時では通信装置Aより送られてき
たパラレル信号TXDをパラレル‐シリアル変換したシリ
アル信号TXを通信装置Bへ送信し、逆に通信装置Bから送
られてきたシリアル信号RXをシリアル‐パラレル変換し
たパラレル信号RXDを通信装置Aへ送信する機能を果す。
一方、ループバックテスト時では、通信装置Aより送ら
れてきたテスト信号のシリアライザ出力信号ＴＸを、送
信回路ICから受信回路ICとを繋ぐ配線1006を経由して、
そのまま折り返してデシリアライザに入力し通信装置A
へ送り返す方法を行っている。しかし、この従来の方式
では、送信回路群と受信回路群の間にテスト信号と同量
の信号を流さなければならない。そのため、信号転送の
ための回路構成と転送時間が必要である。特に信号送受
信装置を送信回路群と受信回路群との別モジュール、あ
るいはICで構成する必要が生じた場合、信号折り返しの
ために送信回路群と受信回路群を繋ぐデータ信号と同じ
伝送速度の回路が必要となる。最近のデータ信号の伝送
速度は1Gbpsを超える高速なものが一般的であり、送信
回路群と受信回路群を繋ぐ信号線およびICピンは、高速
なものが要求される。しかし、一般に高速な信号線およ
びICピンは、低速のものよりも高価であるため実装コス
トの増加を招く。また、信号線の増加により余分な入出
力回路が必要となり消費電力の増加を招く。また、これ
らの構成に安価なものを用いれば、信号伝送の高速化が
できず、装置性能が落ちることになる。
プバックテスト方式の課題を説明する。図１０で1001は
パラレル信号を送受信する通信装置A、1003はシリアル
信号を送受信する通信装置Bであり、1002は通信装置間
でシリアル信号とパラレル信号を相互に変換して信号伝
送を行う信号送受信装置である。1004は送信回路IC、10
08は受信回路ICであり、この図ではそれぞれ別ＩＣで構
成されている場合を示してある。1005はパラレル信号を
シリアル信号に変えるシリアライザ、1007はシリアル信
号TXをドライブする送信ドライバ、1011はシリアル信号
RXを受信する入力バッファ、1009はシリアル信号をパラ
レル信号に変えるデシリアライザである。この信号送受
信装置は、通常の通信時では通信装置Aより送られてき
たパラレル信号TXDをパラレル‐シリアル変換したシリ
アル信号TXを通信装置Bへ送信し、逆に通信装置Bから送
られてきたシリアル信号RXをシリアル‐パラレル変換し
たパラレル信号RXDを通信装置Aへ送信する機能を果す。
一方、ループバックテスト時では、通信装置Aより送ら
れてきたテスト信号のシリアライザ出力信号ＴＸを、送
信回路ICから受信回路ICとを繋ぐ配線1006を経由して、
そのまま折り返してデシリアライザに入力し通信装置A
へ送り返す方法を行っている。しかし、この従来の方式
では、送信回路群と受信回路群の間にテスト信号と同量
の信号を流さなければならない。そのため、信号転送の
ための回路構成と転送時間が必要である。特に信号送受
信装置を送信回路群と受信回路群との別モジュール、あ
るいはICで構成する必要が生じた場合、信号折り返しの
ために送信回路群と受信回路群を繋ぐデータ信号と同じ
伝送速度の回路が必要となる。最近のデータ信号の伝送
速度は1Gbpsを超える高速なものが一般的であり、送信
回路群と受信回路群を繋ぐ信号線およびICピンは、高速
なものが要求される。しかし、一般に高速な信号線およ
びICピンは、低速のものよりも高価であるため実装コス
トの増加を招く。また、信号線の増加により余分な入出
力回路が必要となり消費電力の増加を招く。また、これ
らの構成に安価なものを用いれば、信号伝送の高速化が
できず、装置性能が落ちることになる。
【０００４】本発明は、従来のループバックテストにお
いて、装置内でテスト信号をそのまま転送することによ
るオーバーヘッドを削減することを目的とする。より具
体的には、ループバックテストの際に必要な送信回路群
と受信回路群を繋ぐ高速信号線を削減し、実装コストと
消費電力の低減する装置を提供する。
いて、装置内でテスト信号をそのまま転送することによ
るオーバーヘッドを削減することを目的とする。より具
体的には、ループバックテストの際に必要な送信回路群
と受信回路群を繋ぐ高速信号線を削減し、実装コストと
消費電力の低減する装置を提供する。
【０００５】
【課題を解決するための手段】上記の課題を解決するた
めの本願発明のテスト方法では、送信回路と受信回路と
を有する信号送受信装置が、他の通信装置との間の通信
の状態をテストするループバックテスト方法であって、
通信装置から送られてきたテスト信号を、受信回路から
送信回路へそのまま折り返して、上記通信装置へ戻すの
ではなく、上記受信回路において上記テスト信号の送信
状態を評価する第１のステップ、上記受信回路から送信
回路へ上記評価に基づいた評価結果信号を伝達する第２
のステップ、上記受信回路は該評価結果に基づいて、テ
スト信号またはテスト信号と異なる信号を上記通信装置
に戻す第３のステップを含むことを特徴とする。
めの本願発明のテスト方法では、送信回路と受信回路と
を有する信号送受信装置が、他の通信装置との間の通信
の状態をテストするループバックテスト方法であって、
通信装置から送られてきたテスト信号を、受信回路から
送信回路へそのまま折り返して、上記通信装置へ戻すの
ではなく、上記受信回路において上記テスト信号の送信
状態を評価する第１のステップ、上記受信回路から送信
回路へ上記評価に基づいた評価結果信号を伝達する第２
のステップ、上記受信回路は該評価結果に基づいて、テ
スト信号またはテスト信号と異なる信号を上記通信装置
に戻す第３のステップを含むことを特徴とする。
【０００６】第１のステップにおいては、例えば受信回
路において通信装置から送られてきたテスト信号を、あ
らかじめ決められた正しいテスト信号と比較することに
よって、テスト信号の送信状態（例えば誤り率）を評価
する。第２のステップにおいて、評価結果信号の情報量
は上記テスト信号の情報量よりも小さいこととする。第
３のステップにおいて、送信回路は例えば評価結果に基
づいて、あらかじめ決められた正しいテスト信号の少な
くとも１ビットを反転することによって、テスト信号と
異なる信号を作成し、通信装置に戻す。通信装置側で
は、戻されてきたテスト信号が正しいテスト信号か否か
を検出することにより、通信状態を判定することができ
る。
路において通信装置から送られてきたテスト信号を、あ
らかじめ決められた正しいテスト信号と比較することに
よって、テスト信号の送信状態（例えば誤り率）を評価
する。第２のステップにおいて、評価結果信号の情報量
は上記テスト信号の情報量よりも小さいこととする。第
３のステップにおいて、送信回路は例えば評価結果に基
づいて、あらかじめ決められた正しいテスト信号の少な
くとも１ビットを反転することによって、テスト信号と
異なる信号を作成し、通信装置に戻す。通信装置側で
は、戻されてきたテスト信号が正しいテスト信号か否か
を検出することにより、通信状態を判定することができ
る。
【０００７】信号送受信装置は、例えば、通信装置から
送られてくるパラレル信号をシリアル信号に変換して他
の通信装置に転送する機能を備えていてもよい。この場
合、テスト信号はパラレル信号であり得る。評価結果信
号はテスト信号より情報量が少ないことが好ましく、例
えば、テスト信号の正誤を示す１ビットの信号でもよ
い。受信回路と送信回路が、別々のチップで構成されて
いる場合、上記の１ビットの評価結果信号は、１つのピ
ンの間での転送が可能となる。また、評価結果信号にテ
スト信号より転送速度が遅いものを用いれば、用いる回
路が低価格ですむ。このためには、例えば、評価結果信
号のパルス幅を、テスト信号のパルス幅よりも広くすれ
ばよい。
送られてくるパラレル信号をシリアル信号に変換して他
の通信装置に転送する機能を備えていてもよい。この場
合、テスト信号はパラレル信号であり得る。評価結果信
号はテスト信号より情報量が少ないことが好ましく、例
えば、テスト信号の正誤を示す１ビットの信号でもよ
い。受信回路と送信回路が、別々のチップで構成されて
いる場合、上記の１ビットの評価結果信号は、１つのピ
ンの間での転送が可能となる。また、評価結果信号にテ
スト信号より転送速度が遅いものを用いれば、用いる回
路が低価格ですむ。このためには、例えば、評価結果信
号のパルス幅を、テスト信号のパルス幅よりも広くすれ
ばよい。
【０００８】本願発明の他の側面である信号送受信装置
の構成は、信号を受信する第１の回路と信号を発信する
第２の回路を有する信号送受信装置であって、上記第１
の回路は、入力されたテスト信号パターンのエラーの有
無を検出し、エラーが検出された場合、上記第２の回路
にエラーを示すエラー信号を送信し、上記第２の回路
は、上記エラー信号に基づいて、正しいテスト信号パタ
ーンか、誤ったテスト信号パターンのいずれかを発信す
ることを特徴とする。
の構成は、信号を受信する第１の回路と信号を発信する
第２の回路を有する信号送受信装置であって、上記第１
の回路は、入力されたテスト信号パターンのエラーの有
無を検出し、エラーが検出された場合、上記第２の回路
にエラーを示すエラー信号を送信し、上記第２の回路
は、上記エラー信号に基づいて、正しいテスト信号パタ
ーンか、誤ったテスト信号パターンのいずれかを発信す
ることを特徴とする。
【０００９】具体例としては、第１の回路は並列度a（a
≧1）のパラレル信号を受信信号とし、第２の回路は並
列度b（b≧1）のパラレル信号を発信信号とし、エラー
信号はシリアル信号、または、並列度ｃ（ａ＞ｃ，ｂ＞
ｃ）のパラレル信号である。通常はａ＝bでよい。本願
発明のさらに具体的な構成は、（１）光または電気信号
を用いた並列度ｎ（ｎ≧1）の信号と並列度m（m≧1）の
信号を通信装置間で相互に変換して送受信を行う信号送
受信装置であり、並列度ｎの信号を受信し並列度ｍの信
号に変換して送信する送信回路群、および並列度ｍの信
号を受信し並列度ｎの信号に変換して送信する受信回路
群で構成される信号送受信装置において、送信回路群に
通信装置から送られるテスト信号のエラー検出回路を有
し、受信回路群に通信装置と同等なテスト信号発生回路
を有するとともに、前記送信回路群のエラー検出回路で
検出したエラーの情報を信号の伝送速度よりも低速で受
信回路群に伝える回路を有し、そのエラー情報を元に前
記テスト信号発生回路でエラーを含むテスト信号を生成
し、通信装置に送り返し戻すループバック機能を持つこ
とを特徴とする。
≧1）のパラレル信号を受信信号とし、第２の回路は並
列度b（b≧1）のパラレル信号を発信信号とし、エラー
信号はシリアル信号、または、並列度ｃ（ａ＞ｃ，ｂ＞
ｃ）のパラレル信号である。通常はａ＝bでよい。本願
発明のさらに具体的な構成は、（１）光または電気信号
を用いた並列度ｎ（ｎ≧1）の信号と並列度m（m≧1）の
信号を通信装置間で相互に変換して送受信を行う信号送
受信装置であり、並列度ｎの信号を受信し並列度ｍの信
号に変換して送信する送信回路群、および並列度ｍの信
号を受信し並列度ｎの信号に変換して送信する受信回路
群で構成される信号送受信装置において、送信回路群に
通信装置から送られるテスト信号のエラー検出回路を有
し、受信回路群に通信装置と同等なテスト信号発生回路
を有するとともに、前記送信回路群のエラー検出回路で
検出したエラーの情報を信号の伝送速度よりも低速で受
信回路群に伝える回路を有し、そのエラー情報を元に前
記テスト信号発生回路でエラーを含むテスト信号を生成
し、通信装置に送り返し戻すループバック機能を持つこ
とを特徴とする。
【００１０】また、（２）上記（１）に記載の信号送受
信装置において、送信回路群で受信したテスト信号をエ
ラー検出回路でエラーの有無を検出し、エラー有無の1
ビットの情報を送信回路群から受信回路群へ伝える回路
を有し、そのエラーの有無の情報から受信回路群のテス
ト信号発生回路でエラーの有無を含むテスト信号を生成
し、通信装置に送り返し戻すループバック機能を特徴と
する。
信装置において、送信回路群で受信したテスト信号をエ
ラー検出回路でエラーの有無を検出し、エラー有無の1
ビットの情報を送信回路群から受信回路群へ伝える回路
を有し、そのエラーの有無の情報から受信回路群のテス
ト信号発生回路でエラーの有無を含むテスト信号を生成
し、通信装置に送り返し戻すループバック機能を特徴と
する。
【００１１】また、（３）上記（１）に記載の信号送受
信装置において、送信回路群で受信したテスト信号をエ
ラー検出回路でエラーのビット数を検出し、エラーのビ
ット数の情報を送信回路群から受信回路群へ伝える回路
を有し、そのエラーのビット数の情報から受信回路群の
テスト信号発生回路で受信した信号と同じエラービット
数を含むテスト信号を生成し、通信装置に送り返し戻す
ループバック機能を特徴とする。
信装置において、送信回路群で受信したテスト信号をエ
ラー検出回路でエラーのビット数を検出し、エラーのビ
ット数の情報を送信回路群から受信回路群へ伝える回路
を有し、そのエラーのビット数の情報から受信回路群の
テスト信号発生回路で受信した信号と同じエラービット
数を含むテスト信号を生成し、通信装置に送り返し戻す
ループバック機能を特徴とする。
【００１２】また、（４）上記（１）に記載の信号送受
信装置において、送信回路群で受信したテスト信号をエ
ラー検出回路でエラーのビット位置を検出し、エラーの
ビット位置の情報を送信回路群から受信回路群へ伝える
回路を有し、そのエラーのビット位置の情報から受信回
路群のテスト信号発生回路で受信した信号と同じエラー
のビット位置を含むテスト信号を生成し、通信装置に送
り返し戻すループバック機能を特徴とする。
信装置において、送信回路群で受信したテスト信号をエ
ラー検出回路でエラーのビット位置を検出し、エラーの
ビット位置の情報を送信回路群から受信回路群へ伝える
回路を有し、そのエラーのビット位置の情報から受信回
路群のテスト信号発生回路で受信した信号と同じエラー
のビット位置を含むテスト信号を生成し、通信装置に送
り返し戻すループバック機能を特徴とする。
【００１３】また、（５）上記（１）に記載の信号送受
信装置において、送信回路群で受信したテスト信号をエ
ラー検出回路でエラーを検出し、エラーの情報を信号の
伝送速度よりも低速なビットシリアル信号で送信回路群
から受信回路群へ伝える回路を有し、そのエラーの情報
から受信回路群のテスト信号発生回路で受信した信号と
同じエラー含むテスト信号を再現し、通信装置に送り返
し戻すループバック機能を特徴とする。また、（６）上
記（１）〜（５）に記載の信号送受信装置において、送
信回路群で受信したテスト信号のタイミング信号を送信
回路群から受信回路群へ伝える回路を有し、そのタイミ
ング信号を元に前記テスト信号発生回路で受信したテス
ト信号と同期したエラー情報を含むテスト信号を生成
し、通信装置に送り返し戻すループバック機能を特徴と
する。また、（７）上記（１）〜（６）に記載の信号送
受信装置において、エラー情報を送信回路群から受信回
路群へ伝える回路でエラー情報の伝達の有無を制御する
ことで、エラーの発生場所が送信回路側か受信回路側か
を特定することが可能なループバック機能を特徴とす
る。
信装置において、送信回路群で受信したテスト信号をエ
ラー検出回路でエラーを検出し、エラーの情報を信号の
伝送速度よりも低速なビットシリアル信号で送信回路群
から受信回路群へ伝える回路を有し、そのエラーの情報
から受信回路群のテスト信号発生回路で受信した信号と
同じエラー含むテスト信号を再現し、通信装置に送り返
し戻すループバック機能を特徴とする。また、（６）上
記（１）〜（５）に記載の信号送受信装置において、送
信回路群で受信したテスト信号のタイミング信号を送信
回路群から受信回路群へ伝える回路を有し、そのタイミ
ング信号を元に前記テスト信号発生回路で受信したテス
ト信号と同期したエラー情報を含むテスト信号を生成
し、通信装置に送り返し戻すループバック機能を特徴と
する。また、（７）上記（１）〜（６）に記載の信号送
受信装置において、エラー情報を送信回路群から受信回
路群へ伝える回路でエラー情報の伝達の有無を制御する
ことで、エラーの発生場所が送信回路側か受信回路側か
を特定することが可能なループバック機能を特徴とす
る。
【００１４】
【発明の実施の形態】以下、本発明の実施形態を、例を
用いて図面により詳細に説明する。図１は、本発明によ
る通信装置と信号送受信装置の基本構成例である。この
図で、101はパラレル信号を送受信する通信装置A、103
はシリアル信号を送受信する通信装置Bであり、この２
つの通信装置間でパラレル信号とシリアル信号の変換を
行い信号の送受信を行うのが信号送受信装置102であ
る。この例のような構成でのループバックテスト方法
は、通信装置Aと信号送受信装置間でのループバックと
通信装置Ｂと信号送受信装置間でのループバックとが考
えられるが、図１では、簡単のため通信装置Aと信号送
受信装置間でのループバックテストについてのみ示す。
用いて図面により詳細に説明する。図１は、本発明によ
る通信装置と信号送受信装置の基本構成例である。この
図で、101はパラレル信号を送受信する通信装置A、103
はシリアル信号を送受信する通信装置Bであり、この２
つの通信装置間でパラレル信号とシリアル信号の変換を
行い信号の送受信を行うのが信号送受信装置102であ
る。この例のような構成でのループバックテスト方法
は、通信装置Aと信号送受信装置間でのループバックと
通信装置Ｂと信号送受信装置間でのループバックとが考
えられるが、図１では、簡単のため通信装置Aと信号送
受信装置間でのループバックテストについてのみ示す。
【００１５】この例では、信号送受信装置は、送信回路
IC104と受信回路IC108の送信回路群と受信回路群が別の
ICで構成される。送信回路ICは、パラレル信号をシリア
ル信号に変えるシリアライザ105、シリアル信号TXをド
ライブする送信ドライバ107から構成され、受信回路IC
は、シリアル信号RXを受信する入力バッファ111とシリ
アル信号をパラレル信号に変えるデシリアライザ109で
構成される。通常通信時、すなわち非ループバックテス
ト時は、通信装置Aから送信されたパラレル信号TXDが送
信回路ICでシリアル信号TXに変換して通信装置Bに送信
され、逆に通信装置Bから送信されたシリアル信号RXが
受信回路ICでパラレル信号RXDに変換して通信装置Aに送
信される。
IC104と受信回路IC108の送信回路群と受信回路群が別の
ICで構成される。送信回路ICは、パラレル信号をシリア
ル信号に変えるシリアライザ105、シリアル信号TXをド
ライブする送信ドライバ107から構成され、受信回路IC
は、シリアル信号RXを受信する入力バッファ111とシリ
アル信号をパラレル信号に変えるデシリアライザ109で
構成される。通常通信時、すなわち非ループバックテス
ト時は、通信装置Aから送信されたパラレル信号TXDが送
信回路ICでシリアル信号TXに変換して通信装置Bに送信
され、逆に通信装置Bから送信されたシリアル信号RXが
受信回路ICでパラレル信号RXDに変換して通信装置Aに送
信される。
【００１６】この例では、本発明の特徴であるループバ
ックテスト回路は、送信回路IC内のエラー検出回路10
6、受信回路IC内のテスト信号発生回路110、およびエラ
ー情報を送信回路ICから受信回路ICに伝達する配線112
で構成される。エラー検出回路106は、あらかじめ通信
装置Aとの間で定められたテスト信号パターンと受信信
号パターンを例えば逐次比較しエラーを検出する。一
方、テスト信号発生回路は、あらかじめ通信装置Aとの
間で定められたテスト信号パターンを発生すると共に、
エラー情報を元にテスト信号パターンの任意のビットを
反転することができる。
ックテスト回路は、送信回路IC内のエラー検出回路10
6、受信回路IC内のテスト信号発生回路110、およびエラ
ー情報を送信回路ICから受信回路ICに伝達する配線112
で構成される。エラー検出回路106は、あらかじめ通信
装置Aとの間で定められたテスト信号パターンと受信信
号パターンを例えば逐次比較しエラーを検出する。一
方、テスト信号発生回路は、あらかじめ通信装置Aとの
間で定められたテスト信号パターンを発生すると共に、
エラー情報を元にテスト信号パターンの任意のビットを
反転することができる。
【００１７】図２で、本発明のループバックテストの動
作を、送信回路ICから受信回路ICへのエラー情報として
エラーの有無を伝達する場合について、具体例を説明す
る。TP1、TP2はあらかじめ通信装置Aとの間で定められ
たテスト信号パターンである。送信回路ICで受信した信
号TRは、エラー検出回路106でTP1と比較されてE1のよう
に両者に食い違いがあればエラーとして検出される。エ
ラー検出回路106でエラーが検出されるとエラー信号DE
にHレベルが出力される。エラー信号DEは、配線112を通
して受信回路ICのテスト信号発生回路へ伝えられる。テ
スト信号発生回路は、送信回路からのエラー信号DEがL
レベルの場合は、通信装置Aとの間で定められたテスト
信号パターンTP2を発生するが、エラー信号DEのHレベル
を受信するとテスト信号パターンTP2の例えば１ビット
（E2）が反転された信号TTを発生する。この信号TTが通
信装置Aに送信されるので、このループバックテストで
通信装置と信号送受信回路間のループバック経路内での
エラーの有無を試験することが出来る。ここでエラー信
号DEの伝送速度は、テスト信号パターンの１サイクル時
間ＴＰＣと同じ程度に低速にすることが出来る。従っ
て、送信回路ICと受信回路ICを繋ぐ配線とICピンは低速
なものが使用でき、実装コストの削減ができる。図３
で、図１と同じ装置構成で、送信回路ICから受信回路IC
へのエラー情報としてエラーの数を伝達する場合のルー
プバックテストの動作例を説明する。TP1、TP2はあらか
じめ通信装置Aとの間で定められたテスト信号パターン
である。送信回路ICで受信した信号TRは、エラー検出回
路でTP1と比較されてE1のように両者に食い違いがあれ
ばエラーとして検出され、エラー検出回路内のカウンタ
でテスト信号パターンの１サイクル内のエラー数がカウ
ントされる。テスト信号パターンの次のサイクルに、例
えばエラー数だけＬレベルとＨレベルを繰り返すような
エラー信号DEが出力され、配線112を通して受信回路IC
のテスト信号発生回路へ伝えられる。図３の例では、エ
ラーＥ１が３つあり、エラー信号ＤＥはＬレベルとＨレ
ベルを３回繰り返す信号となる。テスト信号発生回路
は、エラー信号DEで伝えられたエラー数だけTP2のビッ
ト（E2）を反転させた信号TTを発生する。この信号TTが
通信装置Aに送信されるので、このループバックテスト
でループバック経路内でのエラーの数を試験することが
できる。ここで送信回路ICと受信回路ICへ送信する信号
量は、エラー数２倍のビット数まで圧縮することがで
き、エラー信号DEの伝送速度は、送受信信号に比べて低
速にすることができる。従って上記の例と同様、送信回
路ICと受信回路ICを繋ぐ配線とICピンは低速なものが使
用でき、実装コストの削減ができる。図３では紙面の都
合上,信号（TR、TP1）と信号DEと信号（TT、TP2）の時
刻Ｔが示すように、時間関係がずれている。また、信号
ＤＥの時間スケールは、他の信号より縮小されている。
なお、この例では、エラーの数伝達方法としてエラーの
数だけLレベルとHレベルを繰り返す方式を用いたが、エ
ラーの数を2進数信号とクロック信号の２ビット信号で
伝達する方式などエラーの数が伝達できる方式であれば
良い。図４で、図１と同じ装置構成で、送信回路ICから
受信回路ICへのエラー情報としてエラーのテスト信号パ
ターン上の位置を伝達する場合のループバックテストの
動作例を説明する。TP1、TP2はあらかじめ通信装置Aと
の間で定められたテスト信号パターンである。送信回路
ICで受信した信号TRは、エラー検出回路でTP1と比較さ
れてE1のように両者に食い違いがあればエラーとして検
出され、エラー検出回路内のメモリにエラーのテスト信
号パターン上の位置が記録される。テスト信号パターン
の次のサイクルに、エラーの位置情報を含んだエラー信
号DEが出力され、配線112を通して受信回路ICのテスト
信号発生回路へ伝えられる。図４の例では、エラーＥ１
が３つあり、エラー信号ＤＥはそれぞれのエラーの位置
情報のデータセット、ER1, ER2, ER3からなる信号とな
る。テスト信号発生回路は、エラー信号DEからエラーの
位置情報を再現したTP2のビット（E2）を反転させた信
号TTを発生する。この信号TTが通信装置Aに送信される
ので、エラーの位置を再現したループバックテストがで
きる。ここで送信回路ICと受信回路ICへ送信する信号量
は、（エラー数）×（テスト信号パターンのビット数を
２進数で表したビット数）程度に圧縮することができ、
エラー信号DEの伝送速度は、送受信信号に比べて低速に
することができる。従って上記の例と同様、送信回路IC
と受信回路ICを繋ぐ配線とICピンは低速なものが使用で
き、実装コストの削減ができる。図４では紙面の都合
上,信号（TR、TP1）と信号DEと信号（TT、TP2）の時間
Ｔで示すように、時間関係がずれている。また、信号Ｄ
Ｅの時間スケールは、他の信号より縮小されている。図
５で、図１と同じ装置構成で、送信回路ICから受信回路
ICへのエラー情報を信号の伝送速度よりも低速なビット
シリアル信号で伝達する場合のループバックテストの動
作例を説明する。TP1、TP2はあらかじめ通信装置Aとの
間で定められたテスト信号パターンである。送信回路IC
で受信した信号TRは、エラー検出回路でTP1と比較され
てE1のように両者に食い違いがあればエラーとして検出
され、エラー検出回路内のメモリにエラー情報が記録さ
れる。テスト信号パターンの次のサイクルに、送受信信
号の伝送速度よりも低速なビットシリアル信号としてエ
ラー信号DEが出力され、配線112を通して受信回路ICの
テスト信号発生回路へ伝えられる。テスト信号発生回路
は、エラー信号DEから送信回路ＩＣで受信したテスト信
号を再現したTP2のビット（E2）を反転させた信号TTを
発生する。図５の例では、エラー信号ＤＥとしてテスト
信号パターン１サイクルをそのまま1/100低速にして送
信回路ＩＣから受信回路ＩＣへ送っている。この場合、
ループバックテストを行うのに送信回路ＩＣから受信回
路ＩＣへの信号伝送時間、すなわちテスト信号パターン
のサイクル時間TPCの100倍の時間がかかってしまうが、
送信回路ICで受信したテスト信号をそのまま送り返す、
従来のループバックテストと同等の試験ができる。エラ
ー信号DEの伝送速度は、送受信信号に比べて低速なの
で、送信回路ICと受信回路ICを繋ぐ配線とICピンは低速
なものが使用でき、実装コストの削減ができる。図５で
は紙面の都合上,信号（TR、TP1）と信号DEと信号（TT、
TP2）の時間Ｔで示すように、時間関係がずれている。
また、信号ＤＥの時間スケールは、他の信号より縮小さ
れている。
作を、送信回路ICから受信回路ICへのエラー情報として
エラーの有無を伝達する場合について、具体例を説明す
る。TP1、TP2はあらかじめ通信装置Aとの間で定められ
たテスト信号パターンである。送信回路ICで受信した信
号TRは、エラー検出回路106でTP1と比較されてE1のよう
に両者に食い違いがあればエラーとして検出される。エ
ラー検出回路106でエラーが検出されるとエラー信号DE
にHレベルが出力される。エラー信号DEは、配線112を通
して受信回路ICのテスト信号発生回路へ伝えられる。テ
スト信号発生回路は、送信回路からのエラー信号DEがL
レベルの場合は、通信装置Aとの間で定められたテスト
信号パターンTP2を発生するが、エラー信号DEのHレベル
を受信するとテスト信号パターンTP2の例えば１ビット
（E2）が反転された信号TTを発生する。この信号TTが通
信装置Aに送信されるので、このループバックテストで
通信装置と信号送受信回路間のループバック経路内での
エラーの有無を試験することが出来る。ここでエラー信
号DEの伝送速度は、テスト信号パターンの１サイクル時
間ＴＰＣと同じ程度に低速にすることが出来る。従っ
て、送信回路ICと受信回路ICを繋ぐ配線とICピンは低速
なものが使用でき、実装コストの削減ができる。図３
で、図１と同じ装置構成で、送信回路ICから受信回路IC
へのエラー情報としてエラーの数を伝達する場合のルー
プバックテストの動作例を説明する。TP1、TP2はあらか
じめ通信装置Aとの間で定められたテスト信号パターン
である。送信回路ICで受信した信号TRは、エラー検出回
路でTP1と比較されてE1のように両者に食い違いがあれ
ばエラーとして検出され、エラー検出回路内のカウンタ
でテスト信号パターンの１サイクル内のエラー数がカウ
ントされる。テスト信号パターンの次のサイクルに、例
えばエラー数だけＬレベルとＨレベルを繰り返すような
エラー信号DEが出力され、配線112を通して受信回路IC
のテスト信号発生回路へ伝えられる。図３の例では、エ
ラーＥ１が３つあり、エラー信号ＤＥはＬレベルとＨレ
ベルを３回繰り返す信号となる。テスト信号発生回路
は、エラー信号DEで伝えられたエラー数だけTP2のビッ
ト（E2）を反転させた信号TTを発生する。この信号TTが
通信装置Aに送信されるので、このループバックテスト
でループバック経路内でのエラーの数を試験することが
できる。ここで送信回路ICと受信回路ICへ送信する信号
量は、エラー数２倍のビット数まで圧縮することがで
き、エラー信号DEの伝送速度は、送受信信号に比べて低
速にすることができる。従って上記の例と同様、送信回
路ICと受信回路ICを繋ぐ配線とICピンは低速なものが使
用でき、実装コストの削減ができる。図３では紙面の都
合上,信号（TR、TP1）と信号DEと信号（TT、TP2）の時
刻Ｔが示すように、時間関係がずれている。また、信号
ＤＥの時間スケールは、他の信号より縮小されている。
なお、この例では、エラーの数伝達方法としてエラーの
数だけLレベルとHレベルを繰り返す方式を用いたが、エ
ラーの数を2進数信号とクロック信号の２ビット信号で
伝達する方式などエラーの数が伝達できる方式であれば
良い。図４で、図１と同じ装置構成で、送信回路ICから
受信回路ICへのエラー情報としてエラーのテスト信号パ
ターン上の位置を伝達する場合のループバックテストの
動作例を説明する。TP1、TP2はあらかじめ通信装置Aと
の間で定められたテスト信号パターンである。送信回路
ICで受信した信号TRは、エラー検出回路でTP1と比較さ
れてE1のように両者に食い違いがあればエラーとして検
出され、エラー検出回路内のメモリにエラーのテスト信
号パターン上の位置が記録される。テスト信号パターン
の次のサイクルに、エラーの位置情報を含んだエラー信
号DEが出力され、配線112を通して受信回路ICのテスト
信号発生回路へ伝えられる。図４の例では、エラーＥ１
が３つあり、エラー信号ＤＥはそれぞれのエラーの位置
情報のデータセット、ER1, ER2, ER3からなる信号とな
る。テスト信号発生回路は、エラー信号DEからエラーの
位置情報を再現したTP2のビット（E2）を反転させた信
号TTを発生する。この信号TTが通信装置Aに送信される
ので、エラーの位置を再現したループバックテストがで
きる。ここで送信回路ICと受信回路ICへ送信する信号量
は、（エラー数）×（テスト信号パターンのビット数を
２進数で表したビット数）程度に圧縮することができ、
エラー信号DEの伝送速度は、送受信信号に比べて低速に
することができる。従って上記の例と同様、送信回路IC
と受信回路ICを繋ぐ配線とICピンは低速なものが使用で
き、実装コストの削減ができる。図４では紙面の都合
上,信号（TR、TP1）と信号DEと信号（TT、TP2）の時間
Ｔで示すように、時間関係がずれている。また、信号Ｄ
Ｅの時間スケールは、他の信号より縮小されている。図
５で、図１と同じ装置構成で、送信回路ICから受信回路
ICへのエラー情報を信号の伝送速度よりも低速なビット
シリアル信号で伝達する場合のループバックテストの動
作例を説明する。TP1、TP2はあらかじめ通信装置Aとの
間で定められたテスト信号パターンである。送信回路IC
で受信した信号TRは、エラー検出回路でTP1と比較され
てE1のように両者に食い違いがあればエラーとして検出
され、エラー検出回路内のメモリにエラー情報が記録さ
れる。テスト信号パターンの次のサイクルに、送受信信
号の伝送速度よりも低速なビットシリアル信号としてエ
ラー信号DEが出力され、配線112を通して受信回路ICの
テスト信号発生回路へ伝えられる。テスト信号発生回路
は、エラー信号DEから送信回路ＩＣで受信したテスト信
号を再現したTP2のビット（E2）を反転させた信号TTを
発生する。図５の例では、エラー信号ＤＥとしてテスト
信号パターン１サイクルをそのまま1/100低速にして送
信回路ＩＣから受信回路ＩＣへ送っている。この場合、
ループバックテストを行うのに送信回路ＩＣから受信回
路ＩＣへの信号伝送時間、すなわちテスト信号パターン
のサイクル時間TPCの100倍の時間がかかってしまうが、
送信回路ICで受信したテスト信号をそのまま送り返す、
従来のループバックテストと同等の試験ができる。エラ
ー信号DEの伝送速度は、送受信信号に比べて低速なの
で、送信回路ICと受信回路ICを繋ぐ配線とICピンは低速
なものが使用でき、実装コストの削減ができる。図５で
は紙面の都合上,信号（TR、TP1）と信号DEと信号（TT、
TP2）の時間Ｔで示すように、時間関係がずれている。
また、信号ＤＥの時間スケールは、他の信号より縮小さ
れている。
【００１８】図６は、本発明による通信装置と信号送受
信装置の第２の構成例である。通信装置と信号送受信装
置の構成、信号送受信装置内の送信回路ICと受信回路IC
の構成は上記基本構成例と同じである。この図で、601
はパラレル信号を送受信する通信装置A、603はシリアル
信号を送受信する通信装置Bであり、この２つの通信機
間でパラレル信号とシリアル信号の変換を行い信号の送
受信を行うのが信号送受信装置602である。図６でも図
１と同様に、簡単のため通信装置Aと信号送受信装置間
でのループバックテストについてのみを示す。
信装置の第２の構成例である。通信装置と信号送受信装
置の構成、信号送受信装置内の送信回路ICと受信回路IC
の構成は上記基本構成例と同じである。この図で、601
はパラレル信号を送受信する通信装置A、603はシリアル
信号を送受信する通信装置Bであり、この２つの通信機
間でパラレル信号とシリアル信号の変換を行い信号の送
受信を行うのが信号送受信装置602である。図６でも図
１と同様に、簡単のため通信装置Aと信号送受信装置間
でのループバックテストについてのみを示す。
【００１９】この例では、信号送受信装置は、送信回路
IC604と受信回路IC608の送信回路群と受信回路群が別の
ICで構成される。送信回路ICは、パラレル信号をシリア
ル信号に変えるシリアライザ605、シリアル信号TXをド
ライブする送信ドライバ607から構成され、受信回路IC
は、シリアル信号RXを受信する入力バッファ611とシリ
アル信号をパラレル信号に変えるデシリアライザ609で
構成される。通常通信時、すなわち非ループバックテス
ト時は、通信装置Aから送信されたパラレル信号TXDが送
信回路ICでシリアル信号TXに変換して通信装置Bに送信
され、逆に通信装置Bから送信されたシリアル信号RXが
受信回路ICでパラレル信号RXDに変換して通信装置Aに送
信される。
IC604と受信回路IC608の送信回路群と受信回路群が別の
ICで構成される。送信回路ICは、パラレル信号をシリア
ル信号に変えるシリアライザ605、シリアル信号TXをド
ライブする送信ドライバ607から構成され、受信回路IC
は、シリアル信号RXを受信する入力バッファ611とシリ
アル信号をパラレル信号に変えるデシリアライザ609で
構成される。通常通信時、すなわち非ループバックテス
ト時は、通信装置Aから送信されたパラレル信号TXDが送
信回路ICでシリアル信号TXに変換して通信装置Bに送信
され、逆に通信装置Bから送信されたシリアル信号RXが
受信回路ICでパラレル信号RXDに変換して通信装置Aに送
信される。
【００２０】この例では、ループバックテスト回路は、
送信回路IC内のエラー検出回路606、受信回路IC内のテ
スト信号発生回路610、エラー情報を送信回路ICから受
信回路ICに伝達する配線612、テスト信号のタイミング
情報を送信回路ICから受信回路ICに伝達する配線613で
構成される。エラー検出回路は、あらかじめ通信装置A
との間で定められたテスト信号パターンと受信信号パタ
ーンを例えば逐次比較しエラーを検出する。またエラー
検出回路は、別の機能としてテスト信号パターンのタイ
ミング情報を抽出する。一方、テスト信号発生回路は、
あらかじめ通信装置Aとの間で定められたテスト信号パ
ターンを発生すると共に、エラー情報を元にテスト信号
パターンの任意のビットを反転することができる。ま
た、テスト信号発生回路は、タイミング情報を元にテス
ト信号パターンの発生タイミングを制御することができ
る。
送信回路IC内のエラー検出回路606、受信回路IC内のテ
スト信号発生回路610、エラー情報を送信回路ICから受
信回路ICに伝達する配線612、テスト信号のタイミング
情報を送信回路ICから受信回路ICに伝達する配線613で
構成される。エラー検出回路は、あらかじめ通信装置A
との間で定められたテスト信号パターンと受信信号パタ
ーンを例えば逐次比較しエラーを検出する。またエラー
検出回路は、別の機能としてテスト信号パターンのタイ
ミング情報を抽出する。一方、テスト信号発生回路は、
あらかじめ通信装置Aとの間で定められたテスト信号パ
ターンを発生すると共に、エラー情報を元にテスト信号
パターンの任意のビットを反転することができる。ま
た、テスト信号発生回路は、タイミング情報を元にテス
ト信号パターンの発生タイミングを制御することができ
る。
【００２１】図７で上記第２の具体例でのループバック
テストの動作例を、送信回路ICから受信回路ICへのエラ
ー情報としてエラーの有無を伝達する場合について説明
する。TP1はあらかじめ通信装置Aとの間で定められたテ
スト信号パターンである。送信回路ICで受信した信号TR
は、エラー検出回路でTP1と比較されて、E1のように両
者に食い違いがあればエラーとして検出される。エラー
検出回路でエラーが検出されるとエラー信号DEにHレベ
ルが出力される。エラー信号は、配線612を通して受信
回路ICのテスト信号発生回路へ伝えられる。また、エラ
ー検出回路は、テスト信号パターンの開始タイミングを
抽出してタイミング信号DTにHレベルが出力される。タ
イミング信号DTは、配線613を通して受信回路ICのテス
ト信号発生回路へ伝えられる。テスト信号発生回路は、
送信回路からのタイミング信号DTを元にテスト信号パタ
ーンの発生を開始する。送信回路からのエラー信号がL
レベルの場合は、通信装置Aとの間で定められたテスト
信号パターンTP1を発生するが、エラー信号DEのHレベル
を受信するとテスト信号パターンTP1の例えば１ビット
（E2）が反転された信号TTを発生する。この信号TTが通
信装置Aに送信されるので、このループバックテストで
ループバック経路内でのエラーの有無を試験することが
できる。この第2の例では通信機Aから受信するテスト信
号パターンと通信機Aに送信するテスト信号パターン間
の同期をとることが出来るので、通信機Aからは従来の
受信信号をそのまま折り返すループバック信号と等価に
みえる。
テストの動作例を、送信回路ICから受信回路ICへのエラ
ー情報としてエラーの有無を伝達する場合について説明
する。TP1はあらかじめ通信装置Aとの間で定められたテ
スト信号パターンである。送信回路ICで受信した信号TR
は、エラー検出回路でTP1と比較されて、E1のように両
者に食い違いがあればエラーとして検出される。エラー
検出回路でエラーが検出されるとエラー信号DEにHレベ
ルが出力される。エラー信号は、配線612を通して受信
回路ICのテスト信号発生回路へ伝えられる。また、エラ
ー検出回路は、テスト信号パターンの開始タイミングを
抽出してタイミング信号DTにHレベルが出力される。タ
イミング信号DTは、配線613を通して受信回路ICのテス
ト信号発生回路へ伝えられる。テスト信号発生回路は、
送信回路からのタイミング信号DTを元にテスト信号パタ
ーンの発生を開始する。送信回路からのエラー信号がL
レベルの場合は、通信装置Aとの間で定められたテスト
信号パターンTP1を発生するが、エラー信号DEのHレベル
を受信するとテスト信号パターンTP1の例えば１ビット
（E2）が反転された信号TTを発生する。この信号TTが通
信装置Aに送信されるので、このループバックテストで
ループバック経路内でのエラーの有無を試験することが
できる。この第2の例では通信機Aから受信するテスト信
号パターンと通信機Aに送信するテスト信号パターン間
の同期をとることが出来るので、通信機Aからは従来の
受信信号をそのまま折り返すループバック信号と等価に
みえる。
【００２２】図８は、本発明による通信装置と信号送受
信装置の第３の構成例である。通信装置と信号送受信装
置の構成、信号送受信装置内の送信回路ICと受信回路IC
の構成は上記基本構成例と同じである。この図で、801
はパラレル信号を送受信する通信装置A、803はシリアル
信号を送受信する通信装置Bであり、この２つの通信機
間でパラレル信号とシリアル信号の変換を行い信号の送
受信を行うのが信号送受信装置802である。図８でも図
１と同様に、簡単のため通信装置Aと信号送受信装置間
でのループバックテストについてのみを示す。
信装置の第３の構成例である。通信装置と信号送受信装
置の構成、信号送受信装置内の送信回路ICと受信回路IC
の構成は上記基本構成例と同じである。この図で、801
はパラレル信号を送受信する通信装置A、803はシリアル
信号を送受信する通信装置Bであり、この２つの通信機
間でパラレル信号とシリアル信号の変換を行い信号の送
受信を行うのが信号送受信装置802である。図８でも図
１と同様に、簡単のため通信装置Aと信号送受信装置間
でのループバックテストについてのみを示す。
【００２３】この例では、信号送受信装置は、送信回路
IC804と受信回路IC808の送信回路群と受信回路群が別の
ICで構成される。送信回路ICは、パラレル信号をシリア
ル信号に変えるシリアライザ805、シリアル信号TXをド
ライブする送信ドライバ807から構成され、受信回路IC
は、シリアル信号RXを受信する入力バッファ811とシリ
アル信号をパラレル信号に変えるデシリアライザ809で
構成される。通常通信時（非ループバックテスト時）
は、通信装置Aから送信されたパラレル信号TXDが送信回
路ICでシリアル信号TXに変換して通信装置Bに送信さ
れ、逆に通信装置Bから送信されたシリアル信号RXが受
信回路ICでパラレル信号RXDに変換して通信装置Aに送信
される。
IC804と受信回路IC808の送信回路群と受信回路群が別の
ICで構成される。送信回路ICは、パラレル信号をシリア
ル信号に変えるシリアライザ805、シリアル信号TXをド
ライブする送信ドライバ807から構成され、受信回路IC
は、シリアル信号RXを受信する入力バッファ811とシリ
アル信号をパラレル信号に変えるデシリアライザ809で
構成される。通常通信時（非ループバックテスト時）
は、通信装置Aから送信されたパラレル信号TXDが送信回
路ICでシリアル信号TXに変換して通信装置Bに送信さ
れ、逆に通信装置Bから送信されたシリアル信号RXが受
信回路ICでパラレル信号RXDに変換して通信装置Aに送信
される。
【００２４】この例では、ループバックテスト回路は、
送信回路IC内のエラー検出回路806、受信回路IC内のテ
スト信号発生回路810、エラー情報を送信回路ICから受
信回路ICに伝達する配線812、テスト信号のタイミング
情報を送信回路ICから受信回路ICに伝達する配線813で
構成される。また、エラー信号の送信回路ICから受信回
路ICへの伝達可否をスイッチ814で制御する。エラー検
出回路は、あらかじめ通信装置Aとの間で定められたテ
スト信号パターンと受信信号パターンを例えば逐次比較
しエラーを検出する。またエラー検出回路は別の機能と
してテスト信号パターンのタイミング情報を抽出する。
一方、テスト信号発生回路は、あらかじめ通信装置Aと
の間で定められたテスト信号パターンを発生すると共
に、エラー情報を元にテスト信号パターンの任意のビッ
トを反転することができる。また、テスト信号発生回路
は、タイミング情報を元にテスト信号パターンの発生タ
イミングを制御することができる。図９で上記第３の具
体例でのループバックテストの動作例を、送信回路ICか
ら受信回路ICへのエラー情報としてエラー数を伝達する
場合について説明する。TP1、TP2はあらかじめ通信装置
Aとの間で定められたテスト信号パターンである。送信
回路ICで受信した信号TRは、エラー検出回路でTP1と比
較されて両者に食い違いがあればエラー（E1）として検
出され、エラー検出回路内のカウンタでテスト信号パタ
ーン１サイクル内のエラー数がカウントされる。テスト
信号パターンの次のサイクルに、例えばエラー数だけＬ
レベルとＨレベルを繰り返すようなエラー信号DEが出力
され、配線812を通して受信回路ICのテスト信号発生回
路へ伝えられる。図９の例では、エラーＥ１が３つあ
り、エラー信号ＤＥはＬレベルとＨレベルを３回繰り返
す信号となる。また、エラー検出回路は、テスト信号パ
ターンの開始タイミングを抽出してタイミング信号DTに
Hレベルが出力される。タイミング信号DTは、配線を通
して受信回路ICのテスト信号発生回路へ伝えられる。テ
スト信号発生回路は、送信回路からのタイミング信号DT
を元にテスト信号パターンの発生を開始し、エラー信号
DEで伝えられたエラー数だけTP2のビット（E2）を反転
させた信号TTを発生する。この信号TTが通信装置Aに送
信されるので、このループバックテストでループバック
経路内でのエラーの数を得ることが出来る。ここで、エ
ラー信号の送信回路ICから受信回路ICへの伝達を制御す
ることにより、エラーが受信側で起きたのか送信側で起
きたのかを特定することが出来き、ループバックテスト
時の障害対策に有効である。図９では紙面の都合上,信
号（TR、TP1）と信号DEと信号（TT、TP2）の時刻Ｔが示
すように、時間関係がずれている。また、信号ＤＥの時
間スケールは、他の信号より縮小されている。
送信回路IC内のエラー検出回路806、受信回路IC内のテ
スト信号発生回路810、エラー情報を送信回路ICから受
信回路ICに伝達する配線812、テスト信号のタイミング
情報を送信回路ICから受信回路ICに伝達する配線813で
構成される。また、エラー信号の送信回路ICから受信回
路ICへの伝達可否をスイッチ814で制御する。エラー検
出回路は、あらかじめ通信装置Aとの間で定められたテ
スト信号パターンと受信信号パターンを例えば逐次比較
しエラーを検出する。またエラー検出回路は別の機能と
してテスト信号パターンのタイミング情報を抽出する。
一方、テスト信号発生回路は、あらかじめ通信装置Aと
の間で定められたテスト信号パターンを発生すると共
に、エラー情報を元にテスト信号パターンの任意のビッ
トを反転することができる。また、テスト信号発生回路
は、タイミング情報を元にテスト信号パターンの発生タ
イミングを制御することができる。図９で上記第３の具
体例でのループバックテストの動作例を、送信回路ICか
ら受信回路ICへのエラー情報としてエラー数を伝達する
場合について説明する。TP1、TP2はあらかじめ通信装置
Aとの間で定められたテスト信号パターンである。送信
回路ICで受信した信号TRは、エラー検出回路でTP1と比
較されて両者に食い違いがあればエラー（E1）として検
出され、エラー検出回路内のカウンタでテスト信号パタ
ーン１サイクル内のエラー数がカウントされる。テスト
信号パターンの次のサイクルに、例えばエラー数だけＬ
レベルとＨレベルを繰り返すようなエラー信号DEが出力
され、配線812を通して受信回路ICのテスト信号発生回
路へ伝えられる。図９の例では、エラーＥ１が３つあ
り、エラー信号ＤＥはＬレベルとＨレベルを３回繰り返
す信号となる。また、エラー検出回路は、テスト信号パ
ターンの開始タイミングを抽出してタイミング信号DTに
Hレベルが出力される。タイミング信号DTは、配線を通
して受信回路ICのテスト信号発生回路へ伝えられる。テ
スト信号発生回路は、送信回路からのタイミング信号DT
を元にテスト信号パターンの発生を開始し、エラー信号
DEで伝えられたエラー数だけTP2のビット（E2）を反転
させた信号TTを発生する。この信号TTが通信装置Aに送
信されるので、このループバックテストでループバック
経路内でのエラーの数を得ることが出来る。ここで、エ
ラー信号の送信回路ICから受信回路ICへの伝達を制御す
ることにより、エラーが受信側で起きたのか送信側で起
きたのかを特定することが出来き、ループバックテスト
時の障害対策に有効である。図９では紙面の都合上,信
号（TR、TP1）と信号DEと信号（TT、TP2）の時刻Ｔが示
すように、時間関係がずれている。また、信号ＤＥの時
間スケールは、他の信号より縮小されている。
【００２５】また上記具体例にしめすように本発明は、
従来の受信信号をそのまま折り返すループバック方式に
比べ送信回路ICから受信回路ICに伝達する信号の伝送速
度を低速にするので、送信回路ICと受信回路IC内の高速
入出力回路の数を削減でき、消費電力を低減することが
できる。
従来の受信信号をそのまま折り返すループバック方式に
比べ送信回路ICから受信回路ICに伝達する信号の伝送速
度を低速にするので、送信回路ICと受信回路IC内の高速
入出力回路の数を削減でき、消費電力を低減することが
できる。
【００２６】上記で示した例は，２つの通信装置間でシ
リアル‐パラレル変換を行う送受信装置であるが、一般
に並列度n（n≧1）の信号と並列度m（m≧1）の信号とを
変換する送受信装置にも簡単に適用できる。
リアル‐パラレル変換を行う送受信装置であるが、一般
に並列度n（n≧1）の信号と並列度m（m≧1）の信号とを
変換する送受信装置にも簡単に適用できる。
【００２７】
【発明の効果】ループバックテスト時に送信回路ICから
受信回路ICに伝達する信号を、送受信信号をそのまま折
り返すのではなく必要なエラー情報に限るので、送信回
路ICと受信回路ICを繋ぐ高速信号線やICピンを削減で
き、実装コストを削減することができる。また、送信回
路ICと受信回路IC内の高速入出力回路の数を削減でき、
消費電力を低減することができる。
受信回路ICに伝達する信号を、送受信信号をそのまま折
り返すのではなく必要なエラー情報に限るので、送信回
路ICと受信回路ICを繋ぐ高速信号線やICピンを削減で
き、実装コストを削減することができる。また、送信回
路ICと受信回路IC内の高速入出力回路の数を削減でき、
消費電力を低減することができる。
【図１】本発明を施した信号送受信回路の基本構成例の
ブロック図である。
ブロック図である。
【図２】図1の信号送受信回路のループバックテスト時
の信号タイミング関係の波形図１である。
の信号タイミング関係の波形図１である。
【図３】図1の信号送受信回路のループバックテスト時
の信号タイミング関係の波形図２である。
の信号タイミング関係の波形図２である。
【図４】図1の信号送受信回路のループバックテスト時
の信号タイミング関係の波形図３である。
の信号タイミング関係の波形図３である。
【図５】図1の信号送受信回路のループバックテスト時
の信号タイミング関係の波形図４である。
の信号タイミング関係の波形図４である。
【図６】本発明の信号送受信回路の第２の構成例のブロ
ック図である。
ック図である。
【図７】図６の信号送受信回路のループバックテスト時
の信号タイミング関係の波形図である。
の信号タイミング関係の波形図である。
【図８】本発明の信号送受信回路の第３の構成例のブロ
ック図である。
ック図である。
【図９】図８の信号送受信回路のループバックテスト時
の信号タイミング関係の波形図である。
の信号タイミング関係の波形図である。
【図１０】従来の信号送受信回路の基本構成例のブロッ
ク図である。
ク図である。
101, 601, 801, 1001 通信装置A
103, 603, 803, 1003 通信装置B
102, 602, 802, 1002 信号送受信装置
104, 604, 804, 1004 送信回路IC
105, 605, 805, 1005 シリアライザ
106, 606, 806 エラー検出回路
107, 607, 807, 1007 ドライバ回路
108, 608, 808, 1008 受信回路IC
109, 609, 809, 1009 デシリアライザ
110, 610, 810 テスト信号発生回路
111, 611, 811, 1011 入力バッファ回路
112, 612, 812 エラー信号伝送用配
線 613, 813 タイミング信号伝送用
配線 814 エラー信号伝送制御ス
イッチ 1020 ループバック信号伝送
用配線 TXD 送信パラレル信号 RXD 受信パラレル信号 TX 送信シリアル信号 RX 受信シリアル信号 TR エラー検出回路入力信
号 DE エラー情報信号 TT テスト信号発生回路出
力 DT タイミング信号 DL 従来例でのループバッ
ク信号 E1, E2 エラービット TPC テスト信号パターン
サイクル時間 TP1, TP2 通信装置Aとの間で定
められたテスト信号パターン T 時刻。
線 613, 813 タイミング信号伝送用
配線 814 エラー信号伝送制御ス
イッチ 1020 ループバック信号伝送
用配線 TXD 送信パラレル信号 RXD 受信パラレル信号 TX 送信シリアル信号 RX 受信シリアル信号 TR エラー検出回路入力信
号 DE エラー情報信号 TT テスト信号発生回路出
力 DT タイミング信号 DL 従来例でのループバッ
ク信号 E1, E2 エラービット TPC テスト信号パターン
サイクル時間 TP1, TP2 通信装置Aとの間で定
められたテスト信号パターン T 時刻。
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 山下 寛樹
東京都国分寺市東恋ケ窪一丁目280番地
株式会社日立製作所中央研究所内
(72)発明者 武内 勇介
東京都青梅市新町六丁目16番地の３ 株式
会社日立製作所デバイス開発センタ内
(72)発明者 磯村 悟
東京都青梅市新町六丁目16番地の３ 株式
会社日立製作所デバイス開発センタ内
Ｆターム(参考） 2G132 AA00 AB01 AC03 AD06 AG01
AH03 AK07 AL09
5K035 AA01 BB01 DD02 GG01 GG08
JJ05 MM03 MM06
Claims (19)
- 【請求項１】光または電気信号を用いた並列度ｎ（ｎ≧
1）の信号と並列度m（m≧1）の信号を通信装置間で相互
に変換して送受信を行う信号送受信装置であり、並列度
ｎの信号を受信し並列度ｍの信号に変換して送信する送
信回路群、および並列度ｍの信号を受信し並列度ｎの信
号に変換して送信する受信回路群で構成される信号送受
信装置において、送信回路群に通信装置から送られるテ
スト信号のエラー検出回路を有し、受信回路群に通信装
置と同等なテスト信号発生回路を有するとともに、前記
送信回路群のエラー検出回路で検出したエラーの情報を
信号の伝送速度よりも低速で受信回路群に伝える回路を
有し、そのエラー情報を元に前記テスト信号発生回路で
エラーを含むテスト信号を生成し、通信装置に送り返す
ループバック機能を持つことを特徴とする信号送受信装
置。 - 【請求項２】送信回路群で受信したテスト信号をエラー
検出回路でエラーの有無を検出し、エラー有無の1ビッ
トの情報を送信回路群から受信回路群へ伝える回路を有
し、そのエラーの有無の情報から受信回路群のテスト信
号発生回路でエラーの有無を含むテスト信号を生成し、
通信装置に送り返し戻すループバック機能を特徴とする
請求項１に記載の信号送受信装置。 - 【請求項３】送信回路群で受信したテスト信号をエラー
検出回路でエラーのビット数を検出し、エラーのビット
数の情報を送信回路群から受信回路群へ伝える回路を有
し、そのエラーのビット数の情報から受信回路群のテス
ト信号発生回路で受信した信号と同じエラービット数を
含むテスト信号を生成し、通信装置に送り返し戻すルー
プバック機能を特徴とする請求項１に記載の信号送受信
装置。 - 【請求項４】送信回路群で受信したテスト信号をエラー
検出回路でエラーのビット位置を検出し、エラーのビッ
ト位置の情報を送信回路群から受信回路群へ伝える回路
を有し、そのエラーのビット位置の情報から受信回路群
のテスト信号発生回路で受信した信号と同じエラーのビ
ット位置を含むテスト信号を生成し、通信装置に送り返
し戻すループバック機能を特徴とする請求項１に記載の
信号送受信装置。 - 【請求項５】送信回路群で受信したテスト信号をエラー
検出回路でエラーを検出し、エラーの情報を信号の伝送
速度よりも低速なビットシリアル信号で送信回路群から
受信回路群へ伝える回路を有し、そのエラーの情報から
受信回路群のテスト信号発生回路で受信した信号と同じ
エラー含むテスト信号を再現し、通信装置に送り返し戻
すループバック機能を特徴とする請求項１に記載の信号
送受信装置。 - 【請求項６】送信回路群で受信したテスト信号のタイミ
ング信号を送信回路群から受信回路群へ伝える回路を有
し、そのタイミング信号を元に前記テスト信号発生回路
で受信したテスト信号と同期したエラー情報を含むテス
ト信号を生成し、通信装置に送り返し戻すループバック
機能を特徴とする請求項１〜４のうちいずれかに記載の
信号送受信装置。 - 【請求項７】エラー情報を送信回路群から受信回路群へ
伝える回路でエラー情報の伝達の有無を制御すること
で、エラーの発生場所が送信回路側か受信回路側かを特
定することが可能なループバック機能を特徴とする請求
項１〜５のうちいずれかに記載の信号送受信装置。 - 【請求項８】信号を受信する第１の回路と信号を発信す
る第２の回路を有する信号送受信装置であって、 上記第１の回路は、入力されたテスト信号パターンのエ
ラーの有無を検出し、エラーが検出された場合、上記第
２の回路にエラーを示すエラー信号を送信し、 上記第２の回路は、上記エラー信号に基づいて、正しい
テスト信号パターンか、誤ったテスト信号パターンのい
ずれかを発信することを特徴とする信号送受信回路。 - 【請求項９】上記第１の回路は並列度a（a≧1）のパラ
レル信号を受信信号とし、上記第２の回路は並列度b（b
≧1）のパラレル信号を発信信号とし、上記エラー信号
はシリアル信号、または、並列度ｃ（ａ＞ｃ，ｂ＞ｃ）
のパラレル信号であることを特徴とする請求項８記載の
信号送受信回路。 - 【請求項１０】上記第１の回路は、受信されたパラレル
信号をシリアル信号に変換するシリアライザと、該シリ
アル信号を送信する送信ドライバを有する送信回路ICで
あることを特徴とする請求項８記載の信号送受信回路。 - 【請求項１１】上記第２の回路は、シリアル信号を受信
する入力バッファと、該シリアル信号をパラレル信号に
変換するデシリアライザを有する受信回路ICであること
を特徴とする請求項８記載の信号送受信回路。 - 【請求項１２】上記第１の回路は、あらかじめ定められ
たテスト信号パターンと入力されたテスト信号パターン
を比較しエラーのエラーの有無を検出することを特徴と
する請求項８記載の信号送受信回路。 - 【請求項１３】上記第２の回路は、あらかじめ定められ
たテスト信号パターンを発生すると共に、エラー情報を
元に該テスト信号パターンの任意のビットを反転して発
信するテスト信号発生回路を有することを特徴とする請
求項８記載の信号送受信回路。 - 【請求項１４】上記エラー信号はＬとＨの２レベルを有
し、上記テスト信号発生回路は、エラー信号がLレベル
の場合はテスト信号パターンを発生するが、Hレベルを
受信するとテスト信号パターンの少なくとも１ビットを
反転して発信することを特徴とする請求項１３記載の信
号送受信回路。 - 【請求項１５】送信回路と受信回路とを有する信号送受
信装置が、他の通信装置との間の通信の状態をテストす
るテスト方法であって、上記通信装置から送られてきた
テスト信号を、受信回路から送信回路へそのまま折り返
して、上記通信装置へ戻すのではなく、上記受信回路に
おいて上記テスト信号の送信状態を評価する第１のステ
ップ、上記受信回路から送信回路へ上記評価に基づいた
評価結果信号を伝達する第２のステップ、上記送信回路
は該評価結果に基づいて、テスト信号またはテスト信号
と異なる信号を上記通信装置に戻す第３のステップを含
むことを特徴とするループバックテスト方法。 - 【請求項１６】上記第１のステップにおいて、受信回路
において上記通信装置から送られてきたテスト信号を、
あらかじめ決められた正しいテスト信号と比較すること
によって、上記テスト信号の送信状態を評価することを
特徴とする請求項１５記載のループバックテスト方法。 - 【請求項１７】上記第２のステップにおいて、上記評価
結果信号の情報量は上記テスト信号の情報量よりも小さ
いことを特徴とする請求項１５記載のループバック方
法。 - 【請求項１８】上記第２のステップにおいて、上記評価
結果信号の転送速度は上記テスト信号の転送速度よりも
小さいことを特徴とする請求項１５記載のループバック
方法。 - 【請求項１９】上記第３のステップにおいて、送信回路
は該評価結果に基づいて、あらかじめ決められた正しい
テスト信号の少なくとも１ビットを反転することによっ
て、正しいテスト信号と異なる信号を作成し、上記通信
装置に戻すことを特徴とする請求項１５記載のループバ
ックテスト方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002001900A JP3952780B2 (ja) | 2002-01-09 | 2002-01-09 | 信号送受信装置、回路、およびループバックテスト方法 |
| US10/309,886 US7216269B2 (en) | 2002-01-09 | 2002-12-05 | Signal transmit-receive device, circuit, and loopback test method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002001900A JP3952780B2 (ja) | 2002-01-09 | 2002-01-09 | 信号送受信装置、回路、およびループバックテスト方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003204369A true JP2003204369A (ja) | 2003-07-18 |
| JP3952780B2 JP3952780B2 (ja) | 2007-08-01 |
Family
ID=27641905
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002001900A Expired - Fee Related JP3952780B2 (ja) | 2002-01-09 | 2002-01-09 | 信号送受信装置、回路、およびループバックテスト方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7216269B2 (ja) |
| JP (1) | JP3952780B2 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7490275B2 (en) * | 2001-02-02 | 2009-02-10 | Rambus Inc. | Method and apparatus for evaluating and optimizing a signaling system |
| JP3976664B2 (ja) * | 2002-11-20 | 2007-09-19 | 日本電気株式会社 | 無線基地局装置および折り返し試験方法 |
| JP2006250586A (ja) * | 2005-03-08 | 2006-09-21 | Fujitsu Ltd | 半導体集積回路、およびその試験方法 |
| US20070121711A1 (en) * | 2005-11-30 | 2007-05-31 | Offord Glen E | PLL with programmable jitter for loopback serdes testing and the like |
| JP4422134B2 (ja) * | 2006-09-29 | 2010-02-24 | Ｏｋｉセミコンダクタ株式会社 | Ｕｓｂテスト回路 |
| GB0702574D0 (en) * | 2007-02-09 | 2007-03-21 | Texas Instruments Ltd | Loopback circuit |
| CN101072136B (zh) * | 2007-06-25 | 2011-05-04 | 华为技术有限公司 | 检测通信网元内部通道故障的方法、装置和系统 |
| CN101488842B (zh) * | 2009-02-27 | 2011-12-28 | 华为技术有限公司 | 信号环回方法、串并/并串转化器、芯片及印制电路板 |
| EP2407889A1 (en) * | 2009-03-10 | 2012-01-18 | Fujitsu Limited | Transmission/reception device, transmission device, reception device, and data transmission/reception method |
| US10972183B2 (en) * | 2014-04-21 | 2021-04-06 | Arris Enterprises Llc | N-input receiver: RFoG OBI mitigation with retransmission |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2246826B2 (de) * | 1972-09-23 | 1974-08-08 | Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt | System zur gesicherten blockweisen Übertragung von binär codierten Daten |
| JPS60235545A (ja) * | 1984-05-08 | 1985-11-22 | Nec Corp | Ｐｃｍ伝送システムにおける信号折返し方式 |
| US5787114A (en) | 1996-01-17 | 1998-07-28 | Lsi Logic Corporation | Loop-back test system and method |
| US5956370A (en) * | 1996-01-17 | 1999-09-21 | Lsi Logic Corporation | Wrap-back test system and method |
| US5790563A (en) * | 1996-02-05 | 1998-08-04 | Lsi Logic Corp. | Self test of core with unpredictable latency |
| US6005696A (en) * | 1997-03-11 | 1999-12-21 | Bell Atlantic Network Services, Inc. | Backhauling test procedures for communications networks |
| US6560727B1 (en) * | 1999-10-21 | 2003-05-06 | Sandia Corporation | Bit error rate tester using fast parallel generation of linear recurring sequences |
-
2002
- 2002-01-09 JP JP2002001900A patent/JP3952780B2/ja not_active Expired - Fee Related
- 2002-12-05 US US10/309,886 patent/US7216269B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US20040218665A1 (en) | 2004-11-04 |
| JP3952780B2 (ja) | 2007-08-01 |
| US7216269B2 (en) | 2007-05-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6977960B2 (en) | Self test circuit for evaluating a high-speed serial interface | |
| US7082556B2 (en) | System and method of detecting a bit processing error | |
| US7464307B2 (en) | High performance serial bus testing methodology | |
| US8761031B2 (en) | Physical layer loopback | |
| US7701861B1 (en) | Physical layer and physical layer diagnostic system with reversed loopback test | |
| US6914884B2 (en) | Communication control circuit | |
| US20100153799A1 (en) | Method and apparatus for loopback self testing | |
| JP5096024B2 (ja) | Ｕｓｂコントローラ及びｕｓｂコントローラ試験方法 | |
| US6341142B2 (en) | Serial data transceiver including elements which facilitate functional testing requiring access to only the serial data ports, and an associated test method | |
| US20040205416A1 (en) | Communication apparatus with failure detect function | |
| JP2003204369A (ja) | 信号送受信装置、回路、およびループバックテスト方法 | |
| US6763486B2 (en) | Method and apparatus of boundary scan testing for AC-coupled differential data paths | |
| JP2006518947A (ja) | 高速シリアル受信器の試験用自動アイダイアグラム分解のための技術 | |
| US6529480B1 (en) | Self-test for 10/100 Mbit ethernet physical layer devices | |
| JP3409739B2 (ja) | 自動スキュー調整装置 | |
| US7000149B1 (en) | External loopback test mode | |
| EP1272861A1 (en) | A method and apparatus for testing digital circuitry | |
| JP2001060977A (ja) | 伝送システム | |
| CN118227545A (zh) | 一种低电压差分信号自训练传输装置、平台及应用方法 | |
| TW202340900A (zh) | 測試系統以及測試方法 | |
| KR19990017963U (ko) | 내부처리통신 경로 테스트 장치 및 그 방법 | |
| JPWO2012140783A1 (ja) | 半導体集積回路の対向ポートの自律初期化方法および半導体集積回路 | |
| CN116961869A (zh) | 测试系统以及测试方法 | |
| JPH09149481A (ja) | 全電子交換器で二重化されたハイウェイデータ受信装置及び方法 | |
| JPH11154941A (ja) | 通信装置、通信システムおよび通信方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041119 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20060419 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061124 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070109 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070312 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070410 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070423 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 3952780 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100511 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110511 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110511 Year of fee payment: 4 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110511 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120511 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120511 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130511 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140511 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |