CN116961869A - 测试系统以及测试方法 - Google Patents

Abstract

本公开的实施例涉及测试系统以及测试方法，测试系统包含一信号产生电路、一抖动调制电路以及一示波电路。信号产生电路用以产生具有一单一时钟模式频率的一时钟模式信号。抖动调制电路用以产生一抖动信号。待测装置用以接收一输入信号。输入信号为时钟模式信号与抖动信号的一组合信号。待测装置包含一时钟数据恢复电路且进一步用以依据输入信号产生一输出信号。示波电路用以接收输出信号以供判断时钟数据恢复电路的一性能。

Description

测试系统以及测试方法

技术领域

本公开关于一种测试技术。特别关于一种测试系统以及测试方法。

背景技术

随着科技的发展，集成电路的操作速度以及数据速率(data rate)大幅地提升。传送端所传送的数据与接收端所接收的数据之间发生误差的机率将会提高。时钟数据恢复(clock data recovery，CDR)电路通常用来确保接收端能够正确地接收数据。

发明内容

本公开的一些实施方式是关于一种测试系统。测试系统包含一信号产生电路、一抖动调制电路以及一示波电路。信号产生电路用以产生具有一单一时钟模式频率的一时钟模式信号。抖动调制电路用以产生一抖动信号。待测装置用以接收一输入信号。输入信号为时钟模式信号与抖动信号的一组合信号。待测装置包含一时钟数据恢复电路且进一步用以依据输入信号产生一输出信号。示波电路用以接收输出信号以供判断时钟数据恢复电路的一性能。

本公开的一些实施方式是关于一种测试方法。测试方法包含以下操作：经由一信号产生电路产生具有一单一时钟模式频率的一时钟模式信号；经由一抖动调制电路产生一抖动信号；经由一待测装置接收一输入信号，其中输入信号为时钟模式信号与抖动信号的一组合信号，其中待测装置包含时钟数据恢复电路；经由待测装置依据输入信号产生一输出信号；以及经由一示波电路接收输出信号以供判断时钟数据恢复电路的一性能。

综上所述，本公开利用信号产生电路产生具有单一时钟模式频率的时钟模式信号，且利用此时钟模式信号对待测装置进行测试。据此，可排除其他电路(例如：接收端前端电路)对待测装置性能的影响，以直接判断待测装置中时钟数据恢复电路的性能。

附图说明

为让本公开的上述和其他目的、特征、优点与实施例能够更明显易懂，所附附图的说明如下：

图1是依照本公开一些实施例所绘示的一测试系统的示意图；

图2是依照本公开一些实施例所绘示的抖动频率与抖动容忍度的关系图；

图3是依照本公开一些实施例所绘示的一待测装置的示意图；

图4是依照本公开一些实施例所绘示的一测试系统的示意图；以及

图5是依照本公开一些实施例所绘示的一测试方法的流程图。

具体实施方式

在本文中所使用的用词『耦合』也可指『电性耦合』，且用词『连接』也可指『电性连接』。『耦合』及『连接』也可指二个或多个元件相互配合或相互互动。

参考图1。图1是依照本公开一些实施例所绘示的测试系统SM1的示意图。以图1示例而言，测试系统SM1包含测试设备100以及待测装置200。测试设备100用以对待测装置200进行测试。

以图1示例而言，测试设备100包含信号产生电路110、抖动调制电路120、加法器130、时钟产生电路140、示波电路150以及处理电路160。

在一些实施例中，信号产生电路110、抖动调制电路120以及时钟产生电路140可利用特殊应用集成电路(Application Specific Integrated Circuit，ASIC)实现。在一些实施例中，示波电路150可为示波器或其他具有相似功能的电路。在一些实施例中，处理电路160可为电脑中的中央处理器或其他具有相似功能的电路。

在一些实施例中，信号产生电路110、抖动调制电路120、加法器130、时钟产生电路140可设置于同一台设备中。然而，本公开不以此为限。在一些其他的实施例中，信号产生电路110、抖动调制电路120、加法器130、时钟产生电路140并非设置于同一台设备中。

在一些实施例中，待测装置200可为一接收器(receiver)，其用以接收来自一传输器(transmitter)所传输的信号。

以图1示例而言，待测装置200包含接收端前端电路210、时钟数据恢复(clockdata recovery，CDR)电路220、锁相回路电路230以及传输端电路240。

在一些实施例中，接收端前端电路210、时钟数据恢复电路220、锁相回路电路230以及传输端电路240也可利用特殊应用集成电路实现。

在耦合关系方面，信号产生电路110以及抖动调制电路120耦合加法器130。时钟产生电路140耦合信号产生电路110。示波电路150耦合处理电路160。接收端前端电路210耦合时钟数据恢复电路220。时钟数据恢复电路220耦合锁相回路电路230以及传输端电路240。锁相回路电路230耦合传输端电路240。当测试设备100对待测装置200进行测试时，加法器130可耦合接收端前端电路210，时钟产生电路140可耦合锁相回路电路230，且示波电路150可耦合传输端电路240。

在操作上，信号产生电路110可产生时钟模式(clock pattern)信号PS。时钟模式信号PS为具有单一时钟模式频率的信号。也就是说，时钟模式信号PS具有固定的时钟模式周期。在一些实施例中，时钟模式信号PS的占空比(Duty cycle)为50％。举例而言，时钟模式信号PS可对应001100110011。在上述这个例子中，时钟模式信号PS的时钟模式周期固定为4个比特。

抖动调制电路120可产生抖动信号JS。抖动信号JS可用以代表干扰且用以测试待测装置200(例如：待测装置200中的时钟数据恢复电路220)的对干扰的容忍度。在一些实施例中，可利用一控制电路(图未示)控制抖动调制电路120以改变抖动信号JS的抖动频率以及抖动强度。

加法器130的一个输入端可接收来自信号产生电路110的时钟模式信号PS，而加法器130的另一个输入端可接收来自抖动调制电路120的抖动信号JS。接着，加法器130可将时钟模式信号PS与抖动信号JS进行叠加以产生输入信号IN。

接收端前端电路210可接收输入信号IN，依据输入信号IN产生前端处理信号FS，且将前端处理信号FS传送至时钟数据恢复电路220。在一些实施例中，接收端前端电路210可为连续时间性线性均衡电路(Continuous Time Linear Equalizer)，但本公开不以此为限。线性均衡电路主要是用来对不同强度的信号成分进行补偿，使得均衡后信号中不同成分的强度较为接近。

时钟产生电路140则可产生参考时钟信号CLK1至锁相回路电路230。接着，锁相回路电路230可依据参考时钟信号CLK1产生时钟信号CLK2。在一些实施例中，时钟信号CLK2的时钟频率大于参考时钟信号CLK1的时钟频率。举例而言，时钟信号CLK2的时钟频率为参考时钟信号CLK1的时钟频率的两倍。锁相回路电路230可将时钟信号CLK2传送至时钟数据恢复电路220以及传输端电路240，以使时钟数据恢复电路220以及传输端电路240依据时钟信号CLK2操作。

时钟产生电路140也可对信号产生电路110执行一时钟同步程序。以图1示例而言，时钟产生电路140可将时钟同步控制信号SS传送至信号产生电路110，使得时钟产生电路140的操作时钟与信号产生电路110的操作时钟为同步。

时钟数据恢复电路220主要用来确保接收端能够正确地接收数据。详细而言，时钟数据恢复电路220可接收来自接收端前端电路210的前端处理信号FS，且依据前端处理信号FS产生恢复数据D2至传输端电路240。接着，传输端电路240可依据恢复数据D2产生输出信号OUT。

输出信号OUT可用以供判断时钟数据恢复电路220的性能。以图1示例而言，示波电路150可接收来自传输端电路240的输出信号OUT。处理电路160可依据示波电路150所接收到的信号进行计算以得到输出信号OUT的频率(后述称为计算频率)。接着，处理电路160可对计算频率与时钟模式信号PS所具有的单一时钟模式频率进行比较，藉以判断时钟数据恢复电路220的性能。在一些实施例中，处理电路160可发出控制命令以控制信号产生电路110产生具有一特定时钟模式频率的时钟模式信号PS。在这个例子中，处理电路160已预先获得时钟模式信号PS的时钟模式频率，因此处理电路160可对计算频率与时钟模式信号PS所具有的单一时钟模式频率进行比较。在一些其他的实施例中，时钟模式信号PS会被传至处理电路160，而处理电路160可依据接收到的时钟模式信号PS获得时钟模式信号PS的时钟模式频率，进而对计算频率与时钟模式信号PS所具有的单一时钟模式频率进行比较。时钟数据恢复电路220的性能可为时钟数据恢复电路220的抖动容忍度(jitter tolerance)。举例而言，当计算频率与时钟模式信号PS所具有的单一时钟模式频率之间的差异越小，代表时钟数据恢复电路220对目前抖动信号JS的容忍度越大。当时钟数据恢复电路220的抖动容忍度越大，代表时钟数据恢复电路220的性能越好。相反地，当计算频率与时钟模式信号PS所具有的单一时钟模式频率之间的差异越大，代表时钟数据恢复电路220对目前抖动信号JS的容忍度越小。当时钟数据恢复电路220的抖动容忍度越小，代表时钟数据恢复电路220的性能越差。

在一些实施例中，处理电路160为处理器且与测试设备100中的其他电路以及其他元件设置于同一设备中。在一些实施例中，处理电路160为电脑且与测试设备100中的其他电路以及其他元件设置于不同的设备中。

在一些相关技术中，会利用伪随机二进制数列(pseudorandom binary sequence，PRBS)或其他协议所定义的数列对待测装置进行测试以判断时钟数据恢复电路的性能。然而，伪随机二进制数列或其他协议所定义的数列(例如：随机数列)具有多种不同的频率。基于电路板、封装或其他原因的影响，不同频率的信号可能会有数据相依性时钟抖动(Datadependent jitter，DDJ)的问题。也就是说，不同频率的信号在信道中的衰减并不相同，这会使得不同频率的信号的最终强度不同。当数据速率(data rate)越快，数据相依性时钟抖动的问题会越严重。这很容易造成码间干扰(inter-symbol interference，ISI)。而为了避免上述的数据相依性时钟抖动的问题，一般可通过接收端前端电路(例如：线性均衡电路)以对不同强度的信号成分进行补偿。然而，在这样的配置下，当系统判断出待测装置的整体性能不佳时，将无法直接判断主要是接收端前端电路(例如：线性均衡电路)的性能不佳，还是时钟数据恢复电路本身的性能不佳。

相较于上述该些相关技术，本公开利用具有单一时钟模式频率的时钟模式信号PS对待测装置200进行测试。由于时钟模式信号PS具有单一时钟模式频率，因此无上述数据相依性时钟抖动的问题。也就是说，接收端前端电路210无需对不同强度的信号成分进行补偿。据此，当判断出待测装置200的整体性能不佳时，即可直接判断是时钟数据恢复电路220本身的性能不佳。

另外，如前所述，一些相关技术会使用伪随机二进制数列或其他协议所定义的数列(具有多种不同的频率)对待测装置进行测试。在这些相关技术中，因此需利用误差检测器(error detector)来对输出信号进行检测。误差检测器可将伪随机二进制数列或其他协议所定义的数列与输出信号进行误码分析(比对所有比特是否一致)。然而，误差检测器的价格高昂。

相较于上述该些相关技术，由于本公开的时钟模式信号PS具有单一时钟模式频率，因此本公开可直接利用示波电路150对输出信号OUT的计算频率与时钟模式信号PS的时钟模式频率进行比较。由于示波电路150(例如：示波器)价格一般较低，因此本公开具有成本较低的优点。

参考图2。图2是依照本公开一些实施例所绘示的抖动频率与抖动容忍度的关系图。抖动信号JS的抖动频率的单位为赫兹(Hz)，且抖动容忍度的单位可为单位时间间隔(unit interval，UI)。

在一些应用中，图1中的信号产生电路110可产生多种不同的时钟模式信号PS。以图2示例而言，信号产生电路110可产生时钟模式信号PS1、时钟模式信号PS2以及时钟模式信号PS3。时钟模式信号PS1、时钟模式信号PS2以及时钟模式信号PS3分别对应于不同时钟模式频率(不同的时钟模式周期)。在这个例子中，时钟模式信号PS3的时钟模式频率最大，而时钟模式信号PS1的时钟模式频率最小。

以图2中的时钟模式信号PS1为例，当抖动信号JS的抖动频率为抖动频率A时，对应的时钟数据恢复电路220的抖动容忍度为抖动容忍度B。于此所述的「时钟数据恢复电路220的抖动容忍度」可对应于时钟数据恢复电路220的频宽。也就是说，当时钟数据恢复电路220的抖动容忍度越大，时钟数据恢复电路220的数据越不易因为干扰而出错。

如图2所示，在低频区间中(在各时钟模式的频率-抖动容忍度对应线段的斜度大致为负值时)，针对相同的抖动频率，时钟模式信号PS3所对应的抖动容忍度较大，而时钟模式信号PS1所对应的抖动容忍度较小。相反地，在高频区间中(在各时钟模式的频率-抖动容忍度对应线段的斜度大致为0时)，针对相同的抖动频率，时钟模式信号PS3所对应的抖动容忍度较小，而时钟模式信号PS1所对应的抖动容忍度较大。

参考图3。图3是依照本公开一些实施例所绘示的待测装置300的示意图。

在一些实施例中，图1中的待测装置200可由图3中的待测装置300实现，且待测装置300为重计时器(re-timer)。

以图3示例而言，待测装置300包含阻抗匹配电路310、信号检测电路320、时钟数据恢复电路330、均衡电路340(其功能类似于图1中的接收端前端电路210)、传输端驱动电路350以及阻抗匹配电路360。

在一些实施例中，阻抗匹配电路310或阻抗匹配电路360可利用一或多个电阻实现。在一些实际应用上，待测装置300会被设置在印刷电路板(printed circuit board，PCB)上。阻抗匹配电路310会通过接合线(bonding wire)连接印刷电路板上的其他电路以接收来自这些电路的信号。而阻抗匹配电路310是用以与印刷电路板上的这些电路做阻抗匹配，以使来自这些电路的信号得以顺利进入待测装置300(例如：减少信号反射)。相似地，阻抗匹配电路360也会通过接合线连接印刷电路板上的其他电路以将信号传送至这些电路。而阻抗匹配电路360用以与这些电路做阻抗匹配，以使信号得以顺利自待测装置300传送至这些电路(例如：减少信号反射)。

若将待测装置300应用至图1中的待测装置200，测试设备110同样可利用时钟模式信号PS以及抖动信号JS对待测装置300进行测试以排除前述数据相依性时钟抖动的问题(排除无法判断是时钟数据恢复电路330本身的性能不佳还是均衡电路340的性能不佳的问题)。另外，也可利用示波电路150以及处理电路160进一步对抖动成分进行分析。

参考图4。图4是依照本公开一些实施例所绘示的测试系统SM2的示意图。以图4示例而言，测试系统SM2包含测试设备400以及待测装置500。

测试设备400包含信号产生电路410、抖动调制电路420以及示波电路450。相似于图1，抖动调制电路420可产生抖动信号JS。信号产生电路410可产生具有单一时钟模式频率的时钟模式信号，且信号产生电路410可依据此时钟模式信号以及来自抖动调制电路420的抖动信号JS产生输入信号IN至待测装置500。

在一些实施例中，待测装置500可为同步网络(synchronous network)。同步网络例如为同步光纤网络(synchronous optical network，SONET)或被动光纤网络(passiveoptical network，PON)。在实际应用上，同步网络中也会设置时钟数据恢复电路以及其他电路(例如：均衡电路)。

由于信号产生电路410可产生具有单一时钟模式频率的时钟模式信号，因此也可排除前述数据相依性时钟抖动的问题。据此，示波电路450以及处理电路(图未示)可依据来自待测装置500的输出信号OUT判断待测装置500中时钟数据恢复电路本身的性能。

另外，也可利用示波电路450以及处理电路对抖动传递(jitter transfer)进行分析。举例而言，可分析出图4右方该些圆圈(实际量测点)(实线则为规格书上的曲线)所示的抖动信号JS的抖动频率与抖动传递的关系。抖动信号JS的抖动频率的单位为赫兹(Hz)，且抖动传递的单位可为分贝(dB)。抖动传递可对应于输出信号OUT中抖动成分与输入信号IN中抖动成分之间的比值。由图4右方的关系图，也可判断待测装置500中时钟数据恢复电路的性能。

参考图5。图5是依照本公开一些实施例所绘示的测试方法600的流程图。以图5示例而言，测试方法600包含操作S610、操作S620、操作S630、操作S640以及操作S650。

在一些实施例中，测试方法600可应用至图1中的测试系统SM1，但本公开不以此为限。为了易于理解，图5的测试方法600将搭配图1中的测试系统SM1进行说明。

在操作S610中，经由信号产生电路110产生具有单一时钟模式频率的时钟模式信号PS。也就是说，时钟模式信号PS具有固定的时钟模式周期。

在操作S620中，经由抖动调制电路120产生抖动信号JS。在一些实施例中，可经由调整抖动信号JS的抖动频率以及抖动强度以产生不同的抖动信号JS。

在操作S630中，经由待测装置200接收输入信号IN。输入信号IN为时钟模式信号PS与抖动信号JS的组合信号。在一些实施例中，可利用加法器130将时钟模式信号PS与抖动信号JS进行叠加以产生输入信号IN。

在操作S640中，经由待测装置200依据输入信号IN产生输出信号OUT。在一些实施例中，传输端电路240可依据恢复数据D2产生输出信号OUT。

在操作S650中，经由示波电路150接收输出信号OUT以供判断时钟数据恢复电路220的性能。在一些实施例中，示波电路150接收输出信号OUT后，处理电路160可依据示波电路150所接收到的信号判断时钟数据恢复电路220的抖动容忍度，进而判断时钟数据恢复电路220的性能。

综上所述，本公开利用信号产生电路产生具有单一时钟模式频率的时钟模式信号，且利用此时钟模式信号对待测装置进行测试。据此，可排除其他电路(例如：接收端前端电路)对待测装置性能的影响，以直接判断待测装置中时钟数据恢复电路的性能。

虽然本公开已以实施方式公开如上，然其并非用以限定本公开，任何本领域普通知识人员，在不脱离本公开的精神和范围内，当可作各种的更动与润饰，因此本公开的保护范围当视后附的申请专利范围所界定者为准。

Claims (10)

1.一种测试系统，包含：

一信号产生电路，用以产生具有一单一时钟模式频率的一时钟模式信号；

一抖动调制电路，用以产生一抖动信号，其中一待测装置用以接收一输入信号，其中所述输入信号为所述时钟模式信号与所述抖动信号的一组合信号，其中所述待测装置包含一时钟数据恢复电路且进一步用以依据所述输入信号产生一输出信号；以及

一示波电路，用以接收所述输出信号以供判断所述时钟数据恢复电路的一性能。

2.根据权利要求1所述的测试系统，其中所述待测装置进一步包含：

一接收端前端电路，耦合所述信号产生电路以及所述抖动调制电路，其中所述接收端前端电路用以依据所述输入信号产生一前端处理信号，其中所述时钟数据恢复电路耦合所述接收端前端电路且用以依据所述前端处理信号产生一恢复数据；以及

一传输端电路，耦合所述时钟数据恢复电路，其中所述传输端电路用以依据所述恢复数据产生所述输出信号。

3.根据权利要求1所述的测试系统，进一步包含：

一处理电路，耦合所述示波电路，其中所述处理电路用以依据所述示波电路所接收的所述输出信号产生一计算频率，其中所述计算频率与所述单一时钟模式频率用以供判断所述时钟数据恢复电路的所述性能。

4.根据权利要求1所述的测试系统，其中所述待测装置进一步包含：

一锁相回路电路，耦合所述时钟数据恢复电路以及所述传输端电路，其中所述锁相回路电路用以依据一第一时钟信号产生一第二时钟信号，且输出所述第二时钟信号至所述时钟数据恢复电路以及所述传输端电路。

5.根据权利要求4所述的测试系统，进一步包含：

一时钟产生电路，耦合所述锁相回路电路，其中所述时钟产生电路用以输出所述第一时钟信号至所述锁相回路电路。

6.根据权利要求5所述的测试系统，其中所述时钟产生电路进一步用以对所述信号产生电路执行一时钟同步程序。

7.根据权利要求1所述的测试系统，进一步包含：

一加法器，耦合所述信号产生电路以及所述抖动调制电路，其中所述加法器用以叠加所述时钟模式信号以及所述抖动信号以产生所述输入信号。

8.根据权利要求7所述的测试系统，其中所述信号产生电路、所述抖动调制电路、所述加法器、所述时钟产生电路设置于一相同设备中。

9.根据权利要求1所述的测试系统，其中所述性能为一抖动容忍度。

10.一种测试方法，包含：

经由一信号产生电路产生具有一单一时钟模式频率的一时钟模式信号；

经由一抖动调制电路产生一抖动信号；

经由一待测装置接收一输入信号，其中所述输入信号为所述时钟模式信号与所述抖动信号的一组合信号，其中所述待测装置包含一时钟数据恢复电路；

经由所述待测装置依据所述输入信号产生一输出信号；以及

经由一示波电路接收所述输出信号以供判断所述时钟数据恢复电路的一性能。