TWI806539B - 測試系統以及測試方法 - Google Patents

測試系統以及測試方法 Download PDF

Info

Publication number
TWI806539B
TWI806539B TW111113482A TW111113482A TWI806539B TW I806539 B TWI806539 B TW I806539B TW 111113482 A TW111113482 A TW 111113482A TW 111113482 A TW111113482 A TW 111113482A TW I806539 B TWI806539 B TW I806539B
Authority
TW
Taiwan
Prior art keywords
circuit
signal
clock
jitter
data recovery
Prior art date
Application number
TW111113482A
Other languages
English (en)
Other versions
TW202340900A (zh
Inventor
邱士軒
李孟哲
Original Assignee
瑞昱半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 瑞昱半導體股份有限公司 filed Critical 瑞昱半導體股份有限公司
Priority to TW111113482A priority Critical patent/TWI806539B/zh
Priority to US18/048,437 priority patent/US12111353B2/en
Application granted granted Critical
Publication of TWI806539B publication Critical patent/TWI806539B/zh
Publication of TW202340900A publication Critical patent/TW202340900A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/04—Speed or phase control by synchronisation signals
    • H04L7/041—Speed or phase control by synchronisation signals using special codes as synchronising signal
    • H04L7/046—Speed or phase control by synchronisation signals using special codes as synchronising signal using a dotting sequence
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31727—Clock circuits aspects, e.g. test clock circuit details, timing aspects for signal generation, circuits for testing clocks
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31725—Timing aspects, e.g. clock distribution, skew, propagation delay
    • G01R31/31726—Synchronization, e.g. of test, clock or strobe signals; Signals in different clock domains; Generation of Vernier signals; Comparison and adjustment of the signals
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31922—Timing generation or clock distribution
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0054—Detection of the synchronisation error by features other than the received signal transition
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H04L7/0331—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop with a digital phase-locked loop [PLL] processing binary samples, e.g. add/subtract logic for correction of receiver clock

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Emergency Protection Circuit Devices (AREA)

Abstract

一種測試系統包含一訊號產生電路、一抖動調變電路以及一示波電路。訊號產生電路用以產生具有一單一時脈樣式頻率的一時脈樣式訊號。抖動調變電路用以產生一抖動訊號。待測裝置用以接收一輸入訊號。輸入訊號為時脈樣式訊號與抖動訊號的一結合訊號。待測裝置包含一時脈資料回復電路且更用以依據輸入訊號產生一輸出訊號。示波電路用以接收輸出訊號以供判斷時脈資料回復電路的一性能。

Description

測試系統以及測試方法
本揭示是有關於一種測試技術。特別關於一種測試系統以及測試方法。
隨著科技的發展，積體電路的操作速度以及資料速率(data rate)大幅地提升。傳送端所傳送的資料與接收端所接收的資料之間發生誤差的機率將會提高。時脈資料回復(clock data recovery，CDR)電路通常用來確保接收端能夠正確地接收資料。
本揭示之一些實施方式是關於一種測試系統。測試系統包含一訊號產生電路、一抖動調變電路以及一示波電路。訊號產生電路用以產生具有一單一時脈樣式頻率的一時脈樣式訊號。抖動調變電路用以產生一抖動訊號。待測裝置用以接收一輸入訊號。輸入訊號為時脈樣式訊號與抖動訊號的一結合訊號。待測裝置包含一時脈資料回復電路且更用以依據輸入訊號產生一輸出訊號。示波電路用以接收輸出訊號以供判斷時脈資料回復電路的一性能。
本揭示之一些實施方式是關於一種測試方法。測試方法包含以下操作：藉由一訊號產生電路產生具有一單一時脈樣式頻率的一時脈樣式訊號；藉由一抖動調變電路產生一抖動訊號；藉由一待測裝置接收一輸入訊號，其中輸入訊號為時脈樣式訊號與抖動訊號的一結合訊號，其中待測裝置包含時脈資料回復電路；藉由待測裝置依據輸入訊號產生一輸出訊號；以及藉由一示波電路接收輸出訊號以供判斷時脈資料回復電路的一性能。
綜上所述，本揭示利用訊號產生電路產生具有單一時脈樣式頻率的時脈樣式訊號，且利用此時脈樣式訊號對待測裝置進行測試。據此，可排除其他電路(例如：接收端前端電路)對待測裝置性能的影響，以直接判斷待測裝置中時脈資料回復電路的性能。
在本文中所使用的用詞『耦接』亦可指『電性耦接』，且用詞『連接』亦可指『電性連接』。『耦接』及『連接』亦可指二個或多個元件相互配合或相互互動。
參考第1圖。第1圖是依照本揭示一些實施例所繪示的測試系統SM1的示意圖。以第1圖示例而言，測試系統SM1包含測試設備100以及待測裝置200。測試設備100用以對待測裝置200進行測試。
以第1圖示例而言，測試設備100包含訊號產生電路110、抖動調變電路120、加法器130、時脈產生電路140、示波電路150以及處理電路160。
在一些實施例中，訊號產生電路110、抖動調變電路120以及時脈產生電路140可利用特殊應用積體電路(Application Specific Integrated Circuit，ASIC)實現。在一些實施例中，示波電路150可為示波器或其他具有相似功能的電路。在一些實施例中，處理電路160可為電腦中的中央處理器或其他具有相似功能的電路。
在一些實施例中，訊號產生電路110、抖動調變電路120、加法器130、時脈產生電路140可設置於同一台設備中。然而，本揭示不以此為限。在一些其他的實施例中，訊號產生電路110、抖動調變電路120、加法器130、時脈產生電路140並非設置於同一台設備中。
在一些實施例中，待測裝置200可為一接收器(receiver)，其用以接收來自一傳輸器(transmitter)所傳輸的訊號。
以第1圖示例而言，待測裝置200包含接收端前端電路210、時脈資料回復(clock data recovery，CDR)電路220、鎖相迴路電路230以及傳輸端電路240。
在一些實施例中，接收端前端電路210、時脈資料回復電路220、鎖相迴路電路230以及傳輸端電路240亦可利用特殊應用積體電路實現。
在耦接關係方面，訊號產生電路110以及抖動調變電路120耦接加法器130。時脈產生電路140耦接訊號產生電路110。示波電路150耦接處理電路160。接收端前端電路210耦接時脈資料回復電路220。時脈資料回復電路220耦接鎖相迴路電路230以及傳輸端電路240。鎖相迴路電路230耦接傳輸端電路240。當測試設備100對待測裝置200進行測試時，加法器130可耦接接收端前端電路210，時脈產生電路140可耦接鎖相迴路電路230，且示波電路150可耦接傳輸端電路240。
在運作上，訊號產生電路110可產生時脈樣式(clock pattern)訊號PS。時脈樣式訊號PS為具有單一時脈樣式頻率的訊號。也就是說，時脈樣式訊號PS具有固定的時脈樣式週期。在一些實施例中，時脈樣式訊號PS的工作週期(Duty cycle)為50%。舉例而言，時脈樣式訊號PS可對應001100110011。在上述這個例子中，時脈樣式訊號PS的時脈樣式週期固定為4個位元。
抖動調變電路120可產生抖動訊號JS。抖動訊號JS可用以代表干擾且用以測試待測裝置200(例如：待測裝置200中的時脈資料回復電路220)的對干擾的容忍度。在一些實施例中，可利用一控制電路(圖未示)控制抖動調變電路120以改變抖動訊號JS的抖動頻率以及抖動強度。
加法器130的一個輸入端可接收來自訊號產生電路110的時脈樣式訊號PS，而加法器130的另一個輸入端可接收來自抖動調變電路120的抖動訊號JS。接著，加法器130可將時脈樣式訊號PS與抖動訊號JS進行疊加以產生輸入訊號IN。
接收端前端電路210可接收輸入訊號IN，依據輸入訊號IN產生前端處理訊號FS，且將前端處理訊號FS傳送至時脈資料回復電路220。在一些實施例中，接收端前端電路210可為線性等化電路(Continuous Time Linear Equalizer)，但本揭示不以此為限。線性等化電路主要是用來對不同強度的訊號成分進行補償，使得等化後訊號中不同成分的強度較為接近。
時脈產生電路140則可產生參考時脈訊號CLK1至鎖相迴路電路230。接著，鎖相迴路電路230可依據參考時脈訊號CLK1產生時脈訊號CLK2。在一些實施例中，時脈訊號CLK2的時脈頻率大於參考時脈訊號CLK1的時脈頻率。舉例而言，時脈訊號CLK2的時脈頻率為參考時脈訊號CLK1的時脈頻率的兩倍。鎖相迴路電路230可將時脈訊號CLK2傳送至時脈資料回復電路220以及傳輸端電路240，以使時脈資料回復電路220以及傳輸端電路240依據時脈訊號CLK2運作。
時脈產生電路140亦可對訊號產生電路110執行一時脈同步程序。以第1圖示例而言，時脈產生電路140可將時脈同步控制訊號SS傳送至訊號產生電路110，使得時脈產生電路140的運作時脈與訊號產生電路110的運作時脈為同步。
時脈資料回復電路220主要用來確保接收端能夠正確地接收資料。詳細而言，時脈資料回復電路220可接收來自接收端前端電路210的前端處理訊號FS，且依據前端處理訊號FS產生回復資料D2至傳輸端電路240。接著，傳輸端電路240可依據回復資料D2產生輸出訊號OUT。
輸出訊號OUT可用以供判斷時脈資料回復電路220的性能。以第1圖示例而言，示波電路150可接收來自傳輸端電路240的輸出訊號OUT。處理電路160可依據示波電路150所接收到的訊號進行計算以得到輸出訊號OUT的頻率(後述稱為計算頻率)。接著，處理電路160可對計算頻率與時脈樣式訊號PS所具有的單一時脈樣式頻率進行比較，藉以判斷時脈資料回復電路220的性能。在一些實施例中，處理電路160可發出控制命令以控制訊號產生電路110產生具有一特定時脈樣式頻率的時脈樣式訊號PS。在這個例子中，處理電路160已預先獲得時脈樣式訊號PS的時脈樣式頻率，因此處理電路160可對計算頻率與時脈樣式訊號PS所具有的單一時脈樣式頻率進行比較。在一些其他的實施例中，時脈樣式訊號PS會被傳至處理電路160，而處理電路160可依據接收到的時脈樣式訊號PS獲得時脈樣式訊號PS的時脈樣式頻率，進而對計算頻率與時脈樣式訊號PS所具有的單一時脈樣式頻率進行比較。時脈資料回復電路220的性能可為時脈資料回復電路220的抖動容忍度(jitter tolerance)。舉例而言，當計算頻率與時脈樣式訊號PS所具有的單一時脈樣式頻率之間的差異越小，代表時脈資料回復電路220對目前抖動訊號JS的容忍度越大。當時脈資料回復電路220的抖動容忍度越大，代表時脈資料回復電路220的性能越好。相反地，當計算頻率與時脈樣式訊號PS所具有的單一時脈樣式頻率之間的差異越大，代表時脈資料回復電路220對目前抖動訊號JS的容忍度越小。當時脈資料回復電路220的抖動容忍度越小，代表時脈資料回復電路220的性能越差。
在一些實施例中，處理電路160為處理器且與測試設備100中的其他電路以及其他元件設置於同一設備中。在一些實施例中，處理電路160為電腦且與測試設備100中的其他電路以及其他元件設置於不同的設備中。
在一些相關技術中，會利用偽亂數二進制數列(pseudorandom binary sequence，PRBS)或其他協議所定義的數列對待測裝置進行測試以判斷時脈資料回復電路的性能。然而，偽亂數二進制數列或其他協議所定義的數列(例如：隨機數列)具有多種不同的頻率。基於電路板、封裝或其他原因的影響，不同頻率的訊號可能會有資料相依性時脈抖動(Data dependent jitter，DDJ)的問題。也就是說，不同頻率的訊號在通道中的衰減並不相同，這會使得不同頻率的訊號的最終強度不同。當資料速率(data rate)越快，資料相依性時脈抖動的問題會越嚴重。這很容易造成符碼間干擾(inter-symbol interference，ISI)。而為了避免上述的資料相依性時脈抖動的問題，一般可透過接收端前端電路(例如：線性等化電路)以對不同強度的訊號成分進行補償。然而，在這樣的配置下，當系統判斷出待測裝置的整體性能不佳時，將無法直接判斷主要是接收端前端電路(例如：線性等化電路)的性能不佳，還是時脈資料回復電路本身的性能不佳。
相較於上述該些相關技術，本揭示利用具有單一時脈樣式頻率的時脈樣式訊號PS對待測裝置200進行測試。由於時脈樣式訊號PS具有單一時脈樣式頻率，因此無上述資料相依性時脈抖動的問題。也就是說，接收端前端電路210毋需對不同強度的訊號成分進行補償。據此，當判斷出待測裝置200的整體性能不佳時，即可直接判斷是時脈資料回復電路220本身的性能不佳。
另外，如前所述，一些相關技術會使用偽亂數二進制數列或其他協議所定義的數列(具有多種不同的頻率)對待測裝置進行測試。在這些相關技術中，因此需利用誤碼分析儀(error detector)來對輸出訊號進行檢測。誤碼分析儀可將偽亂數二進制數列或其他協議所定義的數列與輸出訊號進行誤碼分析(比對所有位元是否一致)。然而，誤碼分析儀的價格高昂。
相較於上述該些相關技術，由於本揭示的時脈樣式訊號PS具有單一時脈樣式頻率，因此本揭示可直接利用示波電路150對輸出訊號OUT的計算頻率與時脈樣式訊號PS的時脈樣式頻率進行比較。由於示波電路150(例如：示波器)價格一般較低，因此本揭示具有成本較低的優點。
參考第2圖。第2圖是依照本揭示一些實施例所繪示的抖動頻率與抖動容忍度的關係圖。抖動訊號JS的抖動頻率的單位為赫茲(Hz)，且抖動容忍度的單位可為單位時間間隔(unit interval，UI)。
在一些應用中，第1圖中的訊號產生電路110可產生多種不同的時脈樣式訊號PS。以第2圖示例而言，訊號產生電路110可產生時脈樣式訊號PS1、時脈樣式訊號PS2以及時脈樣式訊號PS3。時脈樣式訊號PS1、時脈樣式訊號PS2以及時脈樣式訊號PS3分別對應於不同時脈樣式頻率(不同的時脈樣式週期)。在這個例子中，時脈樣式訊號PS3的時脈樣式頻率最大，而時脈樣式訊號PS1的時脈樣式頻率最小。
以第2圖中的時脈樣式訊號PS1為例，當抖動訊號JS的抖動頻率為抖動頻率A時，對應的時脈資料回復電路220的抖動容忍度為抖動容忍度B。於此所述的「時脈資料回復電路220的抖動容忍度」可對應於時脈資料回復電路220的頻寬。也就是說，當時脈資料回復電路220的抖動容忍度越大，時脈資料回復電路220的資料越不易因為干擾而出錯。
如第2圖所示，在低頻區間中(在各時脈樣式的頻率-抖動容忍度對應線段的斜度大致為負值時)，針對相同的抖動頻率，時脈樣式訊號PS3所對應的抖動容忍度較大，而時脈樣式訊號PS1所對應的抖動容忍度較小。相反地，在高頻區間中(在各時脈樣式的頻率-抖動容忍度對應線段的斜度大致為0時)，針對相同的抖動頻率，時脈樣式訊號PS3所對應的抖動容忍度較小，而時脈樣式訊號PS1所對應的抖動容忍度較大。
參考第3圖。第3圖是依照本揭示一些實施例所繪示的待測裝置300的示意圖。
在一些實施例中，第1圖中的待測裝置200可由第3圖中的待測裝置300實現，且待測裝置300為重計時器(re-timer)。
以第3圖示例而言，待測裝置300包含阻抗匹配電路310、訊號偵測電路320、時脈資料回復電路330、等化電路340(其功能類似於第1圖中的接收端前端電路210)、傳輸端驅動電路350以及阻抗匹配電路360。
在一些實施例中，阻抗匹配電路310或阻抗匹配電路360可利用一或多個電阻實現。在一些實際應用上，待測裝置300會被設置在印刷電路板(printed circuit board，PCB)上。阻抗匹配電路310會透過接合線(bonding wire)連接印刷電路板上的其他電路以接收來自這些電路的訊號。而阻抗匹配電路310是用以與印刷電路板上的這些電路做阻抗匹配，以使來自這些電路的訊號得以順利進入待測裝置300(例如：減少訊號反射)。相似地，阻抗匹配電路360亦會透過接合線連接印刷電路板上的其他電路以將訊號傳送至這些電路。而阻抗匹配電路360用以與這些電路做阻抗匹配，以使訊號得以順利自待測裝置300傳送至這些電路(例如：減少訊號反射)。
若將待測裝置300應用至第1圖中的待測裝置200，測試設備110同樣可利用時脈樣式訊號PS以及抖動訊號JS對待測裝置300進行測試以排除前述資料相依性時脈抖動的問題(排除無法判斷是時脈資料回復電路330本身的性能不佳還是等化電路340的性能不佳的問題)。另外，亦可利用示波電路150以及處理電路160進一步對抖動成分進行分析。
參考第4圖。第4圖是依照本揭示一些實施例所繪示的測試系統SM2的示意圖。以第4圖示例而言，測試系統SM2包含測試設備400以及待測裝置500。
測試設備400包含訊號產生電路410、抖動調變電路420以及示波電路450。相似於第1圖，抖動調變電路420可產生抖動訊號JS。訊號產生電路410可產生具有單一時脈樣式頻率的時脈樣式訊號，且訊號產生電路410可依據此時脈樣式訊號以及來自抖動調變電路420的抖動訊號JS產生輸入訊號IN至待測裝置500。
在一些實施例中，待測裝置500可為同步網路(synchronous network)。同步網路例如為同步光纖網路(synchronous optical network，SONET)或被動光纖網路(passive optical network，PON)。在實際應用上，同步網路中亦會設置時脈資料回復電路以及其他電路(例如：等化電路)。
由於訊號產生電路410可產生具有單一時脈樣式頻率的時脈樣式訊號，因此亦可排除前述資料相依性時脈抖動的問題。據此，示波電路450以及處理電路(圖未示)可依據來自待測裝置500的輸出訊號OUT判斷待測裝置500中時脈資料回復電路本身的性能。
另外，亦可利用示波電路450以及處理電路對抖動傳遞(jitter transfer)進行分析。舉例而言，可分析出第4圖右方該些圓圈(實際量測點)(實線則為規格書上的曲線)所示之抖動訊號JS的抖動頻率與抖動傳遞的關係。抖動訊號JS的抖動頻率的單位為赫茲(Hz)，且抖動傳遞的單位可為分貝(dB)。抖動傳遞可對應於輸出訊號OUT中抖動成分與輸入訊號IN中抖動成分之間的比值。由第4圖右方的關係圖，亦可判斷待測裝置500中時脈資料回復電路的性能。
參考第5圖。第5圖是依照本揭示一些實施例所繪示的測試方法600的流程圖。以第5圖示例而言，測試方法600包含操作S610、操作S620、操作S630、操作S640以及操作S650。
在一些實施例中，測試方法600可應用至第1圖中的測試系統SM1，但本揭示不以此為限。為了易於理解，第5圖的測試方法600將搭配第1圖中的測試系統SM1進行說明。
在操作S610中，藉由訊號產生電路110產生具有單一時脈樣式頻率的時脈樣式訊號PS。也就是說，時脈樣式訊號PS具有固定的時脈樣式週期。
在操作S620中，藉由抖動調變電路120產生抖動訊號JS。在一些實施例中，可藉由調整抖動訊號JS的抖動頻率以及抖動強度以產生不同的抖動訊號JS。
在操作S630中，藉由待測裝置200接收輸入訊號IN。輸入訊號IN為時脈樣式訊號PS與抖動訊號JS的結合訊號。在一些實施例中，可利用加法器130將時脈樣式訊號PS與抖動訊號JS進行疊加以產生輸入訊號IN。
在操作S640中，藉由待測裝置200依據輸入訊號IN產生輸出訊號OUT。在一些實施例中，傳輸端電路240可依據回復資料D2產生輸出訊號OUT。
在操作S650中，藉由示波電路150接收輸出訊號OUT以供判斷時脈資料回復電路220的性能。在一些實施例中，示波電路150接收輸出訊號OUT後，處理電路160可依據示波電路150所接收到的訊號判斷時脈資料回復電路220的抖動容忍度，進而判斷時脈資料回復電路220的性能。
綜上所述，本揭示利用訊號產生電路產生具有單一時脈樣式頻率的時脈樣式訊號，且利用此時脈樣式訊號對待測裝置進行測試。據此，可排除其他電路(例如：接收端前端電路)對待測裝置性能的影響，以直接判斷待測裝置中時脈資料回復電路的性能。
雖然本揭示已以實施方式揭示如上，然其並非用以限定本揭示，任何本領域具通常知識者，在不脫離本揭示之精神和範圍內，當可作各種之更動與潤飾，因此本揭示之保護範圍當視後附之申請專利範圍所界定者為準。
100,400:測試設備
110,410:訊號產生電路
120,420:抖動調變電路
130:加法器
140:時脈產生電路
150,450:示波電路
160:處理電路
200,300,500:待測裝置
210:接收端前端電路
220:時脈資料回復電路
230:鎖相迴路電路
240:傳輸端電路
310:阻抗匹配電路
320:訊號偵測電路
330:時脈資料回復電路
340:等化電路
350:傳輸端驅動電路
360:阻抗匹配電路
600:測試方法
SM1,SM2:測試系統
PS,PS1,PS2,PS3:時脈樣式訊號
JS:抖動訊號
IN:輸入訊號
CLK1,CLK2:時脈訊號
SS:時脈同步控制訊號
FS:前端處理訊號
D2:回復資料
OUT:輸出訊號
A:抖動頻率
B:抖動容忍度
S610,S620,S630,S640,S650:操作
為讓本揭示之上述和其他目的、特徵、優點與實施例能夠更明顯易懂，所附圖式之說明如下： 第1圖是依照本揭示一些實施例所繪示的一測試系統的示意圖； 第2圖是依照本揭示一些實施例所繪示的抖動頻率與抖動容忍度的關係圖； 第3圖是依照本揭示一些實施例所繪示的一待測裝置的示意圖； 第4圖是依照本揭示一些實施例所繪示的一測試系統的示意圖；以及 第5圖是依照本揭示一些實施例所繪示的一測試方法的流程圖。
100:測試設備
110:訊號產生電路
120:抖動調變電路
130:加法器
140:時脈產生電路
150:示波電路
160:處理電路
200:待測裝置
210:接收端前端電路
220:時脈資料回復電路
230:鎖相迴路電路
240:傳輸端電路
SM1:測試系統
PS:時脈樣式訊號
JS:抖動訊號
IN:輸入訊號
CLK1,CLK2:時脈訊號
SS:時脈同步控制訊號
FS:前端處理訊號
D2:回復資料
OUT:輸出訊號

Claims (10)

  1. 一種測試系統，包含：一訊號產生電路，用以產生具有一單一時脈樣式頻率的一時脈樣式訊號；一抖動調變電路，用以產生一抖動訊號，其中一待測裝置用以接收一輸入訊號，其中該輸入訊號為該時脈樣式訊號與該抖動訊號的一結合訊號，其中該待測裝置包含一時脈資料回復電路且更用以依據該輸入訊號產生一輸出訊號；以及一示波電路，用以接收該輸出訊號以供判斷該時脈資料回復電路的一性能。
  2. 如請求項1所述的測試系統，其中該待測裝置更包含：一接收端前端電路，耦接該訊號產生電路以及該抖動調變電路，其中該接收端前端電路用以依據該輸入訊號產生一前端處理訊號，其中該時脈資料回復電路耦接該接收端前端電路且用以依據該前端處理訊號產生一回復資料；以及一傳輸端電路，耦接該時脈資料回復電路，其中該傳輸端電路用以依據該回復資料產生該輸出訊號。
  3. 如請求項2所述的測試系統，更包含：一處理電路，耦接該示波電路，其中該處理電路用以 依據該示波電路所接收的該輸出訊號產生一計算頻率，其中該計算頻率與該單一時脈樣式頻率用以供判斷該時脈資料回復電路的該性能。
  4. 如請求項2所述的測試系統，其中該待測裝置更包含：一鎖相迴路電路，耦接該時脈資料回復電路以及該傳輸端電路，其中該鎖相迴路電路用以依據一第一時脈訊號產生一第二時脈訊號，且輸出該第二時脈訊號至該時脈資料回復電路以及該傳輸端電路。
  5. 如請求項4所述的測試系統，更包含：一時脈產生電路，耦接該鎖相迴路電路，其中該時脈產生電路用以輸出該第一時脈訊號至該鎖相迴路電路。
  6. 如請求項5所述的測試系統，其中該時脈產生電路更用以對該訊號產生電路執行一時脈同步程序。
  7. 如請求項5所述的測試系統，更包含：一加法器，耦接該訊號產生電路以及該抖動調變電路，其中該加法器用以疊加該時脈樣式訊號以及該抖動訊號以產生該輸入訊號。
  8. 如請求項7所述的測試系統，其中該訊號產 生電路、該抖動調變電路、該加法器、該時脈產生電路設置於一相同設備中。
  9. 如請求項1所述的測試系統，其中該性能為一抖動容忍度。
  10. 一種測試方法，包含：藉由一訊號產生電路產生具有一單一時脈樣式頻率的一時脈樣式訊號；藉由一抖動調變電路產生一抖動訊號；藉由一待測裝置接收一輸入訊號，其中該輸入訊號為該時脈樣式訊號與該抖動訊號的一結合訊號，其中該待測裝置包含一時脈資料回復電路；藉由該待測裝置依據該輸入訊號產生一輸出訊號；以及藉由一示波電路接收該輸出訊號以供判斷該時脈資料回復電路的一性能。
TW111113482A 2022-04-08 2022-04-08 測試系統以及測試方法 TWI806539B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW111113482A TWI806539B (zh) 2022-04-08 2022-04-08 測試系統以及測試方法
US18/048,437 US12111353B2 (en) 2022-04-08 2022-10-20 Testing system and testing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW111113482A TWI806539B (zh) 2022-04-08 2022-04-08 測試系統以及測試方法

Publications (2)

Publication Number Publication Date
TWI806539B true TWI806539B (zh) 2023-06-21
TW202340900A TW202340900A (zh) 2023-10-16

Family

ID=87803218

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111113482A TWI806539B (zh) 2022-04-08 2022-04-08 測試系統以及測試方法

Country Status (2)

Country Link
US (1) US12111353B2 (zh)
TW (1) TWI806539B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050246603A1 (en) * 2004-05-03 2005-11-03 Markus Rottacker Pin coupler for an integrated circuit tester
CN101268378A (zh) * 2005-08-03 2008-09-17 爱德万测试株式会社 标准化测试仪器底盘中的电路卡同步
US20100090737A1 (en) * 2007-03-20 2010-04-15 Advantest Corporaton Clock data recovery circuit and method
US20110199134A1 (en) * 2008-09-04 2011-08-18 Advantest Corporation Test apparatus, transmission apparatus, receiving apparatus, test method, transmission method and receiving method
CN103140768A (zh) * 2010-08-13 2013-06-05 阿尔特拉公司 用于执行或者有助于示波器、抖动和/或误比特率测试器操作的集成电路上的电路系统
TWI400460B (zh) * 2005-11-29 2013-07-01 Tektronix Inc 傳輸延遲與顫動量測方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8249137B2 (en) * 2008-06-16 2012-08-21 Intel Corporation In-situ jitter tolerance testing for serial input output
JP2014174131A (ja) * 2013-03-13 2014-09-22 Fujitsu Semiconductor Ltd 受信回路、半導体集積回路及び試験方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050246603A1 (en) * 2004-05-03 2005-11-03 Markus Rottacker Pin coupler for an integrated circuit tester
CN101268378A (zh) * 2005-08-03 2008-09-17 爱德万测试株式会社 标准化测试仪器底盘中的电路卡同步
TWI400460B (zh) * 2005-11-29 2013-07-01 Tektronix Inc 傳輸延遲與顫動量測方法
US20100090737A1 (en) * 2007-03-20 2010-04-15 Advantest Corporaton Clock data recovery circuit and method
US20110199134A1 (en) * 2008-09-04 2011-08-18 Advantest Corporation Test apparatus, transmission apparatus, receiving apparatus, test method, transmission method and receiving method
CN103140768A (zh) * 2010-08-13 2013-06-05 阿尔特拉公司 用于执行或者有助于示波器、抖动和/或误比特率测试器操作的集成电路上的电路系统

Also Published As

Publication number Publication date
US12111353B2 (en) 2024-10-08
TW202340900A (zh) 2023-10-16
US20230324459A1 (en) 2023-10-12

Similar Documents

Publication Publication Date Title
US8040940B2 (en) Transmitter/receiver device that converts serial and parallel signals and method of testing thereof
US7636387B2 (en) Measuring apparatus and measuring method
US20050172181A1 (en) System and method for production testing of high speed communications receivers
JP4690854B2 (ja) ソース同期サンプリング方法
US8074125B2 (en) Apparatus and method for transmitting and receiving data bits
US8094705B2 (en) Fast SERDES I/O characterization
US7860472B2 (en) Receiver circuit and receiver circuit testing method
US7539242B2 (en) Semiconductor integrated circuit device and method of testing the same
US20050156586A1 (en) Combination test method and test device
US7173993B2 (en) Method for sampling phase control
JP2009212992A (ja) 半導体集積回路装置及びアイ開口マージン評価方法
WO2019236781A1 (en) Decision feedback equalization with independent data and edge feedback loops
US20040205416A1 (en) Communication apparatus with failure detect function
JPWO2008114508A1 (ja) データ受信回路それを利用した試験装置ならびにストローブ信号のタイミング調節回路、方法
TWI806539B (zh) 測試系統以及測試方法
US20030142737A1 (en) Fast bit-error-rate (BER) test
US20160087764A1 (en) Transmitter and receiver circuit, integrated circuit, and testing method
JP4257830B2 (ja) データ送受信装置
JP5170939B2 (ja) 試験装置、及び試験方法
CN116961869A (zh) 测试系统以及测试方法
JP2003204369A (ja) 信号送受信装置、回路、およびループバックテスト方法
US20070063880A1 (en) Highspeed serial transmission system and a method for reducing jitter in data transfer on such a system
JP2007505520A (ja) 送信信号の完全性をテストする技法
WO2022193328A1 (zh) 串行/解串行电路、串行数据接收方法和芯片
US11300613B2 (en) Systems and methods for testing jitter tolerance