CN114268564A - 用于测试抖动容忍度的系统和方法 - Google Patents
用于测试抖动容忍度的系统和方法 Download PDFInfo
- Publication number
- CN114268564A CN114268564A CN202111088330.7A CN202111088330A CN114268564A CN 114268564 A CN114268564 A CN 114268564A CN 202111088330 A CN202111088330 A CN 202111088330A CN 114268564 A CN114268564 A CN 114268564A
- Authority
- CN
- China
- Prior art keywords
- signal
- phase
- transmitter
- jitter
- locked loop
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31708—Analysis of signal quality
- G01R31/31709—Jitter measurements; Jitter generators
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R29/00—Arrangements for measuring or indicating electric quantities not covered by groups G01R19/00 - G01R27/00
- G01R29/26—Measuring noise figure; Measuring signal-to-noise ratio
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
- G01R31/318505—Test of Modular systems, e.g. Wafers, MCM's
- G01R31/318513—Test of Multi-Chip-Moduls
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Nonlinear Science (AREA)
- Dc Digital Transmission (AREA)
Abstract
本申请公开了用于测试抖动容忍度的系统和方法。一种评估一个或多个多管芯电路元件容忍封装内存在抖动的能力的方法。该方法包括:提供具有用于数字通信的一发射器组的第一管芯,该发射器组包括第一发射器和第二发射器;提供具有用于数据通信的一接收器组的第二管芯;提供性能监视器;使用封装内迹线,将来自第一发射器的第一发射信号耦合到该接收器组中的接收器;将来自第二发射器的第二发射信号耦合到外部引脚;提供在第一发射信号和第二发射信号中引起抖动的输入信号;经由外部引脚测量第二发射信号中的抖动;以及使用性能监视器确定第二管芯的性能特征。
Description
技术领域
本申请通常涉及电子部件的抖动测试,并且具体地,涉及多管芯(multi-die)集成电路内的部件的抖动容忍度测试。
背景技术
在寻求更小的电子产品的过程中,多管芯集成电路越来越少。试图评估管芯部件在与多管芯集成电路的其他管芯的信令中容忍抖动的能力并没有完全成功。
发明内容
因此,本文公开了用于最小侵入性抖动容忍度测试的系统和方法。
本公开的一个说明性实施例是一种评估一个或多个电路元件容忍接收的信号内存在抖动的能力的方法。该方法包括:提供具有用于数字通信的一发射器组的第一管芯,该发射器组包括第一发射器和第二发射器;提供具有用于数据通信的一接收器组的第二管芯;提供性能监视器;使用封装内迹线,将来自第一发射器的第一发射信号耦合到该接收器组中的接收器;将来自第二发射器的第二发射信号耦合到外部引脚;提供在第一发射信号和第二发射信号中引起抖动的输入信号;经由外部引脚测量第二发射信号中的抖动;以及使用性能监视器确定第二管芯的性能特征。
本公开的另一个说明性示例是一种抖动容忍度测试系统,包括封装和测试控制器。封装包括:第一管芯,第一管芯具有第一发射器和第二发射器;第二管芯,第二管芯具有接收器和性能监视器;信号路径,信号路径将来自第一发射器的第一发射信号耦合到接收器;以及外部引脚,外部引脚使来自第二发射器的第二发射信号可用于测试控制器。从测试控制器到第一发射器和第二发射器的参考信号控制发射器的操作频率。测试控制器包括:信号发生器,信号发生器向提供参考频率的封装提供输入信号,并且提供在第一发射信号和第二发射信号中引起抖动的能力;抖动测量电路,抖动测量电路测量第二发射信号中的抖动;以及处理器,处理器控制发送到管芯的参考频率,从抖动测量电路获得所测量的抖动,并且从性能监视器获得性能指示器信号,性能指示器信号指示即使存在抖动的情况下第二管芯的一个或多个部件从第一发射信号检取数据的能力。
很具本公开的另一个实施例,一种抖动容忍度测试系统包括:第一管芯,第一管芯具有发射器;第二管芯,第二管芯具有接收器和性能监视器;信号路径,信号路径将来自发射器的发射信号耦合到接收器,信号路径被配置为模仿预定程度的串扰或预定程度的插入损耗;信号发生器,信号发生器以参考频率提供输入信号,以引起发射器以与参考频率成比例的频率向接收器发射发射信号;以及处理器,处理器控制输入信号并且从性能监视器获得性能指示器信号,性能指示器信号指示即使存在串扰或插入损耗的情况下第二管芯的一个或多个部件从发射信号检取数据的能力。
本公开的另一个说明性实施例是一种抖动容忍度测试方法,包括:提供具有发射器的第一管芯;提供具有用于数据通信的一接收器组的第二管芯;提供性能监视器;配置封装内迹线,以模仿预定程度的串扰或预定程度的插入损耗;以参考频率提供使发射器以与参考频率成比例的频率发射发射信号的输入信号;使用封装内迹线,将来自发射器的发射信号耦合到该接收器组中的接收器;以及使用性能监视器确定第二管芯的性能特征。
附图说明
图1是说明性多管芯集成电路的框图。
图2示出了抖动容忍度测试系统的说明性实施例。
图3示出了用于测试诸如图1中的多管芯集成电路中的抖动容忍度的方法的另一个说明性实施例。
图4-图10示出了用于测试抖动容忍度的系统的附加实施例。
图11示出了测量多管芯封装中的抖动容忍度的方法。
具体实施方式
请注意,所提供的附图和相对应的具体实施方式仅用于解释目的,并不限制本公开。相反,它们为理解落入所附权利要求范围内的所有修改、等价物和替代物提供了基础。为了增强对本公开的各种创造性构思的吸收,并非所有设备部件都在每个附图中有所描绘。
图1是说明性多管芯集成电路(IC)100。在本公开内,多管芯IC 100也可以被称为封装。在多管芯IC 100中,每个管芯(例如,管芯#1)可以以高速向一个或多个其他管芯(例如,管芯#2,104)发送信息,以及以高速从一个或多个其他管芯接收信息。另外,一些或所有这些管芯可以与IC 100外部的一个或多个节点(例如,节点#1)通信。
在一些实施例中,封装内通信102按照本领域技术人员已知的协议和规范(诸如超短距离(USR)标准和极短距离(XSR)标准)发生。为了有助于确保封装100符合各种标准和协议(例如,ITU-TG.8262/Y.1362),重要的是确认尽管存在抖动,封装100内的部件(例如,104)能够正常工作。有各种方法来测量抖动容忍度。例如,将已知量的抖动(例如,正弦抖动)引入系统(例如,100)中,将发送的数据信号与接收的数据信号进行比较,并且确定发送的和接收的数据信号之间的误差率。在本公开的至少一个实施例中,误差率是比特误码率(BER)。在一些实施例中,误差率是码元误码率。当为了抖动容忍度检查被测设备(DUT)(例如,管芯上的接收器)时,可以以不同频率添加不同程度的正弦抖动,并且关于在给定的抖动严重程度和抖动频率下不超过BER上限的能力评估接收器。在一些抖动容忍度测试中,在DUT的输入处引入抖动而不是向从另一个部件(例如,发射电路)发送到DUT的信号中添加抖动,或者除了向从另一个部件(例如,发射电路)发送到DUT的信号中添加抖动之外还在DUT的输入处引入抖动。无论在何处以及如何引入抖动,重要的是在与DUT在正常使用期间预期操作的条件基本相似的条件下评估DUT的抖动容忍度。
图2示出了抖动容忍度测试系统200的说明性实施例。封装201的第一管芯202通过多个封装内迹线206与封装201的第二管芯204通信。来自第一参考信号源209的第一参考信号208设置第一管芯202上的发射锁相环(TXPLL)的参考频率。在图2所示的示例中,参考信号源209驻留在封装201外,但是本领域技术人员将理解,在本公开的一个或多个实施例中,信号源209可以驻留在封装201内。TXPLL向多个发射器(TX)220输出第一定时信号210(具有与信号208的频率成比例的频率)。发射器TX#1 222将数据信号发射到抖动监视器230。其他发射器220(例如,TX#3,232)通过迹线206将数据信号(例如,212)发射到第二管芯204中的接收器(RX)224。通过第一定时信号210确定数据信号211、212的频率。接收器(RX)224的频率由从接收锁相环(RXPLL)发出的第二定时信号214管控,接收锁相环(RXPLL)的定时由第二参考信号源218生成的第二参考信号216管控。
迹线206中的一个或多个迹线可以被配置为模拟多管芯集成电路201可以被预期在其中操作的一个或多个不利条件。例如,可以在集成电路201中将特定的迹线207设计为具有特定的插入损耗对频率特性的关系,以及与封装201的其他部件(例如,相邻的通道/迹线)具有一定量的串扰。插入损耗可以是由于在传输线或路径中插入设备而导致的信号功率损耗。串扰可以包括通信信道之间不需要的信号传输。
在一些实施例中,可以从片外(off-chip)将第一发射器222的数据信号211发送到抖动监视器230,而不是通过封装201上的迹线206发送(或者除了通过封装201上的迹线206之外还从片外将第一发射器222的数据信号211发送到抖动监视器230)。(多个)抖动监视器230可以测量添加到数据信号211和数据信号212的抖动量。附加地,接收器224中的一个或多个接收器内的性能监视器231可以用于监视(多个)接收器224的性能(例如,比特误码率)。在一些实施例中,从不同的源发出参考信号208和参考信号216,如图所示。具有不同源的参考信号208、216的技术优势在于,其使得能够执行如果参考信号208、216不是独立的则不可能执行的测试。
为了增强对本公开的各种创造性构思的吸收,并非所有设备部件都在每个附图中有所描绘。因此,尽管图2中描绘了迹线207,但是将理解,在图3-图10所示出的实施例中可以存在此类部件。在本公开的一些实施例中,所有的接收器性能监视器都是内部的(例如,231)。
图3是示例抖动容忍度测试系统300的示意图,其中正弦抖动被添加到来自第一信号源303的信号301,而用于接收器(例如225、226)的时钟信号不经受抖动。换句话说,在保持管芯204的参考时钟处于恒定频率的同时,管芯202的参考信号301可以以正弦方式调制,从而在管芯202的(多个)发射器输出302处产生正弦抖动。一个发射器(例如,223)根据预定模式(例如,PRBS31)通过表示性信道308向接收器(RX)(例如,226)发送抖动信号213。接收器226用于解码信号213,并且如图2中所示,使用内部监视器231,以在与预定模式进行比较时生成性能度量(诸如比特误码率)。一旦来自发射器223的输入通过表示性信道308,则这些信号(例如,213)的接收器(例如,226)将看到来自发射器223的输入,并且可以测量比特误码率(BER)。在同一时间帧中,来自另一个发射器(例如,发射器#N 232)的输出212被发送到抖动测量设备230,该抖动测量设备230测量数据信号212中的抖动。当不同频率的不同水平的抖动被引入到数据信号211、213、212时,可以通过使用抖动测量设备230测量抖动量以及从第二发射器223发出的信号213的相对应的比特误码率来导出传输曲线。由接收器(例如,225)在系统322的比特误码率变得不可接受(例如,违反(诸如由行业标准或客户要求设置的)比特误码率上限)之前能够容忍(由抖动测量设备230测得)的抖动量来确定系统(例如,322)的抖动性能。通过确认信号301的抖动和信号212之间的差异在统计上不显著,确认DUT(例如,204、226)的导出抖动容忍度曲线的准确性。
图4是用于测量多管芯封装(例如,100)中的抖动容忍度的抖动容忍度测试系统400的示例的示意图。第一发射器组402由第一PLL 404驱动,并且第二发射器组406由第二PLL 408驱动。第一PLL 404和第二PLL408由相同的信号301驱动。在至少一个实施例中,其输出412被监视的第二发射器组406中的发射器(例如,410)具有与来自第一发射器组402的发射器222的抖动传输曲线相同的抖动传输曲线,该发射器222的信号211被DUT204通过表示性信道308接收。使用抖动监视器(或示波器)230测量信号412中的抖动,并且信号412中的抖动用于确定添加到信号211的抖动。如在抖动容忍度测试系统300的讨论中所解释的,针对输入抖动的每个水平和频率(使用监视器,例如,231)测量比特误码率,以评估DUT 204的抖动容忍度。
图5是抖动容忍度测试系统500的另一个示例的示意图。在系统500中,相位旋转器电路502插入PLL 404和发射器402之间。如图5所示,可以将功能添加到相位旋转器电路502的控制504,以使得相位旋转器电路502能够以各种频率和各种幅度添加(例如,来自抖动发生器303的)已知量的正弦抖动。在一些示例中,这些和其他信号特性由硬件和/或软件和/或外部控制设备/系统进行控制。在图5中,评估与发射器222连接到相同的PLL 422的一个或多个发射器的(多个)输出213、212以获得在存在抖动的情况下的性能,发射器222的输出211被DUT(例如,204、104)接收。注意,通过确认信号213、212的抖动之间的差异在统计上不显著,增强DUT(例如,204)的导出的抖动容忍度曲线的准确性。在图5所示的示例中,参考信号源209驻留在管芯202外,但是本领域技术人员将理解,在本公开的一个或多个实施例中,信号源209可以驻留在管芯202内。
图6是抖动容忍度测试系统600的实施例的示意图。在图6中,相位旋转器电路502插入PLL 404和第一发射器组之间,并且另一个相位旋转器电路602插入PLL 404和第二发射器组之间。如图5的讨论所注意的,可以将功能添加到相位旋转器电路502、602的控制504,以使得相位旋转器电路502、602能够以各种频率和各种幅度添加已知量的正弦抖动。在图6中,被监控的输出605来自发射器604,该发射器604连接到与发射器222不同的PLL408,该发射器222的输出211被DUT(204)接收。在图6所示的示例中,参考信号源209驻留在管芯202内,但是本领域技术人员将理解,在本公开的一个或多个实施例中,信号源209可以驻留在管芯202外。
图7是用于测量多管芯封装(例如,100)中的抖动容忍度的另一个抖动容忍度测试系统700的示例的示意图。在系统700中,相位频率检测器702从参考信号发生器209接收信号208,并将信号输出到滤波器704。压控振荡器706接收来自滤波器704的输出并将其传递到缓冲器708。经缓冲的输出信号710被输出到发射器和相位旋转器电路,随后是PLL 404的反馈路径714中的整数或分数除法器712。在系统700中,使用整数/分数除法器712(可内置于PLL 404中)之前的相位旋转器713生成正弦抖动。根据本公开的一些实施例,可以使用管芯上硬件或管芯上软件/固件或可以用于在PLL输出710中生成特定特征的抖动的外部控制来控制相位旋转器713。如图7所示,使用性能监视器(例如,231)评估与发射器222连接到相同的PLL404的一个或多个发射器的(多个)输出213、212以获得在存在抖动的情况下的性能(例如,其比特误码率),发射器222的输出211被DUT(例如,204)接收。
图8是可操作用于测量多管芯封装(例如,100)中的抖动容忍度的抖动容忍度测试系统800的另一个示例的示意图。在系统800中,相位频率检测器702从参考信号发生器209接收信号208,并将信号输出到滤波器704。压控振荡器706接收来自滤波器704的输出并将其传递到缓冲器708。经缓冲的输出信号710被输出到发射器并输出到相位旋转器中,然后将信号发送到PLL 404、408的反馈路径714中的整数/分数除法器712。在系统800中,使用相位旋转器(可以被构建在PLL 404中)生成正弦抖动。在图8中,被监控的输出605来自连接到PLL 408的发射器604,该PLL 408在性能、功能和抖动传输曲线方面与发射器222的PLL 404相似且在性能、功能和抖动传输曲线方面具有代表性,发射器222的输出211被DUT 225接收。
图9是能够测量多管芯封装(例如,100)中的抖动容忍度的抖动容忍度测试系统900的示例的示意图。在系统900中,相位频率检测器702从参考信号发生器209接收信号208,并将信号输出到滤波器704。压控振荡器706接收来自滤波器704的输出并将其传递到缓冲器708。经缓冲的输出信号710被输出到发射器和PLL 404的反馈路径714中的分数除法器712。在系统900中,使用分数除法器712生成正弦抖动。分数除法器712被实现为由控制器904利用抖动信号发生器303控制的调制器,抖动信号发生器303可以被实现为管芯上硬件控制、或管芯上软件/固件控制或外部控制。在系统900中,评估与发射器222连接到相同的PLL 404的一个或多个发射器的(多个)输出211以获得在存在抖动的情况下的性能,发射器222的输出211被DUT(例如,104、204)接收。
图10是可以用于评估多管芯封装(例如,100)中的抖动容忍度的抖动容忍度测试系统1000的进一步实施例的示意图。在系统1000中,相位频率检测器702从参考信号发生器209接收信号208,并将信号输出到滤波器704。压控振荡器706接收来自滤波器704的输出并将其传递到缓冲器708。经缓冲的输出信号710被输出到发射器,以及PLL 404和PLL 408的反馈路径714中的分数除法器712。在系统1000中,使用分数除法器712生成正弦抖动。分数除法器712被实现为由控制器504基于来自抖动信号发生器303的正弦抖动信号来控制的调制器。如图10所示,被监控的输出314来自连接到第二PLL 408的发射器604,该第二PLL 408在性能、功能和抖动传输曲线方面与发射器222的PLL 404相似且在性能、功能和抖动传输曲线方面具有代表性,发射器222的输出211被DUT 225接收。
图11示出了评估在封装内信号中存在抖动的情况下一个或多个多管芯电路元件(例如,225)执行的能力的方法1100。方法1100包括:提供1102具有用于数字通信的一发射器组(例如,220)的第一管芯(例如,202),该发射器组包括第一发射器(例如,222)和第二发射器(例如,232);提供1104具有用于数字通信的一接收器组(例如,224)的第二管芯(例如,204);提供1106性能监视器(例如,230);使用封装内迹线(例如,206、207),将来自第一发射器的第一发射信号(例如,213)耦合1108到一接收器组中的接收器(例如,226);将来自第二发射器的第二发射信号(例如,212)耦合1110到外部引脚(例如,302);提供1112在第一发射信号和第二发射信号中引起抖动的输入信号;经由外部引脚测量1114第二发射信号中的抖动;以及使用性能监视器确定1116第二管芯的性能特征。
本公开的示例还包括以下实施例:
1.一种抖动容忍度测试方法(1100),包括:提供(1102)具有用于数字通信的一发射器组(220)的第一管芯(202),所述发射器组(220)包括第一发射器(222)和第二发射器(223,410);提供(1104)具有用于数据通信的一接收器组(224)的第二管芯(204);提供(1106)性能监视器(230);使用封装内迹线(206,207),将来自所述第一发射器(222)的第一发射信号(211)耦合到所述接收器组(224)中的接收器(225);将来自第二发射器(223,410)的第二发射信号(212,213,412)耦合到外部引脚(302);提供在所述第一发射信号和所述第二发射信号中引起抖动的输入信号(302);经由所述外部引脚(302)测量所述第二发射信号(212,213,412)中的抖动;以及使用所述性能监视器(230)确定所述第二管芯(204)的性能特征。
2.如实施例1所述的抖动容忍度测试方法(1100),其特征在于,所述输入信号(302)是具有可控正弦抖动的参考信号(208),并且所述第一管芯(202)包括锁相环(例如,404),所述锁相环将所述参考信号(例如,208)转换为所述第一发射器(例如,222)和所述第二发射器(例如,223,410)的码元时钟信号。
3.如实施例1所述的抖动容忍度测试方法(例如,1100),其特征在于,所述输入信号(例如,302)是具有可控正弦抖动的参考信号(例如,208),并且所述第一管芯(例如,202)包括第一锁相环(例如,404)和第二锁相环(例如,408),所述第一锁相环将所述参考信号(例如,208)转换为所述第一发射器(例如,222)的第一码元时钟信号,所述第二锁相环将所述参考信号(例如,208)转换为所述第二发射器(例如,410)的第二码元时钟信号,其中所述第一锁相环和所述第二锁相环被配置为在所述第一码元时钟信号和所述第二码元时钟信号中引入等效抖动。
4.如实施例1所述的抖动容忍度测试方法(例如,1100),其特征在于,所述输入信号(例如,302)是用于相位旋转器的相位控制信号,所述相位旋转器操作以修改所述第一发射器和所述第二发射器(例如,222,410)的采样时钟信号的相位。
5.如实施例1所述的抖动容忍度测试方法(例如,1100),其特征在于,所述输入信号(例如,302)是用于第一相位旋转器的相位控制信号,所述第一相位旋转器操作以修改所述第一发射器(例如,222)的第一采样时钟信号的相位,并且其中所述输入信号(例如,302)是用于第二相位旋转器的相位控制信号,所述第二相位旋转器操作以修改所述第二发射器的第二采样时钟信号的相位。
6.如实施例1所述的抖动容忍度测试方法(例如,1100),其特征在于,所述输入信号(例如,302)是用于第一锁相环(例如,404)中的多模除法器的除法器控制信号,所述多模除法器将参考信号(例如,208)转换为所述第一发射器(例如,222)和所述第二发射器的码元时钟信号。
7.如实施例1所述的抖动容忍度测试方法(例如,1100),其特征在于,所述输入信号(例如,301)是用于第一锁相环(例如,404)中的第一多模除法器和第二锁相环(例如,408)中的第二多模除法器的除法器控制信号,其中所述第一多模除法器将参考信号(例如,208)转换为所述第一发射器的第一码元时钟信号,并且所述第二多模除法器将所述参考信号(例如,208)转换为所述第二发射器的第二码元时钟信号。
8.如实施例1所述的抖动容忍度测试方法(例如,1100),其特征在于,所述输入信号(例如,301)是用于第一锁相环(例如,404)中的相位旋转器的相位控制信号,所述相位旋转器将参考信号(例如,208)转换为所述第一发射器和所述第二发射器(例如,222,410)的码元时钟信号。
9.如实施例1所述的抖动容忍度测试方法(例如,1100),其特征在于,所述输入信号(例如,301)是用于第一锁相环(例如,404)中的第一相位旋转器和第二锁相环(例如,408)中的第二相位旋转器的相位控制信号,其中所述第一相位旋转器将参考信号(例如,208)转换为所述第一发射器的第一码元时钟信号,并且所述第二锁相环(例如,408)将所述参考信号(例如,208)转换为所述第二发射器的第二码元时钟信号。
10.如实施例1所述的抖动容忍度测试方法(例如,1100),其特征在于,所述抖动具有有着幅度和频率的正弦相位变化,并且其中经由所述外部引脚(例如,302)测量所述第二发射信号(例如,212,213,605,412)中的抖动包括确定与所述输入信号(例如,301)的可控参数相关联的所述幅度和所述频率。
11.如实施例10所述的抖动容忍度测试方法(例如,1100),进一步包括确定性能特征对与所述输入信号(例如,301)的所述可控参数相关联的所述幅度或所述频率中的至少一者的依赖性。
12.如实施例1所述的抖动容忍度测试方法(例如,1100),进一步包括确定性能特征超过预定义阈值时的幅度和频率值,其中所述性能特征是比特误码率、码元误码率或均方误码率中的一者。
13.一种抖动容忍度测试系统,包括:封装;以及测试控制器(320),所述封装包括:第一管芯(例如,202),所述第一管芯具有第一发射器(例如,222)和第二发射器;第二管芯(例如,204),所述第二管芯具有接收器(例如,225,226)和性能监视器(例如,230);信号路径,所述信号路径将来自所述第一发射器(例如,222)的第一发射信号(例如,211)耦合到所述接收器(例如,225,226);以及外部引脚(例如,302),所述外部引脚使来自所述第二发射器(例如,223,410)的第二发射信号(例如,212,213,605,412)可用于所述测试控制器(320),并且所述测试控制器(320)包括:信号发生器(303),所述信号发生器向所述封装提供输入信号(例如,301),以在所述第一发射信号和所述第二发射信号中引起抖动;抖动测量电路,所述抖动测量电路测量所述第二发射信号(例如,212,213,605,412)中的抖动;以及处理器,所述处理器控制所述输入信号(例如,301),从所述抖动测量电路获得所测量的抖动,并且从所述性能监视器(例如,230)获得性能指示器信号,所述性能指示器信号指示即使存在抖动的情况下所述第二管芯(例如,204)的一个或多个部件从所述第一发射信号(例如,211)检取数据的能力。
14.如实施例13所述的抖动容忍度测试系统,其特征在于,将来自所述第一发射器(例如,223)的所述第一发射信号(例如,211)耦合到所述接收器(例如,226)的所述信号路径包括封装内迹线(例如,207)。
15.如实施例13所述的抖动容忍度测试系统,其特征在于,所述输入信号(例如,301)是具有可控正弦抖动的参考信号(例如,208),并且所述第一管芯(例如,202)包括锁相环(例如,404),所述锁相环将所述参考信号(例如,208)转换为所述第一发射器(例如,222)和所述第二发射器的码元时钟信号。
16.如实施例13所述的抖动容忍度测试系统,其特征在于,所述输入信号(例如,301)是具有可控正弦抖动的参考信号(例如,208),并且所述第一管芯(例如,202)包括第一锁相环(例如,404)和第二锁相环(例如,408),所述第一锁相环将所述参考信号(例如,208)转换为所述第一发射器(例如,222)的第一码元时钟信号,所述第二锁相环将所述参考信号(例如,208)转换为所述第二发射器的第二码元时钟信号。
17.如实施例13所述的抖动容忍度测试系统,所述封装进一步包括相位旋转器和生成采样时钟信号的采样时钟信号发生器,并且其中所述输入信号(例如,301)是所述相位旋转器的相位控制信号,所述相位旋转器操作以修改所述第一发射器和所述第二发射器(例如,222,410)的所述采样时钟信号的相位。
18.如实施例13所述的抖动容忍度测试系统,所述封装进一步包括第一相位旋转器、第二相位旋转器和生成第一采样时钟信号和第二采样时钟信号的采样时钟信号发生器,并且其中所述输入信号(例如,301)是所述第一相位旋转器的相位控制信号,所述第一相位旋转器操作以修改所述第一发射器(例如,222)的所述第一采样时钟信号的相位,并且其中所述输入信号(例如,301)是所述第二相位旋转器的相位控制信号,所述第二相位旋转器操作以修改所述第二发射器的所述第二采样时钟信号的相位。
19.如实施例13所述的抖动容忍度测试系统,所述封装进一步包括具有多模除法器的锁相环(例如,404),并且其中所述输入信号(例如,301)是所述锁相环(例如,404)中的所述多模除法器的除法器控制信号,所述多模除法器将参考信号(例如,208)转换为所述第一发射器(例如,222)和所述第二发射器的码元时钟信号。
20.如实施例13所述的抖动容忍度测试系统,所述封装进一步包括具有第一多模除法器的第一锁相环(例如,404)和具有第二多模除法器的第二锁相环(例如,408),并且其中所述输入信号(例如,301)是所述第一多模除法器和所述第二多模除法器的除法器控制信号,并且所述第一多模除法器将参考信号(例如,208)转换为所述第一发射器的第一码元时钟信号,并且所述第二多模除法器将所述参考信号(例如,208)转换为所述第二发射器的第二码元时钟信号。
21.如实施例13所述的抖动容忍度测试系统,所述封装进一步包括具有相位旋转器的锁相环(例如,404),并且其中所述输入信号(例如,301)是所述相位旋转器的相位控制信号,并且所述锁相环(例如,404)将参考信号转换为所述第一发射器和所述第二发射器(例如,222,410)的码元时钟信号。
22.如实施例13所述的抖动容忍度测试系统,所述封装进一步包括具有第一相位旋转器的所述第一锁相环(例如,404)和具有第二相位旋转器的所述第二锁相环(例如,408),其中所述输入信号(例如,301)是所述第一相位旋转器和所述第二相位旋转器的相位控制信号,所述第一相位旋转器将参考信号(例如,208)转换为所述第一发射器的第一码元时钟信号,并且所述第二锁相环将所述参考信号(例如,208)转换为所述第二发射器的第二码元时钟信号。
23.如实施例13所述的抖动容忍度测试系统,其特征在于,所述抖动具有有着幅度和频率的正弦相位变化,并且其中所述处理器进一步确定与所述输入信号(例如,301)的可控参数相关联的所述幅度和所述频率。
24.如实施例23所述的抖动容忍度测试系统,其特征在于,所述处理器进一步确定所述性能指示器信号对与所述输入信号(例如,301)的所述可控参数相关联的所述幅度或所述频率中的至少一者的依赖性。
25.如实施例13所述的抖动容忍度测试系统,其特征在于,所述处理器进一步确定所述性能指示器信号超过预定义阈值时的幅度和频率值,并且其中所述性能指示器信号与比特误码率、码元误码率或均方误码率中的至少一者相对应。
26.一种抖动容忍度测试系统,包括:第一管芯(例如,202),所述第一管芯具有发射器(例如,222);第二管芯(例如,204),所述第二管芯具有接收器(例如,226)和性能监视器(例如,230);信号路径,所述信号路径将来自所述发射器(例如,222)的发射信号(例如,211)耦合到所述接收器(例如,226),所述信号路径被配置为模仿预定程度的串扰或预定程度的插入损耗;信号发生器,所述信号发生器提供输入(参考)信号(例如,208),以引起所述发射器(例如,223)将所述发射信号(例如,213)发射到所述接收器(例如,226);以及处理器,所述处理器控制所述输入信号(例如,208)并且从所述性能监视器(例如,230)获得性能指示器信号,所述性能指示器信号指示即使存在所述串扰或所述插入损耗的情况下所述第二管芯(例如,204)的一个或多个部件从所述发射信号(例如,211)检取数据的能力。
27.一种抖动容忍度测试方法,包括:提供(例如,1102)具有发射器(例如,222)的第一管芯(例如,202);提供(例如,1104)具有用于数据通信的一接收器组(例如,224)的第二管芯(例如,204);提供(例如,1106)性能监视器(例如,230);配置封装内迹线(例如,207),以模仿预定程度的串扰或预定程度的插入损耗;提供使所述发射器(例如,222)发射发射信号(例如,211)的输入信号(例如,208);使用封装内迹线(例如,206,207),将来自所述发射器(例如,222)的发射信号(例如,211)耦合到所述接收器组(例如,224)中的接收器(例如,225);以及使用所述性能监视器(例如,230)确定所述第二管芯(例如,204)的性能特征。
所描述的实施例是说明性的和非限制性的。一旦充分理解上述公开内容,本领域普通技术人员将清楚地看到许多其他修改、等价物和替代物。在适用的情况下,以下权利要求被解释为包含所有此类修改、等价物和替代品。
Claims (27)
1.一种抖动容忍度测试方法,包括:
提供第一管芯,所述第一管芯具有用于数字通信的一发射器组,所述发射器组包括第一发射器和第二发射器;
提供第二管芯,所述第二管芯具有用于数字通信的一接收器组,所述接收器中的至少一个接收器包括性能监视器;
使用封装内迹线,将来自所述第一发射器的第一发射信号耦合到所述接收器组中的接收器;
将来自所述第二发射器的第二发射信号耦合到外部引脚;
提供在所述第一发射信号和所述第二发射信号中引起抖动的输入信号;
经由所述外部引脚测量所述第二发射信号中的抖动;以及
使用所述性能监视器确定所述第二管芯的性能特征。
2.如权利要求1所述的抖动容忍度测试方法,其特征在于,所述输入信号是具有可控正弦抖动的参考信号,并且所述第一管芯包括锁相环,所述锁相环将所述参考信号转换为所述第一发射器和所述第二发射器的码元时钟信号。
3.如权利要求1所述的抖动容忍度测试方法,其特征在于,所述输入信号是具有可控正弦抖动的参考信号,并且所述第一管芯包括第一锁相环和第二锁相环,所述第一锁相环将所述参考信号转换为所述第一发射器的第一码元时钟信号,所述第二锁相环将所述参考信号转换为所述第二发射器的第二码元时钟信号,其中所述第一锁相环和所述第二锁相环被配置为在所述第一码元时钟信号和所述第二码元时钟信号中引入等效抖动。
4.如权利要求1所述的抖动容忍度测试方法,其特征在于,所述输入信号是用于相位旋转器的相位控制信号,所述相位旋转器对发射器锁相环的输出进行操作,以修改所述第一发射器和所述第二发射器的采样时钟信号的相位。
5.如权利要求1所述的抖动容忍度测试方法,其特征在于,所述输入信号是用于第一相位旋转器的相位控制信号,所述第一相位旋转器操作以修改所述第一发射器的第一采样时钟信号的相位,并且其中所述输入信号是用于第二相位旋转器的相位控制信号,所述第二相位旋转器操作以修改所述第二发射器的第二采样时钟信号的相位,其中所述第一相位旋转器和所述第二相位旋转器被配置为在所述第一采样时钟信号和所述第二采样时钟信号中引入等效抖动。
6.如权利要求1所述的抖动容忍度测试方法,其特征在于,所述输入信号是用于第一锁相环中的多模除法器的除法器控制信号,所述多模除法器将参考信号转换为所述第一发射器和所述第二发射器的码元时钟信号。
7.如权利要求1所述的抖动容忍度测试方法,其特征在于,所述输入信号是用于第一锁相环中的第一多模除法器和第二锁相环中的第二多模除法器的除法器控制信号,其中所述第一多模除法器将参考信号转换为所述第一发射器的第一码元时钟信号,并且所述第二多模除法器将所述参考信号转换为所述第二发射器的第二码元时钟信号,其中所述第一锁相环和所述第二锁相环被配置为在所述第一码元时钟信号和所述第二码元时钟信号中引入等效抖动。
8.如权利要求1所述的抖动容忍度测试方法,其特征在于,所述输入信号是用于第一锁相环的反馈路径中的相位旋转器的相位控制信号,所述相位旋转器将参考信号转换为所述第一发射器和所述第二发射器的码元时钟信号。
9.如权利要求1所述的抖动容忍度测试方法,其特征在于,所述输入信号是用于第一锁相环的第一反馈路径中的第一相位旋转器和第二锁相环的第二反馈路径中的第二相位旋转器的相位控制信号,其中所述第一相位旋转器将参考信号转换为所述第一发射器的第一码元时钟信号,并且所述第二锁相环将所述参考信号转换为所述第二发射器的第二码元时钟信号。
10.如权利要求1所述的抖动容忍度测试方法,其特征在于,所述抖动具有有着幅度和频率的正弦相位变化,并且其中经由所述外部引脚测量所述第二发射信号中的抖动包括确定与所述输入信号的可控参数相关联的正弦相位变化的所述幅度和所述频率。
11.如权利要求10所述的抖动容忍度测试方法,进一步包括确定一个或多个接收器的性能特征对与所述输入信号的所述可控参数相关联的所述幅度或所述频率中的至少一者的依赖性。
12.如权利要求1所述的抖动容忍度测试方法,进一步包括一个或多个接收器的性能特征超过预定义阈值时的幅度和频率值,其中所述性能特征是比特误码率、码元误码率或均方误码率中的一者。
13.一种抖动容忍度测试系统,包括:
封装;以及
测试控制器,
所述封装包括:
第一管芯,所述第一管芯具有第一发射器和第二发射器;
第二管芯,所述第二管芯具有接收器和性能监视器;
信号路径,所述信号路径将来自所述第一发射器的第一发射信号耦合到所述接收器;以及
外部引脚,所述外部引脚使来自所述第二发射器的第二发射信号可用于所述测试控制器,并且
所述测试控制器包括:
信号发生器,所述信号发生器向所述封装提供输入信号,以在所述第一发射信号和所述第二发射信号中引起抖动;
抖动测量电路,所述抖动测量电路测量所述第二发射信号中的抖动;以及
处理器,所述处理器控制所述输入信号,从抖动测量电路获得所测量的抖动,并且从所述性能监视器获得性能指示器信号,所述性能指示器信号指示即使存在抖动的情况下所述第二管芯的一个或多个部件从所述第一发射信号检取数据的能力。
14.如权利要求13所述的抖动容忍度测试系统,其特征在于,将来自所述第一发射器的所述第一发射信号耦合到所述接收器的所述信号路径包括封装内迹线。
15.如权利要求13所述的抖动容忍度测试系统,其特征在于,所述输入信号是具有可控正弦抖动的参考信号,并且所述第一管芯包括锁相环,所述锁相环将所述参考信号转换为所述第一发射器和所述第二发射器的码元时钟信号。
16.如权利要求13所述的抖动容忍度测试系统,其特征在于,所述输入信号是具有可控正弦抖动的参考信号,并且所述第一管芯包括第一锁相环和第二锁相环,所述第一锁相环将所述参考信号转换为所述第一发射器的第一码元时钟信号,所述第二锁相环将所述参考信号转换为所述第二发射器的第二码元时钟信号。
17.如权利要求13所述的抖动容忍度测试系统,所述封装进一步包括相位旋转器和生成采样时钟信号的采样时钟信号发生器,并且其中所述输入信号是所述相位旋转器的相位控制信号,所述相位旋转器操作以修改所述第一发射器和所述第二发射器的所述采样时钟信号的相位。
18.如权利要求13所述的抖动容忍度测试系统,所述封装进一步包括第一相位旋转器、第二相位旋转器和生成第一采样时钟信号和第二采样时钟信号的采样时钟信号发生器,并且其中所述输入信号是所述第一相位旋转器的相位控制信号,所述第一相位旋转器操作以修改所述第一发射器的所述第一采样时钟信号的相位,并且其中所述输入信号是所述第二相位旋转器的相位控制信号,所述第二相位旋转器操作以修改所述第二发射器的所述第二采样时钟信号的相位。
19.如权利要求13所述的抖动容忍度测试系统,所述封装进一步包括具有多模除法器的锁相环,并且其中所述输入信号是所述锁相环中的所述多模除法器的除法器控制信号,所述多模除法器将参考信号转换为所述第一发射器和所述第二发射器的码元时钟信号。
20.如权利要求13所述的抖动容忍度测试系统,所述封装进一步包括具有第一多模除法器的第一锁相环和具有第二多模除法器的第二锁相环,并且其中所述输入信号是所述第一多模除法器和所述第二多模除法器的除法器控制信号,并且所述第一多模除法器将参考信号转换为所述第一发射器的第一码元时钟信号,并且所述第二多模除法器将所述参考信号转换为所述第二发射器的第二码元时钟信号。
21.如权利要求13所述的抖动容忍度测试系统,所述封装进一步包括具有相位旋转器的锁相环,并且其中所述输入信号是所述相位旋转器和所述锁相环的相位控制信号,并且所述相位旋转器和所述锁相环将参考信号转换为所述第一发射器和所述第二发射器的码元时钟信号。
22.如权利要求13所述的抖动容忍度测试系统,所述封装进一步包括具有第一锁相环中的第一反馈路径中的第一相位旋转器的所述第一锁相环和具有第二锁相环的第二反馈路径中的第二相位旋转器的所述第二锁相环,其中所述输入信号是所述第一相位旋转器和所述第二相位旋转器的相位控制信号,所述第一相位旋转器将参考信号转换为所述第一发射器的第一码元时钟信号,并且所述第二锁相环将所述参考信号转换为所述第二发射器的第二码元时钟信号。
23.如权利要求13所述的抖动容忍度测试系统,其特征在于,所述抖动具有有着幅度和频率的正弦相位变化,并且其中所述处理器进一步确定与所述输入信号的可控参数相关联的所述幅度和所述频率。
24.如权利要求23所述的抖动容忍度测试系统,其特征在于,所述处理器进一步确定所述接收器的所述性能指示器信号对与所述输入信号的可控参数相关联的所述幅度或所述频率中的至少一者的依赖性。
25.如权利要求13所述的抖动容忍度测试系统,其特征在于,所述处理器进一步确定所述接收器的所述性能指示器信号超过预定义阈值时的幅度和频率值,并且其中所述性能指示器信号与比特误码率、码元误码率或均方误码率中的至少一者相对应。
26.一种抖动容忍度测试系统,包括:
第一管芯,所述第一管芯具有发射器;
第二管芯,所述第二管芯具有接收器和性能监视器;
信号路径,所述信号路径将来自所述发射器的发射信号耦合到所述接收器,所述信号路径被配置为模仿预定程度的串扰或预定程度的插入损耗;
信号发生器,所述信号发生器提供输入信号,以引起所述发射器将所述发射信号发射到所述接收器;以及
处理器,所述处理器控制所述输入信号并且从所述性能监视器获得性能指示器信号,所述性能指示器信号指示即使存在所述串扰或所述插入损耗的情况下所述第二管芯的一个或多个部件从所述发射信号检取数据的能力。
27.一种抖动容忍度测试方法,包括:
提供具有发射器的第一管芯;
提供具有用于数据通信的一接收器组的第二管芯;
提供性能监视器;
配置封装内迹线,以模仿预定程度的串扰或预定程度的插入损耗;
提供使所述发射器发射发射信号的输入信号;
使用所述封装内迹线,将来自所述发射器的所述发射信号耦合到所述接收器组中的接收器;以及
使用所述性能监视器确定所述第二管芯的性能特征。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US17/022,311 US11300613B2 (en) | 2020-09-16 | 2020-09-16 | Systems and methods for testing jitter tolerance |
US17/022,311 | 2020-09-16 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN114268564A true CN114268564A (zh) | 2022-04-01 |
Family
ID=80626474
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202111088330.7A Pending CN114268564A (zh) | 2020-09-16 | 2021-09-16 | 用于测试抖动容忍度的系统和方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US11300613B2 (zh) |
CN (1) | CN114268564A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114785712A (zh) * | 2022-06-16 | 2022-07-22 | 中星联华科技(北京)有限公司 | 基于误码仪的抖动容限测试方法、装置及电子设备 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20090310728A1 (en) * | 2008-06-16 | 2009-12-17 | Jaussi James E | In-situ jitter tolerance testing for serial input output |
CN103427918A (zh) * | 2012-05-14 | 2013-12-04 | 美国博通公司 | 用于标准符合性抖动容限测试的片上干扰 |
JP2015230296A (ja) * | 2014-06-06 | 2015-12-21 | 富士通株式会社 | データ受信機、入出力装置、ジッタ測定装置およびジッタ測定方法 |
CN106253883A (zh) * | 2015-06-11 | 2016-12-21 | 智原科技股份有限公司 | 内建于芯片内的测量抖动的装置与方法 |
US20190086471A1 (en) * | 2017-09-19 | 2019-03-21 | Ciena Corporation | Techniques and circuits for on-chip jitter and phase noise measurement in a digital test environment |
CN111404552A (zh) * | 2018-12-31 | 2020-07-10 | 特克特朗尼克公司 | 信号源的实时抖动损伤插入 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9222972B1 (en) * | 2010-09-17 | 2015-12-29 | Altera Corporation | On-die jitter generator |
US9088399B1 (en) * | 2014-02-03 | 2015-07-21 | Xilinx, Inc. | Circuit and method for testing jitter tolerance |
US9618965B2 (en) * | 2015-05-15 | 2017-04-11 | Tektronix, Inc. | Dynamic calibration of data patterns |
-
2020
- 2020-09-16 US US17/022,311 patent/US11300613B2/en active Active
-
2021
- 2021-09-16 CN CN202111088330.7A patent/CN114268564A/zh active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20090310728A1 (en) * | 2008-06-16 | 2009-12-17 | Jaussi James E | In-situ jitter tolerance testing for serial input output |
CN103427918A (zh) * | 2012-05-14 | 2013-12-04 | 美国博通公司 | 用于标准符合性抖动容限测试的片上干扰 |
JP2015230296A (ja) * | 2014-06-06 | 2015-12-21 | 富士通株式会社 | データ受信機、入出力装置、ジッタ測定装置およびジッタ測定方法 |
CN106253883A (zh) * | 2015-06-11 | 2016-12-21 | 智原科技股份有限公司 | 内建于芯片内的测量抖动的装置与方法 |
US20190086471A1 (en) * | 2017-09-19 | 2019-03-21 | Ciena Corporation | Techniques and circuits for on-chip jitter and phase noise measurement in a digital test environment |
CN111404552A (zh) * | 2018-12-31 | 2020-07-10 | 特克特朗尼克公司 | 信号源的实时抖动损伤插入 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114785712A (zh) * | 2022-06-16 | 2022-07-22 | 中星联华科技(北京)有限公司 | 基于误码仪的抖动容限测试方法、装置及电子设备 |
Also Published As
Publication number | Publication date |
---|---|
US20220082618A1 (en) | 2022-03-17 |
US11300613B2 (en) | 2022-04-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7313496B2 (en) | Test apparatus and test method for testing a device under test | |
US7254755B2 (en) | On-chip receiver sensitivity test mechanism | |
US6397042B1 (en) | Self test of an electronic device | |
US8040940B2 (en) | Transmitter/receiver device that converts serial and parallel signals and method of testing thereof | |
EP1815262B1 (en) | System and method for on-chip jitter injection | |
KR101819746B1 (ko) | 통신 검사 회로, 전자 장치, 수신 회로, 송신 회로, 반도체 집적 회로, 및 웨이퍼 | |
US20050172181A1 (en) | System and method for production testing of high speed communications receivers | |
US7363562B2 (en) | Method and apparatus for deferred decision signal quality analysis | |
US6985823B2 (en) | System and method of testing a transceiver | |
US7136773B2 (en) | Testing apparatus and testing method | |
US8081723B1 (en) | Serial data signal eye width estimator methods and apparatus | |
TWI467187B (zh) | 用於標準符合性抖動容限測試的晶載干擾 | |
US20160301588A1 (en) | System and method for testing wireless data packet signal transceiver | |
CN114268564A (zh) | 用于测试抖动容忍度的系统和方法 | |
US7239969B2 (en) | System and method of generating test signals with injected data-dependent jitter (DDJ) | |
JP2009042230A (ja) | 試験装置 | |
JP4257830B2 (ja) | データ送受信装置 | |
US10495683B2 (en) | Power supply stress testing | |
JP5170939B2 (ja) | 試験装置、及び試験方法 | |
US20090041102A1 (en) | Jitter injection circuit, electronics device, and test apparatus | |
US20040101076A1 (en) | Method of generating a measure of a mistiming and apparatus therefor | |
TWI806539B (zh) | 測試系統以及測試方法 | |
US20030231707A1 (en) | Method and apparatus for jitter creation and testing | |
Damm | Jitter–An Introduction | |
US20050179459A1 (en) | Method and system for testing an electronic device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |