JPH09149481A - 全電子交換器で二重化されたハイウェイデータ受信装置及び方法 - Google Patents
全電子交換器で二重化されたハイウェイデータ受信装置及び方法Info
- Publication number
- JPH09149481A JPH09149481A JP8096703A JP9670396A JPH09149481A JP H09149481 A JPH09149481 A JP H09149481A JP 8096703 A JP8096703 A JP 8096703A JP 9670396 A JP9670396 A JP 9670396A JP H09149481 A JPH09149481 A JP H09149481A
- Authority
- JP
- Japan
- Prior art keywords
- latch
- highway
- data
- output
- valid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q11/00—Selecting arrangements for multiplex systems
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0045—Arrangements at the receiver end
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/02—Arrangements for detecting or preventing errors in the information received by diversity reception
- H04L1/06—Arrangements for detecting or preventing errors in the information received by diversity reception using space diversity
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/08—Arrangements for detecting or preventing errors in the information received by repeating transmission, e.g. Verdan system
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/22—Arrangements for detecting or preventing errors in the information received using redundant apparatus to increase reliability
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0061—Error detection codes
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
- Monitoring And Testing Of Exchanges (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
リティエラーが連続的又はランダムに発生する場合、パ
リティエラーのないデータを受信する。 【解決手段】 パリティチェックラッチ16と選択部1
8が基準クロックCP2DAに同期し、制御部17は式
J=/B∩(A∪P)、K=/Aにより出力J,Kを制
御する。二重化されたハイウェイデータの受信時、入力
ラッチクロックCP3RAの半周期を基準クロックCP
2D\Aとし、選択されたハイウェイデータのパリティ
チェック結果は基準クロックの半周期に同期され、パリ
ティエラー時に他のハイウェイデータを交替受信し、且
つ入力ラッチクロックの次のライジングエッジに同期す
るパリティエラーのあるハイウェイデータを他のハイウ
ェイデータで交替受信して出力し、ハイウェイデータに
すべて有効データがあればパリティエラー発生時にトグ
ルし、他のハイウェイデータを交互に反復受信する。
Description
(CDMA)方式を用いる全電子交換器(ESS: Ele
ctronics Switching System )に使用される技術に関す
るもので、特に全電子交換器内の受信装置(Differenti
al Receiver )で二重化されたハイウェイデータを受信
する時、どの一側のデータ受信集積回路の不良又はケー
ブルの接触不良により発生されたパリティエラーが連続
的に又はランダムに発生する場合、パリティをチェック
した結果を用いてパリティエラーのないデータを受信す
るための装置及び方法に関するものである。
と、図1aは従来の二重化されたハイウェイデータを受
信する装置のブロック構成図、図1bは図1aが使用さ
れる交換器の部位を示す概略図、図2は従来の二重化さ
れたハイウェイデータを受信する装置の要部別タイミン
グ図であって、図1bに示したデータリンクユニット
(DLU)からデータ受信装置(Differential Receive
r )(101)に複数のケーブルを介して提供されるも
ので、データ受信装置(101)で二重化されたハイウ
ェイデータを受信してデータ率変換部(Data Rate Conv
ersion)(102)、伝送部(Differential Transmitt
er)(103)を介してスペーススイッチ部(SMX
A:Space Matrix Switch Board Assembly)に伝送し、
前記データ受信装置(101)を通じたデータはプロセ
ッサインターフェース部(PICA:Processor Interf
ace and Control board Assembly)にも提供される。
ェイデータ(Highway A,B)は複数のケーブル(例え
ばケーブル(SSWDC:Space Switch Duplication C
able)と(SSWLC:Space Switch link Cable ))
を介して提供され、前記ケーブルにはハイウェイデータ
があるかないかを知らせる有効データ(VALID _A 、VA
LID _B )ラインがそれぞれ包含され、前記ケーブルの
接続有無はその接地線を活用した警報ライン(SSWD
CG:Space Switch Duplication Cable Ground )、
(SSWLCG:Space Switch Link Cable Ground)で
認識する。従って、図1aで、一つのケーブルには例え
ばハイウェイデータ(Highway A)9ビット、有効デー
タ(VALID _A )ライン1ビットと接地線を用いる警報
ライン(SSWDCG)を提供し、他の一つのケーブル
にはハイウェイデータ(Highway B)9ビット、有効デ
ータライン(VALID _B )1ビットと接地線を用いる警
報ライン(SSWLCG)を提供するようにする。この
状態でハイウェイデータ(Highway A)が図2(c)の
ように受信されたと仮定する。この際に、データ1及び
データ2等の最終ビットにはパリティビットがある(例
えば、データ1は8ビットであり、9番目ビットはパリ
ティビットとして使用する)。
イウェイデータ)(Highway A)は第1ラッチ(1)
で、他のハイウェイデータ(第2ハイウェイデータ)
(Highway B)は第2ラッチ(4)でそれぞれ入力ラッ
チクロック(CP3RA)(図2(b))に同期してラ
ッチされ、出力制御信号(OC:Output Control)によ
り、図2(d)のように、第1及び第2ラッチ(1,
4)で出力される。この際に、第1及び第2ラッチ
(1,4)の出力は9ビットで、この中の8ビットはハ
イウェイデータ(Highway A又はB)であり、残り1ビ
ットはパリティデータである。
(5)としては8ビットのデータが印加され、パリティ
チェック(6)には9ビット(8ビットのデータと1ビ
ットのパリティデータ)が印加される。このようにパリ
ティチェック(6)でチェックされたパリティ値(”
1”又は”0”)はパリティチェックラッチ(7)に印
加され、前記入力ラッチクロック(CP3RA)のライ
ジングエッジに同期されて、図2(e)のような出力”
0”(Low )又は”1”(High)をフリップフロップ機
能の制御部(8)の入力端(P)に提供する。
B )をラッチさせてハイウェイデータ(Highway A,
B)があるかないかを知らせるVALID _A ラッチ(2)
及びVALID _B ラッチ(3)の出力は制御部(8)の他
の入力端(A,B)に印加される。
制御値を出力させて選択部(9)に印加し、選択部
(9)では同期クロック(CP2D\A)に同期され図
2(f)のような状態で第1及び第2ラッチ(1,4)
の出力制御入力端(OC:OutputControl)に印加され
る。この場合、パリティチェック(6)の出力をラッチ
して制御部(8)に提供するパリティチェックラッチ
(7)は第1及び第2ラッチ(1,4)の入力ラッチク
ロック(CP3RA)と同一クロックを使用するので、
ハイウェイデータ(highway A又はB)中の例えばデー
タ1をパリティチェックした結果はハイウェイデータ
(Highway A,B)をそれぞれ初期ラッチする9ビット
ラッチ(1,4)の出力制御信号(OC)として反映さ
れず、その次のデータ2のデータ選択にだけ影響を及ぼ
すことになる。
る制御部(8)の動作は下記の真理表1のように例示し
得る。データが有効であるかを示す有効データ(VALID
_DとVALID _B )をラッチさせる各ラッチ(2,3)
の出力(制御部(8)の入力(A,B)共に”0”(L
ow)である時、ハイウェイデータ(Highway A)側の
パリティがエラー(1:High)であり、ハイウェイデー
タ(Highway B)側のパリティが正常(0:Low)で
あると(真理表1ではB側のパリティ値を示したと仮定
する)、制御部(8)の出力がパリティ値によって変わ
るように、例えばA側データを選択する代わりにB側デ
ータを選択することになる。
ー)であり、0は”Low ”(正常)である。
る。
ッチ(2)の出力である制御部(8)の入力、Bは有効
データ(VALID _B )のVALID _B ラッチ(3)の出力
である制御部(8)の入力、∩は論理乗算、∪は論理加
算、/はインバースである。)
側のパリティが続けてエラーである時、A側データを選
択するが、A側にも一時パリティが発生すると、パリテ
ィがあるB側のハイウェイデータを選択することになる
問題点があった。
うとする技術の一例としては、米国特許第544264
6号を例示し得るが、これは車両交通情報連絡用通信シ
ステムで、受信器チャンネルの信頼のため、複数のビッ
トを割り当てたもので、受信データの信頼のためパリテ
ィを検出する技術を捜すことができなかった。
するためのもので、全電子交換器内の受信装置で二重化
されたハイウェイデータを受信する時、どの一側のデー
タ受信集積回路の不良又はケーブルの接触不良により発
生されたパリティエラーが連続的に又はランダムに発生
する場合、パリティをチェックした結果を用いてパリテ
ィエラーのないデータを受信するための装置及び方法を
提供することをその目的とする。
め、本発明は、第1及び第2ハイウェイデータを第1入
力ラッチクロックよってそれぞれラッチする一対のラッ
チ部、第1、第2ハイウェイデータが有効であるかを示
す有効データをラッチするVALID _A 、VALID _B ラッ
チ、各ラッチ部出力をパリティチェックするパリティチ
ェック部、パリティチェック部のチェック値をラッチチ
ェックラッチ、パリティチェックラッチのチェック値
(P)とVALID _A 、VALID _B ラッチ出力である入力
値(A,B)を設定テーブルによって制御する制御部、
制御部の出力によってパリティエラーのない側を選択す
る選択部、選択部の選択によってパリティエラーのない
データを選択出力する全電子交換器のハイウェイデータ
受信装置において、チェックラッチと選択部が入力ラッ
チクロックの1/2周期を有する基準クロックCP2D
Aにより同期され、制御部は次の式によりその出力
(J,K)を制御する装置を提供する。
データのパリティをチェックしてエラーのないデータを
受信する方法において、二重化されたハイウェイデータ
を受信する時、パリティチェックラッチ用クロックをハ
イウェイデータ入力ラッチクロック(CP3RA)の半
周期である基準クロック(CP2D\A)として使用
し、二重化されたハイウェイデータ中の選択された任意
のハイウェイデータのパリティチェック結果は基準クロ
ックの半周期に同期されて、パリティエラー時に他のハ
イウェイデータを交替受信し、交替受信時、前記入力ラ
ッチクロックの次のライジングエッジに同期されるよう
に出力待機中である前記パリティエラーのある任意のハ
イウェイデータを前記他のハイウェイデータで交替させ
受信してから出力させ、二重化されたハイウェイデータ
にすべて有効データがあれば任意のハイウェイデータで
パリティエラー発生時にトグル(toggle)されて、他の
ハイウェイデータを交互に反復受信することを特徴とす
る全電子交換器で二重化されたハイウェイデータ受信方
法を提供する。
施例を詳細に説明する。
選択するブロック構成図と、本発明の二重化されたハイ
ウェイデータを選択するタイミング図はそれぞれ図3及
び図4に示すもので、第1ハイウェイデータ(Highway
A)を入力ラッチクロック(CP3RA)に同期してラ
ッチさせ、選択部(18)の出力(Q)である出力制御
信号(OC:Output Control)に応じて第1ハイウェイ
データ(Highway A)を出力させる第1ラッチ(10)
と、第2ハイウェイデータ(Highway B)を入力ラッチ
クロック(CP3RA)に同期してラッチさせ、選択部
(18)の出力(/Q)である出力制御信号(OC)に
応じて第2ハイウェイデータ(HighwayB)を出力させ
る第2ラッチ(13)と、第1ハイウェイデータ(High
way A)があることを指示する有効データ(VALID _A
)が入力ラッチクロック(CP3RA)に同期してラ
ッチされ、警報ライン(SSWDCG)により警報及び
出力されるVALID _A ラッチ(11)と、第2ハイウェ
イデータ(Highway B)の有効値を指示する有効データ
(VALID _B)が入力ラッチクロック(CP3RA)に同
期してラッチされ、警報ライン(SSWLCG)により
警報及び出力されるVALID _B ラッチ(12)と、前記
第1及び第2ラッチ(10,13)の出力を受け、前記
入力ラッチクロック(CP3RA)によってハイウェイ
データ(Highway A又はB)を出力する出力ハイウェイ
データラッチ(14)と、前記第1及び第2ラッチ(1
0,13)の出力をそれぞれ入力受けしてパリティをチ
ェックした後、パリティチェック値をパリティチェック
ラッチ(16)に提供するパリティチェック部(15)
と、前記パリティチェック部(15)のチェック結果を
受けて前記入力ラッチクロック(CP3RA)の半周期
を有する基準クロック(CP2D\A)に同期させ制御
部(17)に出力するパリティチェックラッチ(16)
と、前記VALID _A ラッチ(11)とVALID _B ラッチ
(12)の出力と、パリティチェックラッチ(16)の
出力を各入力端(A,B,P)で入力受け、ラッチ(1
1,12)の出力が正常であるがパリティチェックラッ
チ(16)の出力がエラーであると制御部(17)の両
出力がトグル状態で選択部(18)に提供されるように
制御する制御部(17)と、前記制御部(17)により
J−Kフリップフロップ機能で入出力制御されて、前記
各9ビットラッチ(10,13)の出力制御入力端(O
C)に相反するレベルを提供し、パワークリヤー端子
(POWER CLEAR )を有する選択部(18)とから構成す
る。
ェイデータを受信することにおいて、図3のようにパリ
ティチェックラッチ(16)のラッチクロックを選択部
(18)のクロック入力と同クロック(CP2D\A)
を使用(従来図1aでは、図3のパリティチェックラッ
チ(16)に対応するパリティチェックラッチ(7)ク
ロックが入力ラッチクロック(CP3RA)であった)
するので、受信ハイウェイデータ(Highway A又はB)
のパリティチェック結果が該当受信ハイウェイデータ選
択に直接影響を及ぼし、下記の真理表2のように有効デ
ータ(VALID _A とVALID _B )共に正常(0)である
時(各ケーブルにハイウェイデータ入力がある時)、パ
リティエラーが発生すると(ハイウェイデータ(Highwa
y A又はB)の該当ケーブルが接触不良であると)、選
択部(18)の出力がトグルされるように制御部(1
7)を作動させる。
は”Low ”(正常)である。
る。
ッチ(11)の出力である制御部(17)の入力、Bは
有効データ(VALID _B )のVALID _B ラッチ(12)
の出力である制御部(17)の入力、∩は論理乗算、∪
は論理加算、/はインバースである。) 前記説明に基づいて本発明の実施例を詳細に説明する。
2(d)と同様であるので、その説明を省略し、図4
(e)〜図4(i)を主に説明する。
力図面で、図4(a)に示す基準クロック(CP2D\
A)のライジングエッジによって出力される。この際
に、VALID _A ラッチ(11)及びVALID _B ラッチ
(12)は有効データ(VALID _A 、VALID _B )の有
無によって”1”(high)又は”0”(Low )状態の出
力を制御部(17)の入力端(A,B)に提供する。こ
の際に、VALID _A ラッチ(11)及びVALID _B ラッ
チ(12)の警報ライン(SSWDCG,SSWLC
G)はハイウェイデータケーブルの連結状態を認識する
ためのもので、望ましくはそのレベルが”0”であると
正常であり、”1”であるとケーブル分離であることを
認識するためのものであり、このような認識、警報手段
等の提示は省略する。この状態で制御部(17)の入力
端(P,A,B)によって前記真理表2のように出力端
(J,K)の値が設定される。この際に、選択部(1
8)の出力(Q,/Q)はJ−Kフリップフロップの機
能であるので、それぞれ図4(g)及び図4(h)のよ
うに相反する。又、選択部(18)は図4(f)のよう
にパワークリヤー端子(POWER CLEAR )により初期ロー
(Low )レベルからハイレベルになる時に駆動されるよ
うにすることにより初期作動エラーを無くす。
チェックラッチ(16)は基準クロック(CP2D\
A)に同期されるので、どのハイウェイデータ(Highwa
y B)を通じたデータに基づいた選択(18)の出力
(例えば/Q)が”1”(ハイウェイデータ(Highway
B)のデータでパリティエラー発生)であると、他のハ
イウェイデータ(Highway A)を通じたデータで交替選
択させて(例えば、第2ビットラッチ(13)出力を使
用する代わりに第1ビットラッチ(10)出力を使用す
る)、出力ハイウェイデータラッチ(14)にパリティ
エラーのないハイウェイデータを提供する。
周期の遅い入力ラッチクロック(CP3RA)でない基
準クロック(CP2D\A)に図4(e)のように同期
されるので(それもパリティチェックラッチ(16)は
基準クロック(CP2D\A)のライジングエッジに、
選択部(18)は基準クロック(CP2D\A)のフォ
ーリングエッジに)、パリティエラー時、制御部(1
7)を通じた選択部(18)の出力(Q又は/Q)が第
1又は第2ラッチ(10,13)を介してハイウェイデ
ータ(Highway A又はB)を変更選択させる。
way AのDATA1)のうち(例えば、図4(e)の*
のような時点で)パリティエラーであると、パリティチ
ェックラッチ(16)の出力が変わり(基準クロック
(CP2D\A)の上昇エッジ)、次いで選択部(1
8)に印加される基準クロック(CP2D\A)のフォ
ーリングエッジ(基準クロック(CP2D\A)で選択
部(18)の出力を図4(g)又は図4(h)のように
変更させる。
ータ(例えばDATA1)は入力ラッチクロック(CP
3RA)の次の周期による上昇エッジで出力しようと出
力ハイウェイデータラッチ(14)が待機している。
あると、第2ビットラッチ(13)を通じてラッチされ
たデータ(Highway BのDATA1)を(入力ラッチク
ロック(CP3RA)の次のライジングエッジである
時)出力ハイウェイデータラッチ(14)で図4(i)
のように**時点で出力させる。結局、例えば第4bに
0で表示した一周期(出力ハイウェイデータラッチ(1
4)がハイウェイデータ(Highway A又はB)を出力し
ようとするラッチ時間)内でパリティチェックラッチ
(16)と選択部(18)は同一基準クロック(CP2
D\A)を使用し、さらに図4(e)及び図4(g)の
ように基準クロック(CP2D\A)の半周期差(ライ
ジングエッジとフォーリングエッジ時点)で動作する。
従って、ハイウェイデータ(Highway A又はB)中の選
択データ(例えば HighwayB)がパリティエラーである
と、入力ラッチクロック(CP3RA)の一周期内で他
のデータ(Highway A)で交替させてパリティエラーの
ないデータを出力ハイウェイデータラッチ(14)が出
力するようにする。
御部(17)の動作は真理表2のように有効データ(VA
LID _A とVALID _B )が共に”ロー”である時(ハイ
ウェイデータ(Highway A,B)がある時)パリティが
エラー”1”であると(ケーブルは連結されているが接
続エラーがあると)制御部(17)の出力がトグルされ
るようにする。具体的にハイウェイデータ(Highway
A)であるデータ1のパリティがエラー”1”である
と、選択部(18)により受信ハイウェイデータ(例え
ばDATA1)の初期半周期時点はA側データ(Highwa
y A)を選択するが、トグルにより残り半周期時点はB
側データ(Highway B)を選択する。
4)はラッチクロック(CP3RA)に同期されて、前
記のようにエラーのないB側のデータを受信することに
なる。
B)側でパリティエラーが連続的に発生し、入力ハイウ
ェイデータ(Highway A)側のデータ1でエラーが一度
発生したら、データ1はハイウェイデータ(Highway
B)側データが選択されたものであるが、再びトグルさ
れて、その次のデータはエラーのないハイウェイデータ
(Highway A)側データを選択することになる。
交換器の受信装置で二重化されたハイウェイのデータを
受信する時、どの一方にケーブルの接触不良又はインタ
ーフェース回路の不良によるパリティエラーが発生する
場合、パリティエラーのない側のハイウェイデータを正
確に選択することにより交換器の通話特性を向上させる
ことができる。
受信する受信装置のブロック構成図である。
ーススイッチ部間に図1aの装置が使用されることを示
すブロック図である。
る装置の要部別タイミング図である。
する装置のブロック構成図である。
する装置の要部別タイミング図である。
Claims (4)
- 【請求項1】 全電子交換器で二重化されたハイウェイ
データを受信する受信装置において、 第1ハイウェイデータ(Highway A)を入力ラッチクロ
ック(CP3RA)に同期してラッチさせ、選択部(1
8)の出力である出力制御信号(OC)に応じて第1ハ
イウェイデータ(Highway A)を出力させる第1ラッチ
(10)と、 第2ハイウェイデータ(Highway B)を入力ラッチクロ
ック(CP3RA)に同期してラッチさせ、選択部(1
8)の出力である出力制御信号(OC)に応じて第2ハ
イウェイデータ(Highway B)を出力させる第2ラッチ
(13)と、 第1ハイウェイデータ(Highway A)があることを指示
する有効データ(VALID _A )が入力ラッチクロック
(CP3RA)に同期してラッチされ、警報ライン(S
SWDCG)により警報及び出力されるVALID _A ラッ
チ(11)と、 第2ハイウェイデータ(Highway B)の有効値を指示す
る有効データ(VALID_B)が入力ラッチクロック(CP
3RA)に同期してラッチされ、警報ライン(SSWL
CG)により警報及び出力されるVALID _B ラッチ(1
2)と、 前記第1及び第2ラッチ(10,13)の出力を受け、
前記入力ラッチクロック(CP3RA)によってハイウ
ェイデータ(Highway A又はB)を出力する出力ハイウ
ェイデータラッチ(14)と、 前記第1及び第2ラッチ(10,13)の出力をそれぞ
れ入力受けしてパリティをチェックした後、パリティチ
ェック値をパリティチェックラッチ(16)に提供する
パリティチェック部(15)と、 前記パリティチェック部(15)のチェック結果を受け
て前記入力ラッチクロック(CP3RA)の半周期を有
する基準クロック(CP2D\A)に同期させ制御部
(17)に出力するパリティチェックラッチ(16)
と、 前記VALID _A ラッチ(11)とVALID _B ラッチ(1
2)の出力と、パリティチェックラッチ(16)の出力
を各入力端(A,B,P)で入力受けをし、前記VALID
_A ラッチおよびVALID _B ラッチラッチ(11,1
2)の出力が正常であるがパリティチェックラッチ(1
6)の出力がエラーであると制御部(17)の両出力が
トグル状態で選択部(18)に提供されるように制御す
る制御部(17)と、 前記制御部(17)によりJ−Kフリップフロップ機能
で入出力制御されて、前記各9ビットラッチ(10,1
3)の出力制御入力端(OC)に相反するレベルを提供
し、パワークリヤー端子を有する選択部(18)とを含
んで構成することを特徴とする全電子交換器で二重化さ
れたハイウェイデータ受信装置。 - 【請求項2】 前記制御部の両出力(J,K)はVALID
_A ラッチ(11)の出力である入力(A)と、VALID
_B ラッチ(12)の出力である入力(B)と、パリテ
ィチェックラッチ(16)の出力である入力(P)とに
より決定され、下記の論理式を満足させることを特徴と
する請求項1記載の全電子交換器で二重化されたハイウ
ェイデータ受信装置。 J=/B∩(A∪P)、K=/A (但し、∩:論理乗算、∪:論理加算、/:インバー
ス) - 【請求項3】 前記選択部(18)は、制御部(17)
の両出力(J,K)のうち、Jだけ1(エラー)である
時はハイウェイデータ(Highway B)を選択し、Kだけ
1(エラー)である時はハイウェイデータ(Highway
B)を選択し、両出力(J,K)が共に1(エラー)で
ある時はトグルされるようにすることを特徴とする請求
項1記載の全電子交換器で二重化されたハイウェイデー
タ受信装置。 - 【請求項4】 全電子交換器の二重化されたハイウェイ
データのパリティをチェックしてエラーのないデータを
受信する方法において、 二重化されたハイウェイデータを受信する時、パリティ
チェックラッチ用クロックをハイウェイデータ入力ラッ
チクロック(CP3RA)の半周期である基準クロック
(CP2D\A)として使用し、二重化されたハイウェ
イデータ中の選択された任意のハイウェイデータのパリ
ティチェック結果は基準クロックの半周期に同期され
て、パリティエラー時に他のハイウェイデータを交替受
信し、 交替受信時、前記入力ラッチクロックの次のライジング
エッジに同期されるように出力待機中である前記パリテ
ィエラーのある任意のハイウェイデータを前記他のハイ
ウェイデータで交替させ受信してから出力させ、二重化
されたハイウェイデータにすべて有効データがあれば任
意のハイウェイデータでパリティエラー発生時にトグル
されて、他のハイウェイデータを交互に反復受信するこ
とを特徴とする全電子交換器で二重化されたハイウェイ
データ受信方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950009093A KR0147147B1 (ko) | 1995-04-18 | 1995-04-18 | 전전자 교환기에서 이중화된 하이웨이 데이타 수신 장치 및 방법 |
KR95-9093 | 1995-04-18 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09149481A true JPH09149481A (ja) | 1997-06-06 |
JP2978108B2 JP2978108B2 (ja) | 1999-11-15 |
Family
ID=19412422
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP8096703A Expired - Fee Related JP2978108B2 (ja) | 1995-04-18 | 1996-04-18 | 全電子交換器で二重化されたハイウェイデータ受信装置及び方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US5793841A (ja) |
JP (1) | JP2978108B2 (ja) |
KR (1) | KR0147147B1 (ja) |
CN (1) | CN1081864C (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100199959B1 (ko) * | 1996-10-14 | 1999-06-15 | 김영환 | 시디엠에이 이동통신 시스템의 패리티 검사장치 및 그 방법 |
US6973523B1 (en) * | 2000-03-27 | 2005-12-06 | Interdigital Technology Corp. | Code division multiple access modem interface |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR940006010B1 (ko) * | 1991-02-05 | 1994-06-30 | 대우통신 주식회사 | 전전자 교환기의 u-LAW, A-LAW 상호 변환장치. |
JP3088143B2 (ja) * | 1991-08-29 | 2000-09-18 | 日本電気株式会社 | 電子交換機 |
US5442646A (en) * | 1994-02-01 | 1995-08-15 | The Mitre Corporation | Subcarrier communication system |
-
1995
- 1995-04-18 KR KR1019950009093A patent/KR0147147B1/ko not_active IP Right Cessation
-
1996
- 1996-04-18 JP JP8096703A patent/JP2978108B2/ja not_active Expired - Fee Related
- 1996-04-18 CN CN96104640A patent/CN1081864C/zh not_active Expired - Fee Related
- 1996-04-18 US US08/634,391 patent/US5793841A/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US5793841A (en) | 1998-08-11 |
KR960040070A (ko) | 1996-11-25 |
CN1081864C (zh) | 2002-03-27 |
KR0147147B1 (ko) | 1998-08-17 |
CN1138786A (zh) | 1996-12-25 |
JP2978108B2 (ja) | 1999-11-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4959833A (en) | Data transmission method and bus extender | |
US4346440A (en) | Advanced data link controller | |
US4009469A (en) | Loop communications system with method and apparatus for switch to secondary loop | |
US4225919A (en) | Advanced data link controller | |
US4368512A (en) | Advanced data link controller having a plurality of multi-bit status registers | |
US4358825A (en) | Control circuitry for data transfer in an advanced data link controller | |
JPS602813B2 (ja) | コンピュ−タ間通信方法及びそのシステム | |
US5524218A (en) | Dedicated point to point fiber optic interface | |
JPH05211540A (ja) | モデム制御信号のためのマルチプレクス機構 | |
JPH025665A (ja) | アダプタ | |
US5680113A (en) | Dynamic address assignments to serially connected devices | |
US5378067A (en) | Network interface apparatus and method for reducing conflicts through the use of times | |
JPS61500142A (ja) | デ−タ通信の方法と回路 | |
JPS6239580B2 (ja) | ||
JPH03243042A (ja) | シリアル・リンクを介してコマンドを伝送する方法 | |
JPH02149051A (ja) | 通信リンク・インターフェースの初期化および同期方法および通信リンクの受信機 | |
US6215817B1 (en) | Serial interface device | |
CA1223985A (en) | Apparatus and method for checking time slot integrity of a switching system | |
JP2978108B2 (ja) | 全電子交換器で二重化されたハイウェイデータ受信装置及び方法 | |
JP2003204369A (ja) | 信号送受信装置、回路、およびループバックテスト方法 | |
JPH0572783B2 (ja) | ||
US5394438A (en) | Data transmitting method | |
JPH0530115A (ja) | ポーリングシステム | |
JP2979814B2 (ja) | シリアルデータ転送装置 | |
US5504749A (en) | Apparatus for reading out address information |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S303 | Written request for registration of pledge or change of pledge |
Free format text: JAPANESE INTERMEDIATE CODE: R316303 |
|
R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070910 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080910 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090910 Year of fee payment: 10 |
|
LAPS | Cancellation because of no payment of annual fees |