JPS6239580B2

JPS6239580B2 -

Info

Publication number: JPS6239580B2
Application number: JP55016120A
Authority: JP
Inventors: Marinasu Arufuonsu Marii Fuan Dea Ooderaa Edeyuaado
Original assignee: Koninklijke Philips Electronics NV
Current assignee: Koninklijke Philips NV
Priority date: 1979-02-14
Filing date: 1980-02-14
Publication date: 1987-08-24
Also published as: SE8001055L; FR2449307A1; IT1193380B; GB2044045A; DE3003999A1; FR2449307B1; US4357658A; JPS55110453A; SE443884B; CA1145002A; GB2044045B; IT8019837A0; NL7901156A

Description

【発明の詳細な説明】本発明は一般的に２個以上の能動機能装置、例
えばマイクロプロセツサまたはマイクロコンピユ
ータ間での通信用システムに関するものである。
これら能動機能装置は例えば８ビツトのデータ通
路幅を有するデータ・バス・ラインを用いて、さ
らには多数の制御ラインを用いて相互に接続させ
てある。能動機能装置が２個に限られる場合に
は、そのデータ・バス・ラインには単一データ・
リンクとして作用する。他方このデータ・バス・
ラインは勿論のこと制御ラインも数個の能動機能
装置へ接続し得る。この場合、第１能動機能装置
は例えばデータ送信部（話者）として作用し、他
の機能装置は共にデータ受信部（聴者）として作
用する。この場合、制御ラインは少なくとも３本
ある。しかし、第１能動機能装置の側から見れ
ば、これら他の全ての能動機能装置を束にして唯
一個の単一装置とみなし得るように作動するの
で、この通信は２つの能動機能装置のみの間での
相互作用に類似している。本発明は特に、少なく
とも２個の能動機能装置を具えており、これら能
動機能装置間でのデイジタル・データの非同期転
送を相互接続している双方向データ・バス・ライ
ンと、データ伝送を制御するための制御信号すな
わち (a) 第１能動機能装置から第２能動機能装置への
第１方向におけるリクエスト信号および (b) 前記第２能動機能装置から前記第１能動機能
装置への反対の第２方向におけるアクノレジ信
号を搬送するための少なくとも２個の単方向制御ラ
インとによつて行なうようになし；さらに前記第
１能動機能装置は、前記リクエスト信号の発生と
ともに、データ・バス・ラインを経て第１方向に
一緒に転送されるべきデータを瞬時に供給するた
めの第１手段を具えており、さらに前記第２能動
機能装置は前記データ・バス・ラインに接続され
た受信装置を具えている装置に関するものであ
る。この種のシステムはK.L.Thurberその他の者
等の著作による文献：「Ａ systematic
approach to the design of digital bussing
strctures」proceedings AFIPS conf.Fall、1972
の第719ないし740頁特に第727頁右欄、第17図お
よびそれに関連する記載からも既知である。この
種のリクエスト信号（データ待機信号）を例えば
２進符号「１」から「０」へ変換させたりまたは
その逆変換を行なわせるようにした信号遷移によ
つて生じさせており、この方法をアクノレジ信号
（データ受け入れ信号）にも適用できる。この既
知の通信システムは単方向にのみデータ転送を行
なうものである。

本発明の目的は、追加の制御導体（割込み導
体）を必要とせずに或いはメツセージが著しく長
い場合にはそのメツセージが終るまでの待ち時間
を必要とせずに、能動機能装置を伝送装置および
受信装置として交互に作動させるために、前述し
た種類のシステムを効率的な全二重トラヒツクに
対し適合せしめることにある。

本発明のこの目的の達成を図るために、前記第
２能動機能装置は、アクノレジ信号の発生ととも
に、前記データ・バス・ラインを経て第２方向に
一緒に続いて転送されるべきデータを瞬時に供給
するための第２手段を具えており、前記能動機能
装置はさらに前記データ・バス・ラインに接続さ
せた受信装置を具えており、さらに前記第１能動
機能装置が受信したアクノレジ信号または前記第
２能動機能装置が受信したリクエスト信号の制御
の下で、制御信号が関連する能動機能装置によつ
て前記制御ラインの１つを経て受信された後に開
始しかつ次の制御信号が該能動機能装置によつて
前記制御ランの１つを経て伝送される前に終了す
る受信状態を形成するために前記第１および第２
手段の各々は前記データ・バス・ラインの単一接
続部に低インピーダンスで第１状態毎にその都度
第１データ状態を供給するための少なくとも１つ
の当該第１状態と、前記接続部に対し高インピー
ダンスで第２データ状態を発生するための第２状
態とを有する出力回路を前記接続部にして具える
ことを特徴とする。これら２つの制御信号の由来
は物理的制御ラインに帰する。しかしながら、こ
れら制御信号は一方の方向はもとより他方の方向
へのデータ転送の制御を行なう。リクエスト信号
はデータが待気状態にあることを表わすととも
に、また先に転送されたデータが受信されたこと
も表わすものである。全二重トラヒツクはデー
タ・バス・ラインのより効率的な使用となる。前
述したことは前記出力回路の高インピーダンス状
態によつて可能となる。

本発明の好適実施例においては、前記出力回路
は第１の２進データ値を表わすための唯一個の第
１状態と、第２の２進データ値を表わす第２デー
タ状態とを有する。このために魅力ある設計とな
る。他方、「１」と「０」の両者を低インピーダ
ンスで発生させることが出来る。伝送されたデー
タ自体もまた３またはそれ以上の値を有し得る。

本発明の実施例に当つては、前記第１および第
２能動機能装置は受信状態の持続期間を越える時
間期間中すなわち制御信号が関連する能動機能装
置によつて前記制御ラインの１つを経て伝送され
る直前から開始しおよび次の制御信号が前記関連
する能動機能装置によつて前記制御ラインの１つ
を経て受信された直後に終了する時間期間中転送
されるべきデータをその都度供給するための第３
手段を具えることが出来る。その結果、データ・
バス・ラインの転送容量を著しく効率的に使用し
得る。すなわち、この場合にはデータ・バス・ラ
インに単一のアクテイブな、従つて有効データを
有する時間隔と、互いに重畳している従つて役に
立たないデータを有する時間隔とが交互に存在す
る。

本発明の他の好適実施例においては、前記第１
方向にのみデータ転送を行なうために、前記第３
手段は前記第１能動機能装置において専ら能動状
態にあり、前記第２能動機能装置内の前記出力回
路は継続して前記第２状態にある。このように構
成することにより、第１能動機能装置からのデー
タ転送を加速するために第２能動機能装置ににお
いて所定の能動ステツプを省略することができ
る。他方の能動機能装置に前もつて情報を与える
必要なしに、伝送を「スキツプ」させる決定をそ
の都度再度行なうことが出来る。

本発明の実施に当つては、前記アクノレジ信号
を伝送するために２個の単一の第２接続部を制御
ラインとして設け、全ての第２能動機能装置を前
記第２接続部に対しそれらの関連する第２手段の
出力端子を通つて接続させ、前記第２接続部の
各々は３―ワイヤ同期方式（３ライン―ハンドシ
エイキング）を形成するために、論理ゲートの方
法で、前記第２能動機能装置から受信されたアク
ノレジ信号から一般的なアクノレジ信号を形成す
ることが出来る。このように構成することによ
り、１個以上の第２能動機能装置が存在する場合
にも前述したような効率的なデータ転送を実現す
ることが出来る。この場合、論理機能を例えばア
ンドゲートとして形成する。以下の説明からも明
らかとなるように、最も遅い第２能動機能装置の
制御の下でのみ一般的なアクノレジ信号を発生さ
せることが出来る。さらにデータ転送を両方向へ
行なうことが出来るし、および１個以上の第１能
動機能装置を設けることも出来る。

本発明の他の好適実施例においては、少なくと
も１個の能動機能装置をマイクロコンピユータに
よつて形成することが出来る。この種のマイクロ
コンピユータは１個または数個のみの集積回路か
ら成つている。マイクロコンピユータの使用は急
速に高まつており、これらマイクロコンピユータ
は演算動作を行なうための素子、データ入／出力
装置、読取り／書込みメモリ、読取り専用メモリ
および制御素子を具えている。本発明によれば、
このような装置に対するデータ転送を効率的に行
なうことが出来る。

〔第１実施例の説明〕第１図は２個の能動機能装置１０および１１、
例えば２個のマイクロプロセツサの配置を一例と
して示すブロツク線図である。これら能動機能装
置は８ビツトのデータ通路幅を有するデータ・バ
ス・ライン１２によつて接続させてある。図に示
すように、別の能動機能装置をこのラインに接続
することも出来る。このライン１２に関して能動
機能装置はデータ送信装置はもとよりデータ受信
装置として作用し得る。これら装置１０および１
１を単方向リクエスト・ライン（REQ）１３お
よびアクノレジ・ライン（ACK）１４によつて
接続する。これらラインは矢印で示す方向への制
御信号の転送に対し好適である。以下の説明から
も明らかなように、ライン１３および１４の名称
は任意に選定し得、従つてこれら名称を入れ換え
ることも出来る。

第２図はデータ・バス・ライン１２を経て能動
機能装置１０および１１間でデータ信号を両方向
に転送する場合の多数の信号を示す時間線図であ
る。線図２０はリクエスト・ライン１３での２進
信号状態を示しており、この場合２進信号状態間
の有限長の遷移を無視している。同様に線図２２
はアクノレジライン１４での２進信号状態を示し
ている。曲線２４はこれら関連する能動機能装置
によつて生ずる信号遷移の順序を示し、先ず装置
１０がリクエスト・ライン１３での２進信号状態
の「０（低）」から「１（高）」への遷移を生じさ
せる。この遷移は装置１０から装置１１へのリク
エスト信号として作用する。装置１１がこの遷移
を検出すると、この装置自体がアクノレジ・ライ
ン１４の信号の「０」から「１」への遷移を生じ
させる。従つてこの遷移により先のリクエスト信
号の受信を確認することが出来る。他方またこの
遷移は装置１０に別のリクエスト信号を発生させ
るように合図する。従つて、リクエスト信号およ
びアクリレジ信号の機能が対象的であることが判
るので、実際にはこれらの名称を任意の名称で称
することが出来る。装置１０がライン１４でのこ
の遷移を検出すると、この装置１０自体がリクエ
スト・ラインでの「１」から「０」への遷移を生
じさせる。このため、この遷移により先のアクノ
レジ信号を受信したということが判る。装置１１
がこの遷移を検出すると、この装置１１はアクノ
レジ・ラインでの「１」から「０」への遷移を生
じさせる。装置１０がこの遷移を検出すると、こ
のサイクルを完了したこととなり、次の対応する
サイクルが開始することが出来る。同様に、デー
タ状態（０、１）を２つの制御ラインの一方のラ
イン対し反転させることが出来る。

第２図の線図２６はデータ・バス・ライン１２
に関しての能動機能装置１０のデータ状態を示
す。リクエスト信号を供給する前に、能動機能装
置１０は先ずデータを利用可能すなわち有効状態
にする。この信号状態を期間「VAL」で示す。
線図２０の信号が「１」になるのは不確定性（例
えば「ジツタリング」に基因した）が最早存在し
ない時のみである。この時間関係を垂直方向の破
線によつて示す。このジツタリングのとりうる接
続時間を線図２６に斜めの交差した遷移部分で示
してある。線図２０に示す遷移を能動機能装置１
１で検出し、そして不確定性が最早存在しない場
合には、機能装置１１の出力バツフアを高インピ
ーダンスで作動させる。この状態を線図２８に符
号TRISで示す。このバツフアを３つの状態すな
わち「０」、「１」および「高インピーダンスによ
つて終端された」３つの状態を含むトリステー
ト・バツフアとする。期間VAL中は、伝送され
るべきデータに応じて２つの第１状態の一方が優
勢である。このような高インピーダンスについて
は第４図を参照して説明する。線図２０および２
８における状態変化の発生順序を矢印２１によつ
て示す。前記出力バツフアが高インピーダンス状
態（線図２８にTRISで示す状態）にある時、関
連する能動機能装置は線図３０にVALとして示
してあるようにデータを受信するための待機状態
にある。線図３０はデータ・バス・ライン１２に
おける状態を示す。例えば入力レジスタへのデー
タの書込みは実際にはこの時間隔VAL中に行な
われるが、それはその時間隔のうちの比較的短い
部分のみを占めるにすぎない。尚、図中この部分
を分離して示していない。所定の期間後にこのデ
ータを取り出しかつ出力バツフアの高インピーダ
ンス状態を能動機能装置１１の回路によつて終ら
せる。続いて、データ・バス・ライン上で新しい
データを利用出来るようにする。このデータは例
えば出力レジスタに存在するデータである。この
状態を線図２８に「VAL」として示してある。
不確定性が最早存在しない場合には、機能装置１
１がライン１４での信号遷移を生じ、この遷移は
アクノレジ信号として作用する。この場合、能動
機能装置１０によつて形成されたデータを能動機
能装置１１によつて取り出す。前記遷移を能動機
能装置１０で検出し、そして、不確定性が最早存
在しない場合には、この能動機能装置の出力バツ
フアを高インピーダンス状態で駆動させる。その
因果関係を矢印２３で示す。この出力バツフアが
高インピーダンス状態にあると（線図２６の
TRIS）、データ・バス・ラインのデータが能動機
能装置１０に対する入力データとして有効となる
（この状態を線図３０にVALで示す）。この能動
機能装置１０の回路で自動的に決められる所定の
時間経過後に、この装置１０の出力バツフアの高
インピーダンス状態が終るので、このデータがデ
ータ・バス・ラインに呈示される。すなわちこの
データは例えば出力レジスタ内に存在する。この
状態を線図２６に「VAL」によつて示す。この
点につき不確定性が最早存在しない場合には、能
動機能装置１０はライン１３での信号遷移を生じ
させる。この信号はリクエスト信号として作用す
る。すなわち、この場合、能動機能装置１１によ
つて生じたデータを能動機能装置１０によつて取
り出す。続いて、同様な方法でこのサイクルの第
２半部が完了する。この場合第１半部と相違する
点はライン１３，１４における制御信号の極性が
異なる点である。有効データを有する時間隔
（VAL）と、図に斜線を施して示したデータ重畳
時間隔とがデータ・バス・ラインに交互に発生す
る。これがため、データの受信装置はいつでも、
すなわち各半サイクル期間中に出力バツフアの高
インピーダンス状態を終了させることによつてデ
ータ送信装置の機能を果し得る。このセツト・ア
ツプに従つて、他の能動機能装置はこのデータ・
バス・ラインを経て転送されるデータを受け入れ
たり受け入れなかつたりし得る。実際のデータは
並列表示される１個以上のデータ・ビツトから構
成し得る。これらビツトを多値データ・ビツトと
することも出来る。他方、このデータを少なくと
も部分的に直列形態で表わすことも出来る。

〔単方向伝送の説明〕

第３図は単方向転送の場合の多数の信号の状態
を示す時間線図である。線図２０，２２における
信号の形状は第２図に示す信号の形状と同一であ
る。また曲線２４によつて示される関係も前の場
合と同じである。線図２３０によれば、第１能動
機能装置はリクエスト信号の伝送（線図２０）の
わずかに前から始まりアクノリツジ信号（ライン
２２）の受信後すぐに終端する期間中にデータを
利用出来る状態（VAL）にする。データ・バ
ス・ラインに関しては、第２能動機能装置は連続
して高インピーダンス状態（線図２３２の
TRIS）にある。図にはデータ取り出し瞬時につ
いては特別に示していない。このデータの取り出
しはリクエスト信号の認識後であつてかつアクノ
レジ信号の伝送前に行なう。この場合第２能動装
置１１がデータを転送しないので、線図２３０の
状態VALが夫々順次に発生する。矢印２３４は
アクノレジ信号の受信と能動機能装置１０によつ
て行なわれる新しいデータの供給との間の関係示
している。この実施例では、サイクルが短いが、
その理由は能動機能装置１０が受信状態とならず
そのため能動機能装置１１のみが受信装置として
作用するからである。第３図に示す場合のサイク
ル長は第２図に示す場合のサイクル長の約70％程
度となる。しかしながら、第２図に示す場合のサ
イクル当りのデータ転送量は約２倍である。従つ
てデータ転送速度は２／100：１／70＝1.4：１な
る関係となり、第２図に示すような編成の場合の
方が有利である。従つて、第３図においては、そ
の効率は最大1/2に減少する。

〔能動機能装置のデータバスラインへの接続回路の説明〕

次に能動機能装置のデータ・バス・ライン１２
の単一接続部への接続につき説明する。今、デー
タを２進形態とする。この場合取り得る第１の接
続形態はいわゆるオープン・コレクタ出力を有す
るゲートによつて形成される。これについての例
としてはモジユールSN7438があり、これは４ビ
ツト・ラインに対し１個の２―入力ナンドゲート
を具えている。その出力トランジスタが導通する
と、その出力端子は接地される（低インピーダン
スで）。出力トランジスタがブロツクされると、
その出力端子を高インピーダンスで漏れ抵抗を介
して正の電源端子に接続する必要がある。複数個
の出力端子を１つのビツト・ラインに接続する
と、ポテンシヤルは１個の（またはそれ以上の個
数の）導通トランジスタによつて定まる。全ての
トランジスタがブロツクされた場合にのみビツ
ト・ラインは高いポテンシヤルを有する。このよ
うなことは既に説明した第２インピーダンス状態
（例えば論理値「１」を有する状態）についても
云える。

第４図はこの要請を満足させるための別の解決
手段を示す図である。この回路は米国特許第
3597640号明細書に開示された回路とほぼ類似し
ているが、しかしこの既知の回路は短絡の無い出
力段としてのみ設計されたものである。さらに、
本発明は２つデータ状態で使用しようとするもの
である。この回路部分１００はデータ・ユーザ装
置１０８を含み、これはデータ入力ライン１３４
と、端子１２８に接続された出力ラインとを具え
ている。この装置１０８はデータを受けて、これ
を処理しかつ発生させるが、この装置については
その詳細な説明を省略する。回路部分１００の残
りの部分は出力バツフア段の一部分を形成してい
る。端子１０６を正の電位の電圧源端子（図示し
ていない）に接続する。ライン１３０は共通接地
ラインとする。ライン１３２は実際のデータ・ラ
インとする。図の右半部は対応して構成されたス
テーシヨン１０４を示す。端子１２８に高電位が
与えられると、トランジスタ１２５が導通する。
この場合、抵抗１１８の電圧降下により、トラン
ジスタ１２６も導通状態となる。さらに抵抗１１
２の両端子間の電圧降下に基づき、トランジスタ
１２０がコレクタに対して低い電圧で駆動される
こととなり、よつてこのトランジスタはブロツク
され、従つてトランジスタ１２２もブロツクされ
る。さらにトランジスタ１２４のベース電極はそ
のエミツタと同じ電位にあるので、このトランジ
スタもブロツクされる。従つて、ライン１３２は
導通トランジスタ１２６の低抵抗を介して設置さ
れる。またこの場合、ブロツクされたトランジス
タ１２０および１２２は端子１０６からライン１
３２へ実質的に何らそれ以上電荷を供給しない。

これに対し、端子１２８の電位が低くなつてト
ランジスタ１２５がブロツクされと、トランジス
タ１２６のベース電位も低くなつてこのトランジ
スタがブロツクされる。この場合、トランジスタ
１２０のベース電位は抵抗１１２の電圧降下に基
づき比較的高い電圧（Vbe）によつて駆動され
る。従つてこのトランジスタは通電する。同時に
トランジスタ１２２は抵抗１１４の電圧降下によ
り導通し、さらに抵抗１１６の電圧降下によりト
ランジスタ１２４のベース電極が高い電位
（Vbe）となつてこれを導通にする。この場合、
このトランジスタはどちらかと言えば動作特性の
直線部分で作動する。すなわち、このトランジス
タはトランジスタ１２０の制御電極へのフイード
バツクとして作動する。抵抗１１２および１１４
の抵抗値は抵抗１１６よりも高い値を有してい
る。すなわち後者の抵抗は例えば10mAの電流を
流しかつ0.7/0.01＝70Ωの値を有している。従つ
て、この場合トランジスタは10分の数ミリアンペ
アの電流を流す。従つて、この条件の下ではライ
ン１３２は高インピーダンスで端子１０６の電位
（マイナス2Vbe）に接続される。

抵抗１１６の値は、他方の回路部分すなわちス
テーシヨンのトランジスタ１３６が導通すると、
このトランジスタの呈する抵抗値を越える。これ
がため、トランジスタ１２６がブロツクされた状
態は次の２つの事を意味し得る。すなわちａ回路部分すなわちステーシヨン１００は受信
状態にあること。

ｂステーシヨン１００は伝送状態にありかつラ
イン１３２に論理値「１」を供給する。

これに対しトランジスタ１２６の導通状態はス
テーシヨン１００が伝送状態にありかつライン１
３２に論理値「０」を供給することを常に意味し
ている。第４図に示す回路配置の場合には、原理
的には２つのステーシヨン１００，１０４よりも
多くのステーシヨンをライン１３２に接続するこ
とが出来る。この接続出来るステーシヨンの上限
数は、唯一個の導電転送装置１２６／１３６がラ
イン１３２の電位を十分低く保持出来る必要があ
るという要請によつて、決まる。従つて、回路は
２つの要請を満足する。従つて、各ステーシヨン
は少なくとも１つのインピーダンスの比較的低い
状態及び少なくとも１つのインピーダンスの比較
的高い状態を有するということである。これらス
テーシヨンまたライン１３２が前記低インピーダ
ンス状態に短絡することに対し抵抗する。

データ出力装置に対する別の解決法は、いわゆ
るトリステート・バツフアを使用することであ
る。これに関する一例を４個の１ビツト・ライン
に好適なモジユールSN74125によつて形成するこ
とが出来る。このモジユールはビツト・ライン当
り２つの低インピーダンス状態すなわち論理値
「０」および論理値「１」を有していると共に１
つの高インピーダンス状態を有している。このよ
うなモジユールの短絡回路抵抗は、ある場合には
特にデータ供給が重畳する期間（第２図の線図３
０に斜線で示す部分）には不十分となり得る。従
つて、２つの異なるデータ状態を低インピーダン
スで与えることが出来る。この場合供給される電
流があまりにも大きくなると、電流を制限するた
めに追加のステツプを必要とする。このステツプ
を既知の手段例えばフイードバツクや電流制限抵
抗列を使用して行なうことが出来る。

〔能動機能装置のブロツク図の説明〕

第５図は能動機能装置の他の実施例を示すブロ
ツク線図である。この実施例では16個のカウンタ
位置と４個のビツト・ライン３６を有するデータ
出力端子とを有するカウンタ３２を具えている。
入力端子Clに入るクロツク・パルスはカウンタ
位置をその都度インクリメントさせる。このカウ
ンタ位置の情報を16進デイジツトの表示が可能な
表示素子３８に供給する。カウンタ位置の取り出
しを入力端子ENに入る好適な信号で制御しなが
ら行なう。さらにカウンタ位置に関する情報を４
ビツト出力バツフア４０（入力端子DI０〜DI
３）へ供給する。出力バツフア４０の入力端子
ENの好適なイネーブル信号の制御の下で、受信
されたデータを２方向に作動出来るデータ・バ
ス・ライン４２に流す。データ・バス・ライン４
２に現われたデータを16進表示の可能な表示素子
４４へ供給する。この場合にも受信されたデータ
の取り出しを表示素子４４の入力端子ENに入る
好適な信号で制御しながら行なう。従つて、能動
機能装置に存在しかつ伝送されるべきデータと、
データ・バスを経て最も新たに受信されたデータ
とを引き続き分離する。これらデータを個別的に
表示することが出来る。素子４６は制御装置であ
つて、これはライン４８，５０，５２に前述のイ
ネーブル信号を発生する。さらにこの制御装置は
発振器３４から入力ライン５７を経てクロツク信
号を受信する。さらにこの制御装置はライン５４
を経てカウンタ３２へインクリメント信号を供給
する。これがため、このカウンタはクロツク信号
によつてその都度インクリメントされる。制御装
置はライン５６に出力制御信号を発生しおよびラ
イン５８を経て入力制御信号を受信する。これら
信号はリクエスト信号およびアクノレジ信号であ
り、従つて、これらラインは別の能動機能装置に
接続されている。

第６図は第５図の実施例を更に詳細に示した図
である。ブロツク６０および６２は相俟つて発振
器３４を形成し、これらブロツクをそれぞれタイ
プSN74123とする。すなわちこのモジユールは２
個の再トリガ可能単安定マルチバイブレータを具
えている。番号を附したピンすなわち端子を図示
のように接続する。無安定期間を抵抗６４，６
６、電界コンデンサ６８，７０およびダイオード
７２，７４を追加することによつて再現性あるよ
うに決めることが出来る。発振器は端子５から端
子１へのフイードバツクによつて形成する。周波
数を構成素子６４〜７０を釣り合わせることによ
つて調整することが出来る。＋の符号で示した端
子を正の電圧源に接続する。制御装置の出力パル
ス（端子５）は（補助）カウンタを制御する。こ
のカウンタは３個のJKフリツプフロツプ７６，
７８，８０（マスタ／スレープ形）を具えてい
る。フリツプフロツプ７６，７８は相俟つてタイ
プSN74107のモジユールを形成する。これらフリ
ツプフロツプ７６，７８，８０が全て論理値が
「０」状態にありかつ入力端子５８に論理値
「１」を受信すると、補助カウンタは停止する
（ゲート８８は論理値「１」を供給し、ゲート８
６は「０」を供給し、ゲート８４は「１」を供給
しおよびゲート８２は「０」を供給する）。入力
端子５８の論理値が「０」となると、ゲート８
６，８４および８２の出力信号の状態が変化す
る。この場合、フリツプフロツプ７６は次のクロ
ツク・パルスに応答してトグルし、このフリツプ
フロツプの状態は100になる。次のクロツク・パ
ルスに応答して、フリツプフロツプ７６および７
８がトグルし、フリツプフロツプの状態は010と
なる。次のクロツク・パルスに応答して、フリツ
プフロツプ７６がトグルして状態110となる。第
４クロツク・パルスに応答して、フリツプフロツ
プ７６，７８および８０は全てトグルして状態
001となる。フリツプフロツプ８０は入力信号の
論理積を形成する。タイプSN7472のJKフリツプ
フロツプである。このフリツプフロツプ８０の
（図示していないが）端子５および９は信号
「１」をキヤリーする。これがため、このフリツ
プフロツプはフリツプフロツプ７６および８７の
両者が「１」の状態にある場合には常にトグルす
る。フリツプフロツプ８０のピンすなわち端子８
に現われる信号は第５図のライン５６のリクエス
ト信号を形成する。ナンドゲート８２ないし８８
は相俟つてタイプSN7400のモジユールを形成す
る。インバータ９０ないし９６は相俟つてタイプ
SN7404のモジユールの一部分を形成する。第５
図のアクノレジ・ライン５８をインバータ９０お
よびナンドゲート８６の入力端子に接続する。素
子８４ないし９０はライン５６および５８の両信
号に対し排他的オア機能を有する。すなわちこの
機能が値「０」を有すると、素子７６および７８
のカウンタはフリツプフロツプ８０がその状態を
変化するまで計数を継続することが出来る。従つ
て、ゲート８４の出力信号が論理値「０」とな
る。カウンタの計数動作は素子６２の出力パルス
によつてのみ決まる。フリツプフロツプ７６，７
８，８０の状態に関連する情報（端子３，５，
８）を素子９８の関連する入力端子１５，１４，
１３に供給する。この素子９８はタイプSN7442
のモジユールであつて、このモジユールは２進化
数０〜７を受けてこの数を８個の出力ラインへデ
コードするデコーダとして作用する。このデコー
ダはアクノレジ信号と第５図に示すカウンタに対
するインクリメント信号を供給し、従つて制御装
置４６の出力段を形成している。このモジユール
の端子２および６の出力はインバータ９４を経て
端子１４２に信号CUP（カウンタ・アツプ信
号）を形成する。この信号は第５図に示す主カウ
ンタ３２を１ステツプだけインクリメントさせ
る。端子３および７の出力は端子１４０を経て信
号を形成し、この信号はデータ・バス・ラ
インを経て受信されるデータを表示素子４４で表
示させるようにこれを作動させる。端子１，４，
５および９の出力は端子１４６に与えられて信号
を供給すると共に、インバータ９６を経
て、端子１４４に与えられて信号（ブラン
キング入力伝送表示信号）を供給する。従つてこ
の表示素子３８を伝送されるべきデータを表示す
るように作動する。その反転信号は第５図
に示す出力バツフア４０を確実に導通させる。

主カウンタ３２は素子すなわちフリツプフロツ
プ１４８ないし１５４を具えており、このカウン
タを端子１４２に生ずる信号CUPによつて作動
する。素子１４８／１５０および１５２／１５４
の各対はタイプSN7474のモジユールを形成す
る。従つて、これら４個のフリツプフロツプは16
―カウンタを形成する。出力データを表示素子１
５６へ供給する。これはタイプTIL311のモジユ
ールであつて、夫々トリガ回路を含む入力部を具
えている。主カウンタの出力データを、反転形態
で、４個のナンドゲート１５８ないし１６４へ供
給する。これらゲートは相俟つてタイプSN7438
のモジユールを形成しており、このモジユールは
オープン・コレクタ出力を有する４個の２―入力
ナンド・バツフア素子を具えている。これらバツ
フア素子を端子１４６に生じる上述したような信
号によつて一緒に制御する。この信号の論
理値が「０」である場合には、ナンドゲートの出
力端子は高電圧点に接続されている（内部）抵抗
１６６〜１７２を経て高電位にある。これら４個
の出力端子は第５図に示すデータ・バス・ライン
４２を形成する。これらデータ・バス・ライン
ZD０〜３を第５図の表示素子４４に対応する表
示素子１７４のデータ入力端子に接続する。この
表示素子をタイプTIL311のモジユールとする。
この場合、データの取り出しを端子１４０に生ず
る信号によつて制御する。これら２つの表
示素子１５６，１７４に対し一方の方向または他
方の方向に伝送されるべきデータを書込む。素子
９２はインバータであつて、これは抵抗９１を経
て発光素子（LED）８９を作動させる。

この実施例は２つの能動機能装置を使用するの
みの場合である。第２能動機能装置は第１能動機
能装置とほとんど同等である。ライン５６と５８
との交換のみが機能的に意味を有するので、この
場合には排他的オア機能をライン５６の信号とフ
リツプフロツプ８０の状態とによつて形成する。
２つの能動機能装置のクロツク周波数を全く変え
ることも出来る。この基本的な実施例において
は、この内部カンタ（素子１４８〜１５４）を交
互にインクリメントさせ、その後にこのインクリ
メントされたカウント位置の情報を伝送させる。
尚これらカウンタ位置間には何ら関係が無い。

第７図は所要に応じて両方向（第２図）および
一方向のみ（第３図）にデータを転送させるため
に必要な変更例を説明するための図である。第７
ａ図は第６図の変更例を示す。素子９８と同一形
の第２デコーダ２３６と、セレクタ・スイツチ２
４２と２個の抵抗２３８，２４０とを追加してい
る。両方向転送の場合には、セレクタ・スイツチ
２４２を左側位置に接続してあり、従つて端子２
４４の信号DVPLは設置レベルに対応する。この
場合素子９８は使用可能である。この場合、素子
２３６においては、端子１２は正の電位にあり、
従つて主として無効コードが受信される。この点
に関しては、製造業者の（SN7442についての）
仕様書を参照する。単方向転送の場合には、スイ
ツチ２４２は右側位置にあり、素子２３６が仕様
可能である。従つて信号CPUを同じ方法で形成
する。信号BIZDを３個の順次の状態（端子４，
５，６）によつて形成するので、その接続時間は
僅かに長い。信号は形成されない。従つ
て、関連する状態はデータ伝送としてのみ作用す
る。

第７ｂ図はデータ受信装置における対応する変
更例を示す図である。素子９８の変わりに４―ビ
ツト・コード対16ラインに対するデコーダによつ
て形成されるタイプSN54154のモジユール２４６
を具えている。両方向に作動させる場合には、ス
イツチ２４８を図中上側位置へ接続させて信号Ｄ
を設置レベルにする。この場合、出力端子０〜７
は素子９８における場合と同様に作動する。この
場合には信号およびと、インバータ
２５２または２５４を介して信号BIZDおよび
CUPとを夫々形成する。単方向動作の場合に
は、スイツチ２４８を下側位置に切換えるので、
信号Ｄを継続して論理値「１」にする。従つて、
入力データは値８〜15のみを取り得かつ信号
のみが能動的となる。従つてカウンタ位置
はインクリメントされないでデータは何ら伝送さ
れない。素子２３６はサイクル当り１回のみ信号
CUPを供給するので（素子９８は２回供給す
る）、素子２４６はサイクル当り唯一回のみ信号
STODを供給する。上述の場合において、伝送さ
れるべきデータを種々の方法で、例えば、フアー
スト―イン・フアースト―アウト・バツフア
（FIFO）を繰返しアドレスすることによつて生
じさせることが出来る。

〔３ラインハンドシエイキングを具える実施例の
説明〕第８図は複数の能動機能装置を具える場合、す
なわち第１情報を送出する１個の第１能動機能装
置と例えばテスト用の変形されていない第１情報
（エコー）を送り返すような全ての受信機が同一
の第２情報を送出する５台の第２能動機能装置と
を具える場合の同期信号の信号線図である。第１
能動機能装置と複数の第２能動機能装置は３本の
制御ラインで接続される。線図２５６は第１能動
機能装置からの第１制御ラインにおけるリクエス
ト信号を示す。この信号は第２図の信号波形２０
とほぼ対応している。他の複数の能動機能装置の
各々は第１リターン接続ラインに第１アクノリツ
ジ信号２５８を送り返し、その後第２接続ライン
に第２アクノリツジ信号２６０を送り返す。個別
に送出された各第１アクノリツジ信号２５８は第
２図の信号２２の反転波形にほぼ対応している
（すなわち、高レベルと低レベルとが互いに反転
している）。個別に送出された各第２アクノリツ
ジ信号２６０は第２図の信号２２の非反転波形に
ほぼ対応している。他の複数の第２能動機能装置
は互いに同期しておらず、従つて第１及び第２ア
クノリツジ信号における遷移を任意の瞬時に発生
させることができる。

予想できる特性は次の通りである：第１能動機能装置からのリクエスト信号２５６
の上向きの遷移があつた後に第１アクノリツジ信
号２５８の下向きの遷移を発生させる。第２能動
機能装置からの第１アクノリツジ信号の下向きの
遷移が完了した後に第２アクノリツジ信号の上向
きの遷移を発生させる。次にリクエスト信号の下
向きの遷移が生じた後に第２アクノリツジ信号の
下向きの遷移を発生させ、この下向きの遷移が完
了した後に第１アクノリツジ信号の上向きの遷移
を開始させる。従つて、第２図における信号線図
２２、すなわち第１能動機能に向けて送出される
信号線図に対応している。このデータは第１図の
ような方向と同様な方法で及び対応瞬時に送出さ
れることができる。この場合第１能動機能装置
は、第２及び第３の制御ライン上の第１及び第２
アクノリツジ信号に基いて論理機能、すなわちア
ンド機能を形成する。すなわち、全ての第２能動
機能装置が値「１」を送出した場合だけ第１能動
機能装置は論理値「１」を受信する。従つて５台
の第２能動機能装置のうち１台でも値「０」の場
合第１能動機能装置は値「０」を認識することに
なる。

第２能動機能装置はオープン・コレクタ出力を
具えるバツフア手段を経て制御ラインに接続し得
る。このように論理AND機能を構成することに
よつて第１及び第２アクノリツジ信号の全ての寄
与がHigh状態の場合にのみその制御ラインは
Highとなることができる。第２能動機能装置は
アクノリツジ信号の送出瞬時がそれぞれ相異して
いるので、図中、これを文字Ｆ（速い）およびＳ
（遅い）によつて表わしてある。図示の例におい
ては５台の第２能動機能装置が設けられている。
これら５台の第２能動機能装置の各々の遷移を個
別に図示する。第１能動機能装置に対して認識さ
れない遷移（AND機能の効果によつて）を破線
で示す。従つて、信号線図２５８及び２６０にお
いて、第１能動機能装置によつて認識される信号
状態は実線で示されることになる。このような第
２能動機能装置から第１能動機能装置へのアクノ
リツジ信号の信号遷移は、High状態を基準にす
る場合には全てのアクノリツジ信号がLowから
Highに遷移する場合だけ検知され、又はLow状
態を基準にする場合にはHighからLowに遷移す
る場合だけ検知される。従つて、本例ではHigh
状態を基準としているから、全てのアクノリツジ
信号がLowからHighに遷移した場合だけ第１能
動機能装置がアクノリツジ信号を認識することが
できる。一方、リクエスト信号の１対の信号遷移
間において、すなわち立上縁と立下縁の間及び立
下縁と立上縁の間においてそれぞれアクノリツジ
信号の信号遷移を形成しなければならない。しか
し、リクエスト信号と同様の形態の矩形波信号を
用いた場合LowからHighへの遷移は１個だけし
か形成されないため、反転した形態の別のアクノ
リツジ信号を用いてリクエスト信号の各対の信号
遷移間にアクノリツジ信号遷移を形成しなければ
ならない。従つて、１個の第１能動機能装置と複
数の第２能動機能装置とを接続する場合、リクエ
スト信号を送出する１本の制御ラインと第１及び
第２のアクノリツジ信号をそれぞれ送出する２本
の制御ラインが必要となり、合計３本の制御ライ
ンを用いることになる。このような同期方式は、
いわゆる３ラインハンドシエイクと呼ばれてい
る。第８図において信号線図２６２は第１能動機
能装置の送受信状態を示し、信号２６４は第２能
動機能装置の送受信状態を示す。第１能動機能装
置はリクエスト信号の立上縁で第１状態（送信状
態）となり第２アクノリツジ信号のLowから
Highへの遷移が完了すると終端し、この遷移か
らリクエスト信号の立下縁までは第２状態（受信
状態）となる。次にリクエスト信号の立下縁で再
び第１状態となり第１アクノリツジ信号のLowか
らHighへの遷移が完了すると終端し、この遷移
からリクエスト信号の立上縁までは第２状態とな
る。

一方、第２能動機能装置はリクエスト信号の立
上縁で第２状態（受信状態）となり第２アクノリ
ツジ信号の遷移が完了すると終端し、この遷移か
らリクエスト信号の立下縁までの間は第１状態と
なる。尚、第２能動機能装置の第１状態において
は第１能動機機能置から送出された正しい情報を
受信したか否かを確認するための情報を第１能動
装置に送信するものとする。全般的なアクノレジ
信号を、最後の正方向端縁が存在する時にのみ部
分的なアクリレジ信号から形成する。この実線で
示す全般的なアクノレジ信号は第１能動機能装置
を作動させて（矢印２６２）次のリクエスト信号
を生じさせる。続いて、第２能動機能装置が線図
２６０で示すように負方向端縁を生じ、続いて線
図２５８に示すように正方向端縁を生ずる。線図
２５８で示す最後の正方向端縁（他の正方向端縁
は破線で示してある）が全般的なアクノレジ信号
を生じさせる。従つて、このようなアクノレジ信
号を形成するためには第１能動機能装置から信号
を供給するラインと、この能動機能装置へ信号を
供給する２本のラインとの全体で３本のの制御ラ
インを必要とする。第２能動機能装置当り、第８
図に示すようにその都度同時にまたは順次に発生
させることが出来る。３本の制御ラインを用いて
行なうデータ伝送の同期についてはIEEEスタン
ダード 488―1975、Digital interface for
programmable instruments、The IEEE Inc、
345 East 47th St.New York（N.Y.）に定義さ
れている。全ての第２能動機能装置が同一の信号
を送り返す場合、これらの信号は対応するビツト
位置に基きAND機能による同一の方法によつて
チエツクすることができる。このチエツクは、ア
クノリツジ信号に対するAND機能を作成するの
に用いられる回路と同様の形式の回路によつて行
なわれる。従つて、リターンすべき信号が、例え
ば８ビツト幅で少なくとも１個の“１”を含んで
いる場合、他の第２能動機能装置の零出力によつ
てこの“１”は第１能動機能装置において“０”
に変換されてしまう。セツトアツプについてはア
クノリツジ信号から作成されたAND機能に関し
説明した。同様な方法を用いて、OR、NANDの
ような他の機能を達成することができる。従つ
て、第１及び第２アクノリツジ信号のレベル及
び／又は順次の正方向端縁及び負方向端縁を相互
変化させることによつてアクノリツジ信号の形状
を適合させることだけが必要である。必要な要件
は、最後のアクノリツジ信号遷移の最後の発生が
第１能動機能装置に対して認識されねばならない
ことである。

〔マイクロコンピユータを具える実施例の説明〕

第９図はタイプINTEL8048の２つのマイクロ
コンピユータを含む手段を示すブロツク線図であ
る。これらマイクロコンピユータは例えば文献
「“MCS―48”マイクロコンピユータユーザー
ズマニユアル」（Intel Corporation、
November 1976、特に第６―１頁ないし６―５
頁）に記載されている。製造者の仕様書によれば
端子８は「読取り」ピン（）であり、端子１
０は「書込み」ピン（）である。素子２００
は斯様なマイクロコンピユータを表わしている。
素子２１０を端子XTAL１およびXTAL２間に接
続してクロツク周波数を決めている。これら２つ
の端子をコンデンサ２１２および２１４を経て接
地させる。端子EAは設置されているために無効
（またはインアクテイブ）状態にある。また端子
は接地しているコンデンサ２１６によりイン
アクテイブ状態にある。リセツト動作を、この端
子を短時間の間低い電位に接続することによつて
行なうことが出来る。さらに、８―ビツト・デー
タ・バス・ライン２０８があり、このラインを端
子Ｐ１０〜Ｐ１７に接続する。これら端子は相俟
つてゲート（ポート）１を形成している。リクエ
スト・ライン２０４を端子Ｐ２０に接続すると共
にアクノレジ・ライン２０６を端子Ｐ２１に接続
する。これら後者の端子はゲート（ポート）２の
一部分を形成する。第２マイクロコンピユータを
ほとんど同様に接続するが、この場合入力端子
を素子２００の入力端子RSに直接接続する。
これら端子、EAは正規のの動作状態ではイン
アクテイブである。

通信線図によれば、マイクロコンピユータの出
力アクテイベーシヨン素子を高インピーダンスで
規則正しく作動させる。これを関連するマイクロ
プロセツサのゲートに対しビツト・パターン
「11111111」を供給することによつて行なうこと
が出来る。このマイクロコンピユータの内部アク
テイベーシヨン素子はオープン・コレクタ・タイ
プのものとする。さらに、出力ラインを正の電圧
端子に追加のトランジスタを介して接続するの
で、出力ラインをこのトランジスタのベースに印
加される追加の制御パルスによつて速やかにロー
ドすることが出来る。その場合には、２つの能動
機能装置の一方を読み取ると、論理値「１」を生
ずる。

第１０ａ図および第１０ｂ図はマイクロコンピ
ユータ２００および２０２に夫々適用出来る流れ
図を示す。ブロツク２６２は開始条件
（START）を表わす。この条件は、例えば、電
源電圧の供給により生ずる。ブロツク２６４にお
いては、出力すなわち書込みバツフアを始動す
る、すなわちこのバツフアに伝送されるべきデー
タを書込む（従つて、これらバツフアは任意の内
容を有し得る）。SBUFの容量はメモリ・ワード
の個数に達する。さらに、演算装置のレジスタの
１つに所定の値MAXを書込む（INITIALIZE
SBUF、MAX）MAXの値は伝送されるべきワー
ドの数を表わしている。ブロツク２６６において
は、変数ｉの値を零に等しくする（ｉ：＝０）。
続いて、２つのマイクロコンピユータの各々にお
いてループを完成させる。ブロツク２６８におい
ては、ｉの値を１だけインクリメントさせる
（ｉ：＝ｉ＋１）。ブロツク２７０において、この
ｉの値をSBUFに対するメモリ・アドレスとして
使用しおよびその関連する記憶装置を読取りかつ
ポート１に対し出力回路によつて有効にする
（SBUF（ｉ）TO PORT１）。ブロツク２７２に
おいては、端子Ｐ２０におけるデータを反転させ
る（NEGATE Ｐ２０）。ブロツク２７４におい
て、端子Ｐ２０およびＰ２１におけるデータが等
しいかどうか（Ｐ２０＝Ｐ２１？）を検査する。
最初にこれらデータが等しくない場合Ｎ）には、
このシステムは待ちループで動作を開始する。好
適なステツプを取る場合には、このループに対し
所定の長さを与えることが出来るが、この点につ
いては示していない。もし前述の両データが一致
する場合には（Ｙ）すなわちある時間後には一致
するが、その場合にはこのシステムは待ちループ
から離れる。ブロツク２７６においては、ポート
１の出力アクテイベーシヨン装置を高インピーダ
ンス状態で作動させる（OUTPUT DRIVER IN
HIGH IMPEDANCE STATE）。ブロツク２７７
においては、この場合ポート１に存在するデータ
（他のマイクロコンピユータから生じたデータ）
を書込みバツフアを介してアドレスがｉに等しい
メモリ位置に書込む（PORT １ TO RBUF
（ｉ））。SBUFのように、RBUFもまたメモリ・
ワードの個数の容量を有している。ブロツク２７
８においては、ｉの値が値MAXに等しいかどう
かをチエツクする（ｉ＝MAX？）。初めに、これ
らが等しくない場合（Ｎ）には、システムはブロ
ツク２６８に進む。しかしながら、主ループを数
回完成した後に、これらの両者は一致を生じ得る
（Ｙ）。その場合にはこのシステムはブロツク２８
０に進む：READY。

第２マイクロコンピユータの場合にも、これら
のステツプはほとんど同一であり、これらの順序
が異なるのみである。さらに、MAXの値は両マ
イクロコンピユータに対し同一である。ブロツク
２８２においては、端子Ｐ２０における信号が端
子Ｐ２１における信号と等しいかどうかをチエツ
クする（Ｐ２０＝Ｐ２１？）。初めに、初期化に
基づいて或いは関連するマイクロコンピユータ自
体の作動に元づいてこれらが一致するとする
（Ｙ）。その場合には、システムは待ちループとな
る。ある時間後に、これらは一致しなくなり
（Ｎ）、他方のコンピユータはブロツク２７２での
処理が行なわれる（つづいてそれ専用の待ちサイ
クルとなる）。ブロツク２８４の内容はブロツク
２７６の内容と一致する。ブロツク２８６はブロ
ツク２７７と同じ内容を有する。ブロツク２８８
の内容はブロツク２７０の内容に一致する。ブロ
ツク２７９の内容はブロツク２７２の内容と一致
する。従つて、端子Ｐ２０とＰ２１とにおける両
信号が続いて等しくなり、第１マイクロコンピユ
ータがその待ちループを放棄し得る。ブロツク２
７８および２８０については既に説明した通りで
ある。これら２つのマイクロコンピユータはアド
レス１からアドレス（MAX）へのようにそれら
のメモリの内容を機能的に交換する。これらマイ
クロコンピユータが両者とも同一のMAXを有し
ている時は、これらは両者ともブロツク２８０に
達する。勿論、これらマイクロコンピユータは上
述したような通信処理に追加して他のタスクを達
成することが出来る。

【図面の簡単な説明】

第１図は２個の能動機能装置の配置を示すブロ
ツク回路図、第２図は両方向の転送の場合の多数
の信号を示す時間線図、第３図は単方向の転送の
場合の多数の信号を示す時間線図、第４図は２個
の能動機能装置を１ビツト・データ・ラインに接
続した状態の一例を示す線図、第５図は本発明の
基本的な実施例を更に詳細に示すブロツク線図、
第６はそのさらに詳細な説明図、第７ａ図および
第７ｂ図はその一部分をさらに詳細に示す説明
図、第８図は数個の能動機能装置が存在する場合
の信号を説明するための信号線図、第９図は２個
のマイクロコンピユータを備える装置を示す線
図、第１０ａ図および１０ｂ図は本発明の説明に
供する流れ図である。１０，１１…能動機能装置、１２，４２…デー
タ・バス・ライン、１３…リクエスト・ライン、
１４…アクノレジ・ライン、３２…カウンタ、３
４…発振器、３６，４８，５０，５２，５４，５
６，５８…ライン、３８，４４，１５６，１７４
…表示素子、６０，６２…（３４を形成する）素
子、７６，７８，８０，１４８，１５０，１５
２，１５４…フリツプフロツプ、８２，８４，８
６，８８，１５８，１６０，１６２，１６４…ナ
ンドゲート、９０，９２，９４，９６，２５２，
２５４…インバータ、９８，２３６…（デコーダ
として作用する）素子、２４６…（デコーダによ
つて形成された）素子。

Claims

【特許請求の範囲】１少なくとも１個の第１の能動機能装置と少な
くとも１個の第２能動機能装置とを具え、これら能動機能装置が、複数の並列の単一ビツ
トデータラインを有するデータバスラインと、第
１遷移発生装置によつて生成したリクエスト信号
遷移を第１能動機能装置から第２能動機能装置に
伝達する第１単一ビツト制御ラインと、第２遷移
発生装置によつて生成したアクノリツジ信号遷移
を第２能動機能装置から第１能動機能装置に伝達
する第２単一ビツト制御ラインとによつて相互接
続され、各能動機能装置は、単一ビツトデータライン毎
に１個のデータ受信装置及び１個の出力回路を介
して各単一ビツトデータラインに接続されてお
り、前記出力回路が、各第１状態においてこの出力
回路に接続されているデータビツトラインを低イ
ンピダンスで関連する第１データ値とする少なく
とも１個の第１状態と、この出力回路に接続され
ているデータビツトラインを高インピダンスで終
了させる単一の第２状態とを有し、更に、第１能動機能装置が、リクエスト信号遷
移の発生前から第１の操作モードで複数のデータ
ビツトを前記データバスラインに供給し、且つ順
次のアクノリツジ信号遷移を受信して第１能動機
能装置の出力回路を排他的に第２状態に駆動して
第１能動機能装置のデータ受信装置をエネーブル
する第１循環手段を有し、更に、第２の能動機能装置が、アクノリツジ信
号遷移の発生前から第２の操作モードで複数のデ
ータビツトを前記データバスラインに供給し、且
つ順次のリクエスト信号遷移を受信して第２能動
機能装置の出力回路を第２状態に排他的に駆動し
て第２能動機能装置のデータ受信装置をエネーブ
ルする第２の循環手段を有することを特徴とする
データ転送装置。２更に前記第１循環手段が、リクエスト信号の
発生前から前記データバスラインに複数のデータ
ビツトを供給すると共に順次のアクノリツド信号
を受信して次の複数のデータビツトを供給する第
３の操作モードを有し、且つ前記第２循環手段
が、第２能動機能装置の出力回路を第２状態に連
続的に駆動して第２能動機能装置のデータ受信装
置をエネーブルする第４の操作モードを有するこ
とを特徴とする特許請求の範囲第１項記載のデー
タ転送装置。３前記出力回路が第１の２進データ値を表わす
１個だけの第１状態を有し、出力回路の第２状態
が第２の２進データ値を表わすように構成したこ
とを特徴とする特許請求の範囲第１項又は第２項
記載のデータ転送装置。４少なくとも２個の第２の能動機能装置を有
し、これら第２の能動機能装置から第１の能動機
能装置に後続のアクノリツジ信号遷移を各第３の
遷移発生装置により生成したものとして前記第４
の操作モードで伝達するために第３の単一ビツト
制御ラインが設けられ、第２及び第３の制御ライ
ンが、これら制御ラインで受信されたいかなるア
クノリツジ信号からワイヤドアンド関数を生成
し、各第２能動機能装置が前記第２及び第３制御
ラインに接続した第２遷移発生装置を有し、立上
がり遷移信号が前記第１制御ラインで受信された
後に、まず前記第２制御ラインに立下り遷移信号
を与え、その後前記第３制御信号ラインに立上り
遷移を与え、立下り遷移信号が前記第１制御ライ
ン上で受信された後に、まず前記第３制御ライン
に立下り遷移信号を与え、その後前記第２制御ラ
インに立上り遷移を与えるように構成したことを
特徴とする特許請求の範囲第２項記載のデータ転
送装置。５前記能動機能装置のうち少なくとも１個の能
動機能装置をマイクロコンピユータとしたことを
特徴とする特許請求の範囲第１項又は第２項記載
のデータ転送装置。